KR20200064563A - 전원 제어 회로 및 이를 이용하는 반도체 장치 - Google Patents

전원 제어 회로 및 이를 이용하는 반도체 장치 Download PDF

Info

Publication number
KR20200064563A
KR20200064563A KR1020180150790A KR20180150790A KR20200064563A KR 20200064563 A KR20200064563 A KR 20200064563A KR 1020180150790 A KR1020180150790 A KR 1020180150790A KR 20180150790 A KR20180150790 A KR 20180150790A KR 20200064563 A KR20200064563 A KR 20200064563A
Authority
KR
South Korea
Prior art keywords
power
switching signal
signal
nth
low
Prior art date
Application number
KR1020180150790A
Other languages
English (en)
Other versions
KR102577748B1 (ko
Inventor
김웅래
윤상식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180150790A priority Critical patent/KR102577748B1/ko
Priority to US16/572,080 priority patent/US10990147B2/en
Priority to CN201910968278.0A priority patent/CN111243634B/zh
Publication of KR20200064563A publication Critical patent/KR20200064563A/ko
Application granted granted Critical
Publication of KR102577748B1 publication Critical patent/KR102577748B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/081—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
    • H02M1/082—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source with digital control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

반도체 장치는 로직 회로 및 전원 제어 회로를 포함할 수 있다. 상기 로직 회로는 전원 라인을 통해 전원을 공급받아 동작할 수 있다. 상기 전원 제어 회로는 복수의 전원 스위치를 포함하고, 제 1 전원전압 및 제 2 전원전압을 상기 전원 라인으로 공급할 수 있다. 상기 전원 제어 회로는 상기 반도체 장치의 모드가 변경될 때, 상기 복수의 전원 스위치가 순차적으로 상기 제 1 전원전압 및 제 2 전원전압 중 하나를 상기 전원 라인으로 공급하는 것을 중단시키도록 하고, 상기 복수의 전원 스위치가 순차적으로 상기 제 1 전원전압 및 제 2 전원전압 중 다른 하나를 상기 전원 라인으로 공급하도록 할 수 있다.

Description

전원 제어 회로 및 이를 이용하는 반도체 장치 {POWER CONTROL CURCUIT AND SEMICONDUCTOR APPARATUS USING THE POWER CONTROL CIRCUIT}
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 전원 제어 회로 및 이를 이용하는 반도체 장치에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치들은 전원전압을 인가 받아 동작할 수 있다. 상기 전원전압은 전원 관리 집적 회로와 같은 외부 전원 (External power source)로부터 인가될 수 있다. 상기 반도체 장치들은 다양한 동작 모드로 동작할 수 있고, 일반적으로 액티브 모드 및 스탠바이 모드로 동작할 수 있다. 액티브 모드 상기 반도체 장치가 수행할 수 있는 기능들을 실제로 수행하는 동작 모드일 수 있고, 스탠바이 동작은 상기 반도체 장치가 최소 전력을 소모하는 슬립 모드일 수 있다.
상기 반도체 장치들은 상기 스탠바이 동작에서 전력 소모를 최소화하기 위해 전원 게이팅 회로를 사용할 수 있다. 상기 전원 게이팅 회로는 상기 반도체 장치의 액티브 모드에서 상기 반도체 장치를 구성하는 다양한 로직 회로로 전원전압을 인가하여 상기 반도체 장치가 다양한 동작을 수행할 수 있도록 한다. 상기 전원 게이팅 회로는 상기 반도체 장치의 스탠바이 모드에서 상기 전원전압과 상기 로직 회로의 연결을 차단시킴으로써 상기 반도체 장치의 전력 소모를 감소시킬 수 있다. 또한, 상기 반도체 장치들은 반도체 장치의 동작 주파수 또는 적용 제품에 따라 고 (high) 전원전압과 저 (low) 전원전압 중 하나 이상을 선택하여 사용할 수 있다. 위와 같이, 반도체 장치의 주파수에 따라 2개 이상의 전원전압 중 적합한 전원전압을 선택하여 사용하는 것을 일반적으로 동적 전압 및 주파수 스케일링 (Dynamic Voltage and Frequency Scaling, DVFS)이라고 한다.
본 발명의 실시예는 반도체 장치의 모드 변경 시 복수의 전원 스위치들이 순차적으로 하나의 전원전압을 공급하는 것을 중단하고, 상기 복수의 전원 스위치들이 순차적으로 다른 전원전압을 공급할 수 있는 전원 제어 회로 및 이를 이용하는 반도체 장치를 제공할 수 있다.
본 발명의 실시예에 따른 전원 제어 회로는 제 1 전방 스위칭 신호를 지연시켜 제 2 전방 스위칭 신호를 생성하고, 제 1 후방 스위칭 신호를 지연시켜 제 2 후방 스위칭 신호를 생성하는 지연 체인; 모드 변경 신호, 상기 제 1 전방 스위칭 신호 및 상기 제 2 후방 스위칭 신호에 기초하여 전원 라인으로 제 1 전원전압 및 제 2 전원전압 중 하나를 공급하는 제 1 전원 스위치; 상기 제 2 전방 스위칭 신호에 기초하여 상기 제 1 후방 스위칭 신호를 생성하고, 상기 모드 변경 신호, 상기 제 2 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호에 기초하여 상기 전원 라인으로 상기 제 1 전원전압 및 상기 제 2 전원전압 중 하나를 공급하는 제 2 전원 스위치를 포함할 수 있다.
본 발명의 실시예에 따른 전원 제어 회로는 제 1 하이 게이팅 신호 및 제 1 로우 게이팅 신호를 지연시켜 제 2 하이 게이팅 신호 및 제 2 로우 게이팅 신호를 생성하고, 제 1 하이 스위칭 신호 및 제 1 로우 스위칭 신호를 지연시켜 상기 제 2 하이 스위칭 신호 및 상기 제 2 로우 스위칭 신호를 생성하는 지연 체인; 상기 제 1 하이 게이팅 신호, 상기 제 1 로우 게이팅 신호, 상기 제 2 하이 스위칭 신호 및 상기 제 2 로우 스위칭 신호에 기초하여 전원 라인으로 제 1 전원전압 및 제 2 전원전압을 공급하는 제 1 전원 스위치; 상기 제 2 하이 게이팅 신호, 상기 제 2 로우 게이팅 신호, 상기 제 1 하이 스위칭 신호 및 상기 제 1 로우 스위칭 신호에 기초하여 상기 전원 라인으로 상기 제 1 전원전압 및 상기 제 2 전원전압을 공급하고, 상기 제 2 하이 게이팅 신호에 기초하여 상기 제 1 하이 스위칭 신호를 생성하고, 상기 제 2 로우 게이팅 신호에 기초하여 상기 제 1 로우 스위칭 신호를 생성하는 제 2 전원 스위치를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 전원 라인을 통해 전원을 공급받아 동작하는 적어도 하나의 로직 회로; 및 상기 전원 라인으로 제 1 전원전압 및 제 2 전원전압을 공급하는 제 1 내지 제 n 전원 스위치를 포함하고, n은 2 이상의 정수인 전원 제어 회로를 포함하고, 상기 전원 제어 회로는 제 1 모드로 변경될 때 상기 제 1 내지 제 n 전원 스위치가 상기 전원 라인으로 상기 제 1 전원전압을 공급하는 것을 순차적으로 중단시킨 후 상기 제 n 내지 제 1 전원 스위치가 상기 전원 라인으로 상기 제 2 전원전압을 순차적으로 공급하도록 하고, 제 2 모드로 변경될 때 상기 제 1 내지 제 n 전원 스위치가 상기 전원 라인으로 상기 제 2 전원전압을 공급하는 것을 순차적으로 중단시킨 후 상기 제 n 내지 제 1 전원 스위치가 상기 전원 라인으로 상기 제 1 전원전압을 순차적으로 공급하도록 할 수 있다.
본 발명의 실시예는 전원 스위칭 시 피크 전류 발생을 감소시켜 반도체 장치의 전력 소모를 최소화시킬 수 있다.
또한, 본 발명의 실시예는 전원 라인이 플로팅되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 노멀 전원 스위치의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 터닝 포인트 전원 스위치의 구성을 보여주는 도면,
도 4는 도 1에 도시된 지연 체인의 구성을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도,
도 6은 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 7은 본 발명의 실시예에 따른 노멀 전원 스위치의 구성을 보여주는 도면,
도 8은 본 발명의 실시예에 따른 터닝 포인튼 전원 스위치의 구성을 보여주는 도면,
도 9는 도 6에 도시된 지연 체인의 구성을 보여주는 도면,
도 10은 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 타이밍도이다.
도 1은 본 발명의 실시예에 따른 반도체 장치(100)의 구성을 보여주는 도면이다. 상기 반도체 장치(100)는 제 1 전원전압(VDDH) 및 제 2 전원전압(VDDL)을 공급받아 동작할 수 있다. 상기 제 1 전원전압(VDDH)은 상기 제 2 전원전압(VDDL)보다 높은 레벨을 가질 수 있고, 상기 제 2 전원전압(VDDL)은 접지전압보다 높은 레벨을 가질 수 있다. 상기 반도체 장치(100)는 상기 반도체 장치(100)의 동작 속도 및/또는 동작 모드에 따라 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급받아 동작할 수 있다. 예를 들어, 제 1 모드에서 상기 반도체 장치(100)는 상기 제 1 전원전압(VDDH)을 공급받아 동작할 수 있고, 제 2 모드에서 상기 반도체 장치(100)는 상기 제 2 전원전압(VDDL)을 공급받아 동작할 수 있다. 상기 제 1 및 제 2 모드는 상기 반도체 장치(100)의 동작 속도에 기초하여 결정될 수 있고, 반도체 장치(100)의 동작 속도에 따라 어느 하나의 모드에서 다른 하나의 모드로 변경될 수 있다. 예를 들어, 상기 제 1 모드는 상기 반도체 장치(100)가 고주파수 클럭 신호에 동기되어 상대적으로 고속으로 동작하는 모드를 의미할 수 있다. 상기 제 2 모드는 상기 반도체 장치(100)가 저주파수 클럭 신호에 동기되어 상대적으로 저속으로 동작하는 모드를 의미할 수 있다. 상기 반도체 장치(100)는 반도체 장치의 동작 속도에 따라 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 선택하여 사용하는 동적 전압 및 주파수 스케일링 (Dynamic Voltage and Frequency Scaling, DVFS)을 수행할 수 있다. 상기 반도체 장치(100)는 상기 제 1 모드에서 보다 높은 레벨을 갖는 상기 제 1 전원전압(VDDH)을 공급받아 상대적으로 빠른 속도로 동작할 수 있다. 상기 반도체 장치(100)는 상기 제 2 모드에서 보다 낮은 레벨을 갖는 상기 제 2 전원전압(VDDL)을 공급받아 상대적으로 느린 속도로 동작할 수 있다.
상기 반도체 장치(100)는 제 1 전원전압 라인(101), 제 2 전원전압 라인(102), 전원 라인(VPL) 및 복수의 로직 회로(111)를 포함할 수 있다. 상기 제 1 전원전압 라인(101)은 전원 메쉬일 수 있고, 상기 제 1 전원전압(VDDH)이 공급되는 라인 및/또는 단자일 수 있다. 상기 제 2 전원전압 라인(102)은 전원 메쉬일 수 있고, 상기 제 2 전원전압(VDDL)이 공급되는 라인 및/또는 단자일 수 있다. 상기 전원 라인(VPL)은 가상 (virtual) 전원 메쉬 및/또는 라인일 수 있다. 상기 전원 라인(VPL)은 상기 로직 회로(111)와 직접적으로 연결될 수 있다. 상기 전원 라인(VPL)은 상기 제 1 전원전압 라인(101) 및 제 2 전원전압 라인(102) 중 하나와 연결되어 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 복수의 로직 회로(111)로 공급할 수 있다. 상기 복수의 로직 회로(111)는 상기 반도체 장치 내부의 회로들로서 어떠한 기능을 수행하는 회로라도 포함할 수 있다. 상기 복수의 로직 회로(111)는 서로 다른 기능 및 동작을 수행하는 회로일 수도 있고, 상기 복수의 로직 회로(111) 중 몇몇은 서로 동일한 기능을 수행할 수도 있다.
상기 반도체 장치(100)는 전원 제어 회로(120)를 포함할 수 있다. 상기 전원 제어 회로(120)는 상기 제 1 전원전압 라인(101), 상기 제 2 전원전압 라인(102) 및 상기 전원 라인(VPL) 사이에 연결될 수 있다. 상기 전원 제어 회로(120)는 상기 반도체 장치(100)의 동작 속도 및/또는 동작 모드에 따라 상기 제 1 및 제 2 전원전압 라인(101, 102) 중 하나를 상기 전원 라인(VPL)과 연결하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다. 예를 들어, 상기 전원 제어 회로(120)는 상기 제 1 모드에서 상기 제 1 전원전압 라인(101)과 상기 전원 라인(VPL)을 연결하여, 상기 전원 라인(VPL)으로 상기 제 1 전원전압(VDDH)을 공급할 수 있다. 상기 전원 제어 회로(120)는 상기 제 2 모드에서 상기 제 2 전원전압 라인(102)과 상기 전원 라인(VPL)을 연결하여, 상기 전원 라인(VPL)으로 상기 제 2 전원전압(VDDL)을 공급할 수 있다.
도 1에서, 상기 전원 제어 회로(120)는 복수의 전원 스위치를 포함할 수 있다. 도 1에서, 상기 전원 제어 회로(120)는 n개의 전원 스위치를 구비하는 것을 예시하였다. n은 2이상의 정수일 수 있다. 상기 제 1 내지 제 n 전원 스위치(131, 132, 13n)는 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 각각 공급하거나 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 각각 공급할 수 있다. 상기 제 1 내지 제 n 전원 스위치(131, 132, 13n)는 상기 제 1 모드에서 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 각각 공급할 수 있고, 상기 제 2 모드에서 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 각각 공급할 수 있다. 상기 전원 제어 회로(120)는 모드가 변경될 때, 상기 제 1 내지 제 n 전원 스위치(131, 132, 13n)를 순차적으로 제어할 수 있다. 상기 제 1 모드에서 상기 제 2 모드로 변경될 때, 상기 전원 제어 회로(120)는 상기 제 1 내지 제 n 전원 스위치(131, 132, 13n)가 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 순차적으로 중단시킨 후, 상기 제 n 내지 제 1 전원 스위치(13n, 132, 131)가 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 순차적으로 공급하도록 할 수 있다. 또한, 상기 제 2 모드에서 상기 제 1 모드로 변경될 때, 상기 전원 제어 회로(120)는 상기 제 1 내지 제 n 전원 스위치(131, 132, 13n)가 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하는 것을 순차적으로 중단시킨 후, 상기 제 n 내지 제 1 전원 스위치(13n, 132, 131)가 상기 제 1 전원전압(VDDL)을 상기 전원 라인으로 순차적으로 공급할 수 있다.
상기 전원 제어 회로(120)는 적어도 하나의 노멀 전원 스위치 및 적어도 하나의 터닝 포인트 (turning point) 전원 스위치를 포함할 수 있다. 상기 제 1 및 제 2 전원 스위치(131, 132)는 각각 상기 노멀 전원 스위치일 수 있다. 상기 제 n 전원 스위치(13n)는 상기 터닝 포인트 전원 스위치일 수 있다. 상기 제 1 전원 스위치(131) 및 제 2 전원 스위치(132)는 모드가 변경될 때 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급하는 것을 중단한 후, 소정 시간이 경과한 후에 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 다른 하나를 상기 전원 라인(VPL)으로 공급하도록 스위칭될 수 있다. 상기 제 n 전원 스위치(13n)는 모드가 변경될 때, 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급하는 것을 중단하고, 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 다른 하나를 공급하도록 스위칭될 수 있다.
상기 제 1 모드에서 상기 제 2 모드로 변경될 때, 상기 제 1 및 제 2 전원 스위치(131, 132)는 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 순차적으로 중단할 수 있다. 제 n 전원 스위치(13n)는 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 중단하고, 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 중단함과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 이후, 상기 제 2 전원 스위치(132) 및 상기 제 1 전원 스위치(131)가 순차적으로 상기 제 2 전원전압(VDDL)을 상기 전원 라인으로 공급할 수 있다. 상기 매우 짧은 시간 간격은 상기 제 1 전원 스위치(131)가 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 중단한 후 상기 제 2 전원 스위치(132)가 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 중간할 때까지의 시간보다 짧을 수 있다. 또한, 상기 매우 짧은 시간 간격은 상기 제 2 전원 스위치(132)가 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급한 후 상기 제 1 전원 스위치(131)가 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 때까지의 시간보다 짧을 수 있다.
상기 제 2 모드에서 상기 제 1 모드로 변경될 때, 상기 제 1 및 제 2 전원 스위치(131, 132)는 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하는 것을 순차적으로 중단할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하는 것을 중단하고, 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하는 것을 중단함과 실질적으로 동시에 및/또는 매우 작은 시간 간격으로 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 이후, 상기 제 2 전원 스위치(132) 및 상기 제 1 전원 스위치(131)가 순차적으로 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 전원 제어 회로(120)의 동작을 통해 상기 반도체 장치(100)는 모드가 변경될 때 복수의 전원 스위치의 스위칭 시점을 분산시키고, 상기 반도체 장치(100)가 소모하는 전력 및 피크 전류 발생을 감소시킬 수 있다. 또한, 상기 터닝 포인트 전원 스위치로서 동작하는 상기 제 n 전원 스위치(13n)는 모드가 변경될 때 하나의 전원전압을 공급하는 것을 중단함과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 다른 전원전압을 공급할 수 있으므로, 상기 전원 라인(VPL)이 플로팅되는 것을 방지할 수 있다.
도 1에서, 상기 전원 제어 회로(120)는 커맨드 회로(140) 및 지연 체인(150)을 더 포함할 수 있다. 상기 커맨드 회로(140)는 커맨드 신호(CMD)를 수신할 수 있다. 일 실시예에서, 상기 커맨드 신호(CMD)는 모드를 변경하기 위해 상기 반도체 장치(100)를 제어하는 외부 장치로부터 수신될 수 있다. 일 실시예에서, 상기 커맨드 신호(CMD)는 상기 모드를 변경하기 위해 상기 반도체 장치(100) 내부에서 생성될 수도 있다. 상기 커맨드 회로(140)는 상기 커맨드 신호(CMD)에 기초하여 모드 변경 신호(DVFSC) 및 제 1 전방 스위칭 신호(ENH1)를 생성할 수 있다. 상기 모드 변경 신호(DVFSC)는 상기 반도체 장치의 모드를 상기 제 1 모드로부터 상기 제 2 모드로 변경하거나 상기 제 2 모드로부터 상기 제 1 모드로 변경하기 위한 신호일 수 있다. 상기 모드 변경 신호(DVFSC)는 예를 들어, 제 1 모드에서 로직 로우 레벨을 가질 수 있고, 제 2 모드에서 로직 하이 레벨을 가질 수 있다. 상기 제 1 전방 스위칭 신호(ENH1)는 상기 제 1 전원 스위치(131)를 제어하기 위한 신호일 수 있다. 상기 제 1 전방 스위칭 신호(ENH1)는 상기 제 1 전원 스위치(131)가 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급하는 것을 중단시키기 위한 신호일 수 있다. 예를 들어, 상기 제 1 모드에서 상기 제 2 모드로 변경될 때, 상기 커맨드 회로(CMD)는 상기 제 1 전방 스위칭 신호(ENH1)가 로직 로우 레벨을 갖도록 할 수 있다. 상기 제 2 모드에서 상기 제 1 모드로 변경될 때, 상기 커맨드 회로(CMD)는 상기 제 1 전방 스위칭 신호(ENH1)가 로직 하이 레벨을 갖도록 할 수 있다.
상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 수신할 수 있다. 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 순차적으로 지연시켜 복수의 전방 스위칭 신호를 생성할 수 있다. 예를 들어, 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 제 1 시간 지연시켜 제 2 전방 스위칭 신호(ENH2)를 생성할 수 있다. 상기 제 2 전방 스위칭 신호(ENH2)는 상기 제 2 전원 스위치(132)가 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급하는 것을 중단시키기 위한 신호일 수 있다. 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 상기 제 1 시간의 n-1배만큼 지연시켜 상기 제 n 전방 스위칭 신호(ENHn)를 생성할 수 있다. 상기 제 n 전방 스위칭 신호(ENHn)는 상기 제 n 전원 스위치(13n)가 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(131)으로 공급하는 것을 중단시키기 위한 신호일 수 있다.
상기 지연 체인(150)은 제 1 후방 스위칭 신호(ENHB1)를 수신할 수 있다. 상기 제 1 후방 스위칭 신호(ENHB1)는 상기 제 n 전원 스위치(13n)로부터 생성될 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENBn)로부터 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 제 1 후방 스위칭 신호(ENHB1)는 상기 제 n 전원 스위치(13n)가 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급하도록 하는 신호일 수 있다. 일 실시예에서, 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 제 2 시간은 상기 제 1 시간보다 짧을 수 있다. 상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 순차적으로 지연시켜 복수의 후방 스위칭 신호를 생성할 수 있다. 상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 제 1 시간만큼 순차적으로 지연시켜 상기 제 n-1 후방 스위칭 신호(ENHBn-1) 및 상기 제 n 후방 스위칭 신호(ENHBn)를 생성할 수 있다. 상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 상기 제 1 시간의 n-2배만큼 지연시켜 상기 제 n-1 후방 스위칭 신호(ENHBn-1)를 생성하고, 상기 제 1 후방 스위칭 신호(ENHB1)를 상기 제 1 시간의 n-1배만큼 지연시켜 상기 제 n 후방 스위칭 신호(ENHBn)를 생성할 수 있다. 상기 제 n-1 후방 스위칭 신호(ENHBn-1)는 상기 제 2 전원 스위치(132)가 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급하도록 하는 신호일 수 있다. 상기 제 n 후방 스위칭 신호(ENHBn)는 상기 제 1 전원 스위치(131)가 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급하도록 하는 신호일 수 있다.
상기 제 1 전원 스위치(131)는 상기 모드 변경 신호(DVFSC), 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn)를 수신할 수 있다. 상기 제 1 전원 스위치(131)는 상기 모드 변경 신호(DVFSC), 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다. 모드가 변경될 때, 상기 제 1 전원 스위치(132)는 상기 제 1 전방 스위칭 신호(ENH1)에 기초하여 상기 전원 라인(VPL)으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급하는 것을 중단하고, 상기 제 n 후방 스위칭 신호(ENHBn)에 기초하여 상기 전원 라인으로 (VPL) 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 다른 하나를 공급할 수 있다. 상기 제 2 전원 스위치(132)는 상기 모드 변경 신호(DVFSC), 상기 제 2 전방 스위칭 신호(ENH2) 및 상기 제 n-1 후방 스위칭 신호(ENHBn-1)를 수신할 수 있다. 상기 제 2 전원 스위치(132)는 상기 모드 변경 신호(DVFSC), 상기 제 2 전방 스위칭 신호(ENH2) 및 상기 제 n-1 후방 스위칭 신호(ENHBn-1)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다. 모드가 변경될 때, 상기 제 2 전원 스위치(132)는 상기 제 2 전방 스위칭 신호(ENH2)에 기초하여 상기 전원 라인(VPL)으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급하는 것을 중단하고, 상기 제 n-1 후방 스위칭 신호(ENHBn-1)에 기초하여 상기 전원 라인(VPL)으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 다른 하나를 공급할 수 있다.
상기 제 n 전원 스위치(13n)는 상기 모드 변경 신호(DVFSC), 상기 제 n 전방 스위칭 신호(ENHn)를 수신할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 모드 변경 신호(DVFSC), 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1)에 기초하여 상기 전원 라인(VPL)으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급할 수 있다. 모드가 변경될 때, 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 전원 라인(VPL)으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 공급하는 것을 중단하고, 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 1 후방 스위칭 신호(ENHB1)에 기초하여 상기 전원 라인(VPL)으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 다른 하나를 공급할 수 있다.
도 2는 본 발명의 실시예에 따른 노멀 전원 스위치(200)의 구성을 보여주는 도면이다. 상기 노멀 전원 스위치(200)는 도 1에 도시된 제 1 및 제 2 전원 스위치(131, 132)로 각각 적용될 수 있다. 도 2에서, 상기 노멀 전원 스위치(200)는 도 1에 도시된 제 1 전원 스위치(131)로 적용된 것을 예시하였다. 상기 노멀 전원 스위치(200)는 고전원 스위치(210) 및 저전원 스위치(220)를 포함할 수 있다. 상기 고전원 스위치(210)는 상기 모드 변경 신호(DVFSC), 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 고전원 스위치(210)는 상기 모드 변경 신호(DFVSC)에 기초하여 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn) 중 하나에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하거나, 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 저전원 스위치(220)는 상기 모드 변경 신호(DVFSC), 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 저전원 스위치(220)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn) 중 하나에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하거나, 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다.
상기 고전원 스위치(210)는 제 1 선택기(211) 및 제 1 드라이버(212)를 포함할 수 있다. 상기 제 1 선택기(211)는 상기 모드 변경 신호(DVFSC), 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn)를 수신할 수 있다. 상기 제 1 선택기(211)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn) 중 하나를 출력할 수 있다. 예를 들어, 상기 제 1 선택기(211)는 상기 모드 변경 신호(DVFSC)가 로직 하이 레벨일 때 상기 제 1 전방 스위칭 신호(ENH1)를 출력할 수 있고, 상기 모드 변경 신호(DVFSC)가 로직 로우 레벨일 때 상기 제 n 후방 스위칭 신호(ENHBn)를 출력할 수 있다. 상기 제 1 드라이버(212)는 상기 제 1 선택기(211)와 연결되어 상기 제 1 선택기(211)의 출력을 수신할 수 있다. 상기 제 1 드라이버(212)는 상기 제 1 선택기(211)의 출력에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 예를 들어, 상기 제 1 드라이버(212)는 상기 제 1 선택기(211)의 출력의 반전 신호에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 고전원 스위치(210)는 상기 제 1 선택기(211)의 출력을 반전시키는 인버터(213)를 더 포함할 수 있다.
상기 저전원 스위치(220)는 제 2 선택기(221) 및 제 2 드라이버(222)를 포함할 수 있다. 상기 제 2 선택기(221)는 상기 모드 변경 신호(DVFSC), 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn)를 수신할 수 있다. 상기 제 2 선택기(221)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 1 전방 스위칭 신호(ENH1) 및 상기 제 n 후방 스위칭 신호(ENHBn) 중 하나를 출력할 수 있다. 예를 들어, 상기 제 2 선택기(221)는 상기 모드 변경 신호(DVFSC)가 로직 하이 레벨일 때 상기 제 n 후방 스위칭 신호(ENHBn)를 출력할 수 있고, 상기 모드 변경 신호(DVFSC)가 로직 로우 레벨일 때 상기 제 1 전방 스위칭 신호(ENH1)를 출력할 수 있다. 상기 제 2 드라이버(222)는 상기 제 2 선택기(221)와 연결되어 상기 제 2 선택기(221)의 출력을 수신할 수 있다. 상기 제 2 드라이버(222)는 상기 제 2 선택기(221)의 출력에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 제 1 드라이버(212)는 제 1 트랜지스터(T21)를 포함할 수 있다. 상기 제 1 트랜지스터(T21)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T21)의 게이트는 상기 인버터(213)의 출력을 수신하고, 소스는 상기 제 1 전원전압(VDDH)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다. 상기 제 2 드라이버(222)는 제 2 트랜지스터(T22)를 포함할 수 있다. 상기 제 2 트랜지스터(T22)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T22)의 게이트는 상기 제 2 선택기(221)의 출력을 수신하고, 소스는 상기 제 2 전원전압(VDDL)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다.
도 3은 본 발명의 실시예에 따른 터닝 포인트 전원 스위치(300)의 구성을 보여주는 도면이다. 상기 터닝 포인트 전원 스위치(300)는 도 1에 도시된 제 n 전원 스위치(13n)로 적용될 수 있다. 도 3에서, 상기 터닝 포인트 전원 스위치(300)는 상기 제 n 전원 스위치(13n)로 적용된 것을 예시하였다. 상기 터닝 포인트 전원 스위치(300)는 고전원 스위치(310) 및 저전원 스위치(320)를 포함할 수 있다. 상기 고전원 스위치(310)는 상기 모드 변경 신호(DVFSC), 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 고전원 스위치(310)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1) 중 하나에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하거나, 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 저전원 스위치(320)는 상기 모드 변경 신호(DVFSC), 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 저전원 스위치(320)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1) 중 하나에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하거나, 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 고전원 스위치(310) 및 상기 저전원 스위치(320)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 고전원 스위치(310)는 수신된 제 n 전방 스위칭 신호(ENHn)로부터 상기 저전원 스위치(320)로 입력되는 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 저전원 스위치(320)는 수신된 제 n 전방 스위칭 신호(ENHn)로부터 상기 고전원 스위치(310)로 입력되는 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다.
상기 고전원 스위치(310)는 제 1 선택기(311) 및 제 1 드라이버(312)를 포함할 수 있다. 상기 제 1 선택기(311)는 상기 모드 변경 신호(DVFSC), 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1)를 수신할 수 있다. 상기 제 1 선택기(311)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1) 중 하나를 출력할 수 있다. 예를 들어, 상기 모드 변경 신호(DFVSC)가 로직 하이 레벨일 때 상기 제 1 선택기(311)는 상기 제 n 전방 스위칭 신호(ENHn)를 출력할 수 있다. 상기 모드 변경 신호(DVFSC)가 로직 로우 레벨일 때 상기 제 1 선택기(311)는 상기 제 1 후방 스위칭 신호(ENHB1)를 출력할 수 있다. 상기 제 1 드라이버(312)는 상기 제 1 선택기(311)와 연결되어 상기 제 1 선택기(311)의 출력을 수신할 수 있다. 상기 제 1 드라이버(312)는 상기 제 1 선택기(311)의 출력에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 예를 들어, 상기 제 1 드라이버(312)는 상기 제 1 선택기(311)의 출력의 반전 신호에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 고전원 스위치(310)는 상기 제 1 선택기(311)의 출력을 반전시키는 제 1 인버터(313)를 더 포함할 수 있다.
상기 저전원 스위치(320)는 제 2 선택기(321) 및 제 2 드라이버(322)를 포함할 수 있다. 상기 제 2 선택기(321)는 상기 모드 변경 신호(DVFSC), 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1)를 수신할 수 있다. 상기 제 2 선택기(321)는 상기 모드 변경 신호(DVFSC)에 기초하여 상기 제 n 전방 스위칭 신호(ENHn) 및 상기 제 1 후방 스위칭 신호(ENHB1) 중 하나를 출력할 수 있다. 예를 들어, 상기 제 2 선택기(321)는 상기 모드 변경 신호(DVFSC)가 로직 하이 레벨일 때 상기 제 1 후방 스위칭 신호(ENHB1)를 출력할 수 있고, 상기 모드 변경 신호(DVFSC)가 로직 로우 레벨일 때 상기 제 n 전방 스위칭 신호(ENHn)를 출력할 수 있다. 상기 제 2 드라이버(322)는 상기 제 2 선택기(321)와 연결되어 상기 제 2 선택기(321)의 출력을 수신할 수 있다. 상기 제 2 드라이버(322)는 상기 제 2 선택기(321)의 출력에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 제 1 후방 스위칭 신호(ENHB1)는 상기 제 1 및 제 2 선택기(311, 321)의 출력에 기초하여 생성될 수 있다. 예를 들어, 상기 제 2 선택기(321)로 입력되는 제 1 후방 스위칭 신호(ENHB1)는 상기 제 1 선택기(311)로부터 출력되는 제 n 전방 스위칭 신호(ENHn)에 기초하여 생성될 수 있고, 상기 제 1 선택기(311)로 입력되는 제 1 후방 스위칭 신호(ENHB1)는 상기 제 2 선택기(321)로부터 출력되는 제 n 전방 스위칭 신호(ENHn)에 기초하여 생성될 수 있다. 예를 들어, 상기 모드 변경 신호(DVFSC)가 로직 하이 레벨일 때 상기 제 1 선택기(311)는 상기 제 n 전방 스위칭 신호(ENHn)를 출력하고, 상기 제 n 전방 스위칭 신호(ENHn)로부터 상기 제 1 후방 스위칭 신호(ENHB1)가 생성되고, 생성된 제 1 후방 스위칭 신호(ENHB1)는 상기 제 2 선택기(321)로 입력될 수 있다. 상기 고전원 스위치(310)는 상기 제 1 인버터(313)의 출력을 반전시켜 상기 제 2 선택기(321)로 입력되는 제 1 후방 스위칭 신호(ENHB1)를 생성하는 제 2 인버터(314)를 더 포함할 수 있다. 상기 모드 변경 신호(DVFSC)가 로직 로우 레벨일 때 상기 제 2 선택기(321)는 상기 제 n 전방 스위칭 신호(ENHn)를 출력하고, 상기 제 n 전방 스위칭 신호(ENHn)로부터 상기 제 1 후방 스위칭 신호(ENHB1)가 생성될 수 있다. 생성된 제 1 후방 스위칭 신호(ENHB1)는 상기 제 1 선택기(311)로 입력될 수 있다. 상기 터닝 포인트 전원 스위치(300)는 상기 제 1 및 제 2 선택기(311, 321) 중 하나로부터 출력되는 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 따라서, 상기 제 n 전방 스위칭 신호(ENHn)의 로직 레벨이 천이됨과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 상기 제 1 후방 스위칭 신호(ENHB1)의 로직 레벨을 천이시킬 수 있다.
상기 제 1 드라이버(312)는 제 1 트랜지스터(T31)를 포함할 수 있다. 상기 제 1 트랜지스터(T31)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T31)의 게이트는 상기 제 1 인버터(313)의 출력을 수신하고, 소스는 상기 제 1 전원전압(VDDH)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다. 상기 제 2 드라이버(322)는 제 2 트랜지스터(T32)를 포함할 수 있다. 상기 제 2 트랜지스터(T32)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T32)의 게이트는 상기 제 2 선택기(321)의 출력을 수신하고, 소스는 상기 제 2 전원전압(VDDL)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다.
도 4는 도 1에 도시된 지연 체인(150)의 구성을 보여주는 도면이다. 도 4에서, 상기 지연 체인(150)은 전방 지연 체인(410) 및 후방 지연 체인(420)을 포함할 수 있다. 상기 전방 지연 체인(410) 및 상기 후방 지연 체인(420)은 각각 복수의 지연기를 포함할 수 있다. 하나의 지연기의 지연량은 상기 제 1 시간일 수 있다. 상기 전방 지연 체인(410) 및 상기 후방 지연 체인(420)의 지연기들은 직렬로 연결될 수 있다. 상기 전방 지연 체인(410)은 상기 제 1 전방 스위칭 신호(ENH1)를 수신하고, 상기 제 1 전방 스위칭 신호(ENH1)를 순차적으로 지연시켜 상기 제 2 전방 스위칭 신호(ENH2) 및 상기 제 n 전방 스위칭 신호(ENHn)를 생성할 수 있다. 상기 후방 지연 체인(420)은 상기 제 1 후방 스위칭 신호(ENHB1)를 수신하고, 상기 제 1 후방 스위칭 신호(ENHB1)를 순차적으로 지연시켜 상기 제 n-1 후방 스위칭 신호(ENHBn-1) 및 상기 제 n 후방 스위칭 신호(ENHBn)를 생성할 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 장치(100)의 동작을 보여주는 타이밍도이다. 도 1 내지 도 5를 참조하여 본 발명의 실시예에 따른 반도체 장치(100)의 동작을 설명하면 다음과 같다. 상기 반도체 장치(100)가 제 1 모드로 동작할 때, 복수의 전방 스위칭 신호(ENH1, ENH2, ENHn) 및 상기 복수의 후방 스위칭 신호(ENHB1, ENHBn-1, ENHBn)는 로직 하이 레벨을 가질 수 있다. 상기 모드 변경 신호(DVFSC)는 로직 로우 레벨일 수 있다. 따라서, 상기 제 1 내지 제 n 전원 스위치(131, 132, 13n)는 로직 하이 레벨을 갖는 제 n 후방 스위칭 신호(ENHBn), 제 n-1 후방 스위칭 신호(ENHBn-1) 및 제 1 후방 스위칭 신호(ENHB1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 각각 공급할 수 있다. 상기 반도체 장치(100)의 모드를 제 1 모드로부터 제 2 모드로 변경시키기 위해 커맨드 신호(CMD)가 입력되면, 상기 커맨드 회로(140)는 상기 모드 변경 신호(DVFSC)를 로직 하이 레벨로 천이시키고, 상기 제 1 전방 스위칭 신호(ENH1)를 로직 로우 레벨로 천이시킬 수 있다. 상기 제 1 전원 스위치(131)는 상기 로직 로우 레벨을 갖는 상기 제 1 전방 스위칭 신호(ENH1)에 기초하여 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 순차적으로 지연시킬 수 있다. 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 상기 제 1 시간만큼 순차적으로 지연시켜 제 2 전방 스위칭 신호(ENH2) 및 제 n 전방 스위칭 신호(ENHn)를 생성할 수 있다. 상기 제 2 전방 스위칭 신호(ENH2)는 상기 제 1 시간 이후에 로직 로우 레벨로 천이될 수 있다. 상기 제 2 전원 스위치(132)는 상기 제 1 시간 이후에 상기 제 2 전방 스위칭 신호(ENH2)에 기초하여 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다.
상기 제 n 전방 스위칭 신호(13n)는 상기 제 1 시간의 n-1배에 대응하는 시간 이후에 로직 로우 레벨로 천이될 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 이 때, 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 후방 스위칭 신호(ENHB1)의 로직 레벨을 천이시킬 수 있다. 따라서, 상기 제 n 전원 스위치(13n)는 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급하는 것을 중단하고 제 2 시간 후에 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 순차적으로 지연시킬 수 있다. 상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 상기 제 1 시간만큼 순차적으로 지연시켜 제 n-1 후방 스위칭 신호(ENHBn-1) 및 제 n 후방 스위칭 신호(ENHBn)를 생성할 수 있다. 상기 제 n-1 전방 스위칭 신호(ENHBn-1)는 상기 제 1 후방 스위칭 신호(ENHB1)가 로직 로우 레벨로 천이되고 상기 제 1 시간의 n-2배에 대응하는 시간 이후에 로직 로우 레벨로 천이될 수 있다. 상기 제 2 전원 스위치(132)는 상기 제 n-1 후방 스위칭 신호(ENHBn-1)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 n 후방 스위칭 신호(ENHBn)는 상기 제 1 후방 스위칭 신호(ENHB1)가 로직 로우 레벨로 천이되고 상기 제 1 시간의 n-1배에 대응하는 시간 이후에 로직 로우 레벨로 천이될 수 있다. 상기 제 1 전원 스위치(131)는 상기 제 1 시간의 n-1배에 대응하는 시간 이후에 상기 제 n 후방 스위칭 신호(ENHBn)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
위와 같이, 상기 반도체 장치(100)의 동작 속도에 따라 제 1 모드가 제 2 모드로 변경될 때, 상기 복수의 전원 스위치는 순차적으로 상기 전원 라인(VPL)으로 제 1 전원전압(VDDH)을 공급하는 것을 중단시킬 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킴과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 이후, 상기 복수의 전원 스위치는 순차적으로 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 반도체 장치(100)의 동작 속도에 따라 제 2 모드를 제 1 모드로 변경시키기 위해 커맨드 신호(CMD)가 입력되면, 상기 커맨드 회로(140)는 상기 모드 변경 신호(DVFSC)를 로직 로우 레벨로 천이시키고, 상기 제 1 전방 스위칭 신호(ENH1)를 로직 하이 레벨로 천이시킬 수 있다. 상기 제 1 전원 스위치(131)는 상기 로직 하이 레벨을 갖는 상기 제 1 전방 스위칭 신호(ENH1)에 기초하여 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 순차적으로 지연시킬 수 있다. 상기 지연 체인(150)은 상기 제 1 전방 스위칭 신호(ENH1)를 상기 제 1 시간만큼 순차적으로 지연시켜 제 2 전방 스위칭 신호(ENH2) 및 제 n 전방 스위칭 신호(ENHn)를 생성할 수 있다. 상기 제 2 전방 스위칭 신호(ENH2)는 상기 제 1 시간 이후에 로직 하이 레벨로 천이될 수 있다. 상기 제 2 전원 스위치(132)는 상기 제 2 전방 스위칭 신호(ENH2)에 기초하여 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다.
상기 제 n 전방 스위칭 신호(ENHn)는 상기 제 1 시간의 n-1배에 대응하는 시간 이후에 로직 하이 레벨로 천이될 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 이 때, 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)에 기초하여 상기 제 1 후방 스위칭 신호(ENHB1)를 생성할 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 n 전방 스위칭 신호(ENHn)의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 후방 스위칭 신호(ENHB1)의 로직 레벨을 천이시킬 수 있다. 상기 제 n 전방 스위칭 신호(ENHn)가 로직 하이 레벨로 천이하면, 제 2 시간 후에 상기 제 n 전원 스위치(13n)는 상기 제 1 후방 전원 스위치(ENHB1)를 로직 하이 레벨로 천이시킬 수 있다. 따라서, 상기 제 n 전원 스위치(13n)는 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급하는 것을 중단하고 제 2 시간 후에 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 순차적으로 지연시킬 수 있다. 상기 지연 체인(150)은 상기 제 1 후방 스위칭 신호(ENHB1)를 상기 제 1 시간만큼 순차적으로 지연시켜 제 n-1 후방 스위칭 신호(ENHBn-1) 및 제 n 후방 스위칭 신호(ENHBn)를 생성할 수 있다. 상기 제 n-1 후방 스위칭 신호(ENHBn-1)는 상기 제 1 후방 스위칭 신호(ENHB1)가 로직 하이 레벨로 천이되고 상기 제 1 시간의 n-2배에 대응하는 시간 이후에 로직 하이 레벨로 천이될 수 있다. 상기 제 2 전원 스위치(132)는 상기 제 n-1 후방 스위칭 신호(ENHBn-1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 n 후방 스위칭 신호(ENHBn)는 상기 제 1 후방 스위칭 신호(ENHB1)가 로직 하이 레벨로 천이되고 상기 제 1 시간의 n-1배에 대응하는 시간 이후에 로직 하이 레벨로 천이될 수 있다. 상기 제 1 전원 스위치(131)는 상기 제 n 후방 스위칭 신호(ENHBn)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
위와 같이, 상기 반도체 장치(100)의 동작 속도에 따라 제 2 모드가 제 1 모드로 변경될 때, 상기 복수의 전원 스위치는 순차적으로 상기 전원 라인(VPL)으로 제 2 전원전압(VDDL)을 공급하는 것을 중단시킬 수 있다. 상기 제 n 전원 스위치(13n)는 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킴과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 상기 제 1 전원전압(VDDH)을 상기 전원 라인으로 공급할 수 있다. 이후, 상기 복수의 전원 스위치는 순차적으로 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 장치(600)의 구성을 보여주는 도면이다. 상기 반도체 장치(600)는 도 1에 도시된 반도체 장치(100)와 유사한 구성을 가질 수 있다. 상기 반도체 장치(600)는 제 1 전원전압 라인(601), 제 2 전원전압 라인(602), 전원 라인(VPL) 및 복수의 로직 회로(611)를 포함할 수 있다. 상기 반도체 장치(600)는 전원 제어 회로(620)를 포함할 수 있다. 상기 전원 제어 회로(620)는 복수의 전원 스위치를 포함할 수 있다. 상기 복수의 전원 스위치는 제 1 내지 제 n 전원 스위치(631, 632, 63n)를 포함할 수 있다. 상기 전원 제어 회로(620)는 커맨드 회로(640) 및 지연 체인(650)을 더 포함할 수 있다. 상기 반도체 장치(600)의 구성요소 중 도 1에 도시된 반도체 장치(100)와 동일한 구성요소에 대해서는 유사한 도면 부호가 기재되었고, 동일한 구성요소에 대한 중복되는 설명은 생략하기로 한다.
상기 전원 제어 회로(620)는 전원 게이팅 동작과 모드 변경 동작을 함께 수행할 수 있다. 상기 전원 제어 회로(620)의 복수의 전원 스위치는 상기 모드 변경 동작과 함께 파워 게이팅 동작을 수행하기 위해 도 1에 도시된 복수의 전원 스위치로부터 수정될 수 있다. 상기 커맨드 회로(640)는 커맨드 신호(CMD)에 기초하여 제 1 하이 게이팅 신호(SBH1) 및 제 2 로우 게이팅 신호(SBL1)를 생성할 수 있다. 상기 커맨드 회로(640)는 상기 반도체 장치(600)의 동작에 따라 서로 다른 로직 레벨을 갖는 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 1 로우 게이팅 신호(SBL1)를 생성할 수 있다. 상기 반도체 장치(600)는 액티브 모드 (active mode) 및 스탠바이 모드 (standby mode)로 동작할 수 있다. 상기 액티브 모드는 상기 반도체 장치(600)가 다양한 동작을 수행할 수 있는 파워 온 모드일 수 있다. 상기 스탠바이 모드는 상기 반도체 장치(600)가 최소 전력을 소비하는 저전력 모드일 수 있다. 예를 들어, 상기 스탠바이 모드는 슬립 모드 (sleep mode), 파워 다운 모드 (power-down mode), 딥 파워 다운 모드 (deep power-down mode) 등을 포함할 수 있다. 상기 커맨드 회로(640)는 상기 반도체 장치(600)의 스탠바이 모드에서 상기 커맨드 신호(CMD)에 기초하여 로직 하이 레벨을 갖는 제 1 하이 게이팅 신호(SBH1) 및 상기 제 1 로우 게이팅 신호(SBL1)를 생성할 수 있다. 상기 커맨드 회로(640)는 상기 반도체 장치(600)의 액티브 모드 및 제 1 모드에서 로직 로우 레벨을 갖는 제 1 하이 게이팅 신호(SBH1) 및 로직 하이 레벨을 갖는 제 1 로우 게이팅 신호(SBL1)를 생성할 수 있다. 상기 커맨드 회로(640)는 상기 반도체 장치(600)의 액티브 모드 및 제 2 모드에서 로직 하이 레벨을 갖는 제 1 하이 게이팅 신호(SBH1) 및 로직 로우 레벨을 갖는 제 1 로우 게이팅 신호(SBL1)를 생성할 수 있다.
상기 지연 체인(650)은 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 1 로우 게이팅 신호(SBL1)를 수신할 수 있다. 상기 지연 체인(650)은 상기 제 1 하이 게이팅 신호(SBH1)를 제 1 시간만큼 순차적으로 지연시켜 제 2 하이 게이팅 신호(SBH2) 및 제 n 하이 게이팅 신호(SBHn)를 생성할 수 있다. 상기 지연 체인(650)은 상기 제 1 로우 게이팅 신호(SBL1)를 제 1 시간만큼 순차적으로 지연시켜 제 2 로우 게이팅 신호(SBL2) 및 제 n 로우 게이팅 신호(SBLn)를 생성할 수 있다. 상기 지연 체인(650)은 제 1 하이 스위칭 신호(HB1) 및 제 1 로우 스위칭 신호(LB1)를 더 수신할 수 있다. 상기 지연 체인(650)은 상기 제 1 하이 스위칭 신호(HB1)를 상기 제 1 시간만큼 순차적으로 지연시켜 제 n-1 하이 스위칭 신호(HBn-1) 및 제 n 하이 스위칭 신호(HBn)를 생성할 수 있다. 상기 지연 체인(650)은 상기 제 1 로우 스위칭 신호(LB1)를 상기 제 1 시간만큼 순차적으로 지연시켜 제 n-1 로우 스위칭 신호(LBn-1) 및 제 n 로우 스위칭 신호(LBn)를 생성할 수 있다.
제 1 전원 스위치(631)는 상기 제 1 하이 게이팅 신호(SBH1), 제 1 로우 게이팅 신호(SBL1), 제 n 하이 스위칭 신호(HBn) 및 제 n 로우 스위칭 신호(LBn)를 수신할 수 있다. 상기 제 1 전원 스위치(631)는 상기 반도체 장치(600)의 스탠바이 모드에서 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 1 로우 게이팅 신호(SBL1)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 모두를 상기 전원 라인(VPL)으로 공급하지 않을 수 있다. 상기 제 1 전원 스위치(631)는 상기 반도체 장치(600)의 액티브 모드에서 상기 제 1 하이 게이팅 신호(SBH1), 제 1 로우 게이팅 신호(SBL1), 상기 제 n 하이 스위칭 신호(HBn) 및 상기 제 n 로우 스위칭 신호(LBn)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다.
제 2 전원 스위치(632)는 상기 제 2 하이 게이팅 신호(SBH2), 제 2 로우 게이팅 신호(SBL2), 제 n-1 하이 스위칭 신호(HBn-1) 및 제 n-1 로우 스위칭 신호(LBn-1)를 수신할 수 있다. 상기 제 2 전원 스위치(632)는 상기 반도체 장치(600)의 스탠바이 모드에서 상기 제 2 하이 게이팅 신호(SBH2) 및 상기 제 2 로우 게이팅 신호(SBL2)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 모두를 상기 전원 라인(VPL)으로 공급하지 않을 수 있다. 상기 제 2 전원 스위치(632)는 상기 반도체 장치(600)의 액티브 모드에서 상기 제 2 하이 게이팅 신호(SBH2), 제 2 로우 게이팅 신호(SBL2), 상기 제 n-1 하이 스위칭 신호(HBn-1) 및 상기 제 n-1 로우 스위칭 신호(LBn-1)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다.
제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBHn) 및 제 n 로우 게이팅 신호(SBLn)를 수신할 수 있다. 상기 제 n 전원 스위치(63n)는 상기 반도체 장치(600)의 스탠바이 모드에서 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 n 로우 게이팅 신호(SBLn)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 모두를 상기 전원 라인(VPL)으로 공급하지 않을 수 있다. 상기 제 n 전원 스위치(63n)는 상기 반도체 장치(600)의 액티브 모드에서 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 n 로우 게이팅 신호(SBLn)에 기초하여 제 1 하이 스위칭 신호(HB1) 및 제 1 로우 스위칭 신호(LB1)를 생성할 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBHn)에 기초하여 상기 제 1 하이 스위칭 신호(HB1)를 생성하고, 상기 제 n 로우 게이팅 신호(SBLn)에 기초하여 상기 제 1 로우 스위칭 신호(LB1)를 생성할 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBH1)의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 하이 스위칭 신호(HB1)의 로직 레벨을 천이시킬 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 로우 게이팅 신호(SBLn)의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 로우 스위칭 신호(LB1)의 로직 레벨을 천이시킬 수 있다. 상기 제 2 시간은 상기 제 1 시간보다 짧을 수 있다. 상기 제 1 하이 스위칭 신호(HB1)의 로직 레벨은 상기 제 n 하이 게이팅 신호(SBHn)의 로직 레벨이 천이되자마자 실질적으로 동시에 천이될 수 있다. 상기 제 1 로우 스위칭 신호(LB1)의 로직 레벨은 상기 제 n 로우 게이팅 신호(SBLn)의 로직 레벨이 천이되자마자 실질적으로 동시에 천이될 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBHn), 제 n 로우 게이팅 신호(SBLn), 상기 제 1 하이 스위칭 신호(HB1) 및 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 반도체 장치(600)가 액티브 모드에서 스탠바이 모드로 진입하면, 상기 제 1 전원 스위치 내지 제 n 전원 스위치(631, 632, 63n)는 순차적으로 제 1 시간 간격으로 상기 제 1 및 제 2 전원전압(VDDP, VDDL) 모두가 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 반도체 장치(600)가 상기 스탠바이 모드에서 액티브 모드로 진입하면, 상기 제 n 전원 스위치(63n)는 상기 반도체 장치(600)가 제 1 모드로 동작하는지 또는 제 2 모드로 동작하는지 여부에 따라 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 2 전원 스위치(632) 및 상기 제 1 전원 스위치(631)는 순차적으로 상기 제 1 및 제 2 전원전압(VDDH, VDDL) 중 하나를 상기 전원 라인(VPL)으로 공급할 수 있다.
도 7은 본 발명의 실시예에 따른 노멀 전원 스위치(700)의 구성을 보여주는 도면이다. 상기 노멀 전원 스위치(700)는 도 6에 도시된 제 1 및 제 2 전원 스위치(631, 632)로 각각 적용될 수 있다. 도 7에서, 상기 노멀 전원 스위치(700)가 상기 제 1 전원 스위치(631)로 적용된 것을 예시하였다. 상기 노멀 전원 스위치(700)는 고전원 스위치(710) 및 저전원 스위치(720)를 포함할 수 있다. 상기 고전원 스위치(710)는 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 n 로우 스위칭 신호(LBn)를 수신할 수 있다. 상기 고전원 스위치(710)는 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 n 로우 스위칭 신호(LBn)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 저전원 스위치(720)는 상기 제 1 로우 게이팅 신호(SBL1) 및 상기 제 n 하이 스위칭 신호(HBn)를 수신할 수 있다. 상기 저전원 스위치(720)는 상기 제 1 로우 게이팅 신호(SBL1) 및 상기 제 n 하이 스위칭 신호(HBn)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 고전원 스위치(710)는 제 1 로직 게이트(711) 및 제 1 드라이버(712)를 포함할 수 있다. 상기 제 1 로직 게이트(711)는 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 n 로우 스위칭 신호(LBn)를 수신할 수 있다. 상기 제 1 로직 게이트(711)는 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 n 로우 스위칭 신호(LBn)를 게이팅하여 출력할 수 있다. 상기 제 1 드라이버(712)는 상기 제 1 로직 게이트(711)의 출력을 수신하고, 상기 제 1 로직 게이트(711)의 출력에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 저전원 스위치(720)는 제 2 로직 게이트(721) 및 제 2 드라이버(722)를 포함할 수 있다. 상기 제 2 로직 게이트(721)는 상기 제 1 로우 게이팅 신호(SBL1) 및 상기 제 n 하이 스위칭 신호(HBn)를 수신할 수 있다. 상기 제 2 로직 게이트(721)는 상기 제 1 로우 게이팅 신호(SBL1) 및 상기 제 n 하이 스위칭 신호(HBn)를 게이팅하여 출력할 수 있다. 상기 제 2 드라이버(722)는 상기 제 2 로직 게이트(721)의 출력을 수신하고, 상기 제 2 로직 게이트(721)의 출력에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 제 1 로직 게이트(721)는 제 1 낸드 게이트(ND71)를 포함할 수 있다. 상기 제 1 낸드 게이트(ND71)는 상기 제 1 하이 게이팅 신호(SBH1)의 반전 신호 및 상기 제 n 로우 스위칭 신호(LBn)를 수신하고, 상기 제 1 하이 게이팅 신호(SBH1)의 반전 신호 및 상기 제 n 로우 스위칭 신호(LBn)에 대해 낸드 연산을 수행할 수 있다. 상기 제 1 로직 게이트(721)는 상기 제 1 하이 게이팅 신호(SBH1)를 반전시키기 위해 제 1 인버터(IV71)를 더 포함할 수 있다. 상기 제 1 드라이버(712)는 제 1 트랜지스터(T71)를 포함할 수 있다. 상기 제 1 트랜지스터(T71)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T71)의 게이트는 상기 제 1 낸드 게이트(ND71)의 출력을 수신하고, 소스가 상기 제 1 전원전압(VDDH)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다.
상기 제 2 로직 게이트(721)는 제 2 낸드 게이트(ND72)를 포함할 수 있다. 상기 제 2 낸드 게이트(ND72)는 상기 제 1 로우 게이팅 신호(SBL1)의 반전 신호 및 상기 제 n 하이 스위칭 신호(HBn)를 수신하고, 상기 제 1 로우 게이팅 신호(SBL1)의 반전 신호 및 상기 제 n 하이 스위칭 신호(HBn)에 대해 낸드 연산을 수행할 수 있다. 상기 제 2 로직 게이트(721)는 상기 제 1 로우 게이팅 신호(SBL1)를 반전시키기 위해 제 2 인버터(IV72)를 더 포함할 수 있다. 상기 제 2 드라이버(722)는 제 2 트랜지스터(T72)를 포함할 수 있다. 상기 제 2 트랜지스터(T72)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T72)의 게이트는 상기 제 2 낸드 게이트(ND72)의 출력을 수신하고, 소스가 상기 제 2 전원전압(VDDL)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다.
상기 고전원 스위치(710)는 상기 제 1 하이 게이팅 신호(SBH1)가 로직 하이 레벨일 때 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 고전원 스위치(710)는 상기 제 1 하이 게이팅 신호(SBH1)가 로직 로우 레벨이고, 상기 제 n 로우 스위칭 신호(LBn)가 로직 하이 레벨일 때 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 저전원 스위치(720)는 상기 제 1 로우 게이팅 신호(SBL1)가 로직 하이 레벨일 때 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 저전원 스위치(720)는 상기 제 1 로우 게이팅 신호(SBL1)가 로직 로우 레벨이고, 상기 제 n 하이 스위칭 신호(HBn)가 로직 하이 레벨일 때 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
도 8은 본 발명의 실시예에 따른 터닝 포인트 전원 스위치(800)의 구성을 보여주는 도면이다. 상기 터닝 포인트 전원 스위치(800)는 도 6에 도시된 제 n 전원 스위치(63n)로 적용될 수 있다. 도 6에서, 상기 터닝 포인트 전원 스위치(800)는 상기 제 n 전원 스위치(63n)로 적용된 것을 예시하였다. 상기 터닝 포인트 전원 스위치(800)는 고전원 스위치(810) 및 저전원 스위치(820)를 포함할 수 있다. 상기 고전원 스위치(810)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)를 수신할 수 있다. 상기 고전원 스위치(810)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 또한, 상기 고전원 스위치(810)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 1 하이 스위칭 신호(HB1)를 생성할 수 있다. 상기 저전원 스위치(820)는 상기 제 n 로우 게이팅 신호(SBLn) 및 상기 제 1 하이 스위칭 신호(HB1)를 수신할 수 있다. 상기 저전원 스위치(820)는 상기 제 n 로우 게이팅 신호(SBLn) 및 상기 제 1 하이 스위칭 신호(HB1)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 또한, 상기 저전원 스위치(820)는 상기 제 n 로우 게이팅 신호(SBLn) 및 상기 제 1 하이 스위칭 신호(HB1)에 기초하여 상기 제 1 로우 스위칭 신호(LB1)를 생성할 수 있다.
상기 고전원 스위치(810)는 제 1 로직 게이트(811) 및 제 1 드라이버(812)를 포함할 수 있다. 상기 제 1 로직 게이트(811)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)를 수신할 수 있다. 상기 제 1 로직 게이트(811)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)를 게이팅하여 상기 제 1 하이 스위칭 신호(HB1)를 생성할 수 있다. 상기 제 1 드라이버(812)는 상기 제 1 하이 스위칭 신호(HB1)를 수신하고, 상기 제 1 하이 스위칭 신호(HB1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 저전원 스위치(820)는 제 2 로직 게이트(821) 및 제 2 드라이버(822)를 포함할 수 있다. 상기 제 2 로직 게이트(821)는 상기 제 n 로우 게이팅 신호(SBLn) 및 상기 제 1 하이 스위칭 신호(HB1)를 수신할 수 있다. 상기 제 2 로직 게이트(821)는 상기 제 n 로우 게이팅 신호(SBLn) 및 상기 제 1 하이 스위칭 신호(HB1)를 게이팅하여 제 1 로우 스위칭 신호(LB1)를 생성할 수 있다. 상기 제 2 드라이버(822)는 상기 제 1 로우 스위칭 신호(LB1)를 수신하고, 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 제 1 로직 게이트(811)는 제 1 낸드 게이트(ND81)를 포함할 수 있다. 상기 제 1 낸드 게이트(ND81)는 상기 제 n 하이 게이팅 신호(SBHn)의 반전 신호 및 상기 제 1 로우 스위칭 신호(LB1)를 수신하고, 상기 제 n 하이 게이팅 신호(SBHn)의 반전 신호 및 상기 제 1 로우 스위칭 신호(LB1)에 대해 낸드 연산을 수행하여 상기 제 1 하이 스위칭 신호(HB1)를 생성할 수 있다. 상기 제 1 로직 게이트(811)는 상기 제 n 하이 게이팅 신호(SBHn)를 반전시키기 위해 제 1 인버터(IV81)를 더 포함할 수 있다. 상기 제 1 드라이버(812)는 제 1 트랜지스터(T81)를 포함할 수 있다. 상기 제 1 트랜지스터(T81)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T81)의 게이트는 상기 제 1 하이 스위칭 신호(HB1)를 수신하고, 소스가 상기 제 1 전원전압(VDDH)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다.
상기 제 2 로직 게이트(821)는 제 2 낸드 게이트(ND82)를 포함할 수 있다. 상기 제 2 낸드 게이트(ND82)는 상기 제 n 로우 게이팅 신호(SBLn)의 반전 신호 및 상기 제 1 하이 스위칭 신호(HB1)를 수신하고, 상기 제 n 로우 게이팅 신호(SBLn)의 반전 신호 및 상기 제 1 하이 스위칭 신호(HB1)에 대해 낸드 연산을 수행하여 상기 제 1 로우 스위칭 신호(LB1)를 생성할 수 있다. 상기 제 2 로직 게이트(821)는 상기 제 n 로우 게이팅 신호(SBLn)를 반전시키기 위해 제 2 인버터(IV82)를 더 포함할 수 있다. 상기 제 2 드라이버(822)는 제 2 트랜지스터(T82)를 포함할 수 있다. 상기 제 2 트랜지스터(T82)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T82)의 게이트는 상기 제 1 로우 스위칭 신호(LB1)를 수신하고, 소스가 상기 제 2 전원전압(VDDL)을 수신하며, 드레인이 상기 전원 라인(VPL)과 연결될 수 있다.
상기 고전원 스위치(810)는 상기 제 n 하이 게이팅 신호(SBHn)가 로직 하이 레벨일 때 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 고전원 스위치(810)는 상기 제 n 하이 게이팅 신호(SBHn)가 로직 로우 레벨이고, 상기 제 1 로우 스위칭 신호(LB1)가 로직 하이 레벨일 때 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 저전원 스위치(820)는 상기 제 n 로우 게이팅 신호(SBLn)가 로직 하이 레벨일 때 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시킬 수 있다. 상기 저전원 스위치(820)는 상기 제 n 로우 게이팅 신호(SBLn)가 로직 로우 레벨이고, 상기 제 1 하이 스위칭 신호(HB1)가 로직 하이 레벨일 때 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
도 9는 도 6에 도시된 지연 체인(650)의 구성을 보여주는 도면이다. 도 9에서, 상기 지연 체인(650)은 제 1 지연 체인(910), 제 2 지연 체인(920), 제 3 지연 체인(930) 및 제 4 지연 체인(940)을 포함할 수 있다. 상기 제 1 내지 제 4 지연 체인(910, 920, 930, 940)은 각각 복수의 지연기를 포함할 수 있다. 하나의 지연기는 제 1 시간에 대응하는 지연량을 가질 수 있다. 상기 제 1 지연 체인(910)의 복수의 지연기는 상기 제 1 하이 게이팅 신호(SBH1)를 순차적으로 지연시킬 수 있다. 상기 제 1 지연 체인(910)은 상기 제 1 하이 게이팅 신호(SBH1)를 순차적으로 지연시켜 제 2 하이 게이팅 신호(SBH2) 및 제 n 하이 게이팅 신호(SBHn)를 생성할 수 있다. 상기 제 2 지연 체인(920)의 복수의 지연기는 상기 제 1 로우 게이팅 신호(SBL1)를 순차적으로 지연시킬 수 있다. 상기 제 2 지연 체인(920)은 상기 제 1 로우 게이팅 신호(SBL1)를 순차적으로 지연시켜 제 2 로우 게이팅 신호(SBL2) 및 제 n 로우 게이팅 신호(SBLn)를 생성할 수 있다.
상기 제 3 지연 체인(930)의 복수의 지연기는 상기 제 1 하이 스위칭 신호(HB1)를 순차적으로 지연시킬 수 있다. 상기 제 3 지연 체인(930)은 상기 제 1 하이 스위칭 신호(HB1)를 순차적으로 지연시켜 제 n-1 하이 스위칭 신호(HBn-1) 및 제 n 하이 스위칭 신호(HBn)를 생성할 수 있다. 상기 제 4 지연 체인(940)의 복수의 지연기는 상기 제 1 로우 스우칭 신호(LB1)를 순차적으로 지연시킬 수 있다. 상기 제 4 지연 체인(940)은 상기 제 1 로우 스위칭 신호(LB1)를 순차적으로 지연시켜 제 n-1 로우 스위칭 신호(LBn-1) 및 제 n 로우 스위칭 신호(LBn)를 생성할 수 있다.
도 10은 본 발명의 실시예에 따른 반도체 장치(600)의 동작을 보여주는 타이밍도이다. 도 6 내지 도 10을 참조하여 본 발명의 실시예에 따른 반도체 장치(600)의 동작을 설명하면 다음과 같다. 상기 반도체 장치(600)가 스탠바이 모드일 때, 상기 제 1 내지 제 n 하이 게이팅 신호(SBH1, SBH2, SBHn)는 모두 로직 하이 레벨이고, 상기 제 1 내지 제 n 로우 게이팅 신호(SBL1, SBL2, SBLn)도 모두 로직 하이 레벨일 수 있다. 상기 제 1 내지 제 n 전원 스위치(631, 632, 63n)는 상기 제 1 및 제 2 전원 전압 모두를 상기 전원 라인으로 공급하지 않을 수 있다.
상기 반도체 장치(600)가 스탠바이 모드에서 상기 액티브 모드로 진입하고, 상기 반도체 장치(600)가 제 1 모드로 동작할 때, 상기 제 1 하이 게이팅 신호(SBH1)는 로우 레벨로 천이하고, 상기 제 1 로우 게이팅 신호(SBL1)는 로직 하이 레벨을 유지할 수 있다. 상기 제 1 하이 게이팅 신호(SBH1)가 로우 레벨로 천이하면, 상기 제 2 하이 게이팅 신호(SBH2) 및 상기 제 n 하이 게이팅 신호(SBHn)가 순차적으로 로우 레벨로 천이할 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 로우 게이팅 신호(SBLn)에 기초하여 로직 하이 레벨을 갖는 상기 제 1 로우 스위칭 신호(LB1)를 수신할 수 있다. 따라서, 상기 제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 로직 로우 레벨을 갖는 상기 제 1 하이 스위칭 신호(HB1)를 생성할 수 있고, 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 지연 체인(650)은 상기 제 1 로우 스위칭 신호(LB1)를 순차적으로 지연시켜 상기 제 n-1 로우 스위칭 신호(LBn-1) 및 제 n 로우 스위칭 신호(LBn)를 로직 하이 레벨로 천이시킬 수 있다. 따라서, 상기 제 2 전원 스위치(632) 및 제 1 전원 스위치(631)는 순차적으로 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
도 10에 도시된 것과 같이, 상기 반도체 장치(600)의 동작 속도에 따라 제 1 모드가 제 2 모드로 변경될 때, 상기 커맨드 회로(640)는 상기 커맨드 신호(CMD)에 기초하여 상기 제 1 하이 게이팅 신호(SBH1)를 로직 하이 레벨로 천이시키고, 상기 제 1 로우 게이팅 신호(SBL1)를 로직 로우 레벨로 천이시킬 수 있다. 상기 제 1 전원 스위치(631)는 상기 제 1 하이 게이팅 신호(SBH1)가 로직 로우 레벨로 천이되면 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단할 수 있다. 상기 지연 체인(650)은 상기 제 1 하이 게이팅 신호(SBH1)를 순차적으로 지연시켜 상기 제 2 하이 게이팅 신호(SBH2) 및 제 n 하이 게이팅 신호(SBHn)의 로직 레벨을 순차적으로 천이시키고, 상기 제 1 로우 게이팅 신호(SBL1)를 순차적으로 지연시켜 상기 제 2 로우 게이팅 신호(SBL2) 및 상기 제 n 로우 게이팅 신호(SBLn)의 로직 레벨을 순차적으로 천이시킬 수 있다. 상기 제 2 전원 스위치(632)는 상기 제 2 하이 게이팅 신호(SBH2)에 기초하여 상기 제 1 전원전압(VDDH)이 상기 전원 라인(VPL)으로 공급되는 것을 중단할 수 있다.
상기 제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBHn)에 기초하여 상기 제 1 하이 스위칭 신호(HB1)를 하이 레벨로 천이시킬 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 로우 게이팅 신호(SBLn) 및 상기 제 1 하이 스위칭 신호(HB1)에 기초하여 상기 제 1 로우 스위칭 신호(LB1)를 로직 로우 레벨로 천이시킬 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 1 하이 게이팅 신호(SBH1)에 기초하여 상기 제 1 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시키는 것과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 지연 체인(650)은 상기 제 1 하이 스위칭 신호(HB1)를 순차적으로 지연시켜 제 n-1 하이 스위칭 신호(HBn-1) 및 상기 제 n 하이 스위칭 신호(HBn)의 로직 레벨을 순차적으로 로직 하이 레벨로 천이시킬 수 있다. 상기 지연 체인(650)은 상기 제 1 로우 스위칭 신호(LB1)를 순차적으로 지연시켜 제 n-1 로우 스위칭 신호(LBn-1) 및 상기 제 n 로우 스위칭 신호(LBn)의 로직 레벨을 순차적으로 로직 로우 레벨로 천이시킬 수 있다. 상기 제 2 전원 스위치(632)는 상기 제 2 로우 게이팅 신호(SBL2) 및 상기 제 n-1 하이 스위칭 신호(HBn-1)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 1 전원 스위치(631)는 순차적으로 상기 제 1 로우 게이팅 신호(SBL1) 및 상기 제 n 하이 스위칭 신호(HBn)에 기초하여 상기 제 2 전원전압(VDDL)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 반도체 장치(600)의 동작 속도에 따라 제 2 모드가 제 1 모드로 변경될 때, 상기 커맨드 회로(640)는 상기 커맨드 신호(CMD)에 기초하여 상기 제 1 하이 게이팅 신호(SBH1)를 로직 로우 레벨로 천이시키고, 상기 제 1 로우 게이팅 신호(SBL1)를 로직 하이 레벨로 천이시킬 수 있다. 상기 제 1 전원 스위치(631)는 상기 제 1 로우 게이팅 신호(SBL1)가 로직 하이 레벨로 천이되면 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단할 수 있다. 상기 지연 체인(650)은 상기 제 1 하이 게이팅 신호(SBH1)를 순차적으로 지연시켜 상기 제 2 하이 게이팅 신호(SBH2) 및 제 n 하이 게이팅 신호(SBHn)의 로직 레벨을 순차적으로 천이시키고, 상기 제 1 로우 게이팅 신호(SBL1)를 순차적으로 지연시켜 상기 제 2 로우 게이팅 신호(SBL2) 및 상기 제 n 로우 게이팅 신호(SBLn)의 로직 레벨을 순차적으로 천이시킬 수 있다. 상기 제 2 전원 스위치(632)는 상기 제 2 로우 게이팅 신호(SBL2)에 기초하여 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단할 수 있다.
상기 제 n 전원 스위치(63n)는 상기 제 n 로우 게이팅 신호(SBLn)에 기초하여 상기 제 1 로우 스위칭 신호(LB1)를 하이 레벨로 천이시킬 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 n 하이 게이팅 신호(SBHn) 및 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 1 하이 스위칭 신호(HB1)를 로직 로우 레벨로 천이시킬 수 있다. 상기 제 n 전원 스위치(63n)는 상기 제 1 로우 스위칭 신호(SBL1)에 기초하여 상기 제 2 전원전압(VDDL)이 상기 전원 라인(VPL)으로 공급되는 것을 중단시키는 것과 실질적으로 동시에 및/또는 매우 짧은 시간 간격으로 상기 제 1 하이 스위칭 신호(HB1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
상기 지연 체인(650)은 상기 제 1 하이 스위칭 신호(HB1)를 순차적으로 지연시켜 제 n-1 하이 스위칭 신호(HBn-1) 및 상기 제 n 하이 스위칭 신호(HBn)의 로직 레벨을 순차적으로 로직 로우 레벨로 천이시킬 수 있다. 상기 지연 체인(650)은 상기 제 1 로우 스위칭 신호(LB1)를 순차적으로 지연시켜 제 n-1 로우 스위칭 신호(LBn-1) 및 상기 제 n 로우 스위칭 신호(LBn)의 로직 레벨을 순차적으로 로직 하이 레벨로 천이시킬 수 있다. 상기 제 2 전원 스위치(632)는 상기 제 2 하이 게이팅 신호(SBH2) 및 상기 제 2 로우 스위칭 신호(LB2)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다. 상기 제 1 전원 스위치(631)는 순차적으로 상기 제 1 하이 게이팅 신호(SBH1) 및 상기 제 1 로우 스위칭 신호(LB1)에 기초하여 상기 제 1 전원전압(VDDH)을 상기 전원 라인(VPL)으로 공급할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (34)

  1. 제 1 전방 스위칭 신호를 지연시켜 제 2 전방 스위칭 신호를 생성하고, 제 1 후방 스위칭 신호를 지연시켜 제 2 후방 스위칭 신호를 생성하는 지연 체인;
    모드 변경 신호, 상기 제 1 전방 스위칭 신호 및 상기 제 2 후방 스위칭 신호에 기초하여 전원 라인으로 제 1 전원전압 및 제 2 전원전압 중 하나를 공급하는 제 1 전원 스위치; 및
    상기 제 2 전방 스위칭 신호에 기초하여 제 1 후방 스위칭 신호를 생성하고, 상기 모드 변경 신호, 상기 제 2 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호에 기초하여 상기 전원 라인으로 상기 제 1 전원전압 및 상기 제 2 전원전압 중 하나를 공급하는 제 2 전원 스위치를 포함하는 전원 제어 회로.
  2. 제 1 항에 있어서,
    상기 제 1 전원 스위치는 상기 모드 변경 신호, 상기 제 1 전방 스위칭 신호 및 상기 제 2 후방 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 고전원 스위치; 및
    상기 모드 변경 신호, 상기 제 1 전방 스위칭 신호 및 상기 제 2 후방 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 저전원 스위치를 포함하는 전원 제어 회로.
  3. 제 2 항에 있어서,
    상기 고전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 1 전방 스위칭 신호 및 제 2 후방 스위칭 신호 중 하나를 출력하는 제 1 선택기; 및
    상기 제 1 선택기의 출력에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 제 1 드라이버를 포함하는 전원 제어 회로.
  4. 제 3 항에 있어서,
    상기 저전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 2 후방 스위칭 신호 및 상기 제 1 전방 스위칭 신호 중 하나를 출력하는 제 2 선택기; 및
    상기 제 2 선택기의 출력에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 제 2 드라이버를 포함하는 전원 제어 회로.
  5. 제 1 항에 있어서,
    상기 제 2 전원 스위치는 상기 모드 변경 신호, 상기 제 2 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 고전원 스위치; 및
    상기 모드 변경 신호, 상기 제 2 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 저전원 스위치를 포함하고,
    상기 고전원 스위치는 수신된 제 2 전방 스위칭 신호에 기초하여 상기 저전원 스위치로 입력되는 제 1 후방 스위칭 신호를 생성하고, 상기 저전원 스위치는 수신된 제 2 전방 스위칭 신호에 기초하여 상기 고전원 스위치로 입력되는 제 1 후방 스위칭 신호를 생성하는 전원 제어 회로.
  6. 제 5 항에 있어서,
    상기 고전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 2 전방 스위칭 신호 및 제 1 후방 스위칭 신호 중 하나를 출력하는 제 1 선택기; 및
    상기 제 1 선택기의 출력에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 제 1 드라이버를 포함하는 전원 제어 회로.
  7. 제 6 항에 있어서,
    상기 저전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 1 후방 스위칭 신호 및 상기 제 2 전방 스위칭 신호 중 하나를 출력하는 제 2 선택기; 및
    상기 제 2 선택기의 출력에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 제 2 드라이버를 포함하고,
    상기 제 1 선택기로 입력되는 제 1 후방 스위칭 신호는 상기 제 2 선택기의 출력에 기초하여 생성되고, 상기 제 2 선택기로 입력되는 제 1 후방 스위칭 신호는 상기 제 1 선택기의 출력에 기초하여 생성되는 전원 제어 회로.
  8. 제 1 하이 게이팅 신호 및 제 1 로우 게이팅 신호를 지연시켜 제 2 하이 게이팅 신호 및 제 2 로우 게이팅 신호를 생성하고, 제 1 하이 스위칭 신호 및 제 1 로우 스위칭 신호를 지연시켜 제 2 하이 스위칭 신호 및 제 2 로우 스위칭 신호를 생성하는 지연 체인
    상기 제 1 하이 게이팅 신호, 상기 제 1 로우 게이팅 신호, 상기 제 2 하이 스위칭 신호 및 상기 제 2 로우 스위칭 신호에 기초하여 전원 라인으로 제 1 전원전압 및 제 2 전원전압을 공급하는 제 1 전원 스위치; 및
    상기 제 2 하이 게이팅 신호, 상기 제 2 로우 게이팅 신호, 상기 제 1 하이 스위칭 신호 및 상기 제 1 로우 스위칭 신호에 기초하여 상기 전원 라인으로 상기 제 1 전원전압 및 상기 제 2 전원전압을 공급하고, 상기 제 2 하이 게이팅 신호에 기초하여 상기 제 1 하이 스위칭 신호를 생성하고, 상기 제 2 로우 게이팅 신호에 기초하여 상기 제 1 로우 스위칭 신호를 생성하는 제 2 전원 스위치를 포함하는 전원 제어 회로.
  9. 제 8 항에 있어서,
    상기 제 1 전원 스위치는 상기 제 1 하이 게이팅 신호 및 상기 제 2 로우 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 고전원 스위치; 및
    상기 제 1 로우 게이팅 신호 및 상기 제 2 하이 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 저전원 스위치를 포함하는 전원 제어 회로.
  10. 제 9 항에 있어서,
    상기 고전원 스위치는 상기 제 1 하이 게이팅 신호 및 상기 제 2 로우 스위칭 신호를 게이팅하는 제 1 로직 게이트; 및
    상기 제 1 로직 게이트의 출력에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 제 1 드라이버를 포함하는 전원 제어 회로.
  11. 제 10 항에 있어서,
    상기 저전원 스위치는 상기 제 1 로우 게이팅 신호 및 상기 제 2 하이 스위칭 신호를 게이팅하는 제 2 로직 게이트; 및
    상기 제 2 로직 게이트의 출력에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 제 2 드라이버를 포함하는 전원 제어 회로.
  12. 제 8 항에 있어서,
    상기 제 2 전원 스위치는 상기 제 2 하이 게이팅 신호 및 상기 제 1 로우 스위칭 신호에 기초하여 상기 제 1 하이 스위칭 신호를 생성하고, 상기 제 1 하이 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 고전원 스위치; 및
    상기 제 2 로우 게이팅 신호 및 상기 제 1 하이 스위칭 신호에 기초하여 상기 제 1 로우 스위칭 신호를 생성하고, 상기 제 1 로우 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 저전원 스위치를 포함하는 전원 제어 회로.
  13. 제 12 항에 있어서,
    상기 고전원 스위치는 상기 제 2 하이 게이팅 신호 및 상기 제 1 로우 스위칭 신호를 게이팅하여 상기 제 1 하이 스위칭 신호를 생성하는 제 1 로직 게이트; 및
    상기 제 1 하이 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 제 1 드라이버를 포함하는 전원 제어 회로.
  14. 제 13 항에 있어서,
    상기 저전원 스위치는 상기 제 2 로우 게이팅 신호 및 상기 제 1 하이 스위칭 신호를 게이팅하여 상기 제 1 로우 스위칭 신호를 생성하는 제 2 로직 게이트; 및
    상기 제 1 로우 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 제 2 드라이버를 포함하는 전원 제어 회로.
  15. 전원 라인을 통해 전원을 공급받아 동작하는 적어도 하나의 로직 회로; 및
    상기 전원 라인으로 제 1 전원전압 및 제 2 전원전압을 공급하는 제 1 내지 제 n 전원 스위치를 포함하고, n은 2 이상의 정수인 전원 제어 회로를 포함하고,
    상기 전원 제어 회로는 제 1 모드로 변경될 때 상기 제 1 내지 제 n 전원 스위치가 상기 전원 라인으로 상기 제 2 전원전압을 공급하는 것을 순차적으로 중단시킨 후 상기 제 n 내지 제 1 전원 스위치가 상기 전원 라인으로 상기 제 1 전원전압을 순차적으로 공급하도록 하고, 제 2 모드로 변경될 때 상기 제 1 내지 제 n 전원 스위치가 상기 전원 라인으로 상기 제 1 전원전압을 공급하는 것을 순차적으로 중단시킨 후 상기 제 n 내지 제 1 전원 스위치가 상기 전원 라인으로 상기 제 2 전원전압을 순차적으로 공급하도록 하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 전원 제어 회로는 제 1 내지 제 n 전원 스위치를 각각 제어하는 제 1 내지 제 n 전방 스위칭 신호 및 제 1 내지 제 n 후방 스위칭 신호를 생성하고,
    상기 제 1 및 제 2 모드 중 하나로부터 다른 하나로 변경될 때, 상기 제 1 내지 제 n 전방 스위칭 신호의 로직 레벨이 제 1 시간 간격으로 순차적으로 천이되고, 상기 제 1 내지 제 n 후방 스위칭 신호의 로직 레벨이 상기 제 1 시간 간격으로 순차적으로 천이되는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 전원 제어 회로는 상기 제 n 전방 스위칭 신호에 기초하여 상기 제 1 후방 스위칭 신호를 생성하고, 상기 제 n 전방 스위칭 신호의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 후방 스위칭 신호의 로직 레벨을 천이시키는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 제 2 시간은 상기 제 1 시간보다 짧은 반도체 장치.
  19. 제 16 항에 있어서,
    상기 전원 제어 회로는 상기 제 n 전방 스위칭 신호에 기초하여 상기 제 1 후방 스위칭 신호를 생성하고, 상기 제 n 전방 스위칭 신호의 로직 레벨이 천이됨과 실질적으로 동시에 상기 제 1 후방 스위칭 신호의 로직 레벨을 천이시키는 반도체 장치.
  20. 제 16 항에 있어서,
    상기 제 1 전원 스위치는 모드 변경 신호, 상기 제 1 전방 스위칭 신호 및 상기 제 n 후방 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 출력하는 고전원 스위치; 및
    상기 모드 변경 신호, 상기 제 1 전방 스위칭 신호 및 상기 제 n 후방 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 출력하는 저전원 스위치를 포함하는 반도체 장치.
  21. 제 20 항에 있어서,
    상기 고전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 1 전방 스위칭 신호 및 상기 제 n 후방 스위칭 신호 중 하나를 출력하는 제 1 선택기; 및
    상기 제 1 선택기의 출력에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 제 1 드라이버를 포함하는 반도체 장치.
  22. 제 21 항에 있어서,
    상기 저전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 n 후방 스위칭 신호 및 상기 제 1 전방 스위칭 신호 중 하나를 출력하는 제 2 선택기; 및
    상기 제 2 선택기의 출력에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 제 2 드라이버를 포함하는 반도체 장치.
  23. 제 16 항에 있어서,
    상기 제 n 전원 스위치는 모드 변경 신호, 상기 제 n 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 출력하는 고전원 스위치; 및
    상기 모드 변경 신호, 상기 제 n 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 출력하는 저전원 스위치를 포함하고,
    상기 제 1 후방 스위칭 신호는 상기 제 n 전방 스위칭 신호에 기초하여 생성되는 반도체 장치.
  24. 제 23 항에 있어서,
    상기 고전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 n 전방 스위칭 신호 및 상기 제 1 후방 스위칭 신호 중 하나를 출력하는 제 1 선택기; 및
    상기 제 1 선택기의 출력에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 제 1 드라이버를 포함하는 반도체 장치.
  25. 제 24 항에 있어서,
    상기 저전원 스위치는 상기 모드 변경 신호에 기초하여 상기 제 1 후방 스위칭 신호 및 상기 제 n 전방 스위칭 신호 중 하나를 출력하는 제 2 선택기; 및
    상기 제 2 선택기의 출력에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 제 2 드라이버를 포함하고,
    상기 제 2 선택기로 입력되는 상기 제 1 후방 스위칭 신호는 상기 제 1 선택기의 출력에 기초하여 생성되고, 상기 제 1 선택기로 입력되는 상기 제 1 후방 스위칭 신호는 상기 제 2 선택기의 출력에 기초하여 생성되는 반도체 장치.
  26. 제 16 항에 있어서,
    상기 전원 제어 회로는 상기 제 1 전방 스위칭 신호를 순차적으로 지연시켜 상기 제 2 내지 제 n 전방 스위칭 신호를 생성하고, 상기 제 1 후방 스위칭 신호를 순차적으로 지연시켜 상기 제 2 내지 제 n 후방 스위칭 신호를 생성하는 지연 체인을 더 포함하는 반도체 장치.
  27. 제 15 항에 있어서,
    상기 전원 제어 회로는 상기 반도체 장치의 스탠바이 모드 중에 상기 제 1 내지 제 n 전원 스위치가 상기 제 1 및 제 2 전원전압을 상기 전원 라인으로 공급하는 것을 중단시키고, 상기 반도체 장치의 액티브 모드에서 상기 제 1 내지 제 n 전원 스위치가 상기 제 1 및 제 2 전원전압 중 하나를 상기 전원 라인으로 순차적으로 공급하도록 하는 반도체 장치.
  28. 제 27 항에 있어서,
    상기 전원 제어 회로는 상기 제 1 내지 제 n 전원 스위치를 제어하는 제 1 내지 제 n 하이 게이팅 신호, 제 1 내지 제 n 로우 게이팅 신호, 제 1 내지 제 n 하이 스위칭 신호 및 제 1 내지 제 n 로우 스위칭 신호를 생성하고,
    상기 제 1 내지 제 n 하이 게이팅 신호의 로직 레벨은 제 1 시간 간격으로 순차적으로 천이되고, 상기 제 1 내지 제 n 로우 게이팅 신호의 로직 레벨은 상기 제 1 시간 간격으로 순차적으로 천이되며,
    상기 제 1 내지 제 n 하이 스위칭 신호의 로직 레벨은 상기 제 1 시간 간격으로 순차적으로 천이되고, 상기 제 1 내지 제 n 로우 스위칭 신호의 로직 레벨은 상기 제 1 시간 간격으로 순차적으로 천이되는 반도체 장치.
  29. 제 28 항에 있어서,
    상기 전원 제어 회로는 상기 제 n 하이 게이팅 신호의 로직 레벨이 천이되고 제 2 시간 후에 상기 제 1 하이 스위칭 신호를 생성하고, 상기 제 n 로우 게이팅 신호의 로직 레벨이 천이되고 상기 제 2 시간 후에 상기 제 1 로우 스위칭 신호를 생성하는 반도체 장치.
  30. 제 29 항에 있어서,
    상기 제 2 시간은 상기 제 1 시간보다 짧은 반도체 장치.
  31. 제 28 항에 있어서,
    상기 전원 제어 회로는 상기 제 n 하이 게이팅 신호의 로직 레벨이 천이됨과 실질적으로 동시에 상기 제 1 로우 스위칭 신호의 로직 레벨을 천이시키거나 상기 제 n 로우 게이팅 신호의 로직 레벨이 천이됨과 실질적으로 동시에 상기 제 1 하이 스위칭 신호의 로직 레벨을 천이시키는 반도체 장치.
  32. 제 28 항에 있어서,
    상기 제 1 전원 스위치는 상기 제 1 하이 게이팅 신호 및 상기 제 n 로우 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 고전원 스위치; 및
    상기 제 1 로우 게이팅 신호 및 상기 제 n 하이 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 저전원 스위치를 포함하는 반도체 장치.
  33. 제 28 항에 있어서,
    상기 제 n 전원 스위치는 상기 제 n 하이 게이팅 신호 및 상기 제 1 로우 스위칭 신호에 기초하여 상기 제 1 하이 스위칭 신호를 생성하고, 상기 제 1 하이 스위칭 신호에 기초하여 상기 제 1 전원전압을 상기 전원 라인으로 공급하는 고전원 스위치; 및
    상기 제 n 로우 게이팅 신호 및 상기 제 1 하이 스위칭 신호에 기초하여 상기 제 1 로우 스위칭 신호를 생성하고, 상기 제 1 로우 스위칭 신호에 기초하여 상기 제 2 전원전압을 상기 전원 라인으로 공급하는 저전원 스위치를 포함하는 반도체 장치.
  34. 제 28 항에 있어서,
    상기 전원 제어 회로는 상기 제 1 하이 게이팅 신호를 순차적으로 지연시켜 상기 제 2 내지 제 n 하이 게이팅 신호를 생성하고, 상기 제 1 로우 게이팅 신호를 순차적으로 지연시켜 상기 제 2 내지 제 n 로우 게이팅 신호를 생성하며,
    상기 제 1 하이 스위칭 신호를 순차적으로 지연시켜 상기 제 2 내지 제 n 하이 스위칭 신호를 생성하고, 상기 제 1 로우 스위칭 신호를 순차적으로 지연시켜 상기 제 1 내지 제 n 로우 스위칭 신호를 생성하는 지연 체인을 더 포함하는 반도체 장치.
KR1020180150790A 2018-11-29 2018-11-29 전원 제어 회로 및 이를 이용하는 반도체 장치 KR102577748B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180150790A KR102577748B1 (ko) 2018-11-29 2018-11-29 전원 제어 회로 및 이를 이용하는 반도체 장치
US16/572,080 US10990147B2 (en) 2018-11-29 2019-09-16 Power control circuit and semiconductor apparatus including the power control circuit
CN201910968278.0A CN111243634B (zh) 2018-11-29 2019-10-12 电力控制电路和包括该电力控制电路的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180150790A KR102577748B1 (ko) 2018-11-29 2018-11-29 전원 제어 회로 및 이를 이용하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200064563A true KR20200064563A (ko) 2020-06-08
KR102577748B1 KR102577748B1 (ko) 2023-09-14

Family

ID=70849439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180150790A KR102577748B1 (ko) 2018-11-29 2018-11-29 전원 제어 회로 및 이를 이용하는 반도체 장치

Country Status (3)

Country Link
US (1) US10990147B2 (ko)
KR (1) KR102577748B1 (ko)
CN (1) CN111243634B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941269B2 (en) 2022-03-22 2024-03-26 Western Digital Technologies, Inc. Data storage device with enhanced power mode management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582380B1 (ko) * 1999-06-30 2006-05-23 주식회사 하이닉스반도체 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
KR100806127B1 (ko) * 2006-09-06 2008-02-22 삼성전자주식회사 피크 커런트를 감소시키는 파워 게이팅 회로 및 파워게이팅 방법
KR101004670B1 (ko) * 2008-12-01 2011-01-04 한국전자통신연구원 파워 게이팅 회로 및 이를 포함하는 반도체 장치
KR20120090513A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 파워 게이팅 반도체 회로 및 이를 포함하는 반도체 장치

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053718B2 (ja) * 2000-09-07 2008-02-27 富士通株式会社 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法
JP2003132683A (ja) * 2001-10-23 2003-05-09 Hitachi Ltd 半導体装置
US7061292B2 (en) * 2001-11-09 2006-06-13 The Regents Of The University Of Colorado Adaptive voltage regulator for powered digital devices
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
KR100610020B1 (ko) * 2005-01-13 2006-08-08 삼성전자주식회사 반도체 메모리 장치에서의 셀 파워 스위칭 회로와 그에따른 셀 파워 전압 인가방법
US7471130B2 (en) * 2005-05-19 2008-12-30 Micron Technology, Inc. Graduated delay line for increased clock skew correction circuit operating range
TWI347734B (en) * 2006-06-23 2011-08-21 Chao Cheng Lu High efficiency power supply system
US8183713B2 (en) * 2007-12-21 2012-05-22 Qualcomm Incorporated System and method of providing power using switching circuits
JP2009210448A (ja) * 2008-03-05 2009-09-17 Toshiba Corp 半導体装置
US7839170B1 (en) * 2009-03-13 2010-11-23 Nvidia Corporation Low power single rail input voltage level shifter
JP5209083B2 (ja) * 2011-05-12 2013-06-12 ウィンボンド エレクトロニクス コーポレーション 半導体装置
KR20130030096A (ko) * 2011-09-16 2013-03-26 삼성전자주식회사 전력 제어 회로, 이를 포함하는 반도체 장치 및 상기 전력 제어 회로의 동작방법
KR101869752B1 (ko) * 2011-11-29 2018-06-22 에스케이하이닉스 주식회사 반도체 장치
CN202652065U (zh) * 2012-04-16 2013-01-02 成都慧拓自动控制技术有限公司 高压与低压电源延时供电电路
US8710913B2 (en) * 2012-05-03 2014-04-29 Intel Mobile Communications GmbH Circuit arrangement and method for operating a circuit arrangement
US9065440B2 (en) 2013-01-30 2015-06-23 Altera Corporation Bypassable clocked storage circuitry for dynamic voltage-frequency scaling
US9698685B2 (en) 2013-03-14 2017-07-04 University Of Virginia Patent Foundation Methods and apparatus for a single inductor multiple output (SIMO) DC-DC converter circuit
EP3014770B1 (en) * 2013-06-28 2020-01-01 Intel Corporation Pulse width modular for voltage regulator
KR102138936B1 (ko) * 2013-11-11 2020-07-28 삼성전자주식회사 전력 공급 장치 및 그것을 이용한 전력 공급 방법
KR102180001B1 (ko) * 2014-07-14 2020-11-17 에스케이하이닉스 주식회사 반도체 장치
US9772375B2 (en) * 2014-08-01 2017-09-26 Oracle International Corporation High sensitivity digital voltage droop monitor for integrated circuits
WO2016024527A1 (ja) * 2014-08-12 2016-02-18 国立研究開発法人科学技術振興機構 記憶回路
US9490808B2 (en) * 2014-12-01 2016-11-08 Mediatek Inc. Sensing circuit
JP6612350B2 (ja) * 2014-12-23 2019-11-27 インテル コーポレイション 選択可能な充電電圧を供給する装置及び方法
US10177747B2 (en) * 2015-11-20 2019-01-08 Texas Instruments Incorporated High resolution capture
KR102094684B1 (ko) * 2016-04-01 2020-03-30 에스케이하이닉스 주식회사 다위상 클록 신호 보정 장치
US9912028B2 (en) * 2016-04-18 2018-03-06 Eagantu Ltd. Wide band radio frequency circulator
US10153758B2 (en) * 2016-04-20 2018-12-11 SK Hynix Inc. Efficient digital duty cycle adjusters
US10044342B2 (en) * 2016-06-09 2018-08-07 Qualcomm Incorporated Delay line for one shot pre-emphasis
KR102534821B1 (ko) * 2016-10-31 2023-05-22 에스케이하이닉스 주식회사 전원 제어장치 및 이를 포함하는 반도체 메모리 장치
US11404094B2 (en) * 2018-09-27 2022-08-02 Intel Corporation Transmitter circuitry with N-type pull-up transistor and low output voltage swing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582380B1 (ko) * 1999-06-30 2006-05-23 주식회사 하이닉스반도체 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
KR100806127B1 (ko) * 2006-09-06 2008-02-22 삼성전자주식회사 피크 커런트를 감소시키는 파워 게이팅 회로 및 파워게이팅 방법
KR101004670B1 (ko) * 2008-12-01 2011-01-04 한국전자통신연구원 파워 게이팅 회로 및 이를 포함하는 반도체 장치
KR20120090513A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 파워 게이팅 반도체 회로 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
CN111243634A (zh) 2020-06-05
US20200177070A1 (en) 2020-06-04
US10990147B2 (en) 2021-04-27
KR102577748B1 (ko) 2023-09-14
CN111243634B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US7622955B2 (en) Power savings with a level-shifting boundary isolation flip-flop (LSIFF) and a clock controlled data retention scheme
US8593013B2 (en) Switching control method capable of continuously providing power and related apparatus and power supply system
US7180353B2 (en) Apparatus and method for low power clock distribution
KR102124883B1 (ko) 디지털 전력 멀티플렉서
JP5704600B2 (ja) 半導体集積回路
CN110136628B (zh) 防黑屏电路及方法、驱动电路、显示装置
KR102577748B1 (ko) 전원 제어 회로 및 이를 이용하는 반도체 장치
US8836370B2 (en) Semiconductor apparatus
US7525371B2 (en) Multi-threshold CMOS system and methods for controlling respective blocks
US5587675A (en) Multiclock controller
US7986166B1 (en) Clock buffer circuit
KR100616683B1 (ko) 파워다운 및 웨이크업 회로
US20090108897A1 (en) Semiconductor device and timing control method for the same
US11120767B2 (en) Source driving circuit and method for driving the same, and display apparatus
US8248129B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US20150188518A1 (en) Semicondutor apparatus for controlling back bias
US20100289339A1 (en) Electronic device with power tester
US10666242B1 (en) Circuits and methods for reducing asymmetric aging effects of devices
JP2006222952A (ja) マルチ−しきいｃｍｏｓシステム及び複数個のブロックを制御する方法
KR20040058534A (ko) 관통전류 제거를 위한 출력포트 회로
KR101025699B1 (ko) 레벨 변환 플립플롭
KR20110109804A (ko) 클럭제어회로를 포함하는 반도체 메모리 장치 및 구동 방법
KR100863010B1 (ko) 반도체 집적 회로
JP2009124470A (ja) 電子回路装置
JP2005108367A (ja) シフトレジスタ回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right