CN111243634A - 电力控制电路和包括该电力控制电路的半导体装置 - Google Patents

Abstract

本发明公开了一种电力控制电路和包括该电力控制电路的半导体装置。半导体装置可以包括逻辑电路和电力控制电路。该逻辑电路通过经由电力线被供电而进行操作。该电力控制电路包括多个电力开关，并且向电力线供应第一电源电压和第二电源电压。当半导体装置的模式改变时，电力控制电路使多个电力开关顺序地停止向电力线供应第一电源电压和第二电源电压中的一个，并且然后使多个电力开关顺序地向电力线供应第一电源电压和第二电源电压中的另一个。

Description

电力控制电路和包括该电力控制电路的半导体装置

相关申请的交叉引用

本申请要求于2018年11月29日向韩国知识产权局提交的申请号为10-2018-0150790的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各个实施例总体而言涉及集成电路技术，并且更具体地涉及电力控制电路以及包括该电力控制电路的半导体装置。

背景技术

电子装置可以包括大量电子组件。在电子装置之中，计算机系统可以包括许多由半导体构成的电子组件。配置计算机系统的半导体装置可以通过被施加电源电压来进行操作。可以从诸如电力管理集成电路的外部电源施加电源电压。半导体装置可以在各种操作模式中操作，并且通常可以在激活模式和待机模式中操作。激活模式可以是半导体装置实际上执行它们可以执行的功能的操作模式，而待机模式可以是半导体装置消耗最小电力的休眠模式。

半导体装置可以使用电力门控电路以最小化在待机模式中的功耗。在半导体装置的激活模式中，电力门控电路可以向配置每个半导体装置的各种逻辑电路施加电源电压，从而允许半导体装置执行各种操作。在半导体装置的待机模式中，电力门控电路可以阻止向所述逻辑电路供应电源电压，从而降低半导体装置的功耗。依据半导体装置或应用了该半导体装置的产品的操作频率，半导体装置可以选择性地使用高电源电压和低电源电压中的至少一个。以这种方式依据半导体装置的操作频率来选择性地使用两个电源电压或更多个电源电压之中的适当的电源电压通常被称为动态电压和频率缩放(DVFS)。

发明内容

在一个实施例中，一种电力控制电路可以包括延迟器链、第一电力开关和第二电力开关。延迟器链可以被配置为：通过延迟第一前向开关信号来产生第二前向开关信号，并且通过延迟第一后向开关信号来产生第二后向开关信号。所述第一电力开关可以被配置为基于模式改变信号、第一前向开关信号和第二后向开关信号来将第一电源电压和第二电源电压中的一个供应给电力线。所述第二电力开关可以被配置为基于第二前向开关信号来产生第一后向开关信号，并且基于模式改变信号、第二前向开关信号和第一后向开关信号来将第一电源电压和第二电源电压中的一个供应给电力线。

在一个实施例中，一种电力控制电路可以包括延迟器链、第一电力开关和第二电力开关。延迟器链可以被配置为通过延迟第一高门控信号和第一低门控信号来产生第二高门控信号和第二低门控信号，并通过延迟第一高开关信号和第一低开关信号来产生第二高开关信号和第二低开关信号。第一电力开关被配置为基于第一高门控信号、第一低门控信号、第二高开关信号和第二低开关信号向电力线供应第一电源电压和第二电源电压。第二电力开关可以被配置为：基于第二高门控信号、第二低门控信号、第一高开关信号和第一低开关信号来将第一电源电压和第二电源电压供应给电力线，基于第二高门控信号来产生第一高开关信号，以及基于第二低门控信号来产生第一低开关信号。

在一个实施例中，一种半导体装置可以包括电力控制电路和至少一个逻辑电路。所述至少一个逻辑电路可以被配置为通过经由电力线被供电而进行操作。所述电力控制电路可以包括第一电力开关至第n电力开关，所述第一电力开关至第n电力开关向电力线供应第一电源电压和第二电源电压，n是等于或大于2的整数。当改变为第一模式时，电力控制电路使第一电力开关至第n电力开关顺序地停止向电力线供应第二电源电压，然后使第n电力开关至第一电力开关顺序地向电力线供应第一电源电压，并且当改变为第二模式时，电力控制电路使第一电力开关至第n电力开关顺序地停止向电力线供应第一电源电压，然后使第n电力开关至第一电力开关顺序地向电力线供应第二电源电压。

附图说明

图1是示出根据一个实施例的半导体装置的配置的示图。

图2是示出根据一个实施例的正常的电力开关的配置的示图。

图3是示出根据一个实施例的转向点电力开关的配置的示图。

图4是示出图1中所示的延迟器链的配置的示图。

图5是帮助说明根据一个实施例的半导体装置的操作的时序图。

图6是示出根据一个实施例的半导体装置的配置的示图。

图7是示出根据一个实施例的正常的电力开关的配置的示图。

图8是示出根据一个实施例的转向点电力开关的配置的示图。

图9是示出图6中所示的延迟器链的配置的示图。

图10是帮助说明根据一个实施例的半导体装置的操作的时序图。

具体实施方式

在下文中，以下将通过各种实施例、参考附图来描述电力控制电路和包括该电力控制电路的半导体装置。

如本文中关于信号所使用的高电平和低电平指的是信号的逻辑电平。信号具有低电平与其具有高电平时不同。例如，高电平可以对应于具有第一电压的信号，而低电平可以对应于具有第二电压的信号。对于一些实施例，第一电压大于第二电压。此外，信号的逻辑电平可以与所描述的逻辑电平不同或相反。例如，被描述为具有逻辑“高”电平的信号可以替选地具有逻辑“低”电平，并且被描述为具有逻辑“低”电平的信号可以替选地具有逻辑“高”电平。

图1是示出根据一个实施例的半导体装置100的配置的示图。半导体装置100可以通过被供应第一电源电压VDDH和第二电源电压VDDL来进行操作。第一电源电压VDDH可以具有高于第二电源电压VDDL的电平，并且第二电源电压VDDL可以具有高于接地电压的电平。依据半导体装置100的操作速度和/或操作模式，半导体装置100可以通过被供应第一电源电压VDDH和第二电源电压VDDL中的一个来进行操作。例如，在第一模式中，半导体装置100可以通过被供应第一电源电压VDDH来进行操作。并且在第二模式中，半导体装置100可以通过被供应第二电源电压VDDL来进行操作。可以基于半导体装置100的操作速度来确定第一模式和第二模式，并且可以依据半导体装置100的操作速度来将任一种模式改变为另一种模式。例如，第一模式可以意指半导体装置100与高频时钟信号同步地以相对高的速度进行操作的模式。第二模式可以意指半导体装置100与低频时钟信号同步地以相对低的速度进行操作的模式。半导体装置100可以执行动态电压和频率缩放(DVFS)，其是依据半导体装置100的操作速度来选择和使用第一电源电压VDDH和第二电源电压VDDL中的一个。半导体装置100可以通过被供应具有较高电平的第一电源电压VDDH而在第一模式中以相对高的速度进行操作。半导体装置100可以通过被供应具有较低电平的第二电源电压VDDL而在第二模式中以相对低的速度进行操作。

半导体装置100可以包括第一电源电压线101、第二电源电压线102、电力线VPL和多个逻辑电路111。第一电源电压线101可以是电力网(power mesh)，并且可以是第一电源电压VDDH供应至其的线路和/或端子。第二电源电压线102可以是电力网，并且可以是第二电源电压VDDL供应至其的线路和/或端子。电力线VPL可以是虚拟电力网和/或线路。电力线VPL可以直接与逻辑电路111耦接。电力线VPL可以与第一电源电压线101和第二电源电压线102中的一个耦接，从而可以向多个逻辑电路111供应第一电源电压VDDH和第二电源电压VDDL中的一个。作为半导体装置100中的电路的多个逻辑电路111可以包括执行任何功能的电路。多个逻辑电路111可以是执行彼此不同的功能和操作的电路。多个逻辑电路111中的一些可以彼此执行相同的功能。

半导体装置100可以包括电力控制电路120。电力控制电路120可以耦接在第一电源电压线101和第二电源电压线102与电力线VPL之间。依据半导体装置100的操作速度和/或操作模式，电力控制电路120可以将第一电源电压线101和第二电源电压线102中的一个与电力线VPL耦接，从而向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。例如，在第一模式中，电力控制电路120可以将第一电源电压线101和电力线VPL耦接，从而向电力线VPL供应第一电源电压VDDH。在第二模式中，电力控制电路120可以将第二电源电压线102和电力线VPL耦接，从而向电力线VPL供应第二电源电压VDDL。

在图1中，电力控制电路120可以包括多个电力开关。图1示出了电力控制电路120包括n个电力开关。n可以是等于或大于2的整数。第一电力开关131至第n电力开关13n每个可以向电力线VPL供应第一电源电压VDDH，或者每个可以向电力线VPL供应第二电源电压VDDL。第一电力开关131至第n电力开关13n每个可以在第一模式中向电力线VPL供应第一电源电压VDDH，或者每个可以在第二模式中向电力线VPL供应第二电源电压VDDL。当模式改变时，电力控制电路120可以顺序地控制第一电力开关131至第n电力开关13n。当第一模式被改变为第二模式时，电力控制电路120可以顺序地停止第一电力开关131至第n电力开关13n向电力线VPL供应第一电源电压VDDH，然后可以使第n电力开关13n至第一电力开关131顺序地向电力线VPL供应第二电源电压VDDL。当第二模式被改变为第一模式时，电力控制电路120可以顺序地停止第一电力开关131至第n电力开关13n向电力线VPL供应第二电源电压VDDL，然后可以使第n电力开关13n至第一电力开关131顺序地向电力线VPL供应第一电源电压VDDH。

电力控制电路120可以包括至少一个正常的电力开关和至少一个转向点(turningpoint)电力开关。第一电力开关131和第二电力开关132可以分别是正常的电力开关。第n电力开关13n可以是转向点电力开关。当模式改变时，第一电力开关131和第二电力开关132可以停止供应第一电源电压VDDH和第二电源电压VDDL中的一个，并且在经过了预定时间之后可以被切换为向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的另一个。当模式改变时，第n电力开关13n可以停止供应第一电源电压VDDH和第二电源电压VDDL中的一个，并且可以被切换为供应第一电源电压VDDH和第二电源电压VDDL中的另一个。如本文中关于参数所使用的词“预定的”(诸如预定的时间)意指在参数被用在过程或算法中之前确定该参数的值。对于一些实施例，在过程或算法开始之前确定该参数的值。在其他实施例中，在过程或算法期间但在参数被用在该过程或算法中之前确定参数的值。

当第一模式被改变为第二模式时，第一电力开关131和第二电力开关132可以顺序地停止向电力线VPL供应第一电源电压VDDH。第n电力开关13n可以停止向电力线VPL供应第一电源电压VDDH，并且可以向电力线VPL供应第二电源电压VDDL。第n电力开关13n可以在与它停止向电力线VPL供应第一电源电压VDDH时基本上相同的时间向电力线VPL供应第二电源电压VDDL、和/或在距它停止向电力线VPL供应第一电源电压VDDH时的基本上短的时间间隔向电力线VPL供应第二电源电压VDDL。此后，第二电力开关132和第一电力开关131可以顺序地向电力线VPL供应第二电源电压VDDL。所述基本上短的时间间隔可以比从第一电力开关131停止向电力线VPL供应第一电源电压VDDH之后到第二电力开关132停止向电力线VPL供应第一电源电压VDDH时的时间短。而且，所述基本上短的时间间隔可以比从第二电力开关132向电力线VPL供应第二电源电压VDDL之后到第一电力开关131向电力线VPL供应第二电源电压VDDL时的时间短。

当第二模式被改变为第一模式时，第一电力开关131和第二电力开关132可以顺序地停止向电力线VPL供应第二电源电压VDDL。第n电力开关13n可以停止向电力线VPL供应第二电源电压VDDL，并且可以向电力线VPL供应第一电源电压VDDH。第n电力开关13n可以在与它停止向电力线VPL供应第二电源电压VDDL时基本上相同的时间向电力线VPL供应第一电源电压VDDH、和/或在距它停止向电力线VPL供应第二电源电压VDDL时的基本上短的时间间隔向电力线VPL供应第一电源电压VDDH。此后，第二电力开关132和第一电力开关131可以顺序地向电力线VPL供应第一电源电压VDDH。通过电力控制电路120的上述操作，当模式改变时，半导体装置100可以分散多个电力开关的开关定时，并且可以减少半导体装置100所消耗的电力以及峰值电流的产生。此外，当模式改变时，由于操作为转向点电力开关的第n电力开关13n可以在与它停止供应一个电源电压时基本上相同的时间来供应另一个电源电压、和/或在距它停止供应一个电源电压时的基本上短的时间间隔来供应另一个电源电压，所以能够防止电力线VPL浮置。

在图1中，电力控制电路120还可以包括命令电路140和延迟器链150。命令电路140可以接收命令信号CMD。在一个实施例中，可以从控制半导体装置100的外部装置接收命令信号CMD以改变模式。在一个实施例中，可以在半导体装置100中产生命令信号CMD以改变模式。命令电路140可以基于命令信号CMD来产生模式改变信号DVFSC和第一前向开关信号ENH1。模式改变信号DVFSC可以是用于将半导体装置100的模式从第一模式改变为第二模式、或者从第二模式改变为第一模式的信号。例如，模式改变信号DVFSC可以在第一模式中具有逻辑低电平，以及可以在第二模式中具有逻辑高电平。第一前向开关信号ENH1可以是用于控制第一电力开关131的信号。第一前向开关信号ENH1可以是用于停止第一电力开关131向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个的信号。例如，当第一模式被改变为第二模式时，命令电路140可以使第一前向开关信号ENH1具有逻辑低电平。当第二模式被改变为第一模式时，命令电路140可以使第一前向开关信号ENH1具有逻辑高电平。

延迟器链150可以接收第一前向开关信号ENH1。延迟器链150可以通过顺序地延迟第一前向开关信号ENH1来产生多个前向开关信号。例如，延迟器链150可以通过将第一前向开关信号ENH1延迟第一时间来产生第二前向开关信号ENH2。第二前向开关信号ENH2可以是用于停止第二电力开关132向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个的信号。延迟器链150可以通过将第一前向开关信号ENH1延迟第一时间n-1次来产生第n前向开关信号ENHn。第n前向开关信号ENHn可以是用于停止第n电力开关13n向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个的信号。

延迟器链150可以接收第一后向开关信号ENHB1。可以从第n电力开关13n产生第一后向开关信号ENHB1。第n电力开关13n可以从第n前向开关信号ENHn产生第一后向开关信号ENHB1。第一后向开关信号ENHB1可以是用于使第n电力开关13n向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个的信号。在一个实施例中，第n电力开关13n可以在第n前向开关信号ENHn的逻辑电平转变之后的第二时间产生第一后向开关信号ENHB1。第二时间的持续时间可以比第一时间的持续时间短。延迟器链150可以通过顺序地延迟第一后向开关信号ENHB1来产生多个后向开关信号。延迟器链150可以通过将第一后向开关信号ENHB1顺序地延迟第一时间的持续时间来产生第(n-1)后向开关信号ENHBn-1和第n后向开关信号ENHBn。延迟器链150可以通过将第一后向开关信号ENHB1延迟第一时间的持续时间的(n-2)倍来产生第(n-1)后向开关信号ENHBn-1，并且可以通过将第一后向开关信号ENHB1延迟第一时间的持续时间的(n-1)倍来产生第n后向开关信号ENHBn。第(n-1)后向开关信号ENHBn-1可以是用于使第二电力开关132向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个的信号。第n后向开关信号ENHBn可以是用于使第一电力开关131向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个的信号。

第一电力开关131可以接收模式改变信号DVFSC、第一前向开关信号ENH1和第n后向开关信号ENHBn。第一电力开关131可以基于模式改变信号DVFSC、第一前向开关信号ENH1和第n后向开关信号ENHBn向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。当模式改变时，第一电力开关131可以基于第一前向开关信号ENH1来停止向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个，并且可以基于第n后向开关信号ENHBn向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的另一个。第二电力开关132可以接收模式改变信号DVFSC、第二前向开关信号ENH2和第(n-1)后向开关信号ENHBn-1。第二电力开关132可以基于模式改变信号DVFSC、第二前向开关信号ENH2和第(n-1)后向开关信号ENHBn-1向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。当模式改变时，第二电力开关132可以基于第二前向开关信号ENH2来停止向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个，并且可以基于第(n-1)后向开关信号ENHBn-1向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的另一个。

第n电力开关13n可以接收模式改变信号DVFSC和第n前向开关信号ENHn。第n电力开关13n可以基于第n前向开关信号ENHn来产生第一后向开关信号ENHB1。第n电力开关13n可以基于模式改变信号DVFSC、第n前向开关信号ENHn和第一后向开关信号ENHB1向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。当模式改变时，第n电力开关13n可以基于第n前向开关信号ENHn来停止向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个，并且可以产生第一后向开关信号ENHB1。第n电力开关13n可以基于第一后向开关信号ENHB1向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的另一个。

图2是示出根据一个实施例的正常的电力开关200的配置的示图。该正常的电力开关200可以被应用为图1中所示的第一电力开关131和第二电力开关132中的每一个。图2示出了该正常的电力开关200被应用为图1中所示的第一电力开关131。该正常的电力开关200可以包括高电力开关210和低电力开关220。高电力开关210可以基于模式改变信号DVFSC、第一前向开关信号ENH1和第n后向开关信号ENHBn向电力线VPL供应第一电源电压VDDH。取决于模式改变信号DVFSC，基于第一前向开关信号ENH1和第n后向开关信号ENHBn中的一个，高电力开关210可以向电源线VPL供应第一电源电压VDDH，或者停止向电源线VPL供应第一电源电压VDDH。低电力开关220可以基于模式改变信号DVFSC、第一前向开关信号ENH1和第n后向开关信号ENHBn向电源线VPL供应第二电源电压VDDL。取决于模式改变信号DVFSC，基于第一前向开关信号ENH1和第n后向开关信号ENHBn中的一个，低电力开关220可以向电源线VPL供应第二电源电压VDDL，或者停止向电源线VPL供应第二电源电压VDDL。

高电力开关210可以包括第一选择器211和第一驱动器212。第一选择器211可以接收模式改变信号DVFSC、第一前向开关信号ENH1和第n后向开关信号ENHBn。第一选择器211可以基于模式改变信号DVFSC来输出第一前向开关信号ENH1和第n后向开关信号ENHBn中的一个。例如，当模式改变信号DVFSC处于逻辑高电平时，第一选择器211可以输出第一前向开关信号ENH1，并且当模式改变信号DVFSC处于逻辑低电平时，第一选择器211可以输出第n后向开关信号ENHBn。第一驱动器212可以与第一选择器211耦接，从而接收第一选择器211的输出。第一驱动器212可以基于第一选择器211的输出而向电力线VPL供应第一电源电压VDDH。例如，第一驱动器212可以基于第一选择器211的输出的反相信号而向电力线VPL供应第一电源电压VDDH。高电力开关210还可以包括反相器213，其将第一选择器211的输出反相。

低电力开关220可以包括第二选择器221和第二驱动器222。第二选择器221可以接收模式改变信号DVFSC、第一前向开关信号ENH1和第n后向开关信号ENHBn。第二选择器221可以基于模式改变信号DVFSC来输出第一前向开关信号ENH1和第n后向开关信号ENHBn中的一个。例如，第二选择器221可以在模式改变信号DVFSC处于逻辑高电平时输出第n后向开关信号ENHBn，并且可以在模式改变信号DVFSC处于逻辑低电平时输出第一前向开关信号ENH1。第二驱动器222可以与第二选择器221耦接，从而接收第二选择器221的输出。第二驱动器222可以基于第二选择器221的输出而向电力线VPL供应第二电源电压VDDL。

第一驱动器212可以包括第一晶体管T21。第一晶体管T21可以是P沟道MOS晶体管。第一晶体管T21可以具有：接收反相器213的输出的栅极、接收第一电源电压VDDH的源极、以及与电力线VPL耦接的漏极。第二驱动器222可以包括第二晶体管T22。第二晶体管T22可以是P沟道MOS晶体管。第二晶体管T22可以具有：接收第二选择器221的输出的栅极、接收第二电源电压VDDL的源极、以及与电力线VPL耦接的漏极。

图3是示出根据一个实施例的转向点电力开关300的配置的示图。转向点电力开关300可以被应用为图1中所示的第n电力开关13n。图3示出了转向点电力开关300被应用为第n电力开关13n。转向点电力开关300可以包括高电力开关310和低电力开关320。高电力开关310可以基于模式改变信号DVFSC、第n前向开关信号ENHn和第一后向开关信号ENHB1而向电力线VPL供应第一个电源电压VDDH。取决于模式改变信号DVFSC，基于第n前向开关信号ENHn和第一后向开关信号ENHB1中的一个，高电力开关310可以向电力线VPL供应第一电源电压VDDH，或者停止向电力线VPL供应第一电源电压VDDH。低电力开关320可以基于模式改变信号DVFSC、第n前向开关信号ENHn和第一后向开关信号ENHB1向电力线VPL供应第二电源电压VDDL。取决于模式改变信号DVFSC，基于第n前向开关信号ENHn和第一后向开关信号ENHB1中的一个，低电力开关320可以向电力线VPL供应第二电源电压VDDL，或者停止向电力线VPL供应第二电源电压VDDL。高电力开关310和低电力开关320可以基于第n前向开关信号ENHn来产生第一后向开关信号ENHB1。高电力开关310可以从接收到的第n前向开关信号ENHn来产生要输入至低电力开关320的第一后向开关信号ENHB1。低电力开关320可以从接收到的第n前向开关信号ENHn来产生要输入至高电力开关310的第一后向开关信号ENHB1。

高电力开关310可以包括第一选择器311和第一驱动器312。第一选择器311可以接收模式改变信号DVFSC、第n前向开关信号ENHn和第一后向开关信号ENHB1。第一选择器311可以基于模式改变信号DVFSC来输出第n前向开关信号ENHn和第一后向开关信号ENHB1中的一个。例如，当模式改变信号DVFSC处于逻辑高电平时，第一选择器311可以输出第n前向开关信号ENHn。当模式改变信号DVFSC处于逻辑低电平时，第一选择器311可以输出第一后向开关信号ENHB1。第一驱动器312可以与第一选择器311耦接，从而接收第一选择器311的输出。第一驱动器312可以基于第一选择器311的输出而向电力线VPL供应第一电源电压VDDH。例如，第一驱动器312可以基于第一选择器311的输出的反相信号而向电力线VPL供应第一电源电压VDDH。高电力开关310还可以包括第一反相器313，其将第一选择器311的输出反相。

低电力开关320可以包括第二选择器321和第二驱动器322。第二选择器321可以接收模式改变信号DVFSC、第n前向开关信号ENHn和第一后向开关信号ENHB1。第二选择器321可以基于模式改变信号DVFSC来输出第n前向开关信号ENHn和第一后向开关信号ENHB1中的一个。例如，当模式改变信号DVFSC处于逻辑高电平时，第二选择器321可以输出第一后向开关信号ENHB1，并且当模式改变信号DVFSC处于逻辑低电平时，第二选择器321可以输出第n前向开关信号ENHn。第二驱动器322可以与第二选择器321耦接，从而接收第二选择器321的输出。第二驱动器322可以基于第二选择器321的输出而向电力线VPL供应第二电源电压VDDL。

可以基于第一选择器311和第二选择器321的输出来产生第一后向开关信号ENHB1。例如，可以基于从第一选择器311输出的第n前向开关信号ENHn来产生要输入至第二选择器321的第一后向开关信号ENHB1，以及可以基于从第二选择器321输出的第n前向开关信号ENHn来产生要输入至第一选择器311的第一后向开关信号ENHB1。例如，当模式改变信号DVFSC处于逻辑高电平时，第一选择器311可以输出第n前向开关信号ENHn，并且从该第n前向开关信号ENHn可以产生第一后向开关信号ENHB1。所产生的第一后向开关信号ENHB1可以被输入至第二选择器321。高电力开关310还可以包括第二反相器314，其将第一反相器313的输出反相并且产生要被输入至第二选择器321的第一后向开关信号ENHB1。当模式改变信号DVFSC处于逻辑低电平时，第二选择器321可以输出第n前向开关信号ENHn，并且从该第n前向开关信号ENHn可以产生第一后向开关信号ENHB1。所产生的第一后向开关信号ENHB1可以被输入至第一选择器311。转向点电力开关300可以基于从第一选择器311和第二选择器321中的一个输出的第n前向开关信号ENHn来产生第一后向开关信号ENHB1。因此，能够在与第n前向开关信号ENHn的逻辑电平转变时基本上相同的时间来转变第一后向开关信号ENHB1的逻辑电平、和/或在距第n前向开关信号ENHn的逻辑电平转变时的基本上短的时间间隔来转变第一后向开关信号ENHB1的逻辑电平。

第一驱动器312可以包括第一晶体管T31。第一晶体管T31可以是P沟道MOS晶体管。第一晶体管T31可以具有：接收第一反相器313的输出的栅极、接收第一电源电压VDDH的源极、以及与电力线VPL耦接的漏极。第二驱动器322可以包括第二晶体管T32。第二晶体管T32可以是P沟道MOS晶体管。第二晶体管T32可以具有：接收第二选择器321的输出的栅极、接收第二电源电压VDDL的源极、以及与电力线VPL耦接的漏极。

图4是示出图1中所示的延迟器链150的配置的示图。在图4中，延迟器链150可以包括前向延迟器链410和后向延迟器链420。前向延迟器链410和后向延迟器链420中的每一个可以包括多个延迟器。一个延迟器的延迟量可以是第一时间的持续时间。前向延迟器链410和后向延迟器链420中的每一个延迟器链的延迟器可以串联耦接。前向延迟器链410可以接收第一前向开关信号ENH1，并且可以通过顺序地延迟第一前向开关信号ENH1来产生第二前向开关信号ENH2和第n前向开关信号ENHn。后向延迟器链420可以接收第一后向开关信号ENHB1，并且可以通过顺序地延迟第一后向开关信号ENHB1来产生第(n-1)后向开关信号ENHBn-1和第n后向开关信号ENHBn。

图5是帮助说明根据一个实施例的半导体装置100的操作的时序图。以下将参考图1至图5来描述根据一个实施例的半导体装置100的操作。当半导体装置100在第一模式中操作时，多个前向开关信号ENH1、ENH2和ENHn以及多个后向开关信号ENHB1、ENHBn-1和ENHBn可以具有逻辑高电平。模式改变信号DVFSC可以处于逻辑低电平。因此，第一电力开关131至第n电力开关13n可以分别基于具有逻辑高电平的第n后向开关信号ENHBn、第(n-1)后向开关信号ENHBn-1和第一后向开关信号ENHB1向电力线VPL供应第一电源电压VDDH。如果输入命令信号CMD以将半导体装置100的模式从第一模式改变为第二模式，则命令电路140可以将模式改变信号DVFSC转变为逻辑高电平并且将第一前向开关信号ENH1转变为逻辑低电平。基于具有逻辑低电平的第一前向开关信号ENH1，第一电力开关131可以停止向电力线VPL供应第一电源电压VDDH。延迟器链150可以顺序地延迟第一前向开关信号ENH1。延迟器链150可以通过将第一前向开关信号ENH1顺序地延迟第一时间的持续时间来产生第二前向开关信号ENH2和第n前向开关信号ENHn。在第一时间的持续时间之后，第二前向开关信号ENH2可以转变为逻辑低电平。在第一时间的持续时间之后，基于第二前向开关信号ENH2，第二电力开关132可以停止向电力线VPL供应第一电源电压VDDH。

在与第一时间的持续时间的n-1倍相对应的时间的持续时间之后，第n前向开关信号ENHn可以转变为逻辑低电平。基于第n前向开关信号ENHn，第n电力开关13n可以停止向电力线VPL供应第一电源电压VDDH。此时，第n电力开关13n可以基于第n前向开关信号ENHn来产生第一后向开关信号ENHB1。在从第n前向开关信号ENHn的逻辑电平转变时开始的第二时间的持续时间之后，第n电力开关13n可以使第一后向开关信号ENHB1的逻辑电平转变。因此，在从停止向电力线VPL供应第一电源电压VDDH开始的第二时间的持续时间之后，第n电力开关13n可以向电力线VPL供应第二电源电压VDDL。

延迟器链150可以顺序地延迟第一后向开关信号ENHB1。延迟器链150可以通过顺序地将第一后向开关信号ENHB1延迟第一时间的持续时间来产生第(n-1)后向开关信号ENHBn-1和第n后向开关信号ENHBn。在与第一时间的持续时间的n-2倍相对应的持续时间之后，第(n-1)后向开关信号ENHBn-1可以转变为逻辑低电平，该持续时间可以在第一后向开关信号ENHB1转变为逻辑低电平之后开始。第二电力开关132可以基于第(n-1)后向开关信号ENHBn-1向电力线VPL供应第二电源电压VDDL。在与第一时间的持续时间的n-1倍相对应的持续时间之后，第n后向开关信号ENHBn可以转变为逻辑低电平，该持续时间可以在第一后向开关信号ENHB1转变为逻辑低电平之后开始。在与第一时间的持续时间的n-1倍相对应的时间之后，第一电力开关131可以基于第n后向开关信号ENHBn向电力线VPL供应第二电源电压VDDL。

如上所述，当依据半导体装置100的操作速度将第一模式改变为第二模式时，多个电力开关可以顺序地停止向电力线VPL供应第一电源电压VDDH。第n电力开关13n可以在与它停止向电力线VPL供应第一电源电压VDDH时基本上相同的时间向电力线VPL供应第二电源电压VDDL、和/或在距它停止向电力线VPL供应第一电源电压VDDH时的基本上短的时间间隔向电力线VPL供应第二电源电压VDDL。此后，所述多个电力开关可以顺序地向电力线VPL供应第二电源电压VDDL。

如果依据半导体装置100的操作速度而输入命令信号CMD以将第二模式改变为第一模式，则命令电路140可以将模式改变信号DVFSC转变为逻辑低电平，并且将第一前向开关信号ENH1转变为逻辑高电平。基于具有逻辑高电平的第一前向开关信号ENH1，第一电力开关131可以停止向电力线VPL供应第二电源电压VDDL。延迟器链150可以顺序地延迟第一前向开关信号ENH1。延迟器链150可以通过将第一前向开关信号ENH1顺序地延迟第一时间的持续时间来产生第二前向开关信号ENH2和第n前向开关信号ENHn。在第一时间的持续时间之后，第二前向开关信号ENH2可以转变为逻辑高电平。基于第二前向开关信号ENH2，第二电力开关132可以停止向电力线VPL供应第二电源电压VDDL。

在与第一时间的持续时间的n-1倍相对应的时间之后，第n前向开关信号ENHn可以转变为逻辑高电平。基于第n前向开关信号ENHn，第n电力开关13n可以停止向电力线VPL供应第二电源电压VDDL。此时，第n电力开关13n可以基于第n前向开关信号ENHn来产生第一后向开关信号ENHB1。在从第n前向开关信号ENHn的逻辑电平转变之后开始的第二时间的持续时间之后，第n电力开关13n可以转变第一后向开关信号ENHB1的逻辑电平。如果第n前向开关信号ENHn转变为逻辑高电平，则第n电力开关13n可以在第二时间的持续时间之后将第一后向开关信号ENHB1转变为逻辑高电平。因此，在从停止向电力线VPL供应第二电源电压VDDL时开始的第二时间的持续时间之后，第n电力开关13n可以向电力线VPL供应第一电源电压VDDH。

延迟器链150可以顺序地延迟第一后向开关信号ENHB1。延迟器链150可以通过将第一后向开关信号ENHB1顺序地延迟第一时间的持续时间来产生第(n-1)后向开关信号ENHBn-1和第n后向开关信号ENHBn。在与第一时间的持续时间的n-2倍相对应的持续时间之后，第(n-1)后向开关信号ENHBn-1可以转变为逻辑高电平，该持续时间可以在第一后向开关信号ENHB1转变为逻辑高电平之后开始。第二电力开关132可以基于第(n-1)后向开关信号ENHBn-1向电力线VPL供应第一电源电压VDDH。在与第一时间的持续时间的n-1倍相对应的持续时间之后，第n后向开关信号ENHBn可以转变为逻辑高电平，该持续时间可以在第一后向开关信号ENHB1转变为逻辑高电平之后开始。第一电力开关131可以基于第n后向开关信号ENHBn向电力线VPL供应第一电源电压VDDH。

如上所述，当依据半导体装置100的操作速度将第二模式改变为第一模式时，所述多个电力开关可以顺序地停止向电力线VPL供应第二电源电压VDDL。第n电力开关13n可以在与它停止向电力线VPL供应第二电源电压VDDL时基本上相同的时间向电力线VPL供应第一电源电压VDDH、和/或在距它停止向电力线VPL供应第二电源电压VDDL时的基本上短的时间间隔向电力线VPL供应第一电源电压VDDH。此后，所述多个电力开关可以顺序地向电力线VPL供应第一电源电压VDDH。

图6是示出根据一个实施例的半导体装置600的配置的示图。半导体装置600可以具有与图1中所示的半导体装置100类似的配置。半导体装置600可以包括第一电源电压线601、第二电源电压线602、电力线VPL和多个逻辑电路611。半导体装置600可以包括电力控制电路620。电力控制电路620可以包括多个电力开关。所述多个电力开关可以包括第一电力开关631至第n电力开关63n。电力控制电路620还可以包括命令电路640和延迟器链650。在半导体装置600的组件之中，相似的附图标记被用来指代与图1中所示的半导体装置100的组件相同的组件，并且在此将省略对相同组件的重复描述。

电力控制电路620可以一起执行电力门控操作和模式改变操作。电力控制电路620的多个电力开关可以是从图1中所示的多个电力开关修改的，以执行电力门控操作连同模式改变操作。命令电路640可以基于命令信号CMD来产生第一高门控信号SBH1和第一低门控信号SBL1。依据半导体装置600的操作，命令电路640可以产生具有不同逻辑电平的第一高门控信号SBH1和第一低门控信号SBL1。半导体装置600可以在激活模式和待机模式中操作。激活模式可以是半导体装置600可执行各种操作的通电模式。待机模式可以是半导体装置600消耗最小电力的低功率模式。例如，待机模式可以包括休眠模式、掉电模式、深度掉电模式等等。在半导体装置600的待机模式中，命令电路640可以基于命令信号CMD来产生具有逻辑高电平的第一高门控信号SBH1和第一低门控信号SBL1。在半导体装置600的激活模式的第一模式中，命令电路640可以产生具有逻辑低电平的第一高门控信号SBH1和具有逻辑高电平的第一低门控信号SBL1。在半导体装置600的激活模式的第二模式中，命令电路640可以产生具有逻辑高电平的第一高门控信号SBH1和具有逻辑低电平的第一低门控信号SBL1。

延迟器链650可以接收第一高门控信号SBH1和第一低门控信号SBL1。延迟器链650可以通过将第一高门控信号SBH1顺序地延迟第一时间的持续时间来产生第二高门控信号SBH2和第n高门控信号SBHn。延迟器链650可以通过将第一低门控信号SBL1顺序地延迟第一时间的持续时间来产生第二低门控信号SBL2和第n低门控信号SBLn。延迟器链650还可以接收第一高开关信号HB1和第一低开关信号LB1。延迟器链650可以通过将第一高开关信号HB1顺序地延迟第一时间的持续时间来产生第(n-1)高开关信号HBn-1和第n高开关信号HBn。延迟器链650可以通过将第一低开关信号LB1顺序地延迟第一时间的持续时间来产生第(n-1)低开关信号LBn-1和第n低开关信号LBn。

第一电力开关631可以接收第一高门控信号SBH1、第一低门控信号SBL1、第n高开关信号HBn和第n低开关信号LBn。在半导体装置600的待机模式中，第一电力开关631可以基于第一高门控信号SBH1和第一低门控信号SBL1而不向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的任何一个。在半导体装置600的激活模式中，第一电力开关631可以基于第一高门控信号SBH1、第一低门控信号SBL1、第n高开关信号HBn和第n低开关信号LBn而向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。

第二电力开关632可以接收第二高门控信号SBH2、第二低门控信号SBL2、第(n-1)高开关信号HBn-1和第(n-1)低开关信号LBN-1。在半导体装置600的待机模式中，第二电力开关632可以基于第二高门控信号SBH2和第二低门控信号SBL2而不向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的任何一个。在半导体装置600的激活模式中，第二电力开关632可以基于第二高门控信号SBH2、第二低门控信号SBL2、第(n-1)高开关信号HBn-1和第(n-1)低开关信号LBn-1向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。

第n电力开关63n可以接收第n高门控信号SBHn和第n低门控信号SBLn。在半导体装置600的待机模式中，第n电力开关63n可以基于第n高门控信号SBHn和第n低门控信号SBLn而不向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的任何一个。在半导体装置600的激活模式中，第n电力开关63n可以基于第n高门控信号SBHn和第n低门控信号SBLn来产生第一高开关信号HB1和第一低开关信号LB1。第n电力开关63n可以基于第n高门控信号SBHn来产生第一高开关信号HB1，并且可以基于第n低门控信号SBLn来产生第一低开关信号LB1。在从第n高门控信号SBHn的逻辑电平转变之后开始的第二时间的持续时间之后，第n电力开关63n可以转变第一高开关信号HB1的逻辑电平。在从第n低门控信号SBLn的逻辑电平转变之后开始的第二时间的持续时间之后，第n电力开关63n可以转变第一低开关信号LB1的逻辑电平。第二时间的持续时间可以比第一时间的持续时间短。一旦第n高门控信号SBHn的逻辑电平转变，第一高开关信号HB1的逻辑电平就可以基本上同时地转变。一旦第n低门控信号SBLn的逻辑电平转变，第一低开关信号LB1的逻辑电平就可以基本上同时转变。第n电力开关63n可以基于第n高门控信号SBHn、第n低门控信号SBLn、第一高开关信号HB1和第一低开关信号LB1而向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。

如果半导体装置600从激活模式进入待机模式，则第一电力开关631至第n电力开关63n可以以第一时间间隔来顺序地停止向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL二者。如果半导体装置600从待机模式进入激活模式，则第n电力开关63n可以依据半导体装置600是在第一模式中操作还是在第二模式中操作而向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。第二电力开关632和第一电力开关631可以顺序地向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的一个。

图7是示出根据一个实施例的正常的电力开关700的配置的示图。该正常的电力开关700可以被应用为图6中所示的第一电力开关631和第二电力开关632中的每一个。图7示出了该正常的电力开关700被应用为第一电力开关631。该正常的电力开关700可以包括高电力开关710和低电力开关720。高电力开关710可以接收第一高门控信号SBH1和第n低开关信号LBn。高电力开关710可以基于第一高门控信号SBH1和第n低开关信号LBn向电力线VPL供应第一电源电压VDDH。低电力开关720可以接收第一低门控信号SBL1和第n高开关信号HBn。低电力开关720可以基于第一低门控信号SBL1和第n高开关信号HBn向电力线VPL供应第二电源电压VDDL。

高电力开关710可以包括第一逻辑门711和第一驱动器712。第一逻辑门711可以接收第一高门控信号SBH1和第n低开关信号LBn。第一逻辑门711可以对第一高门控信号SBH1和第n低开关信号LBn进行门控并输出。第一驱动器712可以接收第一逻辑门711的输出，并且可以基于第一逻辑门711的输出向电力线VPL供应第一电源电压VDDH。低电力开关720可以包括第二逻辑门721和第二驱动器722。第二逻辑门721可以接收第一低门控信号SBL1和第n高开关信号HBn。第二逻辑门721可以对第一低门控信号SBL1和第n高开关信号HBn进行门控并输出。第二驱动器722可以接收第二逻辑门721的输出，并且可以基于第二逻辑门721的输出向电力线VPL供应第二电源电压VDDL。

第一逻辑门711可以包括第一与非门ND71。第一与非门ND71可以接收第一高门控信号SBH1的反相信号和第n低开关信号LBn，并且可以对第一高门控信号SBH 1的反相信号和第n低开关信号LBn执行与非逻辑计算。第一逻辑门711还可以包括第一反相器IV71，以将第一高门控信号SBH1反相。第一驱动器712可以包括第一晶体管T71。第一晶体管T71可以是P沟道MOS晶体管。第一晶体管T71可以具有：接收第一与非门ND71的输出的栅极、接收第一电源电压VDDH的源极、以及与电力线VPL耦接的漏极。

第二逻辑门721可以包括第二与非门ND72。第二与非门ND72可以接收第一低门控信号SBL1的反相信号和第n高开关信号HBn，并且可以对第一低门控信号SBL1的反相信号和第n高开关信号HBn执行与非逻辑计算。第二逻辑门721还可以包括第二反相器IV72，以将第一低门控信号SBL1反相。第二驱动器722可以包括第二晶体管T72。第二晶体管T72可以是P沟道MOS晶体管。第二晶体管T72可以具有：接收第二与非门ND72的输出的栅极、接收第二电源电压VDDL的源极、以及与电力线VPL耦接的漏极。

当第一高门控信号SBH1处于逻辑高电平时，高电力开关710可以停止向电力线VPL供应第一电源电压VDDH。当第一高门控信号SBH1处于逻辑低电平并且第n低开关信号LBn处于逻辑高电平时，高电力开关710可以向电力线VPL供应第一电源电压VDDH。当第一低门控信号SBL1处于逻辑高电平时，低电力开关720可以停止向电力线VPL供应第二电源电压VDDL。当第一低门控信号SBL1处于逻辑低电平并且第n高开关信号HBn处于逻辑高电平时，低电力开关720可以向电力线VPL供应第二电源电压VDDL。

图8是示出根据一个实施例的转向点电力开关800的配置的示图。转向点电力开关800可以被应用为图6中所示的第n电力开关63n。图8示出了转向点电力开关800被应用为第n电力开关63n。转向点电力开关800可以包括高电力开关810和低电力开关820。高电力开关810可以接收第n高门控信号SBHn和第一低开关信号LB1。高电力开关810可以基于第n高门控信号SBHn和第一低开关信号LB1向电力线VPL供应第一电源电压VDDH。高电力开关810可以基于第n高门控信号SBHn和第一低开关信号LB1来产生第一高开关信号HB1。低电力开关820可以接收第n低门控信号SBLn和第一高开关信号HB1。低电力开关820可以基于第n低门控信号SBLn和第一高开关信号HB1向电力线VPL供应第二电源电压VDDL。低电力开关820可以基于第n低门控信号SBLn和第一高开关信号HB1来产生第一低开关信号LB1。

高电力开关810可以包括第一逻辑门811和第一驱动器812。第一逻辑门811可以接收第n高门控信号SBHn和第一低开关信号LB1。第一逻辑门811可以通过对第n高门控信号SBHn和第一低开关信号LB1进行门控来产生第一高开关信号HB1。第一驱动器812可以接收第一高开关信号HB1，并且可以基于第一高开关信号HB1向电力线VPL供应第一电源电压VDDH。

低电力开关820可以包括第二逻辑门821和第二驱动器822。第二逻辑门821可以接收第n低门控信号SBLn和第一高开关信号HB1。第二逻辑门821可以通过对第n低门控信号SBLn和第一高开关信号HB1进行门控来产生第一低开关信号LB1。第二驱动器822可以接收第一低开关信号LB1，并且可以基于第一低开关信号LB1向电力线VPL供应第二电源电压VDDL。

第一逻辑门811可以包括第一与非门ND81。第一与非门ND81可以接收第n高门控信号SBHn的反相信号和第一低开关信号LB1，并且可以通过对第n高门控信号SBHn的反相信号SB1和第一低开关信号LB1执行与非逻辑计算来产生第一高开关信号HB1。第一逻辑门811还可以包括第一反相器IV81，以将第n高门控信号SBHn反相。第一驱动器812可以包括第一晶体管T81。第一晶体管T81可以是P沟道MOS晶体管。第一晶体管T81可以具有：接收第一高开关信号HB1的栅极、接收第一电源电压VDDH的源极、以及与电力线VPL耦接的漏极。

第二逻辑门821可以包括第二与非门ND82。第二与非门ND82可以接收第n低门控信号SBLn的反相信号和第一高开关信号HB1，并且可以通过对第n低门控信号SBLn的反相信号和第一高开关信号HB1执行与非逻辑计算来产生第一低开关信号LB1。第二逻辑门821还可以包括第二反相器IV82，以将第n低门控信号SBLn反相。第二驱动器822可以包括第二晶体管T82。第二晶体管T82可以是P沟道MOS晶体管。第二晶体管T82可以具有：接收第一低开关信号LB1的栅极、接收第二电源电压VDDL的源极、和与电力线VPL耦接的漏极。

当第n高门控信号SBHn处于逻辑高电平时，高电力开关810可以停止向电力线VPL供应第一电源电压VDDH。当第n高门控信号SBHn处于逻辑低电平、并且第一低开关信号LB1处于逻辑高电平时，高电力开关810可以向电力线VPL供应第一电源电压VDDH。当第n低门控信号SBLn处于逻辑高电平时，低电力开关820可以停止向电力线VPL供应第二电源电压VDDL。当第n低门控信号SBLn处于逻辑低电平、并且第一高开关信号HB1处于逻辑高电平时，低电力开关820可以向电力线VPL供应第二电源电压VDDL。

图9是示出图6中所示的延迟器链650的配置的示图。在图9中，延迟器链650可以包括第一延迟器链910、第二延迟器链920、第三延迟器链930和第四延迟器链940。第一延迟器链至第四延迟器链910、920、930和940中的每一个可以包括多个延迟器。一个延迟器可以具有与第一时间的持续时间相对应的延迟量。第一延迟器链910的多个延迟器可以顺序地延迟第一高门控信号SBH1。第一延迟器链910可以通过顺序地延迟第一高门控信号SBH1来产生第二高门控信号SBH2和第n高门控信号SBHn。第二延迟器链920的多个延迟器可以顺序地延迟第一低门控信号SBL1。第二延迟器链920可以通过顺序地延迟第一低门控信号SBL1来产生第二低门控信号SBL2和第n低门控信号SBLn。

第三延迟器链930的多个延迟器可以顺序地延迟第一高开关信号HB1。第三延迟器链930可以通过顺序地延迟第一高开关信号HB1来产生第(n-1)高开关信号HBn-1和第n高开关信号HBn。第四延迟器链940的多个延迟器可以顺序地延迟第一低开关信号LB1。第四延迟器链940可以通过顺序地延迟第一低开关信号LB1来产生第(n-1)低开关信号LBn-1和第n低开关信号LBn。

图10是帮助说明根据一个实施例的半导体装置600的操作的时序图。以下将参考图6至图10来描述根据一个实施例的半导体装置600的操作。当半导体装置600处于待机模式时，所有的第一高门控信号SBH1至第n高门控信号SBHn都可以处于逻辑高电平，并且所有的第一低门控信号SBL1至第n低门控信号SBLn都可以处于逻辑高水平。第一电力开关631至第n电力开关63n可以不向电力线VPL供应第一电源电压VDDH和第二电源电压VDDL中的任何一个。

当半导体装置600从待机模式进入激活模式并在第一模式中操作时，第一高门控信号SBH1可以转变为逻辑低电平，并且第一低门控信号SBL1可以保持逻辑高电平。如果第一高门控信号SBH1转变为逻辑低电平，则第二高门控信号SBH2和第n高门控信号SBHn可以顺序地转变为逻辑低电平。基于第n低门控信号SBLn，第n电力开关63n可以接收具有逻辑高电平的第一低开关信号LB1。因此，第n电力开关63n可以基于第n高门控信号SBHn和第一低开关信号LB1来产生具有逻辑低电平的第一高开关信号HB1，并且可以向电力线VPL供应第一电源电压VDDH。延迟器链650可以通过顺序地延迟第一低开关信号LB1来将第(n-1)低开关信号LBn-1和第n低开关信号LBn转变为逻辑高电平。因此，第二电力开关632和第一电力开关631可以顺序地向电力线VPL供应第一电源电压VDDH。

如图10所示，当依据半导体装置600的操作速度将第一模式改变为第二模式时，命令电路640可以基于命令信号CMD来将第一高门控信号SBH1转变为逻辑高电平，并且将第一低门控信号SBL1转变为逻辑低电平。如果第一高门控信号SBH1转变为逻辑高电平，则第一电力开关631可以停止向电力线VPL供应第一电源电压VDDH。延迟器链650可以通过顺序地延迟第一高门控信号SBH1来顺序地转变第二高门控信号SBH2和第n高门控信号SBHn的逻辑电平，并且可以通过顺序地延迟第一低门控信号SBL1来顺序地转变第二低门控信号SBL2和第n低门控信号SBLn的逻辑电平。第二电力开关632可以基于第二高门控信号SBH2来停止向电力线VPL供应第一电源电压VDDH。

第n电力开关63n可以基于第n高门控信号SBHn来将第一高开关信号HB1转变为逻辑高电平。第n电力开关63n可以基于第n低门控信号SBLn和第一高开关信号HB1来将第一低开关信号LB1转变为逻辑低电平。第n电力开关63n可以在与它基于第n高门控信号SBHn停止向电力线VPL供应第一电源电压VDDH时基本上相同的时间而基于第一低开关信号LB1向电力线VPL供应第二电源电压VDDL、和/或在距它基于第n高门控信号SBHn停止向电力线VPL供应第一电源电压VDDH时的基本上短的时间间隔而基于第一低开关信号LB1向电力线VPL供应第二电源电压VDDL。

延迟器链650可以通过顺序地延迟第一高开关信号HB1来将第(n-1)高开关信号HBn-1和第n高开关信号HBn的逻辑电平顺序地转变为逻辑高电平。延迟器链650可以通过顺序地延迟第一低开关信号LB1来将第(n-1)低开关信号LBn-1和第n低开关信号LBn的逻辑电平顺序地转变为逻辑低电平。第二电力开关632可以基于第二低门控信号SBL2和第(n-1)高开关信号HBn-1向电力线VPL供应第二电源电压VDDL。第一电力开关631可以基于第一低门控信号SBL1和第n高开关信号HBn向电力线VPL供应第二电源电压VDDL。

当依据半导体装置600的操作速度将第二模式改变为第一模式时，命令电路640可以基于命令信号CMD将第一高门控信号SBH1转变为逻辑低电平，并且将第一低门控信号SBL1转变为逻辑高电平。如果第一低门控信号SBL1转变为逻辑高电平，则第一电力开关631可以停止向电力线VPL供应第二电源电压VDDL。延迟器链650可以通过顺序地延迟第一高门控信号SBH1来顺序地转变第二高门控信号SBH2和第n高门控信号SBHn的逻辑电平，并且可以通过顺序地延迟第一低门控信号SBL1来顺序地转变第二低门控信号SBL2和第n低门控信号SBLn的逻辑电平。第二电力开关632可以基于第二低门控信号SBL2来停止向电力线VPL供应第二电源电压VDDL。

第n电力开关63n可以基于第n低门控信号SBLn来将第一低开关信号LB1转变为逻辑高电平。第n电力开关63n可以基于第n高门控信号SBHn和第一低开关信号LB1来将第一高开关信号HB1转变为逻辑低电平。第n电力开关63n可以在与它基于第一低开关信号LB1来停止向电力线VPL供应第二电源电压VDDL时基本上相同的时间而基于第一高开关信号HB1向电力线VPL供应第一电源电压VDDH、和/或在距它基于第一低开关信号LB1来停止向电力线VPL供应第二电源电压VDDL时的基本上短的时间间隔而基于第一高开关信号HB1向电力线VPL供应第一电源电压VDDH。

延迟器链650可以通过顺序地延迟第一高开关信号HB1来将第(n-1)高开关信号HBn-1和第n高开关信号HBn的逻辑电平顺序地转变为逻辑低电平。延迟器链650可以通过顺序地延迟第一低开关信号LB1来将第(n-1)低开关信号LBn-1和第n低开关信号LBn的逻辑电平顺序地转变为逻辑高电平。第二电力开关632可以基于第二高门控信号SBH2和第(n-1)低开关信号LBn-1向电力线VPL供应第一电源电压VDDH。第一电力开关631可以顺序地基于第一高门控信号SBH1和第n低开关信号LBn向电力线VPL供应第一电源电压VDDH。

尽管上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文所述的电力控制电路和使用其的半导体装置。

Claims (26)

1.一种电力控制电路，包括：

延迟器链，其被配置为通过延迟第一前向开关信号来产生第二前向开关信号，并且通过延迟第一后向开关信号来产生第二后向开关信号；

第一电力开关，其被配置为基于模式改变信号、所述第一前向开关信号和所述第二后向开关信号来向电力线供应第一电源电压和第二电源电压中的一个；以及

第二电力开关，其被配置为基于所述第二前向开关信号来产生所述第一后向开关信号，并且基于所述模式改变信号、所述第二前向开关信号和所述第一后向开关信号来向所述电力线供应所述第一电源电压和所述第二电源电压中的一个。

2.根据权利要求1所述的电力控制电路，其中，所述第一电力开关包括：

高电力开关，其被配置为基于所述模式改变信号、所述第一前向开关信号和所述第二后向开关信号来向所述电力线供应所述第一电源电压；以及

低电力开关，其被配置为基于所述模式改变信号、所述第一前向开关信号和所述第二后向开关信号来向所述电力线供应所述第二电源电压。

3.根据权利要求2所述的电力控制电路，其中，所述高电力开关包括：

第一选择器，其被配置为基于所述模式改变信号来输出所述第一前向开关信号和所述第二后向开关信号中的一个；以及

第一驱动器，其被配置为基于所述第一选择器的输出来向所述电力线供应所述第一电源电压。

4.根据权利要求2所述的电力控制电路，其中，所述低电力开关包括：

第二选择器，其被配置为基于所述模式改变信号来输出所述第二后向开关信号和所述第一前向开关信号中的一个；以及

第二驱动器，其被配置为基于所述第二选择器的输出来向所述电力线供应所述第二电源电压。

5.根据权利要求1所述的电力控制电路，其中，所述第二电力开关包括：

高电力开关，其被配置为基于所述模式改变信号、所述第二前向开关信号和所述第一后向开关信号来向所述电力线供应所述第一电源电压；以及

低电力开关，其被配置为基于所述模式改变信号、所述第二前向开关信号和所述第一后向开关信号来向所述电力线供应所述第二电源电压，

其中，所述高电力开关基于接收到的第二前向开关信号来产生要输入至所述低电力开关的第一后向开关信号，以及所述低电力开关基于接收到的第二前向开关信号来产生要输入至所述高电力开关的第一后向开关信号。

6.根据权利要求5所述的电力控制电路，其中，所述高电力开关包括：

第一选择器，其被配置为基于所述模式改变信号来输出所述第二前向开关信号和所述第一后向开关信号中的一个；以及

第一驱动器，其被配置为基于所述第一选择器的输出来向所述电力线供应所述第一电源电压。

7.根据权利要求6所述的电力控制电路，其中，所述低电力开关包括：

第二选择器，其被配置为基于所述模式改变信号来输出所述第一后向开关信号和所述第二前向开关信号中的一个；以及

第二驱动器，其被配置为基于所述第二选择器的输出来向所述电力线供应所述第二电源电压，

其中，基于所述第二选择器的输出来产生要输入至所述第一选择器的第一后向开关信号，以及基于所述第一选择器的输出来产生要输入至所述第二选择器的第一后向开关信号。

8.一种电力控制电路，包括：

延迟器链，其被配置为通过延迟第一高门控信号和第一低门控信号来产生第二高门控信号和第二低门控信号，并且通过延迟第一高开关信号和第一低开关信号来产生第二高开关信号和第二低开关信号；

第一电力开关，其被配置为基于所述第一高门控信号、所述第一低门控信号、所述第二高开关信号和所述第二低开关信号而向电力线供应第一电源电压和第二电源电压；以及

第二电力开关，其被配置为基于所述第二高门控信号、所述第二低门控信号、所述第一高开关信号和所述第一低开关信号而向所述电力线供应所述第一电源电压和所述第二电源电压，基于所述第二高门控信号来产生所述第一高开关信号，以及基于所述第二低门控信号来产生所述第一低开关信号。

9.根据权利要求8所述的电力控制电路，其中，所述第一电力开关包括：

高电力开关，其被配置为基于所述第一高门控信号和所述第二低开关信号向所述电力线供应所述第一电源电压；以及

低电力开关，其被配置为基于所述第一低门控信号和所述第二高开关信号向所述电力线供应所述第二电源电压。

10.根据权利要求9所述的电力控制电路，其中，所述高电力开关包括：

第一逻辑门，其被配置为对所述第一高门控信号和所述第二低开关信号进行门控；以及

第一驱动器，其被配置为基于所述第一逻辑门的输出向所述电力线供应所述第一电源电压。

11.根据权利要求9所述的电力控制电路，其中，所述低电力开关包括：

第二逻辑门，其被配置为对所述第一低门控信号和所述第二高开关信号进行门控；以及

第二驱动器，其被配置为基于所述第二逻辑门的输出向所述电力线供应所述第二电源电压。

12.根据权利要求8所述的电力控制电路，其中，所述第二电力开关包括：

高电力开关，其被配置为基于所述第二高门控信号和所述第一低开关信号来产生所述第一高开关信号，并且基于所述第一高开关信号向所述电力线供应所述第一电源电压；以及

低电力开关，其被配置为基于所述第二低门控信号和所述第一高开关信号来产生所述第一低开关信号，并且基于所述第一低开关信号向所述电力线供应所述第二电源电压。

13.根据权利要求12所述的电力控制电路，其中，所述高电力开关包括：

第一逻辑门，其被配置为通过对所述第二高门控信号和所述第一低开关信号进行门控来产生所述第一高开关信号；以及

第一驱动器，其被配置为基于所述第一高开关信号向所述电力线供应所述第一电源电压。

14.根据权利要求12所述的电力控制电路，其中，所述低电力开关包括：

第二逻辑门，其被配置为通过对所述第二低门控信号和所述第一高开关信号进行门控来产生所述第一低开关信号；以及

第二驱动器，其被配置为基于所述第一低开关信号向所述电力线供应所述第二电源电压。

15.一种半导体装置，包括：

至少一个逻辑电路，其被配置为通过经由电力线被供电而进行操作；以及

电力控制电路，其包括向所述电力线供应第一电源电压和第二电源电压的第一电力开关至第n电力开关，n是等于或大于2的整数，

其中，当改变为第一模式时，所述电力控制电路使所述第一电力开关至所述第n电力开关顺序地停止向所述电力线供应所述第二电源电压，然后使所述第n电力开关至所述第一电力开关顺序地向所述电力线供应所述第一电源电压，并且当改变为第二模式时，所述电力控制电路使所述第一电力开关至所述第n电力开关顺序地停止向所述电力线供应所述第一电源电压，然后使所述第n电力开关至所述第一电力开关顺序地向所述电力线供应所述第二电源电压。

16.根据权利要求15所述的半导体装置，

其中，所述电力控制电路产生分别控制所述第一电力开关至所述第n电力开关的第一前向开关信号至第n前向开关信号和第一后向开关信号至第n后向开关信号，以及

其中，当所述第一模式和所述第二模式中的一个模式被改变为另一个模式时，所述第一前向开关信号至所述第n前向开关信号的逻辑电平以第一时间间隔来顺序地转变，并且所述第一后向开关信号至所述第n后向开关信号的逻辑电平以所述第一时间间隔来顺序地转变。

17.根据权利要求16所述的半导体装置，其中，所述电力控制电路基于所述第n前向开关信号来产生所述第一后向开关信号，并且在第二时间的持续时间之后转变所述第一后向开关信号的逻辑电平，所述第二时间的持续时间在所述第n前向开关信号的逻辑电平转变之后开始。

18.根据权利要求17所述的半导体装置，其中，所述第二时间的持续时间比所述第一时间的持续时间短。

19.根据权利要求16所述的半导体装置，其中，所述电力控制电路基于所述第n前向开关信号来产生所述第一后向开关信号，并且在与所述第n前向开关信号的逻辑电平转变实质相同的时间来转变所述第一后向开关信号的逻辑电平。

20.根据权利要求16所述的半导体装置，其中，所述电力控制电路还包括延迟器链，所述延迟器链通过顺序地延迟所述第一前向开关信号来产生所述第二前向开关信号至所述第n前向开关信号，并且通过顺序地延迟所述第一后向开关信号来产生所述第二后向开关信号至所述第n后向开关信号。

21.根据权利要求15所述的半导体装置，其中，在所述半导体装置的待机模式期间，所述电力控制电路使所述第一电力开关至所述第n电力开关停止向所述电力线供应所述第一电源电压和所述第二电源电压，以及在所述半导体装置的激活模式中，所述电力控制电路使所述第一电力开关至所述第n电力开关顺序地向所述电力线供应所述第一电源电压和所述第二电源电压中的一个。

22.根据权利要求21所述的半导体装置，

其中，所述电力控制电路产生控制所述第一电力开关至所述第n电力开关的第一高门控信号至第n高门控信号、第一低门控信号至第n低门控信号、第一高开关信号至第n高开关信号、以及第一低开关信号至第n低开关信号，

其中，所述第一高门控信号至所述第n高门控信号的逻辑电平以第一时间间隔来顺序地转变，并且所述第一低门控信号至所述第n低门控信号的逻辑电平以所述第一时间间隔来顺序地转变，以及

其中，所述第一高开关信号至所述第n高开关信号的逻辑电平以所述第一时间间隔来顺序地转变，并且所述第一低开关信号至所述第n低开关信号的逻辑电平以所述第一时间间隔来顺序地转变。

23.根据权利要求22所述的半导体装置，其中，所述电力控制电路在从所述第n高门控信号的逻辑电平转变时开始的第二时间的持续时间之后产生所述第一高开关信号，以及在从所述第n低门控信号的逻辑电平转变时开始的所述第二时间的持续时间之后产生所述第一低开关信号。

24.根据权利要求23所述的半导体装置，其中，所述第二时间的持续时间比所述第一时间的持续时间短。

25.根据权利要求22所述的半导体装置，其中，所述电力控制电路在与所述第n高门控信号的逻辑电平转变实质相同的时间来转变所述第一低开关信号的逻辑电平，或者在与所述第n低门控信号的逻辑电平转变实质相同的时间来转变所述第一高开关信号的逻辑电平。

26.根据权利要求22所述的半导体装置，其中，所述电力控制电路还包括延迟器链，所述延迟器链通过顺序地延迟所述第一高门控信号来产生所述第二高门控信号至所述第n高门控信号，以及通过顺序地延迟所述第一低门控信号来产生所述第二低门控信号至所述第n低门控信号，并且所述延迟器链通过顺序地延迟所述第一高开关信号来产生所述第二高开关信号至所述第n高开关信号，以及通过顺序地延迟所述第一低开关信号来产生所述第二低开关信号至所述第n低开关信号。

Images