CN114690845A - 电子装置及其供电方法 - Google Patents

电子装置及其供电方法 Download PDF

Info

Publication number
CN114690845A
CN114690845A CN202111540941.0A CN202111540941A CN114690845A CN 114690845 A CN114690845 A CN 114690845A CN 202111540941 A CN202111540941 A CN 202111540941A CN 114690845 A CN114690845 A CN 114690845A
Authority
CN
China
Prior art keywords
frequency
clock signal
electronic device
digital circuit
wake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111540941.0A
Other languages
English (en)
Other versions
CN114690845B (zh
Inventor
蓝永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114690845A publication Critical patent/CN114690845A/zh
Application granted granted Critical
Publication of CN114690845B publication Critical patent/CN114690845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种电子装置及其供电方法,该电子装置包括电源管理单元、电压调节器、时钟产生器以及数字电路。电源管理单元接收唤醒指令而产生第一控制信号以及以第二控制信号。电压调节器根据第一控制信号而产生供应电压。时钟产生器根据第二控制信号而产生具有第一频率的时钟信号,且于产生时钟信号后的既定时间,时钟信号具有第二频率。数字电路接收供应电压进行供电,且根据时钟信号进行操作。

Description

电子装置及其供电方法
技术领域
本发明有关于一种电子装置及其供电方法,特别有关于一种加速自低功耗模式唤醒的电子装置及其供电方法。
背景技术
在低耗能设计的集成电路上,供应集成电路的电源的电压调节器(Regulator),会因应不同的输出负载需求而切换供应模式。通常在输出电流能力较高的状态,电压调节器以及它的偏压电路,必须消耗较高的静态电流,以维持电压调节器输出电流和电压的稳定性。而当系统进入休眠模式时,由于电压调节器的输出电流的需求变低了,系统会将电压调节器操作在低耗能模式,让其静态电流耗电降低,进而降低系统闲置时的功率损耗。因此,系统的使用者可以在系统需要运算时将系统操作在高效能模式,系统闲置时操作在低耗能模式,进而达到省电的目的。
然而,由低耗能模式转换成高耗能模式的时间为一个低耗能集成电路的设计重点,因为越快转换到高效能模式可以越快的将运算任务执行完成,因此有必要降低系统自休眠模式恢复至正常工作模式所需的时间。
发明内容
有鉴于此,本发明提出一种电子装置,包括一电源管理单元、一电压调节器、一时钟产生器以及一数字电路。上述电源管理单元接收一唤醒指令而产生一第一控制信号以及以一第二控制信号。上述电压调节器根据上述第一控制信号而产生一供应电压。上述时钟产生器根据上述第二控制信号而产生具有一第一频率的一时钟信号,且于产生上述时钟信号后的一既定时间,上述时钟信号具有一第二频率。上述数字电路接收上述供应电压进行供电,且根据上述时钟信号进行操作。
根据本发明的一实施例,上述第一频率小于上述第二频率,其中当上述时钟产生器根据上述第一控制信号而产生上述时钟信号时,上述时钟信号具有上述第一频率,其中在上述时钟信号产生后经上述既定时间,上述时钟信号自上述第一频率逐渐上升至上述第二频率。
根据本发明的一实施例,当上述电源管理单元接收到上述唤醒指令时,上述电子装置自一低功耗模式恢复至一正常操作模式,其中上述电源管理单元利用上述第一控制信号,而将上述电压调节器唤醒至上述高效能模式。
根据本发明的一实施例,当上述电子装置操作于上述低功耗模式时,上述时钟产生器停止产生上述时钟信号。
根据本发明的一实施例,上述数字电路包括一中央处理器以及一周边装置。
本发明更提出一种供电方法,用以对一数字电路进行供电,包括接收一唤醒指令;根据上述唤醒指令,产生一供应电压以及一时钟信号,其中上述时钟信号于一既定时间,自一第一频率改变为一第二频率;以及将上述供应电压以及上述时钟信号提供至上述数字电路,使得上述数字电路以上述供应电压进行供电,且根据上述时钟信号进行操作。
根据本发明的一实施例,上述第一频率小于上述第二频率,其中在上述既定时间内,上述时钟信号自上述第一频率逐渐上升至上述第二频率。
根据本发明的另一实施例,上述第一频率小于上述第二频率,其中当上述时钟产生器根据上述第一控制信号而产生上述时钟信号时,上述时钟信号具有上述第一频率,其中在上述时钟信号产生后经上述既定时间,上述时钟信号自上述第一频率改变为上述第二频率。
根据本发明的一实施例,在上述接收上述唤醒指令的步骤之前,不产生上述时钟信号。
根据本发明的一实施例,上述数字电路包括一中央处理器以及一周边装置。
由于数字电路恢复至正常工作所需的时间为固定,更早开始进行唤醒有利于数字电路提早开始正常工作。时钟产生器于电压调节器进入转换模式的第二时间即产生时钟信号CLK,而非等待电压调节器进入高效能模式的第三时间才开始产生时钟信号CLK,因此数字电路亦可于第二时间至第三时间内进行唤醒的动作,使得数字电路得以与电压调节器同时进行唤醒过程,进而加快电子装置的唤醒速度。
附图说明
图1显示根据本发明的一实施例所述的电子装置的方块图;
图2显示根据本发明的一实施例所述的电子装置的时序图;
图3显示根据本发明的另一实施例所述的电子装置的时序图;以及
图4显示根据本发明的一实施例所述的供电方法的流程图。
附图标号
100:电子装置
110:电源管理单元
120:电压调节器
130:时钟产生器
140:数字电路
201:休眠模式
202:唤醒模式
203:正常工作模式
211:低功耗模式
212:转换模式
213:高效能模式
220:第一时序
320:第二时序
INS:唤醒指令
SC1:第一控制信号
SC2:第二控制信号
VS:供应电压
CLK:时钟信号
F1:第一频率
F2:第二频率
T1:第一时间
T2:第二时间
T3:第三时间
T4:第四时间
S41~S43:步骤流程
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则,不应视为本发明的限制,本发明的范围当以权利要求范围所界定者为准。
能理解的是,虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分,这些元件、组成成分、区域、层、及/或部分不应被这些用语限定,且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此,以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本揭露一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
值得注意的是,以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神,并非用以限定本发明的范围。此外,以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而,重复使用的目的仅为了提供简化并清楚的说明,并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外,以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征的上等的描述,实际可包含多个不同的实施例,包括该等特征直接接触,或者包含其它额外的特征形成于该等特征之间等等,使得该等特征并非直接接触。
图1显示根据本发明的一实施例所述的电子装置的方块图。如图1所示,电子装置100包括电源管理单元110、电压调节器120、时钟产生器130以及数字电路140。
根据本发明的一实施例,当电子装置100自休眠模式恢复至正常模式时,电源管理单元110接收到唤醒指令INS而产生第一控制信号SC1以及第二控制信号SC2。电压调节器120接收第一控制信号SC1,并且根据第一控制信号SC1产生供应电压VS。
根据本发明的一实施例,当电子装置100操作于休眠模式时,电压调节器120同样操作于低功耗模式且提供供应电压VS。当电压调节器120接收到第一控制信号SC1时,电压调节器120自低功耗模式恢复至高效能模式,并且维持提供供应电压VS,其中电压调节器120操作于高效能模式时提供电流的能力,高于电压调节器120操作于低功耗模式时提供电流的能力。
时钟产生器130根据第二控制信号SC2而产生具有第一频率F1的时钟信号CLK,并且于产生具有第一频率F1的时钟信号CLK后的既定时间T,将时钟信号CLK的频率改变为第二频率F2。根据本发明的一实施例,时钟产生器130由电压调节器120所提供的供应电压VS所供电。根据本发明的许多实施例,时钟信号CLK可于既定时间T内,从第一频率F1经多个频率后,逐渐上升至第二频率F2,在此以时钟信号CLK于既定时间T内,自第一频率F1改变为第二频率F2作为说明解释,并未以任何形式限定于此。
数字电路140接收电压调节器120提供的供应电压VS进行供电,且根据时钟信号CLK进行操作。根据本发明的许多实施例,数字电路140包括中央处理器、周边装置以及其他任何需要时钟信号进行操作的电路元件。
图2显示根据本发明的一实施例所述的电子装置的时序图。如图2所示,图1的电子装置100在第一时间T1以及第二时间T2之间操作于休眠模式201;在第三时间T3以及第四时间T4操作于正常工作模式203;在第二时间T2以及第三时间T3之间操作于唤醒模式202。换句话说,第二时间T2以及第三时间T3之间的时间,等同于电子装置100自休眠模式201唤醒至正常工作模式203所需的唤醒时间。
如图2所示,图1的电压调节器120对应电子装置100操作于休眠模式201、唤醒模式202以及正常工作模式203,而分别操作于低功耗模式211、转换模式212以及高效能模式213,其中时钟产生器130所产生的时钟信号CLK如第一时序220所示。
根据本发明的一实施例,当电子装置100操作于休眠模式201时,电压调节器120操作于低功耗模式211。为了进一步降低电子装置100的休眠模式201的功率损耗且减轻电压调节器120的负载,时钟产生器130于第一时间T1至第二时间T2之间停止产生时钟信号CLK。换句话说,在第一时间T1至第二时间T2之间,没有时钟信号CLK,使得数字电路140也停止工作。
根据本发明的另一实施例,当电源管理单元110于第二时间T2接收到唤醒指令INS时,代表电子装置100进入唤醒模式202且电压调节器120进入转换模式212。由于电压调节器120自低功耗模式211恢复至高效能模式213需要一段唤醒时间,因此第二时间T2至第三时间T3可为电压调节器120的唤醒时间。
如图2所示,当电压调节器120进入转换模式212时,时钟产生器130随即开始产生具有第一频率F1的时钟信号CLK,并且于第三时间T3(即,电子装置100进入高效能模式203之前)时钟信号CLK的频率上升至第二频率F2,其中第二频率F2大于第一频率F1。
根据本发明的一实施例,时钟信号CLK的频率于第二时间T2以及第三时间T3内,自第一频率F1逐渐上升至第二频率F2。根据本发明的另一实施例,时钟信号CLK的频率于第二时间T2时为第一频率F1,在第三时间T3时为第二频率F2。换句话说,当电压调节器120于第三时间T3进入高效能模式213时,时钟信号CLK的频率随即自第一频率F1改变为第二频率F2。
根据本发明的一实施例,当电压调节器120操作于高效能模式213时,数字电路140根据为第二频率F2的时钟信号CLK进行操作。当电压调节器120操作于转换模式212时,数字电路140根据频率小于第二频率F2的时钟信号CLK进行唤醒。
换句话说,当电压调节器120操作于转换模式212时,数字电路140根据降频的时钟信号CLK而恢复至正常工作,且当电压调节器120操作于高效能模式213时,数字电路140可以采用最高的第二频率F2进行工作。
图3显示根据本发明的另一实施例所述的电子装置的时序图。如图3所示,时钟产生器130所产生的时钟信号CLK如第二时序320所示,并且时钟产生器130于第三时间T3才开始产生时钟信号CLK。换句话说,在图3中,时钟产生器130于电压调节器120进入高效能模式213时,才开始产生时钟信号CLK。
将图3的第二时序320与图2的第一时序220相比,可看出图2的第一时序220较图3的第二时序320更早产生。由于数字电路140恢复至正常工作所需的时间为固定,更早开始进行唤醒有利于数字电路140提早开始正常工作。
换句话说,由于在图2中,时钟产生器130于电压调节器120进入转换模式212的第二时间T2即产生时钟信号CLK,而非等待电压调节器120进入高效能模式213的第三时间T3才开始产生时钟信号CLK,因此数字电路140亦可于第二时间T2至第三时间T3内进行唤醒的动作,使得数字电路140得以与电压调节器120同时进行唤醒过程,进而加快电子装置100的唤醒速度。
图4显示根据本发明的一实施例所述的供电方法的流程图。以下针对图4的流程图的叙述,将搭配图1的方块图,以例详细说明。
首先,电源管理单元110接收唤醒指令INS(步骤S41),而电压调节器120以及时钟产生器130根据唤醒指令INS,而分别产生供应电压VS以及时钟信号CLK(步骤S42)。根据本发明的一实施例,时钟信号CLK的频率于既定时间(即,第二时间T2至第三时间T3)内,自第一频率F1改变为第二频率F2,其中第一频率F1小于第二频率F2。
根据本发明的一实施例,时钟信号CLK的频率于既定时间内,自第一频率F1逐渐升至第二频率F2。根据本发明的另一实施例,当为第一频率F1的时钟信号CLK产生后经既定时间,自第一频率F1改变为第二频率F2。
接着,将供应电压VS以及时钟信号CLK提供至数字电路140(步骤S43),使得数字电路140以供应电压VS进行供电,且根据时钟信号CLK进行操作。
虽然本揭露的实施例及其优点已揭露如上,但应该了解的是,任何本领域技术人员,在不脱离本揭露的精神和范围内,当可作更动、替代与润饰。此外,本揭露的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤,任何本领域技术人员可从本揭露一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤,只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本揭露一些实施例使用。因此,本揭露的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外,每一权利要求范围构成个别的实施例,且本揭露的保护范围也包括各个权利要求范围及实施例的组合。

Claims (10)

1.一种电子装置,其特征在于,包括:
一电源管理单元,接收一唤醒指令而产生一第一控制信号以及以一第二控制信号;
一电压调节器,根据上述第一控制信号而产生一供应电压;
一时钟产生器,根据上述第二控制信号而产生具有一第一频率的一时钟信号,且于产生上述时钟信号后的一既定时间,上述时钟信号具有一第二频率;以及
一数字电路,接收上述供应电压进行供电,且根据上述时钟信号进行操作。
2.如权利要求1所述的电子装置,其特征在于,上述第一频率小于上述第二频率,其中当上述时钟产生器根据上述第一控制信号而产生上述时钟信号时,上述时钟信号具有上述第一频率,其中在上述时钟信号产生后经上述既定时间,上述时钟信号自上述第一频率逐渐上升至上述第二频率。
3.如权利要求1所述的电子装置,其特征在于,当上述电源管理单元接收到上述唤醒指令时,上述电子装置自一低功耗模式恢复至一正常操作模式,其中上述电源管理单元利用上述第一控制信号,而将上述电压调节器唤醒至一高效能模式。
4.如权利要求3所述的电子装置,其特征在于,当上述电子装置操作于上述低功耗模式时,上述时钟产生器停止产生上述时钟信号。
5.如权利要求1所述的电子装置,其特征在于,上述数字电路包括一中央处理器以及一周边装置。
6.一种供电方法,其特征在于,用以对一数字电路进行供电,包括:
接收一唤醒指令;
根据上述唤醒指令,产生一供应电压以及一时钟信号,其中上述时钟信号于一既定时间,自一第一频率改变为一第二频率;以及
将上述供应电压以及上述时钟信号提供至上述数字电路,使得上述数字电路以上述供应电压进行供电,且根据上述时钟信号进行操作。
7.如权利要求6所述的供电方法,其特征在于,上述第一频率小于上述第二频率,其中在上述既定时间内,上述时钟信号自上述第一频率逐渐上升至上述第二频率。
8.如权利要求6所述的供电方法,其特征在于,上述第一频率小于上述第二频率,其中当一时钟产生器根据一第一控制信号而产生上述时钟信号时,上述时钟信号具有上述第一频率,其中在上述时钟信号产生后经上述既定时间,上述时钟信号自上述第一频率改变为上述第二频率。
9.如权利要求6所述的供电方法,其特征在于,在上述接收上述唤醒指令的步骤之前,不产生上述时钟信号。
10.如权利要求6所述的供电方法,其特征在于,上述数字电路包括一中央处理器以及一周边装置。
CN202111540941.0A 2020-12-30 2021-12-16 电子装置及其供电方法 Active CN114690845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109146778 2020-12-30
TW109146778A TWI766514B (zh) 2020-12-30 2020-12-30 電子裝置及其供電方法

Publications (2)

Publication Number Publication Date
CN114690845A true CN114690845A (zh) 2022-07-01
CN114690845B CN114690845B (zh) 2024-04-09

Family

ID=82136326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111540941.0A Active CN114690845B (zh) 2020-12-30 2021-12-16 电子装置及其供电方法

Country Status (2)

Country Link
CN (1) CN114690845B (zh)
TW (1) TWI766514B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056127A1 (en) * 2001-09-19 2003-03-20 John Vaglica CPU powerdown method and apparatus therefor
CN103163940A (zh) * 2011-12-12 2013-06-19 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统
CN104516296A (zh) * 2014-12-26 2015-04-15 北京兆易创新科技股份有限公司 一种基于外设模块的微控制器系统的唤醒方法及外设模块
CN105824393A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 片上系统、管理其功率的方法和电子装置
CN110502065A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 时钟管理电路及时钟管理方法
CN111338451A (zh) * 2018-12-18 2020-06-26 新唐科技股份有限公司 控制电路及快速设定电源模式的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387866B (zh) * 2008-10-27 2013-03-01 Tatung Co 頻率調整方法及使用此方法的電子裝置與電腦程式產品
US11079834B2 (en) * 2017-02-27 2021-08-03 Ubilite, Inc. Systems and methods for power management in low power communication device and system
TWI690844B (zh) * 2019-02-01 2020-04-11 新唐科技股份有限公司 電子裝置及裝置喚醒方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056127A1 (en) * 2001-09-19 2003-03-20 John Vaglica CPU powerdown method and apparatus therefor
CN103163940A (zh) * 2011-12-12 2013-06-19 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统
CN104516296A (zh) * 2014-12-26 2015-04-15 北京兆易创新科技股份有限公司 一种基于外设模块的微控制器系统的唤醒方法及外设模块
CN105824393A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 片上系统、管理其功率的方法和电子装置
CN110502065A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 时钟管理电路及时钟管理方法
CN111338451A (zh) * 2018-12-18 2020-06-26 新唐科技股份有限公司 控制电路及快速设定电源模式的方法

Also Published As

Publication number Publication date
TWI766514B (zh) 2022-06-01
CN114690845B (zh) 2024-04-09
TW202225909A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR100866604B1 (ko) 전원제어 장치 및 전원제어 방법
US20200264691A1 (en) Hierarchical power management unit for low power and low duty cycle devices
US8593013B2 (en) Switching control method capable of continuously providing power and related apparatus and power supply system
US7554365B2 (en) Glitch-free clock switching circuit
US11558055B2 (en) Clock-gating synchronization circuit and method of clock-gating synchronization
JPWO2003085501A1 (ja) 多電源半導体集積回路
US8190929B2 (en) Computer system
CN116700412A (zh) 低功耗系统、微控制器、芯片及控制方法
JP4960179B2 (ja) データ処理装置、電源電圧生成回路及びその電源電圧生成方法
CN114690845A (zh) 电子装置及其供电方法
CN219574672U (zh) 低功耗系统、微控制器及芯片
US20150309560A1 (en) Portable electronic device and core swapping method thereof
CN100361040C (zh) 一种soc架构下的处理器核动态变频装置和方法
CN101872997A (zh) 连续提供电源的切换控制方法及其装置与电源供应系统
JP2004047810A (ja) 半導体集積回路
CN111243634B (zh) 电力控制电路和包括该电力控制电路的半导体装置
JP4928200B2 (ja) データ処理装置およびその制御方法
US6646473B1 (en) Multiple supply voltage dynamic logic
US7313713B2 (en) Sequential/combinational logic transistor segregation for standby power and performance optimization
CN109683975B (zh) 一种用于唤醒处理器的电路和方法
CN1332287C (zh) 电源管理的频率电压装置及频率电压控制的方法
CN112394804A (zh) 电源调控装置、计算机系统及其相关电源调控方法
CN112579182B (zh) 芯片的唤醒控制系统和方法、及休眠控制系统和方法
CN113472341B (zh) 一种控制电路
CN210488357U (zh) 一种电源路径管理电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant