KR20200051034A - 주석 또는 주석 합금 도금액 - Google Patents

주석 또는 주석 합금 도금액 Download PDF

Info

Publication number
KR20200051034A
KR20200051034A KR1020207011532A KR20207011532A KR20200051034A KR 20200051034 A KR20200051034 A KR 20200051034A KR 1020207011532 A KR1020207011532 A KR 1020207011532A KR 20207011532 A KR20207011532 A KR 20207011532A KR 20200051034 A KR20200051034 A KR 20200051034A
Authority
KR
South Korea
Prior art keywords
tin
acid
surfactant
plating solution
alloy plating
Prior art date
Application number
KR1020207011532A
Other languages
English (en)
Other versions
KR102221566B1 (ko
Inventor
마미 와타나베
교카 스스키
기요타카 나카야
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Priority claimed from PCT/JP2018/039332 external-priority patent/WO2019082884A1/ja
Publication of KR20200051034A publication Critical patent/KR20200051034A/ko
Application granted granted Critical
Publication of KR102221566B1 publication Critical patent/KR102221566B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(A) 적어도 제 1 주석염을 함유하는 가용성염과, (B) 유기산 및 무기산에서 선택된 산 또는 그 염과, (C) 다음의 일반식 (1) 로 나타내는 폴리옥시에틸렌비스페놀에테르로 이루어지는 페닐계 계면 활성제와, (D) 레벨링제를 함유한다.
Figure pct00008

단, 식 (1) 중, X 는 CaH2a (a ＝ 1 또는 3) 이고, m 은 2 ∼ 12 이다.

Description

주석 또는 주석 합금 도금액
본 발명은, 반도체 집적 회로 칩을 회로 기판에 탑재할 때에 기판 상에 주석 또는 주석 합금의 돌기 전극이 되는 범프를 제조하기 위한 주석 또는 주석 합금의 도금액에 관한 것이다. 더욱 상세하게는, 범프 직경이 상이한 패턴이어도, 기판 상의 비아에 대한 비아 필링성이 우수하고, 또한 형성된 범프의 높이가 균일해지는 주석 또는 주석 합금 도금액에 관한 것이다.
본원은, 2017년 10월 24일에 일본에 출원된 일본 특허출원 2017-205203호 및 2018년 10월 19일에 일본에 출원된 일본 특허출원 2018-197082호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
반도체 집적 회로 칩 (이하, 반도체 칩이라고 한다) 을 탑재하는 회로 기판에서는, 경박 단소에 대응하기 위하여, 패키지 기판 면적을, 기판에 탑재하는 반도체 칩과 거의 동등한 정도로 소형화한 CSP (Chip Size/scale Package) 형의 반도체 장치가 현재 주로 제조되고 있다. 이 회로 기판과 반도체 칩을 접속하기 위해서는, 기판측의 비아 동체부인 비아 개구부를 주석 또는 주석 합금으로 충전하여 돌기상의 금속 단자의 돌기 전극인 범프를 형성하고, 이 범프에 반도체 칩을 장전하고 있다.
종래, 이 주석 또는 주석 합금 재료의 충전에 의해 범프를 형성하려면, 주석계 솔더 페이스트 등의 도전성 페이스트나 주석계 솔더 볼을 비아 동체부에 충전하거나, 혹은 주석 또는 주석 합금의 도금액을 사용하여 전기 도금법으로 비아 내에 주석 도금 퇴적층을 형성한 후, 열처리에 의해 도전성 페이스트, 솔더 볼 또는 주석 도금 퇴적층을 용융시켰다.
전기 도금법으로 범프를 형성하는 일반적인 방법을 도 1 을 참조하여 설명한다. 도 1(a) 에 나타내는 바와 같이, 배선 등이 실시된 기판 (1) 의 표면에 개구부를 갖는 솔더 레지스트 패턴을 형성한다. 이어서, 솔더 레지스트층 (2) 의 표면에 무전해 도금을 실시하고, 급전을 위한 구리 시트층 (3) 을 형성한다. 다음으로, 구리 시트층 (3) 의 표면에 드라이 필름 레지스트층 (4) 을 형성하고, 솔더 레지스트층 (2) 의 개구부와 접속하도록, 개구부를 갖는 드라이 필름 레지스트 패턴을 형성한다. 다음으로, 상기 구리 시트층 (3) 을 통하여 급전함으로써, 드라이 필름 레지스트 패턴의 비아 (6) 의 내부에 전기 주석 도금을 실시하고, 구리 시트층 (3) 상의 비아 (6) 내에 주석 도금 퇴적층 (7) (주석 도금 피막) 을 형성한다. 다음으로, 드라이 필름 레지스트층과 구리 시트층을 순차 제거한 후, 남은 주석 도금 퇴적층을 리플로 처리에 의해 용융시키고, 도 1(b) 에 나타내는 바와 같이, 주석 범프 (8) 를 형성한다.
지금까지, 전기 도금법을 사용하여 주석 또는 주석 합금 범프를 형성할 때에는, 주석 또는 주석 합금 도금액의 함유 성분을 바꿈으로써, 기판 상의 비아에 대한 비아 필링성이나 범프 내의 보이드의 억제에 관한 개선이 이루어져 왔다 (예를 들어, 특허문헌 1, 2, 3, 4 참조).
특허문헌 1 에는, 특정한 α,β-불포화알데히드 또는 특정한 α,β-불포화케톤의 화합물을 함유하는 주석 또는 주석 합금 도금액이 개시되어 있다. 이 특허문헌 1 에는, 이 도금액은 비아 필 효과가 높고, 이 도금액을 사용하면 오목부에 선택적으로 주석 도금이 퇴적되기 때문에, 실질적으로 공극을 갖지 않는 주석 도금 퇴적물이 얻어지는 것, 형성된 주석 도금 피막 표면에 그을음이나 이상 석출이 발생하지 않기 때문에, 솔더링성이나 내변색성 등이 우수한 실용적이고 양호한 외관을 갖는 주석 도금 피막이 얻어지는 것이 기재되어 있다.
또 특허문헌 2 에는, (a) 카르복실기 함유 화합물과, (b) 카르보닐기 함유 화합물을 함유하고, 성분 (a) 가 1.3 g/ℓ 이상 및 성분 (b) 가 0.3 g/ℓ 이상인 주석 또는 주석 합금 도금액이 개시되어 있다. 이 특허문헌 2 에는, 이 도금액은, 블라인드 비아 또는 스루홀을 갖는 피도금물에 전기 도금함으로써, 블라인드 비아 또는 스루홀을 신뢰성 높게 단시간에 충전할 수 있는 것, 및 반도체의 3 차원 실장이나 프린트 배선판에 있어서의 블라인드 비아 또는 스루홀의 충전 공정이나 실리콘 관통 전극의 형성에 이용할 수 있는 것이 기재되어 있다.
또 특허문헌 3 에는, 무기산 및 유기산, 그리고 그 수용성염과, 계면 활성제와, 레벨링제를 함유하는 주석 또는 주석 합금 도금액이 개시되어 있다. 여기서, 계면 활성제는, 폴리옥시알킬렌페닐에테르 또는 그 염, 및 폴리옥시알킬렌 다고리 페닐에테르 또는 그 염으로 이루어지는 군에서 선택되는 적어도 1 종의 비이온 계면 활성제이고, 폴리옥시알킬렌페닐에테르를 구성하는 페닐, 및 폴리옥시알킬렌 다고리 페닐에테르를 구성하는 다고리 페닐은, 탄소수 1 ∼ 24 의 알킬기, 또는 하이드록시기로 치환되어 있어도 되고, 레벨링제는, 지방족 알데히드, 방향족 알데히드, 지방족 케톤, 및 방향족 케톤으로 이루어지는 군에서 선택되는 적어도 1 종과 ; α,β-불포화카르복실산 혹은 그 아미드, 또는 이들의 염이다. 이 특허문헌 3 에는, 특정한 비이온 계면 활성제와 특정한 2 종류의 레벨링제를 함유하기 때문에, 리세스 매립성이 우수하고, 또한 보이드의 발생을 억제할 수 있고, 이로써, 이 도금액을 사용하면, 리세스가 없어 평활하고, 게다가 리플로 후의 보이드도 발생하지 않는 양호한 범프를 제공할 수 있는 것이 기재되어 있다.
또한, 특허문헌 4 에는, (A) 제 1 주석염과, 제 1 주석염 및 은, 구리, 비스무트, 니켈, 인듐, 금에서 선택된 금속의 염의 혼합물 중 어느 것으로 이루어지는 가용성염과, (B) 산 또는 그 염과, (C) 방향족 및 지방족 알데히드, 방향족 및 지방족 케톤, 불포화카르복실산류, 방향족 카르복실산류로 이루어지는 군에서 선택된 충전용 유기 화합물과, (D) 논이온계 계면 활성제를 함유하는 돌기 전극 형성용의 전기 주석 또는 주석 합금 도금액이 개시되어 있다. 이 특허문헌 4 에는, 이 도금액은, 주석계 재료의 석출을 억제하는 특정한 화합물 (C) 에 성분 (D) 를 조합하여 사용하기 때문에, 비아 상부의 석출을 효과적으로 억제하고, 주석계 재료의 석출을 비아 바닥부로부터 우선적으로 비아 상방을 향하여 진행시킬 수 있고, 따라서 보이드의 발생을 방지하면서 원활하게 비아 충전할 수 있고, 결과적으로, 리플로하거나, 혹은 리플로하지 않고 돌기 전극을 양호하게 형성할 수 있어, 접합 강도나 전기 특성이 우수한 것이 기재되어 있다.
일본 공개특허공보 2014-125662호 (청구항 2, 단락 [0020]) 일본 공개특허공보 2015-007276호 (청구항 1, 단락 [0011], [0012]) 일본 공개특허공보 2015-193916호 (청구항 1, 단락 [0019]) 일본 공개특허공보 2016-074963호 (청구항 1, 단락 [0019])
최근에는, 하나의 회로 기판 상에, 범프 직경이나 범프 피치가 상이한 배선 패턴이 혼재하게 되어 오고 있다. 그러한 복잡한 배선 패턴에 있어서, 범프 직경이나 범프 피치가 상이한 경우도 모든 범프를 균일한 높이로 형성할 것이 요구되고 있다. 상기 특허문헌 1 ∼ 4 의 주석 또는 주석 합금 도금액에 의하면, 범프 내의 보이드의 발생이 억제되고, 기판 상의 비아에 신뢰성이 높게 단시간에 충전할 수 있고, 비아 필링성이나 외관이 우수한 특징이 있다. 그러나, 이들의 문헌에 있어서의 기판용 도금액은, 범프의 높이 균일성을 도모하는 것을 그 과제로 하고 있지 않다.
구체적으로는, 도 2 에 나타내는 바와 같이, 범프 직경이 상이한 패턴의 경우, 종래의 주석 또는 주석 합금 도금액을 사용하여 도금을 실시하면, 소직경 혹은 대직경 중 어느 쪽의 비아 필링성을 양호하게 하는 것은 가능하지만, 다른 일방의 비아 필링성이 저하된다. 즉, 소직경 및 대직경의 비아가 양방 존재하는 기판에 있어서, 양방의 비아에 대해 동시에 도금하는 경우, 비아 필링성이 양호하게 양방의 비아에 도금하는 것이 곤란하였다. 이와 같이, 비아 필링성이 상이한 비아가 존재하고 있는 경우 (도 2(b)), 리플로 후의 범프의 높이 편차가 커져, 범프의 높이 균일성을 도모할 수 없다 (도 2(d)). 따라서, 범프의 높이 균일성 (도 2(c)) 을 도모하려면, 도 2(a) 에 나타내는 바와 같이, 소직경 및 대직경의 양방의 비아에 대한 비아 필링성을 양호하게 할 필요가 있다.
본 발명의 목적은, 범프 직경이 상이한 패턴이어도, 기판 상의 비아에 대한 비아 필링성이 우수하고, 또한 형성된 범프의 높이가 균일해지는 주석 또는 주석 합금 도금액을 제공하는 것에 있다.
본 발명의 제 1 관점은, (A) 적어도 제 1 주석염을 함유하는 가용성염과, (B) 유기산 및 무기산에서 선택된 산 또는 그 염과, (C) 계면 활성제와, (D) 레벨링제를 함유하는 주석 또는 주석 합금 도금액으로서, 계면 활성제가 페닐계 계면 활성제를 함유하고, 페닐계 계면 활성제가 다음의 일반식 (1) 로 나타내는 폴리옥시에틸렌비스페놀에테르인 것을 특징으로 한다.
[화학식 1]
Figure pct00001
단, 식 (1) 중, X 는 CaH2a (a ＝ 1 또는 3) 이고, m 은 2 ∼ 12 이다.
본 발명의 제 2 관점은, 제 1 관점에 기초하는 발명으로서, 추가로 페닐계 계면 활성제와는 다른 계면 활성제, 산화 방지제 및 탄소수 1 ∼ 3 의 알코올 중, 2 개 이상을 추가로 함유하는 것을 특징으로 한다.
본 발명의 제 3 관점은, 제 1 또는 제 2 관점에 기재된 주석 또는 주석 합금 도금액을 사용하여, 기판 상에 주석 또는 주석 합금 도금 퇴적층을 형성한 후, 리플로 처리를 하여 범프를 형성하는 방법이다.
본 발명의 제 4 관점은, 제 3 관점에 기재된 방법에 의해 형성된 범프를 사용하여 회로 기판을 제조하는 방법이다.
본 발명의 제 1 관점의 주석 또는 주석 합금 도금액에서는, 페닐계 계면 활성제가, 일반식 (1) 에 있어서의 X 의 a 및 폴리옥시에틸렌기의 m 을 각각 소정의 범위로 한 특정한 페닐 구조를 가짐으로써, 도금시에, Sn 이온의 석출을 억제하여, 도금 대상 표면에 양호하게 도금하는 것을 가능하게 한다. 특히 이 도금액에 의하면, 범프 직경이 상이한 패턴인 경우, 범프 직경이 크거나 혹은 작아도, 분극 저항이 크기 때문에, 기판 상의 비아에 대한 비아 필링성이 우수하고, 또한 형성된 범프의 높이가 균일해진다.
본 발명의 제 2 관점의 주석 또는 주석 합금 도금액에서는, 페닐계 계면 활성제와는 다른 계면 활성제, 산화 방지제 및 탄소수 1 ∼ 3 의 알코올 중, 2 개 이상을 추가로 함유함으로써, 다음의 효과를 발휘한다. 페닐계 계면 활성제와는 다른 계면 활성제는 도금액의 안정화, 용해성의 향상 등의 효과를 발휘한다. 또 산화 방지제는 가용성 제 1 주석염의 제 2 주석염에 대한 산화를 방지한다. 또한 알코올은, 계면 활성제의 용해성의 향상에 효과를 발휘한다.
본 발명의 제 3 관점의 범프의 형성 방법에서는, 상기 주석 또는 주석 합금 도금액을 사용하여, 기판 상에 주석 또는 주석 도금 퇴적층을 형성한 후, 리플로 처리를 하여 범프를 형성함으로써, 범프 직경이 상이한 패턴이어도, 높이가 균일한 범프를 형성할 수 있다.
본 발명의 제 4 관점의 회로 기판의 제조 방법에서는, 제 3 관점의 방법에 의해 형성된 범프를 사용하여 회로 기판을 제조함으로써, 전기적인 접속 불량이 없는 신뢰성이 높은 반도체 장치를 제조할 수 있다.
도 1(a) 는, 본 발명의 비아 내에 도금 퇴적층이 형성된 단면 구성도이고, 도 1(b) 는, 드라이 필름 및 구리 시트층을 박리하고, 도금 퇴적층을 가열한 후의 단면 구성도이다.
도 2(a) 는, 범프 직경 (비아 직경) 이 상이한 패턴으로 도금 퇴적층이 균일하게 형성된 예를 나타내는 단면 구성도이고, 도 2(b) 는, 범프 직경 (비아 직경) 이 상이한 패턴으로 도금 퇴적층이 불균일하게 형성된 예를 나타내는 단면 구성도이고, 도 2(c) 는, 도 2(a) 에 있어서 드라이 필름 및 구리 시트층을 박리하고, 도금 퇴적층을 가열한 후, 형성된 범프의 높이가 균일해진 예를 나타내는 단면 구성도이고, 도 2(d) 는, 도 2(b) 에 있어서 드라이 필름 및 구리 시트층을 박리하고, 도금 퇴적층을 가열한 후, 형성된 범프의 높이가 불균일한 예를 나타내는 단면 구성도이다.
다음으로 본 발명을 실시하기 위한 형태를 설명한다.
본 발명의 주석 또는 주석 합금 도금액은, (A) 적어도 제 1 주석염을 함유하는 가용성염과, (B) 유기산 및 무기산에서 선택된 산 또는 그 염과, (C) 계면 활성제와, (D) 레벨링제를 함유한다. 이 계면 활성제는 페닐계 계면 활성제를 함유하고, 페닐계 계면 활성제가 상기 일반식 (1) 로 나타내는 폴리옥시에틸렌비스페놀에테르이다.
상기 가용성염은, 제 1 주석염과, 이 제 1 주석염 및 은, 구리, 비스무트, 니켈, 안티몬, 인듐, 아연으로 이루어지는 군에서 선택된 금속의 염의 혼합물 중 어느 것으로 이루어진다.
본 발명의 주석 합금은, 주석과, 은, 구리, 비스무트, 니켈, 안티몬, 인듐, 아연에서 선택된 소정 금속의 합금으로서, 예를 들어, 주석-은 합금, 주석-구리 합금, 주석-비스무트 합금, 주석-니켈 합금, 주석-안티몬 합금, 주석-인듐 합금, 주석-아연 합금의 2 원 합금, 주석-구리-비스무트, 주석-구리-은 합금 등의 3 원 합금을 들 수 있다.
따라서, 본 발명의 가용성염 (A) 는 도금액 중에서 Sn2＋, Ag＋, Cu＋, Cu2＋, Bi3＋, Ni2＋, Sb3＋, In3＋, Zn2＋ 등의 각종 금속 이온을 생성하는 임의의 가용성염을 의미하고, 예를 들어, 당해 금속의 산화물, 할로겐화물, 무기산 또는 유기산의 당해 금속염 등을 들 수 있다.
금속 산화물로는, 산화제 1 주석, 산화구리, 산화니켈, 산화비스무트, 산화안티몬, 산화인듐, 산화아연 등을 들 수 있고, 금속의 할로겐화물로는, 염화제 1 주석, 염화비스무트, 브롬화비스무트, 염화제 1 구리, 염화제 2 구리, 염화니켈, 염화안티몬, 염화인듐, 염화아연 등을 들 수 있다.
무기산 또는 유기산의 금속염으로는, 황산구리, 황산제 1 주석, 황산비스무트, 황산니켈, 황산안티몬, 질산비스무트, 질산은, 질산구리, 질산안티몬, 질산인듐, 질산니켈, 질산아연, 아세트산구리, 아세트산니켈, 탄산니켈, 주석산나트륨, 붕불화제 1 주석, 메탄술폰산제 1 주석, 메탄술폰산은, 메탄술폰산구리, 메탄술폰산비스무트, 메탄술폰산니켈, 메탄술폰산인듐, 비스메탄술폰산아연, 에탄술폰산제 1 주석, 2-하이드록시프로판술폰산비스무트 등을 들 수 있다.
본 발명의 산 또는 그 염 (B) 는, 유기산 및 무기산, 혹은 그 염에서 선택된다. 상기 유기산에는, 알칸술폰산, 알칸올술폰산, 방향족 술폰산 등의 유기 술폰산, 혹은 지방족 카르복실산 등을 들 수 있고, 무기산에는, 붕불화수소산, 규불화수소산, 술팜산, 염산, 황산, 질산, 과염소산 등을 들 수 있다. 그 염은, 알칼리 금속의 염, 알칼리 토금속의 염, 암모늄염, 아민염, 술폰산염 등이다. 당해 성분 (B) 는, 금속염의 용해성이나 배수 처리의 용이성의 관점에서 유기 술폰산이 바람직하다.
상기 알칸술폰산으로는, 화학식 CnH2n＋1SO3H (예를 들어, n ＝ 1 ∼ 5, 바람직하게는 1 ∼ 3) 로 나타나는 것을 사용할 수 있고, 구체적으로는, 메탄술폰산, 에탄술폰산, 1-프로판술폰산, 2-프로판술폰산, 1-부탄술폰산, 2-부탄술폰산, 펜탄술폰산 등의 외에, 헥산술폰산, 데칸술폰산, 도데칸술폰산 등을 들 수 있다.
상기 알칸올술폰산으로는, 화학식 CpH2p＋1-CH(OH)-CqH2q-SO3H (예를 들어, p ＝ 0 ∼ 6, q ＝ 1 ∼ 5) 로 나타나는 것을 사용할 수 있고, 구체적으로는, 2-하이드록시에탄-1-술폰산, 2-하이드록시프로판-1-술폰산, 2-하이드록시부탄-1-술폰산, 2-하이드록시펜탄-1-술폰산 등의 외에, 1-하이드록시프로판-2-술폰산, 3-하이드록시프로판-1-술폰산, 4―하이드록시부탄-1-술폰산, 2-하이드록시헥산-1-술폰산, 2-하이드록시데칸-1-술폰산, 2-하이드록시도데칸-1-술폰산 등을 들 수 있다.
상기 방향족 술폰산은, 기본적으로는 벤젠술폰산, 알킬벤젠술폰산, 페놀술폰산, 나프탈렌술폰산, 알킬나프탈렌술폰산 등으로서, 구체적으로는, 1-나프탈렌술폰산, 2-나프탈렌술폰산, 톨루엔술폰산, 자일렌술폰산, p-페놀술폰산, 크레졸술폰산, 술포살리실산, 니트로벤젠술폰산, 술포벤조산, 디페닐아민-4―술폰산 등을 들 수 있다.
상기 지방족 카르복실산으로는, 예를 들어, 아세트산, 프로피온산, 부티르산, 시트르산, 타르타르산, 글루콘산, 술포숙신산, 트리플루오로아세트산 등을 들 수 있다.
본 발명의 계면 활성제에 함유되는 페닐계 계면 활성제는, 다음의 일반식 (1) 로 나타내는 폴리옥시에틸렌비스페놀에테르이다.
[화학식 2]
Figure pct00002
단, 식 (1) 중, X 는 CaH2a (a ＝ 1 또는 3) 이고, m 은 2 ∼ 12 이다. 여기서, m 이 2 미만에서는, 도금액 중으로의 용해가 곤란하거나, 도금의 외관 이상이 발생하거나 하는 문제가 있고, 12 를 초과하면, 비아 필링성이 떨어지거나, 도금의 외관 이상이 발생하거나 하는 문제가 있다. 또한, m 은 5 ∼ 10 인 것이 바람직하다. 또한, 상기 일반식 (1) 로 나타내는 폴리옥시에틸렌비스페놀에테르는, 오르토, 메타 및 파라의 각 이성체, 그리고 이들의 혼합 이성체를 함유하는 경우도 있다.
본 발명의 레벨링제 (D) 는, 도금 피막을 균일하고 또한 치밀하게 형성함과 함께 도금 피막을 평활하게 하기 위하여 첨가하여, 비아 필링성을 높이고, 보이드의 발생을 억제하기 위하여, 제 1 레벨링제 (D-1) 및 제 2 레벨링제 (D-2) 의 2 종류가 사용된다. 제 1 레벨링제 (D-1) 로는, 지방족 알데히드, 방향족 알데히드, 지방족 케톤 및 방향족 케톤으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상을 들 수 있고, 제 2 레벨링제 (D-2) 로는, α,β-불포화카르복실산 또는 그 아미드, 혹은 이들의 염을 들 수 있다.
제 1 레벨링제 (D-1) 은, 알데히드나 케톤을 함유하는 카르보닐 화합물이고, 제 2 레벨링제 (D-2) 의 α,β-불포화카르복실산은 함유하지 않는다. 구체적으로는, 다음의 것이 예시된다. 지방족 알데히드로는, 포름알데히드, 아세트알데히드, 알릴알데히드 등을 들 수 있다. 또, 방향족 알데히드로는, 벤즈알데히드, 2-클로로벤즈알데히드, 3-클로로벤즈알데히드, 4-클로로벤즈알데히드, 2,4-디클로로벤즈알데히드, 2,6-디클로로벤즈알데히드, 2,4,6-트리클로로벤즈알데히드, 1-나프토알데히드, 2-나프토알데히드, 2-하이드록시벤즈알데히드, 3-하이드록시벤즈알데히드, 4-하이드록시벤즈알데히드, 2-메틸벤즈알데히드, 3-메틸벤즈알데히드, 4-메틸벤즈알데히드, m-아니스알데히드, o-아니스알데히드, p-아니스알데히드 등을 들 수 있다. 또, 지방족 케톤으로는, 아세틸아세톤 등을 들 수 있다. 또한, 방향족 케톤으로는, 벤질리덴아세톤 (벤잘아세톤과 동일한 의미), 2-클로로아세토페논, 3-클로로아세토페논, 4-클로로아세토페논, 2,4-디클로로아세토페논, 2,4,6-트리클로로아세토페논 등을 들 수 있다. 이들은, 단독으로 사용해도 되고, 2 종 이상을 사용해도 된다. 전기 도금욕 중에서 차지하는 제 1 레벨링제 (D-1) 의 바람직한 함유량 (단독으로 함유할 때는 단독의 양이고, 2 종 이상을 함유할 때는 이들의 합계량) 은, 0.001 g/ℓ ∼ 0.3 g/ℓ 이고, 보다 바람직하게는 0.01 g/ℓ ∼ 0.25 g/ℓ 이다. 상기 성분의 함유량이 적으면 그 첨가 효과가 충분하지 않고, 한편, 상기 성분의 함유량이 지나치게 많으면, 도금 피막의 평활화를 저해할 우려가 있다.
제 2 레벨링제 (D-2) 로는, 아크릴산, 메타크릴산, 피콜린산, 크로톤산, 3-클로로아크릴산, 3,3-디메틸아크릴산, 2,3-디메틸아크릴산, 아크릴산메틸, 아크릴산에틸, n-부틸아크릴레이트, 이소부틸아크릴레이트, 2-에틸헥실아크릴레이트, 에틸메타크릴레이트, n-부틸메타크릴레이트, 이소부틸메타크릴레이트, 2-하이드록시에틸메타크릴레이트, 2-하이드록시프로필메타크릴레이트, 2-디메틸아미노에틸메타크릴레이트, 메타크릴산 무수물, 메틸메타크릴산 등을 들 수 있다. 또, 제 2 레벨링제 (D-2) 에는, α,β-불포화카르복실산의 아미드 (예를 들어, 아크릴아미드 등) 나, α,β-불포화카르복실산의 염 (예를 들어, 칼륨, 나트륨, 암모늄 등의 염) 도 함유된다. 전기 도금욕 중에서 차지하는 제 2 레벨링제 (D-2) 의 바람직한 함유량 (단독으로 함유할 때는 단독의 양이고, 2 종 이상을 함유할 때는 이들의 합계량) 은, 0.01 g/ℓ ∼ 50 g/ℓ 이고, 보다 바람직하게는 0.05 g/ℓ ∼ 30 g/ℓ, 더욱 바람직하게는 0.05 g/ℓ ∼ 10 g/ℓ 이다. 상기 성분의 함유량이 적으면 그 첨가 효과가 충분하지 않고, 한편, 상기 성분의 함유량이 지나치게 많으면, 도금 피막의 평활화를 저해할 우려가 있다.
본 발명의 주석 또는 주석 합금 도금액에는, 페닐계 계면 활성제와는 다른 계면 활성제 (E), 산화 방지제 (F) 및 탄소수 1 ∼ 3 의 알코올 (G) 중, 2 이상을 추가로 함유하는 것이 바람직하다.
이 경우 외의 계면 활성제 (E) 로는, 통상적인 아니온계 계면 활성제, 카티온계 계면 활성제, 논이온계 계면 활성제 및 양쪽성 계면 활성제를 들 수 있다.
아니온계 계면 활성제로는, 폴리옥시에틸렌 (에틸렌옥사이드 : 12 몰 함유) 노닐에테르황산나트륨 등의 폴리옥시알킬렌알킬에테르황산염, 폴리옥시에틸렌 (에틸렌옥사이드 : 12 몰 함유) 도데실페닐에테르황산나트륨 등의 폴리옥시알킬렌알킬페닐에테르황산염, 도데실벤젠술폰산나트륨 등의 알킬벤젠술폰산염, 1-나프톨-4-술폰산나트륨, 2-나프톨-3,6-디술폰산디나트륨 등의 나프톨술폰산염, 디이소프로필 나프탈렌술폰산나트륨, 디부틸나프탈렌술폰산나트륨 등의 (폴리)알킬나프탈렌술폰산염, 도데실황산나트륨, 올레일황산나트륨 등의 알킬황산염 등을 들 수 있다.
카티온계 계면 활성제로는, 모노 ∼ 트리알킬아민염, 디메틸디알킬암모늄염, 트리메틸알킬암모늄염, 도데실트리메틸암모늄염, 헥사데실트리메틸암모늄염, 옥타데실트리메틸암모늄염, 도데실디메틸암모늄염, 옥타데세닐디메틸에틸암모늄염, 도데실디메틸벤질암모늄염, 헥사데실디메틸벤질암모늄염, 옥타데실디메틸벤질암모늄염, 트리메틸벤질암모늄염, 트리에틸벤질암모늄염, 헥사데실피리디늄염, 도데실피리디늄염, 도데실피콜리늄염, 도데실이미다졸리늄염, 올레일이미다졸리늄염, 옥타데실아민아세테이트, 도데실아민아세테이트 등을 들 수 있다.
논이온계 계면 활성제로는, 당 에스테르, 지방산 에스테르, C1 ∼ C25 알콕실인산(염), 소르비탄에스테르, C1 ∼ C22 지방족 아미드 등에 에틸렌옥사이드 (EO) 및/또는 프로필렌옥사이드 (PO) 를 2 ∼ 300 몰 부가 축합시킨 것, 실리콘계 폴리옥시에틸렌에테르, 실리콘계 폴리옥시에틸렌에스테르, 불소계 폴리옥시에틸렌에테르, 불소계 폴리옥시에틸렌에스테르, 에틸렌옥사이드 및/또는 프로필렌옥사이드와 알킬아민 또는 디아민의 축합 생성물의 황산화 혹은 술폰화 부가물 등을 들 수 있다.
양쪽성 계면 활성제로는, 베타인, 카르복시베타인, 이미다졸리늄베타인, 술포베타인, 아미노카르복실산 등을 들 수 있다.
상기 산화 방지제 (F) 는, 가용성 제 1 주석염의 제 2 주석염에 대한 산화를 방지하기 위하여 사용된다. 산화 방지제로는, 차아인산류를 비롯하여, 아스코르브산 또는 그 염, 페놀술폰산 (Na), 크레졸술폰산 (Na), 하이드로퀴논술폰산 (Na), 하이드로퀴논, α 또는 β-나프톨, 카테콜, 레조르신, 플로로글루신, 하이드라진, 페놀술폰산, 카테콜술폰산, 하이드록시벤젠술폰산, 나프톨술폰산, 혹은 이들의 염 등을 들 수 있다.
상기 탄소수가 1 ∼ 3 인 알코올 (G) 는, 상기 계면 활성제의 용해성을 향상시키기 위하여 사용된다. 알코올로는, 메탄올, 에탄올, 1-프로판올, 2-프로판올 등을 들 수 있다. 알코올은, 1 종 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
페닐계 계면 활성제 (C) 의 도금액 중에 있어서의 함유량은 0.5 g/ℓ ∼ 50 g/ℓ, 바람직하게는 1 g/ℓ ∼ 5 g/ℓ 이다. 함유량이 하한치 미만에서는, Sn 이온의 공급 과다에 의해, 덴드라이트 등의 도금 불량이 발생한다. 또 상한치를 초과하면, 도금 대상 표면에 Sn 이온이 잘 도달되지 않게 되어 비아 필링성이 떨어지는 (저하되는) 문제가 있다.
또, 상기 소정의 가용성 금속염 (A) 는 단용 또는 병용할 수 있고, 도금액 중에서의 함유량은 30 g/ℓ ∼ 100 g/ℓ, 바람직하게는 40 g/ℓ ∼ 60 g/ℓ 이다. 함유량이 적정 범위보다 적으면 생산성이 떨어지고, 함유량이 많아지면 도금액의 비용이 상승한다.
무기산, 유기산 또는 그 염 (B) 는 단용 또는 병용할 수 있고, 도금액 중에서의 함유량은 80 g/ℓ ∼ 300 g/ℓ, 바람직하게는 100 g/ℓ ∼ 200 g/ℓ 이다. 함유량이 적정 범위보다 적으면 도전율이 낮아 전압이 상승하고, 함유량이 많아지면 도금액의 점도가 상승하여 도금액의 교반 속도가 저하된다.
한편, 본 발명의 전기 도금액의 액온은 일반적으로 70 ℃ 이하, 바람직하게는 10 ∼ 40 ℃ 이다. 전기 도금에 의한 도금막 형성시의 전류 밀도는, 0.1 A/dm2 이상 100 A/dm2 이하의 범위, 바람직하게는 0.5 A/dm2 이상 20 A/dm2 이하의 범위이다. 전류 밀도가 지나치게 낮으면 생산성이 악화되고, 지나치게 높으면 범프의 높이 균일성이 악화된다.
본 발명의 페닐계 계면 활성제 (C) 를 함유하는 주석 또는 주석 합금의 도금액을 피도금물인 회로 기판에 적용하여, 이 회로 기판에 소정의 금속 피막을 형성할 수 있다. 회로 기판으로서는, 프린트 회로 기판, 플렉시블 프린트 회로 기판, 반도체 집적 회로 기판 등을 들 수 있다.
실시예
다음으로 본 발명의 실시예를 비교예와 함께 상세하게 설명한다.
(실시예 및 비교예에서 사용하는 페닐계 계면 활성제 (C))
실시예 1 ∼ 7 및 비교예 1 ∼ 2 에 있어서 사용되는 페닐계 계면 활성제 (C) 인 폴리옥시에틸렌비스페놀에테르의 각 구조식을 표 1 ∼ 표 2 에 나타낸다.
Figure pct00003
Figure pct00004
＜실시예 1＞
(Sn 도금액의 건욕 ((建浴)))
메탄술폰산 Sn 수용액에, 유리산으로서의 메탄술폰산과, 산화 방지제로서 하이드로퀴논과, 제 1 레벨링제로서 1-나프토알데히드와, 제 2 레벨링제로서 메타크릴산을 혼합하여, 균일한 용액이 된 후, 추가로 계면 활성제로서 상기 (C-1) 의 폴리옥시에틸렌비스페놀에테르 (질량 평균 분자량 : 약 600 g/㏖) 를 첨가하였다. 그리고 마지막으로 이온 교환수를 첨가하여, 하기 조성의 Sn 도금액을 건욕하였다. 또한, 메탄술폰산 Sn 수용액은, 금속 Sn 판을 메탄술폰산 수용액 중에서 전해시킴으로써 조제하였다.
(Sn 도금액의 조성)
메탄술폰산 Sn (Sn2＋ 로서) : 50 g/ℓ
메탄술폰산칼륨 (유리산으로서) : 100 g/ℓ
페닐계 계면 활성제 (C-1) : 2 g/ℓ
하이드로퀴논 (산화 방지제 (F) 로서) : 1 g/ℓ
1-나프토알데히드 (제 1 레벨링제 (D-1) 로서) : 0.1 g/ℓ
메타크릴산 (제 2 레벨링제 (D-2) 로서) : 2 g/ℓ
이온 교환수 : 잔부
＜실시예 2 ∼ 8, 비교예 1 ∼ 2＞
실시예 2 ∼ 8 및 비교예 1 ∼ 2 에서는, 페닐계 계면 활성제 (C) 로서, 표 1 ∼ 표 2 에 나타내는 구조식의 폴리옥시에틸렌비스페놀에테르 ((C-2) ∼ (C-10)) 를 사용하였다. 그것 이외에는, 실시예 1 과 마찬가지로 하여, 실시예 2 ∼ 8 및 비교예 1 ∼ 2 의 Sn 도금액을 건욕하였다. 또한, 실시예 3 및 비교예 2 에서는, Sn 이외의 금속으로서 Ag 를 함유하고 (Ag＋ 로서 1.0 g/ℓ), 실시예 5 에서는, Sn 이외의 금속으로서 Cu 를 함유하고 있다 (Cu2＋ 로서 0.5 g/ℓ).
＜비교 시험 및 평가＞
실시예 1 ∼ 8 및 비교예 1 ∼ 2 의 10 종류의 건욕한 도금액을 사용하여, 범프 직경이 상이한 패턴을 갖는 기판에, 전류 밀도 2 ASD 의 조건에서 도금을 실시하고, 비아 내에 주석 또는 주석 합금 도금 퇴적층을 형성하였다. 그리고, 리플로 장치를 사용하여 280 ℃ 까지 가열하고, 도금 퇴적층을 용융시켜 범프를 형성하였다. 이들의 도금 퇴적층 및 범프에 대해 평가하였다.
또한, 후술하는「비아 내의 주석 또는 주석 합금 도금 퇴적층의 비아 필링성」및「비아 내의 주석 또는 주석 합금 도금 퇴적층의 외관」은 리플로 전의 도금 퇴적층에 대해 측정하고 있고,「범프 높이의 편차」및「보이드의 발생 용이성」은, 도금 퇴적층의 리플로 후에 형성된 범프에 대해 측정하고 있다. 그 결과를 표 3 에 나타낸다.
(1) 비아 내의 주석 또는 주석 합금 도금 퇴적층의 비아 필링성
레이저 현미경을 사용하여, 비아 내의 주석 또는 주석 합금 도금 퇴적층을 관찰하고, 도금 퇴적층의 가장 높은 점으로부터 가장 낮은 점까지의 높이의 차를 측정하였다. 높이의 차가 5 ㎛ 를 초과한 경우를「불량」으로 하고, 높이의 차가 5 ㎛ 이하인 경우를「양호」로 판단하고, 표 3 의「비아 필링성」의 란에 나타냈다.
(2) 도금 퇴적층의 외관
레이저 현미경을 사용하여, 비아 내의 주석 또는 주석 합금 도금 퇴적층을 관찰하고, 표면 조도 Ra 를 측정하였다. 도금 퇴적층의 표면 조도 Ra 가 2 ㎛ 를 초과한 경우를「불량」으로 하고, 2 ㎛ 이하인 경우를「양호」로 판단하고, 표 3 의「도금 퇴적층의 외관」의 란에 나타냈다.
(3) 범프 높이의 편차
기판의 범프의 높이를, 자동 외관 검사 장치를 사용하여 측정하였다. 측정한 범프 높이로부터, 높이 편차 σ (표준 편차) 를 산출하였다. 높이 편차 σ 가 3 이하인 경우를「균일」로 하고, 높이 편차 σ 가 3 을 초과한 경우를「불균일」로 판단하고, 그 결과를 표 3 의「범프의 높이 편차 σ」의 란에 나타냈다.
(4) 보이드의 발생 용이성
180 ㎛, 250 ㎛, 360 ㎛ 의 각 피치 간격으로 배열되고 또한 직경이 70 ㎛, 90 ㎛, 120 ㎛ 인 범프 (합계 2000 개) 에 대해, 투과 X 선 이미지를 촬영하였다. 촬영한 화상을 육안으로 관찰하고, 범프의 크기에 대해 1 ％ 이상의 크기의 보이드가 1 개 이상 보인 경우를「NG」로 하고, 보이드가 보이지 않는 경우를「OK」로 하였다. 그 결과를 표 3 의「보이드」의 란에 나타낸다.
Figure pct00005
표 3 으로부터 분명한 바와 같이, 페닐계 계면 활성제로서 화합물 No.C-9 를 사용한 비교예 1 에서는, 일반식 (1) 에 있어서의 m 이 1 로 지나치게 작았기 때문에, 비아 필링성은 양호하고, 범프 중에 보이드가 보이지 않아 보이드의 발생 용이성도 OK 였지만, 도금 퇴적층의 외관이 불량하고, 범프의 높이 편차도 불균일하였다. 또, 페닐계 계면 활성제로서 화합물 No.C-10 을 사용한 비교예 2 에서는, 일반식 (1) 에 있어서의 m 이 15 로 지나치게 컸기 때문에, 범프 중에 보이드가 보이지 않아 보이드의 발생 용이성은 OK 였지만, 비아 필링성 및 도금 퇴적층의 외관이 모두 불량하고, 범프의 높이 편차도 불균일이었다.
이들에 반하여, 페닐계 계면 활성제로서 화합물 No.C-1 ∼ C-8 을 사용한 실시예 1 ∼ 8 에서는, 일반식 (1) 에 있어서의 m 이 2 ∼ 12 로 적절한 범위 내 (2 ∼ 12) 였기 때문에, 비아 필링성 및 도금 퇴적층의 외관이 모두 양호하고, 범프의 높이 편차도 모두 균일하며, 또한 범프 중에 보이드가 보이지 않아 보이드의 발생 용이성도 OK 였다.
＜실시예 9 ∼ 18＞
실시예 9 ∼ 18 에서는, 제 1 레벨링제 (D-1), 제 2 레벨링제 (D-2) 또는 Sn 이외의 금속 중 어느 것과, 페닐계 계면 활성제의 질량 평균 분자량을 표 4 에 나타내는 바와 같이 변경한 것 이외에는, 실시예 1 과 마찬가지로 하여, Sn 도금액을 건욕하였다. 또한, 표 4 의 제 1 레벨링제 (D-1) 에 있어서, D1A 는 벤즈알데히드이고, D1B 는 4-클로로벤즈알데히드이고, D1C 는 1-나프토알데히드이다. 또, 표 4 의 제 2 레벨링제 (D-2) 에 있어서, D2A 는 메타크릴산이고, D2B 는 아크릴산이고, D2C 는 아크릴아미드이다.
＜비교 시험 2 및 평가＞
실시예 9 ∼ 18 의 10 종류의 건욕한 도금액을 사용하여, 비교 시험 1 과 마찬가지로, 범프 직경이 상이한 패턴을 갖는 기판에, 전류 밀도 2 ASD 의 조건에서 도금을 실시하고, 비아 내에 주석 또는 주석 합금 도금 퇴적층을 형성하였다. 그리고, 리플로 장치를 사용하여 280 ℃ 까지 가열하고, 도금 퇴적층을 용융시켜 범프를 형성하여,「비아 내의 주석 또는 주석 합금 도금 퇴적층의 비아 필링성」,「비아 내의 주석 또는 주석 합금 도금 퇴적층의 외관」,「범프 높이의 편차」및「보이드의 발생 용이성」을 평가하였다. 그 결과를 표 4 에 나타낸다.
Figure pct00006
표 4 로부터 분명한 바와 같이, 제 1 레벨링제 (D-1) 을 벤즈알데히드, 4-클로로벤즈알데히드 또는 1-나프토알데히드 중 어느 것으로 변경하고, 제 2 레벨링제 (D-2) 를 메타크릴산, 아크릴산 또는 아크릴아미드 중 어느 것으로 변경한 실시예 9 ∼ 12 에서는, 비아 필링성 및 도금 퇴적층의 외관이 모두 양호하고, 범프의 높이 편차도 균일하고, 또한 범프 중에 보이드가 보이지 않아 보이드의 발생 용이성은 OK 였다.
또, 제 1 레벨링제 (D-1) 을 벤즈알데히드 또는 1-나프토알데히드로 변경하고, 제 2 레벨링제 (D-2) 를 메타크릴산 또는 아크릴아미드로 변경하고, 추가로 Sn 이외의 금속으로서 Cu 또는 Ag 를 첨가한 실시예 13 ∼ 14 에서는, 비아 필링성 및 도금 퇴적층의 외관이 모두 양호하고, 범프의 높이 편차도 균일하며, 또한 범프 중에 보이드가 보이지 않아 보이드의 발생 용이성은 OK 였다.
또한, 제 1 레벨링제 (D-1) 의 농도를 0.001 g/ℓ 및 0.3 g/ℓ 로 각각 변경한 실시예 15 ∼ 16 과, 제 2 레벨링제 (D-2) 의 농도를 0.05 g/ℓ 및 30 g/ℓ 로 각각 변경한 실시예 17 ∼ 18 에서는, 비아 필링성 및 도금 퇴적층의 외관이 모두 양호하고, 범프의 높이 편차도 균일하고, 또한 범프 중에 보이드가 보이지 않아 보이드의 발생 용이성은 OK 였다.
산업상 이용가능성
본 발명의 주석 또는 주석 합금 도금액은, 프린트 회로 기판, 플렉시블 프린트 회로 기판, 반도체 집적 회로 등의 회로 기판에 이용할 수 있다.
1 : 기판
2 : 솔더 레지스트층
3 : 구리 시트층
4 : 드라이 필름 레지스트층
6 : 비아
7 : 주석 도금 퇴적층 (주석 도금 피막)
8 : 주석 범프

Claims (4)

  1. (A) 적어도 제 1 주석염을 함유하는 가용성염과,
    (B) 유기산 및 무기산에서 선택된 산 또는 그 염과,
    (C) 계면 활성제와,
    (D) 레벨링제
    를 함유하는 주석 또는 주석 합금 도금액으로서,
    상기 계면 활성제가 페닐계 계면 활성제를 함유하고,
    상기 페닐계 계면 활성제가 다음의 일반식 (1) 로 나타내는 폴리옥시에틸렌비스페놀에테르인 것을 특징으로 하는 주석 또는 주석 합금 도금액.
    Figure pct00007

    단, 식 (1) 중, X 는 CaH2a (a ＝ 1 또는 3) 이고, m 은 2 ∼ 12 이다.
  2. 제 1 항에 있어서,
    상기 페닐계 계면 활성제와는 다른 계면 활성제, 산화 방지제 및 탄소수 1 ∼ 3 의 알코올 중, 2 개 이상을 추가로 함유하는 주석 또는 주석 합금 도금액.
  3. 제 1 항 또는 제 2 항에 기재된 주석 또는 주석 합금 도금액을 사용하여, 기판 상에 주석 또는 주석 합금 도금 퇴적층을 형성한 후, 리플로 처리를 하여 범프를 형성하는 방법.
  4. 제 3 항에 기재된 방법에 의해 형성된 범프를 사용하여 회로 기판을 제조하는 방법.
KR1020207011532A 2017-10-24 2018-10-23 주석 또는 주석 합금 도금액 KR102221566B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017205203 2017-10-24
JPJP-P-2017-205203 2017-10-24
JPJP-P-2018-197082 2018-10-19
JP2018197082A JP6620859B2 (ja) 2017-10-24 2018-10-19 錫又は錫合金めっき堆積層の形成方法
PCT/JP2018/039332 WO2019082884A1 (ja) 2017-10-24 2018-10-23 錫又は錫合金めっき液

Publications (2)

Publication Number Publication Date
KR20200051034A true KR20200051034A (ko) 2020-05-12
KR102221566B1 KR102221566B1 (ko) 2021-02-26

Family

ID=66627357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011532A KR102221566B1 (ko) 2017-10-24 2018-10-23 주석 또는 주석 합금 도금액

Country Status (6)

Country Link
US (1) US11162182B2 (ko)
EP (1) EP3702493A4 (ko)
JP (1) JP6620859B2 (ko)
KR (1) KR102221566B1 (ko)
CN (1) CN111279020B (ko)
TW (1) TWI707065B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690958B (zh) * 2019-03-15 2023-07-28 上海新阳半导体材料股份有限公司 一种锡镀液、其制备方法和应用
JP7140176B2 (ja) * 2020-11-25 2022-09-21 三菱マテリアル株式会社 錫合金めっき液

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014125662A (ja) 2012-12-27 2014-07-07 Rohm & Haas Denshi Zairyo Kk スズまたはスズ合金めっき液
JP2015007276A (ja) 2013-06-26 2015-01-15 株式会社Ｊｃｕ スズまたはスズ合金用電気メッキ液およびその用途
JP2015193916A (ja) 2014-03-18 2015-11-05 上村工業株式会社 錫または錫合金の電気めっき浴、およびバンプの製造方法
JP2016074963A (ja) 2014-10-08 2016-05-12 石原ケミカル株式会社 電気メッキ式の突起電極形成方法
JP2017031447A (ja) * 2015-07-29 2017-02-09 石原ケミカル株式会社 電気スズ及びスズ合金メッキ浴、当該メッキ浴を用いた電着物の形成方法並びに当該方法で製造した電子部品
JP2017179515A (ja) * 2016-03-31 2017-10-05 三菱マテリアル株式会社 めっき液

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261701B2 (ja) * 1991-02-05 2002-03-04 ミノルタ株式会社 画像表示方式及び装置
JP4296358B2 (ja) * 1998-01-21 2009-07-15 石原薬品株式会社 銀及び銀合金メッキ浴
JP4249292B2 (ja) * 1998-07-10 2009-04-02 株式会社大和化成研究所 錫及び錫合金メッキ浴
JP2001089894A (ja) * 1999-09-22 2001-04-03 Ishihara Chem Co Ltd スズ合金メッキを施した表面被覆材料、並びに当該被覆材料を利用した電子部品
JP2001262391A (ja) * 2000-03-14 2001-09-26 Ishihara Chem Co Ltd スズ−銅系合金メッキ浴並びに当該皮膜を形成した電子部品
EP1260614B1 (en) * 2001-05-24 2008-04-23 Shipley Co. L.L.C. Tin plating
JP4632027B2 (ja) * 2004-11-19 2011-02-16 石原薬品株式会社 鉛フリーのスズ−銀系合金又はスズ−銅系合金電気メッキ浴
JP2008028336A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
US20150122661A1 (en) * 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
US20150122662A1 (en) 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
JP6834070B2 (ja) * 2016-06-13 2021-02-24 石原ケミカル株式会社 電気スズ及びスズ合金メッキ浴、当該メッキ浴を用いて電着物を形成した電子部品の製造方法
WO2018142776A1 (ja) * 2017-01-31 2018-08-09 三菱マテリアル株式会社 錫合金めっき液

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014125662A (ja) 2012-12-27 2014-07-07 Rohm & Haas Denshi Zairyo Kk スズまたはスズ合金めっき液
JP2015007276A (ja) 2013-06-26 2015-01-15 株式会社Ｊｃｕ スズまたはスズ合金用電気メッキ液およびその用途
JP2015193916A (ja) 2014-03-18 2015-11-05 上村工業株式会社 錫または錫合金の電気めっき浴、およびバンプの製造方法
JP2016074963A (ja) 2014-10-08 2016-05-12 石原ケミカル株式会社 電気メッキ式の突起電極形成方法
JP2017031447A (ja) * 2015-07-29 2017-02-09 石原ケミカル株式会社 電気スズ及びスズ合金メッキ浴、当該メッキ浴を用いた電着物の形成方法並びに当該方法で製造した電子部品
JP2017179515A (ja) * 2016-03-31 2017-10-05 三菱マテリアル株式会社 めっき液

Also Published As

Publication number Publication date
EP3702493A1 (en) 2020-09-02
EP3702493A4 (en) 2021-08-11
US11162182B2 (en) 2021-11-02
TW201930652A (zh) 2019-08-01
KR102221566B1 (ko) 2021-02-26
CN111279020A (zh) 2020-06-12
US20200378024A1 (en) 2020-12-03
TWI707065B (zh) 2020-10-11
CN111279020B (zh) 2021-04-16
JP2019077949A (ja) 2019-05-23
JP6620859B2 (ja) 2019-12-18

Similar Documents

Publication Publication Date Title
JP6006683B2 (ja) スズまたはスズ合金用電気メッキ液およびその用途
KR102221567B1 (ko) 주석 또는 주석 합금 도금액
TWI754135B (zh) 錫或錫合金的鍍敷液、凸塊的形成方法、電路基板的製造方法
JP6635139B2 (ja) 錫又は錫合金めっき堆積層の形成方法
KR20200133330A (ko) 주석 또는 주석 합금의 도금액, 범프의 형성 방법, 회로 기판의 제조 방법
KR102221566B1 (ko) 주석 또는 주석 합금 도금액
JP2018162512A (ja) めっき液
JP2021116461A (ja) 錫又は錫合金めっき液
JP2019173162A (ja) 錫又は錫合金めっき液及び該液を用いたバンプの形成方法
US11268203B2 (en) Tin or tin alloy plating solution
WO2021153160A1 (ja) 錫又は錫合金電解めっき液、バンプの形成方法、及び回路基板の製造方法
WO2019082884A1 (ja) 錫又は錫合金めっき液
JP2021116473A (ja) 錫又は錫合金電解めっき液、バンプの形成方法、及び回路基板の製造方法
CN110462108B (zh) 电镀液
JP7276049B2 (ja) めっき方法
JP2016183410A (ja) スルホニウム塩を用いためっき液

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant