KR20200041208A - 디스플레이 장치 및 디스플레이 패널 - Google Patents

디스플레이 장치 및 디스플레이 패널 Download PDF

Info

Publication number
KR20200041208A
KR20200041208A KR1020180121359A KR20180121359A KR20200041208A KR 20200041208 A KR20200041208 A KR 20200041208A KR 1020180121359 A KR1020180121359 A KR 1020180121359A KR 20180121359 A KR20180121359 A KR 20180121359A KR 20200041208 A KR20200041208 A KR 20200041208A
Authority
KR
South Korea
Prior art keywords
transistor
node
scan
data
driving
Prior art date
Application number
KR1020180121359A
Other languages
English (en)
Other versions
KR102583403B1 (ko
Inventor
박제훈
김선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180121359A priority Critical patent/KR102583403B1/ko
Priority to EP19193473.6A priority patent/EP3637402B1/en
Priority to CN201910813895.3A priority patent/CN111048024B/zh
Priority to US16/563,397 priority patent/US11024233B2/en
Publication of KR20200041208A publication Critical patent/KR20200041208A/ko
Priority to US17/245,979 priority patent/US11488539B2/en
Application granted granted Critical
Publication of KR102583403B1 publication Critical patent/KR102583403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 실시예들은 디스플레이 장치 및 디스플레이 패널에 관한 것으로서, 더욱 상세하게는, 둘 이상 필요한 스캔라인이 통합된 구조를 포함하고, 데이터라인과 구동회로 간의 연결을 제어하는 데이터제어 트랜지스터를 포함하는 디스플레이 장치 및 디스플레이 패널에 관한 것이다. 본 발명의 실시예들에 의하면, 개구율을 높여주면서도, 구동 시, 데이터전압과 기준전압 간의 단락도 방지해줄 수 있다.

Description

디스플레이 장치 및 디스플레이 패널{DISPLAY DEVICE AND DISPLAY PANEL}
본 발명의 실시예들은 디스플레이 장치 및 디스플레이 패널에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이 장치에 대한 요구가 다양한 형태로 증가하고 있으며, LCD (Liquid Crystal Display), PDP (Plasma Display Panel), OLED (Organic Light Emitting Diode) 디스플레이 등의 다양한 타입의 디스플레이 장치가 활용되고 있다.
디스플레이 기술이 발전함에 따라, 디스플레이 장치에서 서브픽셀 구조가 복잡해지거나 신호배선들의 종류 및 개수가 증가할 수 있다. 이와 같이, 서브픽셀 구조가 복잡해지거나 신호배선들의 종류 및 개수가 증가하게 되면, 디스플레이 패널의 개구율이 낮아지게 되어 화상 품질의 저하로 이어질 수 있다.
본 발명의 실시예들의 목적은, 높은 개구율을 갖는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 다른 목적은, 구동 시, 다른 전압 값을 갖는 데이터전압과 기준전압 간의 단락을 방지해주는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 스캔라인의 통합을 통해 개구율을 높여주면서도, 구동 시, 데이터전압과 기준전압 간의 단락도 방지해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 높은 투명도를 갖는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 다른 종류의 신호배선들의 중첩 구조를 통해 투명영역을 확대해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 열 방향 (또는 행 방향)의 공통신호배선들이 인접 서브픽셀들 간에 공유되고, 4개의 서브픽셀 영역 중 2개의 서브픽셀 영역의 경계에 열 방향 (또는 행 방향)의 신호배선들이 배치되지 않도록 설계함으로써, 투명영역을 확대해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 행 방향 (또는 열 방향)의 신호배선들의 개수를 줄여줌으로써, 투명영역을 확대해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 데이터라인, 다수의 스캔라인 및 다수의 발광제어라인이 배치되고, 다수의 서브픽셀이 배열된 디스플레이 패널과, 다수의 데이터라인을 구동하기 위한 제1 구동회로와, 다수의 스캔라인을 구동하기 위한 제2 구동회로와, 다수의 발광제어라인을 구동하기 위한 제3 구동회로를 포함하는 디스플레이 장치를 제공할 수 있다.
디스플레이 패널은 영상이 표시되는 액티브 영역과 액티브 영역의 외곽 영역인 넌-액티브 영역을 포함할 수 있다.
다수의 서브픽셀 각각은, 기저전압과 제1 노드 사이에 전기적으로 연결된 발광소자와, 구동전압라인과 제2 노드 사이에 전기적으로 연결된 구동 트랜지스터와, 제3 노드와 제4 노드 사이에 전기적으로 연결된 스토리지 캐패시터와, 제1 노드와 제2 노드 사이에 전기적으로 연결된 제1 발광제어 트랜지스터와, 제4 노드와 기준전압라인 사이에 전기적으로 연결된 제2 발광제어 트랜지스터와, 제4 노드와 해당 데이터라인 사이에 전기적으로 연결된 제1 스캔 트랜지스터와, 제2 노드와 제3 노드 사이에 전기적으로 연결된 제2 스캔 트랜지스터와, 제1 노드와 해당 기준전압라인 사이에 전기적으로 연결된 제3 스캔 트랜지스터를 포함할 수 있다.
제1 스캔 트랜지스터의 게이트 노드, 제2 스캔 트랜지스터의 게이트 노드 및 제3 스캔 트랜지스터의 게이트 노는 하나의 스캔라인에 전기적으로 연결될 수 있다. 제1 발광제어 트랜지스터의 게이트 노드 및 제2 발광제어 트랜지스터의 게이트 노드는 하나의 발광제어라인에 전기적으로 연결될 수 있다.
다수의 데이터라인 각각에 대응되어 배치된 데이터제어 트랜지스터를 더 포함할 수 있다.
데이터제어 트랜지스터는, 제1 구동회로가 전기적으로 연결되는 디스플레이 패널의 넌-액티브 영역에 배치될 수 있다.
데이터제어 트랜지스터는, 샘플링신호에 의해 제어되어, 제1 구동회로와 데이터라인 간의 연결 여부를 제어할 수 있다.
구동전압라인의 전체 또는 일부는 기준전압라인과 중첩될 수 있다.
기준전압라인의 돌출부는 데이터라인과 교차하고 중첩될 수 있다.
기준전압라인의 돌출부는 제1 스캔 트랜지스터의 활성화층 ("반도체층"이라고도 함)과 교차하고 일부에서 중첩할 수 있다.
제1 스캔 트랜지스터의 활성화층의 일부는 데이터라인과 중첩될 수 있다.
발광제어라인의 돌출부는 제1 노드와 제2 노드 사이에 위치할 수 있다.
스토리지 캐패시터는 제1 플레이트와 제2 플레이트를 포함하고, 제1 플레이트는 발광제어라인 또는 스캔라인과 동일한 물질 층에 위치하고, 제2 플레이트는 기준전압라인, 구동전압라인 및 데이터라인 중 하나와 동일한 물질 층에 위치할 수 있다.
구동 트랜지스터의 활성화층의 일부는 스토리지 캐패시터와 중첩될 수 있다. 구동 트랜지스터의 활성화층의 다른 일부는 데이터라인과 교차하고 중첩될 수 있다.
디스플레이 장치의 서브픽셀의 구동 방법은, 초기화 단계, 샘플링 단계, 발광 전 단계 및 발광 단계 등을 포함할 수 있다.
초기화 단계에서, 제1 스캔 트랜지스터, 제2 스캔 트랜지스터 및 제3 스캔 트랜지스터가 턴-온 상태이고, 제1 발광제어 트랜지스터 및 제2 발광제어 트랜지스터가 턴-온 상태인 경우, 제2 노드, 제3 노드 및 제4 노드는 기준전압이 인가되고, 데이터제어 트랜지스터는 턴-오프 될 수 있다.
초기화 단계에서, 데이터제어 트랜지스터의 턴-오프에 따라 제1 구동회로와 데이터라인은 오픈(전기적 분리 상태) 될 수 있다.
샘플링 단계에서, 제1 스캔 트랜지스터, 제2 스캔 트랜지스터 및 제3 스캔 트랜지스터가 턴-온 상태이고, 제1 발광제어 트랜지스터 및 제2 발광제어 트랜지스터가 턴-오프 상태인 경우, 데이터제어 트랜지스터는 턴-온 되고, 데이터제어 트랜지스터의 턴-온에 따라 제1 구동회로와 데이터라인이 전기적으로 연결되어, 제4 노드에 데이터전압이 인가될 수 있다.
샘플링 단계에서, 제1 스캔 트랜지스터, 제2 스캔 트랜지스터 및 제3 스캔 트랜지스터가 턴-온 되고, 데이터제어 트랜지스터가 턴-온 되고, 제4 노드에 데이터전압이 인가될 때, 제1 발광제어 트랜지스터 및 제2 발광제어 트랜지스터는 턴-오프 상태일 수 있다.
발광 전 단계에서, 제1 스캔 트랜지스터, 제2 스캔 트랜지스터 및 제3 스캔 트랜지스터가 턴-오프 상태이고, 제1 발광제어 트랜지스터 및 제2 발광제어 트랜지스터가 턴-오프 상태인 경우, 데이터제어 트랜지스터는 턴-오프 될 수 있다.
발광 단계에서, 제1 스캔 트랜지스터, 제2 스캔 트랜지스터 및 제3 스캔 트랜지스터가 턴-오프 상태이고, 제1 발광제어 트랜지스터 및 제2 발광제어 트랜지스터가 턴-온 상태인 경우, 데이터제어 트랜지스터는 턴-온 될 수 있다.
발광 단계에서, 제1 스캔 트랜지스터, 제2 스캔 트랜지스터 및 제3 스캔 트랜지스터가 턴-오프 되고, 데이터제어 트랜지스터는 턴-온 되며, 제1 발광제어 트랜지스터 및 제2 발광제어 트랜지스터가 턴-온 되고, 제4 노드의 전압 변화가 발생하고, 발광소자가 발광할 수 있다.
제1 기간 동안, 스토리지 캐패시터의 제1 플레이트와 제2 플레이트에 기준전압이 인가되고, 데이터제어 트랜지스터의 턴-오프에 따라 제2 플레이트와 제1 구동회로가 전기적으로 분리될 수 있다.
제1 기간 이후 제2 기간 동안, 데이터제어 트랜지스터의 턴-온에 따라 제2 플레이트와 제1 구동회로가 전기적으로 연결될 수 있다.
다수의 서브픽셀 각각의 영역은 회로영역, 발광영역 및 투명영역을 포함할 수 있다.
회로영역에는 구동 트랜지스터, 제1 내지 제3 스캔 트랜지스터, 제1 및 제2 발광제어 트랜지스터 및 스토리지 캐패시터가 배치될 수 있다.
발광영역은 회로영역과 겹치고, 투명영역은 회로영역 및 발광영역의 바깥 영역일 수 있다.
다수의 서브픽셀은 제1 방향(예: 행 방향 또는 열 방향)으로 인접한 제1 서브픽셀 및 제2 서브픽셀을 포함하고, 제1 서브픽셀의 양 측면 중 제2 서브픽셀과 경계가 되는 측면의 반대 측면에 제2 방향(예: 열 방향 또는 행 방향)의 신호배선이 배치되고, 제2 서브픽셀의 양 측면 중 제1 서브픽셀과 경계가 되는 측면의 반대 측면에 제2 방향(예: 열 방향 또는 행 방향)의 신호배선이 배치되며, 제1 서브픽셀과 제2 서브픽셀의 경계 영역에 제2 방향(예: 열 방향 또는 행 방향)의 신호배선들이 미 배치될 수 있다.
다른 측면에서, 본 발명의 실시예들은, 다수의 데이터라인과 다수의 스캔라인에 의해 정의되며, 발광소자, 구동 트랜지스터, 스캔 트랜지스터 및 스토리지 캐패시터를 각각 포함하는 다수의 서브픽셀과, 영상이 표시되는 액티브 영역의 외곽 영역인 넌-액티브 영역에 위치하고, 제1 구동회로가 전기적으로 연결되는 패드부와, 패드부와 다수의 데이터라인 사이에 위치하고, 다수의 데이터라인 각각에 대응되며, 해당 데이터라인과 제1 구동회로 간의 연결여부를 제어하는 데이터제어 트랜지스터를 포함하는 디스플레이 패널을 제공할 수 있다.
제1 기간 동안, 스토리지 캐패시터의 제1 플레이트와 제2 플레이트에 기준전압이 인가되고, 데이터제어 트랜지스터의 턴-오프에 따라 제2 플레이트와 제1 구동회로가 전기적으로 분리될 수 있다.
제1 기간 이후 제2 기간 동안, 데이터제어 트랜지스터의 턴-온에 따라 제2 플레이트와 제1 구동회로가 전기적으로 연결될 수 있다.
이상에서 설명한 바와 같은 본 발명의 실시예들에 의하면, 높은 개구율을 갖는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 구동 시, 다른 전압 값을 갖는 데이터전압과 기준전압 간의 단락을 방지해주는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 스캔라인의 통합을 통해 개구율을 높여주면서도, 구동 시, 데이터전압과 기준전압 간의 단락도 방지해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 높은 투명도를 갖는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 다른 종류의 신호배선들의 중첩 구조를 통해 투명영역을 확대해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 열 방향 (또는 행 방향)의 공통신호배선들이 인접 서브픽셀들 간에 공유되고, 4개의 서브픽셀 영역 중 2개의 서브픽셀 영역의 경계에 열 방향 (또는 행 방향)의 신호배선들이 배치되지 않도록 설계함으로써, 투명영역을 확대해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 행 방향 (또는 열 방향)의 신호배선들의 개수를 줄여줌으로써, 투명영역을 확대해줄 수 있는 디스플레이 장치 및 디스플레이 패널을 제공하는 효과가 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀의 등가회로이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀의 평면도이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치의 보상회로를 설명하기 위한 등가회로이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치의 보상회로에 포함된 데이터제어 트랜지스터가 배치되는 위치를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치의 보상회로의 구동 타이밍을 나타낸 다이어그램이다.
도 7 내지 도 10은 본 발명의 실시예들에 따른 디스플레이 장치의 보상회로의 구동 단계 별 상태를 나타낸 도면들이다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치의 디스플레이 패널에서 하나의 서브픽셀의 영역을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 장치의 디스플레이 패널이 투명 디스플레이 패널인 경우, 하나의 서브픽셀의 영역을 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 디스플레이 장치의 디스플레이 패널이 투명 디스플레이 패널인 경우, 행 방향으로 인접한 2개의 서브픽셀의 영역에 대한 평면도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 다수의 데이터라인(DL), 다수의 스캔라인(SCL) 및 다수의 발광제어라인(EML)이 배치되고, 다수의 서브픽셀(SP)이 배열된 디스플레이 패널(110)과, 디스플레이 패널(110)을 구동하기 위한 구동회로를 포함할 수 있다.
구동회로는, 기능적으로 볼 때, 다수의 데이터라인(DL)을 구동하기 위한 제1 구동회로(121)와, 다수의 스캔라인(SCL)을 구동하기 위한 제2 구동회로(122)와, 다수의 발광제어라인(EML)을 구동하기 위한 제3 구동회로(123)를 포함할 수 있다.
또한, 구동회로는, 제1 구동회로(121), 제2 구동회로(122) 및 제3 구동회로(123)를 제어하는 컨트롤러(120) 등을 더 포함할 수 있다.
디스플레이 패널(110)은 영상이 표시되는 액티브 영역(A/A)과 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역(N/A)을 포함할 수 있다.
디스플레이 패널(110)의 액티브 영역(A/A)에는 다수의 서브픽셀(SP)이 배열된다.
디스플레이 패널(110)의 넌-액티브 영역(N/A)에는 구동회로(특히, 제1 구동회로(121))가 전기적으로 연결되는 패드부가 존재하고, 액티브 영역(A/A)에서의 신호라인들(DL, SCL, EML)이 연장된 부분들 또는 액티브 영역(A/A)에서의 신호라인들(DL, SCL, EML)과 전기적으로 연결된 링크라인들이 배치될 수도 있다. 또한, 넌-액티브 영역(N/A)에는 패드부와 제2, 제3 구동회로(122, 123)를 전기적으로 연결해주는 신호배선들(예: VGH 배선, VGL 배선, 클럭신호배선들 등)이 배치될 수도 있다.
디스플레이 패널(110)에서 다수의 데이터라인(DL) 및 다수의 스캔라인(SCL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 스캔라인(SCL)은 행(Row) 방향 또는 열(Column) 방향으로 배열될 수 있고, 다수의 데이터라인(DL)은 열 방향 또는 행 방향으로 배열될 수 있다.
또한, 디스플레이 패널(110)에서 다수의 데이터라인(DL) 및 다수의 발광제어라인(EML)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 발광제어라인(EML)은 행 방향 또는 열 방향으로 배열될 수 있고, 다수의 데이터라인(DL)은 열 방향 또는 행 방향으로 배열될 수 있다. 즉, 다수의 발광제어라인(EML)은 다수의 스캔라인(SCL)과 평행하게 배치될 수 있다.
아래에서는, 설명의 편의를 위하여, 다수의 데이터라인(DL)은 열 방향으로 배치되고, 다수의 스캔라인(SCL) 및 다수의 발광제어라인(EML)은 행 방향으로 배치되는 것으로 예를 들어 설명한다.
디스플레이 패널(110)에는, 다수의 데이터라인(DL), 다수의 스캔라인(SCL) 및 다수의 발광제어라인(EML) 이외에, 다른 종류의 배선들이 더 배치될 수 있다.
컨트롤러(120)는, 제1 구동회로(121)로 영상데이터(DATA)를 공급할 수 있다.
또한, 컨트롤러(120)는, 제1 내지 제3 구동회로(121, 122, 123)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여 제1 내지 제3 구동회로(121, 122, 123)의 동작을 제어할 수 있다.
컨트롤러(120)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상데이터를 제1 구동회로(121)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
컨트롤러(120)는, 제1 내지 제3 구동회로(121, 122, 123)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등의 타이밍 신호를 외부 (예: 호스트 시스템)로부터 입력 받아, 각종 제어 신호들을 생성하여 제1 내지 제3 구동회로(121, 122, 123)로 출력할 수 있다.
예를 들어, 컨트롤러(120)는, 제2 구동회로(122) 및 제3 구동회로(123)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력할 수 있다. 또한, 컨트롤러(120)는, 게이트 전압(VGH, VGL) 및 클럭신호 등을 제2 구동회로(122) 및 제3 구동회로(123)로 출력할 수도 있다.
또한, 컨트롤러(120)는, 제1 구동회로(121)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
컨트롤러(120)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(120)는, 제1 구동회로(121)와 별도의 부품으로 구현될 수도 있고, 제1 구동회로(121)와 함께 통합되어 집적회로로 구현될 수 있다.
제1 구동회로(121)는, 컨트롤러(120)로부터 영상데이터(DATA)를 입력 받아 다수의 데이터라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터라인(DL)을 구동한다. 여기서, 제1 구동회로(121)는 데이터 구동회로 또는 소스 구동회로라고도 한다.
제1 구동회로(121)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
제1 구동회로(121)는, 경우에 따라서, 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
제2 구동회로(122)는, 컨트롤러(120)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 스캔라인(SCL)으로 공급하여, 다수의 스캔라인(SCL)을 구동할 수 있다. 여기서, 제2 구동회로(122)는 스캔 구동회로 또는 제1 게이트 구동회로라고도 한다.
제3 구동회로(123)는, 컨트롤러(120)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 발광제어신호를 다수의 발광제어라인(EML)로 공급하여, 다수의 스캔라인(SCL)을 구동할 수 있다. 여기서, 제2 구동회로(122)는 발광제어라인 구동회로 또는 제2 게이트 구동회로라고도 한다.
이러한 제2 구동회로(122) 및 제3 구동회로(123)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.
제1 구동회로(121)는, 제2 구동회로(122)에 의해 특정 스캔라인(SCL)이 열리면, 컨트롤러(120)로부터 수신한 영상데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터라인(DL)로 공급한다.
제1 구동회로(121)는, 디스플레이 패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.
제2 구동회로(122)는, 디스플레이 패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
제3 구동회로(123)는, 디스플레이 패널(110)의 타 측(예: 우측 또는 좌측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
제1 구동회로(121)는 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 소스 드라이버 집적회로(SDIC)는, TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로(SDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 디스플레이 패널(110)에서의 데이터라인들(DL)과 전기적으로 연결될 수 있다.
제2 구동회로(122)는 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver IC)가 TAB 방식 또는 COG 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 또한, 제2 구동회로(122)는 GIP(Gate In Panel) 타입으로 구현되어 디스플레이 패널(110) 상에 직접 배치될 수도 있다. 또한, 제2 구동회로(122)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 제2 구동회로(122)에 포함된 각 게이트 드라이버 집적회로(GDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 디스플레이 패널(110)에 배치된 게이트라인들에 해당하는 스캔라인들(SCL)과 전기적으로 연결될 수 있다.
제3 구동회로(123)는 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver IC)가 TAB 방식 또는 COG 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 또한, 제3 구동회로(123)는 GIP(Gate In Panel) 타입으로 구현되어 디스플레이 패널(110) 상에 직접 배치될 수도 있다. 또한, 제3 구동회로(123)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 제3 구동회로(123)에 포함된 각 게이트 드라이버 집적회로(GDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 디스플레이 패널(110)에 배치된 게이트라인들에 해당하는 발광제어라인들(EML)과 전기적으로 연결될 수 있다.
제2 구동회로(122) 및 제3 구동회로(123)는 별도로 구현될 수도 있고, 통합되어 구현될 수도 있다.
본 발명의 실시예들에 따른 디스플레이 장치(100)는, 크기 측면에서는 초소형, 소형, 중형, 중대형, 초대형 등의 다양한 크기의 디스플레이 장치일 수 있다. 또한, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 제품 종류 및 기능 측면에서는, 텔레비전, 컴퓨터 모니터, 스마트 폰, 태블릿(Tablet), 이동 통신 단말기, 웨어러블 디바이스(Wearable device), 스마트 워치(Smart watch), 조명 장치 등의 다양한 전자기기이거나, 다양한 전자기기에 포함되는 디스플레이 모듈(Display Module)일 수도 있다.
아래에서는, 도 2 및 도 3을 참조하여 본 발명의 실시예들에 따른 디스플레이 장치(100)의 디스플레이 패널(110)에 배치된 각 서브픽셀(SP)의 구조를 설명한다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀(SP)의 등가회로이고, 도 3은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀(SP)의 평면도이다.
도 2를 참조하면, 각 서브픽셀(SP)은 발광소자(EL), 구동 트랜지스터(DRT), 제1 스캔 트랜지스터(SCT1), 제2 스캔 트랜지스터(SCT2), 제3 스캔 트랜지스터(SCT3), 제1 발광제어 트랜지스터(EMT1), 제2 발광제어 트랜지스터(EMT2) 및 스토리지 캐패시터(Cst)를 포함하여 구성될 수 있다.
즉, 각 서브픽셀(SP)은 발광소자(EL)와 이를 구동하기 위한 6개의 트랜지스터(DRT, SCT1, SCT2, SCT3, EMT1, EMT2)와 1개의 캐패시터(Cst)를 포함하여 구성될 수 있다. 따라서, 각 서브픽셀(SP)은 6T(Transistor)1C(Capacitor) 구조를 갖는다고 할 수 있다.
도 2 및 도 3을 참조하면, 각 서브픽셀(SP)에는, 회로소자들(EL, DRT, SCT1, SCT2, SCT3, EMT1, EMT, Cst)의 회로 구성을 위하여, 여러 개의 전기적인 노드(N1, N2, N3, N4, Nvd, Ndl, Nr)가 있다.
발광소자(EL)는 특정 색상 파장의 빛을 방출하거나 모든 색상을 포함하는 화이트 빛을 방출할 수 있는 발광소자일 수 있다. 이러한 발광소자(EL)는 제1 전극(E1)(예: 애노드 전극 또는 캐소드 전극), 발광층 및 제2 전극(예: 캐소드 전극 또는 애노드 전극) 등을 포함할 수 있다.
발광소자(EL)는 기저전압(VSS)과 제1 노드(N1) 사이에 전기적으로 연결될 수 있다. 이에 따라, 발광소자(EL)의 제1 전극(E1)은 제1 노드(N1)와 전기적으로 연결될 수 있고, 발광소자(EL)의 제2 전극은 기저전압(EVSS)이 인가될 수 있다.
발광소자(EL)는, 일 예로, 유기발광다이오드(OLED: Organic Light Emitting Diode)일 수 있다.
발광소자(EL)의 제1 전극(E1)은, 서브픽셀(SP) 내 회로소자들(DRT, SCTT, SCT2, SCT3, EMT1, EMT2, Cst)이 배치된 영역들의 전체 또는 일부와 중첩되게 배치될 수도 있다. 이와 다르게, 발광소자(EL)의 제1 전극(E1)은, 서브픽셀(SP) 내 회로소자들(DRT, SCTT, SCT2, SCT3, EMT1, EMT2, Cst)이 배치된 영역들의 전체 또는 일부와 중첩되지 않게 배치될 수도 있다.
스토리지 캐패시터(Cst)는 제3 노드(N3)와 제4 노드(N4) 사이에 전기적으로 연결될 수 있다. 여기서, 제4 노드(N3)는 제1 스캔 트랜지스터(ST1)를 통해 데이터전압(Vdata)이 인가될 수 있고, 제3 노드(N3)는 구동 트랜지스터(DRT)의 게이트 노드와 연결되는 노드로서 기준전압(Vref)이 인가될 수 있다.
스토리지 캐패시터(Cst)는 제1 플레이트(PL1) 및 제2 플레이트(PL2)를 포함할 수 있다. 제1 플레이트(PL1)는 제3 노드(N3)에 해당하며, 구동 트랜지스터(DRT)의 게이트 노드와 전기적으로 연결될 수 있고, 제2 스캔 트랜지스터(SCT)의 드레인 노드 또는 소스 노드와도 전기적으로 연결될 수 있다. 제2 플레이트(PL2)는 제4 노드(N3)에 해당하며, 제1 스캔 트랜지스터(ST1)의 드레인 노드 또는 소스 노드와 전기적으로 연결될 수 있고, 제2 발광제어 트랜지스터(EMT2)의 드레인 노드 또는 소스 노드와도 전기적으로 연결될 수 있다.
예를 들어, 스토리지 캐패시터(Cst)에서, 제1 플레이트(PL1)는 스캔라인(SCL) 및 발광제어라인(EML)과 동일한 물질(예: 게이트 물질)로 이루어질 수 있고, 제2 플레이트(PL2)는 기준전압라인(RVL)과 동일한 물질로 이루어질 수 있다.
구동 트랜지스터(DRT)는 발광소자(EL)로 구동전류를 공급해줌으로써 발광소자(EL)를 구동시키기 위한 트랜지스터이다.
이러한 구동 트랜지스터(DRT)는 구동전압라인(DVL)과 제2 노드(N2) 사이에 전기적으로 연결될 수 있다. 보다 구체적으로, 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드는 구동전압 노드(Nvd)에 구동전압라인(DVL)과 전기적으로 연결될 수 있다. 그리고, 구동 트랜지스터(DRT)의 드레인 노드 또는 소스 노드는 제2 노드(N2)에 해당하여, 제1 발광제어 트랜지스터(DRT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있고, 제2 스캔 트랜지스터(SCT2)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 게이트 노드는 제3 노드(N3)에 해당하며, 제2 스캔 트랜지스터(SCT2)의 드레인 노드 또는 소스 노드와 전기적으로 연결되고, 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)와 전기적으로 연결될 수 있다.
이러한 구동 트랜지스터(DRT)의 소스 노드와 드레인 노드 사이에 배치되는 활성화층(ACT_DRT)은 구동전압 노드(Nvd)와 제2 노드(N2) 사이에 배치될 수 있다. 구동 트랜지스터(DRT)의 활성화층(ACT_DRT)은 제3 노드(N3)에 해당하는 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)과 중첩될 수 있다.
구동 트랜지스터(DRT)의 소스 노드(소스 전극)와 드레인 노드(드레인 전극)은 데이터라인(DL) 및 구동전압라인(DVL) 등과 동일한 물질로 구성될 수 있다.
제1 발광제어 트랜지스터(EMT1)는 구동 트랜지스터(DRT)와 발광소자(EL) 간의 전기적인 연결을 제어해줄 수 있다.
이러한 제1 발광제어 트랜지스터(EMT1)는 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.
제1 발광제어 트랜지스터(EMT1)의 소스 노드 또는 드레인 노드는 제1 노드(N1)에 해당할 수 있다. 제1 발광제어 트랜지스터(EMT1)의 드레인 노드 또는 소스 노드는 제2 노드(N2)에 해당할 수 있다. 제1 발광제어 트랜지스터(EMT1)의 게이트 노드는 발광제어라인(EML)에 전기적으로 연결될 수 있다. 여기서, 발광제어라인(EML)은 제3 구동회로(123)에서 출력된 발광제어신호(EM)를 전달하는 신호라인이다.
여기서, 제1 노드(N1)는 제1 발광제어 트랜지스터(EMT1)의 소스 노드 또는 드레인 노드와, 발광소자(EL)의 제1 전극(E1)과, 제3 스캔 트랜지스터(SCT3)의 드레인 노드 또는 소스 노드가 전기적으로 연결된 노드일 수 있다. 제2 노드(N2)는 구동 트랜지스터(DRT)의 드레인 노드 또는 소스 노드와, 제2 스캔 트랜지스터(SCT2)의 소스 노드 또는 드레인 노드와, 제1 발광제어 트랜지스터(EMT1)의 드레인 노드 또는 소스 노드가 전기적으로 연결된 노드일 수 있다.
제1 발광제어 트랜지스터(EMT1)의 소스 노드와 드레인 노드 사이에 위치하는 활성화층(ACT_EMT1)은, 발광제어라인(EML)과 중첩되고, 제1 노드(N1)와 제2 노드(N2) 사이에 배치될 수 있다.
제2 발광제어 트랜지스터(EMT2)는 제4 노드(N4)와 기준전압라인(RVL) 간의 전기적인 연결 여부를 제어할 수 있다. 이에, 제2 발광제어 트랜지스터(EMT2)는 제4 노드(N4)와 기준전압라인(RVL) 사이에 전기적으로 연결될 수 있다.
제2 발광제어 트랜지스터(EMT2)의 소스 노드 또는 드레인 노드는 기준전압 노드(Nr)에 해당하며, 기준전압라인(RVL)과 전기적으로 연결될 수 있다. 제2 발광제어 트랜지스터(EMT2)의 드레인 노드 또는 소스 노드는 제4 노드(N4)에 해당할 수 있다. 제2 발광제어 트랜지스터(EMT2)의 게이트 노드는 발광제어라인(EML)에 전기적으로 연결될 수 있다. 여기서, 발광제어라인(EML)은 제3 구동회로(123)에서 출력된 발광제어신호(EM)를 전달하는 신호라인이다.
제2 발광제어 트랜지스터(EMT2)의 게이트 노드와 제1 발광제어 트랜지스터(EMT1)의 게이트 노드는 동일한 발광제어라인(EML)에 전기적으로 연결될 수 있다.
여기서, 기준전압 노드(Nr)는 기준전압라인(RVL) 상의 한 지점이거나, 기준전압라인(RVL)과 전기적으로 연결된 패턴일 수 있다. 제4 노드(N4)는 제2 발광제어 트랜지스터(EMT2)의 드레인 노드 또는 소스 노드와, 제1 스캔 트랜지스터(SCT1)의 드레인 노드 또는 소스 노드와, 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)가 전기적으로 연결된 노드일 수 있다.
한편, 제4 노드(N4)는 구동 타이밍에 따라 데이터전압(Vdata) 또는 기준전압(Vref)이 인가될 수 있다. 이와 관련하여, 제2 발광제어 트랜지스터(EMT2)는, 구동 타이밍에 따라, 제4 노드(N4)에 기준전압(Vref)이 인가되는 여부를 제어해줄 수 있다.
또한, 제4 노드(N4)에 데이터전압(Vdata)이 인가되고, 기준전압 노드(Nr)에 기준전압(Vref)이 인가되어야 하는 구동 타이밍 기간이 있다면, 이 구동 타이밍 기간 동안, 제2 발광제어 트랜지스터(EMT2)는 턴-오프 됨으로써, 기준전압 노드(Nr)에 인가된 기준전압(Vref)이 데이터전압(Vdata)이 인가되어야 하는 제4 노드(N4)에 인가되지 않도록 해줄 수 있다. 즉, 제2 발광제어 트랜지스터(EMT2)의 턴-오프를 통해, 제4 노드(N4)에 2가지 전압(Vref, Vdata)이 섞이지 않도록 해줄 수 있다. 다시 말해, 제2 발광제어 트랜지스터(EMT2)의 턴-오프에 의해, 제4 노드(N4) 및 기준전압 노드(Nr)는 전기적으로 분리된 상태가 될 수 있다.
다르게 표현하면, 제2 발광제어 트랜지스터(EMT2)는 데이터전압(Vdata)과 기준전압(Vref) 간의 단락(Short)을 방지해줄 수 있다. 즉, 제2 발광제어 트랜지스터(EMT2)는 데이터라인(DL)과 기준전압라인(RVL) 간의 단락(Short)을 방지해줄 수 있다.
제2 발광제어 트랜지스터(EMT2)의 소스 노드와 드레인 노드 사이에 위치하는 활성화층(ACT_EMT2)은, 발광제어라인(EML)과 중첩되고, 제4 노드(N4)와 기준전압 노드(Nr) 사이에 배치될 수 있다.
제1 스캔 트랜지스터(SCT1)는 데이터전압(Vdata)을 제4 노드(N4)에 해당하는 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)로 전달해줄 수 있다. 따라서, 제1 스캔 트랜지스터(SCT1)는 제4 노드(N4)와 해당 데이터라인(DL) 사이에 전기적으로 연결될 수 있다.
제1 스캔 트랜지스터(SCT1)의 소스 노드 또는 드레인 노드는 데이터전압 노드(Ndl)에서 데이터라인(DL)과 전기적으로 연결될 수 있다. 제1 스캔 트랜지스터(SCT1)의 드레인 노드 또는 소스 노드는 제4 노드(N4)에 해당하며, 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)와 전기적으로 연결될 수 있다. 제1 스캔 트랜지스터(SCT1)의 게이트 노드는 해당 스캔라인(SCL)과 전기적으로 연결되어 스캔신호(SCAN)가 인가될 수 있다.
제1 스캔 트랜지스터(SCT1)의 소스 노드와 드레인 노드 사이에 위치하는 활성화층(ACT_SCT1)은, 스캔라인(SCL)과 중첩되고, 제4 노드(N4)와 데이터전압 노드(Ndl) 사이에 배치될 수 있다.
제2 스캔 트랜지스터(SCT2)는 제2 노드(N2)와 제3 노드(N3) 간의 전기적인 연결을 제어할 수 있다. 따라서, 제2 스캔 트랜지스터(SCT2)는 제2 노드(N2)와 제3 노드(N3) 사이에 전기적으로 연결될 수 있다.
제2 스캔 트랜지스터(SCT2)의 소스 노드 또는 드레인 노드는 제2 노드(N2)에 해당하며, 구동 타이밍에 따라 기준전압(Vref)이 인가될 수 있다. 제2 스캔 트랜지스터(SCT2)의 드레인 노드 또는 소스 노드는 제3 노드(N3)에 해당하며, 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)와 전기적으로 연결될 수 있다. 제2 스캔 트랜지스터(SCT2)의 게이트 노드는 해당 스캔라인(SCL)과 전기적으로 연결되어 스캔신호(SCAN)가 인가될 수 있다. 구동 타이밍에 따라, 제2 스캔 트랜지스터(SCT2)가 턴-온 되어, 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)에 해당하는 제3 노드(N3)에 기준전압(Vref)이 인가될 수도 있다.
제2 스캔 트랜지스터(SCT2)의 소스 노드와 드레인 노드 사이에 위치하는 활성화층(ACT_SCT2)은, 스캔라인(SCL)과 중첩되고, 제2 노드(N2)와 제3 노드(N3) 사이에 배치될 수 있다. 제2 스캔 트랜지스터(SCT2)의 활성화층(ACT_SCT2)은 스캔라인(SCL)과 중첩되되 스캔라인(SCL)의 돌출부(PSCL)과 추가로 중첩될 수 있다.
제3 스캔 트랜지스터(SCT3)는 발광소자(EL)의 제1 전극(E1)에 해당하는 제1 노드(N1)와 기준전압라인(RVL) 사이의 전기적인 연결을 제어할 수 있다. 따라서, 제3 스캔 트랜지스터(SCT3)는 제1 노드(N1)와 해당 기준전압라인(RVL) 사이에 전기적으로 연결될 수 있다.
제3 스캔 트랜지스터(SCT3)의 소스 노드 또는 드레인 노드는 기준전압 노드(Nr)에서 기준전압라인(RVL)과 전기적으로 연결될 수 있다. 제3 스캔 트랜지스터(SCT3)의 드레인 노드 또는 소스 노드는 발광소자(EL)의 제1 전극(E1)과 제1 발광제어 트랜지스터(EMT1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 제3 스캔 트랜지스터(SCT3)의 게이트 노드는 해당 스캔라인(SCL)과 전기적으로 연결되어 스캔신호(SCAN)가 인가될 수 있다.
제3 스캔 트랜지스터(SCT3)의 소스 노드와 드레인 노드 사이에 위치하는 활성화층(ACT_SCT3)은, 스캔라인(SCL)과 중첩되고, 제1 노드(N1)와 기준전압 노드(Nr) 사이에 배치될 수 있다.
한편, 도 2 및 도 3을 참조하면, 제1 스캔 트랜지스터(SCT1)의 게이트 노드, 제2 스캔 트랜지스터(SCT2)의 게이트 노드 및 제3 스캔 트랜지스터(SCT3)의 게이트 노드는 하나의 스캔라인(SCL)에 전기적으로 공통 연결될 수 있다. 즉, 하나의 서브픽셀 행을 구동시키기 위하여 1개의 스캔라인(SCL)만을 필요로 한다. 그만큼 디스플레이 패널(110)의 개구율을 높여줄 수 있다. 다만, 제1 스캔 트랜지스터(SCT1)의 게이트 노드, 제2 스캔 트랜지스터(SCT2)의 게이트 노드 및 제3 스캔 트랜지스터(SCT3)의 게이트 노드가 하나의 스캔라인(SCL)에 공통으로 연결되더라도, 서브픽셀(SP)이 정상 구동되도록 하기 위한 특별한 구동 타이밍 동작이 필요하다. 이에 대해서는, 도 6 내지 도 10을 참조하여 후술한다.
제1 발광제어 트랜지스터(EMT1)의 게이트 노드 및 제2 발광제어 트랜지스터(EMT2)의 게이트 노드는 하나의 발광제어라인(EML)에 전기적으로 연결될 수 있다. 즉, 하나의 서브픽셀 행을 구동시키기 위하여 1개의 발광제어라인(EML)만을 필요로 한다. 그만큼 디스플레이 패널(110)의 개구율을 높여줄 수 있다. 다만, 제1 발광제어 트랜지스터(EMT1)의 게이트 노드 및 제2 발광제어 트랜지스터(EMT2)의 게이트 노드가 하나의 발광제어라인(EML)에 공통으로 연결되더라도, 서브픽셀(SP)이 정상 구동되도록 하기 위한 특별한 구동 타이밍 동작이 필요하다. 이에 대해서는, 도 6 내지 도 10을 참조하여 후술한다.
한편, 이상에서 전술한 서브픽셀(SP)의 회로에서, 6개의 트랜지스터(DRT, SCT1, SCT2, SCT3, EMT1, EMT2)각각은 N-타입 트랜지스터이거나 P-타입 트랜지스터일 수 있다.
스토리지 캐패시터(Cst)는, 트랜지스터의 소스 노드, 드레인 노드 및 게이트 노드 중 2개의 노드 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd, Cds)가 아니라, 제3 노드(N3)와 제4 노드(N4)에 의도적으로 설계된 외부 캐패시터(External Capacitor)일 수 있다.
도 2 및 도 3에 예시된 서브픽셀(SP)의 구조는 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀은 모두 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀 중 일부는 다른 구조로 되어 있을 수도 있다. 예를 들어, 액티브 영역(A/A)의 외곽에 특수한 용도의 더미 서브픽셀이 존재할 수 있으며, 이러한 더미 서브픽셀은, 발광소자(EL)이 없거나, 트랜지스터 또는 캐패시터의 개수가 다르게 설계됨으로써, 액티브 영역(A/A)의 내부에 존재하는 서브픽셀(도 2와 같은 구조를 갖는 서브픽셀)과 다른 구조일 수 있다.
한편, 도 3을 참조하면, 구동전압라인(DVL)과 기준전압라인(RVL)은 절연 층을 사이에 두고 서로 다른 층에 위치할 수 있다. 그리고, 구동전압라인(DVL)의 전체 또는 일부는 기준전압라인(RVL)과 중첩될 수 있다.
전술한 바와 같이, 구동전압라인(DVL)과 기준전압라인(RVL)이 서로 다른 층에서 위치하며 서로 중첩됨으로써, 디스플레이 패널(110)의 개구율을 높여줄 수 있다.
한편, 도 3을 참조하면, 기준전압라인(RVL)의 돌출부(PRVL)는 데이터라인(DL)과 교차하고 중첩될 수 있다.
보다 구체적으로, 기준전압라인(RVL) 및 데이터라인(DL)은 서로 동일한 방향으로 배치될 수 있다. 예를 들어, 기준전압라인(RVL) 및 데이터라인(DL)이 열 방향으로 배치되는 경우, 기준전압라인(RVL)의 돌출부(PRVL)는 기준전압라인(RVL)에서 행 방향으로 돌출되어, 열 방향으로 배치된 데이터라인(DL)을 가로지를 수 있다.
기준전압라인(RVL)의 돌출부(PRVL)는 제1 스캔 트랜지스터(SCT1)의 활성화층(ACT_SCT1)과 교차하고, 일부에서 중첩될 수 있다.
제1 스캔 트랜지스터(SCT1)의 활성화층(ACT_SCT1)의 일부는 데이터라인(DL)과 중첩될 수 있다.
발광제어라인(EML)의 돌출부(PEML)는 제1 노드(N1)와 제2 노드(N2) 사이에 위치할 수 있다.
전술한 바와 같이, 스토리지 캐패시터(Cst)는 제1 플레이트(N3)와 제2 플레이트(N4)를 포함할 수 있다.
일 예로, 스토리지 캐패시터(Cst)의 제1 플레이트(N3)는 발광제어라인(EML) 또는 스캔라인(SCL)과 동일한 물질 층에 위치하고, 스토리지 캐패시터(Cst)의 제2 플레이트(N4)는 기준전압라인(RVL), 구동전압라인(DVL) 및 데이터라인(DL) 중 하나와 동일한 물질 층에 위치할 수 있다.
구동 트랜지스터(DRT)의 활성화층(ACT_DRT)의 일부는 스토리지 캐패시터(Cst)와 중첩될 수 있다.
구동 트랜지스터(DRT)의 활성화층(ACT_DRT)의 일부는 데이터라인(DL)과 교차하고 중첩될 수 있다.
한편, 6개의 트랜지스터(DRT, EMT1, EMT2, SCT1, SCT2, SCT3) 중 5개의 트랜지스터(SCT1, SCT2, SCT3, EMT1, EMT2)는 게이트 노드에 게이트 신호(SCAN, EM)를 공급받아야 하는 트랜지스터이다.
만약에, 5개의 트랜지스터(SCT1, SCT2, SCT3, EMT1, EMT2)의 게이트 노드에 게이트 신호(SCAN, EM)를 공급해주기 위한 게이트라인들(SCL, EML)이 별도로 구성되면, 디스플레이 패널(110)의 개구율이 크게 감소될 수 있다.
5개의 트랜지스터(SCT1, SCT2, SCT3, EMT1, EMT2)의 게이트 노드에 게이트 신호(SCAN, EM)를 공급해주기 위한 게이트라인들(SCL, EML)이 제한된 영역 내에 배치되게 되면, 게이트라인들(SCL, EML) 간의 간격으로 좁게 해주거나, 게이트라인들(SCL, EML) 각각의 폭을 좁게 해주어야 할 것이다. 이러한 경우, 게이트라인들(SCL, EML)의 저항이 증가할 수 있으며, 게이트라인들(SCL, EML) 간의 로드(Load)가 증가할 수 있으며, 게이트라인들(SCL, EML)을 통한 신호 전달 성능이 떨어지거나 게이트라인들(SCL, EML) 간의 신호 간섭도 발생할 수 있다.
하지만, 도 2 및 도 3과 같은 서브픽셀(SP)의 구조에 따르면, 제1 내지 제3 스캔 트랜지스터(SCT1, SCT2, SCT3)는 동일한 스캔라인(SCL)으로부터 스캔신호(SCAN)를 공통으로 공급받고, 제1 및 제2 발광제어 트랜지스터(EMT1, EMT2)는 동일한 발광제어라인(EML)으로부터 발광제어신호(EM)를 공통으로 공급받기 때문에, 스캔라인(SCL) 및 발광제어라인(EML)의 개수를 줄일 수 있게 되어 개구율을 높여줄 수 있다.
제1 내지 제3 스캔 트랜지스터(SCT1, SCT2, SCT3)는 동일한 스캔라인(SCL)으로부터 스캔신호(SCAN)를 공통으로 공급받고, 제1 및 제2 발광제어 트랜지스터(EMT1, EMT2)는 동일한 발광제어라인(EML)으로부터 발광제어신호(EM)를 공통으로 공급받기 때문에, 5개의 트랜지스터(SCT1, SCT2, SCT3, EMT1, EMT2)의 게이트 노드에 게이트 신호(SCAN, EM)를 공급해주기 위한 게이트라인들(SCL, EML)이 차지하는 행 방향 폭(D2)도 크게 줄어들 수 있다.
하지만, 스캔라인(SCL) 및 발광제어라인(EML) 각각의 선 폭을 넓혀줄 여지가 생길 수 있고, 스캔라인(SCL) 및 발광제어라인(EML) 간의 간격(D1, D3)도 더욱 크게 해줄 수 있다. 이에 따라, 스캔라인(SCL) 및 발광제어라인(EML) 각각의 저항을 줄여주고 스캔라인(SCL) 및 발광제어라인(EML) 간의 로드도 줄여줄 수 있다. 또한, 스캔라인(SCL) 및 발광제어라인(EML)을 통한 신호 전달 성능이 향상되고 게이트라인들(SCL, EML) 간의 신호 간섭도 줄어들거나 제거될 수 있다.
도 2 및 도 3과 같은 서브픽셀(SP)의 구조에 따른 전술한 효과들은 투명 디스플레이에서 더욱 크게 작용할 것이다.
한편, 제1 내지 제3 스캔 트랜지스터(SCT1, SCT2, SCT3) 중 적어도 하나를 턴-온 시키고, 제1 및 제2 발광제어 트랜지스터(EMT1, EMT2) 중 적어도 하나를 턴-온 시켜야 하지만, 제4 노드(N4)에는 기준전압(Vref)이 인가되어야 하는 구동 타이밍 기간이 있을 수 있다. 예를 들어, 제4 노드(N4)에 기준전압(Vref)이 되어야 하고, 스캔라인(SCL)의 공통 구조로 인해 제1 스캔 트랜지스터(SCT1)가 턴-온 될 수 밖에 없는 구동 타이밍 기간(도 6의 S10 단계)이 있을 수 있다.
이러한 구동 타이밍 기간 동안에는, 제2 발광제어 트랜지스터(EMT2)를 턴-오프 시킬 수 없다. 따라서, 도 2의 서브픽셀(SP)의 구조를 이용하더라도, 즉, 제2 발광제어 트랜지스터(EMT2)를 이용하더라도, 제4 노드(N4)에서 데이터전압(Vdata)과 기준전압(Vref) 간의 단락을 방지할 수 없다. 다시 말해, 제2 발광제어 트랜지스터(EMT2)를 이용하더라도, 데이터라인(DL)과 기준전압라인(RVL) 간의 단락(Short)을 방지해줄 수 없다.
따라서, 본 발명의 실시예들은, 제1 내지 제3 스캔 트랜지스터(SCT1, SCT2, SCT3)의 게이트 노드에 하나의 스캔라인(SCL)을 공통으로 연결하는 구조를 통해 개구율을 감소시키면서도, 데이터전압(Vdata)과 기준전압(Vref) 간의 단락을 방지할 수 있는 회로 구성과 방법을 더 제공할 수 있다. 이에 대하여, 아래에서 도 4 내지 도 10을 참조하여 상세하게 설명한다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로를 설명하기 위한 등가회로이다. 도 5는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로에 포함된 데이터제어 트랜지스터(DCT)가 배치되는 위치를 설명하기 위한 도면이다.
본 발명의 실시예들에 따른 디스플레이 장치(100)는, 다수의 데이터라인(DL), 다수의 스캔라인(SCL) 및 다수의 발광제어라인(EML)이 배치되고, 다수의 서브픽셀(SP)이 배열된 디스플레이 패널(110)과, 다수의 데이터라인(DL)을 구동하기 위한 제1 구동회로(121)와, 다수의 스캔라인(SCL)을 구동하기 위한 제2 구동회로(122)와, 다수의 발광제어라인(EML)을 구동하기 위한 제3 구동회로(123)를 포함할 수 있다.
디스플레이 패널(110)은 영상이 표시되는 액티브 영역(A/A)과 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역(N/A)을 포함할 수 있다.
도 4를 참조하면, 다수의 서브픽셀(SP) 각각은, 기저전압(EVSS)와 제1 노드(N1) 사이에 전기적으로 연결된 발광소자(EL)와, 구동전압라인(DVL)과 제2 노드(N2) 사이에 전기적으로 연결된 구동 트랜지스터(DRT)와, 제3 노드(N3)와 제4 노드(N4) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst)와, 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 제1 발광제어 트랜지스터(EMT1)와, 제4 노드(N4)와 기준전압라인(RVL) 사이에 전기적으로 연결된 제2 발광제어 트랜지스터(EMT2)와, 제4 노드(N4)와 해당 데이터라인(DL) 사이에 전기적으로 연결된 제1 스캔 트랜지스터(SCT1)와, 제2 노드(N2)와 제3 노드(N3) 사이에 전기적으로 연결된 제2 스캔 트랜지스터(SCT2)와, 제1 노드(N1)와 해당 기준전압라인(RVL) 사이에 전기적으로 연결된 제3 스캔 트랜지스터(SCT3) 등을 포함할 수 있다.
도 4를 참조하면, 제1 스캔 트랜지스터(SCT1)의 게이트 노드, 제2 스캔 트랜지스터(SCT2)의 게이트 노드 및 제3 스캔 트랜지스터(SCT3)의 게이트 노드는 하나의 스캔라인(SCL)에 전기적으로 연결될 수 있다.
도 4를 참조하면, 제1 발광제어 트랜지스터(EMT1)의 게이트 노드 및 제2 발광제어 트랜지스터(EMT2)의 게이트 노드는 하나의 발광제어라인(EML)에 전기적으로 연결될 수 있다.
도 4를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로는, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치(예: 문턱전압, 이동도)의 변화나 편차를 보상해주어 영상 품질을 향상시켜줄 수 있는 회로로서, 액티브 영역(A/A)에 배치되는 6T1C 구조의 서브픽셀(SP)과, 액티브 영역(A/A) 및/또는 넌-액티브 영역(N/A)에 배치될 수 있는 데이터제어 트랜지스터(DCT)를 포함할 수 있다.
도 4를 참조하면, 데이터제어 트랜지스터(DCT)는 다수의 데이터라인(DL) 각각에 대응되어 배치될 수 있다. 즉, 1개의 데이터라인(DL)마다 1개의 데이터제어 트랜지스터(DCT)가 배치될 수 있다.
도 4를 참조하면, 데이터제어 트랜지스터(DCT)는 해당 서브픽셀(SP)의 동작 단계에 따라 해당 데이터라인(DL)과 제1 구동회로(121) 간의 연결여부를 제어할 수 있다.
도 5를 참조하면, 데이터제어 트랜지스터(DCT)는, 제1 구동회로(121)가 전기적으로 연결되는 디스플레이 패널(110)의 넌-액티브 영역(N/A)에 배치될 수 있다.
보다 구체적으로 설명하면, 넌-액티브 영역(N/A)에 제1 구동회로(121)가 전기적으로 연결되는 패드부(PAD)가 위치한다. 제1 구동회로(121)는 COF (Chip On Film) 타입 또는 COG (Chip On Glass) 타입 등으로 패드부(PAD)에 전기적으로 연결될 수 있다.
다수의 데이터라인(DL)이 배치되는 액티브 영역(A/A)과 패드부(PAD) 사이에 트랜지스터 영역(TRA)이 위치할 수 있다.
트랜지스터 영역(TRA)은 넌-액티브 영역(N/A)에 포함될 수 있다.
트랜지스터 영역(TRA)에 다수의 데이터제어 트랜지스터(DCT)가 배치될 수 있다.
데이터라인(DL)이 연장된 부분 또는 데이터라인(DL)과 전기적으로 연결된 부분은 데이터링크라인(DLL)이라고 한다.
데이터제어 트랜지스터(DCT)의 드레인 노드 또는 소스 노드는 데이터링크라인(DLL)과 전기적으로 연결되고, 데이터제어 트랜지스터(DCT)의 소스 노드 또는 드레인 노드는 제1 구동회로(121)의 데이터 출력부 (예: 출력버퍼)와 전기적으로 연결될 수 있다.
한편, 제1 기간 (예: 도 6의 S10) 동안, 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)와 제2 플레이트(PL2)에 기준전압(Vref)이 인가되고, 데이터제어 트랜지스터(DCT)의 턴-오프에 따라 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)와 제1 구동회로(121)가 전기적으로 분리될 수 있다.
여기서, 스토리지 캐패시터(Cst)에서, 제1 플레이트(PL1)는 제3 노드(N3)에 해당하고, 제2 플레이트(PL2)는 제4 노드(N4)에 해당할 수 있다.
제1 기간 (예: 도 6의 S10) 이후 제2 기간 (예: 도 6의 S20) 동안, 데이터제어 트랜지스터(DCT)의 턴-온에 따라 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)와 제1 구동회로(121)가 전기적으로 연결될 수 있다.
도 4를 참조하면, 데이터제어 트랜지스터(DCT)는, 샘플링신호(SAM)에 의해 제어되어, 제1 구동회로(121)와 데이터라인(DL) 간의 연결 여부를 제어할 수 있다.
샘플링신호(SAM)는 게이트신호의 일종으로서, 컨트롤러(120), 제1 구동회로(121), 제2 구동회로(122) 및 제3 구동회로(123) 등 중 하나에 의해 제공될 수 있다.
또한, 샘플링신호(SAM)의 전달을 위한 신호라인이 데이터제어 트랜지스터(DCT)의 게이트 노드에 연결되며, 이 신호라인은 넌-액티브 영역(N/A)에 배치될 수 있다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로의 구동 타이밍을 나타낸 다이어그램이다. 도 7 내지 도 10은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로의 구동 단계 별 상태를 나타낸 도면들이다. 단, 6개의 트랜지스터(DRT, SCT1, SCT2, EMT1, EMT2, EMT3)와 데이터제어 트랜지스터(DCT)는 모두 P-타입 트랜지스터인 것을 예로 든다.
도 6을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로는, 4가지 단계(S10, S20, S30, S40)로 구동될 수 있다.
도 6을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 보상회로의 4가지 단계(S10, S20, S30, S40) 중에서, S10 단계는 제2 노드(N2), 제3 노드(N3) 및 제4 노드(N4) 등을 기준전압(Vref)으로 초기화 해주기 위한 초기화 단계이고, S20 단계는 샘플링 단계로서 데이터전압(Vdata)을 제4 노드(N4)에 인가해주기 위한 샘플링 단계이고, S30 단계는 6개의 트랜지스터(DRT, SCT1, SCT2, EMT1, EMT2, EMT3)와 데이터제어 트랜지스터(DCT)가 모두 턴-오프 되는 발광 전 단계이며, S40 단계는 발광소자(EL)가 발광하는 발광 단계이다.
도 6 및 도 7을 참조하면, S10 단계 동안, 스캔신호(SCAN)는 턴-온 전압 레벨이 되고, 발광제어신호(EM)는 턴-온 전압 레벨이 되고, 샘플링신호(SAM)는 턴-오프 전압 레벨이 될 수 있다.
이에 따라, S10 단계의 전 기간 또는 일부 기간 동안, 제1 스캔 트랜지스터(SCT1), 제2 스캔 트랜지스터(SCT2) 및 제3 스캔 트랜지스터(SCT3)는 턴-온 상태이고, 제1 발광제어 트랜지스터(EMT1) 및 제2 발광제어 트랜지스터(EMT2)가 턴-온 상태이며, 데이터제어 트랜지스터(DCT)는 턴-오프 상태일 수 있다.
S10 단계의 전 기간 또는 일부 기간 동안, 데이터제어 트랜지스터(DCT)의 턴-오프에 따라, 제1 구동회로(121)와 데이터라인(DL)은 오픈(Open) 될 수 있다. 즉, 데이터제어 트랜지스터(DCT)의 턴-오프에 의해, 제1 구동회로(121)와 데이터라인(DL)은 전기적으로 분리될 수 있다.
S10 단계 동안, 데이터제어 트랜지스터(DCT)의 턴-오프와, 서브픽셀(SP) 내 6개의 트랜지스터(DRT, SCT1, SCT2, EMT1, EMT2, EMT3)의 턴-온에 따라, 제2 노드(N2), 제3 노드(N3) 및 제4 노드(N4)는 기준전압(Vref)이 인가될 수 있다.
S10 단계 동안, 기준전압(Vref)은 제2 발광제어 트랜지스터(EMT2)를 통해 제4 노드(N4)에 인가될 수 있다. 여기서, 제4 노드(N4)는 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)에 해당할 수 있다.
그리고, S10 단계 동안, 기준전압(Vref)은 제3 스캔 트랜지스터(SCT3) 및 제2 발광제어 트랜지스터(EMT2)를 통해, 제2 노드(N2)에 인가될 수 있고, 제2 노드(N2)에 인가된 기준전압(Vref)은 제2 스캔 트랜지스터(SCT2)를 통해 제3 노드(N3)에 인가될 수 있다. 여기서, 제3 노드(N3)는 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)에 해당할 수 있다.
전술한 바와 같이, S10 단계의 전 기간 또는 일부 기간 동안, 데이터제어 트랜지스터(DCT)가 턴-오프 되어, 제1 구동회로(121)와 데이터라인(DL)은 전기적으로 분리될 수 있다. 따라서, 제1 스캔 트랜지스터(ST1)가 턴-온 되어 있음에도 불구하고, 기준전압(Vref)이 인가된 제4 노드(N4)에 데이터전압(Vdata)이 인가되지 않는다.
다시 말해, 제4 노드(N4)에 기준전압(Vref)이 되어야 하므로 제2 발광제어 트랜지스터(EMT2)를 턴-오프 시킬 수 없고, 스캔라인(SCL)의 공통 구조로 인해 제1 스캔 트랜지스터(SCT1)가 턴-온 될 수 밖에 없는 구동 타이밍 기간(S10 단계) 동안, 기준전압(Vref)이 인가된 제4 노드(N4)에 데이터전압(Vdata)이 인가되는 것을 방지해줄 수 있다. 즉, S10 단계 동안, 제4 노드(N4)에서 데이터전압(Vdata)과 기준전압(Vref) 간의 단락을 방지할 수 있다. 데이터라인(DL)과 기준전압라인(RVL) 간의 단락(Short)을 방지해줄 수 있다.
한편, S10 단계 동안, 제4 노드(N4)에 인가된 기준전압(Vref)은 턴-온 된 제1 스캔 트랜지스터(SCT1)를 통해 데이터라인(DL)에 인가될 수도 있다.
도 6 및 도 8을 참조하면, S20 단계의 전 기간 또는 일부 기간 동안, 스캔신호(SCAN)는 턴-온 전압 레벨이고, 발광제어신호(EM)는 턴-오프 전압 레벨이다.
이에 따라, S20 단계의 전 기간 또는 일부 기간 동안, 제1 스캔 트랜지스터(SCT1), 제2 스캔 트랜지스터(SCT2) 및 제3 스캔 트랜지스터(SCT3)는 턴-온 상태이고, 제1 발광제어 트랜지스터(EMT1) 및 제2 발광제어 트랜지스터(EMT2)는 턴-오프 상태이다.
S20 단계의 전 기간 또는 일부 기간 동안, 샘플링신호(SAM)는 턴-온 전압 레벨일 수 있다. 이에 따라, 데이터제어 트랜지스터(DCT)는 턴-온 된다.
데이터제어 트랜지스터(DCT)의 턴-온에 따라, 제1 구동회로(121)와 데이터라인(DL)이 전기적으로 연결된다. 따라서, 제1 구동회로(121)에서 출력된 데이터전압(Vdata)은 턴-온 된 데이터제어 트랜지스터(DCT)를 통해 데이터라인(DL)에 공급된다.
데이터라인(DL)에 공급된 데이터전압(Vdata)은, 턴-온 된 제1 스캔 트랜지스터(SCT1)를 통해, 제4 노드(N4)에 인가될 수 있다. 그리고, 제2 발광제어 트랜지스터(EMT2)가 턴-오프 상태일 수 있다. 따라서, 제4 노드(N4)의 전압 상태는 기준전압(Vref)에서 데이터전압(Vdata)으로 바뀔 수 있다.
한편, S20 단계의 전 기간 또는 일부 기간 동안, 제1 발광제어 트랜지스터(EMT1)가 턴-오프 되므로, 제2 노드(N2) 및 제3 노드(N3)는 플로팅(Floating) 될 수 있다.
전기적으로 플로팅 된 제3 노드(N3)의 전압은 구동전압(VDD)과 구동 트랜지스터(DRT)의 문턱전압(Vth)의 차이(VDD-Vth)에 해당할 수 있다. 즉, S20 단계 동안, 구동 트랜지스터(DRT)의 문턱전압(Vth)이 보상될 수 있다. 여기서, "VDD-Vth"는 기준전압(Vref)보다 높은 전압일 수 있다.
도 6, 도 7 및 도 8을 참조하면, 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)와 제1 구동회로(121) 간의 전기적인 연결 여부 관점에서 볼 때, 제1 기간 (S10 단계) 동안, 스토리지 캐패시터(Cst)의 제1 플레이트(PL1)와 제2 플레이트(PL2)에 기준전압(Vref)이 인가되고, 데이터제어 트랜지스터(DCT)의 턴-오프에 따라 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)와 제1 구동회로(121)가 전기적으로 분리될 수 있다. 제1 기간 (S10 단계) 이후 제2 기간 (S20 단계) 동안, 데이터제어 트랜지스터(DCT)의 턴-온에 따라 스토리지 캐패시터(Cst)의 제2 플레이트(PL2)와 제1 구동회로(121)가 전기적으로 연결될 수 있다.
도 6 및 도 9를 참조하면, S30 단계의 전 기간 또는 일부 기간 동안, 스캔신호(SCAN)는 턴-오프 전압 레벨이고, 발광제어신호(EM)는 턴-오프 전압 레벨이다.
이에 따라, S30 단계의 전 기간 또는 일부 기간 동안, 제1 스캔 트랜지스터(SCT1), 제2 스캔 트랜지스터(SCT2) 및 제3 스캔 트랜지스터(SCT3)는 턴-오프 상태이고, 제1 발광제어 트랜지스터(EMT1) 및 제2 발광제어 트랜지스터(EMT2)는 턴-오프 상태일 수 있다.
그리고, S30 단계의 전 기간 또는 일부 기간 동안, 샘플링신호(SAM)는 턴-오프 전압 레벨일 수 있다. 이에 따라, 데이터제어 트랜지스터(DCT)는 턴-오프 될 수 있다.
따라서, S30 단계의 전 기간 또는 일부 기간 동안, 제4 노드(N4)는 플로팅 될 수 있다. 플로팅 된 제4 노드(N4)는 데이터전압(Vdata) 또는 이와 유사한 전압을 가질 수 있다.
S30 단계의 전 기간 또는 일부 기간 동안, 제3 노드(N3)도 전기적으로 플로팅 상태일 수 있으며, 제3 노드(N3)의 전압은 구동전압(VDD)과 구동 트랜지스터(DRT)의 문턱전압(Vth)의 차이(VDD-Vth)에 해당할 수 있다. 즉, S30 단계 동안, 구동 트랜지스터(DRT)의 문턱전압(Vth)이 보상될 수 있다.
도 6 및 도 10을 참조하면, S40 단계의 전 기간 또는 일부 기간 동안, 스캔신호(SCAN)는 턴-오프 전압 레벨이고, 발광제어신호(EM)는 턴-온 전압 레벨이다.
이에 따라, 제1 스캔 트랜지스터(SCT1), 제2 스캔 트랜지스터(SCT2) 및 제3 스캔 트랜지스터(SCT3)가 턴-오프 상태이고, 제1 발광제어 트랜지스터(EMT1) 및 제2 발광제어 트랜지스터(EMT2)가 턴-온 상태가 될 수 있다.
그리고, S40 단계의 전 기간 또는 일부 기간 동안, 샘플링신호(SAM)는 턴-온 전압 레벨일 수 있다. 이에 따라, 데이터제어 트랜지스터(DCT)는 턴-온 될 수 있다. 이는 다른 서브픽셀 행에 배치된 서브픽셀(SP)의 구동 동작(샘플링 단계인 S20 단계)을 위한 것일 수 있다.
S40 단계 동안, 제4 노드(N4)는 데이터전압(Vdata) 또는 그 유사전압에서 기준전압(Vref)으로 바뀌게 된다. 이러한 제4 노드(N4)의 전압 변화에 대응되게, 제3 노드(N3)의 전압도 변하게 된다. 즉, S40 단계 동안, 제4 노드(N4)의 전압은 기준전압(Vref)으로 낮아지게 되고, 그 만큼 제3 노드(N3)의 전압도 낮아질 수 있다.
따라서, 구동 트랜지스터(DRT)가 발광소자(EL)로 전류를 공급할 수 있는 상태가 된다.
S40 단계 동안, 제1 발광제어 트랜지스터(EMT1)가 턴-온 되어 있기 때문에, 구동 트랜지스터(DRT)에서 발광소자(EL)로 전류가 공급되고, 발광소자(EL)은 발광하게 된다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 디스플레이 패널(110)에서 하나의 서브픽셀(SP)의 영역(SPA)을 나타낸 도면이고, 도 12는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 디스플레이 패널(110)이 투명 디스플레이 패널인 경우, 하나의 서브픽셀(SP)의 영역(SPA)을 나타낸 도면이다.
도 11 및 도 12를 참조하면, 하나의 서브픽셀(SP)의 영역(SPA: Sub Pixel Area)은, 구동 트랜지스터(DRT), 제1 내지 제3 스캔 트랜지스터(SCT3), 제1 및 제2 발광제어 트랜지스터(EMT2) 및 스토리지 캐패시터(Cst)가 배치되는 회로영역(CA: Circuit Area)과, 발광소자(EL)에서 발광하는 발광영역(EA: Emission Area)을 포함할 수 있다.
도 11 및 도 12를 참조하면, 발광영역(EA)은 발광소자(EL)의 제1 전극(E1, 예: 애노드 전극)이 배치될 수 있다. 발광소자(EL)의 제1 전극(E1)은 회로영역(CA) 내 제1 노드(N1)에서 제1 발광제어 트랜지스터(EMT1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다.
한편, 도 11을 참조하면, 발광소자(EL)의 제1 전극(E1)은, 회로영역(CA) 내 제1 노드(N1)와의 컨택을 위한 부분을 제외하고는, 회로영역(CA)과 중첩하지 않게 배치될 수 있다. 이 경우, 발광영역(EA)과 회로영역(CA)은 겹치지 않거나 일부만이 약간 겹칠 수 있다.
이러한 제1 전극(E1)의 배치 위치에 따라, 발광영역(EA)과 회로영역(CA)이 겹치지 않는 디스플레이 패널(110)은 비 투명 디스플레이에 적용될 수 있다.
이와 다르게, 도 12에 도시된 바와 같이, 발광소자(EL)의 제1 전극(E1)의 상당 부분이 회로영역(CA)과 중첩하게 배치될 수 있다. 이 경우, 도 12에 도시된 바와 같이, 발광영역(EA)과 회로영역(CA)은 상당 부분이 겹치게 되고, 이러한 디스플레이 패널(110)은 투명 디스플레이에 적용될 수 있을 것이다.
따라서, 도 12에 도시된 바와 같이, 각 서브픽셀 영역(SPA)은 투명영역(TA)을 더 포함할 수 있다. 여기서, 투명영역(TA)은 회로영역(CA) 및 발광영역(EA)의 바깥 영역일 수 있다.
투명영역(TA)은, 불 투명한 전극, 신호배선, 또는 각종 물질 층 등의 불투명 패턴이 존재하지 않거나, 일정 수준 이상의 투명도를 갖는 패턴만이 존재하는 영역일 수 있다.
서브픽셀 영역(SPA)에서 투명영역(TA)이 차지하는 비율이 디스플레이 패널(110)의 투명도를 결정하는 주요한 요인이 된다.
서브픽셀 영역(SPA)에서 투명영역(TA)이 차지하는 비율을 높기 위해서는, 불투명한 전극들 및 배선들이 존재하는 회로영역(CA)의 크기를 줄이는 것이 무엇보다 중요할 수 있다.
이상에서 전술한 개구율을 높여줄 수 있는 다양한 설계 요소들(스캔라인 공유, 발광제어라인 공유, 신호배선 중첩 등)로 인해, 회로영역(CA)의 크기를 줄여줄 수 있고, 이로 인해, 투명영역(TA)의 크기를 확대해줌으로써 디스플레이 패널(110)의 투명도를 높여줄 수 있다.
도 13은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 디스플레이 패널(110)이 투명 디스플레이 패널인 경우, 행 방향으로 인접한 2개의 서브픽셀(SP1, SP2)의 영역(SPA1, SPA2)에 대한 평면도이다.
도 13을 참조하면, 다수의 서브픽셀(SP)은 행 방향으로 인접한 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2)을 포함할 수 있다.
도 13을 참조하면, 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2)이 배치되는 영역(SPA1, SPA2)에는, 열 방향의 신호배선들(DL1, RVL1, DVL1, DL2, RVL2, DVL2)과, 행 방향의 신호배선들(SCL, EML)이 배치될 수 있다.
제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2)의 경계 영역에는 열 방향의 신호배선들(DL1, RVL1, DVL1, DL2, RVL2, DVL2)이 배치되지 않을 수 있다.
제1 서브픽셀(SP1)의 양 측면 중 제2 서브픽셀(SP2)과 경계가 되는 측면의 반대 측면에, 열 방향의 신호배선들(DL1, RVL1, DVL1)이 배치될 수 있다.
제2 서브픽셀(SP2)의 양 측면 중 제1 서브픽셀(SP1)과 경계가 되는 측면의 반대 측면에 열 방향의 신호배선들(DL2, RVL2, DVL2)이 배치될 수 있다.
열 방향의 신호배선들(DL1, RVL1, DVL1, DL2, RVL2, DVL2) 중에서, 제1 구동전압라인(DVL1)과 제1 기준전압라인(RVL1)은 서로 중첩되고, 제2 구동전압라인(DVL2)과 제2 기준전압라인(RVL2)은 서로 중첩된다.
또한, 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2) 각각의 회로영역(CA1, CA2)에는 3개의 스캔 트랜지스터(SCT1, SCT2, SCT3)와 2개의 발광제어 트랜지스터(EMT1, EMT2)가 배치되지만, 행 방향의 신호배선들로서 1개의 스캔라인(SCL)과 1개의 발광제어라인(EML)만 배치된다.
또한, 공통전압라인에 해당할 수 있는 구동전압라인(DVL1, DVL2)과 기준전압라인(RVL1, RVL2)은 인접한 서브픽셀들에 공유될 수 있다.
예를 들어, 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀의 순서대로 인접한 경우, 제2 구동전압라인(DVL2)은 제2 서브픽셀(SP1)과 제3 서브픽셀로 구동전압(VDD)을 공통으로 공급해줄 수 있다. 제2 기준전압라인(RVL2)은 제2 서브픽셀(SP1)과 제3 서브픽셀로 기준전압(Vref)을 공통으로 공급해줄 수 있다.
전술한 바에 따르면, 회로영역(CA1, CA2)의 사이즈를 줄일 수 있고, 열 방향의 공통신호배선들(DVL, RVL)이 인접 서브픽셀들 간에 공유되고, 2개의 서브픽셀영역(SPA1, SPA2)의 경계에 열 방향의 신호배선들이 배치되지 않을 수 있다. 또한, 행 방향의 신호배선들(SCL, EML)의 개수를 줄여줄 수 있다.
따라서, 행 방향과 열 방향으로 투명영역(TA1, TA2)을 더욱 넓혀줄 수 있게 되어, 디스플레이 패널(110)의 투명도를 크게 향상시켜줄 수 있다.
이상에서 설명한 바와 같은 본 발명의 실시예들에 의하면, 높은 개구율을 갖는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 구동 시, 다른 전압 값을 갖는 데이터전압(Vdata)과 기준전압(Vref) 간의 단락을 방지해주는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 스캔라인(SCL)의 통합을 통해 개구율을 높여주면서도, 구동 시, 데이터전압(Vdata)과 기준전압(Vref) 간의 단락도 방지해줄 수 있는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 높은 투명도를 갖는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 다른 종류의 신호배선들(DVL, RVL 등)의 중첩 구조를 통해 투명영역(TA)을 확대해줄 수 있는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 열 방향 (또는 행 방향)의 공통신호배선들(DVL, RVL)이 인접 서브픽셀들 간에 공유되고, 4개의 서브픽셀 영역 중 2개의 서브픽셀 영역의 경계에 열 방향 (또는 행 방향)의 신호배선들(DVL, RVL, DL 등)이 배치되지 않도록 설계함으로써, 투명영역(TA)을 확대해줄 수 있는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
또한, 본 발명의 실시예들에 의하면, 행 방향 (또는 열 방향)의 신호배선들(EML, SCL)의 개수를 줄여줌으로써, 투명영역(TA)을 확대해줄 수 있는 디스플레이 장치(100) 및 디스플레이 패널(110)을 제공하는 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 컨트롤러
121: 제1 구동회로,
122: 제2 구동회로,
123: 제3 구동회로

Claims (20)

  1. 다수의 데이터라인, 다수의 스캔라인 및 다수의 발광제어라인이 배치되고, 상기 다수의 서브픽셀이 배열된 디스플레이 패널;
    상기 다수의 데이터라인을 구동하기 위한 제1 구동회로;
    상기 다수의 스캔라인을 구동하기 위한 제2 구동회로; 및
    상기 다수의 발광제어라인을 구동하기 위한 제3 구동회로를 포함하고,
    상기 디스플레이 패널은 영상이 표시되는 액티브 영역과 상기 액티브 영역의 외곽 영역인 넌-액티브 영역을 포함하고,
    상기 다수의 서브픽셀 각각은,
    기저전압과 제1 노드 사이에 전기적으로 연결된 발광소자와, 구동전압라인과 제2 노드 사이에 전기적으로 연결된 구동 트랜지스터와, 제3 노드와 상기 제4 노드 사이에 전기적으로 연결된 스토리지 캐패시터와, 상기 제1 노드와 상기 제2 노드 사이에 전기적으로 연결된 제1 발광제어 트랜지스터와, 상기 제4 노드와 상기 기준전압라인 사이에 전기적으로 연결된 제2 발광제어 트랜지스터와, 상기 제4 노드와 해당 데이터라인 사이에 전기적으로 연결된 제1 스캔 트랜지스터와, 상기 제2 노드와 상기 제3 노드 사이에 전기적으로 연결된 제2 스캔 트랜지스터와, 상기 제1 노드와 해당 기준전압라인 사이에 전기적으로 연결된 제3 스캔 트랜지스터를 포함하고,
    상기 제1 스캔 트랜지스터의 게이트 노드, 상기 제2 스캔 트랜지스터의 게이트 노드 및 상기 제3 스캔 트랜지스터의 게이트 노드는 하나의 스캔라인에 전기적으로 연결되고,
    상기 다수의 데이터라인 각각에 대응되어 배치되며, 샘플링신호에 의해 제어되고, 상기 제1 구동회로와 상기 데이터라인 간의 연결 여부를 제어하는 된 데이터제어 트랜지스터를 더 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 발광제어 트랜지스터의 게이트 노드 및 상기 제2 발광제어 트랜지스터의 게이트 노드는 하나의 발광제어라인에 전기적으로 연결되는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 데이터제어 트랜지스터는,
    상기 제1 구동회로가 전기적으로 연결되는 상기 디스플레이 패널의 상기 넌-액티브 영역에 배치되는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 구동전압라인의 전체 또는 일부는 상기 기준전압라인과 중첩되는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 기준전압라인의 돌출부는 상기 데이터라인과 교차하고 중첩되는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 기준전압라인의 돌출부는 상기 제1 스캔 트랜지스터의 활성화층과 교차하고 일부에서 중첩하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1 스캔 트랜지스터의 활성화층의 일부는 상기 데이터라인과 중첩되는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 발광제어라인의 돌출부는 상기 제1 노드와 상기 제2 노드 사이에 위치하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 스토리지 캐패시터는 제1 플레이트와 제2 플레이트를 포함하고,
    상기 제1 플레이트는 상기 발광제어라인 또는 상기 스캔라인과 동일한 물질 층에 위치하고,
    상기 제2 플레이트는 상기 기준전압라인, 상기 구동전압라인 및 상기 데이터라인 중 하나와 동일한 물질 층에 위치하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 구동 트랜지스터의 활성화층의 일부는 상기 스토리지 캐패시터와 중첩되고,
    상기 구동 트랜지스터의 활성화층의 다른 일부는 상기 데이터라인과 교차하고 중첩되는 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1 스캔 트랜지스터, 상기 제2 스캔 트랜지스터 및 상기 제3 스캔 트랜지스터가 턴-온 상태이고, 상기 제1 발광제어 트랜지스터 및 상기 제2 발광제어 트랜지스터가 턴-온 상태인 경우, 상기 제2 노드, 상기 제3 노드 및 상기 제4 노드는 기준전압이 인가되고, 상기 데이터제어 트랜지스터는 턴-오프 되는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 데이터제어 트랜지스터의 턴-오프에 따라 상기 제1 구동회로와 상기 데이터라인은 오픈 되는 디스플레이 장치.
  13. 제1항에 있어서,
    상기 제1 스캔 트랜지스터, 상기 제2 스캔 트랜지스터 및 상기 제3 스캔 트랜지스터가 턴-온 되고, 상기 데이터제어 트랜지스터가 턴-온 되고, 상기 제4 노드에 데이터전압이 인가될 때,
    상기 제1 발광제어 트랜지스터 및 상기 제2 발광제어 트랜지스터는 턴-오프 상태인 디스플레이 장치.
  14. 제1항에 있어서,
    상기 제1 스캔 트랜지스터, 상기 제2 스캔 트랜지스터 및 상기 제3 스캔 트랜지스터가 턴-오프 상태이고, 상기 제1 발광제어 트랜지스터 및 상기 제2 발광제어 트랜지스터가 턴-오프 상태인 경우,
    상기 데이터제어 트랜지스터는 턴-오프 되는 디스플레이 장치.
  15. 제1항에 있어서,
    상기 제1 스캔 트랜지스터, 상기 제2 스캔 트랜지스터 및 상기 제3 스캔 트랜지스터가 턴-오프 되고, 상기 데이터제어 트랜지스터는 턴-온 되며,
    상기 제1 발광제어 트랜지스터 및 상기 제2 발광제어 트랜지스터가 턴-온 되어, 상기 제4 노드의 전압 변화가 발생하고, 상기 발광소자가 발광하는 디스플레이 장치.
  16. 제1항에 있어서,
    제1 기간 동안, 상기 스토리지 캐패시터의 제1 플레이트와 제2 플레이트에 기준전압이 인가되고, 상기 데이터제어 트랜지스터의 턴-오프에 따라 상기 제2 플레이트와 상기 제1 구동회로가 전기적으로 분리되고,
    상기 제1 기간 이후 제2 기간 동안, 상기 데이터제어 트랜지스터의 턴-온에 따라 상기 제2 플레이트와 상기 제1 구동회로가 전기적으로 연결되는 디스플레이 장치.
  17. 제1항에 있어서,
    상기 다수의 서브픽셀 각각의 영역은 회로영역, 발광영역 및 투명영역을 포함하고,
    상기 회로영역에는 상기 구동 트랜지스터, 상기 제1 내지 제3 스캔 트랜지스터, 상기 제1 및 제2 발광제어 트랜지스터 및 상기 스토리지 캐패시터가 배치되고,
    상기 투명영역은 상기 회로영역 및 상기 발광영역의 바깥 영역이고,
    상기 발광영역은 상기 회로영역과 겹치는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 다수의 서브픽셀은 제1 방향으로 인접한 제1 서브픽셀 및 제2 서브픽셀을 포함하고,
    상기 제1 서브픽셀의 양 측면 중 상기 제2 서브픽셀과 경계가 되는 측면의 반대 측면에 제2 방향의 신호배선이 배치되고,
    상기 제2 서브픽셀의 양 측면 중 상기 제1 서브픽셀과 경계가 되는 측면의 반대 측면에 제2 방향의 신호배선이 배치되며,
    상기 제1 서브픽셀과 상기 제2 서브픽셀의 경계 영역에 제2 방향의 신호배선들이 미 배치되는 디스플레이 장치.
  19. 다수의 데이터라인과 다수의 스캔라인에 의해 정의되며, 발광소자, 구동 트랜지스터, 스캔 트랜지스터 및 스토리지 캐패시터를 각각 포함하는 다수의 서브픽셀;
    영상이 표시되는 액티브 영역의 외곽 영역인 넌-액티브 영역에 위치하고, 제1 구동회로가 전기적으로 연결되는 패드부; 및
    상기 패드부와 상기 다수의 데이터라인 사이에 위치하고, 상기 다수의 데이터라인 각각에 대응되며, 해당 데이터라인과 상기 제1 구동회로 간의 연결여부를 제어하는 데이터제어 트랜지스터를 포함하는 디스플레이 패널.
  20. 제19항에 있어서,
    제1 기간 동안, 상기 스토리지 캐패시터의 제1 플레이트와 제2 플레이트에 기준전압이 인가되고, 상기 데이터제어 트랜지스터의 턴-오프에 따라 상기 제2 플레이트와 상기 제1 구동회로가 전기적으로 분리되고,
    상기 제1 기간 이후 제2 기간 동안, 상기 데이터제어 트랜지스터의 턴-온에 따라 상기 제2 플레이트와 상기 제1 구동회로가 전기적으로 연결되는 디스플레이 패널.
KR1020180121359A 2018-10-11 2018-10-11 디스플레이 장치 및 디스플레이 패널 KR102583403B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180121359A KR102583403B1 (ko) 2018-10-11 2018-10-11 디스플레이 장치 및 디스플레이 패널
EP19193473.6A EP3637402B1 (en) 2018-10-11 2019-08-23 Display device
CN201910813895.3A CN111048024B (zh) 2018-10-11 2019-08-30 显示设备和显示面板
US16/563,397 US11024233B2 (en) 2018-10-11 2019-09-06 Display device and display panel
US17/245,979 US11488539B2 (en) 2018-10-11 2021-04-30 Display device and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121359A KR102583403B1 (ko) 2018-10-11 2018-10-11 디스플레이 장치 및 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20200041208A true KR20200041208A (ko) 2020-04-21
KR102583403B1 KR102583403B1 (ko) 2023-09-26

Family

ID=67742326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121359A KR102583403B1 (ko) 2018-10-11 2018-10-11 디스플레이 장치 및 디스플레이 패널

Country Status (4)

Country Link
US (2) US11024233B2 (ko)
EP (1) EP3637402B1 (ko)
KR (1) KR102583403B1 (ko)
CN (1) CN111048024B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545137B (zh) * 2019-01-04 2021-09-17 京东方科技集团股份有限公司 子像素单元、显示面板、显示装置及其驱动方法
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN111446281B (zh) * 2020-04-28 2023-06-02 深圳市华星光电半导体显示技术有限公司 透明显示面板和透明显示装置
KR20220001552A (ko) * 2020-06-29 2022-01-06 삼성디스플레이 주식회사 스테이지 및 이를 구비한 표시 장치
KR20220108227A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치
CN115804262A (zh) * 2021-07-09 2023-03-14 京东方科技集团股份有限公司 显示基板和显示装置
US20230170900A1 (en) * 2021-11-26 2023-06-01 Innolux Corporation Electronic device
CN114822374B (zh) * 2022-03-03 2024-01-12 上海天马微电子有限公司 驱动电路、发光面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120070974A (ko) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 유기발광다이오드 표시소자
KR20140018623A (ko) * 2012-08-02 2014-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170064167A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 라인 구동 회로, 영상 구동 방법 및 센싱 방법
KR20170079923A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 투명표시장치
KR20170079541A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608614B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP4107071B2 (ja) * 2002-11-29 2008-06-25 セイコーエプソン株式会社 電子回路、電気光学装置、電気光学装置の制御方法及び電子機器
JP4049037B2 (ja) * 2003-06-30 2008-02-20 ソニー株式会社 表示装置およびその駆動方法
JP4974471B2 (ja) * 2004-04-12 2012-07-11 三洋電機株式会社 有機ｅｌ画素回路およびその駆動方法
KR100613091B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
US8836688B2 (en) * 2010-01-22 2014-09-16 Sharp Kabushiki Kaisha Display device
KR101064452B1 (ko) * 2010-02-17 2011-09-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101965724B1 (ko) * 2012-10-18 2019-04-04 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR102196908B1 (ko) * 2014-07-18 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102274740B1 (ko) * 2014-10-13 2021-07-08 삼성디스플레이 주식회사 표시 장치
KR102305682B1 (ko) * 2014-10-29 2021-09-29 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR102182012B1 (ko) * 2014-11-21 2020-11-24 엘지디스플레이 주식회사 유기전계발광표시장치
KR102338942B1 (ko) * 2015-06-26 2021-12-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
KR102401213B1 (ko) * 2015-10-21 2022-05-24 삼성디스플레이 주식회사 액정 표시 장치
KR102597752B1 (ko) * 2015-12-01 2023-11-07 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US10355063B2 (en) * 2015-12-31 2019-07-16 Lg Display Co., Ltd. Organic light emitting display panel and organic light emitting diode display device including the same
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR102633522B1 (ko) * 2016-10-25 2024-02-07 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동장치
CN108510936B (zh) * 2017-02-28 2021-04-27 乐金显示有限公司 电致发光显示装置
KR102389346B1 (ko) * 2017-04-03 2022-04-25 삼성디스플레이 주식회사 표시 장치
CN109166515B (zh) * 2018-10-29 2019-09-17 惠科股份有限公司 显示装置及其调节方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120070974A (ko) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 유기발광다이오드 표시소자
KR20140018623A (ko) * 2012-08-02 2014-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170064167A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 라인 구동 회로, 영상 구동 방법 및 센싱 방법
KR20170079541A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170079923A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 투명표시장치

Also Published As

Publication number Publication date
US20210248964A1 (en) 2021-08-12
EP3637402A2 (en) 2020-04-15
US20200118494A1 (en) 2020-04-16
KR102583403B1 (ko) 2023-09-26
EP3637402B1 (en) 2023-12-06
CN111048024B (zh) 2023-10-20
CN111048024A (zh) 2020-04-21
US11024233B2 (en) 2021-06-01
US11488539B2 (en) 2022-11-01
EP3637402A3 (en) 2020-05-27

Similar Documents

Publication Publication Date Title
KR102583403B1 (ko) 디스플레이 장치 및 디스플레이 패널
CN112489598B (zh) 显示面板以及使用显示面板的显示装置
CN111176039B (zh) 显示面板和显示设备
KR101878189B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
KR102645930B1 (ko) 표시장치
CN111223889B (zh) 显示面板和显示装置
KR20220051619A (ko) 표시패널과 이를 이용한 표시장치
KR20210039556A (ko) 표시 장치 및 표시 장치 구동 방법
KR102426689B1 (ko) 유기발광표시패널 및 유기발광표시장치
CN111341788B (zh) 薄膜晶体管及显示面板
KR20220092134A (ko) 표시패널
KR20160089648A (ko) 제어회로장치 및 이를 포함한 표시장치
KR102520698B1 (ko) Oled 표시패널
CN112992977A (zh) 显示装置
KR20170081030A (ko) 유기발광표시패널 및 유기발광표시장치
KR20150078325A (ko) 유기 발광 다이오드 표시장치 및 그 제조방법
KR102473508B1 (ko) 유기발광 표시장치
KR102630166B1 (ko) 표시장치, 구동회로 및 구동방법
KR20230017973A (ko) 화소 및 이를 포함하는 표시 장치
KR20240036215A (ko) 디스플레이 장치
KR20230081042A (ko) 게이트 드라이버를 갖는 디스플레이 장치
KR20210083052A (ko) 표시장치
KR20170049712A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant