KR102473508B1

KR102473508B1 - 유기발광 표시장치

Info

Publication number: KR102473508B1
Application number: KR1020170162928A
Authority: KR
Inventors: 이재영; 임유석
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-11-30
Filing date: 2017-11-30
Publication date: 2022-12-01
Also published as: KR20190063846A

Abstract

본 명세서는 유기발광 표시장치를 개시한다. 상기 유기발광 표시장치는, 제1 발광 픽셀; 상기 제1 발광 픽셀의 제1 측에 있는 비발광 픽셀; 상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀; 상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치된 기준 전압 공급 라인; 상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 고준위 전압 공급 라인을 포함할 수 있다.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 명세서는 유기발광 표시장치에 관한 것이다.

유기발광 표시장치는 전극 사이의 얇은 발광층을 이용한 자발광 소자를 사용하는 표시장치로서, 경량화, 박막화가 가능하다는 장점이 있어 다양한 분야에 사용되고 있다. 유기발광 표시장치는 유기발광 소자가 포함된 픽셀을 매트릭스 형태로 배열하고, 스캔신호에 의해 선택된 픽셀들의 밝기를 데이터의 계조에 따라 제어한다.

최근 고화질 표시장치가 개발됨에 따라, 단위 면적에 더 많은 픽셀이 배열되고 있는데, 이와 같은 표시장치에서는 픽셀 간의 휘도 균일도(uniformity)가 중요한 품질 요소가 되고 있다. 그에 따라, 다수의 영역 또는 픽셀 행/열 사이의 휘도 균일도를 향상시키려는 연구가 수행되고 있다.

한편, 고화질 표시장치에서는 늘어난 픽셀을 한정된 공간에 배치해야 하는 만큼, 각 부품/소자의 효과적인 배치 설계가 요구되고 있다. 이에 다기능 소자의 개발, 적용은 물론이고 한 소자를 여러 부분에서 공유하는 구조도 제안되고 있다.

이와 같이 고해상도 표시장치에서 각종 표시 소자들의 배치를 효율화하면서 휘도를 비롯한 여러 품질 요소도 충족하려는 연구가 함께 진행되고 있다.

본 명세서는 유기발광 표시장치의 휘도 균일도를 향상시키는 구조를 제안하는 것을 목적으로 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

본 명세서의 일 실시예에 따라 유기발광 표시장치가 제공된다. 상기 유기발광 표시장치는, 제1 발광 픽셀; 상기 제1 발광 픽셀의 제1 측에 있는 비발광 픽셀; 상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀; 상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치된 기준 전압 공급 라인; 상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 고준위 전압 공급 라인을 포함할 수 있다.

상기 제1 발광 픽셀은 표시 영역의 최외곽에 있는 픽셀이고, 상기 비발광 픽셀은, 상기 제1 발광 픽셀의 바깥쪽에 위치할 수 있다.

상기 고준위 전압 공급 라인은, 상기 제1 발광 픽셀 및 상기 제2 발광 픽셀에 고준위 전압을 전달하도록 구비되며, 상기 제1 발광 픽셀 및 상기 제2 발광 픽셀은 소자 배치(layout)가 상기 고준위 전압 공급 라인을 기준으로 대칭일 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 명세서의 실시예들은, 휘도 불균일이 개선된 픽셀 배치 구조를 제공할 수 있다. 더불어 본 명세서의 실시예들은, 픽셀 집적도가 향상된 유기발광 표시장치를 제공할 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 전자장치에 포함될 수 있는 예시적인 유기발광 표시장치를 도시한다.
도 2는 유기발광 표시장치의 픽셀 회로를 나타내는 예시적인 도면이다.
도 3a 및 3b는 본 명세서의 일 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.
도 4a 및 4b는 본 명세서의 다른 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 전자장치에 포함될 수 있는 예시적인 유기발광 표시장치를 도시한다.

상기 유기발광 표시장치(100)는 적어도 하나의 표시 영역(A/A: active area)을 포함하고, 상기 표시 영역에는 픽셀(pixel)들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(I/A: inactive area)이 상기 표시 영역(A/A)의 주위에 배치될 수 있다. 즉, 상기 비표시 영역(I/A)은, 표시 영역(A/A)의 하나 이상의 측면에 인접할 수 있다. 상기 표시 영역(A/A) 및 상기 비표시 영역(I/A)의 형태/배치는 한정되지 않는다. 상기 표시 영역(A/A) 및 상기 비표시 영역(I/A)은, 상기 유기발광 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 전자장치는 가상현실(VR) 표시장치일 수 있으며, 표시 영역(I/A)의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.

상기 표시 영역(A/A) 내의 각 픽셀(P)은 픽셀 회로와 연관될 수 있다. 상기 픽셀 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 픽셀 회로는, 게이트 드라이버(Gate Driver) 및 데이터 드라이버(Data Driver)와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인(GL: Gate Line) 및 데이터 라인(DL: Data Line)과 전기적으로 연결될 수 있다. 상기 구동 회로는, 상기 비표시 영역(I/A)에 TFT(thin film transistor)로 구현될 수도 있고, 분리된 인쇄 회로 기판에 탑재되고 FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 통하여 상기 비표시 영역(I/A)에 배치된 연결 인터페이스(패드/범프, 핀 등)와 결합될 수 있다. 이러한 픽셀 회로 및 구동 회로의 배치가 도 1에 예시되어 있다.

도 1과 같이 표시패널(110)에는 제1방향으로 복수의 데이터 라인(DL1, DL2, DL3,…,DLm)이 배치되고, 제1방향과 교차하는 제2방향으로 복수의 게이트 라인(GL1, GL2,…,GLn)이 배치되며, 복수의 픽셀(P)이 매트릭스 타입으로 배치될 수 있다.

데이터 드라이버(120)는, 특정 게이트 라인(GL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 데이터 라인들(DL1, DL2, DL3,…,DLm)로 공급한다.

게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 게이트 신호를 게이트 라인들(GL1, GL2,…,GLn)로 순차적으로 공급한다. 게이트 드라이버(130)는, 구동 방식에 따라서, 표시패널(110)의 양측에 위치할 수도 있고, 경우에 따라서는, 일 측에만 위치할 수도 있다. 또한, 게이트 드라이버(130)는, 복수의 게이트 드라이버 집적회로들을 포함할 수 있는데, 이러한 게이트 드라이버 집적회로들은, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있다. 한편, 상기 게이트 드라이버 집적회로들 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

컨트롤러(140)는 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하며, 데이터 드라이버(120) 및 게이트 드라이버(130)로 제어신호를 공급한다. 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템에서 입력되는 영상 데이터(Data)를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. 그 이외에도, 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력할 수 있다. 예를 들어, 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력할 수 있다. 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력할 수 있다.

유기발광 표시장치(100)는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)를 더 포함할 수 있다. 이러한 전원 컨트롤러(150)는 전원관리 집적회로(PMIC: Power Management IC)라고 불리기도 한다. 그리고, 상기 유기발광 표시장치(100)는 픽셀들에 각종 전압(VDD, Vref, VSS 등)을 공급하는 전압 라인들(V1, V2, V3, …, Vm), 전압 라인들과 공통으로 연결된 전압 링크 라인(170)을 포함할 수 있다.

상기 유기발광 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 픽셀을 구동하기 위한, 다양한 부가 요소들을 더 포함할 수 있다. 상기 픽셀을 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등을 포함할 수 있다. 상기 유기발광 표시장치(100)는 픽셀 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 유기발광 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.

도 2는 유기발광 표시장치의 픽셀 회로를 나타내는 예시적인 도면이다.

도 2는 상기 유기발광 표시장치의 단위 (서브) 픽셀 회로를 나타낸 예시도이다. 도 2를 참조하여 보면, 유기발광 표시장치(100)의 각 단위 픽셀 회로(이하, 픽셀 회로)는, 유기발광 다이오드(OLED: Organic Light Emitting Diode)와, 유기발광 다이오드(OLED)로 전류를 공급하여 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(D-Tr: Driving Transistor)를 포함한다.

유기발광 다이오드(OLED)는 제1전극(예: 애노드)과 제2전극(예: 캐소드)을 포함한다. 상기 제1전극과 제2전극 사이에는 유기발광층이 배치될 수 있다. 유기발광다이오드(OLED)의 제1전극은 구동 트랜지스터(D-Tr)와 연결되고, 제2전극은 저준위 전압(VSS)과 연결된다. 저준위 전압(또는 기저 전압)은 전원 컨트롤러(150)의 제어에 의해 로우전압과 하이전압으로 전압이 변경될 수 있다.

구동 트랜지스터(D-Tr)의 제1 노드는 게이트 노드(G 노드)로서, 제1 전압이 인가된다. 구동 트랜지스터(D-Tr)의 제2 노드는 소스 노드(S 노드)로서, 제2 전압이 인가된다. 여기서, 상기 제1 전압은 해당 픽셀에 대응되는 데이터 전압(Vdata)일 수 있고, 상기 제2 전압은 기준 전압(Vref: reference voltage)일 수 있다. 구동 트랜지스터(D-Tr)의 제3 노드는 드레인 노드(D 노드)로서, 고준위 전압(VDD)이 인가된다. 요약하면, 구동 트랜지스터(D-Tr)는 데이터 전압(Vdata)이 인가되는 제1 노드(G 노드)와, 유기발광다이오드(OLED)의 제1전극과 연결된 제2 노드(S 노드)와, 고준위 전압(VDD)과 연결된 제3 노드(D 노드)를 포함한다.

픽셀 회로는, 구동 트랜지스터(D-Tr)의 제1 노드(G 노드)와 제2 노드(S 노드) 사이에 연결되는 커패시터, 예를 들어 저장 커패시터(storage capacitor)를 포함할 수 있다. 이러한 커패시터(Cst)는 한 프레임 동안 일정 전압을 유지시켜 준다.

한편 각 픽셀 회로는, 구동 트랜지스터(D-Tr) 이외에, 하나 이상의 트랜지스터를 더 포함할 수 있고, 경우에 따라서는, 하나 이상의 커패시터를 더 포함할 수 있다. 도 2a와 같은 회로 구성에서 상기 픽셀 회로는 제1 트랜지스터(Tr1). 제2 트랜지스터(Tr2)를 더 포함할 수 있다.

상기 제1 트랜지스터(Tr1)는 제1 게이트 라인을 통해 인가되는 제1 게이트 신호(SCAN1)를 통해 온-오프 또는 스위칭된다. 상기 제1 트랜지스터(Tr1)는, 제1 게이트 신호(SCAN1)에 의해 온 상태가 되면 데이터 전압(Vdata)을 구동 트랜지스터(D-Tr)의 제1 노드(G 노드)에 인가하게 된다. 상기 제2 트랜지스터(Tr2)는 제2 게이트 라인을 통해 인가되는 제2 게이트 신호(SCAN2)를 통해 온-오프 또는 스위칭된다. 상기 제2 트랜지스터(Tr2)는 제2 게이트 신호(SCAN2)에 의해 온 상태가 되면 기준 전압(Vref)을 구동 트랜지스터(D-Tr)의 제2 노드(S 노드)에 인가하게 된다.

커패시터(Cst)는 한 프레임 동안 구동 트랜지스터(D-Tr)의 제1 노드(G 노드)에 인가된 데이터 전압(Vdata=VG)과 제2 노드(S 노드)에 인가된 기준 전압(Vref=VS)의 차이인 데이터 정보(Vgs)을 유지시켜 준다.

도 3a 및 3b는 본 명세서의 일 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.

도시된 데이터 드라이버(320) 게이트 드라이버(330), 컨트롤러(340), 전원 컨트롤러(350)는 도 1 및 도 2에서 설명된 데이터 드라이버(120) 게이트 드라이버(130), 컨트롤러(140), 전원 컨트롤러(150)와 실질적으로 동일하여 중복 설명은 생략한다. 또한 데이터 라인(DL1, DL2, DL3,…,DLm), 게이트 라인(GL1, GL2,…,GLn)도 도 1 및 도 2에서 설명된 것과 실질적으로 동일하다.

표시장치(300)에 포함되는 표시패널(310)에는 발광 픽셀(PX1, PX2, PX3) 및 비발광 픽셀(DPX)이 배열될 수 있다. 상기 발광 픽셀(PX1, PX2, PX3)은 도 2에 예시한 구성 또는 다른 구성의 회로를 포함할 수 있다. 상기 다른 구성 회로는 예를 들어 4T2C, 7T1C 등일 수 있다.

상기 비발광 픽셀(DPX)은 더미 픽셀로 지칭되기도 한다. 상기 비발광 픽셀(DPX)은 상기 발광 픽셀을 둘러싸도록 배열될 수 있다. 상기 비발광 픽셀(DPX)은 상기 발광 픽셀들의 좌측 외곽, 우측 외곽, 상측 외곽, 하측 외곽 중 어느 한 곳 이상에 형성될 수 있다. 도 3a에는 발광 픽셀들의 좌측 외곽에 있는 비발광 픽셀(DPX)만을 도시하였지만, 생략된 다른 부분(예: 우측 외곽)에 비발광 픽셀(DPX)이 위치할 수도 있다.

비발광 픽셀(DPX)은 상기 표시 영역(A/A)의 최외곽 픽셀(PX1)의 패턴 정밀도를 향상시키는 기능을 한다. 즉, 상기 표시 영역(A/A)에 형성되는 픽셀들은 다수의 마스크 공정을 통한 패터닝 공정에 의해 형성되는데, 일반적으로 최외곽에 배치된 픽셀(PX1)은 마스크 공정시 노광량 등을 정밀하게 제어하기 힘들어 정밀하게 패터닝하기 어려울 수 있다(로딩효과(loading effect)). 따라서, 표시 영역(A/A) 내의 최외곽 픽셀(PX1)의 주변에 비발광 픽셀(DPX)를 추가로 형성함으로써 비발광 픽셀(DPX)이 최외곽에 배치된 패턴이 되고, 그에 따라 표시 영역(A/A) 내의 최외곽 픽셀(PX1)의 패턴 정밀도가 향상될 수 있다.

상기 비발광 픽셀(DPX)은 발광을 하지 않는다. 상기 비발광 픽셀(DPX)은 양극, 음극 및 상기 양극과 음극 사이에 형성된 유기층 중 일부 또는 전부를 구비하지 않음으로써 발광하지 않도록 구성될 수 있다. 다르게는 상기 비발광 픽셀(DPX)은 상기 발광 픽셀(PX)에 있는 게이트 배선, 데이터 배선, 전원 배선, 기준 배선, 스위칭 박막 트랜지스터, 구동 박막 트랜지스터, 센스 박막 트랜지스터 및 커패시터 중에서 어느 하나의 구성이 생략될 수 있다. 상기 비발광 픽셀(DPX)은 상기 구동 박막 트랜지스터의 일부 구성을 구비하지 않음으로써 상기 구동 박막 트랜지스터가 기능을 수행하지 않게끔 구성될 수도 있다.

최근 더 해상도가 높고 픽셀 집적도가 큰 표시장치가 개발됨에 따라, 픽셀 배치 공간의 제약이 더 커지고 있다. 이러한 제약을 해결하는 방안 중 하나는, 특정 요소, 예컨대 전원 라인을 다수의 픽셀이 공유하는 것이다. 이는 각 픽셀에 공통된 신호를 공급하는 신호 라인의 수를 줄임으로써 신호 배선이 차지하는 공간을 절약하는 방안이다. 일 예로, 도 3a와 같이 고준위 전압 라인(VDD) 및 기준 전압 라인(Vref)을 인접한 두 픽셀(열)이 공유하는 소위 대칭(flip) 구조가 사용되고 있다.

본 명세서의 발명자들은, 상기 비발광 픽셀(DPX) 및 전압 라인 공유 구조가 함께 사용되는 경우에, 유기발광 표시장치의 구동 시에 문제가 생길 수 있음을 발견하였다. 상기 문제는, 비발광 픽셀(DPX)과 고준위 전압 라인(VDD)을 공유하는 최외곽 발광 픽셀(PX1)에서 나타나는 밝기(휘도) 불균일이다. 다시 말해, 인접한 발광 픽셀(PX1 또는 PX3)과 고준위 전압 라인(VDD)을 공유하는 발광 픽셀(PX2)에 비해, 비발광 픽셀(DPX)과 고준위 전압 라인(VDD1)을 공유하는 최외곽 발광 픽셀(PX1)은 밝기가 더 밝은 경우가 나타난다. 이러한 휘도 불균일은, 고준위 전압 강하(VDD drop)의 차이에서 기인한다. 유기발광 소자(다이오드)의 구동을 위해 공급되는 고준위 전압은 입력단(PAD 등)을 통해 인입되어서 각 픽셀에 전달되는데, 배선 저항 등 각종 저항 성분으로 인해 입력단에서 먼 픽셀에 전달될수록 그 값이 작아지는 현상이 나타난다.

그런데, 비발광 픽셀(DPX)은 고준위 전압(VDD)을 사용하여 발광 소자를 구동하지 않기 때문에, 비발광 픽셀(DPX)이 소모하는 전류는 실질적으로 없다. 따라서, 비발광 픽셀(DPX)과 최외곽 발광 픽셀(PX1)이 공유하는 고준위 전압 라인(VDD1)에서의 전압 강하(VDD drop A)는 발광 픽셀끼리 공유하는 고준위 전압 라인(VDD)에서의 전압 강하(VDD drop B)보다 그 양이 적게 된다. (VDD drop A < VDD drop B) 이에 따라 최외곽 발광 픽셀(PX1)은 상대적으로 더 높은 구동 전압(VDD 전압)을 공급받게 되어 더 밝게 보이는 것이다. 이러한 현상은 비발광 픽셀 하나만이 아니라 비발광 픽셀 열(column) 전체에 걸쳐 나타날 수 있다.

발명자들은 실험을 통해 최외곽 전압 라인(VDD1)의 전합 강하가 여타 전압 라인(VDD)과 비교하여 상당히 작은 것을 관찰하였다. 이와 같은 전압 불균일로 인한 휘도 차이는 낮은 계조에서 더 두드러지게 인지될 수 있다. 이에 발명자들은 유기발광 다이오드(OLED)의 비발광 소자 및 전압 라인 공유에 기인하여 발생하는 휘도 불균일을 줄일 수 있는 픽셀 배치를 고안하였다.

발명자들이 고안한 하나의 실시예는 도 3b에 도시된 것과 같다. 도 3b를 참조하여 보면, 상기 실시예는 최외각 고준위 전압 공급 라인(VDD1)이 다른 고준위 전압 공급 라인(VDD)들에 비하여 작은 폭(width)을 갖는 것을 특징으로 한다.

도 3b에서는 픽셀들과 더미 픽셀을, 제1 발광 픽셀(PX1); 상기 제1 발광 픽셀(PX1)의 제1 측에 있는 비발광 픽셀(DPX); 상기 제1 발광 픽셀(PX1)의 제2 측에 있는 제2 발광 픽셀(PX2); 상기 제2 발광 픽셀(PX1)의 제2 측에 있는 제3 발광 픽셀(PX3)로 구분하여 명명했다. 상기 제1 측과 상기 제2 측은 서로 반대 측이다. 즉, 상기 제1 측이 좌측이면 상기 제2 측은 우측이고, 반대로 상기 제1 측이 우측이면 상기 제2 측은 좌측이다. 도 3b에서는 좌측 최외곽 발광 픽셀을 기준으로 제1 측이 좌측이고 제2 측이 우측이다. 그러나, 도시되지 않은 우측 최외곽 발광 픽셀을 기준으로 보면 제1 측이 우측이고 제2 측이 좌측이다. 또 다르게는 제1 측은 표시장치의 외곽으로 향하는 쪽의 측면이고, 제2 측이 표시장치의 중심으로 향하는 쪽의 측면으로 이해될 수도 있다.

상기 제1 발광 픽셀(PA1)은 표시 영역(A/A)의 최외곽에 있는 픽셀일 수 있고, 상기 비발광 픽셀(DPX)은 상기 제1 발광 픽셀(PX1)의 바깥쪽(비표시 영역(I/A) 쪽)에 있을 수 있다. 상기 제1 발광 픽셀(PX1)과 상기 제2 발광 픽셀(PX2)은, 소자 배치(layout)의 일부 또는 전부가 상기 기준 전압 공급 라인(Vref)을 기준으로 대칭일 수 있다. 또 상기 제3 발광 픽셀(PX3) 및 상기 제4 발광 픽셀(PX4)은, 소자 배치(layout)의 일부 또는 전부가 상기 기준 전압 공급 라인(Vref)을 기준으로 대칭일 수 있다.

한편, 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3)은, 소자 배치(layout)가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 또 상기 제4 발광 픽셀(PX4) 및 상기 제5 발광 픽셀(PX5)은, 소자 배치(layout)가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 이러한 대칭 구조, 즉 전압 공급 라인을 공유하는 구조는 전술한 바와 같이 배선 면적을 줄이기 위함이다.

기준 전압 공급 라인(Vref)은 두 개의 발광 픽셀들 사이에 배치된다. 즉, 도 3b와 같이 상기 기준 전압 공급 라인(Vref)은, 상기 제1 발광 픽셀(PX1)과 상기 제2 발광 픽셀(PX2) 사이, 제3 발광 픽셀(PX3)과 제4 발광 픽셀(PX4) 사이, 제5 발광 픽셀(PX5)과 상기 제6 발광 픽셀(미도시) 사이 등에 배치될 수 있다.

고준위 전압 공급 라인은, 두 개의 발광 픽셀들 또는 하나의 발광 픽셀과 하나의 비발광 픽셀 사이에 배치된다. 즉, 고준위 전압 공급 라인은, ⅰ) 상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 라인(VDD1)과 ⅱ) 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3) 사이에 있는 고준위 전압 공급 라인(VDD)를 포함한다. 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3) 사이에 있는 고준위 전압 공급 라인(VDD)은, 제4 발광 픽셀(PX4)과 제5 발광 픽셀(PX5) 사이에 있는 고준위 전압 공급 라인(VDD)과 동일하다.

상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 고준위 전압 공급 라인(VDD1)은, 상기 제2 발광 픽셀과 상기 제3 발광 픽셀 사이에 있는 고준위 전압 공급 라인(VDD)보다 작은 폭을 갖는다.

상기 비발광 픽셀(DPX), 제1 발광 픽셀(PX1), 제2 발광 픽셀(PX2) 및 제3 발광 픽셀(PX3)은 하나의 픽셀을 지칭할 수도 있고, 같은 열(column)에 있는 픽셀들 전부를 통칭할 수도 있다. 픽셀 열(그룹) 관점에서 도 3b의 실시예를 다시 서술하면, 다음과 같다. 해당 실시예에 따른 유기발광 표시장치는 표시 영역에 제1 방향(예: 세로 방향)으로 연장하도록 배열된 복수의 발광 픽셀 열(column) 및 비발광 픽셀 열을 포함한다. 상기 비발광 픽셀 열은, 상기 복수의 발광 픽셀 열 중 최외곽의 발광 픽셀 열의 제1 측에 인접하며, 상기 제1 방향으로 연장한다. 인접 발광 픽셀 열은, 상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하며, 상기 제1 방향으로 연장한다. 여기서 상기 제2 측은 상기 제1 측의 반대 측이다. 상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에는 기준 전압 공급 라인(Vref)이 있고, 상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인(VDD1)이 있다. 이때 상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인(VDD1)의 폭은, 2개의 발광 픽셀 열 사이에 있는 고준위 전압 공급 라인(VDD)의 폭보다 좁다.

이와 같이 최외곽의 고준위 전압 공급 라인(VDD1)이 상대적으로 가늘게 구현되면, 모든 고준위 전압 공급 라인에서의 전압 강하 편차가 작아질 수 있다. 다시 말해 본 실시예와 같이, 한 방향으로만 전류가 흐르는 고준위 전압 공급 라인(VDD1)은 더 가늘게 구현(설계)하여 전기적 저항을 더 크게 해준다면, 두 방향으로 전류가 흐르는 고준위 전압 공급 라인(VDD)과 동일/유사한 전압 강하를 기대할 수 있다. 따라서, 고준위 전압 강하의 불균일로 인한 최외곽 픽셀(PX1)과 다른 픽셀들(PX2, PX3) 간의 휘도 차이도 예방될 수 있고, 더 나아가 고준위 전압의 보상을 픽셀 위치에 따라 별개로 수행할 부담도 사라질 수 있다.

도 4a 및 4b는 본 명세서의 다른 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.

도시된 데이터 드라이버(420) 게이트 드라이버(430), 컨트롤러(440), 전원 컨트롤러(450)는 도 1 내지 도 3에서 설명된 데이터 드라이버(120, 320) 게이트 드라이버(130, 330), 컨트롤러(140, 340), 전원 컨트롤러(150, 350)와 실질적으로 동일하여 중복 설명은 생략한다. 또한 데이터 라인(DL1, DL2, DL3,…,DLm), 게이트 라인(GL1, GL2,…,GLn)도 도 1 및 도 2에서 설명된 것과 실질적으로 동일하다. 한편, 표시장치(400)에 포함되는 표시패널(410)에 배열된 발광 픽셀(PX, PX1) 및 비발광 픽셀(DPX)은 도 3에서 설명된 것들과 동일하다.

상기 유기발광 표시장치(400)는 고해상도 표시장치, 가상현실(VR) 구현장치 등에 적용될 수 있는 표시장치이며, 표시 영역(A/A)의 최외곽 픽셀(열)에서 나타나는 휘도 불균일 문제가 개선된 표시장치이다. 가상현실 구현장치에 적용되는 유기발광 표시장치는, 비교적 작은 면적에 고해상도로 구현되기 때문에 픽셀을 효율적으로 배치하는 것이 매우 중요하고, 사용자의 시야 가까이에서 구동되기 때문에 휘도 불균일이 쉽게 인지된다. 따라서, 본 명세서의 여러 실시예들이 적용되기에 적합하다.

상기 유기발광 표시장치(400)는 제1 발광 픽셀(PX1); 상기 제1 발광 픽셀(PX1)의 제1 측에 있는 비발광 픽셀(DPX); 상기 제1 발광 픽셀(PX1)의 제2 측에 있는 제2 발광 픽셀(PX2); 상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 기준 전압 공급 라인(Vref); 상기 제1 발광 픽셀(PX1)과 상기 제2 발광 픽셀(PX2) 사이에 배치된 고준위 전압 공급 라인(VDD)을 포함할 수 있다. 여기서 상기 제1 측과 상기 제2 측은 상기 제1 발광 픽셀(PX1)을 사이에 둔 반대 측을 의미한다. 즉, 상기 제1 측이 좌측이면 상기 제2 측은 우측이고, 반대로 상기 제1 측이 우측이면 상기 제2 측은 좌측이다. 도 4a 및 4b에서는 좌측 최외곽 발광 픽셀을 기준으로 제1 측이 좌측이고 제2 측이 우측이다. 그러나, 도시되지 않은 우측 최외곽 발광 픽셀을 기준으로 보면 제1 측이 우측이고 제2 측이 좌측이 된다. 또 다르게는 제1 측은 표시장치의 외곽으로 향하는 방향의 측면이고, 제2 측이 표시장치의 중심으로 향하는 방향의 측면으로 이해될 수도 있다.

상기 제1 발광 픽셀(PA1)은 표시 영역(A/A)의 최외곽에 있는 픽셀이고, 상기 비발광 픽셀(DPX)은 상기 제1 발광 픽셀(PX1)의 바깥쪽(비표시 영역(I/A) 쪽)에 위치한다.

상기 고준위 전압 공급 라인(VDD)은, 두 개의 발광 픽셀들 사이에만 배치된다. 예를 들어 상기 고준위 전압 공급 라인(VDD)은, 상기 제1 발광 픽셀(PX1) 및 상기 제2 발광 픽셀(PX2)에 위치하여 양 픽셀에 고준위 전압을 전달하도록 구비된다. 도 4b의 예시도에서 제3 발광 픽셀(PX3)과 제4 발광 픽셀(PX4) 사이에 위치한 고준위 전압 공급 라인(VDD)은, 제1 발광 픽셀(PX1)과 제2 발광 픽셀(PX2) 사이에 있는 고준위 전압 공급 라인(VDD)과 동일하다. 상기 고준위 전압 공급 라인(VDD)은, 두 방향, 즉 좌우측 발광 픽셀에 고준위 전압을 전달한다. 따라서 전압 강하 불균일 문제가 발생할 여지가 없으며, 그 이유로 도 4에서 설명되는 실시예는 도 3의 실시예와는 다르게, 모든 고준위 전압 공급 라인(VDD)들의 폭이 동일하다.

기준 전압 공급 라인(Vref)은 두 개의 발광 픽셀들 또는 하나의 발광 픽셀과 하나의 비발광 픽셀 사이에 배치된다. 즉, 기준 전압 공급 라인(Vref)은, ⅰ) 상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 라인과 ⅱ) 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3) 사이에 있는 라인을 포함한다. 기준 전압 공급 라인은, 소정의 구동 전류을 제공하는 역할을 하지 않기 때문에, 고준위 전압 공급 라인에서와 같은 전압 강하 차이 문제가 발생하지 않는다. 따라서, 기준 전압 공급 라인(Vref)을 하나의 발광 픽셀과 하나의 비발광 픽셀이 공유하여도 휘도 불균일 문제에서 자유로울 수 있다.

상기 제1 발광 픽셀(PX1) 및 상기 제2 발광 픽셀(PX2)은, 소자 배치(layout)의 일부 또는 전부가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 또한 상기 제3 발광 픽셀(PX3) 및 상기 제4 발광 픽셀(PX4)은, 소자 배치(layout)가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 이러한 대칭 구조, 즉 전압 공급 라인을 공유하는 구조는 전술한 바와 같이 배선 면적을 줄이기 위함이다.

상기 비발광 픽셀(DPX), 제1 발광 픽셀(PX1), 제2 발광 픽셀(PX2) 및 제3 발광 픽셀(PX3)은 하나의 픽셀을 지칭할 수도 있고, 같은 열(column)에 있는 픽셀들 전부를 통칭할 수도 있다. 픽셀 열(그룹) 관점에서 본 실시예를 다시 서술하면, 다음과 같다. 본 실시예에 따른 유기발광 표시장치는, 표시 영역에 제1 방향으로 연장하도록 배열된 복수의 발광 픽셀 열(column); 상기 복수의 발광 픽셀 열 중 최외곽 발광 픽셀 열의 제1 측에 인접하여 상기 제1 방향으로 연장하는 비발광 픽셀 열; 상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하여 상기 제1 방향으로 연장하는 인접 발광 픽셀 열을 포함한다.

상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에는 기준 전압 공급 라인이 있고, 상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에는 고준위 전압 공급 라인이 있다.

이와 같이 모든 고준위 전압 공급 라인(VDD)이 두 발광 픽셀 사이에 놓이도록 하면, 비발광 픽셀과 발광 픽셀 사이에 고준위 전압 공급 라인(VDD)이 놓일 때 생기는 문제를 막을 수 있다. 따라서, 고준위 전압 강하의 불균일로 인한 최외곽 픽셀(PX1)과 다른 픽셀들(PX2, PX3) 간의 휘도 차이도 예방될 수 있다. 또 전술한 것처럼 비발광 픽셀과 발광 픽셀 사이에 놓인 기준 전압 공급 라인(Vref)에 기안한 문제도 발생하지 않는다.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

표시 영역에 배치된 제1 발광 픽셀;
비표시 영역에 배치되고, 상기 제1 발광 픽셀의 제1 측에 있으며, 더미 픽셀인 비발광 픽셀;
상기 표시 영역에 배치되고, 상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀;
상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치되어 공유되는 기준 전압 공급 라인; 및
상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 고준위 전압 공급 라인을 포함하고,
상기 제1 발광 픽셀은 상기 표시 영역의 최외곽에 있고,
상기 비발광 픽셀은 상기 제1 발광 픽셀의 바깥쪽에 있으며,
상기 제1 측과 상기 제2 측은 상기 제1 발광 픽셀을 사이에 둔 반대 측인 유기발광 표시장치.
삭제
삭제
제1 항에 있어서,
상기 고준위 전압 공급 라인은, 상기 제1 발광 픽셀 및 상기 제2 발광 픽셀에 고준위 전압을 전달하도록 구비된 유기발광 표시장치.
제1 항에 있어서,
상기 제1 발광 픽셀 및 상기 제2 발광 픽셀은, 소자 배치(layout)가 상기 고준위 전압 공급 라인을 기준으로 대칭인 유기발광 표시장치.
제4 항에 있어서,
상기 유기발광 표시장치는,
가상현실 구현장치에 적용되는 표시장치인 유기발광 표시장치.
제1 발광 픽셀;
상기 제1 발광 픽셀의 제1 측에 있는 비발광 픽셀;
상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀;
상기 제2 발광 픽셀의 제2 측에 있는 제3 발광 픽셀;
상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치된 고준위 전압 공급 라인; 및
상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 기준 전압 공급 라인을 포함하고,
상기 제1 측과 상기 제2 측은 서로 반대 측이고,
상기 고준위 전압 공급 라인은, 상기 제2 발광 픽셀과 상기 제3 발광 픽셀 사이에 있는 고준위 전압 공급 라인보다 작은 폭을 갖는 유기발광 표시장치.
제7 항에 있어서,
상기 제1 발광 픽셀은 표시 영역의 최외곽에 있는 픽셀이고,
상기 비발광 픽셀은, 상기 제1 발광 픽셀의 바깥쪽에 있는 유기발광 표시장치.
제7 항에 있어서,
상기 제1 발광 픽셀 및 상기 제2 발광 픽셀은, 소자 배치(layout)가 상기 기준 전압 공급 라인을 기준으로 대칭인 유기발광 표시장치.
제7 항에 있어서,
상기 제2 발광 픽셀 및 상기 제3 발광 픽셀은, 소자 배치(layout)가 상기 고준위 전압 공급 라인을 기준으로 대칭인 유기발광 표시장치.
표시 영역에서 제1 방향으로 연장하도록 배열된 복수의 발광 픽셀 열(column);
비표시 영역에서 상기 복수의 발광 픽셀 열 중 최외곽 발광 픽셀 열의 제1 측에 인접하여 상기 제1 방향으로 연장하는 비발광 픽셀 열;
상기 표시 영역에서 상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하여 상기 제1 방향으로 연장하는 인접 발광 픽셀 열;
상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있으며 공유되는 기준 전압 공급 라인; 및
상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에 있는 고준위 전압 공급 라인을 포함하고,
상기 비발광 픽셀 열에 포함된 복수의 비발광 픽셀은 더미 픽셀이고,
상기 비발광 픽셀 열은 상기 최외곽 발광 픽셀 열의 바깥쪽에 있으며,
상기 제1 측과 상기 제2 측은 상기 최외곽 발광 픽셀 열을 사이에 둔 반대 측인 유기발광 표시장치.
표시 영역에 제1 방향으로 연장하도록 배열된 복수의 발광 픽셀 열(column);
상기 복수의 발광 픽셀 열 중 최외곽 발광 픽셀 열의 제1 측에 인접하여 상기 제1 방향으로 연장하는 비발광 픽셀 열;
상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하여 상기 제1 방향으로 연장하는 인접 발광 픽셀 열과, 상기 제2 측은 상기 제1 측의 반대 측이며;
상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인;
상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에 있는 기준 전압 공급 라인을 포함하고,
상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인의 폭은, 2개의 발광 픽셀 열 사이에 있는 고준위 전압 공급 라인의 폭보다 좁은, 유기발광 표시장치.