KR20200014478A - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR20200014478A
KR20200014478A KR1020180089657A KR20180089657A KR20200014478A KR 20200014478 A KR20200014478 A KR 20200014478A KR 1020180089657 A KR1020180089657 A KR 1020180089657A KR 20180089657 A KR20180089657 A KR 20180089657A KR 20200014478 A KR20200014478 A KR 20200014478A
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrodes
dummy electrode
dummy
disposed
Prior art date
Application number
KR1020180089657A
Other languages
English (en)
Other versions
KR102122927B1 (ko
Inventor
김제중
정도영
김도연
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180089657A priority Critical patent/KR102122927B1/ko
Priority to US16/272,066 priority patent/US10854391B2/en
Priority to CN201910288512.5A priority patent/CN110797195B/zh
Publication of KR20200014478A publication Critical patent/KR20200014478A/ko
Priority to KR1020200024034A priority patent/KR102391579B1/ko
Application granted granted Critical
Publication of KR102122927B1 publication Critical patent/KR102122927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

본 발명은, 액티브 영역과 상기 액티브 영역의 상하에 위치하는 커버 영역을 포함하는 커패시터 바디; 및 상기 커패시터 바디의 양 단부에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하고, 상기 액티브 영역은, 복수의 제1 유전체층; 상기 제1 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극; 및 상기 제1 및 제2 내부 전극이 배치된 제1 유전체층에 각각 배치되는 제1 및 제2 보조 전극; 을 포함하고, 상기 커버 영역은, 상기 제1 유전체층의 두께 보다 얇게 형성된 복수의 제2 유전체층; 및 상기 제2 유전체층에 배치되는 더미 전극; 을 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터{MULTILAYERED CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
적층형 커패시터는 소형이고 고용량이 보장되며 실장이 용이한 특징을 가지고 있어서, 액정 표시 장치(LCD: Liquid Crystal Display)와 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트 폰 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.
또한, 전장 부품에 대한 업계의 관심이 높아지면서, 적층형 커패시터의 경우에도 자동차 또는 인포테인먼트 시스템에 사용되기 위해 고신뢰성 및 고강도 특성이 요구되고 있다.
특히 최근에는 칩 부품에 대한 높은 휨강도 특성이 요구되고 있어서, 적층형 커패시터의 휨 특성을 향상시키기 위한 새로운 방안이 필요한 실정이다.
국내공개특허 제2014-0106021호 국내공개특허 제2017-0024750호
본 발명의 목적은 휨 강도 특성을 향상시킨 적층형 커패시터를 제공하는데 있다.
본 발명의 일 측면은, 액티브 영역과 상기 액티브 영역의 상하에 위치하는 커버 영역을 포함하는 커패시터 바디; 및 상기 커패시터 바디의 양 단부에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하고, 상기 액티브 영역은, 복수의 제1 유전체층; 상기 제1 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극; 및 상기 제1 및 제2 내부 전극이 배치된 제1 유전체층에 각각 배치되는 제1 및 제2 보조 전극; 을 포함하고, 상기 커버 영역은, 상기 제1 유전체층의 두께 보다 얇게 형성된 복수의 제2 유전체층; 및 상기 제2 유전체층에 배치되는 더미 전극; 을 포함하는 적층형 커패시터를 제공한다.
본 발명의 일 실시 예에서, 상기 제2 유전체층의 두께는 상기 제1 유전체층의 두께 대비 20 내지 60%일 수 있다.
본 발명의 일 실시 예에서, 상기 커버 영역의 두께는 각각 100㎛ 이상일 수 있다.
상기 상부 커버 영역은 최상단에 배치된 더미 전극의 상면에 상부 마진을 더 가지고, 상기 하부 커버 영역은 최하단에 배치된 더미 전극의 하면에 하부 마진을 더 가질 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부 전극의 길이는 상기 제1 및 제2 보조 전극의 길이 보다 길게 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 커패시터 바디는 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극의 일단이 상기 제3 및 제4 면을 통해 각각 노출되고, 상기 제1 및 제2 보조 전극의 일단이 상기 제4 및 제3 면을 통해 각각 노출되고, 상기 더미 전극은 하나의 제2 유전체층에 2개가 서로 이격되게 배치되고, 각각의 일단이 상기 제3 및 제4 면을 통해 각각 노출될 수 있다.
본 발명의 일 실시 예에서, 상기 더미 전극은, 상기 상부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 더미 전극과 제2 더미 전극; 및 상기 하부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제3 더미 전극과 제4 더미 전극; 을 포함하고, 상기 제1 더미 전극과 상기 제4 더미 전극의 길이가 상기 제1 및 제2 내부 전극의 길이와 각각 동일하고, 상기 제2 더미 전극과 상기 제3 더미 전극의 길이는 상기 제1 및 제2 보조 전극의 길이와 각각 동일할 수 있다.
본 발명의 일 실시 예에서, 상기 상부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제1 더미 전극과 제2 더미 전극이 복수 개 배치되고, 상기 하부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제3 더미 전극과 제4 더미 전극이 복수 개 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 더미 전극은, 상기 상부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 더미 전극과 제2 더미 전극; 및 상기 하부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제3 더미 전극과 제4 더미 전극; 을 포함하고, 상기 제1, 제2, 제3, 제4 더미 전극은 모두 동일한 길이를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 상부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제1 더미 전극과 제2 더미 전극이 복수 개 배치되고, 상기 하부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제3 더미 전극과 제4 더미 전극이 복수 개 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1, 제2, 제3, 제4 더미 전극의 길이는 상기 제1 및 제2 보조 전극의 길이 보다 길게 형성될 수 있다.
본 발명의 일 실시 형태에 따르면, 적층형 커패시터의 휨 강도 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 사시도이다.
도 2는 도 1의 I-I'선 단면도이다.
도 3(a) 내지 도 3(d)는 도 1의 커패시터 바디에 포함되는 제1 및 제2 내부 전극과 제1 및 제2 보조 전극과 더미 전극을 나타낸 평면도이다.
도 4는 본 발명의 다른 실시 형태에 따른 적층형 커패시터의 단면도이다.
도 5(a) 내지 도 5(c)는 도 4의 커패시터 바디에 포함되는 제1 및 제2 내부 전극과 제1 및 제2 보조 전극과 더미 전극을 나타낸 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 본 발명의 실시 형태를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 형태에서, Z방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 사시도이고, 도 2는 도 1의 I-I'선 단면도이고, 도 3(a) 내지 도 3(d)는 도 1의 커패시터 바디에 포함되는 제1 및 제2 내부 전극과 제1 및 제2 보조 전극과 더미 전극을 나타낸 평면도이다.
도 1 내지 도 3을 참조하면, 본 실시 형태에 따른 적층형 커패시터(100)는 커패시터 바디(110), 커패시터 바디(110)의 X방향의 양 단부에 각각 배치되는 제1 및 제2 외부 전극(131, 132), 제1 및 제2 보조 전극(123, 124) 및 더미 전극(125)을 포함한다.
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 이때 커패시터 바디(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서 서로 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이때, 커패시터 바디(110)는 대체로 육면체 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 커패시터 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태의 도면에 도시된 것으로 한정되는 것은 아니다.
본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)의 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 서로 대향하는 X방향의 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면과 연결되고 서로 대향하는 Y방향의 양면을 제5 및 제6 면(5, 6)으로 정의한다. 또한, 본 실시 형태에서, 제1 면(1)은 실장 방향의 면이 될 수 있다.
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
이러한 커패시터 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, Z방향으로 상기 액티브 영역의 상하에 각각 위치하는 상부 및 하부 커버 영역(112, 113)으로 구성될 수 있다.
상기 액티브 영역은 제1 유전체층(111a)을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)과 제1 및 제2 보조 전극(123, 124)을 포함한다.
제1 및 제2 내부 전극(121, 122)은 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 일단이 각각 노출될 수 있고, 제1 및 제2 보조 전극(123, 124)은 커패시터 바디(110)의 제4 및 제3 면(4, 3)을 통해 일단이 각각 노출될 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 제1 유전체층(111a)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성하고, 중간에 배치된 제1 유전체층(111a)에 의해 서로 전기적으로 절연될 수 있다.
상기 도전성 금속은 예를 들어 은(Ag), 팔라듐(Pd), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)은 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층형 커패시터(100)의 정전 용량은 상기 액티브 영역에서 Z방향을 따라 서로 오버랩 되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.
또한, 제1 및 제2 내부 전극(121, 122)의 길이는 용량 구현을 위해 제1 및 제2 보조 전극(123, 124)의 길이 보다 각각 길게 형성될 수 있다.
제1 보조 전극(123)은 제1 내부 전극(121)이 배치된 제1 유전체층(111a)에 제1 내부 전극(121)으로부터 이격되게 함께 배치되고, 일단이 커패시터 바디(110)의 제4 면(4)을 통해 노출될 수 있다.
제2 보조 전극(124)은 제2 내부 전극(122)이 배치된 제1 유전체층(111a)에 제2 내부 전극(122)으로부터 이격되게 함께 배치되고, 일단이 커패시터 바디(110)의 제3 면(3)을 통해 노출될 수 있다.
제1 및 제2 보조 전극(123, 124)은 휨 강도를 개선시키는 역할을 할 수 있다.
상부 및 하부 커버 영역(112, 113)은 2개 이상의 제2 유전체층(111b)을 상기 액티브 영역의 상하 면에 각각 Z방향으로 적층하여 형성할 수 있으며, 제2 유전체층(111b)에 배치되는 더미 전극(125)를 포함한다.
이때, 상부 및 하부 커버 영역(112, 113)의 두께는 각각 100㎛ 이상일 수 있다. 상부 및 하부 커버 영역(112, 113)의 두께가 각각 100㎛ 미만인 경우, 액티브 영역에 응력이 가해지기도 전에 상부 및 하부 커버 영역(112, 113)을 구성하는 제2 유전체층(111b)이 파손되는 문제가 발생할 수 있다.
또한, 제2 유전체층(111b)은 제1 유전체층(111a)과 동일한 재질로 이루어질 수 있으며, 제1 유전체층(111a)의 두께 보다 얇은 두께로 형성된다.
이때, 제2 유전체층(111b)의 두께는 제1 유전체층(111a)의 두께 대비 20 내지 60%일 수 있다.
더미 전극(125)은 하나의 제2 유전체층(111b)에 2개가 서로 이격되게 배치되고, 각각의 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.
더미 전극(125)은 휨 강도를 개선시키고, 외부 전극과의 전기적 연결성을 향상시키는 역할을 할 수 있다.
본 실시 예에서, 더미 전극(125)은 제1, 제2, 제3, 제4 더미 전극(125a, 125b, 125c, 125d)을 포함할 수 있다.
상부 커버 영역(112)은 제2 유전체층(111b)을 사이에 두고 Z방향으로 제1 더미 전극(125a)과 제2 더미 전극(125b)이 복수 개 배치될 수 있고, 하부 커버 영역(113)은 제2 유전체층(111b)을 사이에 두고 Z방향으로 제3 더미 전극(125c)과 제3 더미 전극(125d)이 복수 개 배치될 수 있다.
보다 상세히 설명하면, 제1 더미 전극(125a)은 상부 커버 영역(112)의 제2 유전체층(111b)에 배치되고, 일단이 커패시터 바디(110)의 제3 면(3)을 통해 노출될 수 있다. 이때, 제1 더미 전극(125a)의 길이는 제1 내부 전극(121)의 길이와 동일하게 형성될 수 있다.
제2 더미 전극(125b)은 상부 커버 영역(112)의 제2 유전체층(111b)에 제1 더미 전극(125a)과 이격되게 배치되고, 일단이 커패시터 바디(110)의 제4 면(4)을 통해 노출될 수 있다. 이때, 제2 더미 전극(125b)의 길이는 제1 보조 전극(123)의 길이와 동일하게 형성될 수 있다.
제3 더미 전극(125c)은 하부 커버 영역(113)의 제2 유전체층(111b)에 배치되고, 일단이 커패시터 바디(110)의 제3 면(3)을 통해 노출될 수 있다. 이때, 제3 더미 전극(125c)의 길이는 제2 보조 전극(124)의 길이와 동일하게 형성될 수 있다.
제4 더미 전극(125d)은 하부 커버 영역(113)의 제2 유전체층(111b)에 제3 더미 전극(125c)과 이격되게 배치되고, 일단이 커패시터 바디(110)의 제4 면(4)을 통해 노출될 수 있다. 이때, 제4 더미 전극(125d)의 길이는 제2 내부 전극(122)의 길이와 동일하게 형성될 수 있다.
그리고, 상부 커버 영역(112)은 Z방향으로 최상단에 배치된 더미 전극의 상면에 전극을 포함하지 않는 상부 마진을 더 가지고, 하부 커버 영역(113)은 최하단에 배치된 더미 전극의 하면에 전극을 포함하지 않는 하부 마진을 더 가질 수 있다.
이러한 상하 마진은 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 외부 전극(131, 132)은 서로 다른 극성의 전압이 제공되며, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.
이때, 제1 외부 전극(131)에는 제2 보조 전극(124), 제1 더미 전극(125a), 제3 더미 전극(125c)의 각각의 노출되는 부분이 접속될 수 있다.
그리고, 제2 외부 전극(132)에는 제1 보조 전극(123), 제2 더미 전극(125b), 제4 더미 전극(125d)의 각각의 노출되는 부분이 더 접속될 수 있다.
또한, 이러한 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층이 형성될 수 있다.
예컨대, 제1 및 제2 외부 전극(131, 132)은 내부 전극 또는 더미 전극과 접속되는 제1 및 제2 도전층과, 상기 제1 및 제2 도전층 상에 형성되는 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 도금층 상에 형성되는 제1 및 제2 주석(Sn) 도금층을 각각 포함할 수 있다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.
제1 접속부(131a)는 커패시터 바디(110)의 제3 면(3)에 형성되어 제1 내부 전극(121), 제2 보조 전극(124), 제1 더미 전극(125a), 제3 더미 전극(125c)과 접속되는 부분이고, 제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.
제2 접속부(132a)는 커패시터 바디(110)의 제4 면(4)에 형성되어 제2 내부 전극(122), 제1 보조 전극(123), 제2 더미 전극(125b), 제4 더미 전극(125d)과 접속되는 부분이고, 제2 밴드부(132b)는 제2 접속부(132a)에서 커패시터 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.
적층형 커패시터에서 휨 강도 특성은 내부 전극이 인쇄된 유전체층의 층수와 비례한다.
이 점을 이용하여 커패시터 바디의 상하 커버 영역에 용량 구현과 관련이 없는 더미 전극이 인쇄된 유전체층을 삽입하여 휨 강도 특성을 확보하기 위한 층수를 보강하고 있다.
그러나, 종래의 적층형 커패시터는 내부 전극이 인쇄된 액티브 영역에서의 유전체층과 더미 전극이 인쇄된 커버 영역에서의 유전체층의 두께가 대체로 동일하여 제한적인 칩 사이즈에서 충분한 층수를 확보하기 어렵다.
예를 들어, 한쪽 커버 영역이 200um일 경우, 20um 두께의 더미 전극이 적층될 경우 10층만 적층이 가능하나, 더미 전극이 10um인 경우 20층을 적층할 수 있다.
동일한 휨 강도를 확보하기 위해 20um 두께의 더미 전극을 20층 적층하면 적층형 커패시터의 사이즈가 오버된다.
본 실시 형태에 따르면, 상하 커버 영역에 더미 전극이 배치된 제2 유전체층을 배치하되, 제2 유전체층의 두께가 액티브 영역의 내부 전극이 배치된 제1 유전체층의 두께 보다 얇은 두께로 형성됨으로써, 앞서 설명한 바와 같이, 동일한 액티브 영역의 적층 수를 가지는 제한적인 칩 사이즈에서 상하 커버 영역에 더미 전극이 형성된 유전체층을 보다 많이 배치할 수 있다.
이에, 전체 칩 사이즈의 변화 없이도 적층형 커패시터의 휨 강도 특성을 향상시킬 수 있다.
실험 예
표 1은 제2 유전체층과 제1 유전체층의 두께 비율에 따른 휨 크랙 발생 빈도를 시험하여 나타낸 것이다.
이때, 각 샘플 별로 적층형 커패시터의 커패시터 바디는 도 2에 나타난 내부 전극과 더미 전극의 구조를 갖는 것이며, 적층형 커패시터의 사이즈는 길이와 폭이 32mm와 16mm이고 2.2uF의 전기적 특성을 갖도록 제조한다.
상기 휨 크랙 발생 빈도는 기판에 실장된 칩을 실장 면을 누를 수 있는 장치에 위치시키고, 칩에서 실장 면의 반대 면을 표 1의 4mm, 5mm, 6mm, 7mm, 8mm만큼 전류 값이 증가될 때까지 아래로 눌러 휨 크랙이 발생되는지를 확인하여 측정할 수 있다.
# 제2유전체층/
제1 유전체층
(두께 비)		 휨 크랙(crack) 발생 빈도
4mm 5mm 6mm 7mm 8mm
1 20% 0/60 0/60 0/60 0/60 0/60
2 30% 0/60 0/60 0/60 0/60 0/60
3 40% 0/60 0/60 0/60 0/60 0/60
4 60% 0/60 0/60 0/60 0/60 0/60
5 70% 0/60 1/60 1/60 0/60 1/60
6 80% 0/60 1/60 0/60 3/60 4/60
7 100% 1/60 1/60 3/60 4/60 7/60
표 1을 참조하면, 제1 유전체층에 대한 제2 유전체층의 두께 비율이 60% 이하인 샘플 1, 2, 3, 4의 경우 본 테스트의 4mm 내지 8mm의 누름시 휨 크랙이 전혀 발생되지 않는 것을 확인할 수 있다.
따라서, 제1 유전체층에 대한 제2 유전체층의 바람직한 두께 비율은 60% 이하인 것을 알 수 있다.
도 4는 본 발명의 다른 실시 형태에 따른 적층형 커패시터의 단면도이고, 도 5(a) 내지 도 5(c)는 도 4의 커패시터 바디에 포함되는 제1 및 제2 내부 전극과 제1 내지 제3 더미 전극을 나타낸 평면도이다. 여기서, 제1 및 제2 내부 전극, 제1 및 제2 보조 전극, 제1 및 제2 외부 전극, 제1 유전체층, 제2 유전체층의 구조는 앞서 설명한 일 실시 형태와 동일하므로 이에 대한 상세한 설명은 중복을 피하기 위하여 생략한다.
도 4 및 도 5를 참조하면, 본 실시 형태의 더미 전극(126)은 제1, 제2, 제3, 제4 더미 전극(126a, 126b, 126c, 126d)을 포함할 수 있다.
상부 커버 영역(112)은 제2 유전체층(111b)을 사이에 두고 Z방향으로 제1 더미 전극(126a)과 제2 더미 전극(126b)이 복수 개 배치될 수 있고, 하부 커버 영역(113)은 제2 유전체층(111b)을 사이에 두고 Z방향으로 제3 더미 전극(126c)과 제4 더미 전극(126d)이 복수 개 배치될 수 있다.
보다 상세히 설명하면, 제1 더미 전극(126a)과 제2 더미 전극(126b)은 상부 커버 영역(112)의 제2 유전체층(111b)에 배치되고, 각각의 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다. 이때, 제1 더미 전극(126a)과 제2 더미 전극(126b)의 길이는 동일하게 형성될 수 있다.
그리고, 제3 더미 전극(126c)과 제4 더미 전극(126d)은 하부 커버 영역(113)의 제2 유전체층(111b)에 배치되고, 각각의 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다. 이때, 제3 더미 전극(126c)과 제4 더미 전극(126d)의 길이는 동일하게 형성될 수 있다.
즉, 제3 더미 전극(126)을 구성하는 제1, 제2, 제3, 제4 더미 전극(126a, 126b, 126c, 126d)이 모두 동일한 길이를 가질 수 있다.
또한, 제1, 제2, 제3, 제4 더미 전극의 길이(126a, 126b, 126c, 126d)는 모두 제1 및 제2 내부 전극(121, 122)의 길이 보다 짧게 형성될 수 있다.
또한, 제1, 제2, 제3, 제4 더미 전극의 길이(126a, 126b, 126c, 126d)는 모두 제1 및 제2 보조 전극(123, 124)의 길이 보다 길게 형성될 수 있다.
이상에서 본 발명의 실시 형태들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 적층형 커패시터
110: 커패시터 바디
111: 유전체층
111a, 111b: 제1 및 제2 유전체층
121, 122: 제1 및 제2 내부 전극
123, 124: 제1 및 제2 보조 전극
125, 126: 더미 전극
125a, 125b, 125c, 125d: 제1, 제2, 제3, 제4 더미 전극
126a, 126b, 126c, 126d: 제1, 제2, 제3, 제4 더미 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부

Claims (11)

  1. 액티브 영역과 상기 액티브 영역의 상하에 각각 위치하는 상부 및 하부 커버 영역을 포함하는 커패시터 바디; 및
    상기 커패시터 바디의 양 단부에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하고,
    상기 액티브 영역은, 복수의 제1 유전체층; 상기 제1 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극; 및 상기 제1 및 제2 내부 전극이 배치된 제1 유전체층에 각각 배치되는 제1 및 제2 보조 전극; 을 포함하고,
    상기 상부 및 하부 커버 영역은, 상기 제1 유전체층의 두께 보다 얇게 형성된 복수의 제2 유전체층; 및 상기 제2 유전체층에 배치되는 더미 전극; 을 각각 포함하는 적층형 커패시터.
  2. 제1항에 있어서,
    상기 제2 유전체층의 두께가 상기 제1 유전체층의 두께 대비 20 내지 60%인 적층형 커패시터.
  3. 제1항에 있어서,
    상기 상부 및 하부 커버 영역의 두께가 각각 100㎛ 이상인 적층형 커패시터.
  4. 제1항에 있어서,
    상기 상부 커버 영역은 최상단에 배치된 더미 전극의 상면에 상부 마진을 더 가지고,
    상기 하부 커버 영역은 최하단에 배치된 더미 전극의 하면에 하부 마진을 더 가지는 적층형 커패시터.
  5. 제1항에 있어서,
    상기 제1 및 제2 내부 전극의 길이가 상기 제1 및 제2 보조 전극의 길이 보다 길게 형성되는 적층형 커패시터.
  6. 제1항에 있어서,
    상기 커패시터 바디는 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고,
    상기 제1 및 제2 내부 전극의 일단이 상기 제3 및 제4 면을 통해 각각 노출되고,
    상기 제1 및 제2 보조 전극의 일단이 상기 제4 및 제3 면을 통해 각각 노출되고,
    상기 더미 전극은 하나의 제2 유전체층에 2개가 서로 이격되게 배치되고, 각각의 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 적층형 커패시터.
  7. 제6항에 있어서,
    상기 더미 전극은, 상기 상부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 더미 전극과 제2 더미 전극; 및 상기 하부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제 3 및 제4 면을 통해 각각 노출되는 제3 더미 전극과 제4 더미 전극; 을 포함하고,
    상기 제1 더미 전극과 상기 제4 더미 전극의 길이가 상기 제1 및 제2 내부 전극의 길이와 각각 동일하고, 상기 제2 더미 전극과 상기 제3 더미 전극의 길이가 상기 제1 및 제2 보조 전극의 길이와 각각 동일한 적층형 커패시터.
  8. 제7항에 있어서,
    상기 상부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제1 더미 전극과 제2 더미 전극이 복수 개 배치되고,
    상기 하부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제3 더미 전극과 제4 더미 전극이 복수 개 배치되는 적층형 커패시터.
  9. 제6항에 있어서,
    상기 더미 전극은, 상기 상부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 더미 전극과 제2 더미 전극; 및 상기 하부 커버 영역의 제2 유전체층에 서로 이격되게 배치되고 일단이 상기 제 3 및 제4 면을 통해 각각 노출되는 제3 더미 전극과 제4 더미 전극; 을 포함하고,
    상기 제1, 제2, 제3, 제4 더미 전극이 모두 동일한 길이를 가지는 적층형 커패시터.
  10. 제9항에 있어서,
    상기 상부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제1 더미 전극과 제2 더미 전극이 복수 개 배치되고,
    상기 하부 커버 영역은 제2 유전체층을 사이에 두고 상하로 제3 더미 전극과 제4 더미 전극이 복수 개 배치되는 적층형 커패시터.
  11. 제9항에 있어서,
    상기 제1, 제2, 제3, 제4 더미 전극의 길이가 상기 제1 및 제2 보조 전극의 길이 보다 길게 형성되는 적층형 커패시터.
KR1020180089657A 2018-08-01 2018-08-01 적층형 커패시터 KR102122927B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180089657A KR102122927B1 (ko) 2018-08-01 2018-08-01 적층형 커패시터
US16/272,066 US10854391B2 (en) 2018-08-01 2019-02-11 Multilayer capacitor
CN201910288512.5A CN110797195B (zh) 2018-08-01 2019-04-11 多层电容器
KR1020200024034A KR102391579B1 (ko) 2018-08-01 2020-02-27 적층형 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089657A KR102122927B1 (ko) 2018-08-01 2018-08-01 적층형 커패시터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200024034A Division KR102391579B1 (ko) 2018-08-01 2020-02-27 적층형 커패시터

Publications (2)

Publication Number Publication Date
KR20200014478A true KR20200014478A (ko) 2020-02-11
KR102122927B1 KR102122927B1 (ko) 2020-06-15

Family

ID=69227872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089657A KR102122927B1 (ko) 2018-08-01 2018-08-01 적층형 커패시터

Country Status (3)

Country Link
US (1) US10854391B2 (ko)
KR (1) KR102122927B1 (ko)
CN (1) CN110797195B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641310B1 (ko) * 2023-10-06 2024-02-28 주식회사 미션테크 시멘트 재료를 사용하는 3d 프린터의 압출기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10779917B2 (en) * 2018-02-20 2020-09-22 Ivoclar Vivadent Ag Computer implemented method for modifying a digital three-dimensional model of a dentition
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
KR20220079232A (ko) * 2020-12-04 2022-06-13 삼성전기주식회사 적층형 커패시터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106021A (ko) 2013-02-25 2014-09-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20160040845A (ko) * 2014-10-06 2016-04-15 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2016146469A (ja) * 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
KR20170024750A (ko) 2015-08-26 2017-03-08 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180073083A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 커패시터 부품

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5276137B2 (ja) * 2011-04-13 2013-08-28 太陽誘電株式会社 積層型コンデンサ
KR102163046B1 (ko) * 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품
US10117333B2 (en) 2015-01-31 2018-10-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taped electronic component array
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106021A (ko) 2013-02-25 2014-09-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20160040845A (ko) * 2014-10-06 2016-04-15 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2016146469A (ja) * 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
KR20170024750A (ko) 2015-08-26 2017-03-08 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180073083A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 커패시터 부품

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641310B1 (ko) * 2023-10-06 2024-02-28 주식회사 미션테크 시멘트 재료를 사용하는 3d 프린터의 압출기

Also Published As

Publication number Publication date
KR102122927B1 (ko) 2020-06-15
CN110797195B (zh) 2022-10-25
CN110797195A (zh) 2020-02-14
US10854391B2 (en) 2020-12-01
US20200043663A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
KR102319596B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102137783B1 (ko) 세라믹 전자 부품
KR102653206B1 (ko) 적층형 커패시터
KR102122927B1 (ko) 적층형 커패시터
US9362054B2 (en) Multilayer ceramic capacitor
US10057988B2 (en) Multilayer capacitor and board having the same
KR102139752B1 (ko) 세라믹 전자 부품
KR102386974B1 (ko) 커패시터 및 그 실장 기판
KR102097325B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20190121213A (ko) 세라믹 전자 부품
KR20190023594A (ko) 적층형 커패시터 및 그 실장 기판
KR102494327B1 (ko) 적층형 커패시터
KR20190116171A (ko) 적층형 전자 부품
US11763987B2 (en) Multilayer capacitor and board having the same mounted thereon
KR102620524B1 (ko) 적층형 커패시터
CN110739154B (zh) 多层电容器
KR102214305B1 (ko) 적층형 커패시터
KR102391579B1 (ko) 적층형 커패시터
KR102057904B1 (ko) 커패시터 부품
KR101462785B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102101703B1 (ko) 적층형 커패시터
KR102449365B1 (ko) 세라믹 전자 부품
KR102441653B1 (ko) 세라믹 전자 부품
KR102574420B1 (ko) 적층형 커패시터
US11031184B2 (en) Capacitor component including external electrode having extended pattern and connection pattern extending from extended pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant