KR20190135926A - 무선 주파수 집적 소자 패키지용 론치 구조 - Google Patents

무선 주파수 집적 소자 패키지용 론치 구조 Download PDF

Info

Publication number
KR20190135926A
KR20190135926A KR1020190061116A KR20190061116A KR20190135926A KR 20190135926 A KR20190135926 A KR 20190135926A KR 1020190061116 A KR1020190061116 A KR 1020190061116A KR 20190061116 A KR20190061116 A KR 20190061116A KR 20190135926 A KR20190135926 A KR 20190135926A
Authority
KR
South Korea
Prior art keywords
impedance
bump
launch structure
laminate substrate
integrated device
Prior art date
Application number
KR1020190061116A
Other languages
English (en)
Inventor
브루스 이. 윌콕스
Original Assignee
아나로그 디바이시즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아나로그 디바이시즈 인코포레이티드 filed Critical 아나로그 디바이시즈 인코포레이티드
Publication of KR20190135926A publication Critical patent/KR20190135926A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/202—Electromagnetic wavelength ranges [W]
    • H01L2924/2027—Radio 1 mm - km 300 GHz - 3 Hz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명에서는 범프 및/또는 볼 론치 구조를 갖는 무선 주파수 집적 소자 패키지가 개시된다. 범프 론치 구조는 실질적으로 무선 주파수 집적 소자 다이의 임피던스와 정합하는 패턴이 형성된 금속 및 절연체 물질을 포함할 수 있다. 볼 론치 구조는 실질적으로 시스템 보드의 임피던스와 정합하는 패턴이 형성된 금속 및 절연체 물질을 포함할 수 있다.

Description

무선 주파수 집적 소자 패키지용 론치 구조{LAUNCH STRUCTURES FOR RADIO FREQUENCY INTEGRATED DEVICE PACKAGES}
이 출원은 2018년 5월 29일자로 출원된 "LAUNCH STRUCTURES FOR RADIO FREQUENCY INTEGRATED DEVICE" 명칭의 미국 특허 가출원 제62/677,549호의 이익을 주장하며, 그 개시 내용은 전체적으로 본 명세서에 모든 목적으로 포함된다.
본 발명의 기술 분야는 무선 주파수 집적 소자 패키지용 론치 구조에 관한 것이다.
무선 주파수(RF, radio frequency) 집적 소자 다이 및 패키지는 무선 단일 칩을 포함하여 RF 신호를 무선으로 전송 및/또는 수신하기 위해서 고주파 통신 애플리케이션용으로 사용되고 있다. RF 집적 소자 다이는 패키지 기판에 실장되어 대형 전자 소자 또는 시스템에 내장될 수 있다. 그러나, 일부 배치에 있어서, 집적 소자 다이 및 패키지 기판 사이, 또는 패키지 기판과 대형 시스템 사이의 전기적 인터페이스가 비효율적이어서 시스템의 성능을 열화시키는 손실을 초래할 수 있었다.
따라서, 개선된 RF 집적 소자 패키지에 대한 지속적인 요청이 있었다.
본 발명의 일 측면에 있어서, 집적 소자 패키지가 개시된다. 집적 소자 패키지는 정면측 및 배면측을 갖는 라미네이트 기판을 포함한다. 라미네이트 기판은 복수의 층을 포함한다. 집적 소자 패키지는 또한 라미네이트 기판의 정면측에 실장되는 집적 소자 다이를 포함한다. 집적 소자 다이는 무선 주파수(RF, radio frequency) 회로를 포함하고 제 1 임피던스를 가진다. 집적 소자 다이는 하나 이상의 작동 주파수에서 작동한다. 집적 소자 패키지는 집적 소자 다이 및 라미네이트 기판의 정면측 사이에 배치되는 복수의 도전성 범프를 포함한다. 도전성 범프는 집적 소자 다이 및 라미네이트 기판을 전기적으로 접속한다. 집적 소자 패키지는 적어도 부분적으로 라미네이트 기판의 정면측 또는 부근에서 하나 이상의 층에 의해서 한정되는 범프 론치(bump launch) 구조를 더 포함한다. 범프 론치 구조는 제 1 임피던스에 정합되어 범프 론치 구조의 전압 정재파비(VSWR, voltage standing wave ratio)가 4:1 미만이 되도록 하는 제 2 임피던스를 갖는 제 1 패턴으로 배치되는 금속 및 절연체 물질을 포함한다.
일 실시예에 있어서, 집적 소자 패키지는 적어도 부분적으로 라미네이트 기판의 배면측 또는 부근에서 하나 이상의 층에 의해서 한정되는 볼 론치 구조를 더 포함한다. 볼 론치 구조는 제 3 임피던스를 갖는 제 2 패턴으로 배치된 금속 및 절연체 물질을 포함할 수 있다. 집적 소자 패키지는 범프 론치 구조의 제 1 패턴 및 볼 론치 구조의 제 2 패턴을 전기적으로 접속하는 하나 이상의 트레이스 또는 비아를 더 포함할 수 있다. 집적 소자 패키지는 라미네이트 기판의 배면측에 전기적으로 및 기계적으로 접속된 복수의 솔더 볼을 더 포함할 수 있다. 볼 론치 구조는 복수의 솔더 볼을 더 포함할 수 있다. 집적 소자 패키지는 제 4 임피던스를 갖는 시스템 보드를 더 포함할 수 있다. 라미네이트 기판은 복수의 솔더 볼을 통해서 시스템 보드의 정면측에 실장될 수 있다. 볼 론치 구조는 시스템 보드의 정면측 또는 부근에서 하나 이상의 층을 더 포함할 수 있다. 제 3 및 제 4 임피던스는 정합되어 볼 론치 구조의 전압 정재파비(VSWR)가 5:1 미만이 될 수 있다. 범프 론치 구조 및 볼 론치 구조 중의 적어도 하나는 절연체에 의해서 이격된 복수의 금속 비아를 포함할 수 있다. 복수의 금속 비아는 라미네이트 기판의 하나 이상의 층을 통해서 연장될 수 있다. 인접한 금속 비아 사이의 간격은 적어도 부분적으로 제 2 임피던스 또는 제 3 임피던스를 한정하는 대응하는 커패시턴스를 한정할 수 있다. 범프 론치 구조 및 볼 론치 구조 중의 적어도 하나는 금속 비아와 함께 전기적으로 접속된 사행(serpentine) 금속 트레이스를 포함할 수 있다. 금속 비아는 라미네이트 기판의 하나 이상의 층을 통해서 연장될 수 있다.
일 실시예에 있어서, 범프 론치 구조는 복수의 도전성 범프를 더 포함한다.
일 실시예에 있어서, 집적 소자 다이는 언더범프 금속 배선(UBM)층을 포함한다. 복수의 도전성 범프는 이 UBM층에 접속될 수 있다. 범프 론치 구조는 UBM층을 더 포함할 수 있다.
일 실시예에 있어서, 하나 이상의 작동 주파수는 0.5 GHz 내지 60 GHz의 범위 내의 주파수를 포함한다.
일 실시예에 있어서, 집적 소자 다이의 RF 회로는 0.5 dB 대역폭의 주파수에서 작동하며, 제 2 임피던스는 실질적으로 이 대역폭에 걸친 제 1 임피던스에 정합될 수 있다. 0.5 dB 대역폭은 DC 내지 75 GHz의 범위 내에 있을 수 있다.
본 발명의 일 측면에 있어서, 하나 이상의 작동 주파수에서 작동하도록 구성된 무선 주파수(RF, radio frequency) 집적 소자 다이를 지지하기 위한 라미네이트 기판이 개시된다. 라미네이트 기판은 정면측 및 이 정면측 반대쪽의 배면측을 가지고 있다. 라미네이트 기판은 적어도 부분적으로 라미네이트 기판의 정면측 또는 부근에서 하나 이상의 층에 의해서 한정되는 범프 론치 구조를 포함한다. 범프 론치 구조는 하나 이상의 작동 주파수에서 제 1 임피던스를 갖는 제 1 패턴으로 배치되는 금속 및 절연체 물질을 포함한다. 범프 론치 구조의 제 1 임피던스는 실질적으로 무선 주파수(RF) 회로를 갖는 RF 집적 소자 다이의 임피던스와 정합하도록 구성되어 있다. 라미네이트 기판은 적어도 부분적으로 라미네이트 기판의 배면측 또는 부근에서 하나 이상의 층에 의해서 한정되는 볼 론치 구조를 포함한다. 볼 론치 구조는 하나 이상의 작동 주파수에서 제 2 임피던스를 갖는 제 2 패턴으로 배치되는 금속 및 절연체 물질을 포함한다. 볼 론치 구조의 제 2 임피던스는 실질적으로 시스템 보드의 임피던스와 정합하도록 구성되어 있다. 라미네이트 기판은 범프 론치 구조 및 볼 론치 구조를 전기적으로 접속하는 하나 이상의 트레이스 또는 비아를 더 포함한다.
일 실시예에 있어서, 라미네이트 기판은 라미네이트 기판의 배면측에 전기적으로 및 기계적으로 접속된 복수의 솔더 볼을 더 포함한다. 볼 론치 구조는 복수의 솔더 볼을 더 포함할 수 있다.
일 실시예에 있어서, 하나 이상의 작동 주파수는 DC 내지 75 GHz의 범위 내에 있다.
일 실시예에 있어서, 범프 론치 구조 및 볼 론치 구조 중의 적어도 하나는 절연체에 의해서 이격된 복수의 금속 비아를 포함한다. 복수의 금속 비아는 라미네이트 기판의 하나 이상의 층을 통해서 연장될 수 있다.
일 실시예에 있어서, 범프 론치 구조 및 볼 론치 구조 중의 적어도 하나는 금속 비아와 함께 전기적으로 접속된 사행(serpentine) 금속 트레이스를 포함할 수 있다. 금속 비아는 라미네이트 기판의 하나 이상의 층을 통해서 연장될 수 있다.
본 발명의 일 측면에 있어서, 전자 소자가 개시된다. 전자 소자는 제 1무선 주파수(RF) 통신 선로를 갖는 시스템 보드를 포함한다. 제 1 RF 통신 선로는 하나 이상의 작동 주파수에서 제 1 임피던스를 가진다. 전자 소자는 또한 시스템 보드에 실장된 라미네이트 기판을 포함한다. 라미네이트 기판은 정면측 및 이 정면측 반대쪽의 배면측을 가지고 있다. 전자 소자는 또한 시스템 보드 및 라미네이트 기판의 배면측 사이에 배치된 복수의 솔더 볼을 포함한다. 솔더 볼은 시스템 보드 및 라미네이트 기판을 전기적으로 접속한다. 전자 소자는 적어도 부분적으로 라미네이트 기판의 배면측 또는 부근에서 하나 이상의 층에 의해서 한정되는 볼 론치 구조를 더 포함한다. 볼 론치 구조는 하나 이상의 작동 주파수에서 제 2 임피던스를 갖는 제 1 패턴으로 배치되는 금속 및 절연체 물질을 포함한다. 볼 론치 구조의 제 2 임피던스는 제 1 RF 통신 선로의 제 1 임피던스에 정합되어 볼 론치 구조의 전압 정재파비(VSWR)가 5:1 미만이 되도록 한다.
일 실시예에 있어서, 전자 소자는 하나 이상의 도전성 범프를 통해서 라미네이트 기판에 실장되는 집적 소자 다이를 더 포함한다. 집적 소자 다이는 무선 주파수(RF) 회로를 포함할 수 있으며 제 3 임피던스를 가진다. 전기 소자는 적어도 부분적으로 라미네이트 기판의 정면측 또는 부근에서 하나 이상의 층에 의해서 한정되는 범프 론치 구조를 더 포함할 수 있다. 범프 론치 구조는 제 1 임피던스에 정합되어 범프 론치 구조의 전압 정재파비(VSWR, voltage standing wave ratio)가 3:1 미만이 되도록 하는 제 4 임피던스를 갖는 제 2 패턴으로 배치되는 금속 및 절연체 물질을 포함한다.
이하, 첨부 도면을 참조하여, 예시로서 제공되지만 이에 한정되지는 않는 본 발명의 구체적인 구현에 대해서 설명하기로 한다.
도 1a는, 다양한 실시예에 따른, RF 집적 소자 패키지의 개략 측단면도이다.
도 1b는, 다양한 실시예에 따른, 범프 및 볼 론치 구조를 포함할 수 있는 범프 및 볼 인터페이스 영역의 개략 측단면도이다.
도 2a는, 패키지 기판의 정면측 또는 부근에서, 다이의 전송 선로 구조에 접속되도록 구성된 범프 인터페이스 영역의 개략 평면도이다.
도 2b는, 패키지 기판의 배면측 또는 부근에서, 시스템 보드의 전송 선로 구조에 접속되도록 구성된 볼 인터페이스 영역의 개략 평면도이다.
도 3a는, 패키지 기판의 정면측 또는 부근에서, 다이의 리시버에 접속된 다이의 리시버 선로 구조에 접속되도록 구성된 범프 인터페이스 영역의 개략 평면도이다.
도 3b는, 패키지 기판의 배면측 또는 부근에서, 시스템 보드의 리시버 선로 구조에 접속되도록 구성된 볼 인터페이스 영역의 개략 평면도이다.
도 4a는, 다양한 실시예에 따른, 패키지 기판의 정면측 또는 부근에서, 다이의 전송 선로 구조에 접속되도록 구성된 범프 인터페이스 영역의 개략 평면도이다.
도 4b는, 다양한 실시예에 따른, 패키지 기판의 배면측 또는 부근에서, 시스템 보드의 전송 선로 구조에 접속되도록 구성된 볼 인터페이스 영역의 개략 평면도이다.
도 4c는, 도 4a의 범프 인터페이스 영역의 개략 상면 사시도이다.
도 4d는, 도 4b의 볼 인터페이스 영역의 개략 상면 사시도이다.
도 5a는, 다양한 실시예에 따른, 패키지 기판의 정면측 또는 부근에서, 다이의 리시버 선로 구조에 접속되도록 구성된 범프 인터페이스 영역의 개략 평면도이다.
도 5b는, 다양한 실시예에 따른, 패키지 기판의 배면측 또는 부근에서, 시스템 보드의 리시버 선로 구조에 접속되도록 구성된 볼 인터페이스 영역의 개략 평면도이다.
도 5c는, 도 5a의 범프 인터페이스 영역의 개략 상면 사시도이다.
도 5d는, 도 5b의 볼 인터페이스 영역의 개략 상면 사시도이다.
도 5e는, 패키지 기판의 금속층에서 시스템 보드의 금속층까지를 나타내고 있는, 도 5b의 볼 인터페이스 영역의 개략 상면 사시도이다.
도 6a는, 일 실시예에 따른, 본 발명에서 개시한 범프 및 볼 보상 또는 론치 구조의 전기적 성능을 도시한 도면이다.
도 6b는, 다른 실시예에 따른, 본 발명에서 개시한 범프 및 볼 보상 또는 론치 구조의 전기적 성능을 도시한 도면이다.
도 6c는, 다른 실시예에 따른, 본 발명에서 개시한 범프 및 볼 보상 또는 론치 구조의 전기적 성능을 도시한 도면이다.
도 6d는, 다른 실시예에 따른, 본 발명에서 개시한 범프 및 볼 보상 또는 론치 구조의 전기적 성능을 도시한 도면이다.
본 발명에서 개시한 다양한 각 실시예는 무선 주파수(RF) 집적 소자 패키지 및 무선 통신 시스템의 성능을 개선한 론치 구조에 관한 것이다. 도 1a는 다양한 실시예에 따른, RF 집적 소자 패키지(1)의 개략적인 측단면도이다. RF 패키지(1)는 하나 이상의 작동 주파수, 예컨대, 0 Hz 내지 40 GHz, 또는 60 GHz까지의 범위 내의 주파수에서 작동하도록 구성된 RF 집적 소자 다이(2)를 포함할 수 있다. 예를 들면, 플립 칩 실장 기법에 있어서, RF 집적 소자 다이(2)는 다이(2)의 배면측(33)에 제공된 하나 또는 복수의 도전성 범프(5)(예컨대, 솔더 범프, 구리 필러(pillar) 등)를 통해서 패키지 기판(3)의 정면측(7)에 실장되고 또한 이에 전기적으로 접속될 수 있다. 다양한 실시예에 있어서, 다이(2)의 활성 회로는 다이(2)의 배면측(33) 또는 부근에 제공될 수 있다. 일부 실시예에 있어서, 다이(2)의 활성 회로는 다이(2)의 반대쪽 정면측(35) 또는 부근에 제공될 수 있다. 패키지 기판(3)은, 예컨대, (인쇄 회로 기판, 또는 PCB와 같은) 라미네이트 기판, 세라믹 기판 등을 포함하는 임의의 적절한 유형의 패키지 기판을 포함할 수 있다. 도시한 실시예에 있어서, 기판(3)은 복수의 패턴이 형성된 금속 및 유전체층(LM1, LM2, ..., LMn)을 갖는 라미네이트 기판을 포함한다. 패키지 기판(3)의 배면측(8)은 복수의 솔더 볼(6)을 통해서 시스템 보드(4)(예컨대, 마더 보드)의 정면측(31)에 실장될 수 있다. 시스템 보드(4)는 대형 전자 소자 또는 시스템에 대한 인터페이스로 기능할 수 있다.
RF 집적 소자 다이(2)는 하나 또는 복수의 통신 선로를 포함할 수 있다. 일부 실시예에 있어서, 예를 들면, RF 집적 소자 다이(2)는 다른 소자로부터 전송된 신호를 수신하고 처리하도록 구성된 리시버(17), 및/또는 다른 소자로 무선으로 신호를 전송하도록 구성된 트랜스미터(18)를 포함할 수 있다. 리시버(17)는 다이(2) 내에 한정되는 리시버 선로 구조(미도시)를 통해서 도전성 범프(들)(5)에 전기적으로 접속될 수 있으며, 트랜스미터(18)는 다이(2) 내에 한정되는 트랜스미터 선로 구조(미도시)를 통해서 도전성 범프(들)(5)에 전기적으로 접속될 수 있다. 통신 선로 구조(예컨대, 각각의 리시버 및/또는 트랜스미터 선로 구조)는 패키지의 작동 주파수에서 연관 임피던스(들)를 가질 수 있다. 전기 신호는 도전성 범프(5)를 통해서 다이(2)의 통신 선로와 패키지 기판(3)의 상부 금속층(들) 사이에서 전달될 수 있다. 신호는 패키지 기판(3)을 통해서 (예컨대, 패턴이 형성된 금속 트레이스 및 비아를 통해서) 전달될 수 있다. 신호는 솔더 볼(6)을 통해서 패키지 기판(3) 및 시스템 보드(4) 사이에서 전달될 수 있다. 일부 실시예에 있어서, 다이(2)는 리시버(17)는 포함하지만 트랜스미터는 포함하지 않을 수 있으며, 반면, 다른 실시예에 있어서, 다이(2)는 트랜스미터(18)는 포함하지만 리시버는 포함하지 않을 수 있다. 일부 실시예에 있어서, 다이(2)는 리시버(17) 및 트랜스미터(18)를 모두 포함할 수 있다. 일부 실시예에 있어서, 다이(2)는 복수의 리시버(17) 및/또는 복수의 트랜스미터(18)를 포함할 수 있다. 다양한 실시예에 있어서, 다이(2)는 고속 디지털 인터페이스로 기능할 수 있는 하나 이상의 고속 디지털 링크(예컨대, JESD204 링크)를 포함할 수 있다.
도 1a에 나타낸 바와 같이, 패키지(1)는 다이(2)의 배면측(33) 및 패키지 기판(3)의 정면측(7) 사이에 전기 인터페이스를 한정하는 범프 인터페이스 영역(9), 및 패키지 기판(3)의 배면측(8) 및 시스템 보드(4)의 정면측(31) 사이의 전기 인터페이스를 한정하는 볼 인터페이스 영역(10)을 포함할 수 있다. 일부 패키지에 있어서, 범프 인터페이스 영역(9)의 임피던스 정합은 다이(2) 상의 리시버(17)의 및/또는 트랜스미터(18)의 통신 선로 및 대응하는 기판(3) 정면측(7) 상의 금속 패드 사이에서 불량할 수 있다. 마찬가지로, 일부 패키지에 있어서, 볼 인터페이스 영역(10)의 임피던스 정합은 패키지 기판(3)의 배면측(8) 상의 금속 패드 및 대응하는 시스템 보드(4) 상의 패드 사이에서 불량할 수 있다. 부정합 임피던스를 갖는 이와 같은 패키지에 있어서, 패키지(1)의 전기적 성능은 현저하게 열화될 수 있다. 예를 들면, 범프 또는 볼 인터페이스 영역(9, 10)에서 부정합 임피던스를 갖는 패키지에서의 기생 효과 때문에 상당량의 전기 에너지가 손실될 수 있다.
따라서, 본 발명에서 개시한 다양한 실시예에 있어서, 범프 인터페이스 영역(9)은, 패키지(1)의 작동 주파수에 걸쳐서, 다이(2)에 형성된 통신 선로(예컨대, 트랜스미터 및/또는 리시버 선로)의 임피던스 및 패키지 기판(3)의 금속 트레이스 및/또는 비아의 임피던스와 실질적으로 정합하는 범프 론치 구조(15)(도 1b 참조)를 포함할 수 있다. 마찬가지로, 다양한 실시예에 있어서, 볼 인터페이스 영역(10)은 패키지(1)의 작동 주파수에 걸쳐서, 실질적으로 패키지 기판(3)의 금속 트레이스 및/또는 비아의 임피던스와 시스템 보드(4)의 금속 패드의 임피던스가 정합하는 볼 론치 구조(16)(도 1b 참조)를 포함할 수 있다. 범프 및 볼 인터페이스 영역(9, 10)에서 임피던스를 정합함으로써, 본 발명에서 개시한 각 실시예는 RF 패키지의 성능을 실질적으로 개선할 수 있다. 본 발명에서 설명하는 바와 같이, 범프 및 볼 인터페이스(9, 10)의 각 층은 패터닝(예컨대, 패턴이 형성된 금속 및 유전체층)되어 론치 구조(15, 16)를 한정함으로써 기생 손실, 예컨대, 정전 용량 손실(capacitive loss) 등을 구성하는 시스템의 인덕턴스 및 커패시턴스를 조정하여 패키지(1)의 성능을 향상시킬 수 있다.
도 1b는, 다양한 실시예에 따른, 범프 및 볼 론치 구조(15, 16)를 포함하는 범프 및 볼 인터페이스 영역(9, 10)의 개략 측단면도이다. 보다 구체적으로, 도 1b는 집적 소자 다이(2)의 하부, 패키지 기판(3), 시스템 보드(4), 집적 소자 다이(2) 및 패키지 기판(3) 사이에 있고 또한 이들을 접속하는 도전성 범프(5), 및 패키지 기판(3) 및 시스템 보드(4) 사이에 있고 이들을 접속하는 솔더 볼(6)을 도시한다. 도 1b에 나타낸 바와 같이, 집적 소자 다이(2)는 다이(2)의 배면측(33)에 배치된 언더범프 금속 배선(UBM)층(11)을 포함할 수 있다. UBM층(11)은 다이(2) 및 기판(3) 사이에서 전기적인 인터페이스로 기능할 수 있다. 뿐만 아니라, 도 1b에 있어서, 다이(2)는 UBM층(11) 및 리시버(17) 또는 트랜스미터(18)(도 1b에서는 미도시) 사이의 전기적인 통신을 제공하는 통신 선로 구조(30)를 포함할 수 있다. 본 발명에서 설명하는 바와 같이, 통신 선로 구조(30)는 리시버에 접속되는 리시버 선로, 또는 트랜스미터에 접속되는 전송 선로를 포함할 수 있다. 다이(2)의 통신 구조(30)는 작동 주파수와 함께 변동될 수 있는 임피던스(Z die )를 가질 수 있다. 또한, 다이(2)는, 예컨대, 리시버 및/또는 트랜스미터용, 및/또는 고속 디지털 인터페이스용 트랜지스터를 포함하는 다양한 유형의 회로를 포함할 수 있다.
도 1b에 나타낸 바와 같이, 패키지 기판(3)은 복수의 패턴이 형성된 금속층(LM1, ..., LMn)(또는 라미네이트 금속층(LMx))을 포함하는 다층 라미네이트 기판을 포함할 수 있다. 예를 들면, 도 1b에 나타낸 바와 같이, 패턴이 형성된 층은 특정층(LMn)을 따라서 측방으로 연장되는 복수의 금속 트레이스(12) 및 수직으로 연장되어 다른 층(LMn) 내의 트레이스(12)에 접속되는 복수의 금속 비아(13)를 포함할 수 있다. 따라서, 도시한 바와 같이, 트레이스(12)는 기판(3) 내에서 측방으로 또는 수평으로 (예컨대, 기판(3)의 길이가 긴 쪽의 측방 길이에 대해서 대략 평행하게) 전기 신호를 전달할 수 있으며, 또한 비아(13)는 기판(3) 내에서 수직으로 (예컨대, 기판(3)의 길이가 긴 쪽의 측방 길이에 대해 대략 비평행하거나 수직으로) 전기 신호를 전달할 수 있다. 도 1b에 있어서, 각각의 비아(13)는 특정층을 이 특정층의 바로 위 또는 아래의 층에 접속하고 있는 것으로 도시하였지만, 다른 실시예에 있어서, 비아(13)는 복수의 층을 관통하거나, 기판(3)의 전체 두께를 관통하여 통과할 수 있다. 절연 유전체 물질(14)은 비아(13) 및 트레이스(12)의 각 부분을 전기적으로 격리할 수 있다. 따라서, 기판(3) 중의 각 층은 금속(예컨대, 비아(13) 또는 트레이스(12) 중의 하나) 및 이 층용의 유전체(14)의 배치에 의해서 한정되는 패턴을 포함할 수 있다. 또한, 도 1b에 있어서, 시스템 보드(4)의 도시한 부분에 하나 또는 복수의 패턴이 형성된 금속 및 유전층을 포함하는 하나 이상의 보드층(BM1, … BMm)이 더 포함될 수 있다. 일부 실시예에 따르면, 도시한 보드(4)는 또한 라미네이트 기판을 포함할 수 있다. 트레이스(12) 및 비아(13)용으로는, 예컨대, 알루미늄, 구리 등을 포함하는 임의의 적절한 금속을 사용할 수 있다. 유전체(14)용으로는, 예컨대, FR-4 보드, 에폭시, 세라믹, 글래스(glass) 등을 포함하는 임의의 적절한 절연체를 사용할 수 있다.
다양한 패키징 배치에 있어서, 범프 인터페이스 영역(9)은 다이(2) 내의 통신 선로(30) 및 패키지 기판(3)의 금속층 사이의 전기적인 천이를 유발할 수 있다. 이와 같은 전기적인 천이에 있어서, 다이(2)의 통신 선로(30)의 임피던스(Z die )는 범프(5)의 임피던스(Z bump ), 기판(3)의 정면측(7) 또는 부근의 임피던스(Z s1 ), 및/또는 기판(3) 내의 다른 구조의 임피던스와 상이할 수 있다. 마찬가지로, 기판(3)의 배면측(8) 또는 부근의 임피던스(Z s2 )는 솔더 볼(6)의 임피던스(Z ball ) 및/또는 시스템 보드(4)의 정면측(31) 또는 부근(예컨대, BM1, BM2에서, 및/또는 개재 유전체(14))의 임피던스(Z board )와는 상이할 수 있다. 임피던스가 부정합인 경우에 있어서, 예컨대, 전체 RF 성능을 열화시킬 수 있는 기생 효과 때문에 상당한 전기 에너지가 손실될 수 있다.
따라서, 본 발명에서 개시한 다양한 실시예에 있어서, 범프 인터페이스 영역(9)은 다이(2)의 다양한 층, 도전성 범프(들)(5), 및 패키지 기판(3)의 정면측(7) 또는 부근에서의 다양한 층을 포함할 수 있는 다양한 범프 론치 구조(15)를 포함할 수 있다. 도시한 실시예에 있어서, 예를 들면, 범프 론치 구조(15)는 다이(2)의 UBM층(11), 범프(5), 층(LM1 및 LM2)에서의 트레이스(12), 및 LM1 및 LM2에서 트레이스(12)를 접속하고 있는 비아(13)를 포함할 수 있다. 그러나, 다른 실시예에 있어서, 범프 론치 구조(15)는 더 많거나 더 적은 층(layer) 및/또는 구조를 포함할 수 있다. 예를 들면, 다른 실시예에 있어서, 범프 론치 구조(15)는 패키지 기판(3)에 층만 포함할 수 있다. 또 다른 조합 또한 적절할 수 있다. 범프 론치 구조(15)의 전체 임피던스(Z bump-launch )는 실질적으로 다이(2)의 통신 선로(30)의 임피던스(Z die )와 정합하도록 선택될 수 있다. 예를 들면, 본 발명에서 설명한 바와 같이, 트레이스(12) 및 비아(13)의 형상(shape), 크기(size), 및/또는 공간(space)은 소정의 유효 인덕턴스 및/또는 커패시턴스를 생성할 수 있도록 선택되어 실질적으로 정합된 임피던스를 얻을 수 있다. 그와 같은 실시예에 있어서, 예를 들면, 범프 론치 구조(15)의 전체 임피던스(Z bump-launch )는 전압 정재파비(VSWR)가 4:1 미만이거나, 2:1 미만이거나, 1.5:1 미만이 되도록 선택될 수 있다. 예를 들면, 범프 론치 구조(15)의 전체 임피던스(Z bump -launch )는 전압 정재파비(VSWR)가 1:1 내지 4:1의 범위, 1:1.05 내지 4:1의 범위, 1:1 내지 3:1의 범위, 1.05:1 내지 3:1의 범위, 1:1 내지 2.5:1의 범위, 1.05:1 내지 2.5:1의 범위, 1:1 내지 2:1의 범위, 또는 1.05:1 내지 2:1의 범위, 예를 들면, 1:1 내지 1.75:1의 범위, 1:1 내지 1.5:1의 범위, 또는 1.25:1 내지 1.75:1의 범위 내에 있도록 선택될 수 있다.
마찬가지로, 본 발명에서 개시한 다양한 실시예에 있어서, 볼 인터페이스 영역(10)은 패키지 기판(3)의 배면측(8) 또는 부근의 다양한 층(들), 솔더 볼(들)(6), 및 시스템 보드(4)의 정면측(31) 또는 부근의 다양한 층(들)을 포함할 수 있는 볼 론치 구조(16)를 포함할 수 있다. 도시한 실시예에 있어서, 예를 들면, 볼 론치 구조(16)는 LM6에서의 트레이스(12) 및 그 위의 비아(13), 볼(들)(6), 및 보드(4)의 층(BM1 및 BM2)에서의 트레이스(12) 및 비아(13)를 포함할 수 있다. 그러나, 다른 실시예에 있어서, 볼 론치 구조(16)는 더 많거나 더 적은 층(layer) 및/또는 구조를 포함할 수 있다. 예를 들면, 다른 실시예에 있어서, 볼 론치 구조(16)는 패키지 기판(3)에 층만 포함할 수 있다. 또 다른 조합 또한 적절할 수 있다. 볼 론치 구조(16)의 전체 임피던스(Z ball -launch )는 실질적으로 시스템 보드(4) 내의 통신 선로 구조의 임피던스(Z board )와 정합하도록 선택될 수 있다. 예를 들면, 본 발명에서 설명한 바와 같이, 기판(3) 내의 트레이스(12) 및 비아(13)의 형상(shape), 크기(size), 및/또는 공간(space)은 소정의 유효 인덕턴스 및/또는 커패시턴스를 생성할 수 있도록 선택되어 실질적으로 정합된 임피던스를 얻을 수 있다. 그와 같은 실시예에 있어서, 예를 들면, 볼 론치 구조(16)의 전체 임피던스(Z ball -launch )는 전압 정재파비(VSWR)가 5:1 미만이거나, 4:1 미만이거나, 3:1 미만이거나 2.5:1 미만이 되도록 선택될 수 있다. 예를 들면, 볼 론치 구조(16)의 전체 임피던스(Z ball -launch )는 전압 정재파비(VSWR)가 1:1 내지 5:1의 범위, 1.05:1 내지 5:1의 범위, 1:1 내지 4:1의 범위, 1.05:1 내지 4:1의 범위, 1:1 내지 3.5:1의 범위, 1.05:1 내지 3.5:1의 범위, 1:1 내지 3:1의 범위, 1:1 내지 2:1의 범위, 예를 들면, 1:1 내지 1.75:1의 범위, 1:1 내지 1.5:1의 범위, 또는 1.25:1 내지 1.75:1의 범위 내에 있도록 선택될 수 있다.
도 2a는 도 1a 및 도 1b에 도시한 패키지 기판(3)의 정면측(7) 또는 부근의 범프 인터페이스 영역(9)의 개략 평면도이며, 여기에서 범프 인터페이스 영역(9)은 트랜스미터(18)(도 1a 참조)와 통신하는 다이(2)의 전송 선로 구조(도 1a 참조)에 접속되도록 구성되어 있다. 도 2b는 도 1a 및 도 1b에 도시한 패키지 기판(3)의 배면측(8) 또는 부근의 볼 인터페이스 영역(10)의 개략 평면도이며, 여기에서 볼 인터페이스 영역(10)은 시스템 보드(4)(도 1a 참조)의 전송 선로 구조에 접속되도록 구성되어 있다. 도 2a 내지 도 2b는 범프 및 볼 인터페이스 영역(9, 10)의 금속 또는 도전성 구조만을 도시하고 있으며, 도 1b에 나타낸 개재 유전체 물질(14)은 도시하지 않았다. 유전체 물질(14)은 보이드(void)로 나타낸 도 2a 내지 도 2b의 영역에 배치되어 있을 수 있다. 도 2a 내지 도 2b에 나타낸 바와 같이, 범프 및 볼 인터페이스 영역(9, 10)은 각각 개재 절연 또는 유전체 물질(도 2a 내지 도 2b에는 미도시)에 의해서 분리된 하나 또는 복수의 도전성 트레이스(12) 및 비아(13)를 포함할 수 있다. 도 2a 내지 도 2b의 배치에 있어서, 어둡게 도시한 층들은 기판(3)의 상부층 아래에 위치한다.
도 2a에 나타낸 바와 같이, 범프 인터페이스 영역(9)은 기판(3) 두께의 적어도 일부를 관통하는 대응하는 비아(13)에 접속된 한 쌍의 전송 트레이스(12a, 12b)를 포함할 수 있다. 한 쌍의 트레이스(12a, 12b)는 두 개의 모드, 즉 차동 모드(여기에서 전류는 위상에서 벗어남)와 공통 모드(여기에서 전류는 위상과 일치함) 중에서 하나의 모드에서 사용될 수 있는 평형 선로(balanced line)를 포함할 수 있다. 도 2a 내지 도 2b(및 실제로는 다른 도면까지)의 배치에 있어서, 1-2, 2-3, 또는 2-5와 같은 숫자를 포함하는 비아는 이들 비아(13)가 전기적으로 접속하는 층(LM)을 도시한다. 예를 들면, 위에 라벨(1-2)을 갖는 비아(13)는 층(LM1 및 LM2) 사이의 전기적인 통신을 제공한다. 라벨(2-3)을 갖는 비아(13)는 층(LM2 및 LM3) 사이의 전기적인 통신을 제공한다. 라벨(2-5)을 갖는 비아(13)는 층(LM2 및 LM5) 사이의 전기적인 통신을 제공하며, 나머지도 마찬가지이다. 따라서, 층(LM1)에서의 전송 트레이스(12a, 12b)는 범프(도 2a에는 미도시) 및 대응하는 비아(13) 사이에 전기적인 통신을 제공하여 다른 소자로 무선으로 전송되어야 하는 전송 전기 신호를 전달할 수 있다. 전송 신호는, 도 2a에 나타낸 바와 같이, 비아(13)를 통해서 레벨(1-2)로 층(LM1)에서의 트레이스(12a, 12b)로부터 층(LM2)으로 전달될 수 있다. 신호는, 도 2a에서는 도시되어 있지 않지만, 다른 트레이스 및 비아를 통해서 기판(3)의 배면측(8)과 통신할 수 있다.
도 2a의 배치에 있어서, 범프 인터페이스 영역(9)은 다이(2)(도 2a에는 미도시)의 전송 선로(예컨대, 통신 선로 구조(30))의 임피던스와 부정합한 연관 임피던스(Z bump-interface )를 가질 수 있다. 예를 들면, 일부 패키지에 있어서, 다이(2)의 전송 선로는 약 30 Ω 내지 60 Ω 내의 공칭 임피던스값(Z die ), 예컨대, 약 50 Ω의 공칭 임피던스(Z die )를 가질 수 있다. 임피던스(Z bump-interface )는 전송 선로 임피던스(Z die )와는 다른 임피던스를 가질 수 있기 때문에 범프 인터페이스의 VSWR은 3:1 내지 5:1 범위, 또는 그 이상의 범위 내에 있을 수 있다. 예를 들면, 도 2a의 전송 트레이스(12a, 12b)는 범프(5) 및 비아(13) 사이에서의 물리적인 거리가 가장 짧은 상대적으로 직선인 금속 구조를 포함할 수 있다. 또한, 소정의 전체 임피던스를 대표하는 소정의 커패시턴스를 달성하기 위해서 비아(13)의 직경 및/또는 간격을 선택하지 않을 수 있다. 따라서, 상술한 바와 같이, 결과의 임피던스 부정합 때문에 패키지(1)의 전기적 성능의 감소를 초래할 수 있다.
마찬가지로, 도 2b의 볼 인터페이스 영역(10)은, 예컨대, LM2와 LM6을 접속하는 두 개의 2-6 비아를 통해서, 기판(3)의 배면측(8) 또는 부근에서 대응하는 비아(13)에 접속되는 한 쌍의 전송 트레이스(12c, 12d)를 포함할 수 있다. 범프 인터페이스 영역(9)에서와 마찬가지로, 전송 트레이스(12c, 12d)는 상대적으로 직선일 수 있으며, 소정의 커패시턴스를 달성하기 위해서 비아(13)의 직경 및/또는 간격을 선택하지 않을 수 있다. 범프 인터페이스 영역(10)에서와 마찬가지로, 도 2b의 구조는 시스템 보드(4)(미도시) 내의 전송 선로에 대해서 임피던스 부정합이 발생될 수 있으며, 이는 추가적으로 전체의 전기적 성능을 열화시킬 수 있다.
도 3a는 도 1a 및 도 1b에 도시한 패키지 기판(3)의 정면측(7) 또는 부근의 범프 인터페이스 영역(9)의 개략 평면도이며, 여기에서 범프 인터페이스 영역(9)은 다이(2)의 리시버(17)(도 1a 참조)에 접속되는 다이(2)의 리시버 선로 구조(미도시)에 접속되도록 구성되어 있다. 도 3b는, 패키지 기판(3)의 배면측(8) 또는 부근에서, 시스템 보드(4)의 리시버 선로 구조(미도시)에 접속되도록 구성된 볼 인터페이스 영역(10)의 개략 평면도이다. 다르게 특정하여 기재하지 않는 이상은, 도 3a 내지 도 3b의 각 구성 요소는 도 1a 내지 도 2b의 동일한 도면 부호가 매겨진 구성 요소와 동일하거나 대략 유사한 구성 요소로 지칭될 수 있다. 도 2a 내지 도 2b에서와 마찬가지로, 도 3a 내지 도 3b는 범프 및 볼 인터페이스 영역(9, 10)의 금속 또는 도전성 구조만을 도시하고 있으며, 도 1b에 나타낸 개재 유전체 물질(14)은 도시하지 않았다. 유전체 물질(14)은 보이드(void)로 나타낸 도 3a 내지 도 3b의 영역에 배치되어 있을 수 있다. 예를 들면, 도 2a 내지 도 2b에서와 마찬가지로, 범프 및 볼 인터페이스 영역(9, 10)은 각각 기판(3)의 전방측(7) 또는 부근의 범프(5)로부터의 전기 신호를 기판(3)의 후방측(8) 또는 부근의 볼(6)로 전달하는 리시버 트레이스(12a, 12b, 12c, 12d), 및 비아(13)를 포함할 수 있다. 그러나, 다양한 배치에 있어서, 리시버(17)와 통신하는 리시버 통신 라인의 임피던스(Z die )는 트랜스미터(18)와 통신하는 트랜스미터 통신 라인의 임피던스와 다른 임피던스를 가질 수 있다. 예를 들면, 다양한 배치에 있어서, 다이(2)의 리시버 통신 선로의 임피던스(Z die )는 약 80 Ω 내지 120 Ω의 범위 내, 예컨대, 약 100 Ω의 범위 내에 있을 수 있다.
도 2a 내지 도 2b에 개시한 통신 선로용의 인터페이스 영역(9, 10)에서와 마찬가지로, 리시버 라인용의 도 3a 및 3b의 인터페이스 영역(9, 10)은 다이(2) 및/또는 시스템 보드(4) 각각의 리시버 통신 라인 각각과 부정합인 각각의 임피던스(Z bump-interface , Z ball-interface )를 가질 수 있다. 결과적으로 임피던스에서의 부정합은 신호 품질을 떨어뜨리고 또한 시스템의 성능을 열화시킨다.
도 4a 내지 도 4d는 다이(2) 및/또는 시스템 보드(4)(도 1a 및 도 1b 참조)의 전송 선로 구조에 대한 임피던스 정합이 개선된 범프 및 볼 론치 구조(15, 16)의 일 실시예를 도시한다. 보다 구체적으로, 도 4a는, 다양한 실시예에 따른, 패키지 기판(3)의 정면측(7) 또는 부근에서, 다이(2)의 전송 선로 구조에 접속되도록 구성된 범프 인터페이스 영역(9)의 개략 평면도이다. 도 4b는, 다양한 실시예에 따른, 패키지 기판(3)의 배면측(8) 또는 부근에서, 시스템 보드(4)의 전송 선로 구조에 접속되도록 구성된 볼 인터페이스 영역(10)의 개략 평면도이다. 도 4c는, 도 4a의 범프 인터페이스 영역(9)의 개략 상면 사시도이다. 도 4d는, 도 4b의 볼 인터페이스 영역(10)의 개략 상면 사시도이다.
도 4a에 나타낸 바와 같이, 범프 인터페이스 영역(9)은, 도 4c에의 개략 사시도에 나타낸 바와 같이, 비아(13a, 13b)가 기판(3)의 전방측(7)에서의 최상층(LM1)으로부터 아래의 층(LM2)까지 설치(예컨대, 도시된 바와 같이, 1-2 비아)된 범프 론치 구조(15)를 포함할 수 있다. 도 4c에 나타낸 바와 같이, 예를 들면, 비아(13a, 13b)는 LM1을 LM2에 접속시킬 수 있다. LM2 층에서, 도전성 패드(19a, 19b)는 패턴이 형성되어 비아(13a, 13b)에 접속될 수 있다. 유리하게는, 패드(19a, 19b)는 인터페이스 영역(9)에 적합한 소정의 전압 정재파비(VSWR)를 얻을 수 있도록 성형될 수 있따. 전송 선로는 신호를 볼 론치 구조(16)인 기판(3)의 하부층으로 전달할 수 있는 추가적인 비아(13), 및 솔더 볼(6)을 통해서 시스템 보드(4)의 층(BM1)에 패드(19a, 19b)를 접속시킬 수 있다. 비아(13a, 13b)는 절연 필드 영역(미도시) 내에서 격리되어 있을 수 있다. 마찬가지로, 볼 인터페이스 영역(10)은, 도 4d에서 개략 사시도로 나타낸 바와 같이, 비아(13c, 13d)가 기판(3)의 배면측(7)에 도달하여 솔더 볼(6)에 접속되는 볼 론치 구조(16)를 포함할 수 있다. 비아(13c, 13d)는 절연 필드 영역(미도시) 내에서 격리되어 있을 수 있다. 도 4d에 있어서, 복수의 론치 금속 구조(112)는 기판(3)의 대응하는 비아(13)로 신호를 전달하도록 형성될 수 있다. 비아(13)는 솔더 볼(6)(도 1a 및 도 1b 참조)을 통해서 기판(3)을 아래로 관통하여 시스템 보드(4)로 신호를 전달할 수 있다. 보드(4)의 비아(13')는 시스템 보드(4)의 각 부분을 통해서 아래로 신호를 전달할 수 있다. 론치 금속 구조(112)는 볼 론치 구조(16)에 적합한 소정의 커패시턴스를 한정하도록 형성될 수 있다.
유리하게는, 도 4a 내지 도 4d의 범프 및 볼 론치 구조(15, 16)는 실질적으로, 각각, 다이(2) 및 시스템 보드(4)의 통신 선로(예컨대, 전송 선로(s))와 정합하는 임피던스를 달성하도록 구성된 금속 및 유전체층의 패턴을 포함할 수 있다. 론치 구조(15, 16)를 패터닝하기 위해서, 다이(2) 중의 전송 선로(30)의 임피던스(Z die )를 결정할 수 있다. 적어도 부분적으로 구조의 유형(예컨대, 단일 종단 모드 또는 평형 모드)에 기초하여, 패키지(1)가 작동할 가능성이 높은 모드(들)를 결정할 수 있다. 따라서, 도시한 실시예에 있어서는, 평형 선로 구조를 나타내었다. 가능성이 높은 모드(들)(예컨대, 공통 또는 차동 모드)에 대해서는, 임피던스(Z = sqrt(L/C))의 일차 근사에 기초하여 각각의 범프 및/또는 볼 론치 구조(15, 16)의 인덕턴스(L) 및 커패시턴스(C)가 선택될 수 있다. 따라서, 실질적으로 통신 선로(30)(예컨대, 도 4a 내지 도 4d의 실시예에서의 전송 선로)의 임피던스(Z die )와 정합하는 범프 또는 볼 론치 구조(15, 16)를 생성하기 위해서는, 인덕턴스(L) 및/또는 커패시턴스(C)에 대한 추정값을 선택하여 (소정의 범위 내에서의) Z die 를 근사할 수 있다. 적어도 부분적으로 L 및/또는 C에 대한 근사값에 기초하여, 범프 및 볼 론치 구조(15, 16) 층을 패터닝하여 추정 L 및/또는 C를 달성할 수 있으며, 따라서, 각각의 범프 및 볼 론치 구조(15, 16)에 대한 추정 임피던스(Z bump-launch , Z ball-launch )도 달성될 수 있다. 본 발명에서 개시한 보상 기법은 다양한 범위의 임피던스 및/또는 작동 주파수에 적합할 수 있다. 다양한 실시예에 있어서, 특정 작동 주파수를 위해서, 특정 볼 또는 범프 론치 구조를 설계할 수 있다. 설계된 볼 또는 범프 론치 구조는 저장하여 두었다가, 유사한 주파수에서 작동하거나 다른 유사한 파라미터를 갖는 다른 패키지에서 추가하여 사용할 수 있다.
도 4a 내지 도 4d의 실시예에 있어서, 예를 들면, 범프 및 볼 론치 구조(15, 16)의 커패시턴스(C)는 비아(13a, 13b, 13c, 13d)의 직경 및/또는 간격을 적절하게 선택하여 조정될 수 있다. 예를 들면, 차동 작동 모드에 있어서, 비아(13a 및 13b) 사이(및/또는 비아(13c 및 13d) 사이)의 간격을 조절하여 론치 구조용의 소정의 커패시턴스(C)를 획득할 수 있다. 일부 실시예에 있어서, 도전성 패드(19a, 19b) 사이의 갭(119)을 조절하여, 예를 들면, 차동 작동 모드(도 4c 참조)에 적합한 소정의 커패시턴스(C)를 달성할 수 있다. 마찬가지로, 론치 금속 구조(112)(도 4d 참조)의 각 부분 사이의 갭을 조절하여 커패시턴스(C)를 조정할 수 있다. 일부 실시예에 있어서, 도전성 패드(19) 및 LM2로 한정되는 접지면(도 4c 참조) 사이의 갭(120)을 조정하여, 예를 들면, 공통 작동 모드에 적합한 소정의 커패시턴스(C)를 달성할 수 있다. 일부 실시예에 있어서, 금속층의 수직간 거리 또한 조정하여 소정의 커패시턴스(C)를 달성할 수 있다. 일부 실시예에 있어서, 추가적으로 유전체층(14)의 재료를 선택하여 소정의 커패시턴스(C) 및 임피던스(Z bump-launch , Z ball-launch )를 달성할 수 있다.
다양한 실시예에 있어서, 론치 구조(15, 16)의 각 부분을 조정하여 소정의 인덕턴스(L)를 달성함으로써 임피던스 정합을 개선할 수 있다. 예를 들면, 다양한 실시예에 있어서, 비아(13a - 13d)의 간격을 조절하여 론치 구조(15, 16)의 인덕턴스(L)를 변경할 수 있다. 또한, 다양한 실시예에 있어서, 인덕턴스(L)는 비아(13a - 13d)의 길이를 변경하여 수정할 수 있다. 예를 들면, 일부 실시예에 있어서, 더 높은 인덕턴스(L)는 특정 비아(13)의 길이를 증가시켜서 획득할 수 있다. 마찬가지로, 인덕턴스(L)를 수정하기 위해서는, 임의 개수의 금속층(LM 또는 BM)을 관통하여 통과하는 비아(13)를 형성할 수 있다. 예를 들면, 일부 실시예에 있어서, 비아(13)가 관통하여 배치된 금속층(LM 또는 BM)의 개수를 증가시켜(예컨대, LM1 및 LM3 사이와 다르게 LM1 및 LM4 사이에 비아(13)를 설치하여) 인덕턴스(L)를 증가시킬 수 있다. 다른 예시로서, 인덕턴스(L)는 도전성 범프(5a - 5c)(도 4c 참조) 사이의 간격을 변경하여 조정 또는 조절될 수 있다. 도 4c에 있어서, 범프(5a 및 5b)는 비아(13a, 13b)로의 신로 경로를 제공할 수 있다. 범프(5c)는 다이(2)와 함께 접지 귀환 경로를 제공할 수 있다. 범프(5a, 5b, 및 5c) 사이의 상대 간격을 조정함으로써 론치 구조의 인덕턴스(L)를 조정할 수 있다.
도 5a 내지 도 5e는 다이(2) 및/또는 시스템 보드(4)의 리시버 선로 구조(미도시)에 대한 임피던스 정합이 개선된 범프 및 볼 론치 구조(15, 16)의 일 실시예를 도시한다. 보다 구체적으로, 도 5a는, 패키지 기판(3)의 정면측(7) 또는 부근에 있는 범프 인터페이스 영역(9)의 개략 평면도이며, 여기서 범프 인터페이스 영역(9)은 다양한 실시예에 따라, 다이(2) 리시버 선로 구조에 접속되도록 구성된다. 도 5b는, 다양한 실시예에 따른, 패키지 기판(3)의 배면측(8) 또는 부근에서, 시스템 보드(4)의 리시버 선로 구조에 접속되도록 구성된 볼 인터페이스 영역(10)의 개략 평면도이다. 도 5c는, 도 5a의 범프 인터페이스 영역(9)의 개략 상면 사시도이다. 도 5d는, 패키지 기판(3)의 금속층(5)(LM5)에서 시스템 보드(4)의 금속층(2)(BM2)까지를 나타내고 있는, 도 5b의 볼 인터페이스 영역(10)의 개략 상면 사시도이다. 도 5e는, 패키지 기판의 금속층(2)(LM2)에서 시스템 보드의 금속층(2)(BM2)까지를 나타내고 있는, 도 5b의 볼 인터페이스 영역(10)의 개략 상면 사시도이다. 상술한 바와 같이, 다이(2)의 리시버 선로의 임피던스(Z die )는 다이(2)의 전송 선로의 임피던스(Z die )와 상이할 수 있다. 따라서, 다양한 임피던스를 보상하기 위해서 서로 다른 범프 및 볼 론치 구조(15, 16)를 이용할 수 있다.
다르게 언급하지 않는 이상, 도 5a 내지 도 5e의 각 구성 요소는 도 1a 내지 도 4d의 도면 부호가 매겨진 각 구성 요소와 동일하거나 유사할 수 있다. 예를 들면, 도 5a 내지 도 5b에 나타낸 바와 같이, 범프 및 볼 론치 구조(15, 16)는, 각각, 다이(2) 또는 보드(4) 내의 리시버 통신 선로에 전기적으로 접속되도록 구성된 인덕턴스 생성 소자(12a, 12b, 12c, 12d)(도 1a 및 도 1b 참조)로서 기능할 수 있는 금속 구조를 포함할 수 있다. 또한, 인덕턴스 생성 소자(12a - 12d)는 대응하는 비아(13a - 13d)에 접속되어 기판(3)을 통한 수직 통신(vertical communication)을 제공할 수 있다. 유리하게는, 인덕턴스 생성 소자(12a - 12d)의 길이 및/또는 곡률을 조정하여 론치 구조용의 소정의 인덕턴스(L)를 달성할 수 있다. 예를 들면, 인덕턴스 생성 소자(12c, 12d)는, 예컨대, 추가적인 인덕턴스가 필요하기 때문이라면, 인덕턴스 생성 소자(12a, 12b) 보다 더 길거나 및/또는 더 많이 권취되어 있을 수 있다. 이에 더하여, 인덕턴스 생성 소자(12a - 12d)는 서로에 대해서 각도를 가지고 있어 패키지의 다른 구성 요소 또는 대향 전자 소자와의 간섭을 방지할 수 있다. 예를 들면, 도 5b의 볼 론치 구조(16)에 있어서, 인덕턴스 생성 소자(12c, 12d)는 서로에 대해서 대략 직각의 각도를 가지고 있어 다른 시스템과의 간섭(예컨대, 다른 구조와의 전기적 결합을 방지)을 감소시킬 수 있다. 이와는 대조적으로, 도 5a의 범프 론치 구조(15)의 인덕턴스 생성 소자(12a, 12b)는, 예를 들면, 소자(12a, 12b)에 인접하여 수직으로 아무런 민감한 구성 요소가 없는 경우라면, 서로에 대해서 대략 평행하게 배치될 수 있다. 따라서, 인덕턴스 생성 소자(12a - 12d)는 인덕턴스를 조절하도록 임의의 적절한 길이 및/또는 권취수를 포함할 수 있으며, 소자(12a - 12d)는 다른 구성 요소와의 전기적인 결합 또는 간섭을 감소시키도록 적절하게 각도를 가질 수 있다. 또한, 도 5c에 나타낸 바와 같이, 기판(3)의 하나 이상의 층(예컨대, LM3)은 접지 컷아웃 영역(20)을 포함할 수 있으며, 여기에서 금속층, 예컨대, LM3에는, 예를 들면, 론치 구조(15)의 커패시턴스를 추가적으로 조정하도록 패턴이 형성된다.
도 5a 내지 도 5e의 실시예에 있어서, 인덕턴스 생성 소자(12a, 12b, 12c, 12d)는 복수의 마루와 골, 예컨대, 파도와 같은 형상을 갖는 사행 트레이스를 포함할 수 있다. 유리하게는, 인덕턴스 생성 소자(12a - 12d)의 길이, 폭, 및/또는 곡률을 선택하여 범프 및/또는 볼 론치 구조(15, 16)에 소망의 인덕턴스(L)를 제공할 수 있다. 또한, 비아(13)의 직경 및/또는 간격을 선택하여 범프 및/또는 볼 론치 구조(15, 16)에 소망의 커패시턴스(C)를 제공할 수 있다. 각각의 인덕턴스(L) 및 커패시턴스(C) 값은 적어도 부분적으로 다이(2) 중의 전송 선로의 임피던스(Z = sqrt(L/C))에 기초하여 조정될 수 있다. 유리하게는, RF 전송 선로의 임피던스(들)를 보상하기 위한 도 4a 내지 도 4d의 실시예에서와 마찬가지로, 도 5a 내지 도 5e의 실시예는 RF 리시버 선로의 임피던스(들)과 정합하는 것이 유리하다. 예를 들면, 도 4a 내지 도 4d에서와 마찬가지로, 도 5a 내지 도 5e에 있어서, 범프(5a - 5c)의 간격을 조정하여 론치 구조(15)의 인덕턴스를 조정할 수 있다. 또한, 상술한 바와 같이, 비아(13)의 길이를 조정하여 소정의 인덕턴스를 제공할 수 있다. 도 5a 내지 도 5e의 구조는 대략적으로 도 4a 내지 도 4d와 관련하여 상술한 것과 유사한 방식으로 조정될 수 있다.
유리하게는, 도 4a 내지 도 5e의 범프 및/또는 볼 론치 구조(15, 16)의 커패시턴스(C) 및/또는 인덕턴스(L)를 조정하여 각각 실질적으로 다이(2)의 전송 선로 구조의 임피던스(Z die ), 및/또는 시스템 보드(4)의 전송 선로 구조의 임피던스(Z board )와 정합하는 범프 및 볼 임피던스(Z bump-launch , Z ball-launch )를 한정할 수 있다. 예를 들면, 범프 및 볼 론치 임피던스(Z bump-launch , Z ball-launch )는, 상술한 바와 같이, 실질적으로 다이(2)의 전송 선로 구조의 임피던스(Z die )와 정합되거나, 및/또는, 상술한 바와 같이, 실질적으로 시스템 보드(4)의 전송 선로 구조의 임피던스(Z board )와 정합될 수 있다. 임피던스는 다이(2)의 작동 주파수, 예컨대, 75 GHz까지, 예컨대, 60 GHz까지, 예컨대, 40 GHz까지의 주파수에서 정합될 수 있다. 임피던스는 또한 작동 주파수 응답의 대역폭(예컨대, 0.5 dB 대역폭)에 걸쳐서, 예컨대, 75GHz까지, 예컨대, 60 GHz까지의, 예컨대, 40 GHz까지의 실질적으로 0.5 dB 대역폭 전체에 걸쳐서 정합될 수 있다. 다양한 실시예에 있어서, 임피던스는 주파수 응답의 0.5 dB 대역폭에 걸쳐서 정합, 예컨대 DC(직류) 내지 75 GHz의 범위, 0.5 GHz 내지 75 GHz 범위, 직류 내지 60 GHz의 범위, 0.5 GHz 내지 60 GHz의 범위, 0.5 GHz 내지 45 GHz 범위, 1 GHz 내지 40 GHz 범위, 또는 2 GHz 내지 6 GHz 범위 내의 대역폭에 걸쳐서 정합될 수 있다. 본 발명에서는 다양한 범위의 작동 주파수가 제공되지만, 본 발명에서 개시된 각 실시예는 임의의 적절한 주파수에서 작동하도록 구성된 구조에 채용될 수 있음을 알아야 한다. 예를 들면, 낮은 유전율을 채택한 구조는 고주파에서 작동할 수 있다. 본 발명에서 개시한 다양한 실시예는 약 3.3. 내지 4.6의 범위 내의, 예컨대, 3.3 to 3.8 범위 내의 유전율을 갖는 유전체 물질을 이용할 수 있다. 이와 같은 구조는 DC 내지 75 GHz의 범위, DC 내지 60 GHz의 범위, 0.5 GHz 내지 60 GHz 범위, 0.5 GHz 내지 50 GHz 범위, 또는 0.5 GHz 내지 40 GHz 범위 내의 주파수에서 작동할 수 있다.
따라서, 유리하게는, 범프 및 볼 론치 구조(15, 16)는 다이(2) 및 기판(3)의 통신 선로(들)(30)(예컨대, 전송 및/또는 리시버 선로(들)) 사이에서 (예컨대, 범프 인터페이스 영역(9)을 따라서), 및 기판(3) 및 시스템 보드의 대응하는 통신 선로(들) 사이에서 (예컨대, 볼 인터페이스 영역(10)을 따라서) 임피던스 정합이 가능할 수 있다. 광범위한 주파수에 걸쳐서 개선된 성능을 제공하도록 임피던스 정합을 구성하여, 시스템 보드(4)를 추가적으로 조정하지 않고도 광범위한 주파수에 걸쳐서 소자 다이(2)가 작동되도록 할 수 있다. 다이(2) 및 기판(3)은 추가적인 조정이나 임피던스를 조정하기 위한 다른 외부 구성 요소를 설치하지 않고도 시스템 보드(4)에 실장될 수 있다. 예를 들면, 패키지(1)의 시스템 보드(4)로의 임피던스 정합이 적절하지 않은 다른 배치에 있어서, 시스템 보드(4)에 추가적인 개별 부품(예컨대, 인덕터, 커패시터, 레지스터(resistor)와 같은 수동 소자)을 실장하여 패키지(1)로의 임피던스 정합을 보조하는 것이 바람직할 수 있다. 이와 같은 부가적인 구성 요소는 조립 비용 및 처리 시간을 증가시킨다. 또한, 이와 같은 추가적인 정합용 구성 요소는 패키지 구성 요소의 임피던스와 시스템 보드(4)를 정합하기 위해서 패키지 전용 계산을 이용할 수 있다. 본 발명에서 개시한 각 실시예는 다이(2)의 통신 선로(들)(30)의 임피던스(Z die )를 범프 론치 구조(15)의 임피던스(Z bump-launch )에 정합하고, 또한 볼 론치 구조(16)의 임피던스(Z ball-launch )를 시스템 보드의 임피던스(Z board )에 정합함으로써 추가적인 임피던스 정합 구성 요소가 필요하지 않다.
도 6a는, 도 3a의 범프 론치 구조의 성능과 비교하였을 때, 리시버 전송 선로의 임피던스(대략 100 옴 임피던스)를 보상하기 위한 도 5a의 범프 론치 구조(15)의 성능을 나타내는 일련의 그래프(스미스 차트, Smith chart)를 나타내고 있다. 도 6a의 좌측("다이측" 임피던스 비)에 나타낸 바와 같이, 도 5a에 나타낸 실시예의 전압 정재파비(VSWR)를 대표하는 부위는, 실질적으로, 점선으로 나타낸 바와 같이, 실선으로 나타낸 비보상 구조의 VSWR 보다 작을 수 있다. 예를 들면, 도 6a의 좌측 상에 점선으로 나타낸 바와 같이, 도 5a에 나타낸 구조의 VSWR은 약 40 GHz까지의 작동 주파수에 대해서 2.5:1 미만, 또는 2:1 미만일 수 있다. 예를 들면, 도 5a에 나타낸 범프 론치 구조의 VSWR은 1:1 내지 1.95:1 범위, 1:1 내지 1.75:1 범위, 1:1 내지 1.5:1 범위, 또는 1:1 내지 1.25:1 범위 내에 있을 수 있다.
도 6b는, 도 3b의 볼 론치 구조의 성능과 비교하였을 때, 리시버 전송 선로의 임피던스(대략 100 옴 임피던스)를 보상하기 위한 도 5b의 볼 론치 구조(16)의 성능을 나타내는 일련의 그래프를 나타내고 있다. 도 6a 내지 도 6b에 나타낸 바와 같이, 더 작은 임피던스 부위(점선으로 도시)는 다른 유형의 보상 구조(실선으로 도시)에 대해서 효과가 개선되었음을 나타내고 있다. 예를 들면, 도 6b의 스미스 차트의 우측 상에 나타낸 바와 같이, 도 5b에 나타낸 볼 론치 구조의 VSWR은 약 40 GHz까지의 작동 주파수에 대해서 2.5:1 미만, 또는 2.25:1 미만일 수 있다. 예를 들면, 도 5b에 나타낸 볼 론치 구조의 VSWR은 1:1 내지 1.95:1 범위, 1:1 내지 1.75:1 범위, 1:1 내지 1.5:1 범위, 또는 1:1 내지 1.25:1 범위 내에 있을 수 있다.
마찬가지로, 도 6c는, 도 2a의 범프 론치 구조와 비교하였을 때, 트랜스미터 전송 선로의 임피던스(대략 50 옴 임피던스)를 보상하기 위한 도 4a의 범프 론치 구조(15)의 성능을 나타내는 일련의 그래프를 나타내고 있다. 도 6c의 좌측 스미스 차트(다이측) 상에 나타낸 바와 같이, 도 4a의 범프 론치 구조의 VSWR은, 점선으로 나타낸 바와 같이, 약 40 GHz까지의 작동 주파수에 대해서 2:1 미만, 또는 1.5:1 미만, 또는 1.3:1 미만일 수 있다. 예를 들면, 도 4a에 나타낸 볼 론치 구조의 VSWR은 1:1 내지 1.5:1 범위, 1:1 내지 1.25:1 범위, 1:1 내지 1.2:1 범위, 또는 1:1 내지 1.1:1 범위 내에 있을 수 있다.
도 6d는, 도 2b의 범프 론치 구조와 비교하였을 때, 트랜스미터 전송 선로의 임피던스(대략 50 옴 임피던스)를 보상하기 위한 도 4b의 볼 론치 구조(16)의 성능을 나타내는 일련의 그래프를 나타내고 있다. 도 6a 내지 도 6b에서와 마찬가지로, 도 6c 내지 도 6d의 그래프는, 다른 구조와 비교하였을 때, 본 발명에서 개시한 범프 및 볼 론치 구조(15, 16)에 대한 임피던스 부위가 더 작은 것을 보여주고 있다. 예를 들면, 도 6d의 우측 상에 나타낸 바와 같이, 도 4b의 볼 론치 구조의 VSWR은, 점선으로 나타낸 바와 같이, 약 40 GHz의 작동 주파수에 대해서 3:1 미만, 2.5:1 미만, 또는 40 GHz까지의 주파수에 대해서는 2:1 미만일 수 있다. 예를 들면, 도 6d의 우측 상의 스미스 차트(Smith chart)에서 나타낸 바와 같이, 도 4b의 범프 론치 구조의 VSWR은, 점선으로 나타낸 바와 같이, 1:1 내지 2.2:1 범위, 1:1 내지 2:1 범위, 또는 1:1 내지 1.75:1 범위일 수 있다. 도 6a 내지 도 6d의 스미스 차트는 본 발명에서 개시한 범프 및 볼 론치 구조를 다른, 비보상 구조와 비교하였을 때 임피던스 정합을 개선하는데 유익할 수 있음을 도시하고 있다.
특정한 실시예 및 예시와 관련하여 본 발명을 개시하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 구체적으로 개시된 각 실시예가 다른 실시예 및/또는 본 발명의 사용과 명백한 변형 및 그의 균등물까지 넘어서 확장됨을 이해할 것이다. 또한, 본 발명의 몇 가지 변형에 대해서 상세하게 나타내고 설명하였지만, 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 개시에 기초하여 본 발명의 범위 내에 포함되는 다른 변경을 쉽게 알아차릴 것이다. 또한 각 실시예의 구체적인 특징 및 측면의 다양한 조합 또는 하위 조합이 이루어질 수 있고 또한 본 발명의 범위 내에 들어감을 고려하여야 한다. 개시된 각 실시예의 다양한 특징 및 측면은 서로 조합되거나 치환되어 본 발명에서 개시한 다양한 모드(mode)를 형성할 수 있음을 이해하여야 한다. 따라서, 본 명세서에서 개시된 본 발명의 범위는 상술한 특정 실시예에 의해서 한정되는 것이 아니라, 첨부 청구 범위의 공정한 해석에 의해서만 결정되어야 한다.

Claims (20)

  1. 집적 소자 패키지에 있어서,
    정면측 및 배면측을 가지는 라미네이트 기판으로서, 상기 라미네이트 기판은 복수의 층을 포함하는 라미네이트 기판;
    상기 라미네이트 기판의 상기 정면측에 실장되는 집적 소자 다이로서, 상기 집적 소자 다이는 무선 주파수(RF, radio frequency) 회로를 포함하고 제 1 임피던스를 가지며, 상기 집적 소자 다이는 하나 이상의 작동 주파수에서 작동하는 집적 소자 다이;
    상기 집적 소자 다이 및 상기 라미네이트 기판의 상기 정면측 사이에 배치되는 복수의 도전성 범프로서, 상기 도전성 범프는 상기 집적 소자 다이 및 상기 라미네이트 기판을 전기적으로 접속하고 있는 복수의 도전성 범프; 및
    상기 라미네이트 기판의 상기 정면측 또는 부근에서 하나 이상의 층에 의해서 적어도 부분적으로 한정되는 범프 론치 구조로서, 상기 범프 론치 구조는 상기 제 1 임피던스에 정합된 제 2 임피던스를 갖는 제 1 패턴으로 배치된 금속 및 절연체 물질을 포함하고 있어 상기 범프 론치 구조의 전압 정재파비(VSWR, voltage standing wave ratio)가 4:1 미만인 범프 론치 구조를 포함하는, 집적 소자 패키지.
  2. 청구항 1에 있어서, 상기 라미네이트 기판의 상기 배면측 또는 부근에서 하나 이상의 층에 의해서 적어도 부분적으로 한정되는 볼 론치 구조로서, 상기 볼 론치 구조는 제 3 임피던스를 갖는 제 2 패턴으로 배치된 금속 및 절연체 물질을 포함하고 있는 볼 론치 구조를 더 포함하는, 집적 소자 패키지.
  3. 청구항 2에 있어서, 상기 범프 론치 구조의 상기 제 1 패턴 및 상기 볼 론치 구조의 상기 제 2 패턴을 전기적으로 접속하는 하나 이상의 트레이스 또는 비아를 더 포함하는, 집적 소자 패키지.
  4. 청구항 3에 있어서, 상기 라미네이트 기판의 상기 배면측에 전기적으로 및 기계적으로 접속된 복수의 솔더 볼을 더 포함하며, 상기 볼 론치 구조는 상기 복수의 솔더 볼을 더 포함하는, 집적 소자 패키지.
  5. 청구항 4에 있어서, 제 4 임피던스를 갖는 시스템 보드를 더 포함하며, 상기 라미네이트 기판은 상기 복수의 솔더 볼을 통해서 상기 시스템 보드의 정면측에 실장되고, 상기 볼 론치 구조는 상기 시스템 보드의 상기 정면측 또는 부근에서 하나 이상의 층을 더 포함하며, 상기 제 3 및 제 4 임피던스는 정합되어 상기 볼 론치 구조의 전압 정재파비(VSWR)가 5:1 미만인, 집적 소자 패키지.
  6. 청구항 2에 있어서, 상기 범프 론치 구조 및 상기 볼 론치 구조 중의 적어도 하나는 절연체에 의해서 이격되는 복수의 금속 비아를 포함하며, 상기 복수의 금속 비아는 상기 라미네이트 기판의 하나 이상의 층을 통해서 연장되며, 인접한 금속 비아 사이의 간격은 적어도 부분적으로 상기 제 2 임피던스 또는 상기 제 3 임피던스를 한정하는 대응하는 커패시턴스를 한정하는, 집적 소자 패키지.
  7. 청구항 2에 있어서, 상기 범프 론치 구조 및 상기 볼 론치 구조 중의 적어도 하나는 금속 비아와 함께 전기적으로 접속된 사행 금속 트레이스를 포함하며, 상기 금속 비아는 상기 라미네이트 기판의 하나 이상의 층을 통해서 연장되는, 집적 소자 패키지.
  8. 청구항 1에 있어서, 상기 범프 론치 구조는 상기 복수의 도전성 범프를 더 포함하는, 집적 소자 패키지.
  9. 청구항 1에 있어서, 상기 집적 소자 다이는 언더범프 금속 배선(UBM, underbump metallization)층을 포함하며, 상기 복수의 도전성 범프는 상기 UBM층에 접속되며, 상기 범프 론치 구조는 상기 UBM층을 더 포함하는, 집적 소자 패키지.
  10. 청구항 1에 있어서, 상기 하나 이상의 작동 주파수는 0.5 GHz 내지 60 GHz의 범위 내의 주파수를 포함하는, 집적 소자 패키지.
  11. 청구항 1에 있어서, 상기 집적 소자 다이의 상기 RF 회로는 0.5 dB 대역폭의 주파수에서 작동하고, 상기 제 2 임피던스는 실질적으로 상기 대역폭에 걸친 상기 제 1 임피던스에 정합되며, 상기 0.5 dB 대역폭은 DC 내지 75 GHz의 범위 내에 있는, 집적 소자 패키지.
  12. 하나 이상의 작동 주파수에서 작동하도록 구성된 무선 주파수(RF) 집적 소자 다이를 지지하기 위한 라미네이트 기판으로서, 상기 라미네이트 기판은 정면측 및 상기 정면측 반대쪽의 배면측을 갖는 라미네이트 기판에 있어서,
    상기 라미네이트 기판의 상기 정면측 또는 부근에서 하나 이상의 층에 의해서 적어도 부분적으로 한정되는 범프 론치 구조로서, 상기 범프 론치 구조는 상기 하나 이상의 작동 주파수에서 제 1 임피던스를 갖는 제 1 패턴으로 배치된 금속 및 절연체 물질을 포함하고, 상기 범프 론치 구조의 상기 제 1 임피던스는 무선 주파수(RF) 회로를 갖는 상기 RF 집적 소자 다이의 임피던스와 실질적으로 정합하도록 구성되어 있는 범프 론치 구조;
    상기 라미네이트 기판의 상기 배면측 또는 부근의 하나 이상의 층에 의해서 적어도 부분적으로 한정되는 볼 론치 구조로서, 상기 볼 론치 구조는 상기 하나 이상의 작동 주파수에서 제 2 임피던스를 갖는 제 2 패턴으로 배치된 금속 및 절연체 물질을 포함하며, 상기 볼 론치 구조의 상기 제 2 임피던스는 실질적으로 시스템 보드의 임피던스와 정합하도록 구성되어 있는 볼 론치 구조; 및
    상기 범프 론치 구조 및 상기 볼 론치 구조를 전기적으로 접속하는 하나 이상의 트레이스 또는 비아;를 포함하는, 라미네이트 기판.
  13. 청구항 12에 있어서,
    상기 라미네이트 기판의 상기 배면측에 전기적으로 및 기계적으로 접속된 복수의 솔더 볼을 더 포함하는, 라미네이트 기판.
  14. 청구항 13에 있어서, 상기 볼 론치 구조는 상기 복수의 솔더 볼을 더 포함하는, 라미네이트 기판.
  15. 청구항 12에 있어서, 상기 하나 이상의 작동 주파수는 DC 내지 75 GHz의 범위 내에 있는, 라미네이트 기판.
  16. 청구항 12에 있어서, 상기 범프 론치 구조 및 상기 볼 론치 구조 중의 적어도 하나는 절연체에 의해서 이격된 복수의 금속 비아를 포함하며, 상기 복수의 금속 비아는 상기 라미네이트 기판의 하나 이상의 층을 통해서 연장되는, 라미네이트 기판.
  17. 청구항 12에 있어서, 상기 범프 론치 구조 및 상기 볼 론치 구조 중의 적어도 하나는 금속 비아와 함께 전기적으로 접속된 사행 금속 트레이스를 포함하며, 상기 금속 비아는 상기 라미네이트 기판의 하나 이상의 층을 통해서 연장되는, 라미네이트 기판.
  18. 전자 소자에 있어서,
    제 1 무선 주파수(RF) 통신 선로를 가지며, 상기 제 1 RF 통신 선로가 하나 이상의 작동 주파수에서 제 1 임피던스를 갖는 시스템 보드;
    상기 시스템 보드에 실장되는 라미네이트 기판으로서, 상기 라미네이트 기판은 정면측 및 상기 정면측 반대쪽의 배면측을 갖는 라미네이트 기판;
    상기 시스템 보드 및 상기 라미네이트 기판의 상기 배면측 사이에 배치되는 복수의 솔더 볼로서, 상기 복수의 솔더 볼은 상기 시스템 보드 및 상기 라미네이트 기판을 전기적으로 접속하고 있는 복수의 솔더 볼; 및
    상기 라미네이트 기판의 상기 배면측 또는 부근에서 하나 이상의 층에 의해서 적어도 부분적으로 한정되는 볼 론치 구조로서, 상기 볼 론치 구조는 상기 하나 이상의 작동 주파수에서 제 2 임피던스를 갖는 제 1 패턴으로 배치된 금속 및 절연체 물질을 포함하며, 상기 볼 론치 구조의 상기 제 2 임피던스는 상기 제 1 RF 통신 선로의 상기 제 1 임피던스에 정합되어 상기 볼 론치 구조의 전압 정재파비(VSWR)가 5:1 미만인 볼 론치 구조;를 포함하는, 전자 소자.
  19. 청구항 18에 있어서, 하나 이상의 도전성 범프을 통해서 라미네이트 기판에 실장된 집적 소자 다이를 더 포함하며, 상기 집적 소자 다이는 무선 주파수(RF) 회로를 포함하고 제 3 임피던스를 갖는, 전자 소자.
  20. 청구항 19에 있어서, 상기 라미네이트 기판의 상기 정면측 또는 부근에서 하나 이상의 층에 의해서 적어도 부분적으로 한정되는 범프 론치 구조를 더 포함하며, 상기 범프 론치 구조는 상기 제 3 임피던스에 정합된 제 4 임피던스를 갖는 제 2 패턴으로 배치된 금속 및 절연체 물질을 포함하고 있어 상기 범프 론치 구조의 전압 정재파비(VSWR, voltage standing wave ratio)가 3:1 미만인, 전자 소자.
KR1020190061116A 2018-05-29 2019-05-24 무선 주파수 집적 소자 패키지용 론치 구조 KR20190135926A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862677549P 2018-05-29 2018-05-29
US62/677,549 2018-05-29
US16/421,221 US11894322B2 (en) 2018-05-29 2019-05-23 Launch structures for radio frequency integrated device packages
US16/421,221 2019-05-23

Publications (1)

Publication Number Publication Date
KR20190135926A true KR20190135926A (ko) 2019-12-09

Family

ID=66647337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190061116A KR20190135926A (ko) 2018-05-29 2019-05-24 무선 주파수 집적 소자 패키지용 론치 구조

Country Status (4)

Country Link
US (1) US11894322B2 (ko)
EP (1) EP3576146A1 (ko)
KR (1) KR20190135926A (ko)
CN (1) CN110544676B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424196B2 (en) 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
KR20200025543A (ko) * 2018-08-30 2020-03-10 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US11417615B2 (en) 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
US11350537B2 (en) 2019-05-21 2022-05-31 Analog Devices, Inc. Electrical feedthrough assembly
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841101A (en) 1987-12-21 1989-06-20 Pollock John A Hermetically sealed feedthroughs and methods of making same
US5223672A (en) 1990-06-11 1993-06-29 Trw Inc. Hermetically sealed aluminum package for hybrid microcircuits
JP3267409B2 (ja) 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5432482A (en) 1994-07-28 1995-07-11 Bailey; Michael J. Variable-frequency microwave oscillator with multi-resonator matching circuit
US5760650A (en) 1994-09-26 1998-06-02 Endgate Corporation Coplanar waveguide amplifier
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5819401A (en) 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique
JP3012555B2 (ja) 1997-05-29 2000-02-21 神戸日本電気ソフトウェア株式会社 多面体ｉｃパッケージ
US5994975A (en) 1998-04-28 1999-11-30 Trw Inc. Millimeter wave ceramic-metal feedthroughs
US6111198A (en) 1998-06-15 2000-08-29 Olin Aegis Duplex feedthrough and method therefor
US6455880B1 (en) 1998-11-06 2002-09-24 Kabushiki Kaisha Toshiba Microwave semiconductor device having coplanar waveguide and micro-strip line
JP2000223657A (ja) 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
TW515054B (en) 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
US6423575B1 (en) 2001-07-27 2002-07-23 Dean Tran Hydrogen gettering structure including silver-doped palladium layer to increase hydrogen gettering of module component and semiconductor device module having such structure, and methods of fabrication
US6514783B1 (en) 2001-09-17 2003-02-04 Applied Micro Circuits Corporation Method for determining a layout for a flip-chip transition interface structure
TW507396B (en) 2001-11-01 2002-10-21 Univ Nat Chiao Tung Planar mode converter for printed microwave integrated circuit
US6900533B2 (en) 2002-01-30 2005-05-31 Agilent Technologies, Inc. Apparatus for routing electrical signals
US6844502B2 (en) 2002-05-16 2005-01-18 Emerson Electric Co. Hermetically sealed current conducting terminal assembly
JP4072505B2 (ja) 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
US7253699B2 (en) 2003-05-12 2007-08-07 Hrl Laboratories, Llc RF MEMS switch with integrated impedance matching structure
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US7412172B2 (en) 2003-12-04 2008-08-12 International Business Machines Corporation Impedance matching circuit with simultaneous shielding of parasitic effects for transceiver modules
US7444734B2 (en) 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US6841731B1 (en) 2003-12-18 2005-01-11 Emerson Electric Co. Terminal assembly
US20080100394A1 (en) 2004-06-30 2008-05-01 Emag Technologies, Inc. Microstrip to Coplanar Waveguide Transition
TWI294682B (en) 2006-02-03 2008-03-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US7569918B2 (en) 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
US8478344B2 (en) 2006-06-21 2013-07-02 Broadcom Corporation Power recovery circuit based on partial standing waves
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
KR100854031B1 (ko) 2006-07-28 2008-08-26 삼성전자주식회사 적층형 비지에이 반도체 패키지
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
US7968978B2 (en) 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
US7911066B2 (en) 2007-08-29 2011-03-22 Agilent Technologies, Inc. Through-chip via interconnects for stacked integrated circuit structures
US20100200968A1 (en) 2009-02-12 2010-08-12 Delphi Technologies, Inc. Microwave circuit assembly
US8119931B1 (en) 2009-02-27 2012-02-21 Altera Corporation Differential vertical structure for high density, low layer count packages
GB0904387D0 (en) 2009-03-13 2009-04-29 Texas Instruments Ltd Improved package traces with reduced impedance to compensate for capacitance at output nodes of IC transceivers
JP5218646B2 (ja) 2009-03-30 2013-06-26 株式会社村田製作所 可変容量モジュールおよび整合回路モジュール
US8903332B2 (en) 2009-06-23 2014-12-02 Silicon Laboratories Inc. Circuit device and method of coupling to an antenna
US8618629B2 (en) 2009-10-08 2013-12-31 Qualcomm Incorporated Apparatus and method for through silicon via impedance matching
US9184117B2 (en) 2010-06-18 2015-11-10 Alpha And Omega Semiconductor Incorporated Stacked dual-chip packaging structure and preparation method thereof
JP2012156362A (ja) 2011-01-27 2012-08-16 Fujitsu Ltd 伝送線路、集積回路搭載装置および通信機モジュール
WO2013008435A1 (ja) 2011-07-08 2013-01-17 株式会社村田製作所 回路モジュール
US8497558B2 (en) 2011-07-14 2013-07-30 Infineon Technologies Ag System and method for wafer level packaging
US9772141B2 (en) 2011-08-19 2017-09-26 Waterpointe-Global Method and apparatus for reclaiming heat during liquid purification using heat exchanges
US8773204B2 (en) 2012-02-14 2014-07-08 Qualcomm Incorporated Amplifier with reduced source degeneration inductance
US8912634B2 (en) 2012-03-29 2014-12-16 International Business Machines Corporation High frequency transition matching in an electronic package for millimeter wave semiconductor dies
US9219041B2 (en) 2012-03-29 2015-12-22 International Business Machines Corporation Electronic package for millimeter wave semiconductor dies
US9048232B2 (en) * 2012-04-30 2015-06-02 Dialog Semiconductor B.V. Package with integrated pre-match circuit and harmonic suppression
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
JP6088893B2 (ja) 2013-04-09 2017-03-01 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板
US9245835B1 (en) 2013-07-31 2016-01-26 Altera Corporation Integrated circuit package with reduced pad capacitance
JP5817795B2 (ja) 2013-08-06 2015-11-18 株式会社村田製作所 高周波モジュール
KR20160036666A (ko) 2013-09-27 2016-04-04 인텔 코포레이션 수동 부품용 중첩체 기판을 구비한 다이 패키지
US9059490B2 (en) 2013-10-08 2015-06-16 Blackberry Limited 60 GHz integrated circuit to printed circuit board transitions
JP6372568B2 (ja) 2014-07-01 2018-08-15 株式会社村田製作所 高周波モジュール
ITUB20152903A1 (it) 2014-08-14 2017-02-05 Schott Ag Passaggio elettrico e suo utilizzo
US9887449B2 (en) 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9419580B2 (en) 2014-10-31 2016-08-16 Raytheon Company Output matching network having a single combined series and shunt capacitor component
US9318450B1 (en) 2014-11-24 2016-04-19 Raytheon Company Patterned conductive epoxy heat-sink attachment in a monolithic microwave integrated circuit (MMIC)
CN104486907B (zh) * 2014-12-10 2017-08-11 华进半导体封装先导技术研发中心有限公司 高频ipd模块三维集成晶圆级封装结构及封装方法
US9437558B2 (en) 2014-12-30 2016-09-06 Analog Devices, Inc. High frequency integrated circuit and packaging for same
JP6020780B1 (ja) 2015-02-25 2016-11-02 株式会社村田製作所 高周波モジュール
TWI594380B (zh) 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構
US9867294B2 (en) 2015-05-22 2018-01-09 Ciena Corporation Multi-width waveguides
US9666544B2 (en) 2015-06-02 2017-05-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 GBPS and beyond
US9787254B2 (en) 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
JP6449760B2 (ja) 2015-12-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
EP3188307A1 (en) 2015-12-29 2017-07-05 Synergy Microwave Corporation High performance switch for microwave mems
US9947619B2 (en) 2016-07-06 2018-04-17 Intel Corporation Coupling structures for signal communication and method of making same
US9812379B1 (en) 2016-10-19 2017-11-07 Win Semiconductors Corp. Semiconductor package and manufacturing method
US10068857B2 (en) 2016-10-31 2018-09-04 Mediatek Inc. Semiconductor package assembly
MY192082A (en) * 2016-12-27 2022-07-26 Intel Corp Interconnect core
US9978698B1 (en) 2017-01-25 2018-05-22 Raytheon Company Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members
US10218045B2 (en) 2017-06-07 2019-02-26 Raytheon Company Serially connected transmission line sections each having a conductive shield member overlying a portion of a strip conductor
US10636776B2 (en) 2018-02-28 2020-04-28 Globalfoundries Inc. Methods of manufacturing RF filters
US11424196B2 (en) 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
US11417615B2 (en) 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
JP7240160B2 (ja) 2018-12-11 2023-03-15 新光電気工業株式会社 ステム
US11350537B2 (en) 2019-05-21 2022-05-31 Analog Devices, Inc. Electrical feedthrough assembly

Also Published As

Publication number Publication date
US20190371747A1 (en) 2019-12-05
US11894322B2 (en) 2024-02-06
CN110544676B (zh) 2023-08-08
CN110544676A (zh) 2019-12-06
EP3576146A1 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
KR20190135926A (ko) 무선 주파수 집적 소자 패키지용 론치 구조
US11081804B2 (en) Antenna-integrated type communication module and manufacturing method for the same
US7394027B2 (en) Multi-layer printed circuit board comprising a through connection for high frequency applications
US9379450B2 (en) Integrated circuit with electromagnetic communication
US10978780B2 (en) Antenna apparatus and antenna module
CN103400829B (zh) 半导体封装件及其制造方法
KR100891763B1 (ko) 반도체 장치
US20050146390A1 (en) Multi-layer substrate having impedance-matching hole
US8761699B2 (en) Extendable-arm antennas, and modules and systems in which they are incorporated
US20100237462A1 (en) Package Level Tuning Techniques for Propagation Channels of High-Speed Signals
US9245859B2 (en) Wireless module
US10090593B2 (en) Radio frequency device with mechanisms for the adjustment of the impedances and frequencies of its antennas
JPWO2020009037A1 (ja) アンテナモジュール及び通信装置
US8797117B2 (en) Modulation circuit with balun shielding
US7046100B2 (en) Direct current cut structure
JP2021022610A (ja) アンテナ装置および製造方法
US10553551B2 (en) Impedance compensation of flip chip connection for RF communications
US8725095B2 (en) Planar inverted-F antennas, and modules and systems in which they are incorporated
US8242381B2 (en) Chip-level through hole structure of electronic package
JP2020099026A (ja) インピーダンス補償回路
US11011846B2 (en) Antenna and semiconductor device with improved tradeoff relationship between antenna gain and antenna size
CN115313013A (zh) 天线结构及其电子封装件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal