KR20190132602A - 전자 패널 및 이의 제조 방법 - Google Patents

전자 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20190132602A
KR20190132602A KR1020180057159A KR20180057159A KR20190132602A KR 20190132602 A KR20190132602 A KR 20190132602A KR 1020180057159 A KR1020180057159 A KR 1020180057159A KR 20180057159 A KR20180057159 A KR 20180057159A KR 20190132602 A KR20190132602 A KR 20190132602A
Authority
KR
South Korea
Prior art keywords
pattern
area
layer
hole
recessed
Prior art date
Application number
KR1020180057159A
Other languages
English (en)
Other versions
KR102610254B1 (ko
Inventor
이형섭
서정한
성우용
송승용
윤승호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180057159A priority Critical patent/KR102610254B1/ko
Priority to US16/376,845 priority patent/US11211584B2/en
Priority to CN201910414228.8A priority patent/CN110504380B/zh
Priority to CN202410313481.5A priority patent/CN118201428A/zh
Priority to CN202410313261.2A priority patent/CN118201427A/zh
Publication of KR20190132602A publication Critical patent/KR20190132602A/ko
Priority to US17/562,930 priority patent/US20220123259A1/en
Application granted granted Critical
Publication of KR102610254B1 publication Critical patent/KR102610254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H01L51/5253—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H01L27/3244—
    • H01L51/0004—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 패널은 홀 영역, 및 홀 영역을 에워싸는 표시 영역을 포함하는 전면 및 배면을 포함하고, 홀 영역에 배치된 모듈 홀 및 홀 영역에 배치된 복수의 함몰 패턴들을 포함하는 베이스 기판, 복수의 화소들, 화소들을 커버하고, 제1 무기막, 제2 무기막, 및 유기막을 포함하는 봉지층, 및 홀 영역에 배치되고 유기막으로부터 평면상에서 이격된 보호 패턴을 포함하고, 함몰 패턴들은, 유기막 및 보호 패턴 중 적어도 어느 하나에 의해 충진된 충진 함몰 패턴, 및 유기막 및 보호 패턴으로부터 노출된 노출 함몰 패턴을 포함한다.

Description

전자 패널 및 이의 제조 방법{ELECTRONIC PANEL AND METHOD OF MANUFATURING THE SAME}
본 발명은 전자 패널 및 이의 제조 방법에 관한 것으로, 상세하게는 신뢰성이 향상된 전자 패널 및 이의 제조 방법에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하거나 외부 입력을 감지하는 전자 패널을 포함할 수 있다. 전자 패널에 있어서, 유기 발광 표시 패널은 낮은 소비 전력, 높은 휘도 및 높은 반응 속도를 가진다.
유기 발광 표시 패널은 유기 발광 소자를 포함한다. 유기 발광 소자는 수분이나 산소에 취약하여 쉽게 손상될 수 있다. 이에 따라, 유기 발광 표시 패널에 있어서, 외부로부터 유입되는 수분이나 산소를 안정적으로 차단할수록 유기 발광 표시 장치의 신뢰성이 향상되고 수명이 향상되는 결과를 가져올 수 있다.
따라서, 본 발명은 공정 신뢰성이 향상된 전자 패널 및 이의 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 패널은 평면상에서 홀 영역, 상기 홀 영역을 에워싸는 표시 영역, 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 전면 및 상기 전면에 대향하는 배면을 포함하고, 상기 홀 영역에 상기 전면과 상기 배면을 관통하는 모듈 홀 및 상기 전면으로부터 함몰되고 상기 모듈 홀을 에워싸며 서로 이격된 복수의 함몰 패턴들이 정의된 베이스 기판, 상기 표시 영역에 배치된 복수의 화소들, 상기 화소들을 커버하고, 제1 무기막, 제2 무기막, 상기 제1 무기막과 상기 제2 무기막 사이에 배치된 유기막을 포함하는 봉지층, 및 상기 홀 영역에 배치되고 상기 유기막으로부터 평면상에서 이격된 보호 패턴을 포함하고, 상기 함몰 패턴들은, 상기 유기막 및 상기 보호 패턴 중 적어도 어느 하나에 의해 충진된 충진 함몰 패턴, 및 상기 유기막 및 상기 보호 패턴으로부터 노출된 노출 함몰 패턴을 포함한다.
상기 노출 함몰 패턴은 상기 충진 함몰 패턴에 비해 상기 모듈 홀에 인접하여 배치되고, 상기 충진 함몰 패턴은 상기 유기막에 의해 충진될 수 있다.
상기 보호 패턴은 평면상에서 상기 모듈 홀과 상기 노출 함몰 패턴 사이에 배치될 수 있다.
상기 충진 함몰 패턴은 상기 노출 함몰 패턴에 비해 상기 모듈 홀에 인접하여 배치되고, 상기 충진 함몰 패턴은 상기 보호 패턴에 의해 충진될 수 있다.
상기 노출 함몰 패턴은 평면상에서 상기 보호 패턴 및 상기 유기막 사이에 배치되어 상기 보호 패턴 및 상기 유기막으로부터 각각 이격될 수 있다.
본 발명의 일 실시예에 따른 전자 패널은 평면상에서 상기 보호 패턴과 상기 유기막 사이에 배치된 격벽을 더 포함하고, 상기 격벽은 상기 함몰 패턴들로부터 평면상에서 이격될 수 있다.
상기 격벽은 평면상에서 상기 모듈 홀을 에워쌀 수 있다.
상기 충진 함몰 패턴은 평면상에서 상기 노출 함몰 패턴을 사이에 두고 서로 이격되어 배치된 제1 충진 함몰 패턴 및 제2 충진 함몰 패턴을 포함하고, 상기 제1 충진 함몰 패턴은 상기 보호 패턴에 의해 커버되고, 상기 제2 충진 함몰 패턴은 상기 유기막에 의해 커버될 수 있다.
본 발명의 일 실시예에 따른 전자 패널은 상기 충진 함몰 패턴에 배치된 친액성 패턴을 더 포함하고, 상기 유기막 또는 상기 보호 패턴은 상기 친액성 패턴을 커버할 수 있다.
본 발명의 일 실시예에 따른 전자 패널은 상기 노출 함몰 패턴에 배치된 발액성 패턴을 더 포함하고, 상기 제2 무기막은 상기 발액성 패턴을 커버할 수 있다.
상기 보호 패턴은 상기 유기막과 동일한 물질을 포함할 수 있다.
상기 화소들 각각은 유기발광소자를 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 패널은 상기 홀 영역에 배치되고, 상기 함몰 패턴들과 상기 표시 영역 사이에 배치된 신호 라인을 더 포함하고, 상기 신호 라인은 상기 화소들 중 상기 모듈 홀을 사이에 두고 서로 이격되어 배치된 적어도 두 개의 화소들을 연결할 수 있다.
본 발명의 일 실시예에 따른 전자 패널은 적어도 하나의 관통 홀 및 상기 관통 홀을 에워싸는 복수의 함몰 패턴들을 포함하고, 상기 관통 홀을 에워싸는 마진 영역, 상기 마진 영역을 에워싸고 상기 함몰 패턴들이 정의된 그루브 영역, 및 상기 그루브 영역을 에워싸는 표시 영역을 포함하는 베이스 기판, 상기 표시 영역에 배치되고 각각이 유기발광소자를 포함하는 복수의 화소들, 상기 화소들을 커버하고, 제1 무기막, 제2 무기막, 상기 제1 무기막과 상기 제2 무기막 사이에 배치된 유기막을 포함하는 봉지층, 및 상기 마진 영역에 배치되고, 상기 제2 무기막에 의해 커버되며, 레이저 파장 광을 흡수하는 보호 패턴을 포함하고, 상기 보호 패턴은 상기 함몰 패턴들 중 적어도 어느 하나를 사이에 두고 상기 유기막으로부터 평면상에서 이격될 수 있다.
상기 제1 함몰 패턴은 상기 보호 패턴 및 상기 유기막으로부터 이격되고, 상기 제2 함몰 패턴은 상기 유기막에 의해 충진될 수 있다.
상기 제1 함몰 패턴 및 상기 제2 함몰 패턴은 언더컷 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 전자 패널은 상기 제1 함몰 패턴에 배치된 발액성 패턴을 더 포함하고, 상기 발액성 패턴은 상기 제2 무기막에 의해 커버될 수 있다.
본 발명의 일 실시예에 따른 전자 패널 제조 방법은 서로 이격되고 각각이 평면상에서 원 형상을 가진 함몰 패턴들을 포함하는 홀 영역, 및 유기발광소자들이 배치되고 상기 홀 영역을 에워싸는 표시 영역을 포함하는 초기 패널을 제공하는 단계, 상기 표시 영역에 제1 액상 유기 물질을 제공하고 상기 홀 영역에 제2 액상 유기 물질을 제공하는 단계, 상기 제1 액상 유기 물질을 경화하여 상기 표시 영역에 중첩하는 유기막을 형성하고, 상기 제2 액상 유기 물질을 경화하여 상기 홀 영역에 중첩하는 초기 보호 패턴을 형성하는 단계, 및 상기 홀 영역에 레이저를 조사하여 상기 초기 패널을 관통하는 모듈 홀을 형성하는 단계를 포함하고, 상기 레이저는 상기 초기 보호 패턴의 적어도 일부를 제거하여 상기 모듈 홀에 노출되는 단면을 가진 보호 패턴을 형성한다.
상기 제2 액상 유기 물질은 상기 레이저의 적어도 일부를 흡수할 수 있다.
상기 함몰 패턴들 중 적어도 어느 하나는 상기 제1 액상 유기 물질 및 상기 제2 액상 유기 물질 중 적어도 어느 하나에 의해 충진되고, 상기 함몰 패턴들 중 적어도 어느 하나는 상기 제1 액상 유기 물질 및 상기 제2 액상 유기 물질로부터 노출될 수 있다.
본 발명에 따르면, 홀을 통해 유입되는 외부 오염 등에 의해 소자 등이 손상되는 것을 방지할 수 있어, 전자 패널의 신뢰성이 향상될 수 있다. 또한, 홀 형성 시 발생되는 열화 손상을 저하시킬 수 있어, 전자 패널의 공정상의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 도시한 사시도이다.
도 2a는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 2b는 도 1에 도시된 전자 장치의 블록도이다.
도 3a는 도 2a에 도시된 일부 구성을 간략히 도시한 등가 회로도이다.
도 3b는 도 2a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 4a는 도 2a에 도시된 도 2a에 도시된 XX'영역을 도시한 평면도이다.
도 4b는 도 4a의 일부를 도시한 평면도이다.
도 4c는 도 2a에 도시된 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다.
도 5b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 6a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 7a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다.
도 7b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 전자 패널들의 단면도들이다.
도 9a 내지 도 9h는 본 발명의 일 실시예에 따른 전자 패널의 제조 방법을 도시한 단면도들이다.
상기 서술한 목적을 달성하기 위한 본 발명의 실시예에 대하여 이하, 첨부한 도면을 참조하여 상세히 설명하기로 한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 또한, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 첨부한 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 이하, 도면들을 참조하여 본 발명에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 도시한 사시도이다. 도 2a는 도 1에 도시된 전자 장치의 분해 사시도이다. 도 2b는 도 1에 도시된 전자 장치의 블록도이다. 이하, 도 1 내지 도 2b를 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명하기로 한다.
전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
도 1에 도시된 것과 같이, 전자 장치(EA)는 전면에 이미지(IM)를 표시하는 표시면을 제공할 수 있다. 표시면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 표시면은 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함한다.
전자 장치(EA)는 투과 영역(TA)에 이미지(IM)를 표시한다. 도 1에서 이미지(IM)의 일 예로 인터넷 검색창이 도시되었다. 투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시면의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 이미지(IM)가 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향된다.
한편, 제1 내지 제3 방향들(DR1, DR2 DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
도 2a에 도시된 것과 같이, 전자 장치(EA)는 전자 패널(100), 윈도우 부재(200), 전자 모듈(300), 및 수납 부재(400)를 포함한다. 도 2b에 도시된 것과 같이, 전자 장치(EA)는 전자 패널(100), 제1 전자 모듈(EM1), 제2 전자 모듈(EM2), 및 전원공급 모듈(PM)을 더 포함할 수 있다. 도 2a에는 도 2b에 도시된 구성들 중 일부 구성들을 생략하여 도시하였다. 이하, 도 2a 및 도 2b를 참조하여 전자 장치(EA)에 대해 상세히 설명한다.
전자 패널(100)은 이미지(IM)를 표시하거나 외부에서 인가되는 입력을 감지할 수 있다. 예를 들어, 전자 패널(100)은 이미지(IM)를 표시하는 표시 유닛(DPU) 및 외부 입력을 감지하는 입력 감지 유닛(ISU)을 포함할 수 있다.
입력 감지 유닛(ISU)은 외부에서 인가되는 입력을 감지한다. 외부 입력은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 외부 입력은 윈도우 부재(200)에 인가되는 입력일 수 있다.
표시 유닛(DPU)과 입력 감지 유닛(ISU)은 독립적으로 형성되어 소정의 접착 부재를 통해 물리적으로 결합될 수 있다. 또는, 표시 유닛(DPU)과 입력 감지 유닛(ISU)은 단일의 베이스 기판 상에 순차적으로 적층되어 형성될 수도 있다.
한편, 본 발명의 일 실시예에 따른 전자 패널(100)에 있어서, 표시 유닛(DPU) 및 입력 감지 유닛(ISU) 중 어느 하나는 생략될 수도 있다. 본 실시예에 따른 전자 패널(100)은 표시 유닛(DPU)을 포함하고 입력 감지 유닛(ISU)이 생략된 경우를 예시적으로 설명한다.
도 2a를 참조하면, 전자 패널(100)은 평면상에서 구분되는 표시 영역(DA), 주변 영역(NDA), 및 홀 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 이미지(IM)가 표시되는 영역일 수 있다. 전자 패널(100)은 표시 영역(DA)에 배치된 화소(PX)를 포함한다. 화소(PX)는 복수로 구비되어 표시 영역(DA)에 배열될 수 있다. 화소(PX)가 생성하는 광은 이미지(IM)를 구현한다.
주변 영역(NDA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NDA)은 표시 영역(DA)에 인접한다. 주변 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 주변 영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
한편, 도시되지 않았으나, 전자 패널(100) 중 주변 영역(NDA)의 일부는 휘어질 수 있다. 이에 따라, 주변 영역(NDA) 중 일부는 전자 장치(EA)의 전면을 향하고 주변 영역(NDA)의 다른 일부는 전자 장치(EA)의 배면을 향할 수 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(100)에 있어서 주변 영역(NDA)은 생략될 수도 있다.
홀 영역(PA)은 모듈 홀(MH)이 정의된 영역일 수 있다. 본 발명의 일 실시예에 따른 전자 패널(100)은 적어도 하나의 모듈 홀(MH)을 포함할 수 있다.
홀 영역(PA)의 가장자리는 표시 영역(DA)에 의해 에워싸일 수 있다. 평면상에서 홀 영역(PA)은 표시 영역(DA)을 사이에 두고 주변 영역(NDA)으로부터 이격될 수 있다. 모듈 홀(MH)은 홀 영역(PA)에 배치될 수 있다. 이에 따라, 모듈 홀(HM)은 영상이 표시되는 표시 영역(DA)에 의해 평면상에서 에워싸일 수 있다.
모듈 홀(MH)은 전자 패널(100)을 관통한다. 모듈 홀(MH)은 전자 패널(100)의 전면으로부터 배면까지 연결된 관통 홀일 수 있다. 모듈 홀(MH)은 제3 방향(DR3)에서의 높이를 가진 원통 형상을 가질 수 있다. 모듈 홀(HM)은 전자 모듈(300)과 평면상에서 중첩한다. 전자 모듈(300)은 모듈 홀(MH) 내에 수용되거나, 모듈 홀(MH)과 유사한 크기를 가질 수 있다. 전자 패널(100)의 배면에 배치되어 모듈 홀(MH)과 중첩하는 구성은 전자 패널(100)의 전면에서 모듈 홀(MH)을 통해 시인될 수 있다. 전자 모듈(300)은 모듈 홀(MH)을 통해 외부 입력을 수신할 수 있다. 전자 모듈(300)에 대한 상세한 설명은 후술하기로 한다.
윈도우 부재(200)는 전자 장치(EA)의 전면을 제공한다. 윈도우 부재(200)는 전자 패널(100)의 전면에 배치되어 전자 패널(100)을 보호할 수 있다. 예를 들어, 윈도우 부재(200)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우 부재(200)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 부재(200)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우 부재(200)는 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 입사되는 광을 투과시키는 영역일 수 있다. 투과 영역(TA)은 표시 영역(DA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 표시 영역(DA)의 전면 또는 적어도 일부와 중첩한다. 전자 패널(100)의 표시 영역(DA)에 표시되는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 전자 패널(100)의 주변 영역(NDA)을 커버하여 주변 영역(NDA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(200)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
수납 부재(400)는 윈도우 부재(200)와 결합될 수 있다. 수납 부재(400)는 전자 장치(EA)의 배면을 제공한다. 수납 부재(400)는 윈도우 부재(200)와 결합되어 내부 공간을 정의한다.
수납 부재(400)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 수납 부재(400)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 수납 부재(400)는 내부 공간에 수용된 전자 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 수납 부재(400)가 제공하는 내부 공간에는 전자 패널(100) 및 도 2b에 도시된 각종 구성들이 수용될 수 있다.
도 2b를 참조하면, 전자 장치(EA)는 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 전자 패널(100)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(100)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(100)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(100)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(100)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
도 2a에 도시된 전자 모듈(300)은 모듈 홀(HM)을 통해 전달되는 외부 입력을 수신하거나 모듈 홀(HM)을 통해 출력을 제공할 수 있다. 전자 모듈(300)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 구성하는 모듈들 중 어느 하나일 수 있다. 예를 들어, 전자 모듈(300)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다. 전자 모듈(300)은 모듈 홀(HM)을 통해 수신되는 외부 피사체를 감지하거나 모듈 홀(HM)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 이때, 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2) 중 나머지 구성들은 다른 위치에 배치되어 미 도시될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전자 모듈(300)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 구성하는 모듈들 중 복수를 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 한편, 도시되지 않았으나, 본 발명의 일 실시예에 따른 전자 장치(EA)는 전자 모듈(300)과 전자 패널(100) 사이에 배치되는 투명 부재를 더 포함할 수도 있다. 모듈 홀(MH)을 통해 전달되는 외부 입력이 투명 부재를 통과하여 전자 모듈(300)에 전달되도록 투명 부재는 광학적으로 투명한 필름일 수 있다. 투명 부재는 전자 패널(100)의 배면에 부착되거나 별도의 점착층 없이 전자 패널(100)과 전자 모듈(300) 사이에 배치될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 있어서, 전자 패널(100)은 모듈 홀(HM)을 포함함으로써, 주변 영역(NDA)의 외 측에 전자 모듈(300)을 위해 제공되는 별도의 공간이 생략될 수 있다. 또한, 모듈 홀(HM)을 표시 영역(DA)에 의해 에워싸인 홀 영역(PA)에 정의함으로써, 전자 모듈(300)을 베젤 영역(BZA)이 아닌 투과 영역(TA)에 중첩하도록 배치할 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소되어 네로우 베젤을 가진 전자 장치(EA)가 구현될 수 있다. 또한, 전자 모듈(300)이 모듈 홀(HM) 내에 수용되는 경우, 박형의 전자 장치(EA)가 구현될 수 있다.
도 3a는 도 2a에 도시된 일부 구성을 간략히 도시한 등가 회로도이다. 도 3b는 도 2a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다. 도 3a에는 용이한 설명을 위해 일 화소(PX)의 등가 회로도를 간략히 도시하였다. 이하, 도 3a 및 도 3b를 참조하여, 본 발명에 대해 설명한다.
전자 패널(100)은 절연 기판(10), 화소(PX), 복수의 배선들(CL), 전원 접속 패턴(E-VSS), 댐부(DM), 및 복수의 절연층들(20, 30, 40)을 포함할 수 있다. 절연층들(20, 30, 40)은 회로 절연막(20), 표시 절연막(30), 및 봉지층(40)을 포함할 수 있다.
절연 기판(10)은 베이스 층(11), 제1 보조층(12), 및 제2 보조층(13)을 포함할 수 있다. 베이스 층(11)은 절연 물질을 포함한다. 베이스 층(11)은 플렉서블한 물질을 포함할 수 있다. 예를 들어, 베이스 층(11)은 폴리 이미드(Polyimide, PI)를 포함할 수 있다. 다만, 이는 예시적으로 설명한 것이고, 베이스 층(11)은 리지드한 물질을 포함하거나, 유리, 플라스틱 등 다양한 물질로 구성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 보조층(12) 및 제2 보조층(13)은 베이스 층(11) 상에 배치된다. 제1 보조층(12) 및 제2 보조층(13)은 베이스 층(11)을 전면적으로 커버할 수 있다.
제1 보조층(12)은 배리어층(barrier layer)을 포함할 수 있다. 이에 따라, 제1 보조층(12)은 베이스 층(11)을 통해 유입되는 산소나 수분이 화소(PX)에 침투되는 것을 방지할 수 있다.
제2 보조층(13)은 버퍼층(buffer layer)을 포함할 수 있다. 이에 따라, 제2 보조층(13)은 화소(PX)가 절연 기판(10) 상에 안정적으로 형성되도록 절연 기판(10)의 표면 에너지를 제어할 수 있다.
한편, 절연 기판(10)에 있어서, 제1 보조층(12) 및 제2 보조층(13)의 적층 순서는 변경될 수 있으며, 제1 보조층(12) 및 제2 보조층(13) 중 어느 하나는 생략될 수 있다. 또는, 절연 기판(10)에 있어서, 베이스 층(11), 제1 보조층(12) 및 제2 보조층(13) 중 적어도 어느 하나는 복수로 제공되어 서로 교번하여 적층될 수도 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 절연 기판(10)은 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소(PX)는 절연 기판(10) 상에 배치될 수 있다. 상술한 바와 같이, 화소(PX)는 절연 기판(10) 중 표시 영역(DA)에 배치될 수 있다. 도 3a를 참조하면, 화소(PX)는 복수의 신호 라인들과 연결될 수 있다. 본 실시예에서는 신호 라인들 중 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인(VDD)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소(PX)는 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CAP), 제2 박막 트랜지스터(TR2), 및 발광 소자(OD)를 포함할 수 있다. 제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 게이트 라인(GL)을 통해 전달된 게이트 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CAP)는 제1 박막 트랜지스터(TR1)와 전원 라인(VDD)에 연결된다. 커패시터(CAP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(VDD)에 인가된 제1 전원전압 사이의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CAP), 및 발광 소자(OD)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CAP)에 저장된 전하량에 대응하여 발광 소자(OD)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(VDD)을 통해 전달된 제1 전원전압을 발광 소자(OD)에 제공한다.
발광 소자(OD)는 제2 박막 트랜지스터(TR2)와 전원 단자(VSS)에 연결된다. 발광 소자(OD)는 제2 박막 트랜지스터(TR2)를 통해 전달된 신호와 전원 단자(VSS)를 통해 수신된 제2 전원전압 사이의 차이에 대응하는 전압으로 발광한다. 발광 소자(OD)는 제2 박막 트랜지스터(TR2)의 턴-온 시간 동안 발광할 수 있다.
발광 소자(OD)는 발광 물질을 포함한다. 발광 소자(OD)는 발광 물질에 대응하는 컬러의 광을 생성할 수 있다. 발광 소자(OD)에서 생성된 광의 컬러는 적색, 녹색, 청색, 백색 중 어느 하나일 수 있다.
도 3b에는 화소(PX)의 구성들 중 하나의 박막 트랜지스터(TR)와 발광 소자(OD)를 예시적으로 도시하였다. 박막 트랜지스터(TR, 이하 박막 소자)는 도 3a에 도시된 제2 박막 트랜지스터(TR2)와 대응될 수 있다.
박막 소자(TR)는 절연 기판(10) 상에 배치된다. 박막 소자(TR)는 회로 절연막(20)과 함께 박막 소자층을 구성할 수 있다. 박막 소자(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 회로 절연막(20)은 절연 기판(10) 상에 순차적으로 적층된 제1 절연층(21), 및 제2 절연층(22)을 포함할 수 있다.
반도체 패턴(SP)은 절연 기판(10) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(21)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 트랜지스터(TR1) 및 커패시터(CAP)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제2 절연층(22)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 트랜지스터(TR)의 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(21) 및 제2 절연층(22)을 관통하여 반도체 패턴(SP)의 일 측 및 타 측에 각각 접속된다.
한편, 박막 소자(TR)에 있어서, 제어 전극(CE)은 반도체 패턴(SP) 하측에 배치될 수도 있고, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP) 하측에 배치되거나, 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 박막 소자(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(OD)는 회로 절연막(20) 상에 배치된다. 발광 소자(OD)는 표시 절연막(30)과 함께 표시 소자층을 구성할 수 있다. 발광 소자(OD)는 제1 전극(E1), 발광층(EL), 제어층(OL), 및 제2 전극(E2)을 포함한다. 표시 절연막(30)은 순차적으로 적층된 제3 절연층(31) 및 제4 절연층(32)을 포함할 수 있다.
제1 전극(E1)은 제3 절연층(31)을 관통하여 박막 소자(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 전자 패널(100)은 제1 전극(E1)과 박막 소자(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 소자(TR)에 전기적으로 접속될 수 있다.
제4 절연층(32)은 제3 절연층(31) 상에 배치된다. 제4 절연층(32)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제4 절연층(32)은 화소 정의막일 수 있다.
발광층(EL)은 개구부에 배치되어, 개구부에 의해 노출된 제1 전극(E1) 상에 배치된다. 발광층(EL)은 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기물 및/또는 무기물을 포함할 수 있다. 발광층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
제어층(OL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(OL)은 발광층(EL)에 인접하여 배치된다. 본 실시예에서, 제어층(OL)은 발광층(EL)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제어층(OL)은 발광층(EL)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광층(EL)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.
제어층(OL)은 표시 영역(DA)으로부터 주변 영역(NDA)까지 연장된 일체의 형상을 가질 수 있다. 제어층(OL)은 복수의 화소들에 공통적으로 제공될 수 있다.
제2 전극(E2)은 발광층(EL) 상에 배치된다. 제2 전극(E2)은 표시 영역(DA)으로부터 주변 영역(NDA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다.
제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 도 2a의 전원 단자(VSS)와 연결될 수 있다. 발광 소자(OD)는 제2 전극(E2)을 통해 제2 전원 전압을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광층(EL)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(OD)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지층(40)은 발광 소자(OD) 상에 배치되어 발광 소자(OD)를 봉지한다. 봉지층(40)은 표시 영역(DA)으로부터 주변 영역(NDA)까지 연장된 일체의 형상을 가질 수 있다. 봉지층(40)은 복수의 화소들에 공통적으로 제공될 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(40) 사이에는 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수도 있다.
봉지층(40)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기막(41), 유기막(42), 및 제2 무기막(43)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(40)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기막(41)은 제2 전극(E2)을 커버할 수 있다. 제1 무기막(41)은 외부 수분이나 산소가 발광 소자(OD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기막(41)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기막(41)은 증착 공정을 통해 형성될 수 있다.
유기막(42)은 제1 무기막(41) 상에 배치되어 제1 무기막(41)에 접촉할 수 있다. 유기막(42)은 제1 무기막(41) 상에 평탄면을 제공할 수 있다. 제1 무기막(41) 상면에 형성된 굴곡이나 제1 무기막(41) 상에 존재하는 파티클(particle) 등은 유기막(42)에 의해 커버되어, 제1 무기막(41)의 상면의 표면 상태가 유기막(42) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기막(42)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기막(42)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기막(43)은 유기막(42) 상에 배치되어 유기막(42)을 커버한다. 제2 무기막(43)은 제1 무기막(41) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기막(43)은 유기막(42)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기막(43)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기막(43)은 증착 공정을 통해 형성될 수 있다.
한편, 도시되지 않았으나, 봉지층(40) 상에는 복수의 센서 패턴들을 포함하는 입력 감지 유닛(ISU, 도 2b 참조)이 더 배치될 수도 있다. 입력 감지 유닛(ISU)을 구성하는 센서 패턴들은 증착 및 패터닝 공정을 통해 봉지층(40) 상에 직접 형성되거나, 별도로 형성된 후 봉지층(40) 상에 결합될 수도 있다. 한편, 이는 예시적으로 설명한 것이고, 본 발명의 일 실시예에 따른 표시 패널은 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 구동 신호 라인(CL), 댐부(DM), 및 전원 접속 패턴(E-VSS)은 주변 영역(NDA)에 배치될 수 있다. 구동 신호 라인(CL)은 복수로 제공되어 회로 절연막(20) 상에 배치될 수 있다. 구동 신호 라인(CL)은 패드(미 도시)와 연결되는 라우팅(routing) 배선이거나, 집적 회로(IC)를 구성하는 배선일 수도 있다. 예를 들어, 구동 신호 라인(CL)은 전원 공급 라인, 초기화 전압 라인, 또는 발광 제어 라인 등을 포함할 수 있다.
전원 접속 패턴(E-VSS)은 발광 소자(OD)에 제2 전원 전압을 공급한다. 전원 접속 패턴(E-VSS)은 화소(PX)의 전원 단자(VSS)와 대응될 수 있다. 제2 전극(E2)은 주변 영역(NDA)까지 연장되어 전원 접속 패턴(E-VSS)에 접속된다. 본 실시예에서, 화소들(PX)에 공급되는 제2 전원 전압들은 모든 화소들(PX)에 대해 공통된 전압일 수 있다.
댐 부(DM)는 전원 접속 패턴(E-VSS)의 일부를 커버하는 위치에 배치될 수 있다. 본 실시예에서, 댐 부(DM2)는 제1 층(DM2-L1) 및 제2 층(DM2-L2)을 포함하는 복층 구조를 가질 수 있다.
제1 댐(DM1)은 제3 절연층(31)과 동일한 물질을 포함할 수 있다. 제1 댐(DM1)은 제3 절연층(31)과 동시에 형성될 수 있고, 제3 절연층(31)과 동일 층상에 배치될 수 있다.
제2 댐(DM2)은 제1 댐(DM1) 상에 적층 된다. 본 실시예에서, 제2 전극(E2)의 일부는 제1 댐(DM-L1)과 제2 댐(DM-L2) 사이에 삽입될 수 있다. 즉, 본 실시예에 따른 제2 댐(DM-L2)은 제2 전극(E2)이 형성된 이후에 별도의 공정을 통해 형성될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제2 댐(DM-L2)은 제4 절연층(32)과 동시에 형성될 수도 있다. 또는 댐 부(DMP)는 단일층 구조를 가질 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
댐 부(DM)는 표시 영역(DA)의 적어도 일 측에 인접하여 배치될 수 있다. 댐 부(DM)는 평면상에서 표시 영역(DA)을 에워쌀 수 있다. 댐 부(DM)는 유기막(42)을 형성하는 과정에서 액상의 유기물질이 퍼지는 영역을 정의할 수 있다. 유기막(42)은 액상의 유기물질을 제1 무기막(41) 상에 도포하는 잉크젯 방식으로 형성될 수 있는데, 이때, 댐 부(DM)는 액상의 유기물질이 배치되는 영역의 경계를 설정하고, 액상의 유기물질이 댐 부(DM) 외측으로 넘치는 것을 방지한다.
제1 무기막(41) 및 제2 무기막(43)은 표시 영역(DA)으로부터 댐 부(DM)의 외 측까지 연장될 수 있다. 이에 따라, 댐 부(DM)는 제1 무기막(41) 및 제2 무기막(43)에 의해 커버될 수 있다. 유기막(42)은 댐 부(DM)의 내 측에 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 유기막(42)의 일부는 댐 부(DM)와 중첩하는 영역까지 연장되어 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4a는 도 2a에 도시된 도 2a에 도시된 XX'영역을 도시한 평면도이고, 도 4b는 도 4a의 일부를 도시한 평면도이다. 도 4c는 도 2a에 도시된 Ⅱ-Ⅱ'를 따라 자른 단면도이다. 도 4b에는 도 4a 중 오른쪽 반에 대응되는 영역을 도시하였다. 도 4a 및 도 4b에는 용이한 설명을 위해 일부 구성들을 생략하여 도시하였고, 도 4c에는 일부 영역을 확대하거나 축소하여 도시하였다. 이하, 도 4a 내지 도 4c를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 3b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
홀 영역(PA)은 표시 영역(DA)에 의해 에워싸일 수 있다. 홀 영역(PA)은 마진 영역(MA), 그루브 영역(GA), 및 배선 영역(LA)을 포함할 수 있다. 배선 영역(LA), 그루브 영역(GA), 및 마진 영역(MA)은 각각 모듈 홀(MH)을 에워싸며, 표시 영역(DA)으로부터 모듈 홀(MH)에 인접하는 방향을 따라 순차적으로 배열될 수 있다. 본 실시예에 따른 전자 패널(100)은 홀 영역(PA)에 배치된 신호 라인들(SCL1, SCL2), 복수의 함몰 패턴들(GV1, GV2), 및 보호 패턴(SDL)을 포함할 수 있다.
신호 라인들(SCL1, SCL2)은 배선 영역(LA)을 경유하여 화소들(PX-A1, PX-A2, PX-B1, PX-B2)에 접속된다. 본 실시예에서는 용이한 설명을 위해 두 개의 신호 라인들(SCL1, SCL2) 및 이에 연결된 네 개의 화소들(PX-A1, PX-A2, PX-B1, PX-B2)을 예시적으로 도시하였다. 이하, 두 개의 신호 라인들(SCL1, SCL2)은 제1 신호 라인(SCL1) 및 제2 신호 라인(SCL2)으로 명명하고, 네 개의 화소들(PX-A1, PX-A2, PX-B1, PX-B2)은 제1 내지 제4 화소들(PX-A1, PX-A2, PX-B1, PX-B2)로 명명하기로 한다.
제1 신호 라인(SCL1)은 홀 영역(PA)을 사이에 두고 서로 이격되어 배치된 제1 화소(PX-A1)와 제2 화소(PX-A2) 각각에 접속한다. 제1 화소(PX-A1)와 제2 화소(PX-A2)는 동일한 행을 구성하는 화소들일 수 있다. 제1 화소(PX-A1)와 연결된 제1 신호 라인(SCL1)은 홀 영역(PA)의 배선 영역(LA)을 경유하여 제2 화소(PX-A2)에 연결된다.
제1 화소(PX-A1)와 제2 화소(PX-A2)는 제1 신호 라인(SCL1)을 통해 연결됨으로써, 동일한 전기적 신호를 제공받을 수 있다. 예를 들어, 제1 신호 라인(SCL1)은 도 3a에 도시된 게이트 라인(GL: 도 3a)과 대응될 수 있다. 이에 따라, 모듈 홀(MH)을 사이에 두고 이격된 제1 화소(PX-A1)와 제2 화소(PX-A2)는 실질적으로 동일한 게이트 신호에 의해 온/오프 될 수 있다.
제2 신호 라인(SCL2)은 홀 영역(PA)을 사이에 두고 서로 이격되어 배치된 제3 화소(PX-B1)와 제4 화소(PX-B2) 각각에 접속한다. 제3 화소(PX-B1)와 제4 화소(PX-B2)는 동일한 열을 구성하는 화소들일 수 있다. 제3 화소(PX-B1)와 연결된 제1 신호 라인(SCL1)은 홀 영역(PA)의 배선 영역(LA)을 경유하여 제4 화소(PX-B2)에 연결된다.
제3 화소(PX-B1)와 제4 화소(PX-B2)는 제2 신호 라인(SCL2)을 통해 연결됨으로써, 동일한 전기적 신호를 제공받을 수 있다. 예를 들어, 제2 신호 라인(SCL2)은 도 3a에 도시된 데이터 라인(DL: 도 3a)과 대응될 수 있다. 이에 따라, 모듈 홀(MH)을 사이에 두고 이격된 제3 화소(PX-B1)와 제4 화소(PX-B2)는 실질적으로 동일한 데이터 신호를 제공받을 수 있다.
한편, 본 실시예에서, 제1 신호 라인(SCL1)과 제2 신호 라인(SCL2)은 배선 영역(LA)에만 배치된 패턴일 수도 있다. 이때, 제1 신호 라인(SCL1)과 제2 신호 라인(SCL2)은 화소들(PX-A1, PX-A2, PX-B1, PX-B2)에 각각 연결된 신호 라인들에 접속되어 신호 라인들을 연결하는 브릿지 패턴으로 기능할 수도 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(100)은 배선 영역(LA)에 배치된 복수의 신호 라인들을 포함함으로써, 모듈 홀(MH)을 중심으로 이격된 화소들 사이의 유기적 결합을 향상시킬 수 있다. 이에 따라, 모듈 홀(MH)을 중심으로 이격된 화소들에 대한 전기적 제어를 용이하게 할 수 있다.
복수의 함몰 패턴들(GV1, GV2)은 그루브 영역(GA)에 배치될 수 있다. 함몰 패턴들(GV1, GV2)은 전자 패널(100)의 상면으로부터 함몰되도록 전자 패널(100)의 구성들 중 일부를 제거하여 형성될 수 있다. 한편, 함몰 패턴들(GV1, GV2)은 모듈 홀(MH)과 달리 전자 패널(100)을 관통하지 않는다. 이에 따라, 함몰 패턴들(GV1, GV2)은 적어도 절연 기판(10)의 배면을 오픈시키지 않을 수 있다.
함몰 패턴들(GV1, GV2) 각각은 베이스 층(11)의 일 부분만을 남기고 나머지 구성들을 관통하여 형성될 수 있다. 본 실시예에서, 함몰 패턴들(GV1, GV2) 각각은 제1 보조층(12), 제2 보조층(13), 제1 절연층(21)을 관통하고, 베이스 층(11)의 일부가 제거되어 형성된 영역을 제1 무기막(41)이 커버함으로써 형성될 수 있다. 이에 따라, 제1 무기막(41)은 홀 영역(PA)까지 연장되어 함몰 패턴들(GV1, GV2)의 내면을 정의할 수 있다.
한편, 본 실시예에서, 제어층(OL)과 제2 전극(E2)은 제1 보조층(12), 제2 보조층(13), 제1 절연층(21)의 일부가 제거된 이후에 형성될 수 있다. 제어층(OL)과 제2 전극(E2)은 증착(deposition) 공정을 통해 형성될 수 있다. 이에 따라, 제어층(OL)과 제2 전극(E2)은 제1 보조층(12), 제2 보조층(13), 제1 절연층(21)이 관통된 단면들을 커버할 수 있다. 이후 제어층(OL)과 제2 전극(E2)은 제1 무기막(41)에 의해 커버될 수 있다.
한편, 본 실시예에서, 제1 보조층(12), 제2 보조층(13), 및 제1 절연층(21)이 관통될 때, 제1 보조층(12), 제2 보조층(13), 및 제1 절연층(21)과 베이스 층(11) 사이에는 언더컷이 형성될 수 있다. 이에 따라, 제1 보조층(12), 제2 보조층(13), 및 제1 절연층(21)은 베이스 층(11)으로부터 돌출될 수 있다. 제1 무기막(41)은 돌출된 영역까지 연속적으로 커버할 수 있다.
이에 따라, 함몰 패턴들(GV1, GV2) 각각은 내측을 향해 돌출된 팁부(TP)를 포함하는 언더컷 형상을 가질 수 있다. 한편, 본 발명의 일 실시예에 따른 전자 패널(100)은 함몰 패턴들(GV1, GV2)에 팁부(TP)가 형성될 수 있다면, 다양한 층 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
함몰 패턴들(GV1, GV2)은 서로 이격되어 배치된 제1 함몰 패턴(GV1) 및 제2 함몰 패턴(GV2)을 포함할 수 있다. 제1 함몰 패턴(GV1) 및 제2 함몰 패턴(GV2)은 유기막(42)에 의해 선택적으로 충진될 수 있다. 예를 들어, 제1 함몰 패턴(GV1)은 유기막(42)으로부터 노출되고 제2 함몰 패턴(GV2)은 유기막(42)에 의해 충진될 수 있다.
유기막(42)은 표시 영역(DA)으로부터 홀 영역(PA)까지 연장될 수 있다. 이때, 유기막(42)은 제2 함몰 패턴(GV2)이 배치된 영역까지 연장되어 제2 함몰 패턴(GV2) 내부를 충진할 수 있다. 이에 따라, 유기막(42)은 제1 무기막(41) 중 제2 함몰 패턴(GV2)의 내면에 접촉할 수 있다.
유기막(42)은 제2 함몰 패턴(GV2)의 내부를 충진함으로써, 제2 함몰 패턴(GV2)의 팁부(TP)를 지지할 수 있다. 이에 따라, 팁부(TP)의 돌출된 형상으로 인해 팁부(TP)가 손상되는 문제를 방지할 수 있어, 전자 패널(100)의 내구성이 향상될 수 있다.
이와 달리, 제1 함몰 패턴(GV1)은 유기막(42)에 의해 충진되지 않을 수 있다. 이에 따라, 제1 무기막(41) 중 제1 함몰 패턴(GV1)의 내면을 정의하는 부분은 유기막(42)과 접촉하지 않고, 공기 등에 노출될 수 있다. 본 발명에 따르면, 함몰 패턴들(GV1, GV2) 중 적어도 어느 하나의 함몰 패턴을 유기막(42)으로부터 노출시킴으로써, 홀 영역(PA)에서의 유기막(42)의 연속성을 차단할 수 있다. 이에 따라, 홀 영역(PA)에 침투될 수 있는 외부 오염 등이 유기막(42)을 통해 표시 영역(DA)으로 진입하는 경로를 용이하게 차단할 수 있다.
보호 패턴(SDL)은 홀 영역(PA)에 배치된다. 본 실시예에서, 보호 패턴(SDL)은 마진 영역(MA)에 배치될 수 있다. 본 실시예에서, 마진 영역(MA)은 보호 패턴(SDL)에 의해 커버된다. 보호 패턴(SDL)은 평면상에서 모듈 홀(MH)을 에워싸는 형상을 가질 수 있다.
마진 영역(MA)은 마진 영역(MA), 그루브 영역(GA), 및 배선 영역(LA) 중 모듈 홀(MH)에 가장 인접한 영역일 수 있다. 마진 영역(MA)은 그루브 영역(GA)과 모듈 홀(MH) 사이를 소정 간격 이격시키는 영역일 수 있다. 이에 따라, 모듈 홀(MH) 형성 공정 과정에서의 그루브 영역(GA)에 미치는 영향을 최소화할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(100)에 있어서, 마진 영역(MA)은 생략될 수도 있다.
보호 패턴(SDL)은 소정의 파장을 가진 광을 흡수할 수 있다. 예를 들어, 보호 패턴(SDL)은 레이저 파장 대역을 가진 광에 대한 흡수율이 높은 물질을 포함할 수 있다. 보호 패턴(SDL)은 모듈 홀(MH) 형성 공정에서 조사되는 레이저 광이 전자 패널(100)에 미치는 영향을 저하시킬 수 있다. 이에 따라, 모듈 홀(MH) 형성 시 전자 패널(100)의 손상을 방지할 수 있다.
한편, 보호 패턴(SDL)은 유기막(42)과 동일한 물질을 포함할 수도 있다. 유기막(42)이 레이저 광 흡수가 가능한 물질을 포함하는 경우, 유기막(42)과 보호 패턴(SDL)을 동일한 물질로 형성함으로써, 공정이 단순화되고 공정 비용이 절감될 수 있다. 다만, 이는 예시적으로 설명한 것이고, 본 발명의 일 실시예에 따른 보호 패턴(SDL)은 레이저 광을 흡수 가능하다면 다양한 물질을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
모듈 홀(MH)은 화소들로부터 이격되어 홀 영역(PA)에 배치된다. 모듈 홀(MH)은 홀 영역(PA)의 중심에 정의될 수 있다. 모듈 홀(MH)은 전자 패널(100)을 관통할 수 있다. 모듈 홀(MH)은 전자 패널(100)의 구성들 중 홀 영역(PA)에 배치된 구성들을 관통한다. 이때, 보호 패턴(SDL)도 모듈 홀(MH) 형성 시 관통될 수 있다.
구체적으로, 모듈 홀(MH)은 베이스 층(11), 제1 보조층(12), 제2 보조층(13), 제1 절연층(21), 제어층(OL), 제2 전극(E2), 제1 무기막(41), 보호 패턴(SDL), 및 제2 무기막(43)을 관통하여 형성될 수 있다. 이에 따라, 베이스 층의 단면(11-E), 제1 보조층의 단면(12-E), 제2 보조층의 단면(13-E), 제1 절연층의 단면(21-E), 제어층의 단면(OL-E), 제2 전극의 단면(E2-E), 제1 무기막의 단면(41-E), 보호 패턴의 단면(SDL-E), 및 제2 무기막의 단면(43-E)은 모듈 홀(MH)의 내면을 정의할 수 있다.
본 발명에 따르면, 보호 패턴(SDL)은 모듈 홀(MH)에 의해 노출된 단면(SDL-E)을 가진다. 보호 패턴(SDL)이 유기물을 포함하는 경우, 보호 패턴의 단면(SDL-E)은 외부 오염 등이 침투 가능한 경로가 될 수 있다. 본 발명에 따르면, 보호 패턴(SDL)과 유기막(42) 사이에 배치된 제1 함몰 패턴(GV1)을 보호 패턴(SDL)이나 유기막(42)으로부터 노출시킴으로써, 보호 패턴(SDL)과 유기막(42)의 연속성을 차단할 수 있고, 이에 따라, 외부 오염의 이동 경로를 용이하게 차단할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이고, 도 5b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 5a에는 전자 패널(100-1)의 홀 영역(PA)을 간략히 도시하였고, 도 4c와 비교할 때, 일부 구성들은 생략하여 도시하였다. 도 5b에는 전자 패널(100-1) 중 도 4a와 대응되는 영역을 도시하였다. 이하, 도 5a 및 도 5b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 4c에서 설명한 구성과 동일한 구성에 대해서는 동일 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 5a에는 용이한 설명을 위해 일부 구성들을 생략하여 도시하였다. 도 5a에 도시된 것과 같이, 봉지층(40-1)은 제1 무기막(411), 유기막(421), 및 제2 무기막(431)을 포함한다. 유기막(421)은 그루브 영역(GA)까지 연장되지 않을 수 있다. 이에 따라, 유기막(421)은 함몰 패턴들(GV1, GV2)로부터 평면상에서 이격될 수 있다.
보호 패턴(SDL-1)은 마진 영역(MA)으로부터 연장되어 그루브 영역(GA)의 적어도 일부를 커버할 수 있다. 본 실시예에서, 보호 패턴(SDL-1)은 함몰 패턴들(GV1, GV2)를 선택적으로 충진할 수 있다. 예를 들어, 제1 함몰 패턴(GV1)은 보호 패턴(SDL-1)에 의해 충진될 수 있다. 이에 따라, 제1 함몰 패턴(GV1)의 팁 부가 보호 패턴(SDL-1)에 의해 지지되어 제1 함몰 패턴(GV1)의 언더 컷 형상이 안정적으로 유지될 수 있다.
이와 달리, 제2 함몰 패턴(GV2)은 보호 패턴(SDL-1)으로부터 노출될 수 있다. 제2 함몰 패턴(GV2)은 보호 패턴(SDL-1) 및 유기막(421) 각각으로부터 이격된다. 도 5b를 참조하면, 제1 함몰 패턴(GV1)을 커버하는 보호 패턴(SDL-1)의 경계(SDL-B)와 화소들(PX-A1, PX-A2, PX-B1, PX-B2)을 커버하는 유기막(421)의 경계(42-B)는 제2 함몰 패턴(GV2)을 사이에 두고 서로 이격되어 형성될 수 있다.
제2 함몰 패턴(GV2)이 유기막(421)이나 보호 패턴(SDL-1)에 의해 충진되지 않음으로써, 유기막(421)과 보호 패턴(SDL-1)은 서로 연결되지 않을 수 있다. 제2 함몰 패턴(GV2)은 유기막(421)과 보호 패턴(SDL-1)의 연결을 차단한다. 이에 따라, 보호 패턴(SDL-1)의 노출된 단면을 통해 유입될 수 있는 외부 오염 등의 이동 경로가 유기막(421)과 연결되어 표시 영역(DA)으로 침투되는 것을 방지할 수 있다.
도 6a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이고, 도 6b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 6a에는 전자 패널(100-2)의 홀 영역(PA)을 간략히 도시하였고, 도 6b에는 전자 패널(100-2) 중 도 4a와 대응되는 영역을 도시하였다. 이하, 도 6a 및 도 6b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 5b에서 설명한 구성과 동일한 구성에 대해서는 동일 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
전자 패널(100-2)은 격벽(SP)을 더 포함할 수 있다. 격벽(SP)은 그루브 영역(GA)에 배치될 수 있다. 격벽(SP)은 제1 함몰 패턴(GV1)과 제2 함몰 패턴(GV2) 사이에 배치된다. 격벽(SP)은 평면상에서 모듈 홀(MH)을 에워싸는 형상을 가질 수 있다.
함몰 패턴들(GV1, GV2)은 보호 패턴(SDL-2) 또는 유기막(422)에 의해 선택적으로 충진될 수 있다. 예를 들어, 제1 함몰 패턴(GV1)은 보호 패턴(SDL-2) 및 유기막(422) 중 어느 하나와도 중첩하지 않는다. 제1 함몰 패턴(GV1)은 보호 패턴(SDL-2)이나 유기막(422)에 의해 충진되지 않는다. 제1 함몰 패턴(GV1)은 보호 패턴(SDL-2) 및 유기막(422)으로부터 평면상에서 이격될 수 있다.
제2 함몰 패턴(GV2)은 보호 패턴(SDL-2)이나 유기막(422) 중 어느 하나에 의해 충진된다. 제2 함몰 패턴(GV2)은 유기막(422)에 의해 충진될 수 있다. 유기막(422)은 표시 영역(DA)으로부터 연장되어 배선 영역(LA)을 지나 제2 함몰 패턴(GV2)에 중첩할 수 있다.
한편, 본 실시예에서, 유기막(422)은 격벽(SP)에 접할 수 있다. 격벽(SP)은 유기막(422)이 제1 함몰 패턴(GV1)을 향해 확장되는 것을 방지할 수 있다. 본 발명에 따른 전자 패널(100-2)은 격벽(SP)을 더 포함함으로써, 유기막(422)이 제1 함몰 패턴(GV1)과 제2 함몰 패턴(GV2) 중 제2 함몰 패턴(GV2) 내에만 선택적으로 충진되도록 유도할 수 있다. 본 발명에 따르면, 전자 패널(100-2)은 격벽(SP)을 더 포함함으로써, 평면상에서 유기막(422)이 차지하는 영역을 용이하게 제어할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이고, 도 7b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 7a에는 전자 패널(100-3)의 홀 영역(PA)을 간략히 도시하였고, 도 7b에는 전자 패널(100-8) 중 도 4a와 대응되는 영역을 도시하였다. 이하, 도 7a 및 도 7b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 6b에서 설명한 구성과 동일한 구성에 대해서는 동일 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
전자 패널(100-3)은 복수의 함몰 패턴들(GV1, GV2, GV3) 및 복수의 격벽들(SP1, SP2)을 포함할 수 있다. 함몰 패턴들(GV1, GV2, GV3)은 서로 이격되어 배치된 제1 함몰 패턴(GV1), 제2 함몰 패턴(GV2), 및 제3 함몰 패턴(GV3)을 포함하고, 격벽들(SP1, SP2)은 서로 이격된 제1 격벽(SP1) 및 제2 격벽(SP2)을 포함할 수 있다.
제1 내지 제3 함몰 패턴들(GV1, GV2, GV3)과 제1 및 제2 격벽들(SP1, SP2)은 각각 모듈 홀(MH)을 에워쌀 수 있다. 제1 내지 제3 함몰 패턴들(GV1, GV2, GV3)과 제1 및 제2 격벽들(SP1, SP2)은 평면상에서 서로 교번하여 배열될 수 있다. 본 실시예에서, 제3 함몰 패턴(GV3)은 제1 함몰 패턴(GV1)과 제2 함몰 패턴(GV2) 사이에 배치될 수 있다. 제1 격벽(SP1)은 제1 함몰 패턴(GV1)과 제3 함몰 패턴(GV3) 사이에 배치되고, 제2 격벽(SP2)은 제3 함몰 패턴(GV3)과 제2 함몰 패턴(GV2) 사이에 배치될 수 있다.
본 실시예에서, 봉지층(40-3)은 제1 무기막(413), 유기막(423), 및 제2 무기막(433)을 포함한다. 제1 무기막(413)은 제1 함몰 패턴(GV1) 및 제2 함몰 패턴(GV2)의 내면을 정의한다.
유기막(423)은 표시 영역(DA)으로부터 연장되어 제2 함몰 패턴(GV2)을 충진할 수 있다. 제2 함몰 패턴(GV2)은 유기막(423)에 의해 커버된다. 제2 함몰 패턴(GV2)의 내면은 유기막(423)과 접촉할 수 있다.
유기막(423)은 제2 격벽(SP2)에 접촉할 수 있다. 제2 격벽(SP2)은 유기막(423)이 제2 함몰 패턴(GV2)으로부터 모듈 홀(MH)을 향해 확장되는 것을 방지할 수 있다. 제2 격벽(SP2)에 의해 유기막(423)은 제3 함몰 패턴(GV3)으로부터 평면상에서 이격될 수 있다.
보호 패턴(SDL-3)은 마진 영역(MA)을 커버하며, 마진 영역(MA)으로부터 연장되어 제1 함몰 패턴(GV1)을 충진할 수 있다. 제1 함몰 패턴(GV1)은 보호 패턴(SDL-3)에 의해 커버된다. 제1 함몰 패턴(GV1)의 내면은 보호 패턴(SDL-3)과 접촉할 수 있다.
보호 패턴(SDL-3)은 제1 격벽(SP1)에 접촉할 수 있다. 제1 격벽(SP1)은 보호 패턴(SDL-3)이 제1 함몰 패턴(GV1)으로부터 유기막(42)을 향해 확장되는 것을 방지할 수 있다. 제1 격벽(SP1)에 의해 보호 패턴(SDL-3)은 제3 함몰 패턴(GV3)으로부터 평면상에서 이격될 수 있다.
제2 무기막(433)은 유기막(423), 제1 격벽(SP1), 제2 격벽(SP2), 및 보호 패턴(SDL-3)을 커버하며 모듈 홀(MH)까지 연장된다. 이때, 제2 무기막(433)은 제3 함몰 패턴(GV3)의 내면을 정의한다. 본 실시예에 따른 제3 함몰 패턴(GV3)에서 제1 무기막(413)과 제2 무기막(433)은 접촉할 수 있다. 유기막(423)과 보호 패턴(SDL-3)은 제3 함몰 패턴(GV3)과 평면상에서 비 중첩할 수 있다. 본 발명에 따른 전자 패널(100-3)은 제3 함몰 패턴(GV3)을 더 포함함으로써, 유기막(423)과 보호 패턴(SDL-3)을 서로 분리시킬 수 있다. 또한, 전자 패널(100-3)은 복수의 격벽들(SP1, SP2)을 포함함으로써, 보호 패턴(SDL-3)과 유기막(423)이 제3 함몰 패턴(GV3)으로 확장되는 것을 방지하고, 제1 함몰 패턴(GV1)과 제2 함몰 패턴(GV2) 각각에 안정적으로 충진되도록 보호 패턴과 유기막의 형성 위치를 용이하게 제어할 수 있다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 전자 패널들의 단면도들이다. 도 8a 내지 도 8c에는 전자 패널들(100-4, 100-5, 100-6)의 홀 영역(PA)을 간략히 도시하였다. 이하, 도 8a 내지 도 8c를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 7b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a에 도시된 것과 같이, 전자 패널(100-4)은 발액성 패턴(LPC)을 더 포함할 수 있다. 발액성 패턴(LPC)은 제3 함몰 패턴(GV31)에 배치될 수 있다. 발액성 패턴(LPC)은 봉지층(40-4)의 제1 무기막(414)과 제2 무기막(434) 사이에 배치된다. 이에 따라, 발액성 패턴(LPC)은 제3 함몰 패턴(GV31)의 내면을 정의하는 제2 무기막(434)에 의해 커버되어 외부로 노출되지 않는다.
발액성 패턴(LPC)은 발액성 물질을 포함할 수 있다. 구체적으로, 발액성 패턴(LPC)은 보호 패턴(SDL-4)이나 유기막(424)에 대한 친화도가 낮은 물질을 포함할 수 있다. 예를 들어, 보호 패턴(SDL-4)과 발액성 패턴(LPC) 사이의 친화도는 보호 패턴(SDL-4)과 제1 무기막(414) 사이의 친화도보다 낮을 수 있다. 또한, 유기막(424)과 발액성 패턴(LPC) 사이의 친화도는 유기막(424)과 제1 무기막(414) 사이의 친화도보다 낮을 수 있다.
이에 따라, 유기막(424)과 보호 패턴(SDL-4)은 발액성 패턴(LPC)에 비 접촉하도록 형성될 수 있다. 본 발명에 따르면, 전자 패널(100-4)은 발액성 패턴(LPC)을 더 포함함으로써, 별도의 격벽들을 더 포함하지 않더라도 유기막(424)과 보호 패턴(SDL-4)이 형성되는 위치를 용이하게 제어할 수 있다. 또한, 발액성 패턴(LPC)에 의해 보호 패턴(SDL-4)이나 유기막(424)이 제3 함몰 패턴(GV3)을 충진하기 어렵게 될 수 있어, 보호 패턴(SDL-4)과 유기막(424) 사이의 단절이 용이하게 이루어질 수 있다.
도 8b에 도시된 것과 같이, 전자 패널(100-5)은 친액성 패턴(ADP1, ADP2)을 더 포함할 수 있다. 친액성 패턴(ADP1, ADP2)은 복수로 제공되어 서로 이격된 제1 친액성 패턴(ADP1) 및 제2 친액성 패턴(ADP2)을 포함할 수 있다. 제1 및 제2 친액성 패턴들(ADP1, ADP2)은 제1 및 제2 함몰 패턴들(GV1, GV2)에 각각 충진될 수 있다.
제1 친액성 패턴(ADP1)은 제1 함몰 패턴(GV1)을 충진한다. 보호 패턴(SDL-5)은 마진 영역(MA) 및 제1 함몰 패턴(GV1)을 커버한다. 보호 패턴(ADL-5)은 제1 친액성 패턴(ADP1)을 커버할 수 있다.
제1 친액성 패턴(ADP1)은 보호 패턴(SDL-5)에 대해 높은 친화도를 가진 물질을 포함할 수 있다. 구체적으로, 제1 친액성 패턴(ADP1)과 보호 패턴(SDL-5) 사이의 친화도는 제1 무기막(415)과 보호 패턴(SDL-5) 사이의 친화도보다 클 수 있다. 이에 따라, 보호 패턴(SDL-5)은 제1 친액성 패턴(ADP1) 상에서 제3 함몰 패턴(GV3)까지 연장되지 않을 수 있다. 따라서, 제3 함몰 패턴(GV3)은 보호 패턴(SDL-5)으로부터 안정적으로 이격될 수 있다.
제2 친액성 패턴(ADP2)은 제2 함몰 패턴(GV2)을 충진한다. 유기막(425)은 배선 영역(LA) 및 제2 함몰 패턴(GV2)을 커버한다. 유기막(425)은 제2 친액성 패턴(ADP2)을 커버할 수 있다.
제2 친액성 패턴(ADP2)은 유기막(425)에 대해 높은 친화도를 가진 물질을 포함할 수 있다. 구체적으로, 제2 친액성 패턴(ADP2)과 유기막(425) 사이의 친화도는 제1 무기막(415)과 유기막(425) 사이의 친화도보다 클 수 있다. 이에 따라, 유기막(425)은 제2 친액성 패턴(ADP2) 상에서 제3 함몰 패턴(GV3)까지 연장되지 않을 수 있다. 따라서, 제3 함몰 패턴(GV3)은 유기막(425)으로부터 안정적으로 이격될 수 있다.
도 8c에 도시된 것과 같이, 전자 패널(100-6)은 하나의 친액성 패턴(ADP)을 포함할 수도 있다. 친액성 패턴(ADP)은 제2 함몰 패턴(GV2)에 충진될 수 있다. 친액성 패턴(ADP)은 유기막(426)이 제3 함몰 패턴(GV3)으로 확장되는 것을 용이하게 방지할 수 있다.
한편, 전자 패널(100-6)에 있어서, 보호 패턴(SDL-6)은 친액성 패턴(ADP)과 동일한 물질을 포함할 수도 있다. 이때, 친액성 패턴(ADP) 및 보호 패턴(SDL-6)은 유기막(426)에 대해 높은 친화도를 가지면서도 레이저 광 흡수율이 높은 물질을 포함할 수 있다. 본 발명에 따르면, 보호 패턴(SDL-6)을 친액성 패턴(ADP)과 동일한 물질로 형성함으로써, 전자 패널(100-6) 형성 시 공정 비용이 절감되고 공정을 단순화시킬 수 있다.
도 8d에 도시된 것과 같이, 전자 패널(100-7)에 있어서, 친액성 패턴(ADP)은 제1 함몰 패턴(GV1)에 충진될 수도 있다. 이에 따라, 평면상에서 제1 함몰 패턴(GV1)을 커버하는 유기층은 친액성 패턴(ADP)과 보호 패턴(SDL-7)을 포함하는 적층 구조를 가질 수 있고, 제2 함몰 패턴(GV2)을 커버하는 유기층은 유기막(427)의 단층 구조를 가질 수 있다. 보호 패턴(SDL-7)과 유기막(427)은 동일하거나 상이한 물질로 형성될 수 있다. 예를 들어, 단일의 공정에서 보호 패턴(SDL-7)과 유기막(427)을 동일한 물질로 동시에 형성함으로써, 공정이 단순화되고 공정 비용이 절감될 수 있다. 또는, 보호 패턴(SDL-7)을 상대적으로 광 흡수율이 높은 물질로 형성하고, 유기막(427)을 평탄화 특성이 높은 물질로 형성함으로써, 보호 패턴(SDL-7)과 유기막(427)을 각 기능에 대응되도록 독립적으로 형성할 수 있다.
친액성 패턴(ADP)은 보호 패턴(SDL-7)이 제3 함몰 패턴(GV3)으로 확장되는 것을 용이하게 방지하여, 제1 함몰 패턴(GV1)만 선택적으로 커버하는 보호 패턴(SDL-7)의 형상을 안정적으로 형성할 수 있다. 한편, 본 발명의 일 실시예에 따른 전자 패널에 있어서, 함몰 패턴들은 다양한 적층 구조 및 조합으로 선택적으로 충진될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 9a 내지 도 9h는 본 발명의 일 실시예에 따른 전자 패널의 제조 방법을 도시한 단면도들이다. 도 9a 내지 도 9h에는 도 4c에 도시된 전자 패널(100)의 제조 방법을 도시하였고, 용이한 설명을 위해 일부 구성들을 생략하여 도시하였다. 이하, 도 9a 내지 도 9h를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 8c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 9a에 도시된 것과 같이, 제1 초기 기판(100-I1)을 제공한다. 제1 초기 기판(100-I1)은 홀 영역(PA) 및 표시 영역(DA)을 포함한다. 홀 영역(PA)은 신호 라인들(SCL1, SCL2)이 배치된 배선 영역(LA), 복수의 초기 함몰 패턴들(GV1-I, GV2-I)이 형성된 그루브 영역(GA), 및 그루브 영역(GA)에 의해 에워싸인 모듈 홀 영역(HA)을 포함할 수 있다.
초기 함몰 패턴들(GV1-I, GV2-I)은 서로 이격된 제1 초기 함몰 패턴(GV1-I) 및 제2 초기 함몰 패턴(GV2-I)을 포함할 수 있다. 제1 및 제2 초기 함몰 패턴들(GV1-I, GV2-I)은 각각 절연 기판(10)의 적어도 일부를 제거하여 형성될 수 있다. 제1 및 제2 초기 함몰 패턴들(GV1-I, GV2-I)은 각각 절연 기판(10)의 상면으로부터 함몰되고 절연 기판(10)의 배면에 의해 폐쇄된 공간일 수 있다. 한편, 본 실시예에서, 제1 및 제2 초기 함몰 패턴들(GV1-I, GV2-I)은 언더컷 형상을 가질 수 있다. 이는 도시되지 않았으나, 유기물을 포함하는 베이스 층과 무기물을 포함하는 보조층 사이의 식각률 차이에 따른 것일 수 있다.
도 9b를 참조하면, 제1 초기 기판(100-I1)에 제어층(OL), 제2 전극(E2), 및 제1 무기막(41)을 형성하여 제2 초기 기판(100-I2)을 형성한다. 제어층(OL) 및 제2 전극(E2)은 열 증착(evaporation) 공정을 통해 형성될 수 있다. 제어층(OL)은 유기물을 열 증착하여 형성될 수 있다. 제2 전극(E2)은 도전성 물질을 열 증착하여 형성될 수 있다. 도전성 물질은 금속 및 도전성 산화물을 포함할 수 있다.
이때, 제어층(OL)과 제2 전극(E2)의 형성은 이방성(anisotropy)을 띨 수 있다. 제어층(OL)과 제2 전극(E2)은 제1 초기 기판(100-I1)의 상측에 열 증착 공정을 통해 형성됨으로써, 제1 및 제2 초기 함몰 패턴들(GV1-I, GV2-I) 중 언더컷 되어 제1 초기 기판(100-I1)의 상측에서 시인되지 않는 부분에는 형성되지 않을 수 있다. 한편, 도시되지 않았으나, 제어층(OL)과 제2 전극(E2)의 일부는 제1 및 제2 초기 함몰 패턴들(GV1-I, GV2-I) 내에 형성될 수도 있다. 이때, 제어층(OL)과 제2 전극(E2)의 일부는 제어층(OL)과 제2 전극(E2)으로부터 분리된 패턴으로 형성될 수 있다.
이후, 제1 무기막(41)이 형성될 수 있다. 제1 무기막(41)은 증착(deposition) 공정을 통해 형성될 수 있다. 예를 들어, 제1 무기막(41)은 무기물을 화학 기상 증착(chemical vapor deposition, CVD) 방식을 통해 형성될 수 있다. 이때, 제1 무기막(41)의 형성은 등방성(isotropy)을 가질 수 있다. 제1 무기막(41)은 언더컷된 형상을 따라 형성될 수 있다. 이에 따라, 제1 무기막(41)에 의해 정의되는 내면을 가진 제1 함몰 패턴(GV1) 및 제2 함몰 패턴(GV2)이 형성될 수 있다.
이후, 도 9c 및 도 9d를 참조하면, 제2 초기 기판(100-I2)에 제1 유기 물질(OLQ1) 및 제2 유기 물질(OLQ2)을 제공하여 유기막(42) 및 초기 보호 패턴(SDL-I)이 형성된 제3 초기 기판(100-I3)을 형성할 수 있다.
제1 액상 제공부(PRT1)는 표시 영역(DA)에 제1 유기 물질(OLQ1)을 제공한다. 본 실시예에서, 제1 유기 물질(OLQ1)은 모노머(monomer)를 포함할 수 있다.
제1 유기 물질(OLQ1)은 액상 형태로 제공될 수 있다. 제1 유기 물질(OLQ1)은 내재된 점성으로 인해 표시 영역(DA)으로부터 홀 영역(PA)으로 진입하며 확장될 수 있다. 본 실시예에 따른 제1 액상 제공부(PRT1)는 제1 함몰 패턴(GV1)에 다다르기 전에 유기막(42)의 확장이 멈추도록 제1 유기 물질(OLQ1)의 양 및 주입 속도를 제어할 수 있다.
이후, 제1 유기 물질(OLQ1)을 경화하여 유기막(42)을 형성할 수 있다. 유기막(42)은 제2 함몰 패턴(GV2) 내부를 충진하고 제1 함몰 패턴(GV1)으로부터 이격된 형상으로 형성될 수 있다.
제2 액상 제공부(PRT2)는 제1 액상 제공부(PRT1)로부터 이격되어 모듈 홀 영역(HA)에 제2 유기 물질(OLQ2)을 제공한다. 본 실시예에서, 제2 유기 물질(OLQ2)은 레이저 광과 대응되는 파장의 광에 대한 흡수율이 높은 물질을 포함할 수 있다.
제2 유기 물질(OLQ2)은 액상 형태로 제공될 수 있다. 제2 유기 물질(OLQ2)은 내재된 점성으로 인해 모듈 홀 영역(HA) 중 커버하는 영역이 증가되도록 모듈 홀 영역(HA)의 중심으로부터 확장될 수 있다. 이후, 제2 유기 물질(OLQ2)을 경화하여 초기 보호 패턴(SDL-I)을 형성할 수 있다. 초기 보호 패턴(SDL-I)은 모듈 홀 영역(HA)의 중심으로부터 확장되고, 제2 함몰 패턴(GV2)으로부터 이격된 형상으로 형성될 수 있다.
한편, 본 실시예에서, 제1 유기 물질(OLQ1)과 제2 유기 물질(OLQ2)은 동일한 물질을 포함할 수 있다. 예를 들어, 제1 유기 물질(OLQ1)과 제2 유기 물질(OLQ2)은 광 흡수율이 높은 모노머를 포함할 수 있다. 이때, 유기막(42)과 초기 보호 패턴(SDL-I)은 하나의 경화 공정을 통해 동시에 형성될 수 있어, 공정 비용이 절감되고 공정 시간이 단축될 수 있다.
또는 제1 유기 물질(OLQ1)과 제2 유기 물질(OLQ2)은 서로 상이한 물질을 포함할 수 있다. 이때, 유기막(42)과 초기 보호 패턴(SDL-I) 형성은 순차적으로 이루어질 수 있어, 유기막(42)과 초기 보호 패턴(SDL-I) 각각의 형상 제어가 안정적으로 이루어질 수 있다.
이후, 도 9e에 도시된 것과 같이, 제3 초기 기판(100-I3)에 제2 무기막(43)을 형성하여 제4 초기 기판(100-I4)을 형성할 수 있다. 제2 무기막(43)은 무기물을 증착하여 형성될 수 있다. 제2 무기막(43)은 유기막(42), 제1 함몰 패턴(GV1), 및 초기 보호 패턴(SDL-I)을 커버한다.
이후, 도 9f 내지 도 9h에 도시된 것과 같이, 제4 초기 기판(100-I4)에 모듈 홀(MH)을 형성하여 전자 패널(100)을 형성한다. 모듈 홀(MH)은 레이저 광(LB)을 조사하여 형성될 수 있다.
구체적으로, 도 9f에 도시된 것과 같이, 제4 초기 기판(100-I4)에 레이저 조사기(LS)를 이용하여 레이저 광(LB)을 조사한다. 레이저 광(LB)은 모듈 홀 영역(HA)의 중심에 조사될 수 있다. 본 실시예에서, 모듈 홀 영역(HA)의 중심에 해당되는 가상 선(VL)이 도시되었다. 레이저 광(LB)은 가상 선(VL)에 나란하도록 정렬된 후 조사될 수 있다.
이후, 도 9g에 도시된 것과 같이, 제4 초기 기판(100-I4)의 구성들 중 레이저 광(LB)이 조사된 부분은 열화되어 제거되는 과정을 거친다. 모듈 홀 영역(HA)은 히팅 영역(HTA) 및 마진 영역(MA)으로 구분될 수 있다.
히팅 영역(HTA)은 용이한 설명을 위해 음영 처리되어 도시되었다. 히팅 영역(HTA)은 레이저 광(LB)에 의해 열화되는 영역일 수 있다. 히팅 영역(HTA)은 레이저 광(LB)에 의해 제거되는 정도의 열화가 이루어지는 영역일 수 있다.
마진 영역(MA)은 히팅 영역(HTA)과 그루브 영역(GTA) 사이에 정의되는 영역으로, 히팅 영역(HTA)에 인접한 영역일 수 있다. 마진 영역(MA)은 히팅 영역(HTA)을 에워쌀 수 있다. 마진 영역(MA)은 히팅 영역(HTA) 보다 낮은 정도의 열화가 이루어지는 영역일 수 있다. 예를 들어, 마진 영역(MA)은 열화가 이루어지지 않거나, 적어도 레이저 광(LB)에 의해 제거되지 않을 정도의 열화가 이루어지는 영역일 수 있다.
한편, 초기 보호 패턴(SDL-I)은 레이저 광(LB)과 대응되는 파장 대역을 흡수할 수 있다. 초기 보호 패턴(SDL-I)은 레이저 광(LB)의 열화 영역의 확장을 저하시킬 수 있다. 레이저 광(LB) 중 일부는 초기 보호 패턴(SDL-I)을 통해 흡수됨으로써, 히팅 영역(HTA)의 무분별한 확장을 방지할 수 있다. 또한, 레이저 광(LB)은 초기 보호 패턴(SDL-I)에 의해 약화되어 제어층(OL)이나 제2 전극(E2)에 조사될 수 있으므로, 마진 영역(MA)에서의 제어층(OL)이나 제2 전극(E2)의 손상이 약화될 수 있다. 이에 따라, 마진 영역(MA)의 면적이 감소될 수 있어, 공정 비용이 절감될 수 있다.
이후, 도 9h에 도시된 것과 같이, 모듈 홀(MH)을 포함하는 전자 패널(100)이 형성될 수 있다. 레이저 광(LB)에 의해 제2 무기막(43), 초기 보호 패턴(SDL-I), 제1 무기막(41), 제2 전극(E2), 제어층(OL), 및 절연 기판(10)이 관통되어 모듈 홀(MH)이 형성될 수 있다. 레이저 광(LB)에 의해 절단된 제2 무기막의 단면(43-E), 보호 패턴의 단면(SDL-E), 제1 무기막의 단면(41-E), 제2 전극의 단면(E2-E), 제어층의 단면(OL-E), 및 절연 기판의 단면(10-E)은 모듈 홀(MH)의 내면을 정의할 수 있다.
본 발명에 따르면, 초기 보호 패턴(SDL-I)은 레이저 광(LB)에 의해 절단되어 모듈 홀(MH)을 에워싸는 보호 패턴(SDL)이 될 수 있다. 초기 보호 패턴(SDL-I)으로 인해 레이저 광(LB)에 의한 마진 영역(MA)의 열화 손상 정도가 감소될 수 있고, 이에 따라, 모듈 홀(MH)의 내면이 안정적으로 형성될 수 있다. 이에 따라, 전자 패널(100)의 공정 상 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치 100: 전자 패널
MH: 모듈 홀 GV1: 제1 함몰 패턴
GV2: 제2 함몰 패턴 SDL: 보호 패턴

Claims (20)

  1. 평면상에서 홀 영역, 상기 홀 영역을 에워싸는 표시 영역, 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 전면 및 상기 전면에 대향하는 배면을 포함하고, 상기 홀 영역에 상기 전면과 상기 배면을 관통하는 모듈 홀 및 상기 전면으로부터 함몰되고 상기 모듈 홀을 에워싸며 서로 이격된 복수의 함몰 패턴들이 정의된 베이스 기판;
    상기 표시 영역에 배치된 복수의 화소들;
    상기 화소들을 커버하고, 제1 무기막, 제2 무기막, 상기 제1 무기막과 상기 제2 무기막 사이에 배치된 유기막을 포함하는 봉지층; 및
    상기 홀 영역에 배치되고 상기 유기막으로부터 평면상에서 이격된 보호 패턴을 포함하고,
    상기 함몰 패턴들은,
    상기 유기막 및 상기 보호 패턴 중 적어도 어느 하나에 의해 충진된 충진 함몰 패턴; 및
    상기 유기막 및 상기 보호 패턴으로부터 노출된 노출 함몰 패턴을 포함하는 전자 패널.
  2. 제1 항에 있어서,
    상기 노출 함몰 패턴은 상기 충진 함몰 패턴에 비해 상기 모듈 홀에 인접하여 배치되고,
    상기 충진 함몰 패턴은 상기 유기막에 의해 충진된 전자 패널.
  3. 제2 항에 있어서,
    상기 보호 패턴은 평면상에서 상기 모듈 홀과 상기 노출 함몰 패턴 사이에 배치된 전자 패널.
  4. 제1 항에 있어서,
    상기 충진 함몰 패턴은 상기 노출 함몰 패턴에 비해 상기 모듈 홀에 인접하여 배치되고,
    상기 충진 함몰 패턴은 상기 보호 패턴에 의해 충진된 전자 패널.
  5. 제4 항에 있어서,
    상기 노출 함몰 패턴은 평면상에서 상기 보호 패턴 및 상기 유기막 사이에 배치되어 상기 보호 패턴 및 상기 유기막으로부터 각각 이격된 전자 패널.
  6. 제1 항에 있어서,
    평면상에서 상기 보호 패턴과 상기 유기막 사이에 배치된 격벽을 더 포함하고,
    상기 격벽은 상기 함몰 패턴들로부터 평면상에서 이격된 전자 패널.
  7. 제6 항에 있어서,
    상기 격벽은 상기 모듈 홀을 에워싸는 전자 패널.
  8. 제1 항에 있어서,
    상기 충진 함몰 패턴은 평면상에서 상기 노출 함몰 패턴을 사이에 두고 서로 이격되어 배치된 제1 충진 함몰 패턴 및 제2 충진 함몰 패턴을 포함하고,
    상기 제1 충진 함몰 패턴은 상기 보호 패턴에 의해 커버되고, 상기 제2 충진 함몰 패턴은 상기 유기막에 의해 커버되는 전자 패널.
  9. 제1 항에 있어서,
    상기 충진 함몰 패턴에 배치된 친액성 패턴을 더 포함하고,
    상기 유기막 또는 상기 보호 패턴은 상기 친액성 패턴을 커버하는 전자 패널.
  10. 제1 항에 있어서,
    상기 노출 함몰 패턴에 배치된 발액성 패턴을 더 포함하고,
    상기 제2 무기막은 상기 발액성 패턴을 커버하는 전자 패널.
  11. 제1 항에 있어서,
    상기 보호 패턴은 상기 유기막과 동일한 물질을 포함하는 전자 패널.
  12. 제1 항에 있어서,
    상기 화소들 각각은 유기발광소자를 포함하는 전자 패널.
  13. 제1 항에 있어서,
    상기 홀 영역에 배치되고, 상기 함몰 패턴들과 상기 표시 영역 사이에 배치된 신호 라인을 더 포함하고,
    상기 신호 라인은 상기 화소들 중 상기 모듈 홀을 사이에 두고 서로 이격되어 배치된 적어도 두 개의 화소들을 연결하는 전자 패널.
  14. 적어도 하나의 관통 홀 및 상기 관통 홀을 에워싸는 복수의 함몰 패턴들을 포함하고, 상기 관통 홀을 에워싸는 마진 영역, 상기 마진 영역을 에워싸고 상기 함몰 패턴들이 정의된 그루브 영역, 및 상기 그루브 영역을 에워싸는 표시 영역을 포함하는 베이스 기판;
    상기 표시 영역에 배치되고 각각이 유기발광소자를 포함하는 복수의 화소들;
    상기 화소들을 커버하고, 제1 무기막, 제2 무기막, 상기 제1 무기막과 상기 제2 무기막 사이에 배치된 유기막을 포함하는 봉지층; 및
    상기 마진 영역에 배치되고, 상기 제2 무기막에 의해 커버되며, 레이저 파장 광을 흡수하는 보호 패턴을 포함하고,
    상기 보호 패턴은 상기 함몰 패턴들 중 적어도 어느 하나를 사이에 두고 상기 유기막으로부터 평면상에서 이격된 전자 패널.
  15. 제14 항에 있어서,
    상기 제1 함몰 패턴은 상기 보호 패턴 및 상기 유기막으로부터 이격되고, 상기 제2 함몰 패턴은 상기 유기막에 의해 충진된 전자 패널.
  16. 제15 항에 있어서,
    상기 제1 함몰 패턴 및 상기 제2 함몰 패턴은 언더컷 형상을 갖는 전자 패널.
  17. 제15 항에 있어서,
    상기 제1 함몰 패턴에 배치된 발액성 패턴을 더 포함하고,
    상기 발액성 패턴은 상기 제2 무기막에 의해 커버되는 전자 패널.
  18. 서로 이격되고 각각이 평면상에서 원 형상을 가진 함몰 패턴들을 포함하는 홀 영역, 및 유기발광소자들이 배치되고 상기 홀 영역을 에워싸는 표시 영역을 포함하는 초기 패널을 제공하는 단계;
    상기 표시 영역에 제1 액상 유기 물질을 제공하고 상기 홀 영역에 제2 액상 유기 물질을 제공하는 단계;
    상기 제1 액상 유기 물질을 경화하여 상기 표시 영역에 중첩하는 유기막을 형성하고, 상기 제2 액상 유기 물질을 경화하여 상기 홀 영역에 중첩하는 초기 보호 패턴을 형성하는 단계; 및
    상기 홀 영역에 레이저를 조사하여 상기 초기 패널을 관통하는 모듈 홀을 형성하는 단계를 포함하고,
    상기 레이저는 상기 초기 보호 패턴의 적어도 일부를 제거하여 상기 모듈 홀에 노출되는 단면을 가진 보호 패턴을 형성하는 전자 패널 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 액상 유기 물질은 상기 레이저의 적어도 일부를 흡수하는 전자 패널 제조 방법.
  20. 제18 항에 있어서,
    상기 함몰 패턴들 중 적어도 어느 하나는 상기 제1 액상 유기 물질 및 상기 제2 액상 유기 물질 중 적어도 어느 하나에 의해 충진되고, 상기 함몰 패턴들 중 적어도 어느 하나는 상기 제1 액상 유기 물질 및 상기 제2 액상 유기 물질로부터 노출되는 전자 패널 제조 방법.
KR1020180057159A 2018-05-18 2018-05-18 전자 패널 및 이의 제조 방법 KR102610254B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180057159A KR102610254B1 (ko) 2018-05-18 2018-05-18 전자 패널 및 이의 제조 방법
US16/376,845 US11211584B2 (en) 2018-05-18 2019-04-05 Electronic panel and method of manufacturing the same
CN201910414228.8A CN110504380B (zh) 2018-05-18 2019-05-17 电子面板和制造该电子面板的方法
CN202410313481.5A CN118201428A (zh) 2018-05-18 2019-05-17 电子面板和电子设备
CN202410313261.2A CN118201427A (zh) 2018-05-18 2019-05-17 电子面板和制造该电子面板的方法
US17/562,930 US20220123259A1 (en) 2018-05-18 2021-12-27 Electronic panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180057159A KR102610254B1 (ko) 2018-05-18 2018-05-18 전자 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190132602A true KR20190132602A (ko) 2019-11-28
KR102610254B1 KR102610254B1 (ko) 2023-12-07

Family

ID=68533038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180057159A KR102610254B1 (ko) 2018-05-18 2018-05-18 전자 패널 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11211584B2 (ko)
KR (1) KR102610254B1 (ko)
CN (3) CN110504380B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11844243B2 (en) 2020-11-03 2023-12-12 Samsung Display Co., Ltd. Display device and electronic apparatus
US12010866B2 (en) 2018-06-29 2024-06-11 Samsung Display Co., Ltd. Display panel, including recess pattern in hole area, electronic apparatus including the same, and method for manufacturing display panel
US12016197B2 (en) 2020-01-02 2024-06-18 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
KR102548987B1 (ko) * 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
KR20200123906A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치
KR20200126451A (ko) * 2019-04-29 2020-11-09 삼성디스플레이 주식회사 전자 장치
KR20200136548A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시장치
US11374200B2 (en) * 2019-06-21 2022-06-28 Samsung Display Co., Ltd. Display device having stacked metal structure with multi-hole widths and electronic apparatus including the same
CN110444576B (zh) * 2019-08-14 2022-01-18 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN110854161B (zh) * 2019-09-12 2022-02-01 武汉华星光电半导体显示技术有限公司 显示面板
CN110785868B (zh) * 2019-09-25 2022-10-28 京东方科技集团股份有限公司 显示基板、显示装置和制造显示基板的方法
KR102696650B1 (ko) * 2019-09-30 2024-08-22 삼성디스플레이 주식회사 전자 장치
CN110600526B (zh) * 2019-09-30 2021-08-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20210046118A (ko) * 2019-10-17 2021-04-28 삼성디스플레이 주식회사 표시장치
CN110854304B (zh) * 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
KR20210087610A (ko) * 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시장치
KR20210103614A (ko) * 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치
KR20210116754A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN113497089B (zh) * 2020-03-20 2024-10-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2021205603A1 (ja) * 2020-04-09 2021-10-14 シャープ株式会社 表示装置及びその製造方法
CN111627930B (zh) * 2020-05-27 2022-09-09 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法与显示面板
KR20220000440A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11600800B2 (en) * 2020-07-31 2023-03-07 Innolux Corporation Electronic device having a curved profile interface corresponding to a recess
KR20220030433A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015632A (ko) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20170059864A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813634B2 (en) * 2005-02-28 2010-10-12 Tessera MEMS Technologies, Inc. Autofocus camera
US8445390B1 (en) * 2011-11-10 2013-05-21 Qualcomm Mems Technologies, Inc. Patterning of antistiction films for electromechanical systems devices
JP2013187306A (ja) * 2012-03-07 2013-09-19 Panasonic Corp 有機エレクトロルミネッセンス素子
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102465379B1 (ko) 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102490891B1 (ko) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102407869B1 (ko) 2016-02-16 2022-06-13 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102421577B1 (ko) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR101929452B1 (ko) * 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
KR102611500B1 (ko) * 2016-08-31 2023-12-06 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
US10991774B2 (en) 2018-02-12 2021-04-27 Samsung Display Co., Ltd. Display device and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015632A (ko) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20170059864A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12010866B2 (en) 2018-06-29 2024-06-11 Samsung Display Co., Ltd. Display panel, including recess pattern in hole area, electronic apparatus including the same, and method for manufacturing display panel
US12016197B2 (en) 2020-01-02 2024-06-18 Samsung Display Co., Ltd. Display apparatus
US11844243B2 (en) 2020-11-03 2023-12-12 Samsung Display Co., Ltd. Display device and electronic apparatus

Also Published As

Publication number Publication date
US11211584B2 (en) 2021-12-28
CN110504380B (zh) 2024-04-09
CN118201428A (zh) 2024-06-14
US20190355930A1 (en) 2019-11-21
US20220123259A1 (en) 2022-04-21
KR102610254B1 (ko) 2023-12-07
CN118201427A (zh) 2024-06-14
CN110504380A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
KR102610254B1 (ko) 전자 패널 및 이의 제조 방법
KR102568721B1 (ko) 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
KR102618279B1 (ko) 전자 장치
KR102582641B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102602670B1 (ko) 입력 감지 유닛을 포함하는 표시 장치
KR102609418B1 (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널의 제조 방법
KR102639185B1 (ko) 입력 감지 유닛을 포함하는 표시 장치
KR102570864B1 (ko) 전자 장치
KR102688585B1 (ko) 표시 장치
KR102608021B1 (ko) 전자 장치 및 이의 제조 방법
KR20230143592A (ko) 표시 패널 및 이의 제조 방법
KR102663905B1 (ko) 표시 패널 및 이의 제조 방법
JP7348267B2 (ja) 表示装置
KR20200145976A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20200097374A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102601689B1 (ko) 전자 장치
KR20210003990A (ko) 전자 장치 및 이의 제조 방법
KR20230169910A (ko) 전자 장치
KR102723409B1 (ko) 표시 장치
KR20200050321A (ko) 표시 장치 및 이를 제조하는 방법
KR20200085638A (ko) 표시 장치, 그 제조 방법, 및 전자 장치
KR20200066473A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right