KR102663905B1 - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR102663905B1
KR102663905B1 KR1020180089154A KR20180089154A KR102663905B1 KR 102663905 B1 KR102663905 B1 KR 102663905B1 KR 1020180089154 A KR1020180089154 A KR 1020180089154A KR 20180089154 A KR20180089154 A KR 20180089154A KR 102663905 B1 KR102663905 B1 KR 102663905B1
Authority
KR
South Korea
Prior art keywords
layer
blocking groove
disposed
insulating layer
inorganic
Prior art date
Application number
KR1020180089154A
Other languages
English (en)
Other versions
KR20200014462A (ko
Inventor
서정한
성우용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180089154A priority Critical patent/KR102663905B1/ko
Priority to EP19843445.8A priority patent/EP3832748A4/en
Priority to PCT/KR2019/006691 priority patent/WO2020027418A1/ko
Priority to CN201980050404.2A priority patent/CN112913043A/zh
Priority to US17/255,726 priority patent/US11937454B2/en
Publication of KR20200014462A publication Critical patent/KR20200014462A/ko
Priority to KR1020240058060A priority patent/KR20240069694A/ko
Application granted granted Critical
Publication of KR102663905B1 publication Critical patent/KR102663905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 패널은, 베이스 기판, 상기 표시 영역에 배치되며, 상기 베이스 기판을 관통하는 모듈 홀, 박막 트랜지스터, 유기발광소자, 층간 절연층, 및 상기 층간 절연층 및 상기 베이스 기판 사이에 배치되는 하부 절연층을 포함하는 화소층, 제1 무기층을 포함하는 봉지층, 및 상기 표시 영역에 배치되며, 상기 모듈 홀과 인접하고, 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면의 일부를 노출시키며 형성된 제1 차단 홈을 포함하고, 상기 제1 차단 홈은, 상기 제1 무기층에 의해 에워싸여 상기 제1 무기층과 접촉한다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로, 상세하게는 신뢰성이 향상된 표시 패널 및 이의 제조 방법에 관한 것이다.
표시 패널은 전기적 신호에 따라 활성화되어 영상을 표시한다. 표시 패널 중 유기 발광 소자를 포함하는 유기 발광 표시 패널은 낮은 소비 전력, 높은 휘도 및 높은 반응 속도를 가진다.
유기 발광 표시 패널은 유기 발광 소자를 포함한다. 유기 발광 소자는 수분이나 산소에 취약하여 쉽게 손상될 수 있다. 이에 따라, 유기 발광 표시 패널에 있어서, 외부로부터 유입되는 수분이나 산소를 안정적으로 차단할수록 유기 발광 표시 장치의 신뢰성이 향상되고 수명이 향상되는 결과를 가져올 수 있다.
본 발명의 목적은 외부 충격에 대한 강도 강화 및 외부 산소 및 수분 등 오염의 유입이 방지된 표시 패널 및 패널 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 표시 패널은, 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판, 상기 베이스 기판 상에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터를 커버하는 층간 절연층과 상기 층간 절연층 및 상기 베이스 기판 사이에 배치되는 하부 절연층을 포함하는 박막 소자층(thin element layer), 상기 표시 영역에 배치되며 상기 박막 트랜지스터에 연결된 유기발광소자, 상기 박막 소자층 상에 배치되고, 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하는 봉지층, 상기 베이스 기판의 배면에서부터 상기 봉지층의 상면까지 관통하여 상기 표시 영역에 정의된 모듈 홀, 및 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면의 일부를 노출시키며 상기 모듈 홀과 인접한 상기 표시 영역에 정의된 제1 차단 홈을 포함한다.
상기 박막 트랜지스터는 상기 베이스 기판 상에 배치되는 반도체 패턴, 상기 반도체 패턴과 이격되며 평면상에서 중첩하는 제어 전극, 서로 이격되어 배치되며 각각이 상기 반도체 패턴과 접속되는 입력 전극 및 출력 전극을 포함하며, 상기 하부 절연층은, 상기 제어 전극 및 상기 반도체 패턴 사이에 배치되는 제1 절연층, 및 상기 제1 절연층 및 상기 층간 절연층을 커버하는 제2 절연층을 포함하며, 상기 제2 절연층의 상면은 상기 하부 절연층의 상면을 제공하는 것을 특징으로 할 수 있다.
상기 제1 차단 홈은 언더 컷 형상을 가지고, 상기 제1 차단 홈의 내면은, 상기 제1 무기층에 의해 커버되는 것을 특징으로 할 수 있다.
상기 화소층은 상기 층간 절연층과 상기 제1 무기층 사이에 배치되어 상기 층간 절연층 중 관통된 부분과 적어도 일부가 평면상에서 중첩하는 패턴 전극을 더 포함하고, 상기 패턴 전극은, 상기 제1 무기층과 접촉하는 것을 특징으로 할 수 있다.
상기 차단 홈은 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 것을 특징으로 할 수 있다.
평면상에서 상기 제1 차단 홈으로부터 이격되어 상기 제1 차단 홈과 상기 유기발광소자 사이에 정의되고, 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면의 일부를 노출시키는 제2 차단 홈을 더 포함하고, 상기 제2 차단 홈의 내면은 상기 제1 무기층에 의해 커버되고, 상기 유기층은 상기 제1 무기층을 커버하는 것을 특징으로 할 수 있다.
평면상에서 상기 차단 홈과 이격되어 상기 모듈 홀과 상기 차단 홈 사이에 정의되고, 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면의 일부를 노출시키는 제3 차단 홈을 더 포함하고, 상기 제3 차단 홈의 내면은 상기 제1 무기층에 의해 커버되고, 상기 제2 무기층은 상기 제1 무기층을 커버하는 것을 특징으로 할 수 있다.
상기 제1 무기층에 의해 에워싸인 상기 제1 차단 홈 내부에 배치되며, 유기물을 포함하는 충진 부재를 더 포함하는 것을 특징으로 할 수 있다.
상기 제2 무기층은, 상기 충진 부재와 상기 제1 무기층을 커버하는 것을 특징으로 할 수 있다.
상기 베이스 기판은, 유리, 플라스틱, 금속 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시 패널.
평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판;
상기 표시 영역에 배치되며 제1 전극 상기 제1 전극 상에 배치된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 유기발광소자;
본 발명의 일 실시예에 따른 전자 장치는, 상기 유기발광소자와 연결된 박막 트랜지스터, 상기 제1 전극이 배치되며 상기 박막 트랜지스터 및 상기 유기 발광 소자 사이에 배치된 층간 절연층, 상기 베이스 기판 및 상기 층간 절연층 사이에 배치되는 하부 절연층, 상기 층간 절연층 상에 배치되는 패턴 전극을 포함하는 박막 소자층(thin element layer), 상기 박막 소자층 상에 배치되고, 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하는 봉지층, 상기 베이스 기판의 배면에서부터 상기 봉지층의 상면까지 관통하여 상기 표시 영역에 정의된 모듈 홀, 상기 표시 영역에 배치되며, 상기 모듈 홀과 인접한 패턴부 및 노출된 상기 패턴부와 중첩하고 패턴 전극에 의해 정의된 개구부에 의해 형성된 차단 홈, 및 상기 모듈 홀과 중첩하는 전자 모듈을 포함하고, 상기 패턴부는, 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면 일부를 노출시킨다.
상기 패턴 전극은, 상기 제1 전극과 동일 층 상에 배치되며, 상기 제1 전극과 동일 물질을 포함하는 것을 특징으로 할 수 있다.
단면상에서 상기 개구부의 폭은 상기 패턴부의 폭보다 작은 것을 특징으로 할 수 있다.
상기 패턴 전극은 상기 층간 절연층을 관통하여 패턴부의 적어도 일부를 커버하도록 배치되고, 상기 개구부는 상기 패턴 전극을 관통하여 정의되고, 상기 개구부의 평면적은 상기 패턴부의 평면적 이하인 것을 특징으로 할 수 있다.
상기 모듈 홀의 내면은, 관통된 상기 베이스 기판의 끝 단, 및 상기 베이스 기판의 상기 끝 단과 정렬된 하부 절연층, 제1 무기층, 및 제2 무기층 각각의 끝 단으로 정의된 것을 특징으로 할 수 있다.
상기 패턴 전극 및 상기 하부 절연층의 상기 상면의 일부는, 상기 제1 무기막과 접촉하는 것을 특징으로 할 수 있다.
상기 차단 홈은 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 것을 특징으로 할 수 있다.
상기 전자 모듈은, 음향출력 모듈, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 특징으로 하는 전자 장치.
본 발명의 일 실시예에 따른 표시 패널 제조 방법은, 평면상에서 홀 영역을 포함하는 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판 중 상기 표시 영역에 복수의 절연층들을 포함하는 화소를 포함하는 박막 소자층을 형성하는 단계, 상기 홀 영역에 중첩하는 상기 절연층들 중 어느 하나의 일 부분을 제거하여 차단 홈을 형성하는 단계, 상기 박막 소자층 및 상기 차단 홈의 내면이 커버되도록 제1 무기층을 증착하는 단계, 상기 차단 홈을 충진 시키며 상기 박막 소자층이 커버되도록, 상기 제1 무기층 상에 유기물을 도포하여 예비 유기층을 형성하는 단계, 상기 예비 유기층 중 표시 영역 및 상기 차단 영역에 중첩하는 부분을 제거하여 각각이 유기층 및 패턴부를 형성하는 단계, 상기 유기층 및 패턴부를 커버하는 제2 무기층을 형성하는 단계, 및 상기 차단 홈에 의해 에워싸인 영역에 상기 베이스 기판을 관통하여 모듈 홀을 형성하는 단계를 포함한다.
상기 박막 소자층은, 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 유기발광소자를 포함하고, 상기 차단 홈은, 상기 유기발광소자 및 상기 박막 트랜지스터 사이에 배치된 절연층의 일부가 제거되어 형성되는 것을 특징으로 할 수 있다.
본 발명에 따르면, 전자 모듈과 간섭을 일으키지 않는 표시 패널이 제공될 수 있다. 이에 따라, 전자 모듈을 포함하더라도 좁은 베젤 영역을 가진 표시 장치가 제공될 수 있다.
또한, 외부로부터 유입되는 수분이나 산소에 의한 소자 등의 손상을 용이하게 방지할 수 있다. 이에 따라, 공정 및 사용상의 신뢰성이 향상된 표시 장치가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 전자 장치를 도시한 사시도이다.
도 2a는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 2ab는 도 2a의 XX'영역의 확대도이다.
도 3은 도 1에 도시된 전자 장치의 블록도이다.
도 4a는 도 2a에 도시된 I-I'를 따라 자른 단면도이다.
도 4b는 도 4a의 구성에 터치 감지 유닛을 추가한 단면도이다.
도 5a 및 도 5b는 도 4a의 홀 영역을 확대하여 도시한 단면도들이다.
도 6a 내지 도 6c는 본 발명에 따른 표시 패널의 일 부분을 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 도시한 단면도이다.
도 9a은 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 도시한 단면도이다.
도 9b는 도 9a의 일 영역의 확대도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 홀 영역들을 도시한 평면도들이다.
도 11a 내지 도 11f는 본 발명의 일 실시예에 따른 표시 패널 제조 방법을 도시한 단면도 들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 전자 장치를 도시한 사시도이다. 도 2a는 도 1에 도시된 전자 장치의 분해 사시도이다. 2b는 도 2a의 XX'영역의 확대도이다. 도 3은 도 1에 도시된 전자 장치의 블록도이다. 도 4a는 도 2a에 도시된 I-I'를 따라 자른 단면도이다. 도 4b는 도 4a의 구성에 터치 감지 유닛을 추가한 단면도이다. 이하, 도 1 내지 도 4b를 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명하기로 한다.
도 1내지 도 3에 도시된 것과 같이, 전자 장치(EA)는 전면에 이미지(IM)를 표시하는 표시면을 제공할 수 있다. 표시면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 표시면은 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함한다.
전자 장치(EA)는 투과 영역(TA)을 통해 이미지(IM)를 표시한다. 도 1에는 이미지(IM)의 일 예로 인터넷 검색 창이 도시되었다. 투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
표시면의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에는 이미지(IM)가 표시되는 방향을 기준으로 각 구성들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향 된다.
한편, 제1 내지 제3 방향들(DR2, DR2 DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
전자 장치(EA)는 표시 패널(DP), 윈도우 부재(WD), 전자 모듈(ID), 및 하우징 부재(HS)를 포함한다. 도 3에 도시된 것과 같이, 전자 장치(EA)는 표시 모듈(DD), 제1 전자 모듈(EM1), 제2 전자 모듈(EM2), 및 전원 공급 모듈(PM)을 더 포함할 수 있다. 도 2a는 도 3에 도시된 구성들 중 일부 구성들은 생략하여 도시하였다.
표시 모듈(DD)은 표시 패널(DP) 및 터치 감지 유닛(TSU)을 포함할 수 있다. 표시 패널(DP)은 이미지(IM)를 생성한다. 터치 감지 유닛(TSU)은 외부에서 인가되는 사용자의 입력을 감지할 수도 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 발명의 실시예에 따른 터치 감지 유닛(TSU)은 표시 패널 위에 직접 제공될 수 있다. 이 경우, 터치 감지 유닛(TSU)은 표시 패널(DP) 위에 연속 공정에 의해 형성되어 제공될 수 있다. 도 2a에서 터치 감지 유닛(TSU)은 생략되어 도시되었다.
표시 패널(DP)은 홀 영역(PA), 표시 영역(DA), 및 주변 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 이미지(IM)가 생성되는 영역일 수 있다. 표시 영역(DA)에는 이미지(IM)를 생성하는 복수의 화소들(PX)이 배치될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다. 주변 영역(NDA)은 표시 영역(DA)에 인접한다. 주변 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 주변 영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
한편, 도시되지 않았으나, 표시 패널(DP) 중 주변 영역(NDA)의 일부는 휘어질 수 있다. 이에 따라, 주변 영역(NDA) 중 일부는 전자 장치(EA)의 전면을 향하고 주변 영역(NDA)의 다른 일부는 전자 장치(EA)의 배면을 향할 수 있다. 또는, 본 발명의 일 실시예에 따른 표시 패널(DP)에 있어서 주변 영역(NDA)은 생략될 수도 있다.
도 2b를 참조하면, 홀 영역(PA)은 모듈 홀(MH) 및 모듈 홀(HM)을 에워싸는 차단 홈(BR)이 정의된 영역일 수 있다. 일 실시예에 따른 표시 패널(DP)은 적어도 하나의 모듈 홀(MH)을 포함할 수 있다. 홀 영역(PA)은 표시 영역(DA)에 의해 에워싸일 수 있다. 일 실시예에 따르면, 홀 영역(PA)는 차단 홈(BR)을 에워싸는 원형상으로 정의될 수 있다.
홀 영역(PA)에는 차단 홈(BR), 모듈 홀(HM), 및 충진 부재(FM)가 배치될 수 있다. 본 발명의 실시예에 따른 차단 홈(BR), 모듈 홀(HM), 및 충진 부재(FM)는 영상이 표시되는 표시 영역(DA) 내에 형성될 수 있다.
차단 홈(BR)은 모듈 홀(HM)을 에워싼다. 차단 홈(BR)은 폐곡선 형상을 가질 수 있다.
본 실시예에서 차단 홈(BR)은 원형상인 경우를 예시적으로 도시하였다. 한편, 이는 예시적으로 도시한 것이고, 차단 홈(BR)은 일부 단절된 복수의 라인 패턴들이 모듈 홀(MH)을 에워싸며 나열된 형상을 가질 수도 있다. 도 2b에는 설명의 편의를 위하여 충진 부재(FM) 및 차단 홈(BR)의 내부에 배치된 추가 패턴부(OL-P)를 생략하였다.
도시되지 않았으나, 차단 홈(BR)을 경유하는 복수의 신호라인들은 차단 홈(BR)을 사이에 두고 서로 이격된 화소들(PX)에 접속될 수 있다. 따라서, 차단 홈(BR)을 두고 서로 이격된 화소들(PX)는 대응되는 신호라인에 연결되어 동일한 신호에 의해 제어될 수 있다. 모듈 홀(MH)에는 화소들(PX)가 배치되지 않을 수 있다.
본 발명에 따르면, 차단 홈(BR)을 경유하는 신호라인들에 의해 모듈 홀(MH)을 중심으로 이격된 화소들(PX)이 서로 연결됨으로써 모듈 홀(MH)을 중심으로 이격된 화소들(PX) 사이의 유기적 결합을 향상시킬 수 있다. 이에 따라, 모듈 홀(MH)을 중심으로 이격된 화소들(PX)에 대한 전기적 제어를 용이하게 할 수 있다.
차단 홈(BR)은 모듈 홀(HM)과 인접하여 배치된다. 보다 상세하게는 차단 홈(BR)은 모듈 홀(HM)을 에워싸며 배치될 수 있다. 모듈 홀(HM)은 표시 패널(DP)을 관통 한다. 예를 들어, 도 2a에 도시된 모듈 홀(HM)은 제3 방향(DR3)에서의 높이를 가진 원통형 형상을 가질 수 있다.
모듈 홀(HM)은 전자 모듈(ID)과 평면상에서 중첩한다. 전자 모듈(ID)은 모듈 홀(HM) 내에 삽입될 수 있다. 뿐만 아니라, 전자 모듈(ID)은 모듈 홀(HM)과 인접한 베이스 기판(10)의 배면에 배치될 수 있으며, 전자 모듈(ID)의 일 구성만이 모듈 홀(HM)을 통해 외부로 노출될 수 있다. 예를 들어, 카메라 모듈(CMM)에 포함된 렌즈만이 모듈 홀(HM)을 통해 외부로 노출될 수 있다. 또는, 전자 모듈(ID)은 베이스 기판(10)의 배면에 배치되어 표시 패널(DP)로부터 단면상에서 이격되어 배치될 수도 있다.
본 발명의 실시예에 따른 표시 패널(DP)은 표시 영역(DA)에 형성된 모듈 홀(HM)을 포함함으로써, 표시 영역(DA) 외부에 전자 모듈(ID)을 위한 별도의 공간을 제공하지 않을 수 있다. 이에 따라, 주변 영역(NDA)의 면적이 감소되어 내로우 베젤을 가진 전자 장치(EA)가 구현될 수 있다. 또한, 전자 모듈(ID)이 모듈 홀(HM) 내에 수용되는 경우, 박형의 전자 장치(EA)가 구현될 수 있다. 차단 홈(BR) 및 모듈 홀(HM)에 대한 상세한 설명은 후술하기로 한다.
윈도우 부재(WD)는 전자 장치(EA)의 전면을 제공한다. 윈도우 부재(WD)는 표시 패널(DP)의 전면에 배치되어 표시 패널(DP)을 보호할 수 있다. 예를 들어, 윈도우 부재(WD)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우 부재(WD)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 부재(WD)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우 부재(WD)는 투명한 물질을 포함함으로써, 전자 장치(EA)의 투과 영역(TA) 및 베젤 영역(BZA)을 제공할 수 있다. 본 실시예에 따르면, 투과 영역(TA)은 표시 영역(DA)과 대응되는 영역일 수 있다. 예를 들어, 투과 영역(TA)은 표시 영역(DA)의 전면 또는 적어도 일부와 중첩한다. 표시 패널(DP)의 표시 영역(DA)에 표시되는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 투과 영역(TA)의 형상에 따라 정의된다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 패널(DP)의 주변 영역(NDA)을 커버하여 주변 영역(NDA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(WD)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
하우징 부재(HS)는 윈도우 부재(WD)와 결합될 수 있다. 하우징 부재(HS)는 전자 장치(EA)의 배면을 제공한다. 하우징 부재(HS)는 윈도우 부재(WD)와 결합되어 내부 공간을 제공한다. 표시 패널(DP), 전자 모듈(ID), 및 도 3에 도시된 각종 구성들은 내부 공간에 수용될 수 있다. 하우징 부재(HS)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(HS)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징 부재(HS)는 내부 공간에 수용된 전자 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
전자 모듈(ID)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(ID)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다.
제1 전자 모듈(EM1)은 표시 모듈(DD)과 전기적으로 연결된 마더보드(미 도시)에 직접 실장 되거나 별도의 기판에 실장 되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IS), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(EF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어 제어 모듈(CM)은 표시 모듈(DD)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 모듈(DD)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IS)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상 입력 모듈(IS)은 영상 신호를 처리하여 표시 모듈(DD)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
메모리(MM)는 영상 무선통신 모듈(TM), 입력 모듈(IS), 및 음향입력 모듈(AIM)에서 수신되는 데이터를 사용하기 위해 저장될 수 있으며, 사용된 데이터가 삭제될 수 있다. 뿐만 아니라, 제2 전자 모듈(EM2)을 제어하기 위해 필요한 데이터들을 저장 및 삭제 할 수 있다.
외부 인터페이스(EF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장 되거나, 별도의 기판에 실장 되어 커넥터 등을 통해 표시 모듈(DD)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외선이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외선이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 피사체의 이미지를 촬영한다.
도 2a에 도시된 전자 모듈(ID)은 특히, 제2 전자 모듈(EM2)의 구성들 중 어느 하나 이상일 수 있다. 이때, 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 나머지 구성들은 다른 위치에 배치되어 미 도시될 수 있다. 예를 들어, 전자 모듈(ID)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 중 적어도 어느 하나를 포함할 수 있다.
도 4a에 도시된 것과 같이, 표시 패널(DP)은 베이스 기판(BS), 박막 소자층(TX), 및 표시 소자층(DX)을 포함한다. 베이스 기판(BS), 박막 소자층(TX), 및 표시 소자층(DX)은 제3 방향(DR3)을 따라 적층될 수 있다. 본 발명에 따른 박막 소자층(TX) 및 표시 소자층(DX)은 화소층(PL)을 구성할 수 있다.
베이스 기판(BS)은 유리 기판, 금속 기판, 및 플렉서블한 플라스틱 기판을 포함한다. 다만, 이에 한정되는 것은 아니며, 베이스 기판(BS)는 유기물을 포함하는 베이스층 및 무기물을 포함하는 배리어 층이 복수로 교번하여 배치된 기판일 수 있다. 예를 들어, 베이스층의 유기물은 폴리이미드(polyimide: PI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate: PET), 폴리아릴레이트(polyarylate), 폴리카보네이트(polycarbonate: PC), 폴리에테르이미드(polyetherimide: PEI) 또는 폴리에테르술폰(polyethersulfone: PES) 중 적어도 어느 하나를 포함할 수 있다. 따라서, 본 발명에 따른 베이스 기판(BS)는 리지드(rigid) 하거나 플렉서블(flexible)할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
박막 소자층(TX)은 하부 절연층(IC), 층간 절연층(IH), 및 박막 트랜지스터(TR)를 포함한다. 박막 소자층(TX)은 베이스 기판(BS) 상에 배치된다. 하부 절연층(IC), 층간 절연층(IH) 각각은 무기물 및/또는 유기물을 포함 할 수 있다. 하부 절연층(IC)은 제1 절연층(IL1) 및 제2 절연층(IL2)을 포함할 수 있다.
박막 트랜지스터(TR)는 반도체 패턴(SL), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 박막 트랜지스터(TR)는 제어 전극(CE)을 통해 반도체 패턴(SL)에서의 전하 이동을 제어하여 입력 전극(IE)으로부터 입력되는 전기적 신호를 출력 전극(OE)을 통해 출력한다. 반도체 패턴(SL)은 베이스 기판(BS) 상에 배치된다. 반도체 패턴(SL)은 결정질 반도체 물질 또는 비정질 실리콘을 포함할 수 있다. 일 실시예에 따른 박막 트랜지스터(TR)는 반도체 패턴(SL) 상에 배치된 제어 전극(CE)을 도시하였으나, 이에 한정되는 것은 아니며, 제어 전극(CE)이 베이스 기판(BS) 상에 배치되고 제1 절연층(IL1)에 의해 커버되며, 제1 절연층(IL1) 상에 반도체 패턴(SL)이 배치되는 바텀-게이트 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 절연층(IL1)은 반도체 패턴(SL)과 제어 전극(CE) 사이에 배치될 수 있다. 제1 절연층(IL1)은 베이스 기판(BS) 및 반도체 패턴(SL)을 커버한다.
제어 전극(CE)은 반도체 패턴(SL) 상에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 제어 전극(CE) 상에 배치되는 반도체 패턴(SL)을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 절연층(IL2)은 제어 전극(CE)과 입력 전극(IE) 및 제어 전극(CE)과 출력 전극(OE) 사이에 배치될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1) 및 제어 전극(CE)을 커버한다.
입력 전극(IE)과 출력 전극(OE)은 제2 절연층(IL2) 상에 배치된다. 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(IL1) 및 제2 절연층(IL2)을 관통하여 반도체 패턴(SL)에 각각 접속된다. 다만, 이는 예시적으로 도시한 것이고 입력 전극(IE) 및 출력 전극(OE)은 반도체 패턴(SL)에 직접 접속될 수도 있다.
층간 절연층(IH)은 제2 절연층(IL2) 상에 배치된다. 층간 절연층(IH)은 박막 트랜지스터(TR)를 커버할 수 있다. 층간 절연층(IH)은 박막 트랜지스터(TR)와 표시 소자층(DX) 사이에 배치되어 박막 트랜지스터(TR)와 표시 소자층(DX)을 전기적으로 절연시킨다.
표시 소자층(DX)은 화소 정의막(PLE), 유기발광소자(ED), 및 봉지층(TFE)을 포함한다.
화소 정의막(PLE)은 층간 절연층(IH)상에 배치된다. 화소 정의막(PLE)에는 복수의 개구부들이 정의될 수 있다. 개구부들 각각에는 유기발광소자(ED)가 제공될 수 있다.
유기발광소자(ED)는 제1 전극(E1), 제2 전극(E2), 발광층(EL), 및 전하 제어층(OL)을 포함한다. 제1 전극(E1)은 층간 절연층(IH) 상에 배치된다. 제1 전극(E1)은 층간 절연층(IH)을 관통하여 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다. 제1 전극(E1)은 복수로 제공될 수 있다. 복수의 제1 전극들 각각의 적어도 일부는 대응되는 개구부에 의해 노출될 수 있다.
제2 전극(E2)은 제1 전극(E1) 상에 배치된다. 제2 전극(E2)은 복수의 제1 전극들 및 제1 무기층(LIL)에 중첩하는 일체의 형상을 가질 수 있다. 유기발광소자(ED)가 복수로 제공될 때 제2 전극(E2)은 유기발광소자들마다 동일한 전압을 가질 수 있다. 이에 따라 제2 전극(E2)을 형성하기 위해 별도의 패터닝 공정이 생략될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제2 전극(E2)은 개구부들 각각에 대응되도록 복수로 제공될 수도 있다.
발광층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 발광층(EL)은 복수로 제공되어 개구부들 각각에 배치될 수 있다. 유기발광소자(ED)는 제1 전극(E1) 및 제2 전극(E2) 사이의 전위차에 따라 발광층(EL)을 활성화시켜 광을 생성할 수 있다.
전하 제어층(OL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 전하 제어층(OL)은 발광층(EL)에 인접하여 배치된다. 본 실시예에서, 전하 제어층(OL)은 발광층(EL)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 전하 제어층(OL)은 발광층(EL)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광층(EL)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.
전하 제어층(OL)은 별도의 패터닝 공정 없이 베이스 기판(BS) 전면에 중첩하는 일체의 형상을 가질 수 있다. 전하 제어층(OL)은 화소 정의막(PLE)에 형성된 개구부들 이외의 영역에도 배치될 수 있다. 전하 제어층(OL)은 전자의 이동을 제어함으로써 발광 효율을 향상시킬 수 있다. 전하 제어층(OL)은 전자 수송층 및 전자 주입층을 포함할 수 있다.
봉지층(TFE)는 유기발광소자(ED) 상에 배치된다. 봉지층(TFE)는 무기층 및/또는 유기층을 포함할 수 있다. 본 실시예에서, 봉지층(TFE)는 제1 무기층(LIL), 유기층(OEL), 및 제2 무기층(UIL)을 포함할 수 있다.
제1 무기층(LIL)과 제2 무기층(UIL) 각각은 무기물을 포함할 수 있다. 예를 들어, 제1 무기층(LIL)과 제2 무기층(UIL) 각각은 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 및 아연 산화물 중 적어도 어느 하나를 포함할 수 있다. 제1 무기층(LIL)과 제2 무기층(UIL)은 서로 동일하거나 상이한 물질을 포함할 수 있다.
유기층(OEL)은 제1 무기층(LIL)과 제2 무기층(UIL) 사이에 배치될 수 있다. 유기층(OEL)은 유기물을 포함할 수 잇다. 예를 들어, 유기층(OEL)은 에폭시(epoxy), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리에틸렌(polyethylene: PE), 및 폴리아크릴레이트(polyacrylate) 중 적어도 어느 하나를 포함할 수 있다.
제1 무기층(LIL)과 제2 무기층(UIL)은 평면상에서 표시 패널(DP)의 전면에 배치되는 일체의 형상을 가질 수 있다. 제1 무기층(LIL) 및 제2 무기층(UIL) 각각은 유기층(OEL)과 부분적으로 중첩할 수 있다. 이에 따라, 제1 무기층(LIL) 및 제2 무기층(UIL)은 일부 영역에서는 유기층(OEL)을 사이에 두고 제3 방향(DR3)에서 서로 이격될 수 있고, 다른 일부 영역에서는 제3 방향(DR3)에서 직접 접촉할 수 있다. 봉지층(TFE)는 유기발광소자(ED)를 밀봉하여 외부에서 유입되는 이물질로부터 유기발광소자(ED)를 보호할 수 있다.
한편, 표시 패널(DP)은 댐 부(DMP)를 더 포함할 수 있다. 댐 부(DMP)는 표시 영역(DA)의 가장 자리를 따라 연장될 수 있다. 댐 부(DMP)는 표시 영역(DA)을 에워싸거나 표시 영역(DA)의 적어도 일 측, 예를 들어 패드(미도시)나 구동 회로(미도시)와 인접한 측에 배치될 수 있다.
댐 부(DMP)는 유기층(OEL)을 형성하는 과정에서 액상의 유기물질이 퍼지는 영역을 정의할 수 있다. 유기층(OEL)은 액상의 유기물질을 제1 무기층(LIL) 상에 도포하는 잉크젯 방식으로 형성할 수 있는데, 이때, 댐 부(DMP)는 액상의 유기물질이 배치되는 영역의 경계를 설정하고, 액상의 유기물질이 댐 부(DMP) 외측으로 넘치는 것을 방지한다.
모듈 홀(HM)은 홀 영역(PA)에 배치된다. 모듈 홀(HM)은 베이스 기판(BS)을 관통하여 형성될 수 있다. 모듈 홀(HM)은 베이스 기판(BS), 하부 절연층(IC), 전하 제어층(OL), 제1 무기층(LIL), 및 제2 무기층(UIL)의 일부가 제거되어 형성될 수 있다.
모듈 홀(HM)은 표시 패널(DP)의 구성 중 관통된 구성의 끝 단들로 정의될 수 있다. 예를 들어, 베이스 기판의 끝 단, 하부 절연층의 끝 단, 전하 제어층의 끝 단(OL), 제1 무기층의 끝 단, 및 제2 무기층의 끝 단들이 각각이 정렬되어 모듈 홀(HM)의 내면(GE)을 정의할 수 있다.
차단 홈(BR)은 홀 영역(PA)에 배치된다. 차단 홈(BR)은 절연층들 중 일부가 제거되어 관통된 영역일 수 있다. 차단 홈(BR)은 절연층들 식각 하는 과정 중 형성된 언터 컷(under-cut) 형상을 가질 수 있다. 본 발명에 따른 차단 홈(BR)은 층간 절연층(IH)이 관통되어 형성될 수 있다. 층간 절연층(IH)가 관통됨에 따라, 하부 절연층(IC)의 일부가 노출될 수 있다. 도 4a에는 하부 절연층(IC) 중 제2 절연층(IL2)의 일부가 노출되어 형성된 차단 홈(BR)을 도시 하였다. 차단 홈(BR)의 내면은 제1 무기층(LIL)에 의해 커버될 수 있다.
본 실시예에서, 층간 절연층(IH)이 관통됨에 따라 일부가 노출된 제2 절연층(IL2)의 상면의 일부(OL-P: 도 5a 참조)에는 추가 패턴부(OL-P)가 배치될 수 있다. 추가 패턴부(OL-P)는 차단 홈(BR)형성 공정 후, 전하 제어층(OL)을 증착하는 과정 중 형성될 수 있다. 본 실시예에는, 전하 제어층(OL)과 동일한 물질을 포함하는 추가 패턴부(OL-P)를 설명하였으나, 이에 한정되는 것은 아니며, 유기발광소자(ED)의 증착하는 과정 중 제공되는 증착 물질이면 이에 한정되지 않는다.
본 발명에 따르면, 모듈 홀(HM)을 에워싸는 차단 홈(BR)이 박막 트랜지스터(TR)을 커버하는 층간 절연층(IH)에 형성됨으로써, 베이스 기판(BS)이 리지드한 경우에도 차단 홈(BR)로 유입되는 수분 및 산소를 용이하게 차단할 수 있다.
도 4a도시된 것과 같이, 차단 홈(BR)의 내부에 배치되는 충진 부재(FM)을 더 포함한다. 예를 들어 따라서, 충진 부재(FM)는 제1 무기층(LIL)과 접촉할 수 있다. 충진 부재(FM)는 유기물로 구성되어 차단 홈(BR)의 내부 공간을 용이하게 충진할 수 있다. 예를 들어, 충진 부재(FM)는 유기층(OEL)과 동일한 물질을 포함할 수 있다.
이에 따라, 유기층(OEL)과 충진 부재(FM)를 하나의 공정을 통해 동시에 형성할 수 있어 공정이 단순화되고 공정 비용이 절감될 수 있다. 다만, 이는 예시적으로 기재한 것이고, 충진 부재(FM)는 유기층(OEL)과 상이한 물질로 유기층(OEL) 형성 공정으로부터 독립적으로 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4b를 참조하면, 도 4a와 달리 차단 홈(BR) 내부는 빈 공간으로 제공될 수 있다. 즉, 차단 홈(BR) 내부에는 충진 부재(FM)가 배치되지 않고 제1 무기층(LIL)에 의해 커버될 수 있다.
도 5a 및 도 5b는 도 4a의 홀 영역을 확대하여 도시한 단면도들이다. 도 5a는 설명의 편의를 위해 도 4a에 도시된 차단 홈(BR)의 구성 중 충진 부재(FM), 제1 무기층(LIL), 및 제2 무기층(UIL)을 생략하여 도시되었다.
차단 홈(BR)의 언더 컷 형상은 패턴부(PB) 및 개구부(PO)에 의해 정의될 수 있다. 패턴부(PB)는 층간 절연층(IH)이 관통되어 노출된 제2 절연층(IL2)의 상면의 일부(IL2-T) 및 상면의 일부(IL2-T)와 연결된 층간 절연층(IH)의 내측면(PB-S)에 의해 형성될 수 있다.
개구부(PO)는 패턴부(PB)와 평면상에서 중첩한다. 개구부(PO)는 패턴 전극(PE)에 의해 형성될 수 있다. 개구부(PO)는 패턴 전극(PE)을 관통하여 정의된 것일 수 있다. 일 실시예에 따른 개구부(PO)의 평면적은 패턴부(PB)의 평면적 이하일 수 있다.
본 발명에 따른 패턴 전극(PE)은 제1 전극(E1: 도 4a 참조)과 동일 층 상에 배치될 수 있다. 패턴 전극(PE)은 제1 전극(E1)과 동일한 물질을 포함할 수 있다. 즉, 패턴 전극(PE)은 제1 전극(E1)의 형성 과정 중 홀 영역(PA)에 도포되어 형성된 것일 수 있다.
본 발명에 따른 패턴 전극(PE) 상에는 제어 전하층(OL)이 배치될 수 있다. 홀 영역(PA)에 배치된 전하 제어층(OL)은 개구부(PO)와 비 중첩 하게 배치될 수 있다.
패턴부(PB)의 내측면들은 제2 방향(DR2)에서 제1 폭(W1)을 가진다. 개구부(PO)는 제2 방향(DR2)에서 제2 폭(W2)을 가진다. 일 실시예에서 제2 폭(W2)은 제1 폭(W1)보다 작을 수 있다. 따라서, 개구부(PO)를 제공하는 패턴 전극(PE)은 내측면(PB-S)로부터 돌출된 형상을 가짐으로써, 차단 홈(BR)은 언터 컷 형상을 가질 수 있다.
본 발명의 실시예에 따르면, 차단 홈(BR)이 형성된 표시 패널(DP)은 패턴 전극(PE) 및 전하 제어층(OL) 각각의 일부로 이루어진 팁 부(TP)를 포함한다. 팁 부(TP)는 패턴부(PB)의 내측면(PB-S)으로부터 돌출된 영역으로 정의 될 수 있다. 팁 부(TP)는 공정 과정 중 언더 컷에 의해 형성된 것일 수 있다. 패턴 전극(PE)은 상대적으로 전하 제어층(OL)보다 리지드 함으로써, 전하 제어층(OL)의 일부는 패턴부(PB)로 함몰되지 않고 패턴 전극(PE)에 의해 지지될 수 있다. 따라서, 패턴 전극(PE) 및 패턴 전극(PE) 상에 배치된 전하 제어층(OL) 각각의 일부는 차단 홈(BR)의 팁 부(TP)를 구성할 수 있다.
도 5b는 도 5a에 도시된 구성에 충진 부재(FM), 제1 무기층(LIL), 및 제2 무기층(UIL)를 추가하여 도시되었다.
제1 무기층(LIL)은 차단 홈(BR)의 내면을 커버할 수 있다. 따라서, 제1 무기층(LIL)은 차단 홈(BR)을 정의하는 구성들에 직접적으로 접촉한다.
충진 부재(FM)는 차단 홈(BR)에 배치된다. 보다 상세하게는 제1 무기층(LIL)에 의해 커버된 차단 홈(BR)의 내부에 배치된다.
충진 부재(FM)는 차단 홈(BR)의 내부을 둘러싸는 제1 무기층(LIL)과 접촉한다. 충진 부재(FM) 및 제1 무기층(LIL)은 제2 무기층(UIL)에 의해 커버된다. 예를 들어, 충진 부재(FM)의 상면(FM-U) 및 상면(FM-U)과 인접한 제1 무기층(LIL)의 상면(LIL-U)은 제2 무기층(UIL)에 의해 커버된다. 따라서, 일 실시예에 따르면 차단 홈(BR)과 인접한 제1 무기층(LIL) 의 상면(LIL-U)은 제2 무기층(UIL)과 직접 접촉된다.
본 발명의 충진 부재(FM)는 차단 홈(BR)의 내부에 배치되어 팁 부(TP)를 지지한다. 충진 부재(FM)가 팁 부(TP)를 지지함으로써 충격 강도가 향상된 표시 패널(DP)를 제공할 수 있다.
또한, 본 발명에 따른 표시 패널(DP)은, 차단 홈(BR)의 패턴부(PB)를 이루는 제2 절연층(IL2)의 상면의 일부(IL2-T) 및 패턴부(PB)로부터 돌출된 패턴 전극(PE)의 일부를 제1 무기층(LIL)으로 에워싸므로, 모듈 홀(HM)으로부터 유입되는 수분 및 산소를 차단할 수 있어 신뢰성이 향상된 표시 패널(DP)를 제공할 수 있다.
도 6a 내지 도 6c는 본 발명에 따른 표시 패널의 일 부분을 도시한 단면도이다. 도 1 내지 도 5b에 동일한 구성에 대하여는 유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 6a를 참조하면, 도 5a에 도시된 차단 홈(BR)과 달리, 패턴부(PB-1)는 제3 방향(DR3)을 따라 변화되는 너비를 가진 관통부로 제공될 수 있다. 패턴부(PB-1)는 내측면(PB-SC)을 포함한다.
도 6b를 참조하면, 본 발명의 일 실시예에 따르면, 도 5a에 도시된것과 달리, 유기 패턴(OL-P: 도 5a 참조)은 생략될 수도 있다. 따라서, 제1 무기층(LIL-2)은 차단 홈(BR-2)에 의해 노출되는 제 2 절연층(IL2-2)의 상면의 일부(IL2-T2)의 전면을 커버할 수 있다.
도 6c를 참조하면, 도 6b와 달리, 패턴 전극(PE-3)의 상면(PE-U3)은 제1 무기층(LIL-3)에 직접 배치될 수 있다. 따라서, 차단 홈(BR-3)과 인접한 패턴 전극(PE-3) 상에는 전하 제어층(OL)이 생략될 수 있다.
도 6a 내지 도 6c의 실시예는 제1 무기층(LIL-1, LIL-2, LIL-3)과 접촉하는 충진 부재(FM-1, FM-2, FM-3)를 도시하였으나, 이에 한정되는 것은 아니며, 도 5b의 실시예와 같이 충진 부재(FM-1, FM-2, FM-3)는 생략될 수도 있다.
도 7 내지 도 9b는 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 도시한 단면도이다. 도 1 내지 도 5b에 동일한 구성에 대하여는 유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 7을 참조하면, 일 실시예에 따른 표시 패널(DP-B)은 제2 차단 홈(BR2)을 더 포함한다. 제1 차단 홈(BR1)은 도 4a에 설명한 차단 홈(BR)과 대응될 수 있다. 일 실시예에 따른 홀 영역(PA)에는 유기층(OEL)의 일부가 중첩될 수 있다.
본 실시예에 따른 제2 차단 홈(BR2)은 평면상에서 제1 차단 홈(BR1)과 유기발광소자(ED) 사이에 배치될 수 있다. 제2 차단 홈(BR2)은 제1 차단 홈(BR1)과 이격되어 배치된다. 제2 차단 홈(BR2)은 제1 차단 홈(BR1)과 동일층에 형성될 수 있다. 따라서, 제2 차단 홈(BR2)은 층간 절연층(IH)을 관통하여 제2 절연층(IL2)의 일부를 노출 시키며 형성될 수 있다.
제2 차단 홈(BR2)의 내면은 제1 무기층(LIL)에 의해 커버될 수 있다. 제2 무기층(UIL)에 의해 커버된 제2 차단 홈(BR2)은 유기층(OEL)에 의해 충진될 수 있다. 따라서, 제1 차단 홈(BR1)에 배치된 충진 부재(FM)는 제2 차단 홈(BR2)에 충진된 유기층(OEL)과 동일한 물질을 포함한다. 층간 절연층(IH)가 관통됨에 따라 일부가 노출된 제2 절연층(IL2) 상에는 추가 패턴부(OL-P)가 배치될 수 있다.
도 8을 참조하면, 일 실시예에 따른 표시 패널(DP-C)은 제3 차단 홈(BR3)을 더 포함한다. 제1 차단 홈(BR1)은 도 4a에 설명한 차단 홈(BR)과 대응될 수 있다.
본 실시예에 따른 제3 차단 홈(BR3)은 모듈 홀(HM) 및 제1 차단 홈(BR1) 사이에 배치될 수 있다. 제3 차단 홈(BR3)은 제1 차단 홈(BR1)과 이격되어 배치된다.
제3 차단 홈(BR3)은 제1 차단 홈(BR1)과 동일층에 배치된다. 따라서, 제3 차단 홈(BR3)은 층간 절연층(IH)을 관통하여 제2 절연층(IL2)의 일부를 노출 시키며 형성될 수 있다.
제3 차단 홈(BR3)의 내면은 제1 무기층(LIL)에 의해 커버될 수 있다. 제3 차단 홈(BR3)의 내면을 커버하는 제1 무기층(LIL1)의 내면은 제2 무기층(UIL)에 의해 커버될 수 있다.
도 9a를 참조하면, 일 실시예에 따른 표시 패널(DP-D)은, 제1 차단 홈(BR1), 제2 차단 홈(BR2), 및 제3 차단 홈(BR3)을 더 포함한다. 제1 차단 홈(BR1)은 도 4a에 설명한 차단 홈(BR)과 대응되며, 제2 차단 홈(BR2) 및 제3 차단 홈(BR3)은 도 8의 제2 차단 홈(BR2) 및 도 9a의 제3 차단 홈(BR3)와 각각 대응될 수 있다. 설명의 편의를 위하여 충진 부재(FM) 및 차단 홈(BR)의 내부에 배치된 추가 패턴부(OL-P)를 생략하였다.
도 9b는 도 9a의 일 영역의 평면도를 도시하였다. 도 9b를 참조하면, 홀 영역(PA)은 모듈 홀(MH) 및 모듈 홀(HM)을 에워싸는 차단 홈들(BR1, BR2, BR3)이 정의된 영역일 수 있다. 일 실시예에 따른 표시 패널(DP)은 적어도 하나의 모듈 홀(MH)을 포함할 수 있다. 홀 영역(PA)에는 제1 내지 제3 차단 홈들(BR1, BR2, BR3)이 배치될 수 있다.
일 실시예에 따른 홀 영역(PA)은 제1 내지 제3 차단 홈들(BR1, BR2, BR3)을 에워싸는 원형상으로 정의될 수 있다. 홀 영역(PA)에는 유기층(OEL)의 일부가 중첩할 수 있다.
도시되지 않았으나, 도 7의 차단 홈들(BR1, BR2)에 관한 평면도는 도 9b의 표시 패널(DP-D)에서 모듈 홀(MH)과 인접한 제3 차단 홈(BR3)이 제거된 형상일 수 있다. 또한, 도 8의 차단 홈들(BR1, BR3)에 관한 평면도는 도 9b의 표시 패널(DP-D)에서 표시 영역(DA)에 배치된 제2 차단 홈(BR2)이 제거된 형상일 수 있다.도 7 내지 도 9a에는 단일의 제1 차단 홈(BR1) 내지 제3 차단 홈(BR3)을 도시하였으나, 이에 한정되는 것은 아니며, 제1 차단 홈(BR1) 내지 제3 차단 홈(BR3) 각각은 복수로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따른 표시 패널(DP-B, DP-C, DP-D)은, 제1 무기층(LIL)이 차단 홈들을 구성하는 제2 절연층(IL2)의 상면의 일부(IL2-T) 및 돌출된 패턴 전극(PE)의 일부와 직접적으로 접촉함으로써, 외부로부터 유입되는 수분 및 산소의 이동 경로를 차단할 수 있다. 따라서, 신뢰성이 향상된 표시 패널을 제공할 수 있다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 홀 영역들을 도시한 평면도들이다. 도 1 내지 도 9b에 동일한 구성에 대하여는 유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 10a 내지 도 10b에는 도 9b에 대응되는 제1 내지 제3 차단 홈들의 평면상에서 형상을 간략히 도시하였다. 도 10a 내지 도 10b에는 3개의 차단 홈들에 의해 형성된 폐곡선의 형상을 도시하였으나, 이에 한정되는 것은 아니며, 차단 홀의 개수에 따라 폐곡선의 개수 또한 변동될 수 있다. 도 10a에 도시된 것과 같이, 홀 영역(PA1)은 모듈 홀(MH-S1) 및 차단 홈들(BR1-S1, BR2-S1, BR3-S1)을 포함할 수 있다. 도 10a에 도시된 차단 홈들(BR1-S1, BR2-S1, BR3-S1)은 도 9b에 도시된 차단 홈들(BR1, BR2, BR3)과 각각 대응될 수 있다.
모듈 홀(MH-S1)은 평면상에서 다각 형상을 가질 수 있다. 본 실시예에서, 모듈 홀(MH-S1)은 사각형으로 도시되었다. 이때, 모듈 홀(MH-S1)은 다각 기둥 형상으로 구현된다. 제1 차단 홈(BR1-S1), 제2 차단 홈(BR2-S1), 및 제3 차단 홈(BR3-S1)은 서로 이격 되어 배치된다.
차단 홈들(BR1-S1, BR2-S1, BR3-S1)은 모듈 홀(MH-S1)의 가장자리를 따라 형성된다. 본 발명의 일 실시예에 따라, 차단 홈들(BR1-S1, BR2-S1, BR3-S1)은 모듈 홀(MH-S1)과 대응되는 형상을 가질 수 있다. 이에 따라, 차단 홈들(BR1-S1, BR2-S1, BR3-S1)은 모듈 홀(MH-S1)을 에워싸는 사각 폐곡선의 평면 형상을 가질 수 있다.
또는, 도 10b에 도시된 것과 같이, 홀 영역(PA2)은 서로 상이한 형상을 가진 모듈 홀(MH-S2) 및 차단 홈들(BR1-S2, BR2-S2, BR3-S2)을 포함할 수 있다. 도 10b에 도시된 차단 홈들(BR1-S2, BR2-S2, BR3-S2)은 도 9a에 도시된 차단 홈들(BR1, BR2, BR3)과 각각 대응될 수 있다.
모듈 홀(MH-S2)은 평면상에서 원 형상을 가진 것으로 도시되었다. 차단 홈들(BR1-S2, BR2-S2, BR3-S2)은 모듈 홀(MH-S2)과 평면상에서 상이한 형상을 가질 수 있다. 본 실시예에서, 차단 홈들(BR1-S2, BR2-S2, BR3-S2)은 사각 폐곡선의 평면 형상을 가진 것으로 도시되었다. 다만 이에 한정되는 것은 아니며, 차단 홈들(BR1-S2, BR2-S2, BR3-S2)은 모듈 홀(MH-S2)에 인접하여 배치된다면 다양한 형상을 가질 수 있으며, 모듈 홀(MH-S2)의 형상과 대응되는 형상으로 한정되지 않는다.
또는, 도 10c에 도시된 것과 같이, 홀 영역(PA3)은 서로 상이한 형상을 가진 모듈 홀(MH-S3) 및 차단 홈들(BR1-S3, BR2-S3, BR3-S3)을 포함할 수 있다. 도 10c에 도시된 차단 홈들(BR1-S3, BR2-S3, BR3-S3)은 도 9a에 도시된 차단 홈들(BR1, BR2, BR3)과 각각 대응될 수 있다. 이때, 차단 홈들(BR1-S3, BR2-S3, BR3-S3)은 평면상에서 팔각 폐곡선의 형상을 가진 것으로 도시되었다.
본 발명에 따르면, 차단 홈들(BR1-S3, BR2-S3, BS3-S3)은 평면상에서 갖는 폐곡선의 형상이 모듈 홀(MH-S3)의 평면상에서의 형상과 유사한 형상을 가질수록 차단 홈들(BR1-S3, BR2-S3, BS3-S3)과 모듈 홀(MH-S3) 사이의 공간의 면적은 감소될 수 있다. 이에 따라, 표시 영역(DA: 도 2a 참조) 내에 구비되는 홀 영역(PA3)이 차지하는 면적을 감소시킬 수 있어, 홀 영역(PA3)이 표시 영역(DA)에 미치는 영향을 저하시킬 수 있다.
도 11a 내지 도 11f는 본 발명의 일 실시예에 따른 표시 패널 제조 방법을 도시한 단면도 들이다. 도 1 내지 도 9a에 동일한 구성에 대하여는 유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 11a에 도시된 것과 같이, 베이스 기판(BS) 상에는 제1 절연층(IL1)이 도포될 수 있다. 제1 절연층(IL1)은 도4a에 도시된 것과 같이, 제1 절연층(IL1)은 제어 전극(CE) 및 반도체 패턴(SL) 사이에 형성될 수 있다. 따라서, 제1 절연층(IL1)은 제어 전극(CE)과 반도체 패턴(SL)을 전기적으로 절연 시킨다. 제2 절연층(IL2)은 제1 절연층(IL2) 상에 도포될 수 있다. 본 발명에 따른 제2 절연층(IL2)은 입력 전극(IE)과 출력 전극(OE) 및 제어 전극(CE) 사이에 형성될 수 있다. 따라서, 제2 절연층(IL2)은 입력 전극(IE)과 출력 전극(OE) 및 제어 전극(CE)을 전기적으로 절연 시킨다.
본 발명에 따른 초기 층간 절연층(IHA)은 제2 절연층(IL2) 상에 형성될 수 있다. 평면상에서 초기 층간 절연층(IHA)은 홀 영역(PA)의 일부와 중첩하게 형성될 수 있다. 따라서, 초기 층간 절연층(IHA)은 표시 영역(DA)에서부터 홀 영역(PA)의 일부까지 연장되어 형성될 수 있다. 이에 따라, 초기 층간 절연층(IHA) 중 홀 영역(PA)에 중첩하는 일 부분을 에싱공정에 의해 제거할 수 있다. 본 발명에 따른 에싱 공정은 플라즈마 에싱(plasma ashing) 공정을 이용할 수 있다.
이후, 도 11b에 도시된 것과 같이, 베이스 기판(BS) 상에는 패턴 전극(PE)이 형성될 수 있다. 패턴 전극(PE) 상에는 전하 제어층(OL)이 도포될 수 있다. 본 실시예에 따른 패턴 전극(PE) 및 전하 제어층(OL)은 도 4a에 도시된 박막 트랜지스터(TR)를 이루는 구성 동일한 물질을 포함할 수 있다.
패턴 전극(PE)은 도 4a의 층간 절연층(IH) 상에 제1 전극(E1)을 증착하는 공정 중 형성된 것을 수 있다. 전하 제어층(OL)은 유기물을 증착하여 형성될 수 있다. 즉, 패턴 전극(PE) 및 전하 제어층(OL)은 표시 영역(DA) 및 홀 영역(PA)에 증착됨으로써 형성된 것일 수 있다. 전하 제어층(OL)은 제2 절연층(IL2)의 상면의 일부(IL2-T)의 적어도 일부에 증착되어 추가 패턴부(OL-P)가 형성될 수 있다.
본 실시예에는 전하 제어층(OL)과 동일 물질을 포함하는 추가 패턴부(OL-P)를 도시하였으나, 이에 한정되는 것은 아니며, 유기발광소자(ED)의 증착하는 과정 중 제공되는 증착 물질이면 이에 한정되지 않는다. 유기물 증착은 이방성을 가진다. 이에 따라, 유기물 중 일부는 내부 공간에 증착되어 패턴을 형성할 수 있다. 패턴은 제어층으로부터 단절된 형상을 가질 수 잇다. 다만, 이는 예시적으로 도시한 것이고, 증착 공정의 시간, 속도 등에 따라, 패턴은 생략될 수도 있다.
이후, 도 11c에 도시된 것과 같이, 적어도 하나의 차단 홈(BR)이 형성된 예비 패널(DPA)을 제공된다.
차단 홈(BR)은 전하 제어층(OL), 패턴 전극(PE), 및 층간 절연층(IH)이 언더 컷 된 형상을 가질 수 있다. 차단 홈(BR)은 홀 영역(PA)과 중첩한다. 차단 홈(BR)은 식각이나 레이저 공정에 의해 형성될 수 있다. 예를 들어 식각 공정을 이용하는 경우, 식각 속도 차이에 의해 언더 컷 형상이 형성될 수 있다. 예를 들어, 레이저 공정을 이용하는 경우, 레이저 파장에 대한 반응성 차이에 의해 언더 컷 형상이 형성될 수 있다. 다만 이는 예시적으로 설명한 것이며, 무기물질 및/또는 유기물질을 제거하는 방법이면 어느 하나에 한정되지 않는다.
이후, 도 11d에 도시된 것과 같이, 제1 무기층(LIL)을 형성한다. 제1 무기층(LIL)은 화학 기상 증착(chemical vapor deposition)을 통해 베이스 기판(BS)의 전면적으로 형성될 수 있다. 무기층의 증착은 등방성을 가진다. 이에 따라, 차단 홈(BR)의 내부는 제1 무기층(LIL)에 의해 에워싸일 수 있다. 이에 따라, 차단 홈(BR)과 중첩하는 제 제1 무기층(LIL)은 차단 홈(BR)과 직접 접촉될 수 있다. 제1 무기층(LIL)은 언더컷 된 부분들에 접촉하여 안정적으로 형성될 수 있다
이후, 도 11e에 도시된 것과 같이, 제1 무기층(LIL)의 전면이 커버되도록 유기 물질을 도포하여 예비 유기층(OEL-A)을 형성할 수 있다. 예비 유기층(OEL-A)은 잉크젯 공정을 통해 형성될 수 있다. 이에 따라, 유기 물질은 액상으로 제공될 수 있으며, 유기 물질의 점도 등을 기반으로 차단 홈(BR)을 충진 시키며 도포될 수 있다.
이후, 도 11f에 도시된 것과 같이, 예비 유기층(OEL-A)의 일부분을 제거하여 유기층(OEL) 및 충진 부재(FM)를 형성할 수 있다. 예비 유기층(OEL-A)의 일부분의 제거는 에싱 공정에 의해 제거될 수 있다. 본 발명에 따른 에싱 공정은 플라즈마 에싱(plasma ashing) 공정을 이용할 수 있다. 에싱 공정에 의해 유기층(OEL)과 충진 부재(FM) 이외의 부분은 제거된다.
이에 따라, 홀 영역(PA)에 존재하던 예비 유기층(OEL-A) 중 차단 홈(BR)에 충진된 부분을 제외한 부분은 제거될 수 있다. 따라서, 홀 영역(PA) 중 차단 홈(BR)에 인접하는 제1 무기층(LIL) 상에는 예비 유기층(OEL-A)이 잔존하지 않는다. 에싱 공정 이후, 표시 영역(DA)에 대응되는 예비 유기층(OEL-A)은 봉지층(TFE)의 일 구성인 유기층(OEL)으로 형성될 수 있다
이후, 도 11g에 도시된 것과 같이, 베이스 기판(BS) 상에는 무기물을 포함한 제2 무기층(UIL)이 증착될 수 있다. 제2 무기층(UIL)은 화학 기상 증착(chemical vapor deposition)을 통해 베이스 기판(BS)의 전면에 형성될 수 있다. 제2 무기층(UIL)은 베이스 기판(BS)의 전면에 도포되어 유기층(OEL) 및 충진 부재(FM)가 커버되도록 형성될 수 있다. 제2 무기층(UIL)은 충진 부재(FM)의 상면(FM-U)과 접촉할 수 있다.
한편, 상술한 바와 같이, 차단 홈(BR)에 인접한 예비 유기층(OEL-A)이 에싱에 의해 제거됨에 따라, 제2 무기층(UIL)은 차단 홈(BR)에 인접하는 제1 무기층(LIL)의 상면(LIL-U)과 접촉되도록 형성될 수 있다. 이에 따라, 차단 홈(BR)에 인접하는 영역에서의 산소 빛 수분의 이동 경로가 용이하게 차단될 수 있다.
이후, 도 11h에 도시된 것과 같이, 표시 영역(DA)의 홀 영역(PA)과 중첩하는 영역에 모듈 홀(HM)이 형성될 수 있다. 모듈 홀(HM)은 화소층(PL: 도 4a 참조)을 형성하는 과정 중 일 공정과 동일 공정에 의해 형성될 수 있다. 모듈 홀(HM)은 베이스 기판의 끝 단(BS-E), 제1 절연층의 끝 단(IL1-E), 제2 절연층의 끝 단(IL2-E), 전하 제어층의 끝 단(OL-E), 제1 무기층의 끝 단(LIL-E), 제2 무기층의 끝 단(UIL-E)들이 각각이 정렬된 내면(GE)으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널 제조 방법은 봉지층(TFE)을 형성하는 유기층(OEL)을 형성하는 과정과 동시에 차단 홈(BR)의 내부을 지지하는 충진 부재(FM)를 형성함으로써 공정 효율을 증대시킬 수 있다. 또한, 상대적으로 강도가 약한 언더 컷 형성의 차단 홈(BR)의 내부를 지지함으로써 충격 강도가 향상된 표시 패널을 제공할 수 있다. 또한, 모듈 홀(HM)과 인접한 제1 무기층(LIL) 및 제2 무기층(UIL)은 서로 접촉하여 형성됨으로써 외부로부터 유입되는 수분 빛 산소를 보다 효율적으로 차단할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DP: 표시 패널 PA: 홀 영역
MH: 모듈 홀 BR: 차단 홈
DMP: 격벽 부재 FM: 충진 부재
OL: 전하 제어층 TP: 팁 부

Claims (20)

  1. 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판;
    상기 베이스 기판 상에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터를 커버하고 패턴부가 정의된 층간 절연층, 상기 층간 절연층 및 상기 베이스 기판 사이에 배치되는 하부 절연층, 및 상기 층간 절연층 상에 배치되고 상기 패턴부와 중첩하는 개구부가 정의된 무기 패턴층을 포함하는 박막 소자층(thin element layer);
    상기 표시 영역에 배치되며 상기 박막 트랜지스터에 연결된 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 발광층 및 전하 제어층을 포함하는 공통층을 포함하는 유기발광소자;
    상기 박막 소자층 상에 배치되고, 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하는 봉지층; 및
    상기 베이스 기판의 배면에서부터 상기 봉지층의 상면까지 관통하여 상기 표시 영역에 정의된 모듈 홀을 포함하고,
    상기 패턴부는 상기 하부 절연층의 상면의 일부를 노출시키고, 상기 개구부와 함께 상기 모듈 홀의 적어도 일부를 둘러싸는 제1 차단 홈을 형성하고,
    상기 공통층은 상기 제1 차단 홈에 의해 단선된 표시 패널.
  2. 제1 항에 있어서,
    상기 박막 트랜지스터는 상기 베이스 기판 상에 배치되는 반도체 패턴, 상기 반도체 패턴과 이격되며 평면상에서 중첩하는 제어 전극, 서로 이격되어 배치되며 각각이 상기 반도체 패턴과 접속되는 입력 전극 및 출력 전극을 포함하며,
    상기 하부 절연층은,
    상기 제어 전극 및 상기 반도체 패턴 사이에 배치되는 제1 절연층, 및 상기 제1 절연층 상에 배치되어 상기 제어 전극을 커버하는 제2 절연층을 포함하며,
    상기 제2 절연층의 상면은 상기 하부 절연층의 상면을 제공하는 것을 특징으로 하는 표시 패널.
  3. 제1 항에 있어서,
    상기 개구부를 정의하는 상기 무기 패턴층의 측면은 상기 패턴부의 중심을 향하는 방향으로 돌출되고,
    상기 제1 차단 홈은 언더 컷 형상을 가지고,
    상기 제1 차단 홈의 내면은,
    상기 제1 무기층에 의해 커버되는 것을 특징으로 하는 표시 패널.
  4. 제1 항에 있어서,
    상기 무기 패턴층은 제1 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 패널.
  5. 제1 항에 있어서,
    상기 제1 차단 홈은 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 것을 특징으로 하는 표시 패널.
  6. 제1 항에 있어서,
    평면상에서 상기 제1 차단 홈과 이격되어 상기 제1 차단 홈과 상기 유기발광소자 사이에 정의되고, 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면의 일부를 노출시키는 제2 차단 홈을 더 포함하고,
    상기 제2 차단 홈의 내면은 상기 제1 무기층에 의해 커버되고,
    상기 제2 차단 홈의 상기 내면을 커버하는 상기 제1 무기층에 상기 유기층이 배치된 것을 특징으로 하는 표시 패널.
  7. 제1 항에 있어서,
    평면상에서 상기 제1 차단 홈과 이격되어 상기 모듈 홀과 상기 제1 차단 홈 사이에 정의되고, 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면의 일부를 노출시키는 제3 차단 홈을 더 포함하고,
    상기 제3 차단 홈의 내면은 상기 제1 무기층에 의해 커버되고,
    상기 제3 차단 홈의 상기 내면을 커버하는 상기 제1 무기층은 상기 제2 무기층에 의해 커버되는 것을 특징으로 하는 표시 패널.
  8. 제1 항에 있어서,
    상기 제1 차단 홈의 내면은 상기 제1 무기층에 의해 커버되고,
    상기 제1 차단 홈의 상기 내면을 커버하는 상기 제1 무기층에 배치된 충진 부재를 더 포함하고,
    상기 충진 부재는 유기물을 포함하는 것을 특징으로 하는 표시 패널.
  9. 제8 항에 있어서,
    상기 제2 무기층은,
    상기 개구부의 의해 노출된 상기 충진 부재의 상면과 상기 충진 부재의 상기 상면과 인접한 상기 제1 무기층을 커버하는 것을 특징으로 하는 표시 패널.
  10. 제1 항에 있어서,
    상기 베이스 기판은,
    유리, 플라스틱, 금속 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시 패널.
  11. 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판;
    상기 표시 영역에 배치되며 제1 전극 상기 제1 전극 상에 배치된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고 발광층 및 전하 제어층을 포함하는 공통층을 포함하는 유기발광소자;
    상기 유기발광소자와 연결된 박막 트랜지스터, 상기 제1 전극이 배치되며 상기 박막 트랜지스터 및 상기 유기 발광 소자 사이에 배치되고 패턴부가 정의된 층간 절연층, 상기 베이스 기판 및 상기 층간 절연층 사이에 배치되는 하부 절연층, 상기 층간 절연층 상에 배치되고 상기 패턴부와 중첩하는 개구부가 정의된 무기 패턴층을 포함하는 박막 소자층(thin element layer);
    상기 박막 소자층 상에 배치되고, 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하는 봉지층;
    상기 베이스 기판의 배면에서부터 상기 봉지층의 상면까지 관통하여 상기 표시 영역에 정의된 모듈 홀; 및
    상기 모듈 홀과 중첩하는 전자 모듈을 포함하고,
    상기 패턴부는 상기 층간 절연층을 관통하여 상기 하부 절연층의 상면 일부를 노출시키고, 상기 개구부와 함께 상기 모듈 홀의 적어도 일부를 둘러싸는 차단 홈을 형성하고,
    상기 무기 패턴층은 상기 제1 전극과 동일 물질을 포함하는 전자 장치.
  12. 제11 항에 있어서,
    상기 공통층은 상기 차단 홈에 의해 단선된 것을 특징으로 하는 전자 장치.
  13. 제11 항에 있어서,
    단면상에서 상기 개구부의 폭은 상기 패턴부의 폭보다 작은 것을 특징으로 하는 전자 장치.
  14. 제11 항에 있어서,
    상기 개구부를 정의하는 상기 무기 패턴층의 측면은 상기 패턴부의 중심을 향하는 방향으로 돌출되고,
    상기 차단 홈은 언더 컷 형상을 가지고,
    상기 차단 홈의 내면은,
    상기 제1 무기층에 의해 커버되는 것을 특징으로 하는 전자 장치.
  15. 제11 항에 있어서,
    상기 모듈 홀의 내면은,
    관통된 상기 베이스 기판의 끝 단, 및
    상기 베이스 기판의 상기 끝 단과 정렬된 하부 절연층, 제1 무기층, 및 제2 무기층 각각의 끝 단으로 정의된 것을 특징으로 하는 전자 장치.
  16. 제11 항에 있어서,
    상기 차단 홈의 내면은 상기 제1 무기층에 의해 커버되고,
    상기 차단 홈의 상기 내면을 커버하는 상기 제1 무기층에 배치된 충진 부재를 더 포함하고,
    상기 충진 부재는 유기물을 포함하는 것을 특징으로 하는 전자 장치.
  17. 제11 항에 있어서,
    상기 차단 홈은 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 것을 특징으로 하는 전자 장치.
  18. 제11 항에 있어서,
    상기 전자 모듈은,
    음향출력 모듈, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 전자 장치.
  19. 평면상에서 홀 영역을 포함하는 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판 중 상기 표시 영역에 복수의 절연층들을 포함하는 화소를 포함하는 박막 소자층을 형성하는 단계;
    상기 홀 영역에 중첩하는 상기 절연층들 중 어느 하나의 일 부분을 제거하여 차단 홈을 형성하는 단계;
    상기 박막 소자층 및 상기 차단 홈의 내면이 커버되도록 제1 무기층을 증착하는 단계;
    상기 차단 홈을 충진 시키며 상기 박막 소자층이 커버되도록, 상기 제1 무기층 상에 유기물을 도포하여 예비 유기층을 형성하는 단계;
    상기 예비 유기층 중 화소 및 차단 홈에 중첩하는 부분 이외의 영역을 제거하여 상기 화소를 커버하는 유기층 및 상기 차단 홈에 배치된 패턴부를 형성하는 단계;
    상기 베이스 기판의 전면에 형성되고 상기 유기층 및 패턴부를 커버하는 제2 무기층을 형성하는 단계; 및
    상기 차단 홈에 의해 에워싸인 영역에 상기 베이스 기판을 관통하여 모듈 홀을 형성하는 단계를 포함하는 표시 패널 제조 방법.
  20. 제19 항에 있어서,
    상기 박막 소자층은,
    박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 유기발광소자를 포함하고,
    상기 차단 홈은,
    상기 유기발광소자 및 상기 박막 트랜지스터 사이에 배치된 절연층의 일부가 제거되어 형성되는 것을 특징으로 하는 표시 패널 제조 방법.
KR1020180089154A 2018-07-31 2018-07-31 표시 패널 및 이의 제조 방법 KR102663905B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180089154A KR102663905B1 (ko) 2018-07-31 2018-07-31 표시 패널 및 이의 제조 방법
EP19843445.8A EP3832748A4 (en) 2018-07-31 2019-06-04 DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF
PCT/KR2019/006691 WO2020027418A1 (ko) 2018-07-31 2019-06-04 표시 패널 및 이의 제조 방법
CN201980050404.2A CN112913043A (zh) 2018-07-31 2019-06-04 显示面板及其制造方法
US17/255,726 US11937454B2 (en) 2018-07-31 2019-06-04 Display panel and method for manufacturing the same
KR1020240058060A KR20240069694A (ko) 2018-07-31 2024-04-30 표시 패널 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089154A KR102663905B1 (ko) 2018-07-31 2018-07-31 표시 패널 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240058060A Division KR20240069694A (ko) 2018-07-31 2024-04-30 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200014462A KR20200014462A (ko) 2020-02-11
KR102663905B1 true KR102663905B1 (ko) 2024-05-09

Family

ID=69231918

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180089154A KR102663905B1 (ko) 2018-07-31 2018-07-31 표시 패널 및 이의 제조 방법
KR1020240058060A KR20240069694A (ko) 2018-07-31 2024-04-30 표시 패널 및 이의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240058060A KR20240069694A (ko) 2018-07-31 2024-04-30 표시 패널 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US11937454B2 (ko)
EP (1) EP3832748A4 (ko)
KR (2) KR102663905B1 (ko)
CN (1) CN112913043A (ko)
WO (1) WO2020027418A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
US11475804B2 (en) * 2019-07-26 2022-10-18 Au Optronics Corporation Display panel having an auxiliary layer overlapped with a bendable region
CN110676302B (zh) * 2019-11-20 2021-09-17 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US11271057B2 (en) * 2020-02-12 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN111326559B (zh) * 2020-02-28 2023-09-29 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN111725439B (zh) * 2020-06-11 2022-11-01 武汉华星光电半导体显示技术有限公司 一种oled显示面板的制备方法
JP7442419B2 (ja) * 2020-10-29 2024-03-04 東京エレクトロン株式会社 有機ｅｌパネルの製造方法
CN113823668B (zh) * 2021-09-18 2023-11-24 合肥维信诺科技有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148856A1 (en) 2015-11-20 2017-05-25 Samsung Display Co., Ltd Organic light-emitting display and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947627B2 (en) 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
KR102362093B1 (ko) * 2015-03-23 2022-02-11 삼성디스플레이 주식회사 표시 장치
US20170026553A1 (en) 2015-07-24 2017-01-26 Apple Inc. Displays With Camera Window Openings
KR102326069B1 (ko) 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102446425B1 (ko) 2015-11-17 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102457252B1 (ko) 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102421577B1 (ko) 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102605208B1 (ko) 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102103962B1 (ko) 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR20180055941A (ko) * 2016-11-16 2018-05-28 삼성디스플레이 주식회사 통합 센서를 갖는 플렉서블 표시장치 및 그의 제조방법
US11063237B2 (en) 2016-12-02 2021-07-13 Samsung Display Co., Ltd. Flexible organic light-emitting display device and method of manufacturing the same
KR102083646B1 (ko) 2017-08-11 2020-03-03 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102520016B1 (ko) 2018-02-02 2023-04-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102583898B1 (ko) 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR20220127413A (ko) * 2021-03-10 2022-09-20 삼성디스플레이 주식회사 표시 장치
KR20230020039A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148856A1 (en) 2015-11-20 2017-05-25 Samsung Display Co., Ltd Organic light-emitting display and method of manufacturing the same

Also Published As

Publication number Publication date
US11937454B2 (en) 2024-03-19
CN112913043A (zh) 2021-06-04
EP3832748A4 (en) 2022-10-05
KR20200014462A (ko) 2020-02-11
KR20240069694A (ko) 2024-05-20
WO2020027418A9 (ko) 2020-05-22
US20210273026A1 (en) 2021-09-02
WO2020027418A1 (ko) 2020-02-06
EP3832748A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
KR102663905B1 (ko) 표시 패널 및 이의 제조 방법
KR102583898B1 (ko) 표시 패널 및 이의 제조 방법
US11574973B2 (en) Method of manufacturing display panel and display apparatus including the display panel
KR102612036B1 (ko) 표시 패널 및 이를 포함한 전자 장치
KR102610254B1 (ko) 전자 패널 및 이의 제조 방법
KR102520016B1 (ko) 표시 패널 및 이를 포함하는 전자 장치
CN111258444B (zh) 电子面板和包括该电子面板的电子装置
KR102609418B1 (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널의 제조 방법
KR102581273B1 (ko) 전자 장치
KR102570864B1 (ko) 전자 장치
KR20230161384A (ko) 입력 감지 유닛을 포함하는 표시 장치
KR20200051075A (ko) 표시 패널 및 이를 포함하는 전자 장치
JP7348267B2 (ja) 表示装置
CN112397557A (zh) 电子面板和包括电子面板的电子设备
KR20200085638A (ko) 표시 장치, 그 제조 방법, 및 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant