KR20190126929A - 동축 전송 라인 구조 - Google Patents

동축 전송 라인 구조 Download PDF

Info

Publication number
KR20190126929A
KR20190126929A KR1020197031807A KR20197031807A KR20190126929A KR 20190126929 A KR20190126929 A KR 20190126929A KR 1020197031807 A KR1020197031807 A KR 1020197031807A KR 20197031807 A KR20197031807 A KR 20197031807A KR 20190126929 A KR20190126929 A KR 20190126929A
Authority
KR
South Korea
Prior art keywords
electrically conductive
conductive layers
conductor section
micro vias
layers
Prior art date
Application number
KR1020197031807A
Other languages
English (en)
Other versions
KR102239468B1 (ko
Inventor
안젤로 엠. 푸젤라
랜스 에이. 아우르
노만 아르멘다리즈
도날드 에이. 보짜
존 비. 프란시스
필립 엠. 헤널트
랜달 더블유. 오베를
수잔 씨. 트룰리
디미트리 자르크
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20190126929A publication Critical patent/KR20190126929A/ko
Application granted granted Critical
Publication of KR102239468B1 publication Critical patent/KR102239468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B11/00—Communication cables or conductors
    • H01B11/18—Coaxial cables; Analogous cables having more than one inner conductor within a common outer conductor
    • H01B11/20—Cables having a multiplicity of coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B11/00—Communication cables or conductors
    • H01B11/18—Coaxial cables; Analogous cables having more than one inner conductor within a common outer conductor
    • H01B11/1808—Construction of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/103—Hollow-waveguide/coaxial-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/005—Manufacturing coaxial lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

입력 접점과 출력 접점을 갖는 중심 도체 섹션 - 상기 출력 접점은 입력 접점 보다 크고, 상기 중심 도체는 상기 입력 접점에서부터 상기 더 큰 출력 접점까지의 전도 전이까지 상기 입력 접점에서부터 더 큰 출력 접점까지 점진적으로 증가되는 크기의 복수의 상이한 기하학적 형상의 전기 전도층을 갖는, 상기 전기 전도층은 유전체 층을 통하여 중심으로 통과하는 엇갈리는 마이크로 비아에 의해 전기적으로 상호 연결된 -; 및(B) 유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연되는 외측 도체 섹션을 갖는 동축 전송 라인 구조.

Description

동축 전송 라인 구조
본 발명은 일반적으로 동축 전송 라인 구조(coaxial transmission line structure)에 관한 것으로, 보다 상세하게는 동축 전송 라인 구조를 위한 내측 및 외측 도체를 형성하는 마이크로 비아(microvia)를 갖는 동축 전송 라인 구조에 관한 것이다.
당 업계에 공지된 바와 같이, 마이크로 비아는 다층 회로 보드에서 층 사이의 전기적 연결을 생성하기 위해 레이저에 의해 미세한 구멍이 뚫린다. 마이크로 비아는 전형적으로 종횡비 ≤ 1:1로 채워진 고체 구리이고, 여기서 종횡비 = 마이크로 비아 높이를 마이크로 비아 직경(마이크로 비아 홀의 상단에서 취함)으로 나눈 것이다. 마이크로 비아는 RF, 전력 및 논리 신호 전송 라인을 미세 피치, 높은 핀 수의 능동 MMIC(모노리식 마이크로파 집적 회로(monolithic microwave integrated circuit)), ASIC 및 플라스틱 쿼드 플랫 패키지(plastic quad flat package)에 연결하는 데 사용된다. 마이크로 비아 인터커넥트 기술은 다음을 가능하게 한다: 인쇄 배선 기판(PWB) 상의 고밀도 컴포넌트 레이아웃. 마이크로 비아는 컴포넌트 신호 패드(예를 들어, MMIC 및/또는 수동 컴포넌트)에 대한 직접적인 솔더 리플로우 상호 접속을 사용할 수 있고; 도금된 관통 구멍(PTH)에서 "팬 아웃(fan-out)" 패드를 제거: 기생 인덕턴스(parasitic inductance) 감소: RF 및 고속 디지털 신호에 중요.
많은 응용 분야에서 MMIC(Microwave Monolithic Integrated Circuit)의 전기 출력을 더 큰 마이크로파 컴포넌트에 연결해야 한다. 또한 때때로 이러한 컴포넌트에 전원 및 논리 신호를 공급해야 한다. 동축 커넥터를 사용하여 MMIC와 마이크로파 컴포넌트를 연결하려면 멀티 레벨 인쇄 회로 기판(PCB)이 필요할 수 있다. 중심 동축 커넥터의 한 쪽 끝은 솔더볼에 연결되고 다른 쪽 끝은 훨씬 더 큰 접촉 패드에 연결된다. 예를 들어, MMIC의 솔더볼은 직경이 0.006 인치이고 마이크로파 컴포넌트에 연결하기 위한 접촉 패드는 직경이 0.066 인치 일 수 있다.
본 발명의 개시에 따르면, 동축 전송 라인 구조(coaxial transmission line structure)는:(A) 입력 접점(input contact)과 출력 접점(output contact)을 갖는 중심 도체 섹션(center conductor section) - 상기 출력 접점은 입력 접점 보다 크고, 상기 중심 도체는 상기 입력 접점에서부터 상기 더 큰 출력 접점까지의 전도 전이(conductor transition)까지 상기 입력 접점에서부터 더 큰 출력 접점까지 점진적으로 증가되는 크기의 복수의 전기 전도층(conductive layer)을 갖는, 상기 전기 전도층은 유전체 층(dielectric layer)을 통하여 중심으로 통과하는 엇갈리는 마이크로 비아(microvia)에 의해 전기적으로 상호 연결된 -; 및 (B) 유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연되는 외측 도체(outer conductor) 섹션을 갖도록 제공된다.
일 실시예에서, 동축 전송 라인 구조는: 유전체 층을 통과하는 엇갈린 마이크로 비아에 의해 전기적으로 상호 연결된 제1 복수의 전기 전도층의 내측 부분을 갖는 중심 도체 섹션; 및 외측 도체 섹션을 갖도록 제공된다. 외측 도체 섹션은 유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연된다. 외측 도체 섹션은 전기 전도층의 외측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제2 복수의 엇갈린 마이크로 비아; 외측 부분은 내측 부분으로부터 유전적으로 이격되어 있다. 전기 전도층 중 하나의 내측 부분은 상기 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는다.
일 실시예에서, 전기 전도층 중 하나의 내측 부분은 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는다.
일 실시예에서, 동축 전송 라인 구조는; 중심 도체 섹션; 수직으로 위치된 유전체 층의 스택; 복수의 전기 전도층 - 상기 다수의 전기 전도층 각각은 상기 수직으로 위치된 유전체 층의 스택 중 대응하는 것의 일부 상에 배치되는 -; 수직으로 위치된 유전체 층의 스택에 의해 중심 도체 섹션 주위에 배치되고, 중심 도체 섹션과 동축이며, 중심 도체 섹션과 전기적으로 절연되는 외측 도체 섹션;을 갖도록 제공된다. 중심 도체 섹션은: 복수의 전기 전도층의 내측 부분; 중심 입력 접점과 중심 출력 단자 사이에서 복수의 전기 전도층의 내측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제1 복수의 엇갈린 마이크로 비아를 포함한다. 외측 도체 섹션은: 복수의 전기 전도층의 외측 부분; 복수의 전기 전도층의 외측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제2 복수의 엇갈린 마이크로 비아를 포함한다. 복수의 전기 전도층 중 하나의 내측 부분은 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는다.
이러한 구성으로, 형상은 중심 도체 섹션과 외측 도체 및 신호 전송 라인 사이의 기생 인덕턴스 및 용량성 커플링을 최소화한다.
일 실시예에서, 제1 복수의 전기 전도층 중 하나의 기하학적 형상은 타원형이고 제1 복수의 전기 전도층 중 다른 하나의 기하학적 형상은 원형이다.
일 실시예에서, 제2 복수의 전기 전도 비아는 중심 도체 섹션 둘레에 원주로 배치된다.
일 실시예에서, 수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제1 복수의 마이크로 비아에서 마이크로 비아는 수직으로 위치된 유전체 층의 스택 중 하부 하나를 통과하는 마이크로 비아로부터 오프셋 된다.
일 실시예에서, 수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제2 복수의 마이크로 비아에서 마이크로 비아는 수직으로 위치된 유전체 층의 스택 중 하부 하나를 통과하는 마이크로 비아로부터 오프셋 된다.
본 개시의 하나 이상의 실시예들의 세부 사항은 첨부 도면 및 아래의 설명에서 설명된다. 본 개시의 다른 특징, 목적 및 이점은 상세한 설명 및 도면 및 청구 범위로부터 명백할 것이다.
도 1은 본 개시에 따른 동축 전송 라인 구조의 평면도이다.
도 1a 내지 도 1c는 도 1의 동축 전송 라인 구조의 단면도로서, 이러한 단면도는 본 개시에 따른 도 1에서 각각 라인 1A-1A, 1B-1B 및 1C-1C를 따라 취해진다;
도 2는 본 개시에 따른 도 1의 동축 전송 라인 구조의 중심 도체 섹션의 평면도이다;
도 2a 내지 2c는 도 2의 동축 전송 라인 구조의 중심 도체 섹션의 단면도로서, 이러한 단면도는 본 개시에 따른 도 2에서 각각 라인 2A-2A, 2B-2B 및 2C-2C를 따라 취해진다;
도 2d는 도 1의 동축 전송 라인 구조의 중심 도체 섹션에 사용된 전도층의 배열을 도시한 분해 단순화된 사시도이다;
도 3 및 도 3a는 본 발명에 따른 도 1의 동축 전송 라인 구조의 외측 전도 구조를 보다 상세하게 각각 도시한 평면도 및 단면도이며, 도 3a의 단면은 도 3의 라인 3A-3A를 따라 취해진다; 및
도 4 및 도 4a, 도 4b는 본 발명에 따른 도 1의 동축 전송 라인 구조의 외측 전도 구조를 보다 상세하게 각각 도시한 평면도 및 단면도이며, 도 4a의 단면도는 도 3의 라인 4A-4A를 따라 취해진다.
다양한 도면에서 유사한 참조 부호는 유사한 요소를 나타낸다.
이제 도 1 및 도 1a 내지 도 1c를 참조하면, 중심 도체 섹션(center conductor section)(12)(도 2 및 도 2a 내지 도 2d에 더 명확하게 도시됨); 및 수직으로 위치된 유전체 층(dielectric layer)(16a-16c)의 스택에 의해 중심 도체 섹션(12) 주위에 동심으로, 동축(coaxial)으로 그리고 전기적으로 절연된 외측 도체 섹션(outer conductor section)(14)(도 3 및 도 3a에 보다 명확하게 도시됨); 및 중심 도체 섹션(12)과 외측 도체 섹션(14) 사이에 배치된 비아(32a-32j)를 갖는, 도 4, 도 4a 및 도 4b와 관련하여 더 상세히 설명되는 중간 전기 도체 차폐 구조체(intermediate electrical conductor shielding structure)(30)를 갖는 동축 전송 라인 구조(coaxial transmission line structure)(10)가 도시된다.
보다 구체적으로, 유전체 층(dielectric layer)(16a)의 상부 표면의 일부 상에는 중심의 입력 접점(input contact)(19) 및 유전체 층(16a)에 의해 입력 접점(19)으로부터 유전적으로 분리된 상부 전도 접지면(18a)이 배치된다. 유전체 층(16b 및 16c)의 상부 표면 부분에는 도시된 바와 같이 각각 전기 전도층(18b 및 18c)이 배치된다. 유전체 층(16c)의 하부의 일부 상에는 하부의 전도 접지면 층(ground plane layer)(18d) 및 출력 접점(output contact)(21)의 베이스 부분(base portion)(21b)의 층(18e)이 배치된다.
먼저, 도시되지 않은 MMIC의 솔더볼(solder ball)과 접촉할 수 있고 따라서 0.006 인치 내지 0.008 인치 범위의 직경을 가질 수 있는 입력 접점(19)은, 예를 들어 도시되지 않은 서큘레이터(circulator)와 같은 논리 신호선 및 전력선을 갖는 도시되지 않은 인쇄 배선 기판(PWB)에 장착되는 다른 RF 컴포넌트와 접촉하기 위해 일반적으로 0.034 인치에서 0.044 인치 범위에 있을 수 있는 출력 접점(21)의 직경보다 훨씬 작다는 점에 주목한다. 따라서, 중심 도체 섹션(12)은 입력 접점(19)으로부터 출력 접점(21)으로 점진적으로 증가하는 크기를 갖는 복수의 전기 전도층(18bI 및 18cI)을 포함함으로써 입력 접점(19)을 더 큰 출력 접점(21)으로 전이시키고; 전기 전도층(18bI 및 18cI)은 도시된 바와 같이 입력 접점(19), 복수의 전기 전도층(18bI, 18cI) 및 출력 접점(21)의 베이스 부분(21b)의 전도층(18e)을 전기적으로 상호 연결하기 위해 유전체 층(16a-16c)을 통과하는 엇갈린 마이크로 비아(20a-20g)에 의해 전기적으로 상호 연결된다.
또한, 복수의 전기 전도층(18b, 18c)의 각각의 내측 부분(18bI, 18cI) 및 중심 도체 섹션(12)의 일부인 층(18e)은 전기 전도층(18b 및 18c) 각각의 외측 부분(18bO, 18cO)과 유전적으로 분리되어 있음에 유의한다. 전기 전도층(18b 및 18c)의 외측 부분(18bO, 18cO), 및 층(18a) 및 층(18d)은 외측 도체 섹션(14)의 일부이다. 복수의 전기 전도층(18b, 18c)의 각각의 내측 부분(18bI, 18cI) 및 층(18e)은 전기 전도층(18b 및 18c)의 외측 부분(18bO, 18cO), 층(18a) 및 층(18d)과 도시된 바와 같이, 유전체 층(16a, 16b 및 16c)의 중간 부분에 의해 유전적으로 분리된다. 위에서 언급했듯이, 유전체 층(16a)의 상부 표면의 일부 상에 배치된 입력 접점(19)은 유전체 층(16a)의 일부에 의해 전기 전도층(18a)으로부터 유전적으로 분리되고, 출력 접점(21)의 베이스부(21b)를 형성하는 전도층(18e)은 도시된 바와 같이 유전체 층(16c)의 하부 표면 상에 배치되고 유전체 층(16c)의 일부에 의해 전기 전도층(18d)으로부터 유전적으로 분리된다.
보다 구체적으로, 도 2 및 도 2a 내지 도 2d를 참조하면, 중심 도체 섹션(12)이 보다 상세하게 도시되어 있다. 따라서, 복수의 전기 전도층(18b 및 18c) 각각의 입력 접점(19), 출력 접점(21) 및 내측 부분(18bI, 18cI)은 전술한 바와 같이 복수의 수직으로 엇갈리거나 오프셋 되고 수평적으로 이격된, 유전체 층(16a-16c)을 통과하는 마이크로 비아(20a-20g)에 의해 전기적으로 상호 연결됨에 유의한다. 따라서, 출력 접점(21)의 베이스부(21b)의 입력 접점(19), 복수의 전기 전도층(18a-18c) 및 전도층(18e)은 도시된 바와 같이 모두 전기적으로 상호 연결된다. 마이크로 비아(20b-20g) 사이의 간격은 동축 전송 라인 구조(10)의 공칭 작동 파장(nominal operating wavelength)의 파장 함수이며; 어떠한 경우에도 간격은 공칭 작동 파장의 일부가 된다.
더욱 특히, 마이크로 비아(20a)는 동축 전송 라인 구조(10)의 중심 축(central axis)(24)을 따라 배치되고, 유전체 층(16a)을 통과하고, 중심 입력 접점(19)을 전도층(18b)의 내측 부분(18bI)에 전기적으로 연결하는데 사용된다. 마이크로 비아(20b 및 20c)는 지시된 바와 같이 유전체 층(16b)을 통과하는 중심 축(24)으로부터 등거리에 있는 도 2의 라인 2A-2A를 따라 직경을 따라 배치되고, 전기 전도층(18b)의 내측 부분(18bI)을 전도층(18cI)에 전기적으로 상호 연결하는데 사용된다. 마이크로 비아(20d 및 20e)는 도시된 바와 같이, 도시된 바와 같이 중심 축(24)으로부터 등거리에 있고 도시된 바와 같이 직경 2A-2A에 대해 45도 각도이고 직경(2A-2A)에 대해 도 2의 직경 2B-2B를 따라 배치되고 유전체 층(16c)을 통과하고 출력 접점(21)의 베이스부(21b)를 형성하는 전도층(18e)과 전도층(18c)의 내측 부분(18cI)을 전기적으로 상호 연결하는데 사용된다. 마이크로 비아(20f 및 20g)는 지시된 바와 같이 중심 축(24)으로부터 등거리에 도시된 바와 같이 직경(2C-2C)이 직경(2B-2B)에 대해 90도 각도 인 도 2의 직경 2C-2C를 따라 배치되고 유전체 층(16c)을 통과하고, 도시된 바와 같이 출력 접점(21)의 베이스 부분(21b)을 형성하는 전도층(18e)의 전기 전도층의 내측 부분을 전기적으로 상호 연결하는데 사용된다. 마이크로 비아(20b 및 20c)는 비아(20a)의 좌우로 측면으로 엇갈리거나 오프셋 되고; 마이크로 비아(20d 및 20e)는 비아(20a)의 좌우로 측면으로 엇갈리거나 오프셋 되고; 및, 마이크로 비아(20f 및 20e)는 비아(20a)의 좌우로 측면으로 엇갈리거나 오프셋 된다. 또한, 마이크로 비아(20d, 20e, 20f 및 20g)는 마이크로 비아(20b 및 20c)로부터 오프셋 되어 있음에 유의한다.
전도층(18b)의 내측 부분(18bI)은 타원형이고, 전도층(18c)의 내측 부분 층(18cI)과 전도층(18e)은 원형이다. 전기 전도층(18b)과 전기 전도층(18c 및 18e) 사이의 이러한 형상 차이의 이유는 예를 들어 내측 부분(18b)의 타원형 모양이 내측 도체 섹션(inner conductor section)(12)과 외측 도체 구조(outer conductor structure)(14) 사이의 션트 용량 결합(shunt capacitive coupling)을 최소화하기 때문이다. 또한, 기생 인덕턴스는 RF 전류를 공유하고 내측 도체 섹션(12)의 전류 밀도를 감소시키는 다중의 엇갈린 마이크로 비아(20b, c 및 20d, 20e, 20f 및 20g)로 인해 내측 도체 섹션(12)에서 감소되고, 따라서 내측 도체 섹션(12)의 기생 인덕턴스를 감소시킨다. 또한, 타원형 형상은 2 개의 마이크로 비아(20b 및 20c) 사이의 기계적 상호 연결을 제공한다.
이제 도 3 및 도 3a를 참조하면, 외측 도체 섹션(14)은 전기 전도층(18a), 전기 전도층(18b 및 18c)의 외측 부분(18bO 및 18cO) 및 전도층(18d)을 각각 포함하도록 보다 상세하게 도시되어 있다. 여기서, 예를 들어, 전도층(18a) 및 외측 부분(18bO 및 18cO) 및 층(18d)은 각각 환상 형 또는 고리 형이고; 층을 지지하는 유전체 층의 표면을 노출시키기 위해 층의 중간을 통과하는 구멍 또는 개구를 갖는 얇은 디스크 형 층을 포함한다. 위에서 언급했듯이, 중심 도체 섹션(12)은 층의 중간을 통과하는 개구 내에 배치된다. 외측 도체 섹션(14)은 도시된 바와 같이 중심 도체 섹션(12)과 동축으로 배치되고 화살표(24a-24a 내지 24p-24p)에 의해 둘러싸인 16 개의 동일하게 구성된 중첩 영역을 포함한다. 도 3a에 도시된 바와 같이, 예를 들어 화살표(24a 내지 24a)로 둘러싸인 영역 중 하나의 영역을 참조하면, 영역들 각각은 도 3a에 도시된 바와 같이 16 개의 영역들 중 하나의 예시에 대해 도시된 바와 같이 복수의 수직으로 엇갈린 또는 오프셋 및 수평으로 이격된 마이크로 비아(22a-22e)를 포함한다. 16 개의 영역 각각의 마이크로 비아(22a-22e)는 유전체 층(16a-16c)을 통과하고 외측 도체의 코드를 가로 질러 도 3에 도시된 바와 같이, 상부 전도 접지면층(18a)과 부분(18bO, 18cO) 및 하부 전도 접지면층(18d)을 전기적으로 상호 연결하기 위해, 전기 전도층(18a)과 외측 부분(18bO, 18cO) 및 층(18d) 사이에 배치된다.
다시 도 4, 도 4a 및 도 4b를 참조하면, 동축 전송 라인 구조(10)는 전기 전도 차폐 구조(electrically conductive shielding structure)(30)를 포함한다.
전기 전도 차폐 구조(30)는 중심 도체 섹션(12) 주위에 원주 방향으로 배치된 복수의 수평으로 이격된 동일한 마이크로 비아(32a-32j);를 포함하고 예시적으로 도 4a 및 도 4b에 도시된 마이크로 비아, 여기서 마이크로 비아(32a 및 32b)의 하나는 유전체 층(16a)을 통과하여 도시된 바와 같이 전기 전도층(18b)의 내측 부분(18bO)과 층(18a)을 전기적으로 연결하기 위해 유전체 층(16a)을 통과한다.
본 개시에 따른 동축 전송 라인 구조는 다음을 포함한다: (A) 입력 접점과 출력 접점을 갖는 중심 도체 섹션 - 상기 출력 접점은 입력 접점 보다 크고, 상기 중심 도체는 상기 입력 접점에서부터 상기 더 큰 출력 접점까지의 전도 전이까지 상기 입력 접점에서부터 더 큰 출력 접점까지 점진적으로 증가되는 크기의 복수의 전기 전도층을 갖는, 상기 전기 전도층은 유전체 층을 통하여 중심으로 통과하는 엇갈리는 마이크로 비아에 의해 전기적으로 상호 연결된 -; 및 (B) 유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연되는 외측 도체 섹션을 포함한다. 동축 전송 라인 구조는 또한 복수의 전기 전도층이 상이한 기하학적 형상을 갖는 특징부를 포함할 수 있다.
또한, 본 개시에 따른 동축 전송 라인 구조는 다음을 포함한다: 유전체 층을 통과하는 엇갈린 마이크로 비아에 의해 전기적으로 상호 연결된 제1 복수의 전기 전도층의 내측 부분을 갖는 중심 도체 섹션; 및 유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연되는 외측 도체 섹션을 포함하고, 상기 외측 도체 섹션은: 상기 전기 전도층의 외측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제2 복수의 엇갈린 마이크로 비아; 상기 내측 부분으로부터 유전적으로 이격된 상기 외측 부분을 포함하고; 및 상기 전기 전도층 중 하나의 내측 부분은 상기 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는다.
동축 전송 라인 구조에 있어서, 중심 도체 섹션; 수직으로 위치된 유전체 층의 스택; 복수의 전기 전도층 - 상기 다수의 전기 전도층 각각은 상기 수직으로 위치된 유전체 층의 스택 중 대응하는 것의 일부 상에 배치되는 -; 수직으로 위치된 유전체 층의 스택에 의해 중심 도체 섹션 주위에 배치되고, 중심 도체 섹션과 동축이며, 중심 도체 섹션과 전기적으로 절연되는 외측 도체 섹션;을 포함하고, 상기 중심 도체 섹션은: 복수의 전기 전도층의 내측 부분; 중심 입력 접점과 중심 출력 단자 사이에서 복수의 전기 전도층의 내측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제1 복수의 엇갈린 마이크로 비아를 포함하고; 상기 외측 도체 섹션은: 복수의 전기 전도층의 외측 부분; 복수의 전기 전도층의 외측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제2 복수의 엇갈린 마이크로 비아를 포함하고; 및 복수의 전기 전도층 중 하나의 내측 부분은 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는다. 동축 전송 라인 구조는 다음 특징 중 하나 이상을 조합하여 또는 단독으로 포함할 수 있다: 제1 복수의 전기 전도층 중 하나의 기하학적 형상은 타원형이고, 상기 제1 복수의 전기 전도층 중 다른 하나의 기하학적 형상은 원형이다; 제2 복수의 전기 전도 비아는 중심 도체 섹션 주위에 원주 방향으로 배치된다; 수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제1 복수의 마이크로 비아에서 마이크로 비아는 수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 마이크로 비아로부터 오프셋 된다; 또는 수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제2 복수의 마이크로 비아에서 마이크로 비아는 수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 마이크로 비아로부터 오프셋 된다.
본 개시의 많은 실시예들이 설명되었다. 그럼에도 불구하고, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변형이 이루어질 수 있음이 이해될 것이다. 예를 들어, 또는 예를 들어, 동축 전송 라인 구조(10)의 직경은 도시된 것보다 크거나 작을 수 있으며, 이 경우 마이크로 비아의 수가 상응하여 더 크거나 더 작아질 것이다. 마찬가지로, 유전체 층의 수 및/또는 두께는 도시된 것과 동축 전송 라인 구조(10)의 작동 파장 및 전력 취급 요구 조건에 따라 상이할 수 있다. 따라서, 다른 실시예는 다음의 청구 범위의 범위 내에 있다.

Claims (15)

  1. 동축 전송 라인 구조에 있어서,
    (A) 입력 접점과 출력 접점을 갖는 중심 도체 섹션 - 상기 출력 접점은 입력 접점 보다 크고, 상기 중심 도체는 상기 입력 접점에서부터 상기 더 큰 출력 접점까지의 전도 전이까지 상기 입력 접점에서부터 더 큰 출력 접점까지 점진적으로 증가되는 크기의 복수의 전기 전도층을 갖는, 상기 전기 전도층은 유전체 층을 통하여 중심으로 통과하는 엇갈리는 마이크로 비아에 의해 전기적으로 상호 연결된 -; 및
    (B) 유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연되는 외측 도체 섹션
    을 포함하는
    장치.
  2. 제1항에 있어서,
    상기 복수의 전기 전도층은,
    상이한 기하학적 형상을 갖는
    장치.
  3. 동축 전송 라인 구조에 있어서,
    유전체 층을 통과하는 엇갈린 마이크로 비아에 의해 전기적으로 상호 연결된 제1 복수의 전기 전도층의 내측 부분을 갖는 중심 도체 섹션; 및
    유전체 층에 의해 중심 도체 주위에 배치되고, 중심 도체와 동축이고, 중심 도체와 전기적으로 절연되는 외측 도체 섹션을 포함하고,
    상기 외측 도체 섹션은:
    상기 전기 전도층의 외측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제2 복수의 엇갈린 마이크로 비아; 상기 내측 부분으로부터 유전적으로 이격된 상기 외측 부분을 포함하고; 및
    상기 전기 전도층 중 하나의 내측 부분은 상기 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는
    장치.
  4. 동축 전송 라인 구조에 있어서,
    중심 도체 섹션;
    수직으로 위치된 유전체 층의 스택;
    복수의 전기 전도층 - 상기 다수의 전기 전도층 각각은 상기 수직으로 위치된 유전체 층의 스택 중 대응하는 것의 일부 상에 배치되는 -;
    수직으로 위치된 유전체 층의 스택에 의해 중심 도체 섹션 주위에 배치되고, 중심 도체 섹션과 동축이며, 중심 도체 섹션과 전기적으로 절연되는 외측 도체 섹션;
    을 포함하고,
    상기 중심 도체 섹션은:
    복수의 전기 전도층의 내측 부분;
    중심 입력 접점과 중심 출력 단자 사이에서 복수의 전기 전도층의 내측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제1 복수의 엇갈린 마이크로 비아를 포함하고;
    상기 외측 도체 섹션은:
    복수의 전기 전도층의 외측 부분;
    복수의 전기 전도층의 외측 부분을 전기적으로 상호 연결하기 위해 유전체 층을 통과하는 제2 복수의 엇갈린 마이크로 비아를 포함하고; 및
    복수의 전기 전도층 중 하나의 내측 부분은 복수의 전기 전도층 중 다른 하나의 내측 부분의 기하학적 형태와 상이한 기하학적 형태를 갖는
    장치.
  5. 제4항에 있어서,
    상기 제1 복수의 전기 전도층 중 하나의 기하학적 형상은 타원형이고, 상기 제1 복수의 전기 전도층 중 다른 하나의 기하학적 형상은 원형 인
    장치.
  6. 제4항에 있어서,
    제2 복수의 전기 전도 비아는,
    중심 도체 섹션 주위에 원주 방향으로 배치되는
    장치.
  7. 제5항에있어서,
    수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제1 복수의 마이크로 비아에서 마이크로 비아는,
    수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 마이크로 비아로부터 오프셋 되는
    장치.
  8. 제4항에 있어서,
    수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제2 복수의 마이크로 비아에서 마이크로 비아는,
    수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 마이크로 비아로부터 오프셋 되는
    장치.
  9. 제7항에 있어서,
    수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 제2 복수의 마이크로 비아에서 마이크로 비아는,
    수직으로 위치된 유전체 층의 스택 중 하나를 통과하는 마이크로 비아로부터 오프셋 되는
    장치.
  10. 제7항에 있어서,
    상기 제1 복수의 전기 전도층 중 하나의 기하학적 형상은 타원형이고,
    상기 제1 복수의 전기 전도층 중 다른 하나의 기하학적 형상은 원형 인
    장치.
  11. 제10항에 있어서,
    상기 제2 복수의 마이크로 비아는,
    상기 중심 도체 섹션 주위에 원주 방향으로 배치되는
    장치.
  12. 제8항에 있어서,
    상기 제1 복수의 전기 전도층 중 하나의 기하학적 형상은 타원형이고, 제1 복수의 전기 전도층 중 다른 하나의 기하학적 형상은 원형 인
    장치.
  13. 제12항에 있어서,
    상기 제2 복수의 마이크로 비아는,
    상기 중심 도체 섹션 주위에 원주 방향으로 배치되는
    장치.
  14. 제8항에 있어서,
    상기 제1 복수의 전기 전도층 중 하나의 기하학적 형상은 타원형이고, 상기 제1 복수의 전기 전도층 중 다른 하나의 기하학적 형상은 원형 인
    장치.
  15. 제14항에 있어서,
    상기 제2 복수의 마이크로 비아는,
    상기 중심 도체 섹션 주위에 원주 방향으로 배치되는
    장치.
KR1020197031807A 2017-07-28 2018-07-02 동축 전송 라인 구조 KR102239468B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/663,128 US10276282B2 (en) 2017-07-28 2017-07-28 Coaxial transmission line structure
US15/663,128 2017-07-28
PCT/US2018/040549 WO2019022922A1 (en) 2017-07-28 2018-07-02 COAXIAL TRANSMISSION LINE STRUCTURE

Publications (2)

Publication Number Publication Date
KR20190126929A true KR20190126929A (ko) 2019-11-12
KR102239468B1 KR102239468B1 (ko) 2021-04-12

Family

ID=63036340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197031807A KR102239468B1 (ko) 2017-07-28 2018-07-02 동축 전송 라인 구조

Country Status (6)

Country Link
US (1) US10276282B2 (ko)
EP (1) EP3659206B1 (ko)
JP (1) JP6957746B2 (ko)
KR (1) KR102239468B1 (ko)
PL (1) PL3659206T3 (ko)
WO (1) WO2019022922A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876278B2 (en) 2021-03-29 2024-01-16 Raytheon Company Balun comprising stepped transitions between balance and unbalance connections, where the stepped transitions include ground rings of differing lengths connected by caged vias

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289736A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 高周波半導体素子収納用パッケージおよびその実装構造
US6486414B2 (en) * 2000-09-07 2002-11-26 International Business Machines Corporation Through-hole structure and printed circuit board including the through-hole structure
US20060102374A1 (en) * 2003-01-13 2006-05-18 Patric Heide Component with ultra-high frequency connections in a substrate
JP4652230B2 (ja) * 2003-06-02 2011-03-16 日本電気株式会社 プリント回路基板用コンパクトビア伝送路およびその設計方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4175257A (en) * 1977-10-05 1979-11-20 United Technologies Corporation Modular microwave power combiner
US4733172A (en) * 1986-03-08 1988-03-22 Trw Inc. Apparatus for testing I.C. chip
US5084651A (en) * 1987-10-29 1992-01-28 Farney George K Microwave tube with directional coupling of an input locking signal
US5347086A (en) 1992-03-24 1994-09-13 Microelectronics And Computer Technology Corporation Coaxial die and substrate bumps
US5218322A (en) * 1992-04-07 1993-06-08 Hughes Aircraft Company Solid state microwave power amplifier module
US5668509A (en) * 1996-03-25 1997-09-16 Hughes Electronics Modified coaxial to GCPW vertical solderless interconnects for stack MIC assemblies
US7091424B2 (en) 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
DE10300955B4 (de) * 2003-01-13 2005-10-27 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE10305855A1 (de) 2003-02-13 2004-08-26 Robert Bosch Gmbh HF-Multilayer-Platine
JP5088135B2 (ja) 2005-10-18 2012-12-05 日本電気株式会社 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
JP4365852B2 (ja) 2006-11-30 2009-11-18 株式会社日立製作所 導波管構造
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
KR101055425B1 (ko) 2010-04-30 2011-08-08 삼성전기주식회사 광대역 전송선로-도파관 변환장치
US9577035B2 (en) 2012-08-24 2017-02-21 Newport Fab, Llc Isolated through silicon vias in RF technologies
CN105580196A (zh) * 2013-09-24 2016-05-11 日本电气株式会社 印刷电路板及在印刷电路板上安装的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486414B2 (en) * 2000-09-07 2002-11-26 International Business Machines Corporation Through-hole structure and printed circuit board including the through-hole structure
JP2002289736A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 高周波半導体素子収納用パッケージおよびその実装構造
US20060102374A1 (en) * 2003-01-13 2006-05-18 Patric Heide Component with ultra-high frequency connections in a substrate
US7279642B2 (en) * 2003-01-13 2007-10-09 Epcos Ag Component with ultra-high frequency connections in a substrate
JP4652230B2 (ja) * 2003-06-02 2011-03-16 日本電気株式会社 プリント回路基板用コンパクトビア伝送路およびその設計方法

Also Published As

Publication number Publication date
KR102239468B1 (ko) 2021-04-12
WO2019022922A1 (en) 2019-01-31
US10276282B2 (en) 2019-04-30
JP6957746B2 (ja) 2021-11-02
US20190035517A1 (en) 2019-01-31
JP2020526045A (ja) 2020-08-27
EP3659206B1 (en) 2021-11-10
PL3659206T3 (pl) 2022-02-21
EP3659206A1 (en) 2020-06-03

Similar Documents

Publication Publication Date Title
US11800636B2 (en) Electronic substrate having differential coaxial vias
US6717071B2 (en) Coaxial via hole and process of fabricating the same
US7750249B2 (en) Multilayer printed circuit board and method of manufacturing same
US20060226928A1 (en) Ball coax interconnect
TWI429343B (zh) 電路板
KR101702717B1 (ko) 밀리미터파 회로 보드를 위한 시스템 및 방법
JP3629348B2 (ja) 配線基板
US20140027157A1 (en) Device and Method for Printed Circuit Board with Embedded Cable
KR100847211B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
KR102239468B1 (ko) 동축 전송 라인 구조
JP7534079B2 (ja) 多層回路基板
US8063481B2 (en) High-speed memory package
JP6146071B2 (ja) プリント基板、プリント基板ユニット、及びプリント基板の製造方法
CN112512208A (zh) 一种电路板
EP4095905A1 (en) Flip-chip ball grid array-type integrated circuit package for very high frequency operation
JP2018163927A (ja) 接続端子および接続端子を有する配線基板
JP4491338B2 (ja) 半導体装置用基板および半導体装置
CN117203745A (zh) 芯片封装结构及电子设备
KR102069623B1 (ko) 임피던스 조절용 패드 및 그를 구비한 기판
KR20090083614A (ko) 인쇄 회로 기판
JP2018163925A (ja) 配線基板及び配線基板の製造方法
JPH05191006A (ja) 複数の芯導体を有する層間接続体付き配線板
JPH05191007A (ja) 複数の芯導体を有する層間接続体付き配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant