JP2002289736A - 高周波半導体素子収納用パッケージおよびその実装構造 - Google Patents

高周波半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JP2002289736A
JP2002289736A JP2001089754A JP2001089754A JP2002289736A JP 2002289736 A JP2002289736 A JP 2002289736A JP 2001089754 A JP2001089754 A JP 2001089754A JP 2001089754 A JP2001089754 A JP 2001089754A JP 2002289736 A JP2002289736 A JP 2002289736A
Authority
JP
Japan
Prior art keywords
signal
ball
frequency
package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001089754A
Other languages
English (en)
Other versions
JP4623850B2 (ja
Inventor
Maroaki Maetani
麿明 前谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001089754A priority Critical patent/JP4623850B2/ja
Priority to US10/107,540 priority patent/US6566601B2/en
Publication of JP2002289736A publication Critical patent/JP2002289736A/ja
Application granted granted Critical
Publication of JP4623850B2 publication Critical patent/JP4623850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 量産に好適で、高周波特性が良好であって、
安定した実装精度が容易に得られる実装構造を有する高
周波半導体素子収納用パッケージを提供する。 【解決手段】 絶縁基体１の上面に高周波用半導体素子
の搭載収納部を有し、高周波半導体素子の電極が電気的
に接続され、搭載収納部から絶縁基体１の下面にかけて
導出する複数の配線導体を有するとともに、絶縁基体１
の下面に配置され、配線導体に電気的に接続されたそれ
ぞれ複数個の信号用ボール状端子21・22および接地用ボ
ール状端子31・32を有して成り、接地用ボール状端子31
・32を信号用ボール状端子21・22を中心として取り囲む
略円形状に配置した高周波半導体素子収納用パッケージ
である。ボール状端子部における高周波特性が良好で高
周波信号を効率良く伝送させることができ、量産も容易
で実装精度も高い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロ波やミリ波
といった高周波用半導体素子を搭載収納して使用される
ボールグリッドアレイ型の高周波半導体素子収納用パッ
ケージおよびその実装構造に関し、特に高周波信号の伝
送効率を改善し、かつ実装良品率の高い高周波半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
【０００２】
【従来の技術】従来、マイクロ波やミリ波といった高周
波において使用されてきた高周波半導体素子収納用パッ
ケージの形態は、例えば金属製のベース基板およびその
上に壁部を構成する金属性枠体等から構成され、この壁
部を構成する金属製枠体の一部に切り欠きを設け、この
切り欠き部に誘電体積層構造によるマイクロストリップ
線路／ストリップ線路（トリプレート線路）／マイクロ
ストリップ線路という線路変換構成を有する入出力端子
を嵌合・接着し、パッケージ内部に高周波用の半導体回
路素子を実装した後、金属もしくは誘電体の蓋体をろう
付けや溶接等の方法によって取り付けるような構造とな
っている。
【０００３】また、このような高周波半導体素子収納用
パッケージの場合、内部に収納される半導体回路素子と
外部電気回路とのインターフェースとなる入出力端子の
形状は、通常はマイクロストリップ線路のような平面回
路状であることから、外部電気回路との接続の際には、
金属製シャーシの底面のような平坦な面をもつ接地面上
に外部電気回路の回路基板および回路基板と高さをなる
べく揃えた入出力端子を配置し、互いの線路同士が金ワ
イヤ等で接続される。また、回路基板と入出力端子との
高さを揃えることが困難な場合は、高さに差のついた状
態で線路同士のワイヤボンディングを行なうか、あるい
は可能であれば、接地面に加工を施し、入出力端子の表
面高さと回路基板の表面高さとをなるべく揃えてワイヤ
ボンディングを行なっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の高周波半導体素子収納用パッケージにおいて
は、特にミリ波のような高周波になると、信号伝送にお
ける不要モードの発生を抑えるために、構成部材の寸法
を極力小さくする必要が生じ、その結果として壁部の切
り欠き加工や入出力端子の製作、あるいはそれらの組み
立てにおいて、著しく精度の高いものが要求されるため
製作が困難になるという問題点があり、このために製作
費用が高コストになってしまうという問題点があった。
【０００５】また外部電気回路との接続においては、ミ
リ波のような高周波帯域においては実装面の高さに差の
ある状態でワイヤボンディングを行なうと伝送特性の劣
化をまねく要因となり、あるいは接地面に加工を施す場
合でも接地面の高さの不連続が特性の劣化を招く要因と
なりやすいという問題点があった。さらに、金属製シャ
ーシの底面をくり抜く際等に、同様に精度の高い加工を
要求されるという問題点があった。
【０００６】さらに、回路基板に対する高周波半導体素
子収納用パッケージの実装作業自体にも、入出力端子と
外部電気回路との突き合わせによる位置決めに高い精度
が要求されるため、作業が困難であるという問題点があ
った。
【０００７】そのため、高周波半導体素子収納用パッケ
ージに対しては、量産に好適な厚膜印刷技術ならびにセ
ラミックスのような誘電体の積層技術の工程能力の範囲
内で製作可能であり、かつ高周波特性が良好であって、
安定した実装精度が容易に得られる実装構造を有するパ
ッケージの実現が望まれている。
【０００８】本発明は上記従来技術における問題点に鑑
み、高周波半導体素子収納用パッケージに対する要求に
応えるべくなされたものであり、その目的は、量産に好
適な厚膜印刷技術およびセラミックスのような誘電体の
積層技術によって製作可能であり、かつ高周波特性が良
好であって、安定した実装精度が容易に得られる実装構
造を有するボールグリッドアレイ型の高周波半導体素子
収納用パッケージおよびその実装構造を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明の高周波半導体素
子収納用パッケージは絶縁基体の上面に高周波用半導体
素子の搭載収納部を有し、前記高周波半導体素子の電極
が電気的に接続され、前記搭載収納部から前記絶縁基体
の下面にかけて導出する複数の配線導体を有するととも
に、前記絶縁基体の下面に配置され、前記配線導体に電
気的に接続されたそれぞれ複数個の信号用ボール状端子
および接地用ボール状端子を有して成り、この接地用ボ
ール状端子を前記信号用ボール状端子を中心として取り
囲む略円形状に配置したことを特徴とするものである。
【００１０】また、本発明の高周波半導体素子収納用パ
ッケージは、上記構成において、略円形状に配置した前
記接地用ボール状端子間の間隔を高周波信号の信号波長
の４分の１以下としたことを特徴とするものである。
【００１１】また、本発明の高周波半導体素子収納用パ
ッケージは、上記各構成において、前記絶縁基体の下面
に前記信号用ボール状端子を中心とする円形の開口を有
する接地導体層を形成するとともに、前記開口の周囲の
前記接地導体層上に前記接地用ボール状端子を略円形状
に配置したことを特徴とするものである。
【００１２】さらに、本発明の高周波半導体素子収納用
パッケージは、上記構成において、前記絶縁基体の下面
に前記信号用ボール状端子に接続された線路導体を形成
するとともに、前記接地導体層に前記開口から前記線路
導体に沿って延びる接地導体層非形成部を設けたことを
特徴とするものである。
【００１３】また、本発明の高周波半導体素子収納用パ
ッケージは、上記各構成において、前記開口の半径を前
記高周波信号の信号波長の0.3倍の長さ以下としたこと
を特徴とするものである。
【００１４】本発明の高周波半導体素子収納用パッケー
ジの実装構造は、上記各構成の本発明の高周波半導体素
子収納用パッケージを、上面に前記信号用ボール状端子
に対応する信号用端子実装用パッドおよびこの信号用端
子実装用パッドを中心とする円形の開口を有する接地導
体が形成された回路基板上に、前記信号用ボール状端子
を前記信号用端子実装用パッドに、前記接地用ボール状
端子を前記接地導体にそれぞれ電気的に接続して実装し
たことを特徴とするものである。
【００１５】また、本発明の高周波半導体素子収納用パ
ッケージの実装構造は、上記構成において、前記接地導
体の開口の半径を前記高周波信号の信号波長の0.3倍の
長さ以下としたことを特徴とするものである。
【００１６】
【発明の実施の形態】本発明の高周波半導体素子収納用
パッケージによれば、絶縁基体の下面に配置され、配線
導体に電気的に接続されたそれぞれ複数個の信号用ボー
ル状端子および接地用ボール状端子について、この接地
用ボール状端子を信号用ボール状端子を中心として取り
囲む略円形状に配置したことから、信号用ボール状端子
を同軸線路の信号導体とし、接地用ボール状端子をこの
同軸線路の接地導体とみなすことができるために、回路
基板から信号用ボール状端子に供給される高周波信号を
効率的に伝送させることができる。
【００１７】また、略円形状に配置した接地用ボール状
端子間の間隔を高周波信号の信号波長の４分の１以下と
したときには、パッケージの絶縁基体の下面と回路基板
の上面とで挟まれた空間において、信号用ボール状端子
からこれら接地用ボール状端子で囲まれた領域の外部に
対して高周波信号が洩れ出すことを十分に抑制すること
が可能となり、回路基板から信号用ボール状端子に供給
される高周波信号をより効率的に伝送させることができ
る。
【００１８】また、絶縁基体の下面に信号用ボール状端
子を中心とする円形の開口を有する接地導体層を形成す
るとともに、開口の周囲の接地導体層上に接地用ボール
状端子を略円形状に配置したときには、パッケージの絶
縁基体の下面に形成された接地導体層およびこれに接続
された接地用ボール状端子により高周波信号の絶縁基体
内部への侵入を効果的に抑制することが可能となり、回
路基板から信号用ボール状端子に供給される高周波信号
をさらに効率的に伝送させることができる。
【００１９】さらに、絶縁基体の下面に信号用ボール状
端子に接続された線路導体を形成するとともに、接地導
体層に開口から線路導体に沿って延びる接地導体層非形
成部を設けたときには、絶縁基体内部への高周波信号の
侵入を効果的に抑制することが可能となって回路基板か
ら信号用ボール状端子に供給される高周波信号を効率的
に伝送させることができると同時に、信号用ボール状端
子に接続された線路導体によって絶縁基体の下面におけ
る配線の自由度を高めることができるものとなる。ま
た、この線路導体は、接地導体層非形成部を介して接地
導体層に囲まれることからコプレーナ線路となり、高周
波信号を良好に伝送することができるものとなる。
【００２０】そして、開口の半径を前記高周波信号の信
号波長の0.3倍の長さ以下としたときには、接地導体層
の開口を絶縁基体の材料と同一の誘電体が充填された円
形導波管の開口とみなした場合のＴＥ１１モードの遮断
周波数を高周波信号の信号周波数よりも高く設定するこ
とに相当することとなるため、信号周波数の帯域におい
て信号用ボール状端子における導波管モードへの不要な
モード変換を十分に抑制することが可能となり、回路基
板から信号用ボール状端子に供給される高周波信号を効
率的に伝送させることができる。
【００２１】また、本発明の高周波半導体素子収納用パ
ッケージの実装構造によれば、本発明の高周波半導体素
子収納用パッケージを、上面に信号用ボール状端子に対
応する信号用端子実装用パッドおよびこの信号用端子実
装用パッドを中心とする円形の開口を有する接地導体が
形成された回路基板上に、信号用ボール状端子を信号用
端子実装用パッドに、接地用ボール状端子を接地導体に
それぞれ電気的に接続して実装したことから、信号用ボ
ール状端子および信号用端子実装用パッドを同軸線路の
信号導体とし、接地用ボール状端子および接地導体をこ
の同軸線路の接地導体とみなすことができ、実装部にお
いて回路基板の内部への高周波信号の侵入を抑制するこ
とが可能となり、この同軸線路状の接続部によって回路
基板から信号用ボール状端子に供給される高周波信号を
効率的に伝送させることができるものとなる。
【００２２】また、回路基板の接地導体に設けた開口の
半径を高周波信号の信号波長の0.3倍の長さ以下とした
ときには、この接地導体の開口を回路基板の材料と同一
の誘電体が充填された円形導波管の開口とみなした場合
のＴＥ１１モードの遮断周波数を高周波信号の信号周波
数よりも高く設定することに相当することとなるため、
信号周波数の帯域において信号用端子実装用パッドにお
ける導波管モードへの不要なモード変換を十分に抑圧す
ることが可能となり、回路基板の信号用端子実装用パッ
ドから信号用ボール状端子に供給される高周波信号を効
率的に伝送させることができる。
【００２３】以下、本発明について図面を参照しつつ詳
細に説明する。
【００２４】図１は本発明の高周波半導体素子収納用パ
ッケージの実施の形態の一例を示す平面図である。１は
パッケージの絶縁基体であり、図１はこの下面から見た
様子を示している。21・22は信号用ボール状端子、31・
32は接地用ボール状端子、４はバイアス・接地・熱伝達
用等の非高周波用途のための汎用ボール状端子を示して
いる。この例では、信号用ボール状端子21・22を中心と
して取り囲む略円形状に配置された接地用ボール状端子
31・32は、斜めの直交格子状に配列されたボール状端子
の配列にのって、円形に内接する四角形の各頂点に位置
するように配置されている。
【００２５】このような構成により、図示しない回路基
板の信号導体配線を伝送して供給される高周波信号は、
この信号導体配線の先端に形成される信号用端子実装用
パッドと接続される信号用ボール状端子21または22を経
由して絶縁基体１内部の配線導体（図示せず）へと伝送
される。回路基板上面の信号導体配線に対しては、通常
はコプレーナ線路またはグランド付コプレーナ線路を構
成するための接地導体（図示せず）が形成されており、
パッケージを回路基板に実装する際にはこの接地導体と
接地用ボール状端子31・32とが接合される。これによ
り、高周波信号をボール状端子部により伝送させる際に
その伝搬モードが、信号用ボール状端子21・22を中心と
して略円形状に配置された接地用ボール状端子31・32を
外周の接地導体とし、信号用ボール状端子21・22を信号
用の内導体とする、同軸線路を伝送する伝搬モードへと
変換されて効率良く伝送される。
【００２６】また、ボール状端子による実装において従
来から知られているセルフアラインメント効果により、
一括リフロー実装のような簡便かつ自動化に適した実装
方法を用いて高精度な搭載精度を得ることが可能であ
り、実装位置精度のバラツキによる高周波伝送特性のバ
ラツキも抑えることができ、実装良品率の高い実装が実
現できる。
【００２７】次に、本発明の高周波半導体素子収納用パ
ッケージの実施の形態の他の例を図２に図１と同様の平
面図で示す。また、図３は図２の平面図におけるボール
状端子による高周波伝送部位の要部拡大図である。
【００２８】これらの図において、図１の場合と同様に
１は絶縁基体、21・22は信号用ボール状端子、31・32は
接地用ボール状端子、４は汎用ボール状端子である。こ
の例では、信号用ボール状端子21・22を中心として取り
囲む略円形状に配置された接地用ボール状端子31・32
は、斜め格子状に配列されたボール状端子の配列にのっ
て、円形に内接する六角形の各頂点に位置するように配
置されている。
【００２９】このような構成により、図１に示す例と同
様に、高周波信号は、信号用ボール状端子21・22を中心
として略円形状に配置された接地用ボール状端子31・32
を外周の接地導体とし、信号用ボール状端子21・22を信
号用の内導体とする、同軸線路を伝送する伝搬モードへ
と変換されて効率良く伝送される。また、セルフアライ
ンメント効果により高精度な搭載精度を得ることが可能
で、高周波伝送特性のバラツキも抑えることができ、実
装良品率の高い実装が実現できる。
【００３０】さらに、この例では接地用ボール状端子31
間および32間の間隔を高周波信号の信号波長の４分の１
以下の短い間隔とすることが容易であり、そのように接
地用ボール状端子31・32を配置することにより、接地用
ボール状端子31・32で囲まれている領域の外へ伝送すべ
き高周波信号の漏れを十分に抑えることが可能となり、
より効率の良い伝送が実現できる。
【００３１】次に、本発明の高周波半導体素子収納用パ
ッケージの実施の形態の他の例を、図４に平面図で示
す。図４において、図１・図２に示す例と同様に、１は
絶縁基体、21・22は信号用ボール状端子、31・32は接地
用ボール状端子、４は汎用ボール状端子である。この例
では、接地用ボール状端子31・32は図２に示す例と同様
の配列に配置されている。また、５は絶縁基体１の下面
に形成された接地導体層であり、61および62は接地導体
層５においてそれぞれ信号用ボール状端子21・22を中心
とする円形に形成された開口である。そして、接地用ボ
ール状端子31・32は、これら開口61・62の周囲の接地導
体層５上に信号用ボール状端子21・22を中心とした略円
形状に配置されている。
【００３２】このような構成により、図１・図２に示す
例と同様に、高周波信号は、信号用ボール状端子21・22
を中心として略円形状に配置された接地用ボール状端子
31・32を外周の接地導体とし、信号用ボール状端子21・
22を信号用の内導体とする、同軸線路を伝送する伝搬モ
ードへと変換されて効率良く伝送される。また、セルフ
アラインメント効果により高精度な搭載精度を得ること
が可能で、高周波伝送特性のバラツキも抑えることがで
き、実装良品率の高い実装が実現できる。
【００３３】さらに、信号用ボール状端子21・22を取り
囲む接地用ボール状端子31・32がそれぞれ接地導体層５
により互いに接続されていることから、信号用ボール状
端子21・22に供給される高周波信号が絶縁基体１の内部
へ侵入して配線導体（図示せず）や内部の接地導体層
（図示せず）に悪影響を及ぼすことを十分に阻止するこ
とが可能となる。
【００３４】次に、本発明の高周波半導体素子収納用パ
ッケージの実施の形態の他の例を図５に平面図で示す。
図５において、図１・図２・図４に示す例と同様に、１
は絶縁基体、21・22は信号用ボール状端子、31・32は接
地用ボール状端子、４は汎用ボール状端子、５は接地導
体層である。この例では、信号用ボール状端子21・22に
はこれに接続された線路導体が形成されている。そし
て、71および72は、接地導体層５においてそれぞれ信号
用ボール状端子21・22を中心とした円形に形成された開
口から前記線路導体に沿って延びるように接地導体層５
を形成しない部分を設けた接地導体層非形成部である。
また、接地用ボール状端子31・32は、図２・図４に示す
例と同様の配置を基本として、信号用ボール状端子21・
22に接続された線路導体および接地導体層非形成部71・
72を避けるように、略円形状の円周の一部に配置されて
いる。
【００３５】このような構成により、図１・図２・図４
に示す例と同様に、高周波信号は、信号用ボール状端子
21・22を中心として略円形状に配置された接地用ボール
状端子31・32を外周の接地導体とし、信号用ボール状端
子21・22を信号用の内導体とする、同軸線路を伝送する
伝搬モードへと変換されて効率良く伝送される。また、
セルフアラインメント効果により高精度な搭載精度を得
ることが可能で、高周波伝送特性のバラツキも抑えるこ
とができ、実装良品率の高い実装が実現できる。
【００３６】さらに、接地導体層５には、信号用ボール
状端子21・22を中心とした円形の開口に加えて信号用ボ
ール状端子21・22に接続された線路導体に沿って延びる
接地導体層非形成部71・72が一体的に設けられており、
線路導体による、また絶縁基体１の内部における配線導
体による配線設計に対する自由度を高めることができる
ものとなっている。
【００３７】次に、本発明の高周波半導体素子収納用パ
ッケージの実施の形態の他の例を図６に平面図で示す。
図６において、図１・図２・図４・図５に示す例と同様
に、１は絶縁基体、21・22は信号用ボール状端子、31・
32は接地用ボール状端子、４は汎用ボール状端子、５は
接地導体層、63および64は接地導体層５においてそれぞ
れ信号用ボール状端子21・22を中心とする円形に形成さ
れた開口である。この例では、接地用ボール状端子31・
32は図２・図４に示す例と同様の配列に配置されてい
る。
【００３８】このような構成により、図１・図２・図４
・図５に示す例と同様に、高周波信号は、信号用ボール
状端子21・22を中心として略円形状に配置された接地用
ボール状端子31・32を外周の接地導体とし、信号用ボー
ル状端子21・22を信号用の内導体とする、同軸線路を伝
送する伝搬モードへと変換されて効率良く伝送される。
また、セルフアラインメント効果により高精度な搭載精
度を得ることが可能で、高周波伝送特性のバラツキも抑
えることができ、実装良品率の高い実装が実現できる。
【００３９】ところで、高周波信号の信号周波数が高く
なると、接地導体層５における開口63・64において導波
管モードに類似したモード分布が存在し得ることとなる
ために、高周波信号が信号用ボール状端子21・22を通過
する際に放射または共振による特性の劣化が起きること
があるが、このとき、円形導波管における基本モードで
あるＴＥ１１モードの遮断波長は、導波管の断面の半径
に3.41を乗じた値になることが知られている。そこで、
円形の開口63・64の半径を高周波信号の信号波長の0.3
倍の長さ以下に小さくすることにより、信号周波数帯域
においてこの部分での導波管モードへの変換を抑制する
ことができる。これにより、回路基板から信号用ボール
状端子に供給される高周波信号を効率的に伝送させるこ
とができるものとなる。
【００４０】次に、本発明の高周波半導体素子収納用パ
ッケージが実装されてその実装構造を構成するための回
路基板の実施の形態の一例を図７に平面図で示す。９は
回路基板であり、図７はこの上面から見た様子を示して
いる。10は回路基板９の上面に形成された接地導体、11
1および112は信号導体配線、121および122は信号導体配
線111・112の先端に形成される信号用端子実装用パッ
ド、131および132は接地用端子実装用パッド、141およ
び142は接地導体10において信号用端子実装用パッド121
・122を中心とする円形に形成された開口である。な
お、接地導体10にはこの他にもバイアス配線およびバイ
アス用端子実装用パッド等が形成・配置されるが、図示
はしていない。
【００４１】また、同図中に破線で示した１はこの回路
基板９に実装される本発明の高周波半導体素子収納用パ
ッケージの絶縁基体を示すものであり、前述の実施の形
態の各例のものが実装される。すなわち、本発明の高周
波半導体素子収納用パッケージを、上面に信号用ボール
状端子21・22に対応する信号用端子実装用パッド131・1
32およびこの信号用端子実装用パッド131・132を中心と
する円形の開口141・142を有する接地導体10が形成され
た回路基板９上に、信号用ボール状端子21・22を信号用
端子実装用パッド131・132に、接地用ボール状端子31・
32を接地導体10にそれぞれ電気的に接続して実装され、
これにより本発明の高周波半導体素子収納用パッケージ
の実装構造が構成される。
【００４２】このような回路基板９に本発明の高周波半
導体素子収納用パッケージを実装することにより、回路
基板９の信号導体配線111・112により伝送される高周波
信号は、信号導体配線111・112の先端に形成された信号
用端子実装用パッド121・122およびこれに接続された信
号用ボール状端子21・22を経由してパッケージの内部へ
と伝送されるが、このとき接地導体10と接地用ボール状
端子31・32とが接合されていることから、高周波信号
は、ボール状端子部を伝送する際に略円形状に配置され
た接地用ボール状端子31・32を外周の接地導体とし、信
号用ボール状端子21・22を信号用の内導体とする同軸線
路を伝送する伝搬モードへと変換されて、パッケージ内
部の配線導体へ効率良く伝送される。このとき高周波信
号は前述のようにパッケージの内部へ侵入することが阻
止されるとともに、接地導体10によって回路基板９の内
部へ侵入することも阻止されることとなる。
【００４３】そして、このような実装構造によれば、本
発明の高周波半導体素子収納用パッケージについて既に
説明したように、セルフアラインメント効果により高精
度な搭載精度を得ることが可能で、高周波伝送特性のバ
ラツキも抑えることができ、実装良品率の高い実装が実
現できる。
【００４４】次に、本発明の高周波半導体素子収納用パ
ッケージが実装されてその実装構造を構成するための回
路基板の実施の形態の他の例を図８に平面図で示す。図
８において、図７に示す例と同様に、９は回路基板、10
は接地導体、111・112は信号導体配線、121・122は信号
用端子実装用パッド、131・132は接地用端子実装用パッ
ド、143・144は接地導体10に形成された開口である。
【００４５】また、同図中に破線で示した１はこの回路
基板９に実装される本発明の高周波半導体素子収納用パ
ッケージの絶縁基体を示すものであり、図７に示す例と
同様に、前述の実施の形態の各例のものが実装される。
【００４６】このような回路基板９に本発明の高周波半
導体素子収納用パッケージを実装した実装構造によれ
ば、前述のように、高周波信号は、ボール状端子部を伝
送する際に略円形状に配置された接地用ボール状端子31
・32を外周の接地導体とし、信号用ボール状端子21・22
を信号用の内導体とする同軸線路を伝送する伝搬モード
へと変換されて、パッケージ内部の配線導体へ効率良く
伝送され、高周波信号はパッケージの内部へ侵入するこ
とが阻止されるとともに接地導体10によって回路基板９
の内部へ侵入することも阻止される。また、セルフアラ
インメント効果により高精度な搭載精度を得ることが可
能で、高周波伝送特性のバラツキも抑えることができ、
実装良品率の高い実装が実現できる。
【００４７】そして、この例では、接地導体10に形成さ
れた円形の開口143・144の半径を高周波信号の信号波長
の0.3倍の長さ以下としている。これにより、図６に示
す本発明の高周波半導体素子収納用パッケージの例につ
いて説明したのと同様に、高周波信号の信号周波数が高
くなると、接地導体層10における開口143・144において
導波管モードに類似したモード分布が存在し得ることと
なるために、高周波信号が信号用端子実装用パッド121
・122を通過する際に放射または共振による特性の劣化
が起きることがあるのに対して、信号周波数帯域におい
てこの部分での導波管モードへの変換を抑制することが
でき、回路基板９から信号用端子実装用パッド121・122
を介して信号用ボール状端子に供給される高周波信号を
より効率的に伝送させることができるものとなる。
【００４８】以上のような本発明の高周波半導体素子収
納用パッケージの絶縁基体やその上面に設けられる高周
波半導体素子の搭載収納部・配線導体・信号用ボール状
端子・接地用ボール状端子・接地導体層・線路導体なら
びにパッケージが実装される回路基板やこれに形成され
る信号用端子実装用パッド・接地用端子実装用パッド・
接地導体・信号導体配線などは、従来周知の材料や製法
等により、種々の形状・寸法等に形成すればよく、それ
らに特に限定はない。
【００４９】なお、以上はあくまで本発明の実施の形態
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。
【００５０】
【発明の効果】本発明の高周波半導体素子収納用パッケ
ージによれば、絶縁基体の下面に配置され、配線導体に
電気的に接続されたそれぞれ複数個の信号用ボール状端
子および接地用ボール状端子について、この接地用ボー
ル状端子を信号用ボール状端子を中心として取り囲む略
円形状に配置したことから、信号用ボール状端子を同軸
線路の信号導体とし、接地用ボール状端子をこの同軸線
路の接地導体とみなすことができるために、回路基板か
ら信号用ボール状端子に供給される高周波信号を効率的
に伝送させることができる。
【００５１】また、略円形状に配置した接地用ボール状
端子間の間隔を高周波信号の信号波長の４分の１以下と
したときには、パッケージの絶縁基体の下面と回路基板
の上面とで挟まれた空間において、信号用ボール状端子
からこれら接地用ボール状端子で囲まれた領域の外部に
対して高周波信号が洩れ出すことを十分に抑制すること
が可能となり、回路基板から信号用ボール状端子に供給
される高周波信号をより効率的に伝送させることができ
る。
【００５２】また、絶縁基体の下面に信号用ボール状端
子を中心とする円形の開口を有する接地導体層を形成す
るとともに、開口の周囲の接地導体層上に接地用ボール
状端子を略円形状に配置したときには、パッケージの絶
縁基体の下面に形成された接地導体層およびこれに接続
された接地用ボール状端子により高周波信号の絶縁基体
内部への侵入を効果的に抑制することが可能となり、回
路基板から信号用ボール状端子に供給される高周波信号
をさらに効率的に伝送させることができる。
【００５３】さらに、絶縁基体の下面に信号用ボール状
端子に接続された線路導体を形成するとともに、接地導
体層に開口から線路導体に沿って延びる接地導体層非形
成部を設けたときには、絶縁基体内部への高周波信号の
侵入を効果的に抑制することが可能となって回路基板か
ら信号用ボール状端子に供給される高周波信号を効率的
に伝送させることができると同時に、信号用ボール状端
子に接続された線路導体によって絶縁基体の下面におけ
る配線の自由度を高めることができるものとなる。ま
た、この線路導体は、接地導体層非形成部を介して接地
導体層に囲まれることからコプレーナ線路となり、高周
波信号を良好に伝送することができるものとなる。
【００５４】そして、開口の半径を前記高周波信号の信
号波長の0.3倍の長さ以下としたときには、接地導体層
の開口を絶縁基体の材料と同一の誘電体が充填された円
形導波管の開口とみなした場合のＴＥ１１モードの遮断
周波数を高周波信号の信号周波数よりも高く設定するこ
とに相当することとなるため、信号周波数の帯域におい
て信号用ボール状端子における導波管モードへの不要な
モード変換を十分に抑制することが可能となり、回路基
板から信号用ボール状端子に供給される高周波信号を効
率的に伝送させることができる。
【００５５】また、本発明の高周波半導体素子収納用パ
ッケージの実装構造によれば、本発明の高周波半導体素
子収納用パッケージを、上面に信号用ボール状端子に対
応する信号用端子実装用パッドおよびこの信号用端子実
装用パッドを中心とする円形の開口を有する接地導体が
形成された回路基板上に、信号用ボール状端子を信号用
端子実装用パッドに、接地用ボール状端子を接地導体に
それぞれ電気的に接続して実装したことから、信号用ボ
ール状端子および信号用端子実装用パッドを同軸線路の
信号導体とし、接地用ボール状端子および接地導体をこ
の同軸線路の接地導体とみなすことができ、実装部にお
いて回路基板の内部への高周波信号の侵入を抑制するこ
とが可能となり、この同軸線路状の接続部によって回路
基板から信号用ボール状端子に供給される高周波信号を
効率的に伝送させることができるものとなる。
【００５６】また、回路基板の接地導体に設けた開口の
半径を高周波信号の信号波長の0.3倍の長さ以下とした
ときには、この接地導体の開口を回路基板の材料と同一
の誘電体が充填された円形導波管の開口とみなした場合
のＴＥ１１モードの遮断周波数を高周波信号の信号周波
数よりも高く設定することに相当することとなるため、
信号周波数の帯域において信号用端子実装用パッドにお
ける導波管モードへの不要なモード変換を十分に抑圧す
ることが可能となり、回路基板の信号用端子実装用パッ
ドから信号用ボール状端子に供給される高周波信号を効
率的に伝送させることができる。
【００５７】また、上記いずれの場合においても、ボー
ル状端子実装において従来から知られているセルフアラ
インメント効果により、一括リフロー実装のような簡便
かつ自動化に適した実装方法を用いて高精度な搭載精度
を得ることが可能であり、実装バラツキによる高周波伝
送特性のバラツキも抑えることができるために、実装良
品率の高い実装が実現できる。
【００５８】以上により、本発明によれば、量産に好適
な厚膜印刷技術およびセラミックスのような誘電体の積
層技術によって製作可能であり、かつ高周波特性が良好
であって、安定した実装精度が容易に得られる実装構造
を有する高周波半導体素子収納用パッケージおよびその
実装構造を提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波半導体素子収納用パッケージの
実施の形態の一例を示す平面図である。
【図２】本発明の高周波半導体素子収納用パッケージの
実施の形態の他の例を示す平面図である。
【図３】図２の平面図におけるボール状端子による高周
波伝送部位の要部拡大図である。
【図４】本発明の高周波半導体素子収納用パッケージの
実施の形態の他の例を示す平面図である。
【図５】本発明の高周波半導体素子収納用パッケージの
実施の形態の他の例を示す平面図である。
【図６】本発明の高周波半導体素子収納用パッケージの
実施の形態の他の例を示す平面図である。
【図７】本発明の高周波半導体素子収納用パッケージが
実装される回路基板の実施の形態の一例を示す平面図で
ある。
【図８】本発明の高周波半導体素子収納用パッケージが
実装される回路基板の実施の形態の他の例を示す平面図
である。
【符号の説明】
１・・・・・・・・・・・絶縁基体 21、22・・・・・・・・・信号用ボール状端子 31、32・・・・・・・・・接地用ボール状端子 ５・・・・・・・・・・・接地導体層 61、62、63、64・・・・・開口 71、72・・・・・・・・・接地導体層非形成部 ９・・・・・・・・・・・回路基板 10・・・・・・・・・・・接地導体 121、122・・・・・・・・信号用端子実装用パッド 131、132・・・・・・・・接地用端子実装用パッド 141、142、143、144・・・開口

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基体の上面に高周波用半導体素子の
    搭載収納部を有し、前記高周波半導体素子の電極が電気
    的に接続され、前記搭載収納部から前記絶縁基体の下面
    にかけて導出する複数の配線導体を有するとともに、前
    記絶縁基体の下面に配置され、前記配線導体に電気的に
    接続されたそれぞれ複数個の信号用ボール状端子および
    接地用ボール状端子を有して成り、該接地用ボール状端
    子を前記信号用ボール状端子を中心として取り囲む略円
    形状に配置したことを特徴とする高周波半導体素子収納
    用パッケージ。
  2. 【請求項２】 略円形状に配置した前記接地用ボール状
    端子間の間隔を高周波信号の信号波長の４分の１以下と
    したことを特徴とする請求項１記載の高周波半導体素子
    収納用パッケージ。
  3. 【請求項３】 前記絶縁基体の下面に前記信号用ボール
    状端子を中心とする円形の開口を有する接地導体層を形
    成するとともに、前記開口の周囲の前記接地導体層上に
    前記接地用ボール状端子を略円形状に配置したことを特
    徴とする請求項１または請求項２記載の高周波半導体素
    子収納用パッケージ。
  4. 【請求項４】 前記絶縁基体の下面に前記信号用ボール
    状端子に接続された線路導体を形成するとともに、前記
    接地導体層に前記開口から前記線路導体に沿って延びる
    接地導体層非形成部を設けたことを特徴とする請求項３
    記載の高周波半導体素子収納用パッケージ。
  5. 【請求項５】 前記開口の半径を前記高周波信号の信号
    波長の０．３倍の長さ以下としたことを特徴とする請求
    項３または請求項４記載の高周波半導体素子収納用パッ
    ケージ。
  6. 【請求項６】 請求項１乃至請求項５のいずれかに記載
    の高周波半導体素子収納用パッケージを、上面に前記信
    号用ボール状端子に対応する信号用端子実装用パッドお
    よび該信号用端子実装用パッドを中心とする円形の開口
    を有する接地導体が形成された回路基板上に、前記信号
    用ボール状端子を前記信号用端子実装用パッドに、前記
    接地用ボール状端子を前記接地導体にそれぞれ電気的に
    接続して実装したことを特徴とする高周波半導体素子収
    納用パッケージの実装構造。
  7. 【請求項７】 前記接地導体の開口の半径を前記高周波
    信号の信号波長の０．３倍の長さ以下としたことを特徴
    とする請求項６記載の高周波半導体素子収納用パッケー
    ジの実装構造。
JP2001089754A 2001-03-27 2001-03-27 高周波半導体素子収納用パッケージおよびその実装構造 Expired - Fee Related JP4623850B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001089754A JP4623850B2 (ja) 2001-03-27 2001-03-27 高周波半導体素子収納用パッケージおよびその実装構造
US10/107,540 US6566601B2 (en) 2001-03-27 2002-03-26 High frequency semiconductor device housing package and mounting structure for mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001089754A JP4623850B2 (ja) 2001-03-27 2001-03-27 高周波半導体素子収納用パッケージおよびその実装構造

Publications (2)

Publication Number Publication Date
JP2002289736A true JP2002289736A (ja) 2002-10-04
JP4623850B2 JP4623850B2 (ja) 2011-02-02

Family

ID=18944637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001089754A Expired - Fee Related JP4623850B2 (ja) 2001-03-27 2001-03-27 高周波半導体素子収納用パッケージおよびその実装構造

Country Status (2)

Country Link
US (1) US6566601B2 (ja)
JP (1) JP4623850B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026650A (ja) * 2003-07-01 2005-01-27 Northrop Grumman Corp 電子デバイスパッケージ組立体
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2010093278A (ja) * 2009-11-26 2010-04-22 Mitsubishi Electric Corp 基板接合構造
JP2012174781A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 高周波信号接続構造
KR20190126929A (ko) * 2017-07-28 2019-11-12 레이던 컴퍼니 동축 전송 라인 구조

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
US7211887B2 (en) * 2004-11-30 2007-05-01 M/A-Com, Inc. connection arrangement for micro lead frame plastic packages
US8003265B2 (en) * 2006-05-11 2011-08-23 Ford Motor Company Gas conditioning device and method
US8179306B2 (en) * 2007-04-13 2012-05-15 Kyocera Corporation High-frequency circuit board, high-frequency circuit module, and radar apparatus
US9001522B2 (en) * 2011-11-15 2015-04-07 Apple Inc. Printed circuits with staggered contact pads and compact component mounting arrangements
US9601818B2 (en) * 2013-06-25 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Microwave circuit
JP2016213089A (ja) * 2015-05-11 2016-12-15 株式会社オートネットワーク技術研究所 熱収縮チューブ取付治具、熱収縮チューブ付電線の製造方法及び熱収縮チューブ付電線
JP6443263B2 (ja) * 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール
WO2017098741A1 (ja) * 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
TWI760815B (zh) * 2020-08-12 2022-04-11 大陸商上海兆芯集成電路有限公司 接點排列、線路板及電子總成
DE102020122073A1 (de) 2020-08-24 2022-02-24 Infineon Technologies Ag Vorrichtungen mit koax-ähnlichen elektrischen Verbindungen und Verfahren zu deren Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878797A (ja) * 1994-09-06 1996-03-22 Shinko Electric Ind Co Ltd 高周波デバイス実装用基板
JPH08236655A (ja) * 1995-02-27 1996-09-13 Shinko Electric Ind Co Ltd Ｂｇａパッケージと該パッケージの実装構造
JPH10178144A (ja) * 1996-12-19 1998-06-30 Fujitsu Ltd Ｂｇａ型電子部品の同軸電極構造
JPH11186458A (ja) * 1997-12-22 1999-07-09 Kyocera Corp 高周波用伝送線路の接続構造および配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347086A (en) * 1992-03-24 1994-09-13 Microelectronics And Computer Technology Corporation Coaxial die and substrate bumps
EP0764393B1 (en) 1995-03-02 2001-07-04 Circuit Components, Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6239385B1 (en) * 1998-02-27 2001-05-29 Agilent Technologies, Inc. Surface mountable coaxial solder interconnect and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878797A (ja) * 1994-09-06 1996-03-22 Shinko Electric Ind Co Ltd 高周波デバイス実装用基板
JPH08236655A (ja) * 1995-02-27 1996-09-13 Shinko Electric Ind Co Ltd Ｂｇａパッケージと該パッケージの実装構造
JPH10178144A (ja) * 1996-12-19 1998-06-30 Fujitsu Ltd Ｂｇａ型電子部品の同軸電極構造
JPH11186458A (ja) * 1997-12-22 1999-07-09 Kyocera Corp 高周波用伝送線路の接続構造および配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026650A (ja) * 2003-07-01 2005-01-27 Northrop Grumman Corp 電子デバイスパッケージ組立体
JP4714814B2 (ja) * 2003-07-01 2011-06-29 ノースロップ グラマン システムズ コーポレーション 電子デバイスパッケージ組立体
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2010093278A (ja) * 2009-11-26 2010-04-22 Mitsubishi Electric Corp 基板接合構造
JP2012174781A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 高周波信号接続構造
KR20190126929A (ko) * 2017-07-28 2019-11-12 레이던 컴퍼니 동축 전송 라인 구조
KR102239468B1 (ko) 2017-07-28 2021-04-12 레이던 컴퍼니 동축 전송 라인 구조

Also Published As

Publication number Publication date
US6566601B2 (en) 2003-05-20
JP4623850B2 (ja) 2011-02-02
US20020166689A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
JP2002289736A (ja) 高周波半導体素子収納用パッケージおよびその実装構造
US6794961B2 (en) High frequency circuit module
US5019829A (en) Plug-in package for microwave integrated circuit having cover-mounted antenna
EP1056133A1 (en) Rf circuit module
JP5377096B2 (ja) 高周波パッケージ装置およびその製造方法
US6232660B1 (en) High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip
JP2021101475A (ja) 半導体素子実装用基板および半導体装置
JP2003273277A (ja) 高周波集積回路モジュール
US6531775B1 (en) High-frequency module
JPH10294401A (ja) パッケージ及び半導体装置
JP2000236045A (ja) 高周波パッケージ
US6140698A (en) Package for microwave and mm-wave integrated circuits
JPH0680746B2 (ja) マイクロ波用チツプキヤリヤ
US6538316B2 (en) High frequency semiconductor device housing package
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JPH11204690A (ja) 表面実装型パッケージ及び半導体装置
JP4206185B2 (ja) 高周波半導体装置
JP2005130406A (ja) 導波管部材および導波管ならびに高周波モジュール
JP2002050733A (ja) 高周波用パッケージ、配線ボードおよび高周波モジュール
JP3391018B2 (ja) 電子回路パッケージ
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP2000164766A (ja) 高周波用配線基板
JP4563980B2 (ja) 表面実装型パッケージ及び半導体装置
JPH02238692A (ja) パッケージ型素子の実装方法
JPH0121564Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Ref document number: 4623850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees