JPH08236655A - Ｂｇａパッケージと該パッケージの実装構造 - Google Patents

Ｂｇａパッケージと該パッケージの実装構造

Info

Publication number
JPH08236655A
JPH08236655A JP6514795A JP6514795A JPH08236655A JP H08236655 A JPH08236655 A JP H08236655A JP 6514795 A JP6514795 A JP 6514795A JP 6514795 A JP6514795 A JP 6514795A JP H08236655 A JPH08236655 A JP H08236655A
Authority
JP
Japan
Prior art keywords
conductor
package
ring
sub
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6514795A
Other languages
English (en)
Other versions
JP3473923B2 (ja
Inventor
Shigeo Nakajima
茂生 中島
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6514795A priority Critical patent/JP3473923B2/ja
Publication of JPH08236655A publication Critical patent/JPH08236655A/ja
Application granted granted Critical
Publication of JP3473923B2 publication Critical patent/JP3473923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 パッケージ底面の信号用の端子と該端子をは
んだ付け接続する基板表面の信号用の接続端子部分の特
性インピーダンスを、パッケージの信号用の接続線路の
持つ特性インピーダンスにマッチングさせることのでき
るＢＧＡパッケージを得る。 【構成】 信号用の端子３０周囲のパッケージ底面１２
に、パッケージ１０のグランドに電気的に接続された導
体リング８０を備える。そして、導体リング８０を接続
端子６０周囲の基板５０表面に形成されたサブ導体リン
グ１００にはんだ付け接続する。そして、信号用の端子
３０と該端子をはんだ付け接続する信号用の接続端子６
０部分の周囲を導体リング８０とサブ導体リング１００
とそれらのリングの間をはんだ付け接続するはんだで囲
んで、信号用の端子３０と該端子をはんだ付け接続する
信号用の接続端子６０部分を同軸線路構造に形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップ等の電子
部品を収容又は搭載するためのＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）パッケージと、該パッケージをその
実装用の基板に表面実装するためのＢＧＡパッケージの
実装構造に関する。
【０００２】
【従来の技術】従来より、図１８と図１９に示したよう
な、電子部品２０を収容するためのパッケージ、又は図
２０に示したような、電子部品２０を搭載するための基
板がある。これらのパッケージ又は基板（以下、総称し
てパッケージ１０という）は、セラミック等の絶縁体で
形成されていて、その底面１２に、図１９に示したよう
に、外部回路接続用の端子３０を格子状に並べて備えて
いる。端子３０表面には、図１８又は図２０に示したよ
うに、ほぼ半球状をした第１のはんだバンプ４０を形成
している。端子３０は、パッケージ１０に備えられた接
続線路（図示せず）に一連に接続している。
【０００３】これらのパッケージ１０は、その外部回路
接続用の端子３０表面にほぼ半球状の第１のはんだバン
プ４０が形成されていることから、ＢＧＡパッケージと
呼ばれている。
【０００４】このＢＧＡパッケージにおいては、図２１
と図２２に示したように、パッケージ底面１２に備えら
れた端子３０を、基板５０表面の接続端子６０に、端子
３０表面に形成された第１のはんだバンプ４０を用いて
はんだ付け接続することにより、パッケージ１０を基板
５０に表面実装している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、パッケージ１０を基板５０に表面実装した
場合には、パッケージ底面の信号用の端子３０と該端子
をはんだ付け接続した基板表面の信号用の接続端子６０
部分を伝わる高周波信号の伝送損失が大幅に増大してし
まった。
【０００６】その理由は、信号用の端子３０と該端子を
はんだ付け接続した信号用の接続端子６０部分の特性イ
ンピーダンスが、信号用の端子３０に一連に接続された
パッケージの信号用の接続線路７０の持つ特性インピー
ダンスと大幅に異なっているからである。これは、図２
１又は図２２に示したように、信号用の端子３０と該端
子をはんだ付け接続した信号用の接続端子６０の直径が
共に０．５〜０．８ｍｍ程度あるのに対して、信号用の
端子３０に一連に接続されたパッケージの信号用の接続
線路７０の直径が０．１〜０．２ｍｍと、信号用の端子
３０や信号用の接続端子６０の直径に比べて数分の一小
さいことに起因している。
【０００７】本発明は、このような課題に鑑みてなされ
たもので、パッケージ底面の信号用の端子と該端子をは
んだ付け接続する基板表面の信号用の接続端子部分の特
性インピーダンスを、パッケージの信号用の接続線路の
持つ特性インピーダンスにマッチングさせることのでき
るＢＧＡパッケージを提供することを目的としている。
【０００８】それと共に、パッケージ底面の信号用の端
子と該端子がはんだ付け接続された基板表面の信号用の
接続端子部分の特性インピーダンスを、パッケージの信
号用の接続線路の持つ特性インピーダンスにマッチング
させることのできるＢＧＡパッケージの実装構造を提供
することをもう一つの目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１のＢＧＡパッケージは、パッケージ底
面に備えられた信号用の端子表面に第１のはんだバンプ
が形成されたＢＧＡパッケージにおいて、前記端子を中
心にしてその周囲のパッケージ底面に導体リングを備え
て、該導体リング表面に第２のはんだバンプを形成した
ことを特徴としている。
【００１０】本発明の第１のＢＧＡパッケージにおいて
は、導体リング表面を絶縁コート材で覆うと共に、前記
導体リング表面に沿って前記コート材で覆われない複数
の導体リングの露出箇所をリング状に並べて設けて、該
導体リングの露出箇所表面に第２のはんだバンプを形成
した構造としても良い。
【００１１】また、本発明の第１のＢＧＡパッケージに
おいては、導体リングの一部に開口部を設けた構造とす
ることを好適としている。
【００１２】また、本発明の第１のＢＧＡパッケージに
おいては、導体リングをパッケージのグランドに電気的
に接続した構造とすることを好適としている。
【００１３】また、本発明の第１のＢＧＡパッケージに
あっては、パッケージを基板に実装した状態において、
信号用の端子を前記基板表面に備えられた信号用の接続
端子の上方に浮かせたり、導体リングを前記基板表面に
備えられたサブ導体リングの上方に浮かせたりするため
の突起をパッケージ底面に備えた構造とすることを好適
としている。
【００１４】それと共に、突起の先端をほぼ半球状に形
成した構造とすることを好適としている。
【００１５】又は、突起に代えて、第１又は第２のはん
だバンプに球体を埋設した構造とすることを好適として
いる。
【００１６】本発明の第２のＢＧＡパッケージは、パッ
ケージ底面に備えられた信号用の端子表面に第１のはん
だバンプが形成されたＢＧＡパッケージにおいて、前記
端子を中心にしてその周囲のパッケージ底面に複数の導
体パッドをリング状に並べて備えて、該導体パッド表面
に第２のはんだバンプを形成したことを特徴としてい
る。
【００１７】本発明の第２のＢＧＡパッケージにおいて
は、導体パッドをパッケージのグランドに電気的に接続
した構造とすることを好適としている。
【００１８】また、本発明の第２のＢＧＡパッケージに
おいては、導体パッドは、円形状に形成しても良く、帯
状に形成しても良い。
【００１９】また、本発明の第２のＢＧＡパッケージに
あっては、パッケージを基板に実装した状態において、
信号用の端子を前記基板表面に備えられた信号用の接続
端子の上方に浮かせたり、導体パッドを前記基板表面に
備えられたサブ導体パッドの上方に浮かせたりするため
の突起をパッケージ底面に備えた構造とすることを好適
としている。
【００２０】それと共に、突起の先端をほぼ半球状に形
成した構造とすることを好適としている。
【００２１】又は、突起に代えて、第１又は第２のはん
だバンプに球体を埋設した構造とすることを好適として
いる。
【００２２】本発明の第１のＢＧＡパッケージの実装構
造は、パッケージ底面に備えられた信号用の端子が基板
表面の信号用の接続端子に、前記端子表面に形成された
第１のはんだバンプを用いてはんだ付け接続されてなる
ＢＧＡパッケージの実装構造において、前記端子を中心
にしてその周囲のパッケージ底面に導体リングを備え
て、該導体リング表面に第２のはんだバンプを形成する
と共に、前記接続端子を中心にしてその周囲の基板表面
に前記導体リングに重なり合うサブ導体リングを備え
て、該サブ導体リングに前記導体リングを前記第２のは
んだバンプを用いてはんだ付け接続したことを特徴とし
ている。
【００２３】本発明の第１のＢＧＡパッケージの実装構
造においては、導体リング表面を絶縁コート材で覆うと
共に、前記導体リング表面に沿って前記コート材で覆わ
れない複数の導体リングの露出箇所をリング状に並べて
設けて、該導体リングの露出箇所表面に第２のはんだバ
ンプを形成し、かつ、サブ導体リング表面を絶縁コート
材で覆うと共に、前記サブ導体リング表面に沿って前記
導体リングの露出箇所に重なり合う前記コート材で覆わ
れない複数のサブ導体リングの露出箇所をリング状に並
べて設けて、該サブ導体リングの露出箇所に前記導体リ
ングの露出箇所を前記第２のはんだバンプを用いてはん
だ付け接続した構造としても良い。
【００２４】また、本発明の第１のＢＧＡパッケージの
実装構造においては、導体リング又はサブ導体リングの
一部に開口部を設けた構造とすることを好適としてい
る。
【００２５】また、本発明の第１のＢＧＡパッケージの
実装構造においては、導体リングをパッケージのグラン
ドに電気的に接続したり、サブ導体リングを基板のグラ
ンドに電気的に接続したりした構造とすることを好適と
している。
【００２６】また、本発明の第１のＢＧＡパッケージの
実装構造にあっては、信号用の端子を信号用の接続端子
の上方に浮かせたり、導体リングをサブ導体リングの上
方に浮かせたりするための突起をパッケージ底面又は基
板表面に備えた構造とすることを好適としている。
【００２７】それと共に、突起の先端をほぼ半球状に形
成した構造とすることを好適としている。
【００２８】又は、突起に代えて、第１又は第２のはん
だバンプに球体を埋設した構造とすることを好適として
いる。
【００２９】本発明の第２のＢＧＡパッケージの実装構
造は、パッケージ底面に備えられた信号用の端子が基板
表面の信号用の接続端子に、前記端子表面に形成された
第１のはんだバンプを用いてはんだ付け接続されてなる
ＢＧＡパッケージの実装構造において、前記端子を中心
にしてその周囲のパッケージ底面に複数の導体パッドを
リング状に並べて備えて、該導体パッド表面に第２のは
んだバンプを形成すると共に、前記接続端子を中心にし
てその周囲の基板表面に前記導体パッドに重なり合う複
数のサブ導体パッドをリング状に並べて備えて、該サブ
導体パッドに前記導体パッドを前記第２のはんだバンプ
を用いてはんだ付け接続したことを特徴としている。
【００３０】本発明の第２のＢＧＡパッケージの実装構
造においては、導体パッドをパッケージのグランドに電
気的に接続したり、サブ導体パッドを基板のグランドに
電気的に接続したりした構造とすることを好適としてい
る。
【００３１】また、本発明の第２のＢＧＡパッケージの
実装構造においては、導体パッドとサブ導体パッドは、
円形状に形成しても良く、帯状に形成しても良い。
【００３２】また、本発明の第２のＢＧＡパッケージの
実装構造にあっては、信号用の端子を信号用の接続端子
の上方に浮かせたり、導体パッドをサブ導体パッドの上
方に浮かせたりするための突起をパッケージ底面又は基
板表面に備えた構造とすることを好適としている。
【００３３】それと共に、突起の先端をほぼ半球状に形
成した構造とすることを好適としている。
【００３４】又は、突起に代えて、第１又は第２のはん
だバンプに球体を埋設した構造とすることを好適として
いる。
【００３５】
【作用】本発明の第１のＢＧＡパッケージにおいては、
パッケージ底面の信号用の端子を基板表面の信号用の接
続端子にはんだ付け接続した状態において、パッケージ
底面の導体リングに重なり合うサブ導体リングを、信号
用の接続端子を中心にしてその周囲の基板表面に備えて
おき、パッケージ底面の信号用の端子を基板表面の信号
用の接続端子に第１のはんだバンプを用いてはんだ付け
接続する際に、パッケージ底面に備えられた導体リング
を基板表面に備えたサブ導体リングに重ね合わせて、そ
れらのリングの間を導体リング表面に形成された第２の
はんだバンプを用いてはんだ付け接続できる。そして、
信号用の端子と該端子をはんだ付け接続した信号用の接
続端子部分の周囲を、導体リングとサブ導体リングとそ
れらのリングの間をはんだ付け接続しているはんだとか
らなる筒状のシールド壁で囲むことができる。そして、
信号用の端子と該端子をはんだ付け接続した信号用の接
続端子部分を、同軸線路構造に形成できる。
【００３６】そのため、導体リングとサブ導体リングの
内径等を調整することにより、信号用の端子と該端子を
はんだ付け接続する信号用の接続端子部分の特性インピ
ーダンスを、パッケージの信号用の接続線路の持つ特性
インピーダンスにマッチングさせることができる。
【００３７】それと共に、信号用の端子と該端子をはん
だ付け接続する信号用の接続端子部分を伝わる高周波信
号の一部がその外部に漏れ出すのを、上記筒状のシール
ド壁で防ぐことができる。
【００３８】また、導体リング表面を絶縁コート材で覆
うと共に、前記導体リング表面に沿って前記コート材で
覆われない複数の導体リングの露出箇所をリング状に並
べて設けて、該導体リングの露出箇所表面に第２のはん
だバンプを形成した第１のＢＧＡパッケージにあって
は、パッケージ底面の信号用の端子を基板表面の信号用
の接続端子にはんだ付け接続した状態において、パッケ
ージ底面の導体リングに重なり合うサブ導体リングを信
号用の接続端子を中心にしてその周囲の基板表面に備え
て、該サブ導体リング表面を絶縁コート材で覆うと共
に、該サブ導体リング表面に沿って導体リングの露出箇
所に重なり合う前記コート材で覆われない複数のサブ導
体リングの露出箇所をリング状に並べて設けておき、パ
ッケージ底面の信号用の端子を基板表面の信号用の接続
端子に第１のはんだバンプを用いてはんだ付け接続する
際に、導体リングの露出箇所をサブ導体リングの露出箇
所に重ね合わせて、それらのリングの露出箇所の間を第
２のはんだバンプを用いてはんだ付け接続できる。そし
て、信号用の端子と該端子をはんだ付け接続した信号用
の接続端子部分の周囲を、導体リングとサブ導体リング
とそれらのリングの露出箇所の間をはんだ付け接続して
いるはんだとからなる筒籠状のシールド壁で囲むことが
できる。そして、信号用の端子と該端子をはんだ付け接
続した信号用の接続端子部分を、擬似同軸線路構造に形
成できる。
【００３９】そのため、導体リングとサブ導体リングの
内径と導体リングとサブ導体リングの露出箇所の位置等
を調整することにより、信号用の端子と該端子をはんだ
付け接続する信号用の接続端子部分の特性インピーダン
スを、パッケージの信号用の接続線路の持つ特性インピ
ーダンスにマッチングさせることができる。
【００４０】それと共に、信号用の端子と該端子をはん
だ付け接続する信号用の接続端子部分を伝わる高周波信
号の一部がその外部に漏れ出すのを、上記筒籠状のシー
ルド壁で防ぐことができる。
【００４１】また、導体リングの一部をパッケージのグ
ランドに電気的に接続することにより、複数の導体リン
グの露出箇所をパッケージのグランドに共に電気的に接
続できる。
【００４２】また、導体リングの一部に開口部を設けた
第１のＢＧＡパッケージにあっては、信号用の端子を信
号用の接続端子に第１のはんだバンプを用いてはんだ付
け接続したり、導体リングをサブ導体リングに第２のは
んだバンプを用いてはんだ付け接続したり、又は導体リ
ングの露出箇所をサブ導体リングの露出箇所に第２のは
んだバンプを用いてはんだ付け接続したりした際に、第
１又は第２のはんだバンプから発生する気体を、導体リ
ングの開口部を通して、導体リングの外方に逃がすこと
ができる。そして、導体リングと該リングをはんだ付け
接続したサブ導体リングとで囲まれた内部空間の気圧が
上昇して、第２のはんだバンプが、導体リングやサブ導
体リングの外方に押し出されるのを防止できる。
【００４３】また、導体リングをパッケージのグランド
に電気的に接続した第１のＢＧＡパッケージにあって
は、上記のようにして、信号用の端子と該端子をはんだ
付け接続した信号用の接続端子部分を筒状又は筒籠状の
シールド壁で囲んだ際に、該シールド壁をパッケージの
グランドに電気的に接続できる。そして、信号用の端子
と該端子をはんだ付け接続した信号用の接続端子部分の
特性インピーダンスを、パッケージの信号用の接続線路
の持つ特性インピーダンスに的確にマッチングさせるこ
とができる。
【００４４】また、パッケージを基板に実装した状態に
おいて、信号用の端子を基板表面に備えられた信号用の
接続端子の上方に浮かせたり、導体リングを基板表面に
備えられたサブ導体リングの上方に浮かせたりするため
の突起をパッケージ底面に備えた第１のＢＧＡパッケー
ジにあっては、パッケージを基板に実装した際に、突起
の先端を基板表面に当接させた状態として、信号用の端
子を信号用の接続端子の上方に浮かせたり、導体リング
をサブ導体リングの上方に浮かせたりできる。そして、
信号用の端子と信号用の接続端子の間、導体リングとサ
ブ導体リングの間、又は導体リングの露出箇所とサブ導
体リングの露出箇所の間にはんだ溜まりを形成できる。
そして、それらのはんだ溜まりに溜まったはんだを用い
て、信号用の端子を信号用の接続端子に確実にはんだ付
け接続したり、導体リングをサブ導体リングに確実には
んだ付け接続したり、又は導体リングの露出箇所をサブ
導体リングの露出箇所に確実にはんだ付け接続したりで
きる。
【００４５】加えて、突起の先端をほぼ半球状に形成し
た第１のＢＧＡパッケージにあっては、信号用の端子を
信号用の接続端子にはんだ付け接続したり、導体リング
をサブ導体リングにはんだ付け接続したり、又は導体リ
ングの露出箇所をサブ導体リングの露出箇所にはんだ付
け接続したりした際に、突起の先端をそれを当接させた
基板表面をその前後、左右等に円滑に移動させることが
できる。そして、信号用の端子と信号用の接続端子の
間、導体リングとサブ導体リングの間、又は導体リング
の露出箇所とサブ導体リングの露出箇所の間に亙っては
んだをアライメントさせて、それらの端子、リング、又
はリングの露出箇所の間を第１又は第２のはんだバンプ
を用いて的確にはんだ付け接続できる。
【００４６】また、第１又は第２のはんだバンプに球体
を埋設した第１のＢＧＡパッケージにあっては、信号用
の端子を信号用の接続端子にはんだ付け接続したり、導
体リングをサブ導体リングにはんだ付け接続したり、又
は導体リングの露出箇所をサブ導体リングの露出箇所に
はんだ付け接続したりした際に、信号用の端子と信号用
の接続端子の間、導体リングとサブ導体リングの間、又
は導体リングの露出箇所とサブ導体リングの露出箇所の
間に球体を挟持させた状態として、それらの端子の間、
リングの間、又はリングの露出箇所の間にはんだ溜まり
を形成できる。そして、それらのはんだ溜まりに溜まっ
たはんだを用いて、信号用の端子を信号用の接続端子に
確実にはんだ付け接続したり、導体リングをサブ導体リ
ングに確実にはんだ付け接続したり、又は導体リングの
露出箇所をサブ導体リングの露出箇所に確実にはんだ付
け接続したりできる。
【００４７】それと共に、パッケージを基板表面の上方
にほぼ球体の直径に近い距離浮かせることができる。
【００４８】本発明の第２のＢＧＡパッケージにおいて
は、パッケージ底面の信号用の端子を基板表面の信号用
の接続端子にはんだ付け接続した状態において、パッケ
ージ底面の導体パッドに重なり合う複数のサブ導体パッ
ドを信号用の接続端子を中心にしてその周囲の基板表面
にリング状に並べて備えておき、パッケージ底面の信号
用の端子を基板表面の信号用の接続端子に第１のはんだ
バンプを用いてはんだ付け接続する際に、パッケージ底
面にリング状に並べて備えられた導体パッドを基板表面
にリング状に並べて備えたサブ導体パッドに重ね合わせ
て、それらのパッドの間を導体パッド表面に形成された
第２のはんだバンプを用いてはんだ付け接続できる。そ
して、信号用の端子と該端子をはんだ付け接続した信号
用の接続端子部分の周囲を、複数の導体パッドと複数の
サブ導体パッドとそれらのパッドの間をはんだ付け接続
しているはんだとからなる筒籠状のシールド壁で囲むこ
とができる。そして、信号用の端子と該端子をはんだ付
け接続した信号用の接続端子部分を、擬似同軸線路構造
に形成できる。
【００４９】そのため、導体パッドとサブ導体パッドの
位置等を調整することにより、信号用の端子と該端子を
はんだ付け接続する信号用の接続端子部分の特性インピ
ーダンスを、パッケージの信号用の接続線路の持つ特性
インピーダンスにマッチングさせることができる。
【００５０】それと共に、信号用の端子と該端子をはん
だ付け接続する信号用の接続端子部分を伝わる高周波信
号の一部がその外部に漏れ出すのを、上記筒籠状のシー
ルド壁で防ぐことができる。
【００５１】また、導体パッドをパッケージのグランド
に電気的に接続した第２のＢＧＡパッケージにあって
は、上記のようにして、信号用の端子と該端子をはんだ
付け接続した信号用の接続端子部分を筒籠状のシールド
壁で囲んだ際に、該シールド壁をパッケージのグランド
に電気的に接続できる。そして、信号用の端子と該端子
をはんだ付け接続した信号用の接続端子部分の特性イン
ピーダンスを、パッケージの信号用の接続線路の持つ特
性インピーダンスに的確にマッチングさせることができ
る。
【００５２】また、導体パッドを帯状に形成した第２の
ＢＧＡパッケージにあっては、その帯状の導体パッドで
信号用の端子の周囲を隙間少なく密に囲むことができ
る。それと共に、その帯状の導体パッドの形状に合わせ
て、サブ導体パッドを帯状に形成して、その帯状のサブ
導体パッドで信号用の接続端子の周囲を隙間少なく密に
囲むことができる。そして、上記のようにして、信号用
の端子と該端子をはんだ付け接続した信号用の接続端子
部分の周囲を筒籠状のシールド壁で囲んだ際に、その筒
籠状のシールド壁を隙間少なく密に形成できる。そし
て、信号用の端子と該端子をはんだ付け接続した信号用
の接続端子部分の特性インピーダンスを、パッケージの
信号用の接続線路の持つ特性インピーダンスに的確にマ
ッチングさせることができる。
【００５３】また、パッケージを基板に実装した状態に
おいて、信号用の端子を基板表面に備えられた信号用の
接続端子の上方に浮かせたり、導体パッドを基板表面に
備えられたサブ導体パッドの上方に浮かせたりするため
の突起をパッケージ底面に備えた第２のＢＧＡパッケー
ジにあっては、パッケージを基板に実装した際に、突起
の先端を基板表面に当接させた状態として、信号用の端
子を信号用の接続端子の上方に浮かせたり、導体パッド
をサブ導体パッドの上方に浮かせたりできる。そして、
信号用の端子と信号用の接続端子の間、又は導体パッド
とサブ導体パッドの間にはんだ溜まりを形成できる。そ
して、それらのはんだ溜まりに溜まったはんだを用い
て、信号用の端子を信号用の接続端子に確実にはんだ付
け接続したり、導体パッドをサブ導体パッドに確実には
んだ付け接続したりできる。
【００５４】加えて、突起の先端をほぼ半球状に形成し
た第２のＢＧＡパッケージにあっては、信号用の端子を
信号用の接続端子にはんだ付け接続したり、導体パッド
をサブ導体パッドにはんだ付け接続したりした際に、突
起の先端をそれを当接させた基板表面をその前後、左右
等に円滑に移動させることができる。そして、信号用の
端子と信号用の接続端子の間、又は導体パッドとサブ導
体パッドの間に亙ってはんだをアライメントさせて、そ
れらの端子の間、又はパッドの間を第１又は第２のはん
だバンプを用いて的確にはんだ付け接続できる。
【００５５】また、第１又は第２のはんだバンプに球体
を埋設した第２のＢＧＡパッケージにあっては、信号用
の端子を信号用の接続端子にはんだ付け接続したり、導
体パッドをサブ導体パッドにはんだ付け接続したりした
際に、信号用の端子と信号用の接続端子の間、又は導体
パッドとサブ導体パッドの間に球体を挟持させた状態と
して、それらの端子の間、又はパッドの間にはんだ溜ま
りを形成できる。そして、それらのはんだ溜まりに溜ま
ったはんだを用いて、信号用の端子を信号用の接続端子
に確実にはんだ付け接続したり、導体パッドをサブ導体
パッドに確実にはんだ付け接続したりできる。
【００５６】それと共に、パッケージを基板表面の上方
にほぼ球体の直径に近い距離浮かせることができる。
【００５７】本発明の第１のＢＧＡパッケージの実装構
造においては、パッケージ底面の信号用の端子と該端子
がはんだ付け接続された基板表面の信号用の接続端子部
分の周囲を、導体リングとサブ導体リングとそれらのリ
ングの間をはんだ付け接続しているはんだとからなる筒
状のシールド壁で囲むことができる。そして、信号用の
端子と該端子がはんだ付け接続された信号用の接続端子
部分を、同軸線路構造に形成できる。
【００５８】そのため、導体リングとサブ導体リングの
内径等を調整することにより、信号用の端子と該端子が
はんだ付け接続された信号用の接続端子部分の特性イン
ピーダンスを、パッケージの信号用の接続線路の持つ特
性インピーダンスにマッチングさせることができる。
【００５９】それと共に、信号用の端子と該端子がはん
だ付け接続された信号用の接続端子部分を伝わる高周波
信号の一部がその外部に漏れ出すのを、上記筒状のシー
ルド壁で防ぐことができる。
【００６０】また、導体リング表面を絶縁コート材で覆
うと共に、該導体リング表面に沿って前記コート材で覆
われない複数の導体リングの露出箇所をリング状に並べ
て設けて、該導体リングの露出箇所表面に第２のはんだ
バンプを形成し、かつ、サブ導体リング表面を絶縁コー
ト材で覆うと共に、前記サブ導体リング表面に沿って前
記導体リングの露出箇所に重なり合う前記コート材で覆
われない複数のサブ導体リングの露出箇所をリング状に
並べて設けて、該サブ導体リングの露出箇所に前記導体
リングの露出箇所を前記第２のはんだバンプを用いては
んだ付け接続した第１のＢＧＡパッケージの実装構造に
あっては、パッケージ底面の信号用の端子と該端子がは
んだ付け接続された基板表面の信号用の接続端子部分の
周囲を、導体リングとサブ導体リングとそれらのリング
の露出箇所の間をはんだ付け接続しているはんだとから
なる筒籠状のシールド壁で囲むことができる。そして、
信号用の端子と該端子がはんだ付け接続された信号用の
接続端子部分を、擬似同軸線路構造に形成できる。
【００６１】そのため、導体リングとサブ導体リングの
内径とそれらのリングの露出箇所の位置等を調整するこ
とにより、信号用の端子と該端子がはんだ付け接続され
た信号用の接続端子部分の特性インピーダンスを、パッ
ケージの信号用の接続線路の持つ特性インピーダンスに
マッチングさせることができる。
【００６２】それと共に、信号用の端子と該端子がはん
だ付け接続された信号用の接続端子部分を伝わる高周波
信号の一部がその外部に漏れ出すのを、上記筒籠状のシ
ールド壁で防ぐことができる。
【００６３】また、導体リングの一部をパッケージのグ
ランドに電気的に接続することにより、複数の導体リン
グの露出箇所をパッケージのグランドに共に電気的に接
続できる。それと共に、サブ導体リングの一部を基板の
グランドに電気的に接続することにより、複数のサブ導
体リングの露出箇所を基板のグランドに共に電気的に接
続できる。
【００６４】また、導体リング又はサブ導体リングの一
部に開口部を設けた第１のＢＧＡパッケージの実装構造
にあっては、信号用の端子を信号用の接続端子に第１の
はんだバンプを用いてはんだ付け接続したり、導体リン
グをサブ導体リングに第２のはんだバンプを用いてはん
だ付け接続したり、又は導体リングの露出箇所をサブ導
体リングの露出箇所に第２のはんだバンプを用いてはん
だ付け接続したりした際に、第１又は第２のはんだバン
プから発生する気体を、導体リング又はサブ導体リング
の開口部を通して、導体リング又はサブ導体リングの外
方に逃がすことができる。そして、導体リングと該リン
グをはんだ付け接続したサブ導体リングとで囲まれた内
部空間の気圧が上昇して、第２のはんだバンプが、導体
リングやサブ導体リングの外方に押し出されるのを防止
できる。
【００６５】また、導体リング又はサブ導体リングをパ
ッケージのグランドに電気的に接続した第１のＢＧＡパ
ッケージの実装構造にあっては、信号用の端子と該端子
がはんだ付け接続された信号用の接続端子部分の周囲を
囲む上記筒状又は筒籠状のシールド壁を、パッケージの
グランド又は基板のグランドに電気的に接続できる。そ
して、信号用の端子と該端子がはんだ付け接続された信
号用の接続端子部分の特性インピーダンスを、パッケー
ジの信号用の接続線路の持つ特性インピーダンスに的確
にマッチングさせることができる。
【００６６】また、信号用の端子を信号用の接続端子の
上方に浮かせたり、導体リングをサブ導体リングの上方
に浮かせたりするための突起をパッケージ底面又は基板
表面に備えた第１のＢＧＡパッケージの実装構造にあっ
ては、突起の先端を基板表面又はパッケージ底面に当接
させた状態として、信号用の端子を信号用の接続端子の
上方に浮かせたり、導体リングをサブ導体リングの上方
に浮かせたりできる。そして、信号用の端子と信号用の
接続端子の間、導体リングとサブ導体リングの間、又は
導体リングの露出箇所とサブ導体リングの露出箇所の間
にはんだ溜まりを形成できる。そして、それらのはんだ
溜まりに溜まったはんだを用いて、信号用の端子を信号
用の接続端子に確実にはんだ付け接続したり、導体リン
グをサブ導体リングに確実にはんだ付け接続したり、又
は導体リングの露出箇所をサブ導体リングの露出箇所に
確実にはんだ付け接続したりできる。
【００６７】加えて、突起の先端をほぼ半球状に形成し
た第１のＢＧＡパッケージの実装構造にあっては、信号
用の端子を信号用の接続端子にはんだ付け接続したり、
導体リングをサブ導体リングにはんだ付け接続したり、
又は導体リングの露出箇所をサブ導体リングの露出箇所
にはんだ付け接続したりした際に、突起の先端をそれを
当接させた基板表面又はパッケージ底面をその前後、左
右等に円滑に移動させることができる。そして、信号用
の端子と信号用の接続端子の間、導体リングとサブ導体
リングの間、又は導体リングの露出箇所とサブ導体リン
グの露出箇所の間に亙ってはんだをアライメントさせ
て、それらの端子の間、リングの間、又はリングの露出
箇所の間を第１又は第２のはんだバンプを用いて的確に
はんだ付け接続できる。
【００６８】また、第１又は第２のはんだバンプに球体
を埋設した第１のＢＧＡパッケージの実装構造にあって
は、信号用の端子を信号用の接続端子にはんだ付け接続
したり、導体リングをサブ導体リングにはんだ付け接続
したり、又は導体リングの露出箇所をサブ導体リングの
露出箇所にはんだ付け接続したりした際に、信号用の端
子と信号用の接続端子の間、導体リングとサブ導体リン
グの間、又は導体リングの露出箇所とサブ導体リングの
露出箇所の間に球体を挟持させた状態として、それらの
端子の間、リングの間、又はリングの露出箇所の間には
んだ溜まりを形成できる。そして、それらのはんだ溜ま
りに溜まったはんだを用いて、信号用の端子を信号用の
接続端子に確実にはんだ付け接続したり、導体リングを
サブ導体リングに確実にはんだ付け接続したり、又は導
体リングの露出箇所をサブ導体リングの露出箇所に確実
にはんだ付け接続したりできる。
【００６９】それと共に、パッケージを基板表面の上方
にほぼ球体の直径に近い距離浮かせることができる。
【００７０】本発明の第２のＢＧＡパッケージの実装構
造においては、パッケージ底面の信号用の端子と該端子
がはんだ付け接続された基板表面の信号用の接続端子部
分の周囲を、パッケージ底面にリング状に並べて備えら
れた複数の導体パッドと基板表面にリング状に並べて備
えられた複数のサブ導体パッドとそれらの間をはんだ付
け接続しているはんだとからなる筒籠状のシールド壁で
囲むことができる。そして、信号用の端子と該端子がは
んだ付け接続された信号用の接続端子部分を、擬似同軸
線路構造に形成できる。
【００７１】そのため、導体パッドとサブ導体パッドの
位置等を調整することにより、信号用の端子と該端子が
はんだ付け接続された信号用の接続端子部分の特性イン
ピーダンスを、パッケージの信号用の接続線路の持つ特
性インピーダンスにマッチングさせることができる。
【００７２】それと共に、信号用の端子と該端子がはん
だ付け接続された信号用の接続端子部分を伝わる高周波
信号の一部がその外部に漏れ出すのを、上記筒籠状のシ
ールド壁で防ぐことができる。
【００７３】また、導体パッド又はサブ導体パッドをパ
ッケージのグランドに電気的に接続した第２のＢＧＡパ
ッケージの実装構造にあっては、信号用の端子と該端子
がはんだ付け接続された信号用の接続端子部分の周囲を
囲む上記筒籠状のシールド壁を、パッケージのグランド
又は基板のグランドに電気的に接続できる。そして、信
号用の端子と該端子がはんだ付け接続された信号用の接
続端子部分の特性インピーダンスを、パッケージの信号
用の接続線路の持つ特性インピーダンスに的確にマッチ
ングさせることができる。
【００７４】また、導体パッドとサブ導体パッドを帯状
に形成した第２のＢＧＡパッケージの実装構造にあって
は、その帯状の導体パッドで信号用の端子の周囲を隙間
少なく密に囲んだり、その帯状のサブ導体パッドで信号
用の接続端子の周囲を隙間少なく密に囲んだりできる。
そして、信号用の端子と該端子がはんだ付け接続された
信号用の接続端子部分の周囲を囲む上記筒籠状のシール
ド壁を隙間少なく密に形成できる。そして、信号用の端
子と該端子がはんだ付け接続された信号用の接続端子部
分の特性インピーダンスを、パッケージの信号用の接続
線路の持つ特性インピーダンスに的確にマッチングさせ
ることができる。
【００７５】また、信号用の端子を信号用の接続端子の
上方に浮かせたり、導体パッドをサブ導体パッドの上方
に浮かせたりするための突起をパッケージ底面又は基板
表面に備えた第２のＢＧＡパッケージの実装構造にあっ
ては、突起の先端を基板表面又はパッケージ底面に当接
させた状態として、信号用の端子を信号用の接続端子の
上方に浮かせたり、導体パッドをサブ導体パッドの上方
に浮かせたりできる。そして、信号用の端子と信号用の
接続端子の間、又は導体パッドとサブ導体パッドの間に
はんだ溜まりを形成できる。そして、それらのはんだ溜
まりに溜まったはんだを用いて、信号用の端子を信号用
の接続端子に確実にはんだ付け接続したり、導体パッド
をサブ導体パッドに確実にはんだ付け接続したりでき
る。
【００７６】加えて、突起の先端をほぼ半球状に形成し
た第２のＢＧＡパッケージの実装構造にあっては、信号
用の端子を信号用の接続端子にはんだ付け接続したり、
導体パッドをサブ導体パッドにはんだ付け接続したりし
た際に、突起の先端をそれを当接させた基板表面又はパ
ッケージ底面をその前後、左右等に円滑に移動させるこ
とができる。そして、信号用の端子と信号用の接続端子
の間、又は導体パッドとサブ導体パッドの間に亙っては
んだをアライメントさせて、それらの端子の間、又はパ
ッドの間を第１又は第２のはんだバンプを用いて的確に
はんだ付け接続できる。
【００７７】また、第１又は第２のはんだバンプに球体
を埋設した第２のＢＧＡパッケージの実装構造にあって
は、信号用の端子を信号用の接続端子にはんだ付け接続
したり、導体パッドをサブ導体パッドにはんだ付け接続
したりした際に、信号用の端子と信号用の接続端子の
間、又は導体パッドとサブ導体パッドの間に球体を挟持
させた状態として、それらの端子の間、又はパッドの間
にはんだ溜まりを形成できる。そして、それらのはんだ
溜まりに溜まったはんだを用いて、信号用の端子を信号
用の接続端子に確実にはんだ付け接続したり、導体パッ
ドをサブ導体パッドに確実にはんだ付け接続したりでき
る。
【００７８】それと共に、パッケージを基板表面の上方
にほぼ球体の直径に近い距離浮かせることができる。
【００７９】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１と図２は本発明の第１のＢＧＡパッケージの好
適な実施例を示し、図１はその一部拡大底面図、図２は
その実装方法を示す一部拡大断面図である。以下に、こ
の第１のＢＧＡパッケージを説明する。
【００８０】図の第１のＢＧＡパッケージでは、図１に
示したように、信号用の端子３０を中心にしてその周囲
のパッケージ底面１２に、メタライズからなるリング状
の導体リング８０を備えている。導体リング８０は、パ
ッケージ１０のグランドに電気的に接続している。具体
的には、図２に示したように、導体リング８０をパッケ
ージ１０に備えられたグランド用の接続線路９０に一連
に接続している。
【００８１】導体リング８０表面には、第２のはんだバ
ンプ４２を形成している。具体的には、図２に示したよ
うに、導体リング８０表面に沿って蒲鉾状をした第２の
はんだバンプ４２を連続して形成したり、導体リング８
０表面に沿って複数のほぼ半球状をした第２のはんだバ
ンプ４２をリング状に並べて形成したりしている。
【００８２】その他は、前述図１８ないし図２１に示し
た従来のＢＧＡパッケージと同様に構成している。
【００８３】次に、この第１のＢＧＡパッケージを基板
に実装する際に用いる本発明の第１のＢＧＡパッケージ
の実装構造であって、この第１のＢＧＡパッケージの使
用例を説明する。
【００８４】図３と図４に示したように、パッケージ底
面の信号用の端子３０を基板表面の信号用の接続線路６
０にはんだ付け接続した状態において、パッケージ底面
の導体リング８０に重なり合うサブ導体リング１００を
信号用の接続端子６０を中心にしてその周囲の基板５０
表面にリング状に備えている。サブ導体リング１００
は、例えば基板５０表面に備えられた銅箔（図示せず）
をエッチング加工して、形成している。
【００８５】サブ導体リング１００は、基板５０のグラ
ンドに電気的に接続している。具体的には、図３に示し
たように、サブ導体リング１００を基板５０に備えられ
たグランド用の接続線路９２に接続している。
【００８６】パッケージ底面の信号用の端子３０は、図
３に示したように、基板表面の信号用の接続端子６０
に、端子３０表面に形成された第１のはんだバンプ４０
を用いてはんだ付け接続している。
【００８７】パッケージ底面１２に備えられた導体リン
グ８０は、基板５０表面に備えられたサブ導体リング１
００に、導体リング８０表面に形成された第２のはんだ
バンプ４２を用いてはんだ付け接続している。
【００８８】そして、図３に示したように、信号用の端
子３０と該端子をはんだ付け接続した信号用の接続端子
６０部分の周囲を、導体リング８０とサブ導体リング１
００とそれらのリングの間をはんだ付け接続しているは
んだとからなる筒状のシールド壁で囲んでいる。そし
て、信号用の端子３０と該端子をはんだ付け接続した信
号用の接続端子６０部分を、同軸線路構造に形成してい
る。
【００８９】図５と図６は本発明の第１のＢＧＡパッケ
ージの他の好適な実施例を示し、図５はその一部拡大底
面図、図６はその実装方法を示す一部拡大断面図であ
る。以下に、この第１のＢＧＡパッケージを説明する。
【００９０】図の第１のＢＧＡパッケージでは、図５に
示したように、導体リング８０表面を絶縁コート材３０
０で覆っている。具体的には、導体リング８０表面又は
該リング表面とそれに連なるパッケージ底面１２（図で
は、導体リング表面とそれに連なるパッケージ底面とし
ている）を絶縁性樹脂又はセラミック等からなる絶縁コ
ート材３００で覆っている。
【００９１】それと共に、導体リング８０表面に沿っ
て、絶縁コート材３００で覆われない複数の導体リング
の露出箇所８８をリング状に並べて設けている。
【００９２】導体リングの露出箇所８８表面には、図６
に示したように、ほぼ半球状をした第２のはんだバンプ
４２を形成している。
【００９３】導体リング８０の一部は、パッケージ１０
に備えられたグランド用の接続線路９０に一連に接続し
ていて、複数の導体リングの露出箇所８８をパッケージ
１０のグランドに共に電気的に接続している。
【００９４】その他は、前述図１と図２に示した第１の
ＢＧＡパッケージと同様に構成している。
【００９５】次に、この第１のＢＧＡパッケージを基板
に実装する際に用いる本発明の第１のＢＧＡパッケージ
の実装構造であって、この第１のＢＧＡパッケージの使
用例を説明する。
【００９６】図６又は図７に示したように、パッケージ
底面の信号用の端子３０を基板表面の信号用の接続線路
６０にはんだ付け接続した状態において、パッケージ底
面の導体リング８０に重なり合うサブ導体リング１００
を、信号用の接続端子６０を中心にしてその周囲の基板
５０表面に備えている。
【００９７】サブ導体リング１００表面は、絶縁コート
材３００で覆っている。具体的には、図６又は図７に示
したように、サブ導体リング１００表面又は該リング表
面とそれに連なる基板５０表面（図では、サブ導体リン
グ表面とそれに連なる基板表面としている）を絶縁性樹
脂又はセラミック等からなる絶縁コート材３００で覆っ
ている。
【００９８】それと共に、図６又は図７に示したよう
に、パッケージ底面の信号用の端子３０を基板５０表面
の信号用の接続端子６０にはんだ付け接続した状態にお
いて、導体リングの露出箇所８８に重なり合う絶縁コー
ト材３００で覆われない複数のサブ導体リングの露出箇
所１０８をサブ導体リング１００表面に沿ってリング状
に並べて設けている。
【００９９】サブ導体リング１００の一部は、基板５０
に備えられたグランド用の接続線路９２に一連に接続し
ていて、複数のサブ導体リングの露出箇所１０８を基板
５０のグランドに共に電気的に接続している。
【０１００】パッケージ底面の信号用の端子３０は、図
７に示したように、基板表面の信号用の接続端子６０に
第１のはんだバンプ４０を用いてはんだ付け接続してい
る。
【０１０１】導体リングの露出箇所８８は、サブ導体リ
ングの露出箇所１０８に重ね合わせて、それらの露出箇
所８８、１０８の間を、導体リングの露出箇所８８表面
に形成された第２のはんだバンプ４２を用いてはんだ付
け接続している。
【０１０２】そして、図７に示したように、信号用の端
子３０と該端子をはんだ付け接続した信号用の接続端子
６０部分の周囲を、導体リング８０とサブ導体リング１
００とそれらのリングの露出箇所８８、１０８の間をは
んだ付け接続しているはんだとからなる筒籠状のシール
ド壁で囲んでいる。そして、信号用の端子３０と該端子
をはんだ付け接続した信号用の接続端子６０部分を、擬
似同軸線路構造に形成している。
【０１０３】なお、図１と図２に示した第１のＢＧＡパ
ッケージ又は図３と図４又は図６と図７に示した第１の
ＢＧＡパッケージの実装構造においては、図８に示した
ように、導体リング８０の一部に開口部８６を設けた
り、サブ導体リング１００の一部に開口部（図示せず）
を設けたりすると良い。そして、信号用の端子３０を信
号用の接続端子６０に第１のはんだバンプ４０を用いて
はんだ付け接続したり、導体リング８０をサブ導体リン
グ１００に第２のはんだバンプ４２を用いてはんだ付け
接続したり、又は導体リングの露出箇所８８をサブ導体
リングの露出箇所１０８に第２のはんだバンプ４２を用
いてはんだ付け接続したりした際に、第１又は第２のは
んだバンプ４０、４２から発生する気体を、導体リング
の開口部８６又はサブ導体リングの開口部を通して、導
体リング８０又はサブ導体リング１００の外方に逃がす
と良い。そして、導体リング８０と該リングをはんだ付
け接続したサブ導体リング１００とで囲まれた内部空間
の気圧が上昇して、第２のはんだバンプ４２が、導体リ
ング８０やサブ導体リング１００の外方に押し出される
のを防ぐと良い。
【０１０４】また、図２又は図３と図６又は図７に示し
たように、パッケージ１０を基板５０に実装した状態に
おいて、信号用の端子３０を基板５０表面に備えられた
信号用の接続端子６０の上方に浮かせたり、導体リング
８０を基板５０表面に備えられたサブ導体リング１００
の上方に浮かせたりするための突起２００をパッケージ
底面１２又は基板５０表面（図では、パッケージ底面と
している）に備えると良い。そして、図３又は図７に示
したように、パッケージ１０を基板５０に実装した際
に、突起２００の先端を基板５０表面又はパッケージ底
面１２に当接させた状態として、信号用の端子３０を信
号用の接続端子６０の上方に浮かせたり、導体リング８
０をサブ導体リング１００の上方に浮かせたりして、そ
れらの端子３０、６０の間、リング８０、１００の間、
又はリングの露出箇所８８、１０８の間にはんだ溜まり
４００を形成すると良い。そして、それらのはんだ溜ま
り４００に溜まったはんだを用いて、信号用の端子３０
を信号用の接続端子６０に確実にはんだ付け接続した
り、導体リング８０をサブ導体リング１００に確実には
んだ付け接続したり、又は導体リングの露出箇所８８を
サブ導体リングの露出箇所１０８に確実にはんだ付け接
続したりできるようにすると良い。
【０１０５】加えて、突起２００は、その先端をほぼ半
球状に形成すると良い。そして、信号用の端子３０を信
号用の接続端子６０にはんだ付け接続したり、導体リン
グ８０をサブ導体リング１００にはんだ付け接続した
り、又は導体リングの露出箇所８８をサブ導体リングの
露出箇所１０８にはんだ付け接続したりした際に、突起
２００の先端をそれを当接させた基板５０表面又はパッ
ケージ底面１２をその前後、左右等に円滑に移動させる
ことができるようにすると良い。そして、信号用の端子
３０と信号用の接続端子６０の間、導体リング８０とサ
ブ導体リング１００の間、又は導体リングの露出箇所８
８とサブ導体リングの露出箇所１０８の間に亙ってはん
だをアライメントさせて、それらの端子３０、６０の
間、リング８０、１００の間、又はリングの露出箇所８
８、１０８の間を第１又は第２のはんだバンプ４０、４
２を用いて的確にはんだ付け接続できるようにすると良
い。
【０１０６】又は、図９に示したように、突起２００に
代えて、第１又は第２のはんだバンプ４０、４２に金属
製等の球体５００を埋設しても良い。そして、図１０に
示したように、信号用の端子３０を信号用の接続端子６
０にはんだ付け接続したり、導体リング８０をサブ導体
リング１００にはんだ付け接続したり、又は導体リング
の露出箇所８８をサブ導体リングの露出箇所１０８には
んだ付け接続したりした際に、信号用の端子３０と信号
用の接続端子６０の間、導体リング８０とサブ導体リン
グ１００の間、又は導体リングの露出箇所８８とサブ導
体リングの露出箇所１０８の間に球体５００を挟持させ
た状態として、それらの端子３０、６０の間、リング８
０、１００の間、又はリングの露出箇所８８、１０８の
間にはんだ溜まり４００を形成しても良い。そして、そ
れらのはんだ溜まり４００に溜まったはんだを用いて、
信号用の端子３０を信号用の接続端子６０に確実にはん
だ付け接続したり、導体リング８０をサブ導体リング１
００に確実にはんだ付け接続したり、又は導体リングの
露出箇所８８をサブ導体リングの露出箇所１０８に確実
にはんだ付け接続したりできるようにしても良い。
【０１０７】また、そうした場合は、球体５００を、上
記のようにして、信号用の端子３０と信号用の接続端子
６０の間、導体リング８０とサブ導体リング１００の
間、又は導体リングの露出箇所８８とサブ導体リングの
露出箇所１０８の間に挟持させた状態として、パッケー
ジ１０を基板５０表面の上方にほぼ球体５００の直径に
近い距離浮かせることができて都合が良い。
【０１０８】図１１と図１２は本発明の第２のＢＧＡパ
ッケージの好適な実施例を示し、図１１はその一部拡大
底面図、図１２はその実装方法を示す一部拡大断面図で
ある。以下に、この第２のＢＧＡパッケージを説明す
る。
【０１０９】図の第２のＢＧＡパッケージでは、図１１
に示したように、信号用の端子３０を中心にしてその周
囲のパッケージ底面１２に、メタライズからなる複数の
円形状の導体パッド８２をリング状に並べて備えてい
る。
【０１１０】導体パッド８２は、パッケージ１０のグラ
ンドに電気的に接続している。具体的には、図１２に示
したように、導体パッド８２をパッケージ１０に備えら
れたグランド用の接続線路９０に一連に接続している。
【０１１１】導体パッド８２表面には、図１２に示した
ように、ほぼ半球状の第２のはんだバンプ４４を形成し
ている。
【０１１２】その他は、前述図１と図２に示した第１の
ＢＧＡパッケージと同様に構成している。
【０１１３】次に、この第２のＢＧＡパッケージを基板
に実装する際に用いる本発明の第２のＢＧＡパッケージ
の実装構造であって、この第２のＢＧＡパッケージの使
用例を説明する。
【０１１４】図１３と図１４に示したように、パッケー
ジ底面の信号用の端子３０を基板表面の信号用の接続端
子６０にはんだ付け接続した状態において、パッケージ
底面の導体パッド８２に重なり合う複数のサブ導体パッ
ド１０２を信号用の接続端子６０を中心にしてその周囲
の基板５０表面にリング状に並べて備えている。サブ導
体パッド１０２は、例えば基板５０表面に備えられた銅
箔（図示せず）をエッチング加工して、形成している。
【０１１５】サブ導体パッド１０２は、基板５０のグラ
ンドに電気的に接続している。具体的には、図１３に示
したように、サブ導体パッド１０２を基板５０に備えら
れたグランド用の接続線路９２に接続している。
【０１１６】パッケージ底面の信号用の端子３０は、図
１３に示したように、基板表面の信号用の接続端子６０
に、端子３０表面に形成された第１のはんだバンプ４０
を用いてはんだ付け接続している。
【０１１７】導体パッド８２は、サブ導体パッド１０２
に重ね合わせて、それらのパッド８２、１０２の間を、
導体パッド８２表面に形成された第２のはんだバンプ４
４を用いてはんだ付け接続している。
【０１１８】そして、図１３に示したように、信号用の
端子３０と該端子をはんだ付け接続した信号用の接続端
子６０部分の周囲を、複数の導体パッド８２と複数のサ
ブ導体パッド１０２とそれらのパッド８２、１０２の間
をはんだ付け接続しているはんだとからなる筒籠状のシ
ールド壁で囲んでいる。そして、信号用の端子３０と該
端子をはんだ付け接続した信号用の接続端子６０部分
を、擬似同軸線路構造に形成している。
【０１１９】なお、図１１と図１２に示した第２のＢＧ
Ａパッケージ又は図１３と図１４に示した第２のＢＧＡ
パッケージの実装構造においては、図１５に示したよう
に、導体パッド８２を、帯状に形成して、その帯状の導
体パッド８２で信号用の端子３０の周囲を隙間少なく密
に囲んでも良い。それと共に、その帯状の導体パッド８
２の形状に合わせて、サブ導体パッド１０２を帯状に形
成して、その帯状のサブ導体パッド１０２で信号用の接
続端子６０の周囲を隙間少なく密に囲んでも良い。そし
て、上記のようにして、信号用の端子３０と該端子をは
んだ付け接続した信号用の接続端子６０部分の周囲を筒
籠状のシールド壁で囲んだ際に、その筒籠状のシールド
壁を隙間少なく密に形成できるようにしても良い。そし
て、信号用の端子３０と該端子をはんだ付け接続した信
号用の接続端子６０部分の特性インピーダンスを的確に
一定値にマッチングさせることができるようにしても良
い。
【０１２０】また、図１２又は図１３に示したように、
パッケージ１０を基板５０に実装した状態において、信
号用の端子３０を基板５０表面に備えられた信号用の接
続端子６０の上方に浮かせたり、導体パッド８２を基板
５０表面に備えられたサブ導体パッド１０２の上方に浮
かせたりするための突起２００をパッケージ底面１２又
は基板５０表面に備えると良い。そして、図１３に示し
たように、パッケージ１０を基板５０に実装した際に、
突起２００の先端を基板５０表面又はパッケージ底面１
２に当接させて、信号用の端子３０を信号用の接続端子
６０の上方に浮かせたり、導体パッド８２をサブ導体パ
ッド１０２の上方に浮かせたりして、それらの端子３
０、６０の間、又はパッド８２、１０２の間にはんだ溜
まり４００を形成できるようにすると良い。そして、そ
れらのはんだ溜まり４００に溜まったはんだを用いて、
信号用の端子３０を信号用の接続端子６０に確実にはん
だ付け接続したり、導体パッド８２をサブ導体パッド１
０２に確実にはんだ付け接続したりできるようにすると
良い。
【０１２１】加えて、突起２００は、その先端をほぼ半
球状に形成すると良い。そして、信号用の端子３０を信
号用の接続端子６０にはんだ付け接続したり、導体パッ
ド８２をサブ導体パッド１０２にはんだ付け接続したり
した際に、突起２００の先端をそれを当接させた基板５
０表面又はパッケージ底面１２をその前後、左右等に円
滑に移動させることができるようにすると良い。そし
て、信号用の端子３０と信号用の接続端子６０の間、又
は導体パッド８２とサブ導体パッド１０２の間に亙って
はんだをアライメントさせて、それらの端子３０、６０
の間、又はパッド８２、１０２の間を第１又は第２のは
んだバンプ４０、４４を用いて的確にはんだ付け接続で
きるようにすると良い。
【０１２２】又は、図１６に示したように、突起２００
に代えて、第１又は第２のはんだバンプ４０、４４に金
属製等の球体５００を埋設しても良い。そして、図１７
に示したように、信号用の端子３０を信号用の接続端子
６０にはんだ付け接続したり、導体パッド８２をサブ導
体パッド１０２にはんだ付け接続したりした際に、信号
用の端子３０と信号用の接続端子６０の間、又は導体パ
ッド８２とサブ導体パッド１０２の間に球体５００を挟
持させた状態として、それらの端子３０、６０の間、又
はパッド８２、１０２の間にはんだ溜まり４００を形成
しても良い。そして、それらのはんだ溜まり４００に溜
まったはんだを用いて、信号用の端子３０を信号用の接
続端子６０に確実にはんだ付け接続したり、導体パッド
８２をサブ導体パッド１０２に確実にはんだ付け接続し
たりできるようにしても良い。
【０１２３】また、そうした場合は、球体５００を、上
記のようにして、信号用の端子３０と信号用の接続端子
６０の間、又は導体パッド８２とサブ導体パッド１０２
の間に挟持させた状態として、パッケージ１０を基板５
０表面の上方にほぼ球体５００の直径に近い距離浮かせ
ることができて都合が良い。
【０１２４】また、上述第１又は第２のＢＧＡパッケー
ジと上述第１又は第２のパッケージの実装構造において
は、導体リング８０又は導体パッド８２をパッケージ１
０のグランドに電気的に接続せずに、導体リング８０又
は導体パッド８２を、それらをはんだ付け接続する他方
のサブ導体リング１００又はサブ導体パッド１０２、又
はそれらをはんだ付け接続した他方のサブ導体リング１
００又はサブ導体パッド１０２を介して、基板５０のグ
ランドに電気的に接続しても良い。
【０１２５】同様に、上述第１又は第２のＢＧＡパッケ
ージと上述第１又は第２のパッケージの実装構造におい
ては、サブ導体リング１００又はサブ導体パッド１０２
を基板５０のグランドに電気的に接続せずに、サブ導体
リング１００又はサブ導体パッド１０２を、それらには
んだ付け接続する他方の導体リング８０又は導体パッド
８２、又はそれらにはんだ付け接続した他方の導体リン
グ８０又は導体パッド８２を介して、パッケージ１０の
グランドに電気的に接続しても良い。
【０１２６】又は、場合によっては、導体リング８０と
サブ導体リング１００又は導体パッド８２とサブ導体パ
ッド１０２を共にパッケージ１０のグランド又は基板５
０のグランドに電気的に接続せずとも良い。そして、信
号用の端子３０と該端子をはんだ付け接続する信号用の
接続端子６０部分、又は信号用の端子３０と該端子をは
んだ付け接続した信号用の接続端子６０部分の周囲を、
単に筒状又は筒籠状のシールド壁で囲んでも良く、その
ようにしても、上述第１又は第２のＢＧＡパッケージや
上述第１又は第２のパッケージの実装構造に近い作用を
持つＢＧＡパッケージやＢＧＡパッケージの実装構造を
提供できる。
【０１２７】また、上述第２のＢＧＡパッケージや上述
第２のパッケージの実装構造においては、導体パッド８
２、サブ導体パッド１０２は、円弧帯状、多角形状に形
成しても良く、そのようにしても、上述第２のＢＧＡパ
ッケージや上述第２のパッケージの実装構造とほぼ同様
な作用を持つＢＧＡパッケージやＢＧＡパッケージの実
装構造を提供できる。
【０１２８】また、本発明の第１又は第２のＢＧＡパッ
ケージと本発明の第１又は第２のパッケージの実装構造
は、パッケージ１０が、合成樹脂等の絶縁体で形成され
たＢＧＡパッケージにも利用可能である。
【０１２９】
【発明の効果】以上説明したように、本発明の第１又は
第２のＢＧＡパッケージによれば、パッケージ底面の信
号用の端子と該端子をはんだ付け接続する基板表面の信
号用の接続端子部分を、筒状又は筒籠状のシールド壁で
囲んで、同軸線路構造又は擬似同軸線路構造に形成でき
る。そして、信号用の端子と該端子をはんだ付け接続す
る信号用の接続線路部分の特性インピーダンスを、パッ
ケージの信号用の接続線路の持つ特性インピーダンスに
マッチングさせることができる。そして、信号用の端子
と該端子をはんだ付け接続する信号用の接続端子部分を
伝わる高周波信号の伝送損失を少なく抑えることができ
る。
【０１３０】それと共に、信号用の端子と該端子をはん
だ付け接続する信号用の接続端子部分を伝わる高周波信
号の一部がその外部に漏れ出すのを、上記筒状又は筒籠
状のシールド壁で防ぐことができる。
【０１３１】また、本発明の第１又は第２のＢＧＡパッ
ケージの実装構造によれば、パッケージ底面の信号用の
端子と該端子がはんだ付け接続された基板表面の信号用
の接続端子部分を、筒状のシールド壁で囲まれた同軸線
路構造又は筒籠状のシールド壁で囲まれた擬似同軸線路
構造に形成できる。そして、信号用の端子と該端子がは
んだ付け接続された信号用の接続端子部分の特性インピ
ーダンスを、パッケージの信号用の接続線路の持つ特性
インピーダンスにマッチングさせることができる。そし
て、信号用の端子と該端子がはんだ付け接続された信号
用の接続端子部分を伝わる高周波信号の伝送損失を少な
く抑えることができる。
【０１３２】それと共に、信号用の端子と該端子がはん
だ付け接続された信号用の接続端子部分を伝わる高周波
信号の一部がその外部に漏れ出すのを、上記筒状又は筒
籠状のシールド壁で防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１のＢＧＡパッケージの一部拡大底
面図である。
【図２】本発明の第１のＢＧＡパッケージの実装方法を
示す一部拡大断面図である。
【図３】本発明の第１のＢＧＡパッケージの実装構造の
一部拡大断面図である。
【図４】本発明の第１のＢＧＡパッケージを実装する基
板の一部拡大平面図である。
【図５】本発明の第１のＢＧＡパッケージの一部拡大底
面図である。
【図６】本発明の第１のＢＧＡパッケージの実装方法を
示す一部拡大断面図である。
【図７】本発明の第１のＢＧＡパッケージの実装構造の
一部拡大断面図である。
【図８】本発明の第１のＢＧＡパッケージの一部拡大底
面図である。
【図９】本発明の第１のＢＧＡパッケージの実装方法を
示す一部拡大断面図である。
【図１０】本発明の第１のＢＧＡパッケージの実装構造
の一部拡大断面図である。
【図１１】本発明の第２のＢＧＡパッケージの一部拡大
底面図である。
【図１２】本発明の第２のＢＧＡパッケージの実装方法
を示す一部拡大断面図である。
【図１３】本発明の第２のＢＧＡパッケージの実装構造
の一部拡大断面図である。
【図１４】本発明の第２のＢＧＡパッケージを実装する
基板の一部拡大平面図である。
【図１５】本発明の第２のＢＧＡパッケージの一部拡大
底面図である。
【図１６】本発明の第２のＢＧＡパッケージの実装方法
を示す一部拡大断面図である。
【図１７】本発明の第２のＢＧＡパッケージの実装構造
の一部拡大断面図である。
【図１８】ＢＧＡパッケージの正面図である。
【図１９】ＢＧＡパッケージの底面図である。
【図２０】ＢＧＡパッケージの正面図である。
【図２１】ＢＧＡパッケージの実装方法を示す一部拡大
底面図である。
【図２２】ＢＧＡパッケージの実装構造の一部拡大断面
図である。
【符号の説明】
１０ パッケージ １２ パッケージ底面 ２０ 電子部品 ３０ 信号用の端子 ４０ 第１のはんだバンプ ４２、４４ 第２のはんだバンプ ５０ 基板 ６０ 信号用の接続端子 ７０ パッケージの信号用の接続線路 ７２ 基板の信号用の接続線路 ８０ 導体リング ８２ 導体パッド ８６ 導体リングの開口部 ８８ 導体リングの露出箇所 ９０ パッケージのグランド用の接続線路 ９２ 基板のグランド用の接続線路 １００ サブ導体リング １０２ サブ導体パッド １０８ サブ導体リングの露出箇所 ２００ 突起 ３００ 絶縁コート材 ４００ はんだ溜まり ５００ 球体

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ底面に備えられた信号用の端
    子表面に第１のはんだバンプが形成されたＢＧＡパッケ
    ージにおいて、前記端子を中心にしてその周囲のパッケ
    ージ底面に導体リングを備えて、該導体リング表面に第
    ２のはんだバンプを形成したことを特徴とするＢＧＡパ
    ッケージ。
  2. 【請求項２】 導体リング表面を絶縁コート材で覆うと
    共に、前記導体リング表面に沿って前記コート材で覆わ
    れない複数の導体リングの露出箇所をリング状に並べて
    設けて、該導体リングの露出箇所表面に第２のはんだバ
    ンプを形成した請求項１記載のＢＧＡパッケージ。
  3. 【請求項３】 導体リングの一部に開口部を設けた請求
    項１又は２記載のＢＧＡパッケージ。
  4. 【請求項４】 導体リングをパッケージのグランドに電
    気的に接続した請求項１、２又は３記載のＢＧＡパッケ
    ージ。
  5. 【請求項５】 パッケージを基板に実装した状態におい
    て、信号用の端子を前記基板表面に備えられた信号用の
    接続端子の上方に浮かせたり、導体リングを前記基板表
    面に備えられたサブ導体リングの上方に浮かせたりする
    ための突起をパッケージ底面に備えた請求項１、２、３
    又は４記載のＢＧＡパッケージ。
  6. 【請求項６】 突起の先端をほぼ半球状に形成した請求
    項５記載のＢＧＡパッケージ。
  7. 【請求項７】 第１又は第２のはんだバンプに球体を埋
    設した請求項１、２、３又は４記載のＢＧＡパッケー
    ジ。
  8. 【請求項８】 パッケージ底面に備えられた信号用の端
    子表面に第１のはんだバンプが形成されたＢＧＡパッケ
    ージにおいて、前記端子を中心にしてその周囲のパッケ
    ージ底面に複数の導体パッドをリング状に並べて備え
    て、該導体パッド表面に第２のはんだバンプを形成した
    ことを特徴とするＢＧＡパッケージ。
  9. 【請求項９】 導体パッドをパッケージのグランドに電
    気的に接続した請求項８記載のＢＧＡパッケージ。
  10. 【請求項１０】 導体パッドを円形状に形成した請求項
    ８又は９記載のＢＧＡパッケージ。
  11. 【請求項１１】 導体パッドを帯状に形成した請求項８
    又は９記載のＢＧＡパッケージ。
  12. 【請求項１２】 パッケージを基板に実装した状態にお
    いて、信号用の端子を前記基板表面に備えられた信号用
    の接続端子の上方に浮かせたり、導体パッドを前記基板
    表面に備えられたサブ導体パッドの上方に浮かせたりす
    るための突起をパッケージ底面に備えた請求項８、９、
    １０又は１１記載のＢＧＡパッケージ。
  13. 【請求項１３】 突起の先端をほぼ半球状に形成した請
    求項１２記載のＢＧＡパッケージ。
  14. 【請求項１４】 第１又は第２のはんだバンプに球体を
    埋設した請求項８、９、１０又は１１記載のＢＧＡパッ
    ケージ。
  15. 【請求項１５】 パッケージ底面に備えられた信号用の
    端子が基板表面の信号用の接続端子に、前記端子表面に
    形成された第１のはんだバンプを用いてはんだ付け接続
    されてなるＢＧＡパッケージの実装構造において、前記
    端子を中心にしてその周囲のパッケージ底面に導体リン
    グを備えて、該導体リング表面に第２のはんだバンプを
    形成すると共に、前記接続端子を中心にしてその周囲の
    基板表面に前記導体リングに重なり合うサブ導体リング
    を備えて、該サブ導体リングに前記導体リングを前記第
    ２のはんだバンプを用いてはんだ付け接続したことを特
    徴とするＢＧＡパッケージの実装構造。
  16. 【請求項１６】 導体リング表面を絶縁コート材で覆う
    と共に、前記導体リング表面に沿って前記コート材で覆
    われない複数の導体リングの露出箇所をリング状に並べ
    て設けて、該導体リングの露出箇所表面に第２のはんだ
    バンプを形成し、かつ、サブ導体リング表面を絶縁コー
    ト材で覆うと共に、前記サブ導体リング表面に沿って前
    記導体リングの露出箇所に重なり合う前記コート材で覆
    われない複数のサブ導体リングの露出箇所をリング状に
    並べて設けて、該サブ導体リングの露出箇所に前記導体
    リングの露出箇所を前記第２のはんだバンプを用いては
    んだ付け接続した請求項１５記載のＢＧＡパッケージの
    実装構造。
  17. 【請求項１７】 導体リング又はサブ導体リングの一部
    に開口部を設けた請求項１５又は１６記載のＢＧＡパッ
    ケージの実装構造。
  18. 【請求項１８】 導体リングをパッケージのグランドに
    電気的に接続した請求項１５、１６又は１７記載のＢＧ
    Ａパッケージの実装構造。
  19. 【請求項１９】 サブ導体リングを基板のグランドに電
    気的に接続した請求項１５、１６、１７又は１８記載の
    ＢＧＡパッケージの実装構造。
  20. 【請求項２０】 信号用の端子を信号用の接続端子の上
    方に浮かせたり、導体リングをサブ導体リングの上方に
    浮かせたりするための突起をパッケージ底面又は基板表
    面に備えた請求項１５、１６、１７、１８又は１９記載
    のＢＧＡパッケージの実装構造。
  21. 【請求項２１】 突起の先端をほぼ半球状に形成した請
    求項２０記載のＢＧＡパッケージの実装構造。
  22. 【請求項２２】 第１又は第２のはんだバンプに球体を
    埋設した請求項１５、１６、１７、１８又は１９記載の
    ＢＧＡパッケージの実装構造。
  23. 【請求項２３】 パッケージ底面に備えられた信号用の
    端子が基板表面の信号用の接続端子に、前記端子表面に
    形成された第１のはんだバンプを用いてはんだ付け接続
    されてなるＢＧＡパッケージの実装構造において、前記
    端子を中心にしてその周囲のパッケージ底面に複数の導
    体パッドをリング状に並べて備えて、該導体パッド表面
    に第２のはんだバンプを形成すると共に、前記接続端子
    を中心にしてその周囲の基板表面に前記導体パッドに重
    なり合う複数のサブ導体パッドをリング状に並べて備え
    て、該サブ導体パッドに前記導体パッドを前記第２のは
    んだバンプを用いてはんだ付け接続したことを特徴とす
    るＢＧＡパッケージの実装構造。
  24. 【請求項２４】 導体パッドをパッケージのグランドに
    電気的に接続した請求項２３記載のＢＧＡパッケージの
    実装構造。
  25. 【請求項２５】 サブ導体パッドを基板のグランドに電
    気的に接続した請求項２３又は２４記載のＢＧＡパッケ
    ージの実装構造。
  26. 【請求項２６】 導体パッドとサブ導体パッドを円形状
    に形成した請求項２３、２４又は２５記載のＢＧＡパッ
    ケージの実装構造。
  27. 【請求項２７】 導体パッドとサブ導体パッドを帯状に
    形成した請求項２３、２４又は２５記載のＢＧＡパッケ
    ージの実装構造。
  28. 【請求項２８】 信号用の端子を信号用の接続端子の上
    方に浮かせたり、導体パッドをサブ導体パッドの上方に
    浮かせたりするための突起をパッケージ底面又は基板表
    面に備えた請求項２３、２４、２５、２６又は２７記載
    のＢＧＡパッケージの実装構造。
  29. 【請求項２９】 突起の先端をほぼ半球状に形成した請
    求項２８記載のＢＧＡパッケージの実装構造。
  30. 【請求項３０】 第１又は第２のはんだバンプに球体を
    埋設した請求項２３、２４、２５、２６又は２７記載の
    ＢＧＡパッケージの実装構造。
JP6514795A 1995-02-27 1995-02-27 Ｂｇａパッケージと該パッケージの実装構造 Expired - Fee Related JP3473923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6514795A JP3473923B2 (ja) 1995-02-27 1995-02-27 Ｂｇａパッケージと該パッケージの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6514795A JP3473923B2 (ja) 1995-02-27 1995-02-27 Ｂｇａパッケージと該パッケージの実装構造

Publications (2)

Publication Number Publication Date
JPH08236655A true JPH08236655A (ja) 1996-09-13
JP3473923B2 JP3473923B2 (ja) 2003-12-08

Family

ID=13278487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6514795A Expired - Fee Related JP3473923B2 (ja) 1995-02-27 1995-02-27 Ｂｇａパッケージと該パッケージの実装構造

Country Status (1)

Country Link
JP (1) JP3473923B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026742A2 (en) * 1999-02-05 2000-08-09 TRW Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
JP2002134648A (ja) * 2000-10-30 2002-05-10 Kyocera Corp 実装用配線基板および半導体装置の実装構造
JP2002289736A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 高周波半導体素子収納用パッケージおよびその実装構造
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
WO2003024170A1 (en) * 2001-09-13 2003-03-20 Intel Corporation An electronic assembly and a method of constructing an electronic assembly
US6538316B2 (en) 2001-03-29 2003-03-25 Kyocera Corporation High frequency semiconductor device housing package
JP2003100941A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板とその実装構造
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2012174781A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 高周波信号接続構造
US9754830B2 (en) 2012-07-20 2017-09-05 Fujitsu Limited Wiring substrate, method for manufacturing wiring substrate, electronic device and method for manufacturing electronic device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026742A3 (en) * 1999-02-05 2002-10-23 TRW Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
EP1026742A2 (en) * 1999-02-05 2000-08-09 TRW Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
JP2002134648A (ja) * 2000-10-30 2002-05-10 Kyocera Corp 実装用配線基板および半導体装置の実装構造
JP4605887B2 (ja) * 2000-10-30 2011-01-05 京セラ株式会社 実装用配線基板および半導体装置の実装構造
JP2002289736A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 高周波半導体素子収納用パッケージおよびその実装構造
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US6566601B2 (en) 2001-03-27 2003-05-20 Kyocera Corporation High frequency semiconductor device housing package and mounting structure for mounting the same
JP4605930B2 (ja) * 2001-03-29 2011-01-05 京セラ株式会社 高周波半導体素子収納用パッケージ
US6538316B2 (en) 2001-03-29 2003-03-25 Kyocera Corporation High frequency semiconductor device housing package
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
US6996899B2 (en) 2001-09-13 2006-02-14 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
US6730860B2 (en) 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
WO2003024170A1 (en) * 2001-09-13 2003-03-20 Intel Corporation An electronic assembly and a method of constructing an electronic assembly
JP4587625B2 (ja) * 2001-09-27 2010-11-24 京セラ株式会社 配線基板とその実装構造
JP2003100941A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板とその実装構造
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2012174781A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 高周波信号接続構造
US9754830B2 (en) 2012-07-20 2017-09-05 Fujitsu Limited Wiring substrate, method for manufacturing wiring substrate, electronic device and method for manufacturing electronic device

Also Published As

Publication number Publication date
JP3473923B2 (ja) 2003-12-08

Similar Documents

Publication Publication Date Title
US6084295A (en) Semiconductor device and circuit board used therein
US6064113A (en) Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
TWI483375B (zh) 半導體裝置
US20040238949A1 (en) Semiconductor package and method of production thereof
CN111933636B (zh) 一种半导体封装结构以及封装方法
TW201911660A (zh) 電連接器及其製造方法
JP3473923B2 (ja) Ｂｇａパッケージと該パッケージの実装構造
US6194669B1 (en) Solder ball grid array for connecting multiple millimeter wave assemblies
JP2002289736A (ja) 高周波半導体素子収納用パッケージおよびその実装構造
US5842877A (en) Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
JP2003188609A (ja) 信号伝送用基板及びこの信号伝送用基板による接続構造体
KR100620875B1 (ko) 주회로 기판상에 장착되는 반도체 장치 및 그 제조 방법
JPS6016701A (ja) マイクロ波プリント板回路
US6328577B1 (en) High density electric connector set
JP2003218472A (ja) モジュールおよび表面実装モジュール
US20040266224A1 (en) Active configurable and stackable interface connector
JPS61269876A (ja) グランド端子をもつ多極コネクタへのテ−プ電線接続方法
JP2661570B2 (ja) 高周波装置
US6720641B1 (en) Semiconductor structure having backside probe points for direct signal access from active and well regions
JP3296168B2 (ja) 半導体装置
US6517383B2 (en) Impedance-controlled high-density compression connector
JP2003243439A (ja) 半導体装置およびその製造方法
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP2010141366A (ja) 半導体装置
JP3013809B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees