KR20190126392A - 반도체 장치의 제작 방법 및 반도체 장치 - Google Patents

반도체 장치의 제작 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20190126392A
KR20190126392A KR1020197030048A KR20197030048A KR20190126392A KR 20190126392 A KR20190126392 A KR 20190126392A KR 1020197030048 A KR1020197030048 A KR 1020197030048A KR 20197030048 A KR20197030048 A KR 20197030048A KR 20190126392 A KR20190126392 A KR 20190126392A
Authority
KR
South Korea
Prior art keywords
layer
material layer
compound layer
substrate
metal
Prior art date
Application number
KR1020197030048A
Other languages
English (en)
Other versions
KR102561983B1 (ko
Inventor
세이지 야스모토
가요 구마쿠라
유카 사토
사토루 이도지리
히로키 아다치
겐이치 오카자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190126392A publication Critical patent/KR20190126392A/ko
Application granted granted Critical
Publication of KR102561983B1 publication Critical patent/KR102561983B1/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H01L51/0002—
    • H01L51/0026—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

박리 공정을 갖는 수율이 높은 반도체 장치의 제작 방법을 제공한다. 기판 위에 제 1 재료층과 제 2 재료층을 적층하여 형성하는 공정, 및 제 1 재료층과 제 2 재료층을 분리하는 공정을 갖는 박리 방법이다. 제 2 재료층은 제 1 재료층을 개재하여 기판 위에 형성된다. 제 1 재료층은 제 2 재료층과 접하는 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층을 갖는다. 제 1 화합물층은 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이다. 제 2 화합물층은 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이다. 제 2 재료층은 수지를 갖는다. 분리하는 공정에서는, 제 1 재료층과 제 2 재료층의 계면 또는 계면 근방에 광이 조사됨으로써, 제 1 재료층과 제 2 재료층이 분리한다.

Description

반도체 장치의 제작 방법 및 반도체 장치
본 발명의 일 형태는, 박리 방법, 반도체 장치의 제작 방법, 및 표시 장치의 제작 방법에 관한 것이다. 본 발명의 일 형태는 반도체 장치 및 표시 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어, 터치 센서 등), 입출력 장치(예를 들어, 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
유기 EL(Electro Luminescence) 소자나, 액정 소자가 적용된 표시 장치가 알려져 있다. 그 외에, 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 구비하는 발광 장치, 전기 영동 방식 등에 의하여 표시를 수행하는 전자 종이 등도 표시 장치의 일례로서 들 수 있다.
유기 EL 소자의 기본적인 구성은 한 쌍의 전극 사이에 발광성 유기 화합물을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이와 같은 유기 EL 소자가 적용된 표시 장치는 얇고, 가볍고, 콘트라스트가 높고, 소비전력이 낮은 표시 장치를 실현할 수 있다.
또한, 가요성을 갖는 기판(필름) 위에 트랜지스터 등의 반도체 소자나 유기 EL 소자 등의 표시 소자를 형성함으로써 플렉시블한 표시 장치를 실현할 수 있다.
특허문헌 1에서는, 희생층을 개재(介在)하여 내열성 수지층 및 전자 소자가 제공된 지지 기판(유리 기판)에 레이저 광을 조사하고, 내열성 수지층을 유리 기판으로부터 박리함으로써, 플렉시블한 표시 장치를 제작하는 방법이 개시(開示)되어 있다.
일본 공개특허공보 특개2015-223823호
본 발명의 일 형태는 신규 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 낮은 비용으로 양산성이 높은 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 수율이 높은 박리 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 반도체 장치 또는 표시 장치를 제작하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 반도체 장치 또는 표시 장치를 저온에서 제작하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 소비전력이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 표시 장치의 박형화 또는 경량화를 과제 중 하나로 한다. 본 발명의 일 형태는 가요성을 갖거나 곡면을 갖는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 파손되기 어려운 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 표시 장치, 입출력 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 반드시 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 기판 위에 제 1 재료층과 제 2 재료층을 적층하여 형성하는 공정, 및 제 1 재료층과 제 2 재료층을 분리하는 공정을 갖는 반도체 장치의 제작 방법이다. 제 2 재료층은 제 1 재료층을 개재하여 기판 위에 형성된다. 제 1 재료층은 제 2 재료층과 접하는 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층을 갖는다. 제 1 화합물층은 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이다. 제 2 화합물층은 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이다. 제 2 재료층은 수지를 갖는다. 분리하는 공정에서는, 제 1 재료층과 제 2 재료층의 계면 또는 계면 근방에 광이 조사됨으로써, 제 1 재료층과 제 2 재료층이 분리한다.
본 발명의 일 형태는 기판 위에 제 1 재료층을 형성하는 공정, 제 1 재료층 위에 제 2 재료층을 형성하는 공정, 제 1 재료층과 제 2 재료층을 적층한 상태로 가열하는 공정, 및 제 1 재료층과 제 2 재료층을 분리하는 공정을 갖는 반도체 장치의 제작 방법이다. 가열하는 공정에서는, 제 1 재료층에 제 2 재료층과 접하는 제 1 화합물층과 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층이 형성된다. 제 1 화합물층은 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이다. 제 2 화합물층은 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이다. 제 2 재료층은 수지를 갖는다. 분리하는 공정에서는, 제 1 재료층과 제 2 재료층의 계면 또는 계면 근방에 광이 조사됨으로써, 제 1 재료층과 제 2 재료층이 분리한다.
본 발명의 일 형태는 기판 위에 제 1 재료층을 형성하는 공정, 제 1 재료층을 제 1 온도에서 가열하는 공정, 제 1 온도에서 가열된 제 1 재료층 위에 제 2 재료층을 형성하는 공정, 제 1 재료층과 제 2 재료층을 적층한 상태로 제 2 온도에서 가열하는 공정, 및 제 1 재료층과 제 2 재료층을 분리하는 공정을 갖는다. 제 1 온도는 제 2 온도보다 높은 온도이다. 제 1 온도에서 가열하는 공정에서는, 제 1 재료층에 제 2 재료층과 접하는 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층이 형성된다. 제 1 화합물층은 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이다. 제 2 화합물층은 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이다. 제 2 재료층은 수지를 갖는다. 분리하는 공정에서는, 제 1 재료층과 제 2 재료층의 계면 또는 계면 근방에 광이 조사됨으로써, 제 1 재료층과 제 2 재료층이 분리한다.
제 1 재료층은 제 2 화합물층보다 기판 측에 위치하는 제 3 화합물층을 갖는 것이 바람직하다.
조사하는 광은 180nm 이상 450nm 이하의 파장을 갖는 것이 바람직하다. 조사하는 광은 308nm 또는 그 근방의 파장을 갖는 것이 바람직하다. 광은 레이저 장치를 사용하여 조사되는 것이 바람직하다. 광은 선상 레이저 장치를 사용하여 조사되는 것이 바람직하다. 광의 에너지 밀도는 300mJ/cm2 이상 360mJ/cm2 이하인 것이 바람직하다.
기판, 제 1 재료층, 및 제 2 재료층의 적층 구조의 광의 흡수율은 80% 이상 100% 이하인 것이 바람직하다.
제 1 재료층은 타이타늄, 몰리브데넘, 알루미늄, 텅스텐, 실리콘, 인듐, 아연, 갈륨, 탄탈럼, 및 주석 중 하나 또는 복수를 갖는 것이 바람직하다. 예를 들어, 제 1 화합물층이 산화 타이타늄을 갖고, 또한 제 2 화합물층이 질화 타이타늄 또는 산질화 타이타늄을 갖는 것이 바람직하다.
제 2 재료층은 두께가 0.1μm 이상 5μm 이하의 영역을 갖는 것이 바람직하다. 제 2 재료층은 폴리이미드 수지 또는 아크릴 수지를 갖는 것이 바람직하다. 제 2 재료층은 파장 450nm 이상 700nm 이하인 범위의 광의 투과율의 평균값이 70% 이상인 것이 바람직하다.
분리하는 공정은 분리 계면에 액체를 공급하면서 수행하는 것이 바람직하다. 액체는 물을 포함하는 것이 바람직하다.
본 발명의 일 형태의 반도체 장치의 제작 방법은, 제 1 재료층의 표면에 플라스마 처리를 수행하는 공정과, 플라스마 처리가 수행된 제 1 재료층을 섬 형상으로 가공하는 공정을 갖는 것이 바람직하다. 제 2 재료층은 섬 형상으로 가공된 제 1 재료층의 단부를 덮도록 형성되는 것이 바람직하다. 플라스마 처리에서는, 산소 및 수증기 중 한쪽 또는 양쪽을 포함하는 분위기에, 제 1 재료층의 표면을 노출시키는 것이 바람직하다.
본 발명의 일 형태는 기판, 접착층, 수지층, 및 기능층을 이 순서대로 적층하여 갖는 반도체 장치이다. 기능층은 트랜지스터를 갖는다. 수지층의 접착층 측의 면에 대하여 수행하는 표면 분석에서 타이타늄이 검출된다. 표면 분석은 비행 시간형 이차 이온 질량 분석법을 사용하여 수행되는 것이 바람직하다.
예를 들어, 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고, 또한 수지층은 폴리이미드 수지를 갖는 것이 바람직하다. 또는 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고, 또한 수지층은 아크릴 수지를 갖는 것이 바람직하다. 또는 트랜지스터는 채널 형성 영역에 수소화 비정질 실리콘을 갖고, 또한 수지층은 폴리이미드 수지를 갖는 것이 바람직하다. 또는 트랜지스터는 채널 형성 영역에 수소화 비정질 실리콘을 갖고, 또한 수지층은 아크릴 수지를 갖는 것이 바람직하다. 또는 트랜지스터는 채널 형성 영역에 폴리실리콘을 갖고, 또한 수지층은 폴리이미드 수지를 갖는 것이 바람직하다. 기판은 가요성을 갖는 것이 바람직하다. 또는 트랜지스터는 채널 형성 영역에 폴리실리콘을 갖고, 또한 수지층은 아크릴 수지를 갖는 것이 바람직하다. 기판은 가요성을 갖는 것이 바람직하다.
본 발명의 일 형태에 의하여 신규 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여, 낮은 비용으로 양산성이 높은 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여, 수율이 높은 박리 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여, 대형 기판을 사용하여 반도체 장치 또는 표시 장치를 제작할 수 있다. 본 발명의 일 형태에 의하여, 반도체 장치 또는 표시 장치를 저온에서 제작할 수 있다.
본 발명의 일 형태에 의하여 소비전력이 낮은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 표시 장치를 박형화 또는 경량화할 수 있다. 본 발명의 일 형태에 의하여 가요성을 갖거나 또는 곡면을 갖는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 파손되기 어려운 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 신규 표시 장치, 입출력 장치, 또는 전자 기기 등을 제공할 수 있다.
또한, 이들의 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터, 이들 이외의 효과를 추출할 수 있다.
도 1은 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 2는 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 3은 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 4는 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 5는 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 6은 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 7은 반도체 장치의 제작 방법의 일례를 도시한 단면도.
도 8은 박리 방법의 일례를 도시한 모식도.
도 9는 박리 방법의 일례를 도시한 모식도.
도 10은 박리 방법의 일례를 도시한 모식도.
도 11은 금속 화합물층과 수지층의 계면의 일례를 도시한 모식도.
도 12는 발광 장치의 제작 방법의 일례를 도시한 단면도.
도 13은 발광 장치의 제작 방법의 일례를 도시한 단면도.
도 14는 발광 장치의 제작 방법의 일례를 도시한 단면도.
도 15는 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 16은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 17은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 18은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 19는 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 20은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 21은 적층체의 제작 장치의 일례를 도시한 도면.
도 22는 레이저 조사 유닛의 일례를 도시한 도면.
도 23은 전자 기기의 일례를 도시한 도면.
도 24는 전자 기기의 일례를 도시한 도면.
도 25는 실시예 1의 시료의 단면 관찰 사진.
도 26은 실시예 1의 시료의 단면 관찰 사진.
도 27은 실시예 1의 시료의 XPS 분석 결과.
도 28은 실시예 2의 시료의 단면 관찰 사진.
도 29는 실시예 2의 시료의 XPS 분석 결과.
도 30은 실시예 3의 시료의 단면 관찰 사진.
도 31은 실시예 3의 시료의 XPS 분석 결과.
도 32는 실시예 4의 시료의 단면 관찰 사진.
도 33은 실시예 4의 시료의 XPS 분석 결과.
도 34는 실시예 5의 시료의 단면 관찰 사진.
도 35는 실시예 6의 ToF-SIMS에 의한 측정 결과.
도 36은 실시예 7 및 실시예 8의 시료의 제작 방법을 도시한 단면도.
도 37은 실시예 7의 시료의 SEM 사진.
도 38은 실시예 8의 트랜지스터의 Id-Vg 특성.
도 39는 실시예 8의 트랜지스터를 도시한 단면도.
도 40은 실시예 8의 트랜지스터의 GBT 스트레스 시험의 결과.
도 41은 실시예 9의 디스플레이의 표시 사진.
도 42의 (A)는 실시예 9의 디스플레이의 구성을 도시한 도면. 도 42의 (B) 및 (C)는 실시예 9의 굽힘 시험기를 도시한 도면.
도 43은 실시예 10의 디스플레이의 표시 사진.
실시형태에 대하여, 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략한다. 또한, 같은 기능을 갖는 부분을 가리키는 경우에는, 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 도시된 각 구성의 위치, 크기, 범위 등은 이해의 간단화를 위하여, 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한, '막'이라는 용어와 '층'이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 '도전층'이라는 용어를 '도전막'이라는 용어로 바꿀 수 있다. 또는 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있다.
본 명세서 등에서, 금속 산화물(metal oxide)이란 넓은 의미로 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 OS FET라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 갖는 트랜지스터라고 환언할 수 있다.
또한, 본 명세서 등에서 질소를 갖는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한, 질소를 갖는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 박리 방법 및 반도체 장치의 제작 방법에 대하여 도 1 내지 도 7을 사용하여 설명한다.
<박리 방법의 개요>
본 실시형태에서는 우선, 기판 위에 제 1 재료층과 제 2 재료층을 적층하여 형성한다. 여기서는 제 1 재료층으로서 금속 화합물층을 형성하고, 제 2 재료층으로서 수지층을 형성한다. 그리고 광을 조사함으로써 금속 화합물층과 수지층을 분리한다.
광은 금속 화합물층과 수지층의 계면 또는 그 근방(계면 또는 계면 근방이라고도 기재함)에 조사되는 것이 바람직하다. 또한, 광은 금속 화합물층 내에 조사되어도 좋다. 또한, 광은 수지층 내에 조사되어도 좋다. 또한, 본 명세서 등에서, 'A와 B의 계면 또는 그 근방', 'A와 B의 계면 또는 계면 근방'이란, 적어도 A와 B의 계면을 포함하고, A와 B의 계면으로부터, A 또는 B 중 어느 한쪽의 두께의 20% 이내의 범위를 포함하는 것으로 한다.
광을 조사함으로써, 금속 화합물층과 수지층의 계면(또한 금속 화합물층 내 및 수지층 내)을 가열하고, 금속 화합물층과 수지층의 밀착성(접착성)을 낮출 수 있다. 또한 금속 화합물층과 수지층을 분리할 수 있다.
금속 화합물층은 적층 구조인 것이 바람직하다. 상기 적층 구조를 구성하는 각 층은 공통의 금속을 포함하는 것이 바람직하다.
금속 화합물층은 수지층과 접하는 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층을 갖는 것이 바람직하다. 제 1 화합물층은 금속 화합물층에 포함되는 층 중, 산소가 가장 많이 포함되는 층인 것이 바람직하다. 제 2 화합물층은 금속 화합물층에 포함되는 층 중, 질소가 가장 많이 포함되는 층인 것이 바람직하다.
금속 화합물층은 제 2 화합물층보다 기판 측의 제 3 화합물층을 더 갖는 것이 바람직하다. 제 3 화합물층은 산소 및 질소를 포함하는 것이 바람직하다.
이와 같은 2층 또는 3층을 포함하는 금속 화합물층을 사용함으로써, 금속 화합물층 내부에 왜곡이 생겨 금속 화합물층과 수지층 사이에서 분리가 일어나기 쉬워진다고 생각된다. 예를 들어, 금속 화합물층은 밀도, 응력, 또는 결정성이 서로 상이한 복수의 층이 적층된 구조로 할 수 있다.
또한 이와 같은 2층 또는 3층을 포함하는 금속 화합물층을 사용함으로써, 금속 화합물층의 광의 흡수율이 향상되는 경우가 있다. 또한 광의 흡수 피크를 금속 화합물층과 수지층의 계면 또는 그 근방에 형성할 수 있는 경우가 있다. 이들에 의하여, 금속 화합물층과 수지층 사이의 결합이 분단되기 쉬워져 금속 화합물층과 수지층 사이에서 분리가 일어나기 쉬워진다고 생각된다.
또한 이와 같은 2층 또는 3층을 포함하는 금속 화합물층을 사용함으로써, 막면 방향(막 두께 방향과 대략 수직인 방향, 금속 화합물층의 피형성면과 대략 평행한 방향 등이라고도 할 수 있음)의 열전도성이 향상되는 경우가 있다. 여기서 기판의 광 조사면에 먼지 등이 부착되어 있으면, 광의 조사 불균일이 생기는 경우가 있다. 광이 충분히 조사되지 않은 영역은 다른 영역보다 박리가 어려워질 우려가 있다. 이때, 금속 화합물층이 막면 방향의 열전도성이 높은 층을 포함함으로써, 광이 충분히 조사되지 않은 영역에도 열을 전도시킬 수 있어 박리 불량을 저감시킬 수 있다.
금속 화합물층에는 타이타늄, 몰리브데넘, 알루미늄, 텅스텐, 실리콘, 인듐, 아연, 갈륨, 탄탈럼, 주석, 하프늄, 이트륨, 지르코늄, 마그네슘, 란타넘, 세륨, 네오디뮴, 비스무트, 및 나이오븀 중 하나 또는 복수를 갖는 층을 사용할 수 있다. 금속 화합물층에는 금속, 합금, 및 이들의 화합물(금속 산화물, 금속 질화물, 금속 산질화물 등)을 포함할 수 있다. 금속 화합물층은 타이타늄, 몰리브데넘, 알루미늄, 텅스텐, 실리콘, 인듐, 아연, 갈륨, 탄탈럼, 및 주석 중 하나 또는 복수를 갖는 것이 바람직하다.
예를 들어, 제 1 화합물층은 산화 타이타늄(TiOa(a>1))을 갖는 것이 바람직하다. 제 2 화합물층은 산질화 타이타늄(TiObNc(b>0, c>0)) 또는 질화 타이타늄(TiNd(d>0))을 갖는 것이 바람직하다. 제 3 화합물층은 산화 타이타늄(TiOe(0<e<a))을 갖는 것이 바람직하다.
수지층은 예를 들어, 폴리이미드 수지 또는 아크릴 수지를 갖는 것이 바람직하다.
층 내의 원소의 비율은, 예를 들어 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 분석할 수 있다(이하, XPS 분석이라고 기재함). 구체적으로는, 시료를 에칭하면서 XPS 분석을 수행함으로써(예를 들어, 이온 빔에 의한 스퍼터링과 XPS 분석을 교대로 수행함으로써), 깊이 방향의 정량 분석이 가능하다. 본 명세서 등에서는 주로 제 1 화합물층 측으로부터(수지층에 가장 가까운 층으로부터) 분석을 수행하는 경우에 대하여 설명한다.
예를 들어, 금속 화합물층을 구성하는 각 층은 공통의 금속을 포함하고, 또한 각 층은 XPS 분석에서 상기 금속의 비율이 30atomic% 이상 70atomic% 이하인 영역을 가질 수 있다. 특히, 제 1 화합물층은 다른 층에 비하여 상기 금속의 비율이 낮은 것이 바람직하다.
금속 화합물층은 XPS 분석에서 산소의 비율이 가장 높은 영역을 제 1 화합물층에 갖는 것이 바람직하다. 제 1 화합물층은 XPS 분석에서 산소의 비율이 40atomic% 이상 70atomic% 이하인 영역을 갖는 것이 바람직하다.
금속 화합물층은 XPS 분석에서 질소의 비율이 가장 높은 영역을 제 2 화합물층에 갖는 것이 바람직하다. 제 2 화합물층은 XPS 분석에서 질소의 비율이 10atomic% 이상 40atomic% 이하인 영역을 갖는 것이 바람직하다.
제 2 화합물층은 산소 및 질소를 포함하는 것이 바람직하다. 제 2 화합물층에서의 산소와 질소의 비율은 어느 쪽이 높아도 좋다. 예를 들어, 제 2 화합물층은 XPS 분석에서 산소의 비율이 5atomic% 이상 60atomic% 이하인 영역을 가질 수 있다.
제 3 화합물층은 XPS 분석에서 산소의 비율이 제 1 화합물층보다 낮은 영역을 갖는 것이 바람직하다. 제 3 화합물층은 XPS 분석에서 질소의 비율이 제 2 화합물층보다 낮은 영역을 갖는 것이 바람직하다. 제 3 화합물층에서의 금속과 산소의 비율은 어느 쪽이 높아도 좋다.
제 1 화합물층은 그 표면 상태를 균일하게 하기 위하여 충분한 두께로 형성되는 것이 바람직하다. 구체적으로, 제 1 화합물층의 두께는 5nm 이상 50nm 이하가 바람직하고, 10nm 이상 30nm 이하가 더 바람직하다. 제 1 화합물층의 두께가 5nm 미만이면 조성이 불균일하게 될 우려가 있고, 박리의 수율이 저하되는 경우가 있다. 또한 제 1 화합물층을 50nm보다 두껍게 할 수도 있지만, 50nm 이하이면 성막 시간을 짧게 할 수 있어 바람직하다. 또한 제 1 화합물층이 지나치게 두꺼우면 제 2 화합물층이 박리 계면과 그 근방에 미치는 영향이 약해지는 것이 시사된다. 따라서, 제 1 화합물층의 두께는 상기 범위 내에 있는 것이 바람직하다.
제 2 화합물층의 두께는 특별히 한정되지 않고, 예를 들어 제 1 화합물층보다 얇게 할 수 있다. 예를 들어, 제 2 화합물층의 두께는 5nm 이상 15nm 이하로 할 수 있다.
제 3 화합물층의 두께는 특별히 한정되지 않는다. 예를 들어, 제 3 화합물층의 두께는 5nm 이상 50nm 이하가 바람직하고, 10nm 이상 30nm 이하가 더 바람직하다. 제 3 화합물층을 50nm보다 두껍게 할 수도 있지만, 50nm 이하이면 성막 시간을 짧게 할 수 있어 바람직하다.
또한 본 실시형태의 박리 방법을 사용하는 경우, 금속 화합물층으로부터 박리되어 노출된 수지층의 표면을 분석함으로써, 상기 금속 화합물층에 포함되는 금속이 검출되는 경우가 있다. 예를 들어, XPS, 이차 이온 질량 분석법(SIMS), 비행 시간형 이차 이온 질량 분석법(ToF-SIMS) 등을 사용하여 수지층의 표면을 분석할 수 있다. 구체적으로는, 금속 화합물층에 타이타늄 화합물을 사용하는 경우, 수지층의 표면으로부터 타이타늄을 검출할 수 있다.
다음으로, 광의 조사에 대하여 설명한다.
램프, 레이저 장치 등을 사용하여 광을 조사할 수 있다.
선상 레이저 장치를 사용하여 레이저 광을 조사하는 것이 바람직하다. 저온 폴리실리콘(LTPS(Low Temperature Poly-Silicon)) 등의 제조 라인의 레이저 장치를 사용할 수 있기 때문에, 이들 장치의 유효 이용이 가능하다.
선상 레이저 장치는 직사각형으로 집광(선상 레이저 빔으로 성형)하고, 금속 화합물층과 수지층의 계면에 광을 조사한다.
조사하는 광은 180nm 이상 450nm 이하의 파장을 갖는 것이 바람직하다. 조사하는 광은 308nm 또는 그 근방의 파장을 갖는 것이 더 바람직하다.
본 발명의 일 형태에서, 기판, 제 1 재료층(예를 들어 금속 화합물층), 및 제 2 재료층(예를 들어 수지층)의 적층 구조의 레이저 광의 흡수율은 높은 것이 바람직하다. 예를 들어, 상기 적층 구조에서의 파장 308nm의 광의 흡수율은, 80% 이상 100% 이하인 것이 바람직하고, 85% 이상 100% 이하인 것이 바람직하다. 레이저 광의 대부분이 상기 적층 구조에서 흡수됨으로써, 박리의 수율을 높일 수 있다. 또한, 기능 소자에 레이저 광이 조사되는 것이 억제되어 기능 소자의 신뢰성의 저하를 억제할 수 있다.
광의 에너지 밀도는 250mJ/cm2 이상 400mJ/cm2 이하가 바람직하고, 250mJ/cm2 이상 360mJ/cm2 이하가 더 바람직하다.
레이저 장치를 사용하여 광을 조사하는 경우, 동일 부분에 조사되는 레이저 광의 조사 횟수는, 1번 이상 50번 이하로 할 수 있고, 1번보다 많고 10번 이하가 바람직하고, 1번보다 많고 5번 이하가 더 바람직하다.
빔의 짧은 축 방향의 양단에는, 광의 강도가 낮은 부분이 존재한다. 그러므로, 상기 광의 강도가 낮은 부분의 폭 이상, 1번의 조사와 다음 조사 사이에 오버랩되는 부분을 제공하는 것이 바람직하다. 그러므로, 레이저 광의 조사 횟수는, 1.1번 이상으로 하는 것이 바람직하고, 1.25번 이상으로 하는 것이 더 바람직하다.
또한, 본 명세서 중, 레이저 광의 조사 횟수란, 어떤 점(영역)에 조사되는 레이저 광의 조사 횟수를 가리키고, 빔 폭, 스캔 속도, 주파수, 또는 오버랩률(overlap percentage) 등으로 결정된다. 또한, 선상의 빔을 어떤 스캔 방향으로 이동시키는 펄스와 펄스 사이, 즉, 1번의 조사와 다음 조사 사이에 오버랩되는 부분이 있고, 그 중첩되는 비율이 오버랩률이다. 또한, 오버랩률이 100%에 가까우면 가까울수록 조사 횟수는 많고, 100%에서 멀어지면 멀어질수록 조사 횟수는 적어지고, 스캔 속도가 빠르면 빠를수록 조사 횟수는 적어진다.
상기 레이저 광의 조사 횟수가 1.1번이란, 연속하는 2번의 조사 사이에 빔의 10분의 1 정도의 폭의 오버랩을 갖는 것을 나타내고, 오버랩률 10%라고 할 수 있다. 마찬가지로, 1.25번이란, 연속하는 2번의 조사 사이에 빔의 4분의 1 정도의 폭의 오버랩을 갖는 것을 나타내고, 오버랩률 25%라고 할 수 있다.
여기서, LTPS의 레이저 결정화의 공정에서 조사되는 광의 에너지 밀도는 높고, 예를 들어 350mJ/cm2 이상 400mJ/cm2 이하를 들 수 있다. 또한, 레이저의 조사 횟수도 많이 필요하고, 예를 들어 10번 이상 100번 이하를 들 수 있다.
한편, 본 발명의 일 형태에서, 금속 화합물층과 수지층을 분리하기 위하여 수행하는 광의 조사는 레이저 결정화의 공정에서 사용하는 조건보다 낮은 에너지 밀도 또는 적은 조사 횟수로 수행할 수 있다. 그러므로, 레이저 장치에서 처리 가능한 기판 수를 증가시킬 수 있다. 또한, 레이저 장치의 유지 보수의 빈도의 저감 등, 레이저 장치의 러닝 코스트의 저감이 가능하게 된다. 따라서, 반도체 장치 등의 제작 비용을 저감할 수 있다.
또한, 광의 조사가 레이저 결정화의 공정에서 사용하는 조건보다 낮은 에너지 밀도 또는 적은 조사 횟수로 수행되기 때문에, 기판이 레이저 광의 조사에 의하여 받는 대미지를 저감할 수 있다. 그러므로, 기판을 한 번 사용하여도 강도가 저하되기 어려워 기판을 재이용할 수 있다. 따라서, 비용을 억제할 수 있게 된다.
또한, 본 실시형태에서는, 기판과 수지층 사이에 금속 화합물층을 배치한다. 금속 화합물층을 사용함으로써, 금속 화합물층을 사용하지 않는 경우에 비하여, 광의 조사를 낮은 에너지 밀도 또는 적은 조사 횟수로 수행할 수 있는 경우가 있다.
기판을 통하여 광을 조사할 때, 기판의 광 조사면에 먼지 등의 이물질이 부착되어 있으면, 광의 조사 불균일이 생겨 박리성이 낮은 부분이 형성되므로 금속 화합물층과 수지층을 분리하는 공정의 수율이 저하되는 경우가 있다. 그러므로, 광을 조사하기 전 또는 광을 조사하는 동안에, 광 조사면을 세정하는 것이 바람직하다. 예를 들어, 아세톤 등의 유기 용제, 물 등을 사용하여 기판의 광 조사면을 세정할 수 있다. 또한, 에어 나이프를 사용하여 기체를 분사하면서 광을 조사하여도 좋다. 이에 의하여, 광의 조사 불균일을 저감하고, 분리의 수율을 향상시킬 수 있다.
본 실시형태의 반도체 장치는 트랜지스터의 채널 형성 영역에 금속 산화물을 갖는 것이 바람직하다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
트랜지스터의 채널 형성 영역에 저온 폴리실리콘(LTPS(Low Temperature Poly-Silicon))을 사용하는 경우, 500℃ 내지 550℃ 정도의 온도를 가할 필요가 있기 때문에, 수지층에 내열성이 요구된다. 또한, 레이저 결정화의 공정에서의 대미지를 완화하기 위하여 수지층의 후막화가 필요한 경우가 있다.
한편, 채널 형성 영역에 금속 산화물을 사용한 트랜지스터는 350℃ 이하, 또한 300℃ 이하에서 형성할 수 있다. 그러므로, 수지층에 높은 내열성은 요구되지 않는다. 따라서, 수지층의 내열 온도를 낮출 수 있어, 재료의 선택의 폭이 넓어진다.
또한, 채널 형성 영역에 금속 산화물을 사용한 트랜지스터는 레이저 결정화의 공정이 불필요하다. 그리고, 본 실시형태에서는, 레이저 결정화의 공정에서 사용하는 조건보다 낮은 에너지 밀도 또는 적은 조사 횟수로 광을 조사할 수 있다. 또한 레이저 결정화의 공정에서는, 레이저 광이 기판을 통하지 않고 수지층에 조사되지만, 본 실시형태에서는 제작 기판과 금속 산화물층을 통하여 수지층에 조사된다. 이와 같이, 수지층이 받는 대미지가 적기 때문에, 수지층의 두께를 얇게 할 수 있다. 수지층에 고내열성이 요구되지 않고 박막화할 수 있으므로, 디바이스 제작의 큰 폭의 비용 삭감을 기대할 수 있다. 또한, LTPS를 사용하는 경우에 비하여, 공정을 간략화할 수 있어 바람직하다.
다만, 본 발명의 일 형태의 반도체 장치는, 트랜지스터의 채널 형성 영역에 금속 산화물을 갖는 구성에 한정되지 않는다. 예를 들어, 본 실시형태의 반도체 장치는 트랜지스터의 채널 형성 영역에 실리콘을 사용할 수 있다. 실리콘으로서는, 수소화 비정질 실리콘(a-Si:H) 또는 결정성 실리콘을 사용할 수 있다. 결정성 실리콘으로서는, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 들 수 있다.
채널 형성 영역에는 LTPS를 사용하는 것이 바람직하다. LTPS 등의 다결정 실리콘은 단결정 실리콘에 비하여 저온에서 형성할 수 있고, 또한 비정질 실리콘에 비하여 높은 전계 효과 이동도와 높은 신뢰성을 구비한다.
채널 형성 영역에는 수소화 비정질 실리콘을 사용하는 것이 바람직하다. 수소화 비정질 실리콘은 결정성 실리콘에 비하여 저온에서 형성할 수 있고 생산성이 높고 대형 기판에서 제작하기 쉽다.
수지층의 두께는 0.1μm 이상 5μm 이하로 하여도 좋다. 수지층을 얇게 형성함으로써, 낮은 비용으로 반도체 장치를 제작할 수 있다. 또한, 반도체 장치의 경량화 및 박형화가 가능하게 된다. 또한, 반도체 장치의 가요성을 높일 수 있다.
수지층의 가시광에 대한 투과성(가시광 투과성이라고도 함)은 특별히 한정되지 않는다. 예를 들어, 유색의 층이어도 좋고, 투명의 층이어도 좋다. 여기서, 표시 장치의 표시면 측에 수지층이 위치하는 경우, 수지층이 착색되어 있으면(유색이면), 광 추출 효율이 저하하거나, 추출되는 광의 색조가 변화되거나, 표시 품질이 저하하는 등의 문제가 생기는 경우가 있다.
수지층은, 웨트 에칭 장치, 드라이 에칭 장치, 애싱 장치 등을 사용하여 제거할 수 있다. 특히, 산소 플라스마를 사용한 애싱을 수행하여 수지층을 제거하는 것이 적합하다.
본 실시형태에서는, 기판과 수지층 사이에 금속 화합물층을 갖는다. 금속 화합물층이 광을 흡수하는 기능을 갖기 때문에, 수지층의 광의 흡수율이 낮아도, 광 조사에 의한 효과를 얻을 수 있다. 따라서, 가시광의 투과율이 높은 수지층을 사용할 수 있다. 그러므로, 표시 장치의 표시면 측에 수지층이 위치되어도, 높은 표시 품질을 실현할 수 있다. 또한, 표시 품질을 높이기 위하여 착색되어 있는(유색의) 수지층을 제거하는 공정을 삭감할 수 있다. 또한, 수지층의 재료의 선택의 폭이 넓어진다.
수지층의 파장 450nm 이상 700nm 이하인 범위의 광의 투과율의 평균값은 70% 이상 100% 이하가 바람직하고, 80% 이상 100% 이하가 바람직하고, 90% 이상 100% 이하가 더 바람직하다. 수지층의 파장 400nm 이상 700nm 이하인 범위의 광의 투과율의 평균값은 70% 이상 100% 이하가 바람직하고, 80% 이상 100% 이하가 바람직하고, 90% 이상 100% 이하가 더 바람직하다.
수지층의 가시광에 대한 투광성이 높으면, 박리 후에 수지층이 표시면 측에 잔존하더라도 광 추출 효율이 저하되기 어려워 바람직하다. 아크릴 수지는 가시광에 대한 투과성이 높기 때문에 수지층의 재료로서 적합하다. 아크릴 수지의 베이킹 온도가 저온이면 가시광에 대한 투과성을 높일 수 있다. 아크릴 수지의 베이킹 온도는 200℃ 이상 350℃ 이하가 바람직하고, 250℃ 이상 300℃ 이하가 더 바람직하다.
본 실시형태에서는, 수지층의 내열 온도 이하의 온도에서 트랜지스터 등을 형성한다. 수지층의 내열성은 예를 들어, 가열에 의한 중량 감소율, 구체적으로는 5% 중량 감소 온도 등으로 평가할 수 있다. 본 실시형태의 박리 방법 및 반도체 장치의 제작 방법에서는, 공정 중의 최고 온도를 낮출 수 있다. 예를 들어, 본 실시형태에서는, 수지층의 5% 중량 감소 온도를, 200℃ 이상 650℃ 이하, 200℃ 이상 500℃ 이하, 200℃ 이상 400℃ 이하, 또는 200℃ 이상 350℃ 이하로 할 수 있다. 그러므로, 재료의 선택의 폭이 넓어진다. 또한, 수지층의 5% 중량 감소 온도는 650℃보다 높아도 좋다.
분리 전 또는 분리 중에, 분리 계면에 물을 포함하는 액체를 공급하는 것이 바람직하다. 분리 계면에 물이 존재함으로써, 수지층과 금속 화합물층의 밀착성 또는 접착성을 더 저하시켜, 분리에 필요한 힘을 저감시킬 수 있다. 또한, 분리 계면에 물을 포함하는 액체를 공급함으로써, 수지층과 금속 화합물층 사이의 결합을 약하게 하거나, 또는 절단하는 효과를 나타내는 경우가 있다. 액체와의 화학 결합을 이용하여, 수지층과 금속 화합물층 사이의 결합을 절단하여 분리를 진행시킬 수 있다. 예를 들어, 수지층과 금속 화합물층 사이에 수소 결합이 형성되어 있는 경우, 물을 포함하는 액체가 공급됨으로써, 물과, 수지층 또는 금속 화합물층 사이에 수소 결합이 형성되고, 수지층과 금속 화합물층 사이의 수소 결합이 절단된다고 생각된다.
금속 화합물층은, 표면 장력이 작고, 물을 포함하는 액체에 대한 젖음성이 높은 것이 바람직하다. 이에 의하여, 금속 화합물층의 표면 전체에 물을 포함하는 액체를 퍼지게 하고, 분리 계면에 물을 포함하는 액체를 용이하게 공급할 수 있다. 금속 화합물층 전체에 물이 퍼짐으로써 균일한 박리를 수행할 수 있다.
금속 화합물층의 물을 포함하는 액체와의 접촉각은 0°보다 크고 60° 이하가 바람직하고, 0°보다 크고 50° 이하가 더 바람직하다. 또한, 물을 포함하는 액체에 대한 젖음성이 매우 높은 경우(예를 들어 접촉각이 약 20° 이하인 경우)에는, 접촉각의 정확한 값의 취득이 어려운 경우가 있다. 금속 화합물층은, 물을 포함하는 액체에 대한 젖음성이 높을수록 적합하기 때문에 상기 접촉각의 정확한 값을 취득하지 못할 정도로, 물을 포함하는 액체에 대한 젖음성이 높아도 좋다.
분리 계면에 물을 포함하는 액체가 존재함으로써, 분리 시에 생기는 정전기가 기능 소자에 악영향을 미치는 것(반도체 소자가 정전기에 의하여 파괴되는 등)을 억제할 수 있다. 또한, 이오나이저 등을 사용하여, 분리에 의하여 노출된 기능층의 표면을 제전(除電)하여도 좋다.
분리 계면에 액체를 공급한 경우에는 분리에 의하여 노출된 기능층의 표면을 건조시켜도 좋다.
이하에서는 박리 방법에 대하여 구체적으로 설명한다.
본 실시형태에서는 트랜지스터를 갖는 반도체 장치를 예로 들어 설명한다. 상기 반도체 장치는 기판에 가요성을 갖는 재료를 사용함으로써, 플렉시블 디바이스로 할 수 있다. 또한 본 발명의 일 형태는 반도체 장치에 한정되지 않고, 다른 기능 소자를 사용한 반도체 장치, 발광 장치, 표시 장치, 및 입출력 장치 등의 각종 장치에 적용할 수 있다.
또한, 각종 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은, 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저퇴적(PLD: Pulsed Laser Deposition)법, 원자층 성막(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는, 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법이나, 열 CVD법이어도 좋다. 열 CVD법의 예로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
각종 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은, 스핀 코팅, 딥, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법에 의하여 형성할 수 있다.
각종 장치를 구성하는 박막을 가공할 때는, 리소그래피법 등을 사용하여 가공할 수 있다. 또는, 섀도마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는, 나노 임프린트법, 샌드 블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고 레지스트 마스크를 제거하는 방법과, 감광성을 갖는 박막을 성막한 후에, 노광, 현상을 수행하여, 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
리소그래피법에서 광을 사용하는 경우, 노광에 사용하는 광은 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선이나 KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한, 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한, 노광에 사용하는 광으로서, 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한, 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 할 수 있게 되기 때문에 바람직하다. 또한, 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는, 포토 마스크는 불필요하다.
박막의 에칭에는, 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
<박리 방법의 예 1>
여기서는 기판 위에 제 1 재료층을 형성하는 공정, 제 1 재료층 위에 제 2 재료층을 형성하는 공정, 제 1 재료층과 제 2 재료층이 적층된 상태로 가열되는 공정, 및 제 1 재료층과 제 2 재료층을 분리하는 공정을 갖는 박리 방법에 대하여 설명한다. 또한 여기서는 상기 박리 방법을 사용하여 트랜지스터를 갖는 반도체 장치를 제작하는 경우를 예로 들어 설명한다. 가열하는 공정에서는, 제 1 재료층에 제 2 재료층과 접하는 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층이 형성된다. 또한 가열하는 공정은 제 2 재료층을 경화시키는 공정을 겸할 수 있다. 이에 의하여, 반도체 장치의 제조에서의 공정 수를 줄일 수 있어, 제조 비용을 저감할 수 있다.
우선, 제작 기판(101) 위에 금속층(102)을 형성한다(도 1의 (A)). 금속층(102)은 나중에 금속 화합물층(105)이 되는 층이다.
제작 기판(101)은, 반송이 용이하게 될 정도로 강성을 갖고, 또한 제작 공정에서 가해지는 온도에 대하여 내열성을 갖는다. 제작 기판(101)에 사용할 수 있는 재료로서는, 예를 들어, 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속, 또는 합금 등을 들 수 있다. 유리로서는, 예를 들어, 무알칼리 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 들 수 있다.
금속층(102)에는 각종 금속이나 합금 등을 사용할 수 있다. 금속층(102)에는 타이타늄, 몰리브데넘, 알루미늄, 텅스텐, 실리콘, 인듐, 아연, 갈륨, 탄탈럼, 주석, 하프늄, 이트륨, 지르코늄, 마그네슘, 란타넘, 세륨, 네오디뮴, 비스무트, 및 나이오븀 중 하나 또는 복수를 갖는 층을 사용할 수 있다. 금속층(102)은 타이타늄, 몰리브데넘, 알루미늄, 텅스텐, 실리콘, 인듐, 아연, 갈륨, 탄탈럼, 및 주석 중 하나 또는 복수를 갖는 것이 바람직하다.
금속층(102)의 두께는 10nm 이상 100nm 이하가 더 바람직하고, 10nm 이상 50nm 이하가 더욱 바람직하다. 금속층(102)을 10nm 이상의 두께로 형성함으로써, 박리의 수율의 저하를 억제할 수 있다. 또한 금속층(102)의 두께가 100nm 이하, 또한 50nm 이하이면, 성막 시간을 짧게 할 수 있어 바람직하다.
금속층(102)의 형성 방법에 특별히 한정은 없다. 예를 들어, 스퍼터링법, 플라스마 CVD법, 증착법, 졸겔법, 전기 영동법, 스프레이법 등을 사용하여 형성할 수 있다.
다음으로, 금속층(102) 위에 제 1 층(122)을 형성한다(도 1의 (B)). 제 1 층(122)은 나중에 수지층(123)이 되는 층이다.
도 1의 (B)에서는 도포법을 사용하여 금속층(102)의 일면 전체에 제 1 층(122)을 형성하는 예를 도시하였다. 이에 한정되지 않고, 인쇄법 등을 사용하여 제 1 층(122)을 형성하여도 좋다. 금속층(102) 위에, 섬 형상의 제 1 층(122), 개구 또는 요철 형상을 갖는 제 1 층(122) 등을 형성하여도 좋다.
제 1 층(122)은 각종 수지 재료(수지 전구체를 포함함)를 사용하여 형성할 수 있다.
제 1 층(122)은 열경화성을 갖는 재료를 사용하여 형성하는 것이 바람직하다.
제 1 층(122)은, 감광성을 갖는 재료를 사용하여 형성하여도 좋고, 감광성을 갖지 않는 재료(비감광성 재료라고도 함)를 사용하여 형성하여도 좋다.
감광성을 갖는 재료를 사용하면, 광을 사용한 리소그래피법에 의하여, 제 1 층(122)의 일부를 제거하고, 원하는 형상의 수지층(123)을 용이하게 형성할 수 있다.
제 1 층(122)은, 폴리이미드 수지, 폴리이미드 수지 전구체, 또는 아크릴 수지를 포함하는 재료를 사용하여 형성되는 것이 바람직하다. 제 1 층(122)은, 예를 들어 폴리이미드 수지와 용매를 포함하는 재료, 폴리아믹산과 용매를 포함하는 재료, 또는 아크릴 수지와 용매를 포함하는 재료 등을 사용하여 형성할 수 있다. 또한 제 1 층(122)으로서, 폴리이미드 수지 또는 폴리이미드 수지 전구체를 포함하는 재료를 사용하면, 비교적 내열성을 높일 수 있기 때문에 적합하다. 한편, 제 1 층(122)으로서, 아크릴 수지를 포함하는 재료를 사용하면, 가시광에 대한 투과성을 높일 수 있기 때문에 적합하다. 폴리이미드 수지 및 아크릴 수지는 각각 반도체 장치나 표시 장치 등의 각종 장치에서 평탄화막 등에 적합하게 사용되는 재료이기 때문에 성막 장치나 재료를 공유할 수 있다. 그러므로 본 발명의 일 형태의 구성을 실현하기 위하여 새로운 장치나 재료를 필요로 하지 않는다. 이와 같이 제 1 층(122)은 특별한 재료는 필요 없고, 반도체 장치나 표시 장치 등의 각종 장치에 사용되는 수지 재료를 사용하여 형성할 수 있기 때문에, 비용을 삭감할 수 있다.
그 외에, 제 1 층(122)의 형성에 사용할 수 있는 수지 재료로서는, 예를 들어 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다.
제 1 층(122)은, 스핀 코터를 사용하여 형성하는 것이 바람직하다. 스핀 코팅법을 사용함으로써, 대형 기판에 얇은 막을 균일하게 형성할 수 있다.
제 1 층(122)은, 점도가 5cP 이상 500cP 미만, 바람직하게는 5cP 이상 100cP 미만, 더 바람직하게는 10cP 이상 50cP 이하의 용액을 사용하여 형성하는 것이 바람직하다. 용액의 점도가 낮을수록 도포가 용이하게 된다. 또한, 용액의 점도가 낮을수록, 기포의 혼입을 억제할 수 있어, 양질의 막을 형성할 수 있다.
그 외에, 제 1 층(122)의 형성 방법으로서는, 딥, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등을 들 수 있다.
다음으로 금속층(102)과 제 1 층(122)이 적층된 상태로 가열 처리를 수행함으로써, 금속 화합물층(105)과 수지층(123)을 형성한다(도 1의 (C1)).
금속층(102)을 가열함으로써, 금속 화합물층(105)이 형성된다. 제 1 층(122)을 가열함으로써 수지층(123)이 형성된다.
금속 화합물층(105)의 구성예를 도 1의 (C2), (C3)에 도시하였다. 도 1의 (C2)에 도시된 금속 화합물층(105)은 3층 구조이고, 도 1의 (C3)에 도시된 금속 화합물층(105)은 2층 구조이다. 도 1의 (C2), (C3)에 도시된 금속 화합물층(105)은 수지층(123)과 접하는 제 1 화합물층(111)과, 제 1 화합물층(111)보다 제작 기판(101) 측에 위치하는 제 2 화합물층(112)을 갖는다. 도 1의 (C2)에 도시된 바와 같이, 금속 화합물층(105)은 제 2 화합물층(112)보다 제작 기판(101) 측에 위치하는 제 3 화합물층(113)을 더 가질 수 있다. 금속 화합물층(105)은 4층 이상의 적층 구조이어도 좋다.
금속 화합물층(105)의 구성은 단면 관찰이나 깊이 방향(막 두께 방향이라고도 할 수 있음)의 분석에 의하여 확인할 수 있다. 예를 들어, 주사형 투과 전자 현미경(STEM:Scanning Transmission Electron Microscopy) 또는 투과형 전자 현미경(TEM:Transmission Electron Microscope) 등을 사용하여 단면 관찰을 수행함으로써, 금속 화합물층(105)의 적층수 및 두께 등을 확인할 수 있다. 또한 상술한 바와 같이, XPS를 사용하여 각 층의 원소의 비율을 확인할 수 있다. 또한 고분해능 TEM-EDX(Energy Dispersive X-ray Spectroscopy) 등을 사용할 수도 있다.
제 1 화합물층(111)은 금속 화합물층(105)에 포함되는 층 중, 산소가 가장 많이 포함되는 층인 것이 바람직하다. 제 2 화합물층(112)은 금속 화합물층(105)에 포함되는 층 중, 질소가 가장 많이 포함되는 층인 것이 바람직하다. 제 3 화합물층(113)은 산소 및 질소를 포함하는 것이 바람직하다. 각 층의 자세한 사항은 상술한 기재도 참조할 수 있다.
금속 화합물층(105)의 두께는 예를 들어 10nm 이상 100nm 이하가 더 바람직하고, 10nm 이상 50nm 이하가 더욱 바람직하다. 또한, 금속층(102)을 사용하여 금속 화합물층(105)을 형성하는 경우, 최종적으로 형성되는 금속 화합물층(105)의 두께는 성막한 금속층(102)의 두께보다 두꺼워지는 경우가 있다.
가열 처리는 예를 들어, 가열 장치의 체임버의 내부에 산소, 질소, 및 희가스(아르곤 등) 중 하나 또는 복수를 포함하는 가스를 흘리면서 수행할 수 있다. 또는, 가열 처리는 대기 분위기하에서 가열 장치의 체임버, 핫플레이트 등을 사용하여 수행할 수 있다.
가열 처리는 질소 가스를 흘리면서 수행하는 것이 바람직하다. 이에 의하여, 금속 화합물층(105)에 질소를 충분히 포함시킬 수 있다.
또한 대기 분위기하나 산소를 포함하는 가스를 흘리면서 가열을 수행하면, 수지층(123)이 산화에 의하여 착색되어, 가시광에 대한 투과성이 저하하는 경우가 있다. 그러므로, 질소 가스를 흘리면서 가열을 수행하는 것이 바람직하다. 이에 의하여, 가열 분위기 중에 포함되는 산소를 대기 분위기보다 적게 할 수 있어, 수지층(123)의 산화를 억제하고 수지층(123)의 가시광에 대한 투과성을 높일 수 있다.
가열 처리에 의하여, 수지층(123) 내의 탈가스 성분(예를 들어, 수소, 물 등)을 저감할 수 있다. 특히, 수지층(123) 위에 형성하는 각 층의 제작 온도 이상의 온도에서 가열하는 것이 바람직하다. 이에 의하여, 트랜지스터의 제작 공정에서의 수지층(123)으로부터의 탈가스를 큰 폭으로 억제할 수 있다.
예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우, 수지층(123)이 되는 막을 350℃ 이상 450℃ 이하에서 가열하는 것이 바람직하고, 350℃ 이상 400℃ 이하가 더 바람직하고, 350℃ 이상 375℃ 이하가 더욱 바람직하다. 이에 의하여, 트랜지스터의 제작 공정에서의 수지층(123)으로부터의 탈가스를 큰 폭으로 억제할 수 있다.
가열 처리의 온도는 트랜지스터의 제작에서의 최고 온도 이하로 하는 것이 바람직하다. 트랜지스터의 제작에서의 최고 온도 이하로 함으로써, 트랜지스터의 제작 공정에서의 제조 장치 등을 유용할 수 있게 되기 때문에, 추가적인 설비 투자 등을 억제할 수 있다. 따라서, 생산 비용이 억제된 반도체 장치로 할 수 있다. 예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우, 가열 처리의 온도는 350℃ 이하로 하는 것이 바람직하다.
트랜지스터의 제작에서의 최고 온도와, 가열 처리의 온도를 동등하게 하면, 가열 처리를 수행함으로써 반도체 장치의 제작에서의 최고 온도가 높아지는 것을 방지할 수 있고, 또한 수지층(123)의 탈가스 성분을 저감할 수 있기 때문에 바람직하다.
처리 시간을 길게 함으로써, 가열 온도가 비교적 낮은 경우에도, 가열 온도가 더 높은 조건의 경우와 동등한 박리성을 실현할 수 있는 경우가 있다. 그러므로, 가열 장치의 구성 때문에 가열 온도를 높일 수 없는 경우에는, 처리 시간을 길게 하는 것이 바람직하다.
가열 처리의 시간은 예를 들어, 5분 이상 24시간 이하가 바람직하고, 30분 이상 12시간 이하가 더 바람직하고, 1시간 이상 6시간 이하가 더욱 바람직하다. 또한, 가열 처리의 시간은 이에 한정되지 않는다. 예를 들어, 가열 처리를 RTA(Rapid Thermal Annealing)법을 사용하여 수행하는 경우 등에는 5분 미만으로 하여도 좋다.
가열 장치로서는, 전기로나 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의하여 피처리물을 가열하는 장치 등, 다양한 장치를 사용할 수 있다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA 장치를 사용할 수 있다. LRTA 장치는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 고압 수은 램프 등의 램프로부터 방출되는 광(전자기파)의 복사에 의하여, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 사용하여 가열 처리를 수행하는 장치이다. RTA 장치를 사용함으로써, 처리 시간을 단축할 수 있기 때문에 양산하는 데 바람직하다. 또한, 가열 처리는 인라인형 가열 장치를 사용하여 수행하여도 좋다.
또한, 가열 처리에 의하여, 수지층(123)의 두께는 제 1 층(122)의 두께에서 변화하는 경우가 있다. 예를 들어, 제 1 층(122)에 포함된 용매가 제거되거나, 경화가 진행되고 밀도가 증대함으로써 체적이 감소하고, 제 1 층(122)보다 수지층(123)이 얇아지는 경우가 있다.
가열 처리를 수행하기 전에, 제 1 층(122)에 포함되는 용매를 제거하기 위한 열처리(프리 베이킹 처리라고도 함)를 수행하여도 좋다. 프리 베이킹 처리의 온도는 사용하는 재료에 따라 적절히 결정할 수 있다. 예를 들어, 50℃ 이상 180℃ 이하, 80℃ 이상 150℃ 이하, 또는 90℃ 이상 120℃ 이하에서 수행할 수 있다. 또는, 가열 처리가 프리 베이킹 처리를 겸하여도 좋고, 가열 처리에 의하여 제 1 층(122)에 포함되는 용매를 제거하여도 좋다.
수지층(123)은 가요성을 갖는다. 제작 기판(101)은 수지층(123)보다 가요성이 낮다.
수지층(123)의 두께는 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.5μm 이상 3μm 이하인 것이 더욱 바람직하다. 수지층을 얇게 형성함으로써, 낮은 비용으로 반도체 장치를 제작할 수 있다. 또한, 반도체 장치의 경량화 및 박형화가 가능하게 된다. 또한, 반도체 장치의 가요성을 높일 수 있다. 저점도의 용액을 사용함으로써, 수지층(123)을 얇게 형성하는 것이 용이하게 된다. 다만, 이에 한정되지 않고, 수지층(123)의 두께는 10μm 이상으로 하여도 좋다. 예를 들어, 수지층(123)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(123)의 두께를 10μm 이상으로 함으로써, 반도체 장치의 강성을 높일 수 있기 때문에 적합하다.
수지층(123)의 열팽창 계수는 0.1ppm/℃ 이상 50ppm/℃ 이하인 것이 바람직하고, 0.1ppm/℃ 이상 20ppm/℃ 이하인 것이 더 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하인 것이 더욱 바람직하다. 수지층(123)의 열팽창 계수가 낮을수록, 가열로 인하여 트랜지스터 등을 구성하는 층에 크랙이 생기거나, 트랜지스터 등이 파손되는 것을 억제할 수 있다.
다음으로, 수지층(123) 위에 기능층(135)을 형성한다(도 2의 (A)).
기능층(135)으로서, 예를 들어 절연층, 기능 소자를 제공할 수 있다. 기능 소자로서는, 예를 들어 트랜지스터 등의 반도체 소자, 무기 EL 소자, 유기 EL 소자, 발광 다이오드(LED) 등의 발광 소자, 액정 소자, 전기 영동 소자, MEMS(마이크로 일렉트로 메커니컬 시스템)를 사용한 표시 소자 등의 표시 소자, 및 검지 소자를 들 수 있다.
기능층(135)은 절연층을 갖는 것이 바람직하다. 상기 절연층은 나중의 가열 공정에서, 금속 화합물층(105) 및 수지층(123) 등으로부터 방출되는 수소, 산소, 및 물을 차단하는 기능을 갖는 것이 바람직하다.
기능층(135)은 예를 들어, 질화 실리콘막, 산화질화 실리콘막, 또는 질화산화 실리콘막을 갖는 것이 바람직하다. 예를 들어, 질화 실리콘막을 실레인 가스, 수소 가스, 및 암모니아(NH3) 가스를 포함하는 성막 가스를 사용한 플라스마 CVD법에 의하여 성막한다. 절연층의 두께는 특별히 한정되지 않는다. 예를 들어, 50nm 이상 600nm 이하, 바람직하게는 100nm 이상 300nm 이하의 두께로 할 수 있다.
또한, 본 명세서 등에서 '산화질화 실리콘'이란, 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 또한, 본 명세서 등에서, '질화산화 실리콘'이란, 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말한다.
그리고, 기능층(135) 위에 보호층을 형성한다. 보호층은 반도체 장치의 최표면에 위치하는 층이다. 보호층이 유기 절연막을 가지면, 반도체 장치의 표면이 손상되거나 크랙이 생기는 것을 억제할 수 있기 때문에 바람직하다.
도 2의 (A)에는 접착층(145)을 사용하여 기능층(135) 위에 기판(146)을 접합시킨 예를 도시하였다.
접착층(145)에는, 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 또한, 접착 시트 등을 사용하여도 좋다.
기판(146)에는 예를 들어, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다. 기판(146)에는 가요성을 가질 정도의 두께의 유리, 석영, 수지, 금속, 합금, 반도체 등의 각종 재료를 사용하여도 좋다.
다음으로, 레이저 광(155)을 조사한다(도 2의 (B)). 레이저 광(155)은 예를 들어, 도 2의 (B)에서는 왼쪽으로부터 오른쪽으로 주사되는 선상 레이저 빔이고, 그 긴 축은 그 주사 방향 및 그 입사 방향(위로부터 아래)에 대하여 수직이다. 레이저 장치에서, 제작 기판(101)이 위쪽이 되도록 적층체를 배치한다. 적층체에는 적층체(제작 기판(101))의 위쪽으로부터 레이저 광(155)이 조사된다.
레이저 광(155)은 제작 기판(101)을 통하여 금속 화합물층(105)과 수지층(123)의 계면 또는 그 근방에 조사되는 것이 바람직하다(도 2의 (B)의 가공 영역(156) 참조). 또한, 레이저 광(155)은 금속 화합물층(105) 내에 조사되어도 좋고, 수지층(123) 내에 조사되어도 좋다.
금속 화합물층(105)은 레이저 광(155)을 흡수한다. 수지층(123)은 레이저 광(155)을 흡수하여도 좋다.
제작 기판(101)과 금속 화합물층(105)의 적층 구조에서의 레이저 광(155)의 흡수율은, 50% 이상 100% 이하가 바람직하고, 75% 이상 100% 이하가 더 바람직하고, 80% 이상 100% 이하가 더욱 바람직하다. 상기 적층 구조가 레이저 광(155)의 대부분을 흡수함으로써, 금속 화합물층(105)과 수지층(123)의 계면에서 확실하게 분리할 수 있다. 또한, 수지층(123)이 광으로부터 받는 대미지를 저감할 수 있다.
레이저 광(155)의 조사에 의하여, 금속 화합물층(105)과 수지층(123)의 밀착성 또는 접착성이 저하한다. 레이저 광(155)의 조사에 의하여, 수지층(123)이 취약화되는 경우가 있다.
레이저 광(155)으로서는, 적어도 그 일부가 제작 기판(101)을 투과하고, 또한 금속 화합물층(105)에 흡수되는 파장의 광을 선택하여 사용한다. 레이저 광(155)은 가시광선부터 자외선의 파장 영역의 광인 것이 바람직하다. 예를 들어 파장이 180nm 이상 450nm 이하인 광, 바람직하게는 200nm 이상 400nm 이하인 광, 더 바람직하게는 파장이 250nm 이상 350nm 이하인 광을 사용할 수 있다.
레이저 광(155)은 금속 화합물층(105)의 에너지 갭보다 높은 에너지를 갖는 것이 바람직하다. 예를 들어, 산화 타이타늄의 에너지 갭은 약 3.2eV이다. 따라서, 금속 화합물층(105)에 산화 타이타늄을 사용하는 경우, 광은 3.2eV보다 높은 에너지를 갖는 것이 바람직하다.
특히, 파장 308nm의 엑시머 레이저를 사용하면, 생산성이 우수하기 때문에 바람직하다. 엑시머 레이저는 LTPS에서의 레이저 결정화에도 사용되기 때문에, 기존의 LTPS 제조 라인의 장치를 유용할 수 있어, 새로운 설비 투자를 필요로 하지 않기 때문에 바람직하다. 파장 308nm의 광의 에너지는 약 4.0eV이다. 즉, 금속 화합물층(105)에 산화 타이타늄을 사용하는 경우, 파장 308nm의 엑시머 레이저는 적합하다. 또한, Nd:YAG 레이저의 제 3 고조파인 파장 355nm의 UV 레이저 등의 고체 UV 레이저(반도체 UV 레이저라고도 함)를 사용하여도 좋다. 고체 레이저는 가스를 사용하지 않기 때문에, 엑시머 레이저에 비하여 러닝 코스트를 저감할 수 있어 바람직하다. 또한, 피코초 레이저 등의 펄스 레이저를 사용하여도 좋다.
레이저 광(155)으로서 선상의 레이저 광을 사용하는 경우에는, 제작 기판(101)과 광원을 상대적으로 이동시킴으로써 레이저 광(155)을 주사하고, 분리하고자 하는 영역에 걸쳐 레이저 광(155)을 조사한다.
여기서, 도 3의 (A)에 도시된 바와 같이 제작 기판(101)의 광 조사면에 먼지 등의 이물질(158)이 부착되어 있으면, 광의 조사 불균일이 생기는 경우가 있다. 도 3의 (A)는 제작 기판(101) 위에 접하여 수지층(123)이 형성되어 있는 비교예이다. 도 3의 (A)에서는, 제작 기판(101)과 수지층(123)의 계면 또는 그 근방에서, 광이 조사된 영역(159)이 끊긴 부분을 이물질(158)의 바로 아래에 갖는다. 이 부분은 다른 부분에 비하여 박리성이 낮아, 제작 기판(101)과 수지층(123)을 분리하는 공정의 수율이 저하되는 것이 우려된다.
한편, 본 실시형태에서는, 제작 기판(101)과 수지층(123) 사이에 금속 화합물층(105)을 형성한다. 금속 화합물층(105)은 열전도성이 높은 층을 갖는 것이 바람직하다. 예를 들어, 도 3의 (B)에 도시된 금속 화합물층(105)의 열전도성이 높으면, 금속 화합물층(105)이 부분적으로 가열되어도, 금속 화합물층(105) 전체에 균일하게 열이 전도된다. 그러므로, 제작 기판(101)의 광 조사면에 이물질(158)이 부착되어 있어도, 금속 화합물층(105)의 이물질(158)의 그늘이 되는 부분에도 열이 전해짐으로써, 박리성이 낮은 부분이 생기는 것을 억제할 수 있다. 도 3의 (B)에 도시된 바와 같이, 금속 화합물층(105)과 수지층(123)의 계면 또는 그 근방에서, 이물질(158)의 바로 아래를 포함하여 일면 전체에 가열된 영역(154)이 형성된다. 또한 금속 화합물층(105) 중에 가열된 영역(154)이 형성되는 경우도 있다.
금속 화합물층(105)과 수지층(123)의 계면 또는 그 근방에서, 광으로 비추어지지 않는 영역은 하나 또는 복수 제공되어 있어도 좋다. 광으로 비추어지지 않는 영역의 면적은 특별히 한정되지 않고, 예를 들어, 각각 1μm2 이상 1cm2 이하이다. 경우에 따라서는, 광으로 비추어지지 않는 영역의 면적은 1μm2 이하, 또는 1cm2 이상이어도 좋다.
다음으로, 제작 기판(101)과 수지층(123)을 분리한다. 금속 화합물층(105)과 수지층(123)의 밀착성 또는 접착성이 낮기 때문에, 금속 화합물층(105)과 수지층(123)의 계면에서 분리가 일어난다(도 2의 (C1)). 또한, 취약화된 수지층(123) 내에서 분리가 일어나는 경우도 있다.
예를 들어, 수지층(123)에 수직 방향으로 당기는 힘을 가함으로써, 제작 기판(101)과 수지층(123)을 분리할 수 있다. 구체적으로는, 기판(146)의 상면의 일부를 흡착시켜 위쪽으로 당김으로써, 제작 기판(101)으로부터 수지층(123)을 떼어 낼 수 있다.
여기서, 분리 계면에 물이나 수용액 등, 물을 포함하는 액체를 첨가하고 상기 액체를 분리 계면에 침투시킴으로써, 분리를 용이하게 수행할 수 있다. 또한, 분리 시에 일어나는 정전기가 트랜지스터 등의 기능 소자에 악영향을 미치는 것(반도체 소자가 정전기에 의하여 파괴되는 등)을 억제할 수 있다. 도 2의 (C2)에서는, 액체 공급 기구(157)를 사용하여, 분리 계면에 액체를 공급하는 예를 도시하였다.
공급하는 액체로서는, 물(바람직하게는 순수), 중성, 알칼리성, 또는 산성 수용액이나, 염이 녹은 수용액을 들 수 있다. 또한, 에탄올, 아세톤 등을 들 수 있다. 또한, 각종 유기 용제를 사용하여도 좋다.
분리 전에 수지층(123)의 일부를 제작 기판(101)으로부터 분리함으로써, 분리의 기점을 형성하여도 좋다. 예를 들어, 제작 기판(101)과 수지층(123) 사이에, 칼 등의 예리한 형상의 기구를 삽입함으로써 분리의 기점을 형성하여도 좋다. 또는, 기판(146) 측으로부터 예리한 형상의 기구로 수지층(123)에 칼금을 내고, 분리의 기점을 형성하여도 좋다. 또는, 레이저 어블레이션법 등의 레이저를 사용한 방법으로, 분리의 기점을 형성하여도 좋다.
본 실시형태에서는, 금속 화합물층(105) 및 수지층(123)을 적층하고 광을 조사한다. 이에 의하여, 금속 화합물층(105)과 수지층(123)의 밀착성 또는 접착성을 저하시킬 수 있다. 그러므로, 제작 기판(101)과 수지층(123)을 용이하게 분리할 수 있다.
본 실시형태의 박리 방법을 사용함으로써, 낮은 비용으로 양산성이 높은 박리 방법, 또는 반도체 장치의 제작 방법을 제공할 수 있다. 예를 들어, 본 실시형태의 박리 방법에서는, 제작 기판(101)(예를 들어, 유리 기판), 또는 제작 기판(101)과 금속 화합물층(105)의 적층체를 여러 번 반복적으로 사용할 수 있게 되기 때문에, 생산 비용을 억제할 수 있다.
본 실시형태의 박리 방법에서는, 광을 조사함으로써 용이하게 분리할 수 있는 금속 화합물층(105)과 수지층(123)을 사용하기 때문에 수율 좋게 박리를 수행할 수 있다. 또한 수지층(123)을 형성하기(경화시키기) 위한 가열 공정에 의하여 금속 화합물층(105)을 동시에 형성하기 때문에 공정 수의 증가를 억제할 수 있다.
<박리 방법의 예 2>
박리 방법의 예 1에서는, 금속층(102)을 가열함으로써 금속 화합물층(105)을 형성하였다. 본 박리 방법의 예 2에서는, 금속층(102)의 적어도 일부를 산화시켜 금속 산화물을 포함하는 층(103)을 형성하고, 금속 산화물을 포함하는 층(103)을 가열함으로써 금속 화합물층(105)을 형성하는 방법에 대하여 주로 설명한다. 금속 산화물을 포함하는 층(103)을 형성함으로써 박리에 필요한 힘을 저감시켜 박리의 수율을 높일 수 있다.
이하의 박리 방법의 예에서는, 박리 방법의 예 1과 마찬가지의 공정에 대한 자세한 설명은 생략한다.
우선, 제작 기판(101) 위에 금속층(102)을 형성한다(도 4의 (A)).
다음으로, 금속층(102)의 적어도 일부를 산화시킨다. 도 4의 (B)에는 금속층(102)의 표면에 플라스마(110)를 조사하는 예를 나타내었다. 이에 의하여, 금속 산화물을 포함하는 층(103)이 형성된다(도 4의 (C)).
금속 산화물을 포함하는 층(103)은 금속 산화물을 갖는다. 금속 산화물로서는, 예를 들어, 산화 타이타늄(TiOx), 산화 몰리브데넘, 산화 알루미늄, 산화 텅스텐, 실리콘을 포함하는 인듐 주석 산화물(ITSO), 인듐 아연 산화물, In-Ga-Zn 산화물 등을 들 수 있다.
그 외에, 금속 산화물로서는, 산화 인듐, 타이타늄을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 산화물, 인듐 주석 산화물(ITO), 타이타늄을 포함하는 ITO, 텅스텐을 포함하는 인듐 아연 산화물, 산화 아연(ZnO), 갈륨을 포함하는 ZnO, 산화 하프늄, 산화 이트륨, 산화 지르코늄, 산화 갈륨, 산화 탄탈럼, 산화 마그네슘, 산화 란타넘, 산화 세륨, 산화 네오디뮴, 산화 주석, 산화 비스무트, 타이타늄산염, 탄탈럼산염, 나이오븀산염 등을 들 수 있다
본 박리 방법의 예 2에서는, 금속층(102)을 성막한 후에, 상기 금속층(102)에 산소를 도입함으로써, 금속 산화물을 포함하는 층(103)을 형성한다. 이때, 금속층(102)의 표면만 또는 금속층(102) 전체를 산화시킨다. 전자(前者)의 경우, 금속층(102)에 산소를 도입함으로써, 금속층과 금속 산화물층의 적층 구조가 형성된다.
산소를 포함하는 분위기하에서 금속층(102)을 가열함으로써, 금속층(102)을 산화시킬 수 있다. 산소를 포함하는 가스를 흘리면서 금속층(102)을 가열하는 것이 바람직하다. 금속층(102)을 가열하는 온도는 100℃ 이상 500℃ 이하가 바람직하고, 100℃ 이상 450℃ 이하가 더 바람직하고, 100℃ 이상 400℃ 이하가 더 바람직하고, 100℃ 이상 350℃ 이하가 더욱 바람직하다.
금속층(102)은 트랜지스터의 제작에서의 최고 온도 이하의 온도에서 가열되는 것이 바람직하다. 이에 의하여, 반도체 장치의 제작에서의 최고 온도가 높아지는 것을 방지할 수 있다. 트랜지스터의 제작에서의 최고 온도 이하로 함으로써, 트랜지스터의 제작 공정에서의 제조 장치 등을 유용할 수 있게 되기 때문에, 추가적인 설비 투자 등을 억제할 수 있다. 따라서, 생산 비용이 억제된 반도체 장치로 할 수 있다. 예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우, 가열 처리의 온도는 350℃ 이하로 하는 것이 바람직하다.
또는, 금속층(102)의 표면에 라디칼 처리를 수행함으로써 금속층(102)을 산화시킬 수 있다. 라디칼 처리에서는, 산소 라디칼 및 하이드록시 라디칼 중 적어도 한쪽을 포함하는 분위기에 금속층(102)의 표면을 노출시키는 것이 바람직하다. 예를 들어, 산소 또는 수증기(H2O) 중 한쪽 또는 양쪽을 포함하는 분위기에서 플라스마 처리를 수행하는 것이 바람직하다.
실시형태 2에서 자세히 설명하지만, 금속 화합물층(105)의 표면 또는 내부에, 수소, 산소, 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등을 포함시킴으로써, 금속 화합물층(105)과 수지층(123)의 분리에 필요한 힘을 저감할 수 있다.
금속층(102)의 표면에 라디칼 처리 또는 플라스마 처리를 수행함으로써 금속층(102)을 산화시키는 경우, 금속층(102)을 고온에서 가열하는 공정이 불필요하게 된다. 그러므로, 반도체 장치의 제작에서의 최고 온도가 높아지는 것을 방지할 수 있다.
또한 금속층(102) 위에 금속 산화물막을 성막함으로써, 금속 산화물을 포함하는 층(103)을 형성하여도 좋다. 예를 들어, 산소를 포함하는 가스를 흘리면서 스퍼터링법에 의하여 금속 산화물막을 성막함으로써, 금속 산화물을 포함하는 층(103)을 형성할 수 있다. 또한 금속층(102)을 형성하지 않고 제작 기판(101) 위에 금속 산화물막을 직접 형성하여도 좋다. 금속 산화물막을 성막함으로써 금속 산화물을 포함하는 층(103)을 형성하는 경우에도, 금속 산화물을 포함하는 층(103)의 표면에 라디칼 처리를 수행하는 것이 바람직하다. 라디칼 처리에서는, 산소 라디칼, 수소 라디칼, 및 하이드록시 라디칼 중 적어도 1종류를 포함하는 분위기에 금속 산화물을 포함하는 층(103)의 표면을 노출시키는 것이 바람직하다. 예를 들어, 산소, 수소, 또는 수증기(H2O) 중 하나 또는 복수를 포함하는 분위기에서 플라스마 처리를 수행하는 것이 바람직하다.
그 외에, 산소, 수소, 물 등의 도입 방법으로서는, 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용할 수 있다.
금속 산화물을 포함하는 층(103)의 두께는 예를 들어, 10nm 이상 100nm 이하가 더 바람직하고, 10nm 이상 50nm 이하가 더욱 바람직하다. 또한, 금속층(102)을 사용하여 금속 산화물을 포함하는 층(103)을 형성하는 경우, 최종적으로 형성되는 금속 산화물을 포함하는 층(103)의 두께는 성막한 금속층(102)의 두께보다 두꺼워지는 경우가 있다.
금속 산화물을 포함하는 층(103)에는, 산화 타이타늄 또는 산화 텅스텐 등이 포함되는 것이 바람직하다. 산화 타이타늄을 사용하면, 산화 텅스텐보다 비용을 저감할 수 있어 바람직하다.
다음으로, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성한다(도 4의 (D)).
다음으로 금속 산화물을 포함하는 층(103)과 제 1 층(122)이 적층된 상태로 가열 처리를 수행함으로써, 금속 화합물층(105)과 수지층(123)을 형성한다(도 4의 (E1)).
금속 산화물을 포함하는 층(103)을 가열함으로써, 금속 화합물층(105)이 형성된다. 제 1 층(122)을 가열함으로써 수지층(123)이 형성된다.
금속 화합물층(105)의 구성예를 도 4의 (E2), (E3)에 도시하였다. 도 4의 (E2)에 도시된 금속 화합물층(105)은 3층 구조이고, 도 4의 (E3)에 도시된 금속 화합물층(105)은 2층 구조이다. 도 4의 (E2), (E3)에 도시된 금속 화합물층(105)은 수지층(123)과 접하는 제 1 화합물층(111)과, 제 1 화합물층(111)보다 제작 기판(101) 측에 위치하는 제 2 화합물층(112)을 갖는다. 도 4의 (E2)에 도시된 바와 같이, 금속 화합물층(105)은 제 2 화합물층(112)보다 제작 기판(101) 측에 위치하는 제 3 화합물층(113)을 더 가질 수 있다.
이후의 공정은 박리 방법의 예 1의 도 2의 (A) 이후의 공정을 참조할 수 있다.
상술한 바와 같이 박리 방법의 예 2에서는, 금속 화합물층(105)의 표면 또는 내부에, 수소, 산소, 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등을 포함시킨다. 이에 의하여, 금속 화합물층(105)과 수지층(123)의 분리에 필요한 힘을 저감할 수 있다.
<박리 방법의 예 3>
박리 방법의 예 1에서는, 금속층(102)을 가열함으로써 금속 화합물층(105)을 형성하였다. 본 박리 방법의 예 3에서는, 금속층(102)과 금속 질화물층(104)을 적층한 상태로 가열함으로써 금속 화합물층(105)을 형성하는 방법에 대하여 주로 설명한다.
우선, 제작 기판(101) 위에 금속층(102)을 형성하고, 금속층(102) 위에 금속 질화물층(104)을 형성한다(도 5의 (A)).
금속층(102)과 금속 질화물층(104)은 공통의 금속을 사용하여 형성되는 것이 바람직하다. 금속층(102)과 금속 질화물층(104)은 예를 들어, 스퍼터링법을 사용하여 형성할 수 있다. 예를 들어, 금속층(102)은 프로세스 가스에 아르곤 가스를 사용하여 형성할 수 있다. 예를 들어, 금속 질화물층(104)은 프로세스 가스에 질소 가스를 사용하여 형성할 수 있다.
다음으로, 금속 질화물층(104) 위에 제 1 층(122)을 형성한다(도 5의 (B)).
또한 제 1 층(122)을 형성하기 전에, 금속 질화물층(104)에 플라스마 처리를 수행하여 금속 산화물을 포함하는 층을 형성하여도 좋다. 예를 들어, 금속 질화물층(104)의 표면 측을 산화시킴으로써, 제작 기판(101) 측으로부터 금속층(102), 금속 질화물층(104), 금속 산화물층의 적층 구조를 형성하여도 좋다. 상기 적층 구조는 금속 산화물을 포함하는 층이라고 할 수 있다.
다음으로 금속층(102), 금속 질화물층(104), 및 제 1 층(122)이 적층된 상태로 가열 처리를 수행함으로써, 금속 화합물층(105)과 수지층(123)을 형성한다(도 5의 (C1)).
금속층(102) 및 금속 질화물층(104)을 가열함으로써, 금속 화합물층(105)이 형성된다. 제 1 층(122)을 가열함으로써 수지층(123)이 형성된다.
금속 화합물층(105)의 구성예를 도 5의 (C2), (C3)에 도시하였다. 도 5의 (C2)에 도시된 금속 화합물층(105)은 3층 구조이고, 도 5의 (C3)에 도시된 금속 화합물층(105)은 2층 구조이다. 도 5의 (C2), (C3)에 도시된 금속 화합물층(105)은 수지층(123)과 접하는 제 1 화합물층(111)과, 제 1 화합물층(111)보다 제작 기판(101) 측에 위치하는 제 2 화합물층(112)을 갖는다. 도 5의 (C2)에 도시된 바와 같이, 금속 화합물층(105)은 제 2 화합물층(112)보다 제작 기판(101) 측에 위치하는 제 3 화합물층(113)을 더 가질 수 있다.
이후의 공정은 박리 방법의 예 1의 도 2의 (A) 이후의 공정을 참조할 수 있다.
상술한 바와 같이, 제작 기판(101)과 수지층(123)(제 1 층(122)) 사이에 형성되는 층은 금속을 포함하는 다양한 재료를 사용하여 형성할 수 있다.
<박리 방법의 예 4>
여기서는 기판 위에 제 1 재료층을 형성하는 공정, 제 1 재료층을 제 1 온도에서 가열하는 공정, 제 1 온도에서 가열된 제 1 재료층 위에 제 2 재료층을 형성하는 공정, 제 1 재료층과 제 2 재료층을 적층한 상태로 제 2 온도에서 가열하는 공정, 및 제 1 재료층과 제 2 재료층을 분리하는 공정을 갖는 박리 방법에 대하여 설명한다. 여기서 제 1 온도는 제 2 온도보다 높은 온도이다. 제 1 온도에서 가열함으로써, 제 1 재료층에 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층이 형성된다. 제 1 재료층을 충분히 높은 온도에서 가열함으로써, 제 1 재료층과 제 2 재료층의 박리성을 높일 수 있다. 한편, 제 2 온도는 제 1 온도보다 낮게 할 수 있다. 따라서, 제 2 재료층의 재료는 높은 내열성이 요구되지 않아 선택의 폭이 넓다. 또한 제 2 재료층을 가열하는 온도가 낮으면 가시광에 대한 투과성이 저하되기 어렵다. 이와 같이, 가열 공정을 상이한 온도에서 2번 수행함으로써, 높은 박리성과 제 2 재료층의 높은 가시광 투과성을 양립할 수 있다.
우선, 제작 기판(101) 위에 금속층(102)을 형성한다(도 6의 (A)).
다음으로 금속층(102)을 제 1 온도에서 가열하고, 금속 화합물층(105)을 형성한다(도 6의 (B1)).
제 1 온도는 예를 들어, 200℃ 이상 500℃ 이하가 바람직하고, 200℃ 이상 450℃ 이하가 더 바람직하다.
금속 화합물층(105)의 구성예를 도 6의 (B2), (B3)에 도시하였다. 도 6의 (B2)에 도시된 금속 화합물층(105)은 3층 구조이고, 도 6의 (B3)에 도시된 금속 화합물층(105)은 2층 구조이다. 도 6의 (B2), (B3)에 도시된 금속 화합물층(105)은 제 1 화합물층(111)과, 제 1 화합물층(111)보다 제작 기판(101) 측에 위치하는 제 2 화합물층(112)을 갖는다. 도 6의 (B2)에 도시된 바와 같이, 금속 화합물층(105)은 제 2 화합물층(112)보다 제작 기판(101) 측에 위치하는 제 3 화합물층(113)을 더 가질 수 있다.
다음으로, 금속 화합물층(105) 위에 제 1 층(122)을 형성한다(도 6의 (C)).
다음으로 금속 화합물층(105)과 제 1 층(122)을 적층한 상태로 제 2 온도에서 가열 처리를 수행한다. 제 1 층(122)을 가열함으로써 수지층(123)이 형성된다(도 6의 (D1)).
제 2 온도는 예를 들어, 100℃ 이상 450℃ 이하가 바람직하고, 100℃ 이상 400℃ 이하가 더 바람직하고, 100℃ 이상 350℃ 이하가 더욱 바람직하다.
금속 화합물층(105)의 구성예를 도 6의 (D2), (D3)에 도시하였다. 금속 화합물층(105)의 구성은 도 6의 (B2), (B3)과 마찬가지이다.
제 1 층(122)을 형성한 후에 가열하는 목적은 제 1 층(122)에서 용매를 제거하는 것(프리 베이킹 처리), 제 1 층(122)을 경화시키는 것(포스트 베이킹 처리) 등이다. 이들은 금속 화합물층(105)을 형성하기 위한 가열 처리보다 저온에서 수행할 수 있다. 즉, 제 2 온도는 제 1 온도보다 낮게 할 수 있다.
제 1 층(122)(수지층(123))을 가열하는 온도를 낮게 할 수 있기 때문에, 제 1 층(122)에 내열성이 낮은 재료를 사용할 수 있어, 재료 선택성의 폭이 넓어진다. 또한 수지층(123)의 착색을 억제할 수 있다.
제 1 온도에서의 가열 처리와 제 2 온도에서의 가열 처리는 각각 독립적으로 조건을 설정할 수 있다. 예를 들어, 온도뿐만 아니라, 분위기, 가스의 종류, 또는 시간 등도 상이하여도 좋다.
또한 제 1 온도에서의 가열 처리와 제 2 온도에서의 가열 처리는, 양쪽 모두 질소 분위기하에서 또는 질소 가스를 흘리면서 수행되는 것이 바람직하다. 이에 의하여, 금속 화합물층(105)에 질소를 충분히 포함시킬 수 있다. 또한 수지층(123)의 산화를 억제하여 높은 가시광 투과성을 유지할 수 있다.
이후의 공정은 박리 방법의 예 1의 도 2의 (A) 이후의 공정을 참조할 수 있다.
상술한 바와 같이, 본 발명의 일 형태에서는 수지층(123)에 가해지는 최고 온도를 낮게 하고, 또한 금속 화합물층(105)과 수지층(123)을 용이하게 분리할 수 있다. 이에 의하여, 수지층(123)의 가시광 투과성을 유지하면서, 박리의 수율을 높일 수 있다.
<박리 방법의 예 5>
박리 방법의 예 5에서는, 금속층(102)의 표면 처리와 가공의 타이밍에 대하여 주로 설명한다. 금속층(102)에 대하여 표면 처리 및 가공의 양쪽 모두를 수행하는 경우, 표면 처리를 수행하고 나서 가공하는 방법(공정 1)과, 가공하고 나서 표면 처리를 수행하는 방법(공정 2)의 두 가지가 생각된다.
공정 1에 대하여, 도 7의 (A1), (B1), (C1), (D1), (E), (F)를 사용하여 설명한다. 공정 2에 대하여, 도 7의 (A2), (B2), (C2), (D2), (E), (F)를 사용하여 설명한다.
우선, 양쪽 모두의 공정에서, 제작 기판(101) 위에 금속층(102)을 형성한다(도 7의 (A1), (A2)).
다음으로 공정 1에서는 도 7의 (B1)에 도시된 바와 같이, 금속층(102)에 플라스마(110)를 조사함으로써, 도 7의 (C1)에 도시된 금속 산화물을 포함하는 층(103)을 형성한다. 그리고, 금속 산화물을 포함하는 층(103)을 섬 형상으로 가공한다(도 7의 (D1)).
한편, 공정 2에서는 도 7의 (B2)에 도시된 바와 같이, 금속층(102)을 섬 형상으로 가공한다. 그 후, 섬 형상의 금속층(102)에 플라스마(110)를 조사하고(도 7의 (C2)), 섬 형상의, 금속 산화물을 포함하는 층(103)을 형성한다(도 7의 (D2)).
본 실시형태의 박리 방법은 공정 1과 공정 2의 양쪽 모두에서 수행할 수 있다. 특히, 공정 1을 사용하면 공정 2에 비하여 박리에 필요한 힘을 저감할 수 있는 경우가 있어 바람직하다. 이것은, 금속층(102)이 섬 형상으로 가공되기 전과 후에서는 플라스마 처리 시의 방전 상황이 변화되어 금속층(102) 표면의 산화 상태에 차이가 생기기 때문이라고 생각된다. 즉, 금속층(102)을 섬 형상으로 가공하기 전에(금속층(102)이 패터닝되기 전의 상태에서) 금속층(102)을 산화시키면 금속층(102)을 더 균일하게 산화시킬 수 있어, 박리에 필요한 힘을 작게 할 수 있다고 생각된다.
플라스마 처리 등의 표면 처리에 대해서는, 박리 방법의 예 2 및 실시형태 2의 기재를 참조할 수 있다.
금속층(102) 또는 금속 산화물을 포함하는 층(103)의 가공 방법으로서는, 드라이 에칭, 웨트 에칭 등을 사용할 수 있다.
그리고, 양쪽 모두의 공정에서 섬 형상의 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성한다(도 7의 (E)).
그리고, 금속 산화물을 포함하는 층(103)과 제 1 층(122)이 적층된 상태로 가열 처리를 수행함으로써, 금속 화합물층(105)과 수지층(123)을 형성한다(도 7의 (F)). 도 7의 (F)의 시점의 금속 화합물층(105)의 구성예로서는, 도 4의 (E2), (E3)에 도시된 2층 구조 또는 3층 구조를 들 수 있다.
이후의 공정은 박리 방법의 예 1의 도 2의 (A) 이후의 공정을 참조할 수 있다.
여기서, 수지층(123) 위에 형성되는 기능층(135)의 구성에 따라서는, 기능층(135)과 금속 화합물층(105)의 밀착성이 낮은 경우가 있다. 기능층(135)과 금속 화합물층(105)의 밀착성이 낮으면 반도체 장치의 제작 공정 중에 막 박리(필링(peeling)이라고도 함)가 일어나 수율이 저하되는 문제가 생긴다. 예를 들어, 금속 화합물층(105)의 가장 수지층(123) 측의 층(제 1 화합물층)에 산화 타이타늄막을 사용하고, 기능층(135)의 가장 수지층(123) 측의 층에 산화 실리콘막, 산화질화 실리콘막 등의 무기 절연막을 사용하면, 막 박리가 확인될 경우가 있다.
그러므로, 도 7의 (F)에 도시된 바와 같이, 수지층(123)이 섬 형상의 금속 화합물층(105)의 단부를 덮는 것이 바람직하다. 이에 의하여, 적층 구조에 밀착성이 낮은 부분이 생기는 것을 억제하여 막 박리를 저감시킬 수 있다. 따라서, 반도체 장치의 제작 공정에서의 수율을 높일 수 있다. 또한, 기능층(135)과 금속 화합물층(105)의 밀착성 등을 고려할 필요가 없기 때문에 기능층(135)과 금속 화합물층(105) 각각에 사용하는 재료의 선택의 폭이 넓어진다.
상술한 바와 같이, 본 발명의 일 형태에서는 밀착성이 낮은 계면이 형성되는 것을 억제하고 원하는 타이밍에서 금속 화합물층(105)과 수지층(123)을 분리할 수 있다. 이에 의하여, 공정 중의 막 박리를 억제하여 수율을 높일 수 있다.
본 실시형태에서 나타낸 바와 같이, 금속 화합물층과 수지층을 적층하고 광을 조사함으로써 금속 화합물층과 수지층을 분리할 수 있다. 이 방법을 사용하면, 제작 기판 위에 금속 화합물층 및 수지층을 개재하여 기능층을 형성한 후, 기능층을 제작 기판으로부터 박리하여 다른 기판으로 전치(轉置)할 수 있다. 예를 들어, 내열성이 높은 제작 기판 위에서 형성한 기능층을 내열성이 낮은 기판으로 전치할 수 있어, 기능층의 제작 온도가 내열성이 낮은 기판으로 인하여 제한되지 않는다. 제작 기판에 비하여 가볍거나 얇거나 또는 가요성이 높은 기판 등으로 기능층을 전치함으로써, 반도체 장치, 발광 장치, 표시 장치 등 각종 장치의 경량화, 박형화, 플렉시블화를 실현할 수 있다.
본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다. 또한, 본 명세서에서, 하나의 실시형태 중에 복수의 구성예가 나타내어지는 경우에는, 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 금속 화합물층과 수지층을 분리하는 원리의 일례에 대하여 도 8 내지 도 11을 사용하여 설명한다.
우선, 도 8 및 도 9를 사용하여, H2O가 금속 화합물층(20)과 수지층(23)의 밀착성을 저해하는 작용(이하, 저해 작용)에 대하여 설명한다.
도 8에서, 제작 기판(14) 위에 금속 화합물층(20)이 제공되어 있고, 금속 화합물층(20) 위에 수지층(23)이 제공되어 있다.
금속 화합물층(20)과 수지층(23)의 계면 및 금속 화합물층(20) 내 중 한쪽 또는 양쪽에는, H2O, 수소(H), 산소(O), 수산기(OH), 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 중 하나 또는 복수가 존재한다. 이들은 금속 화합물층(105)의 형성에 따른 공정(금속층, 금속 질화물층, 금속 산화물을 포함하는 층, 또는 금속 화합물층의 형성 공정, 플라스마 처리, 가열 처리 등)의 적어도 하나에 의하여 공급될 수 있다. 도 8의 단계(i)에서는, 금속 화합물층(20)과 수지층(23)의 계면 및 금속 화합물층(20) 내에 각각, H2O, H, O 등을 갖는 예를 도시하였다.
금속 화합물층(20)과 수지층(23)의 계면 및 금속 화합물층(20) 내에 공급된 H, O, H2O 등은 수지층(23)(예를 들어, 폴리이미드 수지, 아크릴 수지 등)을 고체화(고화, 경화)시키는 공정(예를 들어, 350℃에서의 가열)에서 상기 계면에 H2O로서 석출되는 경우가 있다. 이 경우, 금속 화합물층(20)과 수지층(23)의 계면에 석출된 H2O가 금속 화합물층(20)과 수지층(23)의 밀착성을 저해할 가능성이 있다. 즉, 금속 화합물층(20)과 수지층(23)의 계면에 석출된 H2O는 밀착성을 저해하는 작용(저해 작용)을 갖는다. 도 8의 단계(ii)에서는, 금속 화합물층(20) 내의 H2O가 금속 화합물층(20)과 수지층(23)의 계면에 석출되는 예를 나타낸다. 또한, 도 8의 단계(ii)에서는, 금속 화합물층(20) 내의 수소와 수산기(OH)가 금속 화합물층(20)과 수지층(23)의 계면에 H2O로서 석출되는 예를 도시하였다.
다음으로, 제작 기판(14), 금속 화합물층(20), 및 수지층(23)을 갖는 적층체에 광을 조사한다. 도 9의 단계(iii)에서는, 제작 기판(14)이 위쪽에 위치하는 상태에서 적층체를 배치하는 예를 도시하였다. 도 9의 단계(iii)에서는, 반송 기구(도시되지 않았음)를 사용하여 도면 중의 화살표 방향으로 적층체를 이동시킴으로써, 도면의 오른쪽으로부터 왼쪽을 향하여 광이 조사된다. 광은 제작 기판(14)을 통하여 금속 화합물층(20)과 수지층(23)의 계면 또는 그 근방에 조사된다. 여기서는 선상의 레이저 광을 사용하는 예를 도시하였다. 도 9의 단계(iii), 단계 (iv)에서는, 선상 빔(26)이 제작 기판(14)을 통하여 가공 영역(27)에 조사되는 예를 도시하였다. 광 조사에 의하여 금속 화합물층(20)과 수지층(23)의 계면(또한 금속 화합물층(20) 내 및 수지층(23) 내)이 가열된다. 또한, 광 조사에 의하여, 금속 화합물층(20)과 수지층(23)의 계면에 존재하는 H2O가 고에너지에서 순간적으로 기화(증발)되어 어블레이션이 일어난다.
도 9의 단계(v)에서는, 적층체의 위아래를 반전시키는 예를 도시하였다. 도 9의 단계(vi)에서는, 금속 화합물층(20)과 수지층(23)이 분리되어 있는 예를 도시하였다. 광 조사에 의하여 H2O가 수증기가 되어 체적이 팽창한다. 이에 의하여, 금속 화합물층(20)과 수지층(23)의 밀착성이 약해지고, 금속 화합물층(20)과 수지층(23) 사이를 분리할 수 있다.
다음으로, 도 10을 사용하여, 금속 화합물층(20)과 수지층(23) 사이의 결합에 대하여 설명한다.
도 10에서 금속 화합물층(20)과 수지층(23)이 적층되어 있다.
금속 화합물층(20)과 수지층(23) 사이에는 결합이 생기는 것으로 생각된다. 구체적으로는 공유 결합, 이온 결합, 수소 결합 등의 화학 결합이 금속 화합물층(20)과 수지층(23) 사이에 생긴다.
도 10의 단계(i)에서는 금속 화합물층(20)이 갖는 금속 M과, 수지층(23)이 갖는 탄소 C가 산소 O에 의하여 결합되어 있는 예를 도시하였다.
금속 화합물층(20)과 수지층(23)의 적층 구조에 레이저 광(55)을 조사한다(도 10 참조). 여기서는 선상의 레이저 광을 사용하는 예를 도시하였다. 기판과 광원을 상대적으로 이동시킴으로써 레이저 광(55)을 주사하고, 분리하고자 하는 영역에 걸쳐 레이저 광(55)을 조사한다.
광 조사에 의하여, 금속 화합물층(20)과 수지층(23)의 계면(또한 금속 화합물층(20) 내 및 수지층(23) 내)이 가열되고, 식(1)(아래 및 도 10 참조)의 반응이 생긴다. 광을 조사함으로써 H2O(수증기)가 금속 M-산소 O-탄소 C의 결합을 절단한다. 그리고, 금속 화합물층(20)과 수지층(23) 사이의 결합을 수소 결합으로 한다.
M-O-C+H2O→M-OH+C-OH···(1)
도 10의 단계(ii)에서는 금속 화합물층(20)이 갖는 금속 M과 산소 O가 결합되어 있고, 수지층(23)이 갖는 탄소 C와 다른 산소 O가 결합되어 있는 예를 도시하였다. 2개의 산소는 각각, 다른 수소와 공유 결합을 형성한다. 또한, 2개의 산소는 각각, 다른 쪽의 산소와 결합되어 있는 수소와 수소 결합을 형성한다.
수소 결합은 공유 결합에 비하여 매우 약한 결합이기 때문에 용이하게 절단할 수 있다. 또한, 광 조사의 에너지에 의하여, 물은 증발되고 수증기가 된다. 이때 팽창하는 힘에 의하여, 금속 화합물층(20)과 수지층(23) 사이의 수소 결합을 절단할 수 있는 경우가 있다. 따라서, 금속 화합물층(20)과 수지층(23)을 용이하게 분리할 수 있다.
도 10의 단계(iii)에서는 수소 결합으로 결합된 산소와 수소가 떨어져, 금속 화합물층(20)과 수지층(23)이 분리되어 있는 예를 도시하였다. 금속 화합물층(20)이 갖는 금속 M과 산소 O가 결합되고, 수지층(23)이 갖는 탄소 C와 다른 산소 O가 결합되어 있다. 2개의 산소는 각각, 다른 수소와 공유 결합을 형성한다.
이상과 같이, 금속 화합물층(20)과 수지층(23)의 적층 구조에 광을 조사함으로써 H2O가 금속 화합물층(20)과 수지층(23) 사이의 강력한 결합을 약한 결합인 수소 결합으로 변화시킨다. 이에 의하여, 금속 화합물층(20)과 수지층(23) 사이의 분리에 필요한 힘을 저감시킬 수 있다. 또한, 광 조사의 에너지에 의하여 H2O가 팽창함으로써, 금속 화합물층(20)과 수지층(23)을 분리할 수 있다.
다음으로, 상기 저해 작용 및 상기 식(1)에 나타내어지는 반응에 따른 H2O에 대하여 설명한다.
H2O는, 금속 화합물층(20) 내, 수지층(23) 내, 및 금속 화합물층(20)과 수지층(23)의 계면 등에 존재하는 경우가 있다.
또한, 금속 화합물층(20) 내, 수지층(23) 내, 및 금속 화합물층(20)과 수지층(23)의 계면 등에 존재한 수소(H), 산소(O), 수산기(OH), 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등은 가열되어 H2O가 되는 경우가 있다.
금속 화합물층(20)의 내부, 금속 화합물층(20)의 표면(수지층(23)과 접하는 면), 또는 금속 화합물층(20)과 수지층(23)의 계면에, H2O, 수소(H), 산소(O), 수산기(OH), 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 중 하나 또는 복수를 첨가하는 것이 바람직하다.
또한, 본 실시형태의 박리 방법에서는, 상기 저해 작용과 상술한 식(1)의 반응이 동시에 일어나는 경우가 있다. 이 경우, 금속 화합물층(20)과 수지층(23)의 밀착성을 더 저하시키는 것, 환언하면 금속 화합물층(20)과 수지층(23)의 박리성을 더 높이는 것이 가능하다고 추정된다.
금속 화합물층(20) 내, 수지층(23) 내, 및 금속 화합물층(20)과 수지층(23)의 계면 등에, H2O, 수소(H), 산소(O), 수산기(OH), 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등을 많이 갖는 것이 바람직하다. 반응에 기여하는 H2O를 많이 가짐으로써, 반응을 촉진하고, 분리에 필요한 힘을 더 저감시킬 수 있다.
예를 들어, 금속 화합물층(20)을 형성할 때, 금속 화합물층(20) 내 또는 금속 화합물층(20) 표면에, H2O, 수소, 산소, 수산기, 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등을 많이 포함시키는 것이 바람직하다.
구체적으로는 실시형태 1에 예시된, 금속층(102) 및 금속 질화물층(104) 중 한쪽 또는 양쪽 모두를 형성하고, 라디칼 처리를 수행하는 것이 바람직하다. 라디칼 처리에서는, 산소 라디칼 및 하이드록시 라디칼 중 적어도 한쪽을 포함하는 분위기에 금속층(102) 또는 금속 질화물층(104)의 표면을 노출시키는 것이 바람직하다. 예를 들어, 산소 또는 수증기(H2O) 중 한쪽 또는 양쪽 모두를 포함하는 분위기에서 플라스마 처리를 수행하는 것이 바람직하다. 또한 라디칼 처리를 수행하는 대상은 금속층 및 금속 질화물층에 한정되지 않고 금속 산화물, 금속 산질화물 등의 금속 화합물을 포함하는 층으로 할 수도 있다. 또한 라디칼 처리에서는, 산소 라디칼, 수소 라디칼, 및 하이드록시 라디칼 중 적어도 1종류를 포함하는 분위기에 대상물의 표면을 노출시키는 것이 바람직하다. 예를 들어, 산소, 수소, 또는 수증기(H2O) 중 하나 또는 복수를 포함하는 분위기에서 플라스마 처리를 수행하는 것이 바람직하다.
라디칼 처리는 플라스마 발생 장치 또는 오존 발생 장치를 사용하여 수행할 수 있다.
예를 들어, 산소 플라스마 처리, 수소 플라스마 처리, 물 플라스마 처리, 오존 처리 등을 수행할 수 있다. 산소 플라스마 처리는 산소를 포함하는 분위기하에서 플라스마를 생성하여 수행할 수 있다. 수소 플라스마 처리는 수소를 포함하는 분위기하에서 플라스마를 생성하여 수행할 수 있다. 물 플라스마 처리는 수증기(H2O)를 포함하는 분위기하에서 플라스마를 생성하여 수행할 수 있다. 특히 물 플라스마 처리를 수행함으로써, 금속 화합물층(20)의 표면 또는 내부에 수분을 많이 포함시킬 수 있어 바람직하다.
산소, 수소, 물(수증기), 및 불활성 가스(대표적으로는 아르곤) 중 2종류 이상을 포함하는 분위기하에서의 플라스마 처리를 수행하여도 좋다. 상기 플라스마 처리로서는, 예를 들어, 산소와 수소를 포함하는 분위기하에서의 플라스마 처리, 산소와 물을 포함하는 분위기하에서의 플라스마 처리, 물과 아르곤을 포함하는 분위기하에서의 플라스마 처리, 산소와 아르곤을 포함하는 분위기하에서의 플라스마 처리, 또는 산소와 물과 아르곤을 포함하는 분위기하에서의 플라스마 처리 등을 들 수 있다. 플라스마 처리의 가스 중 하나로서 아르곤 가스를 사용함으로써 금속층 또는 금속 화합물층(20)에 대미지를 가하면서 플라스마 처리를 수행할 수 있게 되기 때문에 적합하다.
2종류 이상의 플라스마 처리를 대기에 노출시키지 않고 연속으로 수행하여도 좋다. 예를 들어, 아르곤 플라스마 처리를 수행한 후에, 물 플라스마 처리를 수행하여도 좋다.
이에 의하여, 도 11에 도시된 바와 같이, 금속 화합물층(20)의 표면 또는 내부에, 수소, 산소, 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등을 포함시킬 수 있다. 또한 도 11에서는, 수지층(23)에, 탄소 C와 결합된 수소 H(C-H) 및 탄소 C와 결합된 수산기 OH(C-OH)가 포함되는 예를 도시하였다. 이들이 가열 처리나 광 조사에 의하여 가열되고, H2O가 되는 것으로 생각된다.
상술한 바와 같이, 금속 화합물층의 표면 또는 내부에, 수소, 산소, 수소 라디칼(H*), 산소 라디칼(O*), 하이드록시 라디칼(OH*) 등을 포함시킴으로써, 금속 화합물층과 수지층의 분리에 필요한 힘을 저감할 수 있다.
본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 발광 장치의 제작 방법 및 표시 장치의 제작 방법에 대하여 도 12 내지 도 20을 사용하여 설명한다. 또한 이들 장치를 제작하기 위한 제조 장치에 대하여 도 21 및 도 22를 사용하여 설명한다.
본 실시형태에서는, 주로 실시형태 1에 나타낸 박리 방법의 예 4를 사용하는 경우에 대하여 설명한다. 박리 방법의 예 4는 제 1 재료층에 가해지는 최고 온도보다 제 2 재료층에 가해지는 최고 온도를 낮게 할 수 있다는 특징을 갖는다. 제 2 재료층에 가해지는 최고 온도가 낮을수록, 제 2 재료층은 높은 가시광 투과성을 유지할 수 있다. 따라서, 광을 추출하는 측(발광면 또는 표시면)에 제 2 재료층이 잔존하여도 광 추출 효율이 저하되기 어렵기 때문에 바람직하다.
또한, 실시형태 1에서 설명한 박리 방법과 같은 부분에 대해서는 자세한 설명을 생략한다.
[제작 방법의 예 1]
본 제작 방법의 예 1에서는, 유기 EL 소자를 갖는 발광 장치를 예로 들어 설명한다. 상기 발광 장치는 기판에 가요성을 갖는 재료를 사용함으로써, 플렉시블 디바이스로 할 수 있다.
우선, 제작 기판(101a) 위에 금속층(102a)을 형성한다(도 12의 (A)).
다음으로, 금속층(102a)의 적어도 일부를 산화시킨다. 도 12의 (B)에는 금속층(102a)의 표면에 플라스마(110)를 조사하는 예를 나타내었다. 이에 의하여, 금속 산화물을 포함하는 층(103a)이 형성된다(도 12의 (C)).
다음으로 금속 산화물을 포함하는 층(103a)을 제 1 온도에서 가열하여 금속 화합물층(105a)을 형성한다. 또한 제 1 온도에서 가열하기 전에 금속 산화물을 포함하는 층(103a)을 섬 형상으로 가공한다. 또는 제 1 온도에서 가열한 후에 금속 화합물층(105a)을 섬 형상으로 가공한다. 이에 의하여, 섬 형상의 금속 화합물층(105a)이 형성된다(도 12의 (D)).
금속 산화물을 포함하는 층(103a)을 제 1 온도에서 가열함으로써, 금속 화합물층(105a)에 제 1 화합물층과, 제 1 화합물층보다 기판 측에 위치하는 제 2 화합물층이 형성된다. 금속 산화물을 포함하는 층(103a)을 충분히 높은 온도에서 가열함으로써, 금속 산화물을 포함하는 층(103a)과 수지층(123a)의 박리성을 높일 수 있다.
다음으로, 금속 화합물층(105a) 위에 제 1 층(122a)을 형성한다(도 12의 (E)). 그리고, 제 1 층(122a)을 섬 형상으로 가공한다. 본 실시형태에서는 금속 화합물층(105a)의 단부를 덮도록 섬 형상의 제 1 층(122a)을 형성한다.
제 1 층(122a)은 포토리소그래피법을 사용하여 가공하는 것이 바람직하다. 제 1 층(122a)을 성막한 후, 프리 베이킹 처리를 수행하고 그 후에 포토마스크를 사용하여 노광을 수행한다. 다음으로, 현상 처리를 수행함으로써 불필요한 부분을 제거할 수 있다.
또한, 제 1 층(122a)(나중의 수지층(123a))의 형상은 1개의 섬 형상에 한정되지 않고, 예를 들어, 복수의 섬 형상, 개구를 갖는 형상 등이어도 좋다. 또한, 하프톤 마스크 또는 그레이톤 마스크를 사용한 노광 기술, 또는 다중 노광 기술 등을 사용하고, 제 1 층(122a)(나중의 수지층(123a))의 표면에 요철 형상을 형성하여도 좋다.
또한 제 1 층(122a) 또는 수지층(123a) 위에 레지스트 마스크, 하드 마스크 등의 마스크를 형성하고 에칭함으로써, 원하는 형상의 수지층(123a)을 형성할 수 있다. 이 방법은 비감광성 재료를 사용하는 경우에 특히 적합하다.
예를 들어, 수지층(123a) 위에 무기막을 형성하고, 무기막 위에 레지스트 마스크를 형성한다. 레지스트 마스크를 사용하여 무기막을 에칭한 후, 무기막을 하드 마스크로서 사용하여 수지층(123a)을 에칭할 수 있다.
하드 마스크로서 사용할 수 있는 무기막으로서는, 각종 무기 절연막이나 도전층에 사용할 수 있는 금속막 및 합금막 등을 들 수 있다.
마스크를 매우 얇은 두께로 형성하고, 에칭과 동시에 마스크를 제거할 수 있으면, 마스크를 제거하는 공정을 삭감할 수 있어 바람직하다.
다음으로 금속 화합물층(105a)과 제 1 층(122a)을 적층한 상태로 제 2 온도에서 가열 처리를 수행한다. 섬 형상의 제 1 층(122a)을 가열함으로써, 제 1 층(122a)이 경화되어 섬 형상의 수지층(123a)이 형성된다(도 12의 (F1)). 제 2 온도는 제 1 온도보다 낮은 온도로 할 수 있다. 따라서, 가시광 투과성이 높은 수지층(123a)을 형성할 수 있다.
금속 화합물층(105a)의 구성예를 도 12의 (F2), (F3)에 도시하였다. 도 12의 (F2)에 도시된 금속 화합물층(105a)은 3층 구조이고, 도 12의 (F3)에 도시된 금속 화합물층(105a)은 2층 구조이다. 도 12의 (F2), (F3)에 도시된 금속 화합물층(105a)은 수지층(123a)과 접하는 제 1 화합물층(111a)과, 제 1 화합물층(111a)보다 제작 기판(101a) 측에 위치하는 제 2 화합물층(112a)을 갖는다. 도 12의 (F2)에 도시된 바와 같이, 금속 화합물층(105a)은 제 2 화합물층(112a)보다 제작 기판(101a) 측에 위치하는 제 3 화합물층(113a)을 더 가질 수 있다.
다음으로 발광 장치의 구성 요소를 순차적으로 형성한다. 구체적으로는 수지층(123a) 위에 절연층(167)을 형성하고, 절연층(167) 위에 도전층(171), 보조 배선(172), 도전층(173), 절연층(178), 및 발광 소자(160)를 형성하고, 발광 소자(160) 위에 절연층(165)을 형성한다. 그리고, 접착층(174)을 사용하여 기판(175)을 접합시킨다(도 13의 (A)).
발광 장치의 구성 요소의 제작 공정에서, 수지층(123a)에 가해지는 온도는 제 2 온도 이하의 온도인 것이 바람직하다. 이에 의하여, 수지층(123a)의 높은 가시광 투과성을 유지할 수 있어, 발광 장치의 광 추출 효율을 높일 수 있다. 또한 수지층(123a)으로부터의 탈 가스를 억제할 수 있어, 발광 장치의 신뢰성을 높일 수 있다.
절연층(167)은, 수지층(123a)에 포함되는 불순물이 나중에 형성되는 발광 소자(160)로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다. 예를 들어, 절연층(167)은, 수지층(123a)을 가열하였을 때, 수지층(123a)에 포함되는 수분 등이 발광 소자(160)로 확산되는 것을 방지하는 것이 바람직하다. 그러므로, 절연층(167)은 배리어성이 높은 것이 바람직하다.
절연층(167)으로서는, 예를 들어, 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한, 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다. 특히, 수지층(123a) 위에 질화 실리콘막을 형성하고, 질화 실리콘막 위에 산화 실리콘막을 형성하는 것이 바람직하다.
무기 절연막은 성막 온도가 높을수록 치밀하고 배리어성이 높은 막이 되기 때문에, 고온에서 형성하는 것이 바람직하다.
절연층(167)의 성막 시의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
발광 소자(160)는 톱 이미션형, 보텀 이미션형, 듀얼 이미션형의 어느 것이어도 좋다. 광을 추출하는 측의 전극에는, 가시광을 투과하는 도전막을 사용한다. 또한, 광을 추출하지 않는 측의 전극에는, 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
도 13의 (A)에 도시된 발광 소자(160)는 보텀 이미션형 발광 소자이다. 제 1 전극(161)은 광을 추출하는 측의 전극이고, 가시광을 투과시킨다. 제 2 전극(163)은 광을 추출하지 않는 측의 전극이고, 가시광을 반사한다.
EL층(162)에는, 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용할 수도 있고, 무기 화합물을 포함하여도 좋다.
제 1 전극(161) 및 제 2 전극(163)은 각각 증착법이나 스퍼터링법 등을 사용하여 형성할 수 있다.
도전층(171) 및 도전층(173)은 각각 외부 접속 전극으로서 기능한다. 도전층(171)은 제 1 전극(161)과 전기적으로 접속된다. 도전층(171)은 절연층(178)에 의하여 제 2 전극(163)과 전기적으로 절연된다. 도전층(173)은 제 2 전극(163)과 전기적으로 접속된다. 도전층(173)은 절연층(178)에 의하여 제 1 전극(161)과 전기적으로 절연된다.
가시광을 투과시키는 도전막은 금속막 등에 비하여 저항률이 높은 경우가 있다. 그러므로, 제 1 전극(161)과 접하는 보조 배선(172)을 제공하는 것이 바람직하다. 보조 배선(172)은 도전층(171) 및 도전층(173)과 같은 재료 및 같은 공정으로 형성할 수 있다. 보조 배선(172)에는 저항률이 낮은 금속 재료를 사용하는 것이 바람직하다.
절연층(165)은 발광 소자(160)로 물 등의 불순물이 확산되는 것을 억제하는 보호층으로서 기능한다. 발광 소자(160)는 절연층(165)에 의하여 밀봉된다. 제 2 전극(163)을 형성한 후, 대기에 노출시키지 않고, 절연층(165)을 형성하는 것이 바람직하다.
절연층(165)은 절연층(167)에 사용할 수 있는 배리어성이 높은 무기 절연막을 갖는 것이 바람직하다. 또한, 무기 절연막과 유기 절연막을 적층하여 사용하여도 좋다.
절연층(165)은, ALD법이나 스퍼터링법 등을 사용하여 형성할 수 있다. ALD법 및 스퍼터링법은 저온 성막이 가능하기 때문에 바람직하다. ALD법을 사용하면 절연층(165)의 피복성이 양호해지므로 바람직하다.
접착층(174)에 대해서는 접착층(145)의 기재를 원용할 수 있다.
기판(175)에 대해서는 기판(146)의 기재를 원용할 수 있다.
다음으로, 레이저 광(155)을 조사한다(도 13의 (B)). 레이저 장치에서, 제작 기판(101a)이 위쪽이 되도록 적층체를 배치한다. 적층체에는 적층체(제작 기판(101a))의 위쪽으로부터 레이저 광(155)이 조사된다.
다음으로 수지층(123a)에 분리의 기점을 형성한다(도 13의 (C)). 예를 들어, 기판(175) 측으로부터, 수지층(123a)의 단부보다 내측에 칼 등의 예리한 형상의 기구(153)를 삽입하여, 프레임 형상으로 칼금을 낸다. 기판(175)에 수지를 사용하는 경우에 적합하다. 또는, 수지층(123a)에 프레임 형상으로 레이저 광을 조사하여도 좋다.
본 제작 방법의 예 1에서는, 금속 화합물층(105a) 및 수지층(123a)이 섬 형상으로 제공된다. 제작 기판(101a)에 이들 층이 제공되지 않은 부분(제작 기판(101a)과 절연층(167)이 접하는 부분)은, 레이저 광(155)이 조사된 후에도 밀착성이 높다. 그러므로, 수지층(123a)이 금속 화합물층(105a)으로부터 의도치 않게 박리되는 것을 억제할 수 있다. 그리고, 분리의 기점을 형성함으로써, 원하는 타이밍에서 금속 화합물층(105a)과 수지층(123a)을 분리할 수 있다. 따라서, 분리의 타이밍을 제어할 수 있고, 또한 분리에 필요한 힘이 작다. 이에 의하여, 분리 공정 및 발광 장치의 제작 공정의 수율을 높일 수 있다.
다음으로, 금속 화합물층(105a)과 수지층(123a)을 분리한다(도 14의 (A)). 도 14의 (A)에 도시된 바와 같이, 금속 화합물층(105a)과 수지층(123a)의 계면에서 분리가 일어난다.
그리고, 노출된 수지층(123a)에 접착층(176)을 사용하여 기판(177)을 접합시킨다(도 14의 (B)). 또한 도 14의 (B)에 도시된 바와 같이, 기판(175) 및 접착층(174)에, 도전층(171)에 도달하는 개구와 도전층(173)에 도달하는 개구를 형성하여 도전층(171) 및 도전층(173)을 노출시킨다.
또한 도 14의 (C)에 도시된 바와 같이, 수지층(123a)을 제거하고 접착층(176)을 사용하여 절연층(167)에 기판(177)을 접합시킬 수도 있다. 예를 들어, 수지층(123a)은 산소 플라스마를 사용한 애싱에 의하여 제거할 수 있다. 수지층(123a)을 제거함으로써, 발광 장치의 두께를 얇게 할 수 있어 가요성을 높일 수 있다.
상술한 바와 같이, 본 제작 방법의 예 1에서는 수지층(123a)의 가시광 투과성을 높일 수 있다. 그러므로, 발광 소자(160)가 발하는 광을 추출하는 측에 수지층(123a)이 잔존하더라도, 광 추출 효율이 저하되기 어렵다. 그러므로, 수지층(123a)을 제거하지 않아도, 광 추출 효율이 높은 발광 장치를 제작할 수 있다. 이에 의하여, 발광 장치의 제작 공정을 간략화할 수 있다.
또한 본 실시형태에서, 수지층(123a)을 두껍게 제공할 필요는 없다. 수지층(123a)의 두께는 예를 들어, 0.1μm 이상 5μm 이하, 또한 0.1μm 이상 3μm 이하로 할 수 있다. 그러므로, 수지층(123a)을 제거하지 않아도, 가요성이 높은 발광 장치를 제작할 수 있다. 따라서, 수지층(123a)의 제거 공정을 삭감할 수 있어 바람직하다.
접착층(176) 및 기판(177)은 발광 소자(160)가 발하는 광에 대한 투과성이 높은 것이 바람직하다.
기판(177)은 발광 장치의 지지 기판으로서 기능할 수 있다. 기판(177)에는 필름을 사용하는 것이 바람직하고, 특히 수지 필름을 사용하는 것이 바람직하다. 이에 의하여 발광 장치의 경량화, 박형화가 가능하게 된다. 또한, 필름 기판을 사용한 발광 장치는 유리나 금속 등을 사용하는 경우에 비하여 파손되기 어렵다. 또한, 발광 장치의 가요성을 높일 수 있다.
접착층(176)에는 접착층(174)에 사용할 수 있는 재료를 적용할 수 있다. 기판(177)에는 기판(175)에 사용할 수 있는 재료를 적용할 수 있다.
상술한 바와 같이, 본 실시형태에서는 높은 가시광 투과성을 갖는 수지층을 사용하여 제작 기판을 박리할 수 있다. 그러므로, 수지층을 제거하지 않아도, 광 추출 효율이 높은 발광 장치를 제작할 수 있다. 또한 두께가 얇은 수지층을 사용할 수 있으므로 가요성이 높은 발광 장치를 제작할 수 있다.
[제작 방법의 예 2]
본 제작 방법의 예 2에서는, 트랜지스터 및 유기 EL 소자를 갖는 표시 장치(액티브 매트릭스형 유기 EL 표시 장치라고도 함)를 예로 들어 설명한다. 또한 본 제작 방법의 예 2에서는, 트랜지스터, 유기 EL 소자, 및 검지 소자를 갖는 표시 장치(입출력 장치, 터치 패널이라고도 할 수 있음, 이하, 터치 패널이라고 기재함)에 대해서도 설명한다. 이들 표시 장치는 기판에 가요성을 갖는 재료를 사용함으로써, 플렉시블 디바이스로 할 수 있다.
본 제작 방법의 예 2에서는, 제작 기판(101a) 위에 표시 장치의 한쪽 기판 측의 구성 요소를 형성하고, 제작 기판(101b) 위에 표시 장치의 다른 쪽 기판 측의 구성 요소를 형성한다. 이들 구성 요소는 제작 기판 위에 금속 화합물층과 수지층을 개재하여 형성된다. 이에 의하여, 이들 구성 요소를 제작 기판으로부터 박리하여 가요성을 갖는 기판으로 전치할 수 있다.
우선, 제작 방법의 예 1과 마찬가지로, 도 12의 (A) 내지 (F)의 각 공정을 수행하여 제작 기판(101a) 위에 금속 화합물층(105a)과 수지층(123a)을 적층하여 형성한다.
다음으로, 표시 장치의 한쪽 기판 측의 구성 요소를 순차적으로 형성한다. 수지층(123a)은 가시광 투과성이 높은 층이기 때문에, 수지층(123a) 위에는 표시면 측에 위치하는 구성 요소를 형성하는 것이 바람직하다. 구체적으로는, 수지층(123a) 위에 절연층(191)을 형성하고, 절연층(191) 위에 착색층(197) 및 차광층(198)을 형성한다(도 15의 (A)). 또한 오버 코트 등을 형성하여도 좋다.
표시 장치의 구성 요소의 제작 공정에서, 수지층(123a)에 가해지는 온도는 제 2 온도 이하의 온도인 것이 바람직하다. 이에 의하여, 수지층(123a)의 높은 가시광 투과성을 유지할 수 있어, 표시 장치의 광 추출 효율을 높일 수 있다. 또한 수지층(123a)으로부터의 탈 가스를 억제할 수 있어, 표시 장치의 신뢰성을 높일 수 있다.
절연층(191)에 대해서는 절연층(167)의 기재를 원용할 수 있다.
착색층(197)으로서, 컬러 필터 등을 사용할 수 있다. 착색층(197)은 발광 소자(160)의 표시 영역과 중첩되도록 배치한다.
차광층(198)으로서, 블랙 매트릭스 등을 사용할 수 있다. 차광층(198)은, 절연층(209)과 중첩되도록 배치한다.
또한 터치 패널을 형성하는 경우, 절연층(191) 위에 검지 소자를 형성하고, 검지 소자 위에 착색층(197) 및 차광층(198)을 형성한다(도 15의 (B)).
터치 센서로서는 손가락 등의 검지 대상물의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 적용할 수 있다.
터치 센서로서는 예를 들어, 정전 용량 방식 터치 센서를 적용할 수 있다. 정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 투영형 정전 용량 방식으로서는, 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면 여러 지점을 동시에 검출할 수 있기 때문에 바람직하다.
도 15의 (B)에 도시된 검지 소자는 도전층(181)과 도전층(182)을 갖는다. 도전층(181) 및 도전층(182) 위에는 절연층(184)이 제공되고, 절연층(184) 위에 도전층(183)이 제공된다. 도전층(183)은 하나의 도전층(181)을 끼우는 2개의 도전층(182)을 전기적으로 접속시킨다. 도전층(183) 위에는 절연층(185)이 제공되고, 절연층(185) 위에 착색층(197) 및 차광층(198)이 제공된다. 도전층(181) 및 도전층(182)은 표시 장치의 표시 영역과 중첩하여 제공되기 때문에, 가시광에 대한 투과성이 높은 재료를 사용하여 형성한다.
또한 도 16의 (A)에 도시된 바와 같이, 제작 기판(101b) 위에 금속 화합물층(105b)과 수지층(123b)을 적층하여 형성한다. 금속 화합물층(105b)과 수지층(123b)은 실시형태 1에 예시된 방법 중 어느 하나 또는 복수를 조합하여 형성할 수 있다. 예를 들어, 금속 화합물층(105a) 및 수지층(123a)과 같은 제작 방법을 적용하여도 좋다.
또한 실시형태 1의 박리 방법의 예 1 내지 3 등에서 나타낸 바와 같이, 한 번의 가열 처리에 의하여 금속 화합물층(105b)과 수지층(123b)을 형성하여도 좋다. 수지층(123b)은 표시 장치의 광이 추출되는 면 측에 위치하지 않는 층이기 때문에 가시광 투과성이 낮아도 좋다.
예를 들어, 수지층(123a)에 아크릴 수지를 사용하고, 또한 수지층(123b)에 폴리이미드 수지를 사용하는 것이 바람직하다. 아크릴 수지는 폴리이미드 수지에 비하여 가시광 투과성이 높기 때문에 광이 추출되는 측에 위치하는 수지층(123a)의 재료로서 적합하다. 또한 폴리이미드 수지는 아크릴 수지에 비하여 내열성이 높기 때문에 폴리이미드 수지 위에 트랜지스터 등을 비교적 고온에서 형성할 수 있다. 따라서, 신뢰성이 높은 트랜지스터를 제작할 수 있어 바람직하다.
다음으로, 표시 장치의 다른 쪽 기판 측의 구성 요소를 순차적으로 형성한다. 구체적으로는 수지층(123b) 위에 절연층(141)을 형성하고, 절연층(141) 위에 트랜지스터(210), 절연층(208), 절연층(209), 및 발광 소자(160)를 형성한다(도 16의 (A)).
절연층(141)에 대해서는 절연층(167)의 기재를 원용할 수 있다.
여기서 표시 장치에 사용할 수 있는 트랜지스터에 대하여 설명한다.
표시 장치가 갖는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋고, 역 스태거형 트랜지스터로 하여도 좋다. 또한, 톱 게이트 구조 및 보텀 게이트 구조 중 어느 트랜지스터 구조로 하여도 좋다. 또는, 채널의 위아래에 게이트 전극이 제공되어 있어도 좋다.
도 16의 (A)에서는 트랜지스터(210)로서 반도체층에 금속 산화물을 갖는 톱 게이트 구조의 트랜지스터를 제작하는 경우를 나타내었다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
트랜지스터의 반도체에는 산화물 반도체를 사용하는 것이 바람직하다. 실리콘보다 밴드 갭이 넓고, 또한 캐리어 밀도가 작은 반도체 재료를 사용하면, 트랜지스터의 오프 상태에서의 전류를 저감할 수 있기 때문에 바람직하다.
트랜지스터(210)는 도전층(201), 절연층(202), 도전층(203a), 도전층(203b), 반도체층, 도전층(205), 절연층(206), 및 절연층(207)을 갖는다. 도전층(201)은 게이트로서 기능한다. 도전층(205)은 백 게이트로서 기능한다. 절연층(202) 및 절연층(206)은 게이트 절연층으로서 기능한다. 반도체층은 채널 영역(204a)과 한 쌍의 저저항 영역(204b)을 갖는다. 채널 영역(204a)은 절연층(206)을 개재하여 도전층(205)과 중첩된다. 채널 영역(204a)은 절연층(202)을 개재하여 도전층(201)과 중첩된다. 도전층(203a)은 절연층(207)에 제공된 개구를 통하여 한 쌍의 저저항 영역(204b)의 한쪽과 전기적으로 접속된다. 마찬가지로, 도전층(203b)은 한 쌍의 저저항 영역(204b)의 다른 쪽과 전기적으로 접속된다. 절연층(202), 절연층(206), 및 절연층(207)에는 각종 무기 절연막을 사용할 수 있다. 특히, 절연층(202) 및 절연층(206)에 포함되는, 채널 영역(204a)과 접하는 절연막에는 산화물 절연막이 적합하고, 절연층(207)에는 질화물 절연막이 적합하다.
트랜지스터(210)에는 채널이 형성되는 반도체층을 2개의 게이트로 협지(挾持)하는 구성이 적용되어 있다. 2개의 게이트를 접속하고, 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동하는 것이 바람직하다. 이와 같은 트랜지스터는 다른 트랜지스터와 비교하여 전계 효과 이동도를 높일 수 있고, 온 전류를 증대시킬 수 있다. 그 결과, 고속 구동이 가능한 회로를 제작할 수 있다. 또한, 회로부의 점유 면적을 축소할 수 있다. 온 전류가 큰 트랜지스터를 적용함으로써, 표시 장치를 대형화 또는 고정세(高精細)화하였을 때 배선 수가 증대하더라도, 각 배선에서의 신호 지연을 저감할 수 있고, 표시 불균일을 억제할 수 있다. 또는, 2개의 게이트 중, 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동을 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다.
표시 장치가 갖는 도전층에는, 각각, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용할 수 있다. 또는, 산화 인듐, ITO, 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 인듐 아연 산화물, ZnO, 갈륨을 포함하는 ZnO, 또는 실리콘을 포함하는 ITO 등의 투광성을 갖는 도전성 재료를 사용하여도 좋다. 또한, 불순물 원소를 함유시키는 등으로 저저항화시킨 다결정 실리콘 또는 산화물 반도체 등의 반도체 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 또한, 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은 예를 들어 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 또한, 불순물 원소를 함유시킨 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는, 은, 카본, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
반도체층으로서 기능하는 금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽 모두를 사용하여 성막할 수 있다. 또한, 금속 산화물막의 성막 시에서의 산소의 유량비(산소 분압)에 특별히 한정은 없다. 다만, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는 금속 산화물막의 성막 시에서의 산소 유량비(산소 분압)는, 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 금속 산화물에 대해서는 실시형태 4에서 자세히 설명한다.
금속 산화물은 에너지 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
금속 산화물막은 스퍼터링법에 의하여 형성할 수 있다. 그 외에, PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
그 외의 트랜지스터의 구성예를 도 16의 (B) 내지 (D)에 도시하였다.
도 16의 (B)에 도시된 트랜지스터(220)는 반도체층(204)에 금속 산화물을 갖는 보텀 게이트 구조의 트랜지스터이다.
트랜지스터(220)는 도전층(201), 절연층(202), 도전층(203a), 도전층(203b), 및 반도체층(204)을 갖는다. 도전층(201)은 게이트로서 기능한다. 절연층(202)은 게이트 절연층으로서 기능한다. 반도체층(204)은 절연층(202)을 개재하여 도전층(201)과 중첩된다. 도전층(203a) 및 도전층(203b)은 각각 반도체층(204)과 전기적으로 접속된다. 트랜지스터(220)는 절연층(211)과 절연층(212)으로 덮여 있는 것이 바람직하다. 절연층(211) 및 절연층(212)에는 각종 무기 절연막을 사용할 수 있다. 특히, 절연층(211)에는 산화물 절연막이 적합하고, 절연층(212)에는 질화물 절연막이 적합하다.
도 16의 (C)에 도시된 트랜지스터(230)는 반도체층에 LTPS를 갖는 톱 게이트 구조의 트랜지스터이다.
트랜지스터(230)는 도전층(201), 절연층(202), 도전층(203a), 도전층(203b), 반도체층, 및 절연층(213)을 갖는다. 도전층(201)은 게이트로서 기능한다. 절연층(202)은 게이트 절연층으로서 기능한다. 반도체층은 채널 영역(214a) 및 한 쌍의 저저항 영역(214b)을 갖는다. 반도체층은 LDD(Lightly Doped Drain) 영역을 더 가져도 좋다. 도 16의 (C)에서는, 채널 영역(214a)과 저저항 영역(214b) 사이에 LDD 영역(214c)을 갖는 예를 도시하였다. 채널 영역(214a)은 절연층(202)을 개재하여 도전층(201)과 중첩된다. 도전층(203a)은 절연층(202) 및 절연층(213)에 제공된 개구를 통하여 한 쌍의 저저항 영역(214b)의 한쪽과 전기적으로 접속된다. 마찬가지로, 도전층(203b)은 한 쌍의 저저항 영역(214b)의 다른 쪽과 전기적으로 접속된다. 절연층(213)에는 각종 무기 절연막을 사용할 수 있다. 특히 절연층(213)에는 질화물 절연막이 적합하다.
도 16의 (D)에 도시된 트랜지스터(240)는 반도체층(224)에 수소화 비정질 실리콘을 갖는 보텀 게이트 구조의 트랜지스터를 나타낸다.
트랜지스터(240)는 도전층(201), 절연층(202), 도전층(203a), 도전층(203b), 불순물 반도체층(225), 및 반도체층(224)을 갖는다. 도전층(201)은 게이트로서 기능한다. 절연층(202)은 게이트 절연층으로서 기능한다. 반도체층(224)은 절연층(202)을 개재하여 도전층(201)과 중첩된다. 도전층(203a) 및 도전층(203b)은 각각 불순물 반도체층(225)을 통하여 반도체층(224)과 전기적으로 접속된다. 트랜지스터(240)는 절연층(226)으로 덮여 있는 것이 바람직하다. 절연층(226)에는 각종 무기 절연막을 사용할 수 있다. 특히 절연층(226)에는 질화물 절연막이 적합하다.
다음으로 트랜지스터(210) 위에 형성되는 구성 요소에 대하여 설명한다.
트랜지스터(210) 위에는 절연층(208)을 형성한다. 절연층(208)에는 도전층(203b)에 도달하는 개구를 형성한다. 절연층(208)은 나중에 형성하는 발광 소자(160)의 피형성면을 갖는 층이기 때문에, 평탄화층으로서 기능하는 것이 바람직하다. 절연층(208)에는 각종 유기 절연막 및 각종 무기 절연막을 사용할 수 있다.
도 16의 (A)에 도시된 발광 소자(160)는 톱 이미션형 발광 소자이다. 제 1 전극(161)은 광을 추출하지 않는 측의 전극이고, 가시광을 반사한다. 제 2 전극(163)은 광을 추출하는 측의 전극이고, 가시광을 투과시킨다. 제 1 전극(161)의 단부는 절연층(209)으로 덮여 있다. 절연층(209)에는 각종 유기 절연막 및 각종 무기 절연막을 사용할 수 있다. 제 1 전극(161)은 절연층(208)에 제공된 개구를 통하여 도전층(203b)과 전기적으로 접속된다. 이에 의하여, 트랜지스터(210)와 발광 소자(160)를 전기적으로 접속할 수 있다.
EL층(162)은 증착법, 도포법, 인쇄법, 토출법 등의 방법으로 형성할 수 있다. EL층(162)을 화소마다 제작하는 경우, 메탈 마스크 등의 섀도마스크를 사용한 증착법, 또는 잉크젯법 등에 의하여 형성할 수 있다. EL층(162)을 화소마다 제작하지 않는 경우에는, 메탈 마스크를 사용하지 않는 증착법을 사용할 수 있다.
다음으로, 제작 기판(101b)의 트랜지스터(210) 등이 형성되어 있는 면과 제작 기판(101a)의 착색층(197) 등이 형성되어 있는 면을 접착층(195)을 사용하여 접합시킨다(도 17의 (A)).
다음으로, 레이저 광(155)을 조사한다(도 17의 (B)).
제작 기판(101a)과 제작 기판(101b)은 어느 쪽을 먼저 분리하여도 좋다. 여기서는 제작 기판(101b)보다 먼저 제작 기판(101a)을 분리하는 예를 나타낸다.
레이저 광(155)은 제작 기판(101a)을 통하여 금속 화합물층(105a)과 수지층(123a)의 계면 또는 그 근방에 조사되는 것이 바람직하다. 또한, 레이저 광(155)은 금속 화합물층(105a) 내에 조사되어도 좋고, 수지층(123a) 내에 조사되어도 좋다.
레이저 광(155)의 대부분은 레이저 광(155)이 조사되는 측의 제작 기판, 금속 화합물층, 및 수지층의 3층으로 흡수된다. 그러므로, 한 번의 레이저 광(155)의 조사에 의하여, 금속 화합물층(105a)과 수지층(123a)의 밀착성, 및 금속 화합물층(105b)과 수지층(123b)의 밀착성 중 한쪽만을 저하시킬 수 있다. 제작 기판(101a)과 제작 기판(101b)은 분리의 타이밍을 다르게 할 수 있기 때문에, 제작 기판(101a)과 제작 기판(101b)을 각각 별도의 공정에서 분리할 수 있다. 이에 의하여, 분리 공정 및 표시 장치의 제작 공정의 수율을 높일 수 있다.
다음으로, 제작 기판(101a)과 수지층(123a)을 분리한다(도 18의 (A)). 또한 분리의 기점을 형성하여도 좋다.
다음으로, 제작 기판(101a)으로부터 분리함으로써 노출된 수지층(123a)과 기판(175)을 접착층(174)을 사용하여 접합시킨다(도 18의 (B)).
상술한 바와 같이, 본 제작 방법의 예 2에서는 수지층(123a)의 가시광 투과성을 높일 수 있다. 그러므로, 발광 소자(160)가 발하는 광을 추출하는 측에 수지층(123a)이 잔존하더라도, 광 추출 효율이 저하되기 어렵다. 그러므로, 수지층(123a)을 제거하지 않아도, 광 추출 효율이 높은 발광 장치를 제작할 수 있다. 이에 의하여, 발광 장치의 제작 공정을 간략화할 수 있다. 또한 수지층(123a)을 제거하여 절연층(191)과 기판(175)을 접착하여도 좋다.
접착층(174) 및 기판(175)은 발광 소자(160)가 발하는 광에 대한 투과성이 높은 것이 바람직하다.
다음으로, 레이저 광(155)을 조사한다(도 19의 (A)). 레이저 광(155)은 제작 기판(101b)을 통하여 금속 화합물층(105b)과 수지층(123b)의 계면 또는 그 근방에 조사되는 것이 바람직하다. 또한, 레이저 광(155)은 금속 화합물층(105b) 내에 조사되어도 좋고, 수지층(123b) 내에 조사되어도 좋다.
다음으로 수지층(123b)에 분리의 기점을 형성한다(도 19의 (B)). 도 19의 (B)에서는, 기판(175) 측으로부터, 수지층(123b)의 단부보다 내측에 칼 등의 예리한 형상의 기구(153)를 삽입하여, 프레임 형상으로 칼금을 낸다.
분리의 기점을 형성함으로써, 원하는 타이밍에서 제작 기판(101b)과 수지층(123b)을 분리할 수 있다. 따라서, 분리의 타이밍을 제어할 수 있고, 또한 분리에 필요한 힘이 작다. 이에 의하여, 분리 공정 및 표시 장치의 제작 공정의 수율을 높일 수 있다.
다음으로, 제작 기판(101b)과 수지층(123b)을 분리한다(도 20의 (A)).
다음으로 제작 기판(101b)으로부터 분리함으로써 노출된 수지층(123b)과 기판(177)을 접착층(176)을 사용하여 접합시킨다(도 20의 (B)).
수지층(123b), 접착층(176), 및 기판(177)은 발광 소자(160)가 발하는 광을 추출하는 측과 반대 측에 위치하기 때문에, 이들의 가시광 투과성은 불문한다.
제작 방법의 예 2는, 본 발명의 일 형태의 박리 방법을 2번 수행하여 표시 장치를 제작하는 예이다. 본 발명의 일 형태에서는, 표시 장치를 구성하는 기능 소자 등은 모두 제작 기판 위에서 형성되기 때문에, 정세도가 높은 표시 장치를 제작하는 경우에도, 가요성을 갖는 기판에는 높은 위치 결정 정밀도가 요구되지 않는다. 따라서, 가요성을 갖는 기판을 간편하게 접합시킬 수 있다.
상술한 바와 같이, 본 실시형태에서는 높은 가시광 투과성을 갖는 수지층을 사용하여 제작 기판을 박리할 수 있다. 그러므로, 수지층을 제거하지 않아도, 광 추출 효율이 높은 표시 장치를 제작할 수 있다. 또한 두께가 얇은 수지층을 사용할 수 있으므로 가요성이 높은 표시 장치를 제작할 수 있다.
또한 본 실시형태에서 예시한 발광 장치 또는 표시 장치가 갖는 수지층(123a), 수지층(123b)의 표면을 분석함으로써, 금속 화합물층(105a), 금속 화합물층(105b)에 포함되는 금속이 검출되는 경우가 있다.
[적층체의 제작 장치의 예]
다음으로, 도 21을 사용하여 적층체의 제작 장치의 일례를 설명한다. 도 21에 도시된 적층체의 제작 장치는 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 기능층을 박리하고, 기능층을 다른 기판으로 전치할 수 있다. 도 21에 도시된 적층체의 제작 장치를 사용하여, 반도체 장치, 표시 장치 등의 적층체를 제작할 수 있다.
도 21에 도시된 적층체의 제작 장치는 레이저 조사 유닛(610), 기판 반전 유닛(630), 복수의 반송 롤러(반송 롤러(643), 반송 롤러(644), 반송 롤러(645), 반송 롤러(646) 등), 테이프 릴(602), 권취 릴(683), 방향 전환 롤러(604), 및 가압 롤러(606)를 갖는다.
도 21에 도시된 적층체의 제작 장치로 처리할 수 있는 적층체(56)는, 예를 들어 피박리체(56a)와 지지체(56b)가 적층된 구성을 갖는다. 적층체(56)는, 피박리체(56a)와 지지체(56b) 사이에서 박리가 일어난다. 피박리체(56a)는 예를 들어 수지층을 갖고, 지지체(56b)는 예를 들어 제작 기판을 갖는다.
도 21에 도시된 적층체의 제작 장치는 적층체(56)에 지지체(601)를 접합시키고, 지지체(601)를 당김으로써 피박리체(56a)가 적층체(56)로부터 박리된다. 지지체(601)를 사용하여 적층체(56)를 자동적으로 분리할 수 있어, 작업 시간의 단축 및 제품의 제조 수율을 향상시킬 수 있다.
지지체(56b)와 분리된 피박리체(56a)는, 접착제를 사용하여 지지체(671)와 접합된다. 이에 의하여, 지지체(601), 피박리체(56a), 및 지지체(671)가 이 순서대로 적층된 적층체(59)를 제작할 수 있다.
복수의 반송 롤러는, 적층체(56)를 반송할 수 있다. 적층체(56)를 반송하는 반송 기구는 반송 롤러에 한정되지 않고, 벨트 컨베이어 또는 반송 로봇 등을 사용하여도 좋다. 또한, 반송 기구 위의 스테이지에 적층체(56)를 배치하여도 좋다.
반송 롤러(643), 반송 롤러(644), 반송 롤러(645), 반송 롤러(646)는, 복수 배열된 반송 롤러 중 하나이며, 소정의 간격으로 제공되고, 적층체(56), 피박리체(56a), 또는 지지체(56b)의 송출 방향(실선 화살표로 도시된 우회전하는 방향)으로 회전 구동된다. 복수 배열된 반송 롤러는, 각각 도시되지 않은 구동부(모터 등)에 의하여 회전 구동된다.
레이저 조사 유닛(610)은, 적층체(56)에 레이저를 조사하는 유닛이다. 레이저로서는, 예를 들어 파장 308nm의 자외광을 출력하는 엑시머 레이저 등을 사용할 수 있다. 또한, 고압 수은 램프나 UV-LED 등을 사용하여도 좋다.
도 21에 도시된 바와 같이, 적층체(56)는, 위쪽에 지지체(56b)가 위치하는 상태로 레이저 조사 유닛(610)으로 반송된다.
엑시머 레이저는 고출력 펄스 레이저이고, 광학계로 빔을 선상으로 성형할 수 있다. 선상 빔의 레이저 광의 조사 위치에서, 기판을 이동시킴으로써 기판 전체 또는 필요한 부분에 레이저 광을 조사할 수 있다. 또한, 선상 빔은 사용하는 기판의 1변과 동등 이상의 길이로 하면, 기판을 한 방향으로 이동하는 것만으로 기판 전체에 레이저 광을 조사할 수 있다. 펄스 레이저의 발진 주파수는 1Hz 이상 300Hz 이하가 바람직하고, 60Hz 근방이 더 바람직하다.
엑시머 레이저 장치에는, 레이저 발진기를 1개 탑재한 장치 외에, 2개 이상의 레이저 발진기를 탑재하는 장치를 사용할 수도 있다. 복수의 레이저 발진기를 탑재하는 장치에서는 각각의 레이저 발진기로부터 동기되어 출력된 레이저 광을 광학계에서 합성함으로써(중첩시킴으로써) 고에너지 밀도의 레이저 광을 얻을 수 있다. 따라서, 본 실시형태의 용도에서는 3.5세대(600mm×720mm) 이상, 6세대(1500mm×1850mm) 이상, 7세대(1870mm×2200mm) 이상, 또는 8세대(2160mm×2460mm) 이상의 크기의 유리 기판의 처리를 수행할 수도 있다. 또한, 복수의 레이저 발진기를 탑재하는 장치에서는, 각각의 레이저 발진기로부터 출력되는 레이저 광이 서로 출력 편차를 보완하기 때문에, 1펄스마다의 강도 편차가 적어지고, 수율이 높은 처리를 수행할 수 있다. 또한, 복수의 발진기 대신에, 복수의 엑시머 레이저 장치를 사용하여도 좋다.
도 22의 (A)에 엑시머 레이저를 사용한 레이저 조사 유닛(610)의 일례를 도시하였다. 2개의 레이저 발진기를 갖는 엑시머 레이저 장치(660)로부터 출력된 레이저 광(610a), 레이저 광(610b)은 광학계(635)에서 합성된다. 또한 광학계(635)에서 가로로 길게 연장된 레이저 광(610c)은 미러(650)를 통하여 렌즈(680)에 입사한다. 렌즈(680)를 투과한 레이저 광(610d)은 레이저 광(610c)에 비하여 축소된다. 이때 레이저 광(610d)이, 적층체(56)가 갖는 가공 영역(640)에 지지체(56b)(예를 들어 유리 기판)를 통하여 조사되도록 한다. 이하에서는, 레이저 광(610d) 중 가공 영역(640)에 조사되는 부분을 선상 빔(610e)으로 기재한다.
또한, 여기서는 2개의 레이저 발진기를 갖는 예를 나타내었지만, 1개의 레이저 발진기를 갖는 구성으로 하여도 좋고, 이에 의하여 장치를 간략화할 수 있다. 또한, 3개 이상의 레이저 발진기를 갖는 구성으로 하여도 좋고, 이로써 선상 빔(610e)의 강도를 높일 수 있다.
그리고, 반송 롤러(644)에 의하여 도면 중의 화살표 방향으로 적층체(56)를 이동시킴으로써, 가공 영역(640)에 선상 빔(610e)을 조사할 수 있다.
도 22의 (A)에 도시된 바와 같이, 적층체(56)를 반송 롤러(644)에 의하여 일정한 속도로 반송하면서 선상 빔(610e)을 조사함으로써, 프로세스 시간을 단축할 수 있게 된다. 또한, 적층체(56)를 적어도 한 방향으로 이동할 수 있는 스테이지에 배치하고, 스테이지를 움직이면서 선상 빔(610e)을 조사하여도 좋다. 또한, 스테이지를 사용하는 경우에는, 진행 방향에 대하여 가로 방향 및 높이 방향으로 이동할 수 있는 스테이지를 사용하고, 선상 빔(610e)의 초점의 위치나 깊이를 조정할 수 있는 구성으로 하는 것이 바람직하다. 또한, 도 22의 (A)에서는, 적층체(56)를 이동시킴으로써 선상 빔(610e)을 조사하는 구성에 대하여 예시하였지만 이에 한정되지 않는다. 예를 들어, 적층체(56)를 고정시키고 엑시머 레이저 장치(660) 등을 이동시켜, 적층체(56)에 선상 빔(610e)을 조사하여도 좋다.
도 22의 (A)에서는, 선상 빔(610e)이 조사되는 가공 영역(640)이, 적층체(56)의 단부보다 내측에 위치하는 예를 도시하였다. 이에 의하여, 가공 영역(640)의 외측의 영역은 밀착성이 높은 상태를 유지하기 때문에, 반송 시에 박리가 일어나는 것을 억제할 수 있다. 또한, 선상 빔(610e)의 폭이 적층체(56)의 폭과 같거나, 또는 적층체(56)의 폭보다 커도 좋다. 그 경우, 적층체(56) 전체에 선상 빔(610e)을 조사할 수 있다.
도 22의 (B)에, 선상 빔(610e)이 적층체(56)의 가공 영역(640)에 조사되는 모양을 도시하였다. 적층체(56)는, 제작 기판(58)과, 제 1 층(57a)과, 제 2 층(57b)을 갖는다. 여기서, 제작 기판(58)과 제 2 층(57b)을 포함하는 부분이 지지체(56b)에 상당하고, 제 1 층(57a)을 포함하는 부분이 피박리체(56a)에 상당한다.
예를 들어, 제 1 층(57a)이 상기 수지층(123)에 상당하고, 제 2 층(57b)이 상기 금속 화합물층(105)에 상당한다.
레이저 광(610d)은 제작 기판(58)을 투과하고, 선상 빔(610e)은 제 1 층(57a)과 제 2 층(57b)의 계면 또는 그 근방에 조사되는 것이 바람직하다. 특히, 선상 빔(610e)은 제 1 층(57a)과 제 2 층(57b)의 계면 또는 그 근방에 초점이 위치하는 것이 바람직하다.
또한, 제 1 층(57a)과 제 2 층(57b)의 계면에 선상 빔(610e)의 초점이 위치함으로써, 제 1 층(57a)과 제 2 층(57b)의 계면에 존재할 수 있는 물이 기화되고, 물의 체적이 급격히 팽창하는 경우가 있다. 이 경우, 물의 체적의 팽창에 따라 제 1 층(57a)과 제 2 층(57b)의 계면 또는 그 근방에 박리 현상이 일어나는 것으로 추정된다.
또한, 비정질 실리콘막에 레이저 광을 조사하여, 비정질 실리콘막을 결정화시키는 기술이 있다. 상기 기술의 경우, 비정질 실리콘막의 내부에 레이저 광의 초점을 맞춘다. 그러나, 본 발명의 일 형태에서는 도 22의 (B)에 도시된 바와 같이, 레이저 광(여기서는 선상 빔(610e))의 초점은 제 1 층(57a)과 제 2 층(57b)의 계면 또는 그 근방이다. 이와 같이 본 발명의 일 형태는 레이저 광의 초점 위치가 비정질 실리콘막을 결정화시키는 기술과 상이하다.
또한, 선상 빔(610e)의 초점 심도가 충분히 큰(깊은) 경우, 제 1 층(57a)과 제 2 층(57b)의 계면 또는 그 근방뿐만 아니라, 제 1 층(57a)의 두께 방향 전체, 제 2 층(57b)의 두께 방향 전체, 또는 제 1 층(57a)과 제 2 층(57b)의 양쪽의 두께 방향 전체에 걸쳐, 선상 빔(610e)의 초점이 위치하는 경우가 있다.
또한, 엑시머 레이저로서는, 파장 308nm 또는 그보다 파장이 긴 것을 사용하는 것이 바람직하다. 파장 308nm 이상이면 지지체(56b)에 유리 기판을 사용한 경우에서도 가공에 필요한 레이저 광을 충분히 투과시킬 수 있다.
도 21에 도시된 기판 반전 유닛(630)은, 적층체(56)의 위아래를 전환하는 유닛이다. 예를 들어 적층체(56)의 위아래를 끼우는 반송 롤러를 갖고, 상기 반송 롤러가 회전하는 기구를 갖는 구성으로 할 수 있다. 또한, 기판 반전 유닛(630)의 구성은 이에 한정되지 않고, 적층체(56)의 위아래를 끼우는 반송 롤러가, 나선 형상으로 배치된 구성으로 하여도 좋고, 반전 가능한 반송 암을 갖는 구성으로 하여도 좋다.
기판 반전 유닛(630)을 통과한 적층체(56)는, 도 21에 도시된 바와 같이, 피박리체(56a)가 위쪽에 위치하는 상태가 된다.
테이프 릴(602)은, 롤 시트 형상의 지지체(601)를 풀어낼 수 있다. 지지체(601)를 풀어내는 속도는 변경할 수 있는 것이 바람직하다. 예를 들어, 상기 속도를 비교적 느리게 함으로써, 적층체의 박리 불량 또는 박리한 부재에서의 크랙의 발생을 억제할 수 있다.
권취 릴(683)은 적층체(59)를 권취할 수 있다.
테이프 릴(602) 및 권취 릴(683)을 사용하여, 지지체(601)에 인장력을 가할 수 있다.
지지체(601)를 연속적 또는 간헐적으로 풀어낸다. 지지체(601)를 연속적으로 풀어내면, 균일한 속도, 균일한 힘으로 박리를 수행할 수 있기 때문에 바람직하다. 박리 공정에서는 박리의 진행이 중간에 정지하지 않고 연속되는 것이 바람직하고, 등속으로 박리를 진행하는 것이 더 바람직하다. 박리의 진행을 중간에 정지하고 다시 상기 영역에서 박리를 시작하면, 박리의 진행이 연속된 경우와 달리, 상기 영역에 변형 등이 발생된다. 그러므로, 상기 영역의 미세 구조의 변화 또는 상기 영역에 있는 전자 디바이스 등의 특성 변화가 일어나고, 예를 들어 표시 장치 등에서는 그 영향이 표시에 나타나는 경우가 있다.
지지체(601)로서, 유기 수지, 금속, 합금, 또는 유리 등을 사용한 롤 시트 형상의 필름을 사용할 수 있다.
도 21에서는, 지지체(601)에 가요성 기판 등, 제작하는 장치(예를 들어 플렉시블 디바이스)를 피박리체(56a)와 함께 구성하는 부재를 사용한다. 지지체(601)는, 캐리어 테이프 등, 제작하는 장치를 구성하지 않는 부재이어도 좋다.
방향 전환 롤러(604)에 의하여, 지지체(601)의 송출 방향을 변경할 수 있다. 도 21에서는, 방향 전환 롤러(604)가 테이프 릴(602)과 가압 롤러(606) 사이에 위치하는 예를 도시하였다.
지지체(601)는, 가압 롤러(606) 및 반송 롤러(646)에 의하여, 적층체(56)(피박리체(56a))에 접합된다.
도 21의 구성에서는, 지지체(601)가 가압 롤러(606)에 도달하기 전에 적층체(56)와 접촉하는 것을 억제할 수 있다. 그러므로, 지지체(601)와 적층체(56) 사이에 기포가 혼입하는 것을 억제할 수 있다.
가압 롤러(606)는, 도시되지 않은 구동부(모터 등)에 의하여 회전 구동된다. 가압 롤러(606)가 회전함으로써, 적층체(56)에 피박리체(56a)를 떼어 내는 힘이 가해지고, 피박리체(56a)가 박리된다. 이때, 적층체(56)에 박리의 기점이 형성되어 있는 것이 바람직하다. 피박리체(56a)는, 박리의 기점에서 박리되기 시작한다. 그리고, 적층체(56)는 피박리체(56a)와 지지체(56b)로 분리된다.
적층체(56)로부터 피박리체(56a)를 떼어 내는 기구는 가압 롤러(606)에 한정되지 않고, 볼록면(볼록 곡면, 볼록 형상의 곡면이라고도 할 수 있음)을 갖는 구조체를 적용할 수 있다. 예를 들어, 원통 형상(원기둥 형상, 직원 기둥 형상, 타원 기둥 형상, 포물 기둥 형상 등도 포함함), 구 형상 등의 구조물을 사용할 수 있다. 예를 들어, 드럼 형상의 롤러 등의 롤러를 사용할 수 있다. 구조체의 형상의 일례로서, 저면이 곡선으로 구성되는 기둥체(저면이 정원(正圓)형인 원기둥이나 저면이 타원형인 타원 기둥 등)나, 저면이 직선 및 곡선으로 구성되는 기둥체(저면이 반원형, 반타원형인 기둥체 등)를 들 수 있다. 구조체의 형상이 이들의 기둥체 중 어느 것일 때, 볼록면은 상기 기둥체의 곡면 부분에 상당한다.
구조체의 재질로서는, 금속, 합금, 유기 수지, 고무 등을 들 수 있다. 구조체는 내부에 공간 또는 공동(空洞)을 가져도 좋다. 고무로서는, 천연 고무, 우레탄 고무, 나이트릴 고무, 네오프렌 고무 등을 들 수 있다. 고무를 사용하는 경우에는, 마찰 또는 박리에 의한 대전이 일어나기 어려운 재료를 사용하거나, 또는 정전기를 방지하는 대책을 수행하는 것이 바람직하다. 예를 들어, 도 21에 도시된 가압 롤러(606)는, 고무 또는 유기 수지를 사용한 중공의 원통(606a)과 원통(606a)의 내측에 위치하는 금속 또는 합금을 사용한 원기둥(606b)을 갖는다.
가압 롤러(606)의 회전 속도는 변경할 수 있는 것이 바람직하다. 가압 롤러(606)의 회전 속도를 제어함으로써, 박리의 수율을 더 높일 수 있다.
가압 롤러(606)나 복수의 반송 롤러는, 적어도 한 방향(예를 들어, 위아래, 좌우, 또는 앞뒤 등)으로 이동할 수 있어도 좋다. 가압 롤러(606)의 볼록면과 반송 롤러의 지지면 사이의 거리를 변경할 수 있으면, 다양한 두께의 적층체의 박리를 수행할 수 있기 때문에 바람직하다.
가압 롤러(606)가 지지체(601)를 되접어 꺾는 각도에 특별히 한정은 없다. 도 21에서는, 가압 롤러(606)가 지지체(601)를 되접어 꺾는 각도가 둔각인 예를 도시하였다.
도 21에 도시된 적층체의 제작 장치는 롤러(617)를 더 갖는다. 롤러(617)는 볼록면을 따라, 지지체(601)를 가압 롤러(606)로부터 권취 릴(683)로 송출할 수 있다.
롤러(617)는 하나 이상의 방향으로 이동할 수 있다.
롤러(617)의 축이 이동함으로써, 롤러(617)는 지지체(601)에 인장력을 가할 수 있다. 즉, 롤러(617)는 텐션 롤러라고 할 수 있다. 구체적으로는, 지지체(601)를 가압 롤러(606)에 의하여 변경된 송출 방향으로 당길 수 있다.
롤러(617)의 축이 이동함으로써, 롤러(617)는 가압 롤러(606)가 지지체(601)를 되접어 꺾는 각도를 제어할 수 있다.
롤러(617)는 지지체(601)를 되접어 꺾어, 지지체(601)의 송출 방향을 변경할 수 있다. 예를 들어, 지지체(601)의 송출 방향을 수평 방향으로 변경하여도 좋다. 또는, 롤러(617)가 지지체(601)를 되접어 꺾어, 지지체(601)의 송출 방향을 변경한 후, 롤러(617)와 권취 릴(683) 사이에 위치하는 방향 전환 롤러(607)에 의하여, 다시 지지체(601)의 송출 방향을 변경하고, 지지체(601)의 송출 방향을 수평 방향으로 하여도 좋다.
도 21에 도시된 적층체의 제작 장치는, 가이드 롤러(가이드 롤러(631), 가이드 롤러(632), 가이드 롤러(633) 등), 권취 릴(613), 액체 공급 기구(659), 건조 기구(614), 및 이오나이저(이오나이저(639), 이오나이저(620))를 더 갖는다.
적층체의 제작 장치는 지지체(601)를 권취 릴(683)까지 안내하는 가이드 롤러를 가져도 좋다. 가이드 롤러는 단수이어도 복수이어도 좋다. 가이드 롤러(632)와 같이, 가이드 롤러는 지지체(601)에 인장력을 가할 수 있어도 좋다.
지지체(601)의 적어도 한쪽 면에 테이프(600)(세퍼레이트 필름이라고도 함)가 접합되어 있어도 좋다. 이때, 적층체의 제작 장치는 지지체(601)의 한쪽 면에 접합된 테이프(600)를 권취할 수 있는 릴을 갖는 것이 바람직하다. 도 21에서는, 권취 릴(613)이, 테이프 릴(602)과 가압 롤러(606) 사이에 위치하는 예를 도시하였다. 또한, 적층체의 제작 장치는 가이드 롤러(634)를 가져도 좋다. 가이드 롤러(634)는 테이프(600)를 권취 릴(613)까지 안내할 수 있다.
적층체의 제작 장치는 건조 기구(614)를 가져도 좋다. 피박리체(56a)에 포함되는 기능 소자(예를 들어 트랜지스터나 박막 집적 회로)는 정전기에 약하기 때문에, 박리를 수행하기 전에 피박리체(56a)와 지지체(56b)의 계면에 액체를 공급하거나 상기 계면에 액체를 공급하면서 박리를 수행하는 것이 바람직하다. 또한, 박리의 진행부에 액체가 존재함으로써 박리에 필요한 힘을 저하시킬 수 있다. 액체 공급 기구(659)를 사용하여, 상기 계면에 액체를 공급하면서 박리를 수행할 수 있다. 피박리체(56a)에 부착된 채 액체가 휘발되면 워터 마크가 형성되는 경우가 있기 때문에, 박리 직후에 액체를 제거하는 것이 바람직하다. 따라서, 기능 소자를 포함하는 피박리체(56a)에 대하여 블로를 수행하고, 피박리체(56a) 위에 남은 액적을 제거하는 것이 바람직하다. 이에 의하여, 워터 마크의 발생을 억제할 수 있다. 또한, 지지체(601)의 휨을 방지하기 위하여 캐리어 플레이트(609)를 가져도 좋다.
수평면에 대하여 비스듬한 방향으로 지지체(601)를 반송하면서, 지지체(601)의 기울기를 따라 아래 방향으로 기류를 흘리고, 액적을 아래로 떨어뜨리는 것이 바람직하다.
지지체(601)의 반송 방향은 수평면에 대하여 수직으로 할 수도 있지만, 수평면에 대하여 비스듬한 방향이면, 반송 중의 지지체(601)가 안정되어 진동을 억제할 수 있다.
공정 중, 정전기가 발생할 우려가 있는 위치에서는, 적층체의 제작 장치가 갖는 정전기 제거기를 사용하는 것이 바람직하다. 정전기 제거기로서는 특별히 한정은 없지만, 예를 들어, 코로나 방전 방식, 연X선 방식, 자외선 방식 등의 이오나이저를 사용할 수 있다.
예를 들어, 적층체의 제작 장치에 이오나이저를 제공하고, 이오나이저로부터 에어 또는 질소 가스 등을 피박리체(56a)에 분사하여 제전 처리를 수행하고, 정전기에 의한 기능 소자로의 영향을 저감하는 것이 바람직하다. 특히, 2개의 부재를 접합시키는 공정 및 1개의 부재를 분리하는 공정에서는, 각각 이오나이저를 사용하는 것이 바람직하다.
예를 들어, 이오나이저(639)를 사용하여 피박리체(56a)와 지지체(56b)의 계면 근방에 이온을 조사하여 정전기를 제거하면서, 적층체(56)를 피박리체(56a)와 지지체(56b)로 분리하는 것이 바람직하다.
적층체의 제작 장치는 기판 로드 카세트(641) 및 기판 언로드 카세트(642)를 가져도 좋다. 예를 들어, 적층체(56)를 기판 로드 카세트(641)에 공급할 수 있다. 기판 로드 카세트(641)는 적층체(56)를 반송 기구 등에 공급할 수 있다. 또한, 지지체(56b)를 기판 언로드 카세트(642)에 공급할 수 있다.
테이프 릴(672)은 롤 시트 형상의 지지체(671)를 풀어낼 수 있다. 지지체(671)에는 지지체(601)와 같은 재료를 사용할 수 있다.
테이프 릴(672) 및 권취 릴(683)을 사용하여, 지지체(671)에 인장력을 가할 수 있다.
적층체의 제작 장치는 지지체(671)를 권취 릴(683)까지 안내하는 가이드 롤러(677), 가이드 롤러(678), 가이드 롤러(679)를 가져도 좋다.
방향 전환 롤러(676)에 의하여, 지지체(671)의 송출 방향을 변경할 수 있다.
가압 롤러(675)는, 피박리체(56a)와, 테이프 릴(672)이 풀어내는 지지체(671)를 가압하면서 접합시킬 수 있다. 이에 의하여, 지지체(671)와 피박리체(56a) 사이에 기포가 혼입되는 것을 억제할 수 있다.
지지체(671)의 적어도 한쪽 면에 분리 테이프(670)가 접합되어 있어도 좋다. 릴(673)은 분리 테이프(670)를 권취할 수 있다. 가이드 롤러(674)는 분리 테이프(670)를 릴(673)까지 안내할 수 있다.
제작된 적층체(59)는, 권취되어도 좋고, 분단되어도 좋다. 도 21에서는, 권취 릴(683)이 적층체(59)를 권취하는 예를 도시하였다. 가이드 롤러(665), 가이드 롤러(666)와 같이, 적층체(59)를 권취 릴(683)로 안내하는 가이드 롤러를 가져도 좋다.
도 21에 도시된 적층체의 제작 장치에서는, 가압 롤러(606)를 사용하여 적층체(56)로부터 피박리체(56a)를 박리하고, 가압 롤러(675)를 사용하여 피박리체(56a)를 지지체(671)로 전치할 수 있다.
본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 개시된 트랜지스터에 사용할 수 있는 금속 산화물에 대하여 설명한다. 이하에서는 특히, 금속 산화물과 CAC(Cloud-Aligned Composite)-OS의 자세한 사항에 대하여 설명한다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 일부에서는 절연성의 기능을 갖고, 재료 전체에서는 반도체로서의 기능을 갖는다. 또한, CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써 양쪽의 기능을 최대한 높일 수 있다.
또한, CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 갖는다. 도전성 영역은 상술한 도전성의 기능을 갖고, 절연성 영역은 상술한 절연성의 기능을 갖는다. 또한, 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한, 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한, 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 갖는 성분에 의하여 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 갖는 성분과, 도전성 영역에 기인하는 내로 갭을 갖는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때, 내로 갭을 갖는 성분에서 주로 캐리어가 흐른다. 또한, 내로 갭을 갖는 성분이 와이드 갭을 갖는 성분과 상보적으로 작용하여, 내로 갭을 갖는 성분과 연동하여 와이드 갭을 갖는 성분에도 캐리어가 흐른다. 그러므로, 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류, 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
CAC-OS는 예를 들어, 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 하나의 구성이다. 또한, 이하에서는 금속 산화물에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 갖는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼재한 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한, 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리됨으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상(cloud-like)이라고도 함)이다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합되어 있는 구성을 갖는 복합 금속 산화물이다. 또한, 본 명세서에서, 예를 들어, 제 1 영역의 원소 M에 대한 In의 원자수비가, 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역이 제 2 영역과 비교하여 In의 농도가 높다라고 한다.
또한, IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수), 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은, 단결정 구조, 다결정 구조, 또는 CAAC(c-axis aligned crystal) 구조를 갖는다. 또한, CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 갖고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이, 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한, CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조를 포함하지 않는다.
또한, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 명확한 경계가 관찰되지 않는 경우가 있다.
또한, 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이, 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건으로, 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한, 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법 중 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때, 명확한 피크가 관찰되지 않는다는 특징을 갖는다. 즉, X선 회절로부터, 측정 영역의 a-b면 방향 및 c축 방향의 배향은 보이지 않는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm인 전자선(나노빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역과 상기 링 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터, CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 갖지 않는 nc(nano-crystal) 구조를 갖는 것을 알 수 있다.
또한 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서는 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼합되어 있는 구조를 갖는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 갖는다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 갖는다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써, 누설 전류가 억제되어, 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한, CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여, 도 23 및 도 24를 참조하여 설명한다.
본 발명의 일 형태에 의하여, 얇고 가벼운 신뢰성이 높은 전자 기기를 제작할 수 있다. 또한 본 발명의 일 형태에 의하여 곡면을 갖고, 신뢰성이 높은 전자 기기를 제작할 수 있다. 또한 본 발명의 일 형태에 의하여 곡면을 갖고, 신뢰성이 높은 전자 기기를 제작할 수 있다.
전자 기기로서는, 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파칭코기 등의 대형 게임기 등 비교적으로 큰 화면을 구비하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말, 음향 재생 장치 등을 들 수 있다.
본 실시형태의 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 실시형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써, 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한, 전자 기기가 안테나 및 이차 전지를 갖는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 23의 (A)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7000)가 제공된다. 여기서는 스탠드(7103)로 하우징(7101)을 지지한 구성을 도시하였다.
표시부(7000)에, 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 23의 (A)에 도시된 텔레비전 장치(7100)의 조작은 하우징(7101)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는, 표시부(7000)에 터치 센서를 구비하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)에 구비된 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7100)는 수신기 및 모뎀 등을 구비하는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 23의 (B)에서는 노트북형 퍼스널 컴퓨터의 일례를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 갖는다. 하우징(7211)에 표시부(7000)가 제공된다.
표시부(7000)에, 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 23의 (C), (D)에 디지털 사이니지의 일례를 도시하였다.
도 23의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 갖는다. 또한, LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 23의 (D)는 원기둥 형상의 기둥(7401)에 제공된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 갖는다.
도 23의 (C), (D)에 있어서 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 증가시킬 수 있다. 또한, 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어, 광고의 선전(宣傳) 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한, 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한, 도 23의 (C), (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어, 표시부(7000)에 표시되는 광고의 정보를, 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시시킬 수 있다. 또한, 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써, 표시부(7000)의 표시를 전환할 수 있다.
또한, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참여하여, 즐길 수 있다.
도 24의 (A) 내지 (E)는 전자 기기를 도시한 것이다. 이들 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 갖는다.
본 발명의 일 형태를 사용하여 제작된 표시 장치를, 표시부(9001)에 적합하게 사용할 수 있다. 이에 의하여, 높은 수율로 전자 기기를 제작할 수 있다.
도 24의 (A) 내지 (E)에 도시된 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 24의 (A) 내지 (E)에 도시된 전자 기기가 갖는 기능은 이들에 한정되지 않고, 그 외의 기능을 가져도 좋다.
도 24의 (A)는 손목시계형 휴대 정보 단말(9200), 도 24의 (B)는 손목시계형 휴대 정보 단말(9201)을 각각 도시한 사시도이다.
도 24의 (A)에 도시된 휴대 정보 단말(9200)은 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 또한, 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한, 휴대 정보 단말(9200)은 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신 가능한 헤드세트와의 상호 통신에 의하여 헨즈프리 통화도 가능하다. 또한, 휴대 정보 단말(9200)은 접속 단자(9006)를 갖고, 커넥터를 통하여 다른 정보 단말과 직접 데이터를 주고받을 수 있다. 또한 접속 단자(9006)를 통하여 충전을 수행할 수도 있다. 또한, 충전 동작은 접속 단자(9006)를 통하지 않고 무선 급전에 의하여 수행하여도 좋다.
도 24의 (B)에 도시된 휴대 정보 단말(9201)은 도 24의 (A)에 도시된 휴대 정보 단말과 달리, 표시부(9001)의 표시면이 만곡되어 있지 않다. 또한, 휴대 정보 단말(9201)의 표시부의 외형이 비직사각형(도 24의 (B)에서는 원 형상)이다.
도 24의 (C) 내지 (E)는 접을 수 있는 휴대 정보 단말(9202)을 도시한 사시도이다. 또한, 도 24의 (C)는 휴대 정보 단말(9202)을 펼친 상태의 사시도이고, 도 24의 (D)는 휴대 정보 단말(9202)을 펼친 상태 또는 접은 상태의 한쪽으로부터 다른 쪽으로 변화하는 도중 상태의 사시도이고, 도 24의 (E)는 휴대 정보 단말(9202)을 접은 상태의 사시도이다.
휴대 정보 단말(9202)은 접은 상태에서는 가반성이 우수하고, 펼친 상태에서는 이음매가 없는 넓은 표시 영역에 의하여 표시의 일람성이 우수하다. 휴대 정보 단말(9202)이 갖는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 힌지(9055)를 사용하여 2개의 하우징(9000) 사이를 굴곡시킴으로써, 휴대 정보 단말(9202)을 펼친 상태로부터 접은 상태로 가역적으로 변형시킬 수 있다. 예를 들어, 휴대 정보 단말(9202)은 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는, 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 기능층을 박리한 결과에 대하여 설명한다.
<시료의 제작>
우선, 제작 기판 위에 기능층을 형성하기 전까지의 공정에 대하여 도 4를 사용하여 설명하고, 다음으로 제작 기판 위에 기능층을 형성하는 공정 이후에 대하여 도 2를 사용하여 설명한다.
본 실시예에서는 제작 기판 위에 형성되는 금속층의 두께가 상이한 2종류의 시료(시료 A1 및 시료 A2)를 제작하였다. 시료 A1과 시료 A2는 각각 3개씩 제작하여, 박리 전의 단면 관찰, 박리 후의 XPS 분석, 박리 후의 단면 관찰에 하나씩 사용하였다.
우선, 도 4의 (A)에 도시된 바와 같이, 제작 기판(101) 위에 금속층(102)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다. 금속층(102)으로서, 스퍼터링법을 사용하여 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다. 시료 A1의 타이타늄막의 두께는 약 35nm로 하고, 시료 A2의 타이타늄막의 두께는 약 20nm로 하였다.
다음으로, 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행하여(도 4의 (B)), 금속 산화물을 포함하는 층(103)을 형성하였다(도 4의 (C)). H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 600sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다. 본 실시예에서는, H2O 플라스마 처리에 의하여, 금속층(102)의 표면 측을 산화시켰다. 이에 의하여, 금속 산화물을 포함하는 층(103)으로서, 제작 기판(101) 위의 타이타늄막과 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다.
다음으로, 도 4의 (D)에 도시된 바와 같이, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성하였다.
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 3μm가 되도록 도포하였다.
다음으로, 금속 산화물을 포함하는 층(103)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 1시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 4의 (E1)).
다음으로, 도 2의 (A)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 기능층(135) 위에 UV 박리 테이프(도 2의 (A)의 접착층(145) 및 기판(146)에 상당함)를 접합시켰다.
기능층(135)으로서는 산화질화 실리콘막과 질화 실리콘막을 포함하는 적층 구조를 형성하였다. 상기 적층 구조의 두께는 약 650nm로 하였다.
<박리 전의 시료의 단면 관찰>
다음으로, 박리 전의 시료 A1 및 시료 A2에 대하여 단면 STEM 관찰을 수행한 결과를 나타낸다. 또한 어느 시료도 금속 화합물층(105) 및 수지층(123)이 형성된 후의 단면 관찰 결과이다. 구체적으로는, 시료 A1에 대해서는 기능층(135)을 형성한 후에 단면 STEM 관찰을 수행하고, 시료 A2에 대해서는 수지층(123)을 형성한 후에 단면 STEM 관찰을 수행하였다.
도 25의 (A)에 시료 A1의 단면 관찰 결과를 나타내었다. 금속 화합물층(105)은 3층으로 나누어져 있는 것 같이 보이고, 도 4의 (E2)에 도시된 바와 같은 3층 구조인 것이 시사되었다. 금속 화합물층(105)의 두께는 약 45nm이고, 제 1 화합물층(111)의 두께는 약 13nm이고, 제 2 화합물층(112)의 두께는 약 8nm이고, 제 3 화합물층(113)의 두께는 약 24nm이었다. 또한 각 실시예에서, 각 층의 두께는 STEM의 측장 기능을 사용하여 산출하였다.
도 25의 (B)에 시료 A2의 단면 관찰 결과를 나타내었다. 금속 화합물층(105)은 2층으로 나누어져 있는 것 같이 보이고, 도 4의 (E3)에 도시된 바와 같은 2층 구조인 것이 시사되었다. 금속 화합물층(105)의 두께는 약 30nm이고, 제 1 화합물층(111)의 두께는 약 21nm이고, 제 2 화합물층(112)의 두께는 약 9nm이었다.
<박리>
다음으로, 도 2의 (B)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 제작 기판(101)으로부터 수지층(123)을 박리하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 360mJ/cm2로 하였다.
또한 제작 기판(101)에 사용한 유리 기판에서의 파장 308nm의 광의 흡수율은 약 51%이었다. 또한 제작 기판(101)과 금속 화합물층(105)의 적층 구조에서의 파장 308nm의 광의 흡수율은, 시료 A1의 경우(금속 화합물층(105)의 두께가 약 45nm), 약 87%이고, 시료 A2의 경우(금속 화합물층(105)의 두께가 약 30nm), 약 85%이었다. 따라서, 금속 화합물층(105)과 수지층(123)의 계면, 금속 화합물층(105) 내, 및 수지층(123) 내 중 어느 것에도 레이저 광이 조사되었다고 생각된다.
시료 A1과 시료 A2의 어느 쪽에서도, 기능층(135)을 양호하게 박리할 수 있었다. 특히, 시료 A1은 시료 A2에 비하여 박리에 필요한 힘이 작았다.
<박리 후의 시료의 단면 관찰>
다음으로, 박리 후의 시료 A1 및 시료 A2에 대하여 단면 STEM 관찰을 수행하였다. 도 26의 (A)에 시료 A1의 제작 기판(101) 측의 단면 관찰 결과를 나타내고, 도 26의 (B)에 시료 A1의 기판(146) 측의 단면 관찰 결과를 나타내고, 도 26의 (C)에 시료 A2의 제작 기판(101) 측의 단면 관찰 결과를 나타내었다.
도 25의 (A), (B), 도 26의 (A), (C)의 결과로부터, 박리의 전후에서 금속 화합물층(105)의 구성 및 두께에 큰 차이는 보이지 않았다. 도 26의 (A)에서, 금속 화합물층(105)의 두께는 약 42nm이고, 제 1 화합물층(111)의 두께는 약 12nm이고, 제 2 화합물층(112)의 두께는 약 6nm이고, 제 3 화합물층(113)의 두께는 약 24nm이었다. 도 26의 (C)에서, 금속 화합물층(105)의 두께는 약 32nm이고, 제 1 화합물층(111)의 두께는 약 23nm이고, 제 2 화합물층(112)의 두께는 약 9nm이었다.
도 26의 (A), (C)에 도시된 바와 같이, 시료 A1 및 시료 A2의 어느 쪽에서도, 금속 화합물층(105)과 관찰용으로 형성된 코트층(Coat) 사이에 수지층(123)은 관찰되지 않았다. 또한 도 26의 (B)에 도시된 바와 같이, 시료 A1에서 수지층(123)과 관찰용으로 형성된 코트층 사이에, 금속 화합물층(105)은 관찰되지 않았다. 따라서, 도 2의 (C1)에 도시된 바와 같이, 금속 화합물층(105)과 수지층(123) 사이에서 분리가 일어났다고 생각된다. 또한 도 26의 (B)에서, 수지층(123)과 코트층 사이에 보이는 검은 부분은 단면 관찰 시의 대미지로 인한 막 박리이다.
<박리 후의 시료의 깊이 방향의 분석>
다음으로, 박리 후의 시료 A1 및 시료 A2에 대하여 XPS 분석을 수행하여, 금속 화합물층(105)의 깊이 방향에 대한 산소 원자(O), 타이타늄 원자(Ti), 질소 원자(N), 및 실리콘 원자(Si)의 비율을 산출하였다. 여기서는, 박리에 의하여 노출된 금속 화합물층(105)의 표면 측으로부터 스퍼터링 및 측정을 수행하였다.
도 27의 (A)에는 시료 A1의 XPS 분석 결과를 나타내고, 도 27의 (B)에는 시료 A2의 XPS 분석 결과를 나타내었다. 도 27의 (A), (B)에서, 가로축은 스퍼터 시간(Sputter Time)(min)을 나타내고, 세로축은 정량값(atomic%)을 나타낸다.
XPS 분석 결과로부터, 시료 A1의 금속 화합물층(105)은 도 4의 (E2)에 도시된 바와 같은 3층 구조이고, 시료 A2의 금속 화합물층(105)은 도 4의 (E3)에 도시된 바와 같은 2층 구조인 것이 확인되었다.
또한 본 명세서 등에서 설명하는 XPS 분석에서는, N1s 스펙트럼의 피크 면적의 반값으로, 금속 화합물층(105)에서의 1층째와 2층째의 경계 및 2층째와 3층째의 경계를 규정하였다. 또한, Ti2p 스펙트럼의 피크 면적의 반값으로, 제작 기판(101)과 금속 화합물층(105)의 경계를 규정하였다. 다만, 도면 작성의 관계상, 도시된 경계는 상기 규정의 위치에서 어긋나는 경우가 있다.
도 27의 (A), (B)로부터, 금속 화합물층(105)에 포함되는 층 중, 산소가 가장 많이 포함되는 층은 제 1 화합물층(111)인 것을 알 수 있었다. 제 1 화합물층(111)에는 타이타늄보다 산소가 많이 포함되어 있었다. 도 27의 (A)에 나타낸 바와 같이, 시료 A1의 제 1 화합물층(111)에 포함되는 산소의 비율은 약 40atomic% 이상 70atomic% 이하의 범위이었다. 또한, 도 27의 (B)에 나타낸 바와 같이, 시료 A2의 제 1 화합물층(111)에 포함되는 산소의 비율은 약 50atomic% 이상 70atomic% 이하의 범위이었다. 또한, 각 시료의 제 1 화합물층(111)에 포함되는 타이타늄의 비율은 약 30atomic% 이상 45atomic% 이하의 범위이었다.
또한 도 27의 (A), (B)로부터, 금속 화합물층(105)에 포함되는 층 중, 질소가 가장 많이 포함되는 층은 제 2 화합물층(112)인 것을 알 수 있었다. 도 27의 (A)에 나타낸 바와 같이, 시료 A1의 제 2 화합물층(112)에 포함되는 질소의 비율은 약 10atomic% 이상 20atomic% 이하의 범위이었다. 또한, 도 27의 (B)에 나타낸 바와 같이, 시료 A2의 제 2 화합물층(112)에 포함되는 질소의 비율은 약 5atomic% 이상 10atomic% 이하의 범위이었다.
또한 도 27의 (A)에 나타낸 바와 같이, 시료 A1에서는 금속 화합물층(105)이 제 3 화합물층(113)을 갖는다. 시료 A1의 제 3 화합물층(113)에 포함되는 산소의 비율은 약 30atomic% 이상 40atomic% 이하의 범위이었다.
또한 금속 화합물층(105)에는 실리콘이 거의 포함되지 않고, 특히 제 1 화합물층(111)에 포함되는 실리콘의 비율은 약 5atomic% 이하이었다.
XPS 분석의 결과로부터, 제 1 화합물층(111)은 산화 타이타늄(TiOa(a>1))을 포함하는 것을 알 수 있고, 제 2 화합물층(112)은 산질화 타이타늄(TiObNc(b>0, c>0))을 포함하는 것을 알 수 있고, 제 3 화합물층(113)은 산화 타이타늄(TiOe(0<e<a))을 포함하는 것을 알 수 있었다.
본 실시예의 결과로부터, 본 발명의 일 형태의 박리 방법에 의하여 금속 화합물층(105)과 수지층(123) 사이를 계면으로 하여 제작 기판(101)을 박리할 수 있다는 것이 확인되었다.
본 실시예에서는, 금속층(102)을 두껍게 형성한 시료 A1은 시료 A2보다 박리에 필요한 힘이 더 작았다. 박리 전후의 단면 관찰 및 XPS 분석으로부터, 2개의 시료에서는 금속 화합물층(105)의 구성에 차이가 확인되었다. 구체적으로는, 2층 구조와 3층 구조의 차이, 제 2 화합물층(112)에 포함되는 질소의 양 등의 차이가 박리성에 영향을 미치는 것이 시사되었다.
(실시예 2)
본 실시예에서는, 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 기능층을 박리한 결과에 대하여 설명한다.
<시료의 제작>
우선, 제작 기판 위에 기능층을 형성하기 전까지의 공정에 대하여 도 1 및 도 5를 사용하여 설명하고, 다음으로 제작 기판 위에 기능층을 형성하는 공정 이후에 대하여 도 2를 사용하여 설명한다.
본 실시예에서는 금속 화합물층(105)의 형성 방법이 상이한 2종류의 시료(시료 B1 및 시료 B2)를 제작하였다. 시료 B1과 시료 B2는 각각 2개씩 제작하고, 단면 관찰, XPS 분석에 하나씩 사용하였다.
우선, 도 1의 (A) 및 도 5의 (A)에 도시된 바와 같이, 제작 기판(101) 위에 금속층(102)을 형성하였다. 시료 B1에서는 금속층(102) 위에 금속 질화물층(104)을 더 형성하였다(도 5의 (A)).
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다. 금속층(102)으로서, 스퍼터링법을 사용하여 두께 약 20nm의 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다. 금속 질화물층(104)으로서, 스퍼터링법을 사용하여 두께 약 10nm의 질화 타이타늄막을 형성하였다. 질화 타이타늄막의 형성 시, 프로세스 가스에는 유량 210sccm의 질소 가스를 사용하고, 압력은 0.4Pa로 하고, 파워는 10kW로 하였다.
다음으로 금속층(102)의 표면 또는 금속 질화물층(104)의 표면에 대하여 H2O 플라스마 처리를 수행하였다(도시하지 않았음). H2O 플라스마 처리의 바이어스 파워는 4500W, ICP 파워는 0W, 압력은 15Pa, 처리 시간은 120sec(시료 B1) 또는 600sec(시료 B2)이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다. 본 실시예에서는, H2O 플라스마 처리에 의하여 금속층(102)의 표면 측 또는 금속 질화물층(104)의 표면 측을 산화시켜, 금속 산화물을 포함하는 층을 얻었다. 이에 의하여, 시료 B1에서는 금속 산화물을 포함하는 층으로서 제작 기판(101) 위의 타이타늄막과, 타이타늄막 위의 질화 타이타늄막과, 질화 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다. 또한 시료 B2에서는 금속 산화물을 포함하는 층으로서, 제작 기판(101) 위의 타이타늄막과 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다.
다음으로 금속 산화물을 포함하는 층 위에, 제 1 층(122)을 형성하였다(도 1의 (B) 및 도 5의 (B)).
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 3μm가 되도록 도포하였다.
다음으로, 금속 산화물을 포함하는 층 및 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 1의 (C1) 및 도 5의 (C1)).
다음으로, 도 2의 (A)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 기능층(135) 위에 UV 박리 테이프(도 2의 (A)의 접착층(145) 및 기판(146)에 상당함)를 접합시켰다.
기능층(135)으로서는 산화질화 실리콘막과 질화 실리콘막을 포함하는 적층 구조를 형성하였다. 상기 적층 구조의 두께는 약 650nm로 하였다.
<시료의 단면 관찰>
다음으로, 시료 B1 및 시료 B2에 대하여 단면 STEM 관찰을 수행한 결과를 나타낸다. 또한 어느 시료도 금속 화합물층(105) 및 수지층(123)이 형성된 후의 단면 관찰 결과이다.
도 28의 (A)에 시료 B1의 단면 관찰 결과를 나타내었다. 금속 화합물층(105)은 3층으로 나누어져 있는 것 같이 보이고, 도 5의 (C2)에 도시된 바와 같은 3층 구조인 것이 시사되었다. 금속 화합물층(105)의 두께는 약 35nm이고, 제 1 화합물층(111)의 두께는 약 9nm이고, 제 2 화합물층(112)의 두께는 약 11nm이고, 제 3 화합물층(113)의 두께는 약 15nm이었다.
도 28의 (B)에 시료 B2의 단면 관찰 결과를 나타내었다. 금속 화합물층(105)은 3층으로 나누어져 있는 것 같이 보이고, 도 1의 (C2)에 도시된 바와 같은 3층 구조인 것이 시사되었다. 금속 화합물층(105)의 두께는 약 45nm이고, 제 1 화합물층(111)의 두께는 약 15nm이고, 제 2 화합물층(112)의 두께는 약 9nm이고, 제 3 화합물층(113)의 두께는 약 21nm이었다.
<박리>
다음으로, 도 2의 (B)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 제작 기판(101)으로부터 수지층(123)을 박리하였다.
레이저 광(155)을 발하는 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 350mJ/cm2로 하였다.
또한 박리 시, 박리 계면에 물을 공급하였다.
시료 B1과 시료 B2의 어느 쪽에서도, 기능층(135)을 양호하게 박리할 수 있었다.
<시료의 깊이 방향의 분석>
다음으로, 시료 B1 및 시료 B2에 대하여 XPS 분석을 수행하여, 금속 화합물층(105)의 깊이 방향에 대한 산소 원자(O), 타이타늄 원자(Ti), 질소 원자(N), 및 실리콘 원자(Si)의 비율을 산출하였다. 여기서는, 금속 화합물층(105)의 표면 측으로부터 스퍼터링 및 측정을 수행하였다.
도 29의 (A)에는 시료 B1의 XPS 분석 결과를 나타내고, 도 29의 (B)에는 시료 B2의 XPS 분석 결과를 나타내었다. 도 29의 (A), (B)에서, 가로축은 스퍼터 시간(min)을 나타내고, 세로축은 정량값(atomic%)을 나타낸다.
XPS 분석 결과로부터, 시료 B1 및 시료 B2의 금속 화합물층(105)은 도 1의 (C2) 및 도 5의 (C2)에 도시된 바와 같은 3층 구조인 것이 확인되었다.
도 29의 (A), (B)로부터, 금속 화합물층(105)에 포함되는 층 중, 산소가 가장 많이 포함되는 층은 제 1 화합물층(111)인 것을 알 수 있었다. 제 1 화합물층(111)에는 타이타늄보다 산소가 많이 포함되어 있었다. 도 29의 (A), (B)에 나타낸 바와 같이, 시료 B1 및 시료 B2의 제 1 화합물층(111)에 포함되는 산소의 비율은 약 40atomic% 이상 70atomic% 이하의 범위이었다. 또한, 시료 B1 및 시료 B2의 제 1 화합물층(111)에 포함되는 타이타늄의 비율은 약 30atomic% 이상 45atomic% 이하의 범위이었다.
또한 도 29의 (A), (B)로부터, 금속 화합물층(105)에 포함되는 층 중, 질소가 가장 많이 포함되는 층은 제 2 화합물층(112)인 것을 알 수 있었다. 도 29의 (A)에 나타낸 바와 같이, 시료 B1의 제 2 화합물층(112)에 포함되는 질소의 비율은 약 20atomic% 이상 40atomic% 이하의 범위이었다. 도 29의 (B)에 나타낸 바와 같이, 시료 B2의 제 2 화합물층(112)에 포함되는 질소의 비율은 약 10atomic% 이상 20atomic% 이하의 범위이었다.
또한 도 29의 (A)에 나타낸 바와 같이, 시료 B1의 제 3 화합물층(113)에 포함되는 산소의 비율은 약 30atomic% 이상 70atomic% 이하의 범위이었다. 또한 도 29의 (B)에 나타낸 바와 같이, 시료 B2의 제 3 화합물층(113)에 포함되는 산소의 비율은 약 30atomic% 이상 40atomic% 이하의 범위이었다.
또한 금속 화합물층(105)에는 실리콘이 거의 포함되지 않고, 특히 제 1 화합물층(111)에 포함되는 실리콘의 비율은 약 5atomic% 이하이었다.
XPS 분석의 결과로부터, 제 1 화합물층(111)은 산화 타이타늄(TiOa(a>1))을 포함하는 것을 알 수 있고, 제 2 화합물층(112)은 산질화 타이타늄(TiObNc(b>0, c>0))을 포함하는 것을 알 수 있고, 제 3 화합물층(113)은 산화 타이타늄(TiOe(0<e<a))을 포함하는 것을 알 수 있었다.
본 실시예의 결과로부터, 본 발명의 일 형태의 박리 방법에 의하여 금속 화합물층(105)과 수지층(123) 사이를 계면으로 하여 제작 기판(101)을 박리할 수 있다는 것이 확인되었다.
본 실시예에서는, 금속 화합물층(105)의 제작 방법이 상이한 2개의 시료 양쪽에서, 기능층(135)을 양호하게 박리할 수 있었다. 단면 관찰 및 XPS 분석으로부터, 2개의 시료에서는, 금속 화합물층(105)의 구성에 공통되는 부분이 확인되었다. 구체적으로는, 3층 구조인 것, 제 2 화합물층(112)에 충분한 양의 질소가 포함되는 것 등이 박리성에 영향을 미치는 것이 시사되었다.
(실시예 3)
실시예 1 및 실시예 2에서는 XPS 분석에 의하여, 금속 화합물층(105)에 질소가 포함되는 것이 확인되었다. 본 실시예에서는, 이 질소가 어느 공정에서 금속막 또는 금속 화합물막에 들어가는지를 조사하였다.
질소의 공급원으로서, 수지층(123)과, 베이킹 시의 질소를 포함하는 분위기의 2가지의 가능성이 생각된다. 본 실시예에서는, 수지층(123)을 형성하지 않고 금속막 또는 금속 화합물막에 대하여 질소를 포함하는 분위기에서의 베이킹을 수행함으로써, 금속막 또는 금속 화합물막에 질소가 들어갈지 여부를 확인하였다.
<시료의 제작>
본 실시예의 시료의 제작 방법에 대하여, 도 6의 (A), (B1), (B2)를 사용하여 설명한다. 본 실시예에서는, 2종류의 시료(시료 C1 및 시료 C2)를 제작하였다. 시료 C1은 2개 제작되고, 단면 관찰 및 XPS 분석에 하나씩 사용하였다. 시료 C2는 하나 제작되고, XPS 분석에 사용하였다.
시료 C1 및 시료 C2는, 제작 기판(101) 위에 금속층(102)을 형성하고, 제 1 층(122)을 형성하지 않고 질소를 포함하는 분위기에서의 베이킹을 수행하여 금속 화합물층(105)을 형성함으로써 제작되었다.
시료 C1에서는, 제작 기판(101) 위에 금속층(102)을 형성하고, 금속층(102)에 대하여 H2O 플라스마 처리를 수행한 후, 질소를 포함하는 분위기에서의 베이킹을 수행하여 금속 화합물층(105)을 형성하였다. 즉, 시료 C1에서는 금속 산화물을 포함하는 층에, 질소를 포함하는 분위기에서의 베이킹을 수행하여 금속 화합물층(105)을 형성하였다. 한편, 시료 C2에서는 금속층(102)에 대하여 H2O 플라스마 처리를 수행하지 않았다. 시료 C2에서는 금속층(102)에, 질소를 포함하는 분위기에서의 베이킹을 수행하여 금속 화합물층(105)을 형성하였다. 이하에, 자세한 제작 조건을 나타낸다.
우선, 도 6의 (A)에 도시된 바와 같이, 제작 기판(101) 위에 금속층(102)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다. 금속층(102)으로서, 스퍼터링법을 사용하여 두께 약 35nm의 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다.
다음으로, 시료 C1에서는 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행하여, 금속 산화물을 포함하는 층을 형성하였다. 시료 C2에서는, 상기 플라스마 처리를 수행하지 않았다. H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 600sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다. 본 실시예에서는, H2O 플라스마 처리에 의하여, 금속층(102)의 표면 측을 산화시켰다. 이에 의하여, 금속 산화물을 포함하는 층으로서, 제작 기판(101) 위의 타이타늄막과 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다.
다음으로 시료 C1에서는, 금속 산화물을 포함하는 층에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 1시간 베이킹을 수행하여, 금속 화합물층(105)을 형성하였다. 시료 C2에서는 금속층(102)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 1시간 베이킹을 수행하여, 금속 화합물층(105)을 형성하였다(도 6의 (B1)).
이상에 의하여, 시료 C1 및 시료 C2를 형성하였다.
<시료의 단면 관찰>
시료 C1에 대하여 단면 STEM 관찰을 수행한 결과를 나타낸다.
도 30에 시료 C1의 단면 관찰 결과를 나타내었다. 금속 화합물층(105)은 3층으로 나누어져 있는 것 같이 보이고, 도 6의 (B2)에 도시된 바와 같은 3층 구조인 것이 시사되었다. 금속 화합물층(105)의 두께는 약 45nm이고, 제 1 화합물층(111)의 두께는 약 13nm이고, 제 2 화합물층(112)의 두께는 약 7nm이고, 제 3 화합물층(113)의 두께는 약 25nm이었다.
<시료의 깊이 방향의 분석>
다음으로, 시료 C1 및 시료 C2에 대하여 XPS 분석을 수행하여, 금속 화합물층(105)의 깊이 방향에 대한 산소 원자(O), 타이타늄 원자(Ti), 질소 원자(N), 및 실리콘 원자(Si)의 비율을 산출하였다. 여기서는, 금속 화합물층(105)의 표면 측으로부터 스퍼터링 및 측정을 수행하였다.
도 31의 (A)에는 시료 C1의 XPS 분석 결과를 나타내고, 도 31의 (B)에는 시료 C2의 XPS 분석 결과를 나타내었다. 도 31의 (A), (B)에서, 가로축은 스퍼터 시간(min)을 나타내고, 세로축은 정량값(atomic%)을 나타낸다.
XPS 분석 결과로부터, 시료 C1 및 시료 C2의 금속 화합물층(105)은 도 6의 (B2)에 도시된 바와 같은 3층 구조인 것이 확인되었다.
도 31의 (A), (B)로부터, 금속 화합물층(105)에 포함되는 층 중, 산소가 가장 많이 포함되는 층은 제 1 화합물층(111)인 것을 알 수 있었다. 제 1 화합물층(111)에는 타이타늄보다 산소가 많이 포함되어 있었다. 도 31의 (A), (B)에 나타낸 바와 같이, 각 시료의 제 1 화합물층(111)에 포함되는 산소의 비율은 약 40atomic% 이상 70atomic% 이하의 범위이었다. 또한, 각 시료의 제 1 화합물층(111)에 포함되는 타이타늄의 비율은 약 30atomic% 이상 45atomic% 이하의 범위이었다.
또한 도 31의 (A), (B)로부터, 금속 화합물층(105)에 포함되는 층 중, 질소가 가장 많이 포함되는 층은 제 2 화합물층(112)인 것을 알 수 있었다. 도 31의 (A), (B)에 나타낸 바와 같이, 각 시료의 제 2 화합물층(112)에 포함되는 질소의 비율은 약 10atomic% 이상 20atomic% 이하의 범위이었다.
도 31의 (A), (B)에 나타낸 바와 같이, 각 시료의 제 3 화합물층(113)에 포함되는 산소의 비율은 약 30atomic% 이상 40atomic% 이하의 범위이었다.
또한 금속 화합물층(105)에는 실리콘이 거의 포함되지 않고, 특히 제 1 화합물층(111)에 포함되는 실리콘의 비율은 약 5atomic% 이하이었다.
본 실시예에서는, 금속층(102) 또는 금속 산화물을 포함하는 층 위에 수지층이 되는 막이 형성되어 있지 않아도, 질소를 포함하는 분위기에서의 베이킹을 수행함으로써, 질소를 포함하는 금속 화합물층(105)을 형성할 수 있었다. 따라서, 베이킹 중의 분위기로부터 금속층(102) 또는 금속 산화물을 포함하는 층에 질소가 들어간다고 생각된다. 또한, H2O 플라스마 처리의 유무에 상관없이, 금속 화합물층(105)에 산소가 포함되어 있으므로, 베이킹 중의 분위기에는 산소가 포함되어 있다고 생각된다.
또한 실시예 1의 시료 A1에서의, 질소를 포함하는 분위기하, 450℃, 1시간의 베이킹을, 질소와 산소의 혼합 분위기하(산소 농도 20%), 450℃, 1시간의 베이킹으로 변경하여 시료를 제작한 결과, 실시예 1의 시료 A1에 비하여 박리성이 낮았다. 단면 STEM 관찰 및 XPS 분석의 결과로부터, 상기 시료의 금속 화합물층(105)은 산화 타이타늄의 단층이고, 질소가 거의 포함되지 않는 것이 확인되었다. 따라서, 베이킹 중의 분위기로부터 시료에 질소가 들어간다고 생각된다. 또한 질소를 포함하는 금속 화합물층(105)을 형성함으로써, 박리에 필요한 힘을 저감할 수 있다고 생각된다.
(실시예 4)
본 실시예에서는, 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 수지층을 박리한 결과에 대하여 설명한다.
<시료의 제작>
실시예 3의 결과로부터, 금속 화합물층(105)에 포함되는 질소가 공급되는 타이밍은 질소를 포함하는 분위기하에서의 베이킹인 것이 시사되었다. 여기서 본 실시예의 시료 D에서는, 수지층(123)이 되는 제 1 층(122)을 형성하기 전에, 금속층(102)에 대하여 질소를 포함하는 분위기하에서 베이킹을 수행하여 금속 화합물층(105)을 형성하였다. 그리고, 수지층(123)의 재료에 실시예 1에서 사용한 폴리이미드 수지보다 내열성이 낮은 아크릴 수지를 사용하여 수지층(123)을 형성하는 경우의 베이킹을 실시예 1보다 저온에서 수행하였다. 이러한 시료 D를 제작하여 박리성을 평가하였다. 시료 D는 3개 제작하고, 박리 전의 단면 관찰, 박리 후의 XPS 분석, 박리 후의 단면 관찰에 하나씩 사용하였다.
우선, 제작 기판 위에 수지층(123)을 형성하는 공정까지에 대하여 도 6을 사용하여 설명하고, 다음으로 제작 기판 위에 수지층(123)을 형성한 후의 공정에 대하여 도 2를 사용하여 설명한다.
우선, 도 6의 (A)에 도시된 바와 같이, 제작 기판(101) 위에 금속층(102)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다. 금속층(102)으로서, 스퍼터링법을 사용하여 두께 약 35nm의 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다.
다음으로, 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행하여, 금속 산화물을 포함하는 층을 형성하였다. H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 120sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다. 본 실시예에서는, H2O 플라스마 처리에 의하여, 금속층(102)의 표면 측을 산화시켰다. 이에 의하여, 금속 산화물을 포함하는 층으로서, 제작 기판(101) 위의 타이타늄막과 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다.
다음으로, 금속 산화물을 포함하는 층에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 1시간 베이킹을 수행하여, 금속 화합물층(105)을 형성하였다(도 6의 (B1)).
다음으로, 도 6의 (C)에 도시된 바와 같이, 금속 화합물층(105) 위에 제 1 층(122)을 형성하였다.
제 1 층(122)은, 감광성을 가지며 아크릴 수지를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 2μm가 되도록 도포하였다.
다음으로, 금속 화합물층(105)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 300℃에서 1시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 6의 (D1)).
다음으로, 도 2의 (A)에 도시된 바와 같이, 수지층(123) 위에 UV 박리 테이프(도 2의 (A)의 접착층(145) 및 기판(146)에 상당함)를 접합시켰다. 또한 본 실시예에서는, 도 2의 (A)에 도시된 기능층(135)은 형성하지 않았다.
<박리 전의 시료의 단면 관찰>
다음으로 박리 전의 시료 D에 대하여 단면 STEM 관찰을 수행한 결과를 나타낸다.
도 32의 (A)에 나타낸 바와 같이, 금속 화합물층(105)은 도 6의 (D2)에 도시된 바와 같은 3층 구조인 것을 알 수 있었다. 금속 화합물층(105)의 두께는 약 54nm이고, 제 1 화합물층(111)의 두께는 약 24nm이고, 제 2 화합물층(112)의 두께는 약 5nm이고, 제 3 화합물층(113)의 두께는 약 25nm이었다.
<박리>
다음으로, 도 2의 (B)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 제작 기판(101)으로부터 수지층(123)을 박리하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 352mJ/cm2로 하였다.
시료 D에서는 수지층(123)을 양호하게 박리할 수 있었다. 또한 박리 전의 시료 D의 단부로부터 물을 공급하는 경우와, 공급하지 않는 경우의 어느 쪽에서도, 양호하게 박리할 수 있었다.
<박리 후의 시료의 단면 관찰>
다음으로, 박리 후의 시료 D에 대하여 단면 STEM 관찰을 수행하였다. 도 32의 (B)에 시료 D의 제작 기판(101) 측의 단면 관찰 결과를 나타내고, 도 32의 (C)에 시료 D의 기판(146) 측의 단면 관찰 결과를 나타내었다.
도 32의 (A), (B)의 결과로부터, 박리의 전후에서 금속 화합물층(105)의 구성 및 두께에 큰 차이는 보이지 않았다. 도 32의 (B)에서, 금속 화합물층(105)의 두께는 약 47nm이고, 제 1 화합물층(111)의 두께는 약 18nm이고, 제 2 화합물층(112)의 두께는 약 6nm이고, 제 3 화합물층(113)의 두께는 약 23nm이었다.
도 32의 (B)에 도시된 바와 같이, 시료 D에서 금속 화합물층(105)과 관찰용으로 형성된 코트층 사이에, 수지층(123)은 관찰되지 않았다. 또한 도 32의 (C)에 도시된 바와 같이, 시료 D에서 수지층(123)과 관찰용으로 형성된 코트층 사이에, 금속 화합물층(105)은 관찰되지 않았다. 따라서, 도 2의 (C1)에 도시된 바와 같이, 금속 화합물층(105)과 수지층(123) 사이에서 분리가 일어났다고 생각된다.
<박리 후의 시료의 깊이 방향의 분석>
다음으로, 박리 후의 시료 D에 대하여 XPS 분석을 수행하여, 금속 화합물층(105)의 깊이 방향에 대한 산소 원자(O), 타이타늄 원자(Ti), 질소 원자(N), 및 실리콘 원자(Si)의 비율을 산출하였다. 여기서는, 박리에 의하여 노출된 금속 화합물층(105)의 표면 측으로부터 스퍼터링 및 측정을 수행하였다.
도 33에 시료 D의 XPS 분석 결과를 나타내었다. 도 33에서, 가로축은 스퍼터 시간(min)을 나타내고, 세로축은 정량값(atomic%)을 나타낸다.
XPS 분석 결과로부터, 시료 D의 금속 화합물층(105)은 도 6의 (D2)에 도시된 바와 같은 3층 구조인 것이 확인되었다.
도 33으로부터, 금속 화합물층(105)에 포함되는 층 중, 산소가 가장 많이 포함되는 층은 제 1 화합물층(111)인 것을 알 수 있었다. 제 1 화합물층(111)에는 타이타늄보다 산소가 많이 포함되어 있었다. 도 33에 나타낸 바와 같이, 시료 D의 제 1 화합물층(111)에 포함되는 산소의 비율은 약 50atomic% 이상 70atomic% 이하의 범위이었다. 또한, 시료 D의 제 1 화합물층(111)에 포함되는 타이타늄의 비율은 약 30atomic% 이상 45atomic% 이하의 범위이었다.
또한 도 33으로부터, 금속 화합물층(105)에 포함되는 층 중, 질소가 가장 많이 포함되는 층은 제 2 화합물층(112)인 것을 알 수 있었다. 도 33에 나타낸 바와 같이, 시료 D의 제 2 화합물층(112)에 포함되는 질소의 비율은 약 10atomic% 이상 20atomic% 이하의 범위이었다.
또한 도 33에 나타낸 바와 같이, 시료 D의 제 3 화합물층(113)에 포함되는 산소의 비율은 약 30atomic% 이상 40atomic% 이하의 범위이었다.
또한 금속 화합물층(105)에는 실리콘이 거의 포함되지 않고, 특히 제 1 화합물층(111)에 포함되는 실리콘의 비율은 약 5atomic% 이하이었다.
XPS 분석의 결과로부터, 제 1 화합물층(111)은 산화 타이타늄(TiOa(a>1))을 포함하는 것을 알 수 있고, 제 2 화합물층(112)은 산질화 타이타늄(TiObNc(b>0, c>0))을 포함하는 것을 알 수 있고, 제 3 화합물층(113)은 산화 타이타늄(TiOe(0<e<a))을 포함하는 것을 알 수 있었다.
본 실시예의 결과로부터, 본 발명의 일 형태의 박리 방법에 의하여 금속 화합물층(105)과 수지층(123) 사이를 계면으로 하여 제작 기판(101)을 박리할 수 있다는 것이 확인되었다.
본 실시예의 시료는 금속 화합물층(105)과 수지층(123) 사이에서 양호하게 분리할 수 있었다. 수지층(123)이 되는 제 1 층(122)을 형성하기 전에, 금속층(102)에 대하여 질소를 포함하는 분위기하에서 베이킹을 수행하여 실시예 1의 시료 A1 및 실시예 2의 시료 B1, 시료 B2와 마찬가지의 금속 화합물층(105)을 형성할 수 있었다. 구체적으로는 단면 관찰 및 XPS 분석으로부터, 금속 화합물층(105)은 3층 구조이고, 제 2 화합물층(112)에 충분히 질소가 포함되어 있는 것을 알 수 있었다. 그리고, 수지층(123)에 가해지는 온도를 저온화시켜도, 양호한 박리성이 얻어지는 것을 알 수 있었다.
또한 시료 D에서의, 질소를 포함하는 분위기하, 450℃, 1시간의 베이킹을 수행하지 않고 시료를 제작한 결과, 시료 D에 비하여 박리성이 낮았다. XPS 분석의 결과로부터, 상기 시료의 금속 화합물층(105)에는 질소가 거의 포함되지 않는 것이 확인되었다. 따라서, 금속 산화물을 포함하는 층을 질소를 포함하는 분위기하에서 베이킹하여 질소를 포함하는 금속 화합물층(105)을 형성함으로써, 박리에 필요한 힘을 저감할 수 있다고 생각된다.
(실시예 5)
본 실시예에서는, 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 기능층을 박리한 결과에 대하여 설명한다.
<시료의 제작>
우선, 제작 기판 위에 기능층을 형성하기 전까지의 공정에 대하여 도 7을 사용하여 설명하고, 다음으로 제작 기판 위에 기능층을 형성하는 공정 이후에 대하여 도 2를 사용하여 설명한다.
본 실시예에서는 금속 화합물층(105)과 수지층(123)을 섬 형상으로 형성하였다. 본 실시예에서는, 금속 화합물층(105)이 되는 막을 섬 형상으로 가공하는 타이밍이 상이한 2종류의 시료(시료 E1 및 시료 E2)를 제작하였다.
우선, 도 7의 (A1), (B1)에 도시된 바와 같이, 제작 기판(101) 위에 금속층(102)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다. 금속층(102)으로서, 스퍼터링법을 사용하여 두께 약 35nm의 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다.
다음으로, 시료 E1에서는 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행하여(도 7의 (B1)), 금속 산화물을 포함하는 층(103)을 형성하였다(도 7의 (C1)). H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 600sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다. 본 실시예에서는, H2O 플라스마 처리에 의하여, 금속층(102)의 표면 측을 산화시켰다. 이에 의하여, 금속 산화물을 포함하는 층(103)으로서, 제작 기판(101) 위의 타이타늄막과 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다. 그리고, 금속 산화물을 포함하는 층(103) 위에 레지스트 마스크를 형성하고, 드라이 에칭법을 사용하여 상기 금속 산화물을 포함하는 층(103)을 에칭한 후에 레지스트 마스크를 제거함으로써, 금속 산화물을 포함하는 층(103)을 섬 형상으로 가공하였다(도 7의 (D1)).
한편, 시료 E2에서는 우선 드라이 에칭법을 사용하여, 금속층(102)을 섬 형상으로 가공하였다(도 7의 (B2)). 그 후, 섬 형상의 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행하여(도 7의 (C2)), 섬 형상의 금속 산화물을 포함하는 층(103)을 형성하였다(도 7의 (D2)). 또한, 플라스마 처리의 조건은 시료 E1과 마찬가지이다.
다음으로, 도 7의 (E)에 도시된 바와 같이, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성하였다.
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료를 도포하였을 때의 막 두께는 약 3μm이었다.
다음으로, 금속 산화물층을 포함하는 층(103)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 7의 (F)).
이후의 공정에 대해서는, 도 2를 사용하여 설명한다. 다만, 본 실시예의 각 시료는 금속 화합물층(105)과 수지층(123)이 섬 형상으로 형성되어 있는 점에서 도 2의 적층 구조와 상이하다.
다음으로, 도 2의 (A)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 기능층(135) 위에 UV 박리 테이프(도 2의 (A)의 접착층(145) 및 기판(146)에 상당함)를 접합시켰다.
기능층(135)으로서는 산화질화 실리콘막과 질화 실리콘막을 포함하는 적층 구조를 형성하였다. 상기 적층 구조의 두께는 약 650nm로 하였다.
<박리>
다음으로, 도 2의 (B)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 제작 기판(101)으로부터 수지층(123)을 박리하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 440mJ/cm2로 하였다.
박리 전에 시료의 단부로부터 물을 공급하였다.
시료 E1과 시료 E2의 어느 쪽에서도, 기능층(135)을 양호하게 박리할 수 있었다. 특히, 시료 E1은 시료 E2에 비하여 박리에 필요한 힘이 작았다. 이에 의하여, H2O 플라스마 처리를 수행하여 금속 화합물층(105)을 형성한 후에 금속 화합물층(105)을 가공하면, 섬 형상의 금속층(102)에 H2O 플라스마 처리를 수행하여 금속 화합물층(105)을 형성하는 경우에 비하여, 박리에 필요한 힘을 더 작게 할 수 있다는 것을 알 수 있었다. 이것은, 금속층(102)이 섬 형상으로 가공되기 전과 후에서는 플라스마 처리 시의 방전 상황이 변화되어 금속층(102) 표면의 산화 상태에 차이가 생기기 때문이라고 생각된다. 즉, 금속층(102)을 섬 형상으로 가공하기 전에(금속층(102)이 패터닝되기 전의 상태에서) 금속층(102)을 산화시키면 금속층(102)을 더 균일하게 산화시킬 수 있어, 박리에 필요한 힘을 작게 할 수 있다고 생각된다.
<박리 후의 시료의 단면 관찰>
다음으로, 박리 후의 시료 E1 및 시료 E2에 대하여 단면 STEM 관찰을 수행하였다. 도 34의 (A)에 시료 E1의 제작 기판(101) 측의 단면 관찰 결과를 나타내고, 도 34의 (B)에 시료 E2의 제작 기판(101) 측의 단면 관찰 결과를 나타내었다.
도 34의 (A), (B)에 나타낸 바와 같이, 금속 화합물층(105)은 도 4의 (E2)에 도시된 바와 같은 3층 구조인 것을 알 수 있었다. 시료 E1의 금속 화합물층(105)의 두께는 약 48nm이고, 제 1 화합물층(111)의 두께는 약 16nm이고, 제 2 화합물층(112)의 두께는 약 9nm이고, 제 3 화합물층(113)의 두께는 약 23nm이었다. 시료 E2의 금속 화합물층(105)의 두께는 약 43nm이고, 제 1 화합물층(111)의 두께는 약 10nm이고, 제 2 화합물층(112)의 두께는 약 7nm이고, 제 3 화합물층(113)의 두께는 약 26nm이었다.
단면 관찰의 결과, 시료 E1 및 시료 E2의 어느 쪽에서도 금속 화합물층(105)과 관찰용으로 형성된 코트층 사이에 수지층(123)은 관찰되지 않았다. 따라서, 도 2의 (C1)에 도시된 바와 같이, 금속 화합물층(105)과 수지층(123) 사이에서 분리가 일어났다고 생각된다.
본 실시예의 결과로부터, 본 발명의 일 형태의 박리 방법에 의하여 금속 화합물층(105)과 수지층(123) 사이를 계면으로 하여 제작 기판(101)을 박리할 수 있다는 것이 확인되었다.
(실시예 6)
본 실시예에서는, 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 기능층을 박리한 결과에 대하여 설명한다.
<시료의 제작>
우선, 본 실시예의 시료 F에서의 제작 기판 위에 기능층을 형성하기 전까지의 공정에 대하여 도 4를 사용하여 설명하고, 다음으로 제작 기판 위에 기능층을 형성하는 공정 이후에 대하여 도 2를 사용하여 설명한다.
우선, 도 4의 (A)에 도시된 바와 같이, 제작 기판(101) 위에 금속층(102)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다. 금속층(102)으로서, 스퍼터링법을 사용하여 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다. 시료 F의 타이타늄막의 두께는 약 35nm로 하였다.
다음으로, 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행하여(도 4의 (B)), 금속 산화물을 포함하는 층(103)을 형성하였다(도 4의 (C)). H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 600sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다. 본 실시예에서는, H2O 플라스마 처리에 의하여, 금속층(102)의 표면 측을 산화시켰다. 이에 의하여, 금속 산화물을 포함하는 층(103)으로서, 제작 기판(101) 위의 타이타늄막과 타이타늄막 위의 산화 타이타늄막의 적층 구조를 형성하였다.
다음으로, 도 4의 (D)에 도시된 바와 같이, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성하였다.
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 3μm가 되도록 도포하였다.
다음으로, 금속 산화물을 포함하는 층(103)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 4의 (E1)).
다음으로, 도 2의 (A)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 접착층(145)을 사용하여 기능층(135) 위에 수지 필름(도 2의 (A)의 기판(146)에 상당함)을 접합시켰다.
기능층(135)으로서는, 무기 절연막과 트랜지스터를 포함하는 적층 구조를 형성하였다. 트랜지스터의 반도체층에는 금속 산화물을 사용하였다.
다음으로, 도 2의 (B)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 제작 기판(101)으로부터 수지층(123)을 박리하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 440mJ/cm2로 하였다.
또한 박리 시, 박리 계면에 물을 공급하였다.
본 실시예의 시료 F에서는 기능층(135)을 양호하게 박리할 수 있었다.
<박리 후의 시료의 ToF-SIMS 분석>
다음으로, 박리 후의 시료 F에 대하여, ToF-SIMS 분석을 수행하였다. 여기서는, 박리에 의하여 노출된 수지층(123)의 표면으로부터, 타이타늄(Ti)에서 유래되는 피크가 검출될지 여부를 확인하였다. 도 35에 ToF-SIMS에 의한 측정 결과(세로축:Count, 가로축 m/z)를 나타내었다. 또한 측정 영역의 크기는 200μm×200μm이다.
도 35에 나타낸 바와 같이, 수지층(123)의 표면으로부터 Ti에서 유래되는 피크가 검출되었다.
본 발명의 일 형태의 박리 방법을 사용하여 박리한 시료 F의 단면 관찰에서는 수지층(123)의 표면에 금속 화합물층(105)의 잔류물을 확인할 수 없었지만, 수지층(123)의 표면을 분석함으로써 금속 화합물층(105)의 잔류물을 확인할 수 있다는 것을 알 수 있었다.
(실시예 7)
본 실시예에서는, 본 발명의 일 형태의 박리 방법을 사용하여 제작 기판으로부터 기능층을 박리한 결과에 대하여 설명한다.
먼저, 비교예의 표시 장치를 제작하여 표시 상태를 확인하였다. 우선, 제작 기판(유리 기판) 위에 접하여 수지층(폴리이미드막)을 형성하고, 수지층 위에 피박리층(트랜지스터 및 표시 소자를 포함함)을 형성하였다. 그리고, 제작 기판을 통하여 수지층에 레이저 광을 조사함으로써, 제작 기판으로부터 피박리층을 박리하는 공정을 거쳐 표시 장치를 제작하였다.
그 결과, 레이저 광의 에너지 밀도가 지나치게 높으면, 그을음(수지가 탄화된 가루 같은 것)이 발생되기 쉽다는 것을 알 수 있었다.
또한 에너지 밀도가 낮으면, 그을음의 발생은 억제할 수 있지만 제작 기판(유리 기판) 위에 수지층(폴리이미드막)의 막이 잔존하여 박리의 수율이 저하되기 쉽다는 것을 알 수 있었다.
이와 같이, 제작 기판 위에 접하여 수지층을 형성하는 경우, 적합한 레이저 광의 조사 조건의 범위가 좁아 제어하기 어려운 경우가 있다.
여기서, 본 실시예에서는 제작 기판 위에 금속 화합물층을 개재하여 수지층을 형성하는 시료 G1과, 금속 화합물층을 형성하지 않고 제작 기판 위에 접하여 수지층을 형성하는 비교 시료 G2를 제작하여 박리에 의하여 노출된 면의 표면 관찰을 수행하였다.
<시료의 제작>
도 36의 (A1), (B1), (C1), (D1), 및 (E1)을 사용하여 시료 G1의 제작 방법을 설명한다. 도 36의 (A2), (B2), (C2), (D2), 및 (E2)를 사용하여 비교 시료 G2의 제작 방법을 설명한다.
우선, 도 36의 (A1)에 도시된 바와 같이, 시료 G1의 제작 기판(101) 위에 금속 산화물을 포함하는 층(103)을 형성하고, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성하였다. 한편, 비교 시료 G2에서는 금속 산화물을 포함하는 층(103)은 형성하지 않고, 도 36의 (A2)에 도시된 바와 같이, 제작 기판(101)에 접하여 제 1 층(122)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다.
금속층(102)을 형성하여 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행함으로써, 시료 G1의 금속 산화물을 포함하는 층(103)을 형성하였다.
금속층(102)으로서, 스퍼터링법을 사용하여 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다. 시료 G1의 타이타늄막의 두께는 약 35nm로 하였다.
H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 120sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다.
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 2μm가 되도록 도포하였다.
다음으로, 시료 G1의 금속 산화물을 포함하는 층(103)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 36의 (B1)). 마찬가지로, 비교 시료 G2의 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 수지층(123)을 형성하였다(도 36의 (B2)).
다음으로, 도 36의 (C1), (C2)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 접착층(145)을 사용하여 기능층(135) 위에 기판(146)을 접합시켰다.
기능층(135)으로서는, 두께 200nm의 산화질화 실리콘막과 두께 100nm의 타이타늄막을 교대로 적층한 4층 구조를 형성하였다. 또한 산화질화 실리콘막은 박리 영역의 일면 전체에 제공되고, 타이타늄막은 배선을 상정한 레이아웃으로 제공되었다. 상기 4층 구조의 두께는 약 600nm로 하였다.
기판(146)으로서는 수지 필름을 사용하였다.
<박리>
다음으로, 도 36의 (D1), (D2)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 352mJ/cm2로 하였다.
시료 G1의 경우, 레이저 광(155)은 금속 화합물층(105)과 수지층(123)의 양쪽에 조사된다(도 36의 (D1) 중의 가공 영역(156) 참조). 비교 시료 G2의 경우, 레이저 광(155)은 수지층(123)에 조사된다(도 36의 (D2) 중의 가공 영역(156) 참조).
그 후, 도 36의 (E1), (E2)에 도시된 바와 같이, 제작 기판(101)으로부터 기능층(135)을 박리하였다. 또한 박리 시, 박리 계면에 물을 공급하였다.
도 36의 (E1)에 도시된 바와 같이, 시료 G1에서는 금속 화합물층(105)과 수지층(123)의 계면에서 분리가 일어났다. 도 36의 (E2)에 도시된 바와 같이, 비교 시료 G2에서는 수지층(123) 내에서 분리가 일어났다.
<박리 후의 시료의 표면 관찰>
다음으로 각 시료에서의, 박리에 의하여 노출된 면(이하, 박리면이라고도 기재함)의 표면 관찰을 주사형 전자 현미경(SEM)을 사용하여 수행하였다. 도 37에 각 시료(Sample G1, Comparative sample G2)에서의 박리면(Formation substrate 101 side, Substrate 146 side)의 SEM 사진을 나타내었다. 도 37의 (A)는 시료 G1의 제작 기판(101) 측의 박리면의 SEM 사진이다. 도 37의 (B)는 시료 G1의 기판(146) 측의 박리면의 SEM 사진이다. 도 37의 (C)는 비교 시료 G2의 제작 기판(101) 측의 박리면의 SEM 사진이다. 도 37의 (D)는 비교 시료 G2의 기판(146) 측의 박리면의 SEM 사진이다.
SEM 관찰 시, 박리면이 위쪽을 향하도록 시료를 두고, 스테이지 틸트 각도가 30°인 조건에서 관찰하였다.
또한 각 도면에서의 위쪽의 영역(10)은 박리에 의하여 노출된 표면이고, 아래쪽의 영역(11)은 SEM 관찰용 시료 제작 시의 분단면(일부 크랙을 포함함)이다.
도 37의 (A), (B)의 영역(10)과 도 37의 (C), (D)의 영역(10)을 비교하면, 제작 기판(101) 측의 박리면과 기판(146) 측의 박리면의 어느 쪽에서도, 시료 G1의 박리면은 비교 시료 G2의 박리면에 비하여 요철이 적다는 것을 알 수 있었다.
비교 시료 G2의 광학 현미경 관찰에서, 그을음은 확인할 수 없었지만, SEM 관찰에서 확인된 박리면의 요철은 더 미세한 그을음에서 유래될 가능성이 있다.
기판(146) 측의 박리면에 요철이 많거나, 또한 그을음이 발생하면, 예를 들어 상기 박리면이 표시 장치의 표시면 측에 위치하는 경우에 표시 품위가 저하되는 경우가 있다. 또한 제작 기판(101) 측의 박리면에 요철이 많거나, 또한 그을음이 발생하면, 제작 기판(101)의 재이용이 어려워지는 경우가 있다.
이상의 결과로부터, 시료 G1과 같이 금속 화합물층을 사용하여 박리함으로써 박리면의 요철이나 그을음의 발생을 억제하고, 표시 장치의 표시 품위의 저하를 억제할 수 있다는 것이 시사되었다. 또한 금속 화합물층을 사용하여 박리함으로써, 제작 기판의 재이용이 용이해진다는 것이 시사되었다.
(실시예 8)
본 실시예에서는 본 발명의 일 형태를 적용하여 트랜지스터를 제작하고, Id-Vg 특성 및 신뢰성을 평가한 결과에 대하여 설명한다.
먼저, 트랜지스터의 제작 방법과 상기 트랜지스터의 Id-Vg 특성을 평가한 결과에 대하여 설명한다. 다음으로, 트랜지스터의 제작 방법과 상기 트랜지스터의 신뢰성을 평가한 결과에 대하여 설명한다.
<트랜지스터의 제작 1>
도 36의 (A1), (B1), (C1), (D1), 및 (E1)을 사용하여 본 실시예의 트랜지스터의 제작 방법에 대하여 설명한다.
우선, 도 36의 (A1)에 도시된 바와 같이, 제작 기판(101) 위에 금속 산화물을 포함하는 층(103)을 형성하고, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다.
금속층(102)을 형성하여 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행함으로써, 금속 산화물을 포함하는 층(103)을 형성하였다.
금속층(102)으로서, 스퍼터링법을 사용하여 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다. 타이타늄막의 두께는 약 35nm로 하였다.
H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 600sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다.
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 3μm가 되도록 도포하였다.
다음으로, 금속 산화물을 포함하는 층(103)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 36의 (B1)).
다음으로, 도 36의 (C1)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 접착층(145)을 사용하여 기능층(135) 위에 기판(146)을 접합시켰다.
기능층(135)으로서는 절연층(141)과 절연층(141) 위의 트랜지스터를 형성하였다. 트랜지스터는 도 16의 (A)에 도시된 트랜지스터(210)와 마찬가지의 톱 게이트 셀프 얼라인(TGSA)형이고, 게이트로서 기능하는 도전층(205) 외에, 백 게이트로서 기능하는 도전층(201)을 갖는다. 반도체층에는 CAC-IGZO를 사용하였다. 트랜지스터의 채널 길이는 2μm로 하고, 채널 폭은 2μm로 하였다.
기판(146)으로서는 수지 필름을 사용하였다.
다음으로, 도 36의 (D1)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 도 36의 (E1)에 도시된 바와 같이, 제작 기판(101)으로부터 기능층(135)을 박리하였다. 또한 박리 시, 박리 계면에 물을 공급하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 352mJ/cm2로 하였다.
<트랜지스터의 Id-Vg 특성>
레이저 광 조사에 의한 박리 전후의 트랜지스터의 Id-Vg 특성을 도 38에 나타내었다. 도 38에는 Vd=0.1V의 결과와 Vd=10V의 결과를 나타내었다. 도 38에서, 점선(dot)은 박리 전(before separation)의 결과이고, 실선(line)은 박리 후(after separation)의 결과이다. 도 38에서, 박리 전후의 Id-Vg 특성은 대략 중첩된다. 도 38에 나타낸 바와 같이, 박리 전후에서 특성에 큰 변화는 보이지 않고, 채널 길이 2μm이어도 노멀리 오프 특성을 나타낸다는 것을 알 수 있었다.
<트랜지스터의 제작 2>
도 36의 (A1), (B1), (C1), (D1), 및 (E1)을 사용하여 본 실시예의 트랜지스터의 제작 방법에 대하여 설명한다.
우선, 도 36의 (A1)에 도시된 바와 같이, 제작 기판(101) 위에 금속 산화물을 포함하는 층(103)을 형성하고, 금속 산화물을 포함하는 층(103) 위에 제 1 층(122)을 형성하였다.
제작 기판(101)에는 두께 약 0.7mm의 유리 기판을 사용하였다.
금속층(102)을 형성하여 금속층(102)의 표면에 대하여 H2O 플라스마 처리를 수행함으로써, 금속 산화물을 포함하는 층(103)을 형성하였다.
금속층(102)으로서, 스퍼터링법을 사용하여 타이타늄막을 형성하였다. 타이타늄막의 형성 시, 프로세스 가스에는 유량 100sccm의 아르곤 가스를 사용하고, 압력은 0.3Pa로 하고, 파워는 58kW로 하였다. 타이타늄막의 두께는 약 35nm로 하였다.
H2O 플라스마 처리의 바이어스 파워는 4500W이고, ICP 파워는 0W이고, 압력은 15Pa이고, 처리 시간은 120sec이고, 프로세스 가스에 유량 250sccm의 수증기를 사용하였다.
제 1 층(122)은, 감광성을 가지며 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 형성하였다. 상기 재료는 두께 약 2μm가 되도록 도포하였다.
다음으로, 금속 산화물을 포함하는 층(103)과 제 1 층(122)에 대하여 질소를 포함하는 분위기하(질소 가스를 흘리면서), 450℃에서 2시간 베이킹을 수행하여, 금속 화합물층(105)과 수지층(123)을 형성하였다(도 36의 (B1)).
다음으로, 도 36의 (C1)에 도시된 바와 같이, 수지층(123) 위에 기능층(135)을 형성하고, 접착층(145)을 사용하여 기능층(135) 위에 기판(146)을 접합시켰다.
기능층(135)으로서는 절연층(141)과 절연층(141) 위의 트랜지스터를 형성하였다(도 39 참조). 트랜지스터는 채널 에치형이고, 게이트로서 기능하는 도전층(201)과 백 게이트로서 기능하는 도전층(205)을 갖는 듀얼 게이트 구조이다. 금속산화물층(234a)은 CAC-IGZO를 갖고, 금속 산화물층(234b)은 CAAC-IGZO를 갖는다. 트랜지스터의 채널 길이는 3μm로 하고, 채널 폭은 50μm로 하였다.
접착층(145)에는 수용성 수지를 사용하고, 기판(146)에는 UV 박리 테이프를 사용하였다.
다음으로, 도 36의 (D1)에 도시된 바와 같이, 제작 기판(101) 측으로부터 레이저 광(155)을 조사하였다. 그 후, 도 36의 (E1)에 도시된 바와 같이, 제작 기판(101)으로부터 기능층(135)을 박리하였다. 또한 박리 시, 박리 계면에 물을 공급하였다.
레이저 광의 레이저 발진기로서, 파장 308nm의 XeCl 엑시머 레이저를 사용하였다. 빔 단축 집광 폭은 625μm, 조사 횟수는 10번, 반복 주파수는 60Hz, 스캔 속도는 3.75mm/초, 에너지 밀도는 약 360mJ/cm2로 하였다.
박리 후, 접착제를 사용하여, 노출된 수지층(123)과 수지 필름을 접합시켰다. 다음으로 기판(146) 측으로부터 자외광을 조사하여, 기판(146)을 박리하였다. 그리고, 물로 세정하여 접착층(145)을 제거하였다.
<게이트 바이어스 열 스트레스 시험>
다음으로, 박리 후의 트랜지스터에 대하여, 스트레스 시험을 수행하였다. 스트레스 시험으로서는, GBT(Gate Bias Temperature) 스트레스 시험을 사용하였다. GBT 스트레스 시험은 가속 시험의 일종이고, 장기간의 사용으로 인하여 일어나는 트랜지스터의 특성 변화를 짧은 시간에 평가할 수 있다. 여기서는, GBT 스트레스 시험으로서, 트랜지스터가 형성된 기판을 60℃로 유지하고, 트랜지스터의 소스와 드레인에 0V, 게이트에 30V 또는 -30V의 전압을 인가하여 이 상태를 1시간 유지하였다. 이때, 게이트에 양의 전압을 인가하는 시험을 PBTS, 음의 전압을 인가하는 시험을 NBTS라고 표기한다. 또한 10000lx의 백색 LED광을 조사한 상태로 게이트에 30V 또는 -30V의 전압을 인가하여 이 상태를 1시간 유지하였다. 이때, 게이트에 양의 전압을 인가하는 시험을 PBITS, 음의 전압을 인가하는 시험을 NBITS라고 표기한다.
도 40에 GBT 스트레스 시험의 결과를 나타내었다. 도 40에서, 문턱값의 변동량(ΔVth)은 약 ±1V 이하로 양호한 결과인 것을 알 수 있다. 따라서, 본 발명의 일 형태를 적용하여 박리 공정을 수행하여도, 양호한 특성의 트랜지스터를 제작할 수 있다는 것을 알 수 있었다.
또한 GBT 스트레스 시험에서 양호한 결과가 얻어지는 요인으로서, 트랜지스터가, 적층된 CAC-OS막 및 CAAC-OS막을 금속 산화물막으로서 갖기 때문에 매립 채널이 형성되어 있는 것, 백 채널에서의 금속 산화물막과 절연막의 계면의 결함이나 대미지의 영향이 완화되어 있는 것 등이 있다고 추측할 수 있다.
(실시예 9)
본 실시예에서는, 본 발명의 일 형태를 적용하여 플렉시블 OLED 디스플레이를 제작한 결과에 대하여 설명한다.
<플렉시블 OLED 디스플레이의 제작>
본 실시예에서 제작한 플렉시블 OLED 디스플레이는 표시 영역이 대각선 8.67인치, 유효 화소 수가 1080×1920, 정세도가 254ppi, 개구율이 46.0%인 액티브 매트릭스형 유기 EL 디스플레이이다. 플렉시블 OLED 디스플레이에는 스캔 드라이버가 내장되어 있고, COF를 사용하여 소스 드라이버가 외장되어 있다.
트랜지스터에는 CAC-OS를 사용한 채널 에치형 트랜지스터를 적용하였다.
발광 소자에는 백색의 광을 나타내는 탠덤(적층)형 유기 EL 소자를 사용하였다. 발광 소자는 톱 이미션 구조이고, 발광 소자의 광은 컬러 필터를 통하여 디스플레이 외부에 추출된다.
본 실시예의 플렉시블 OLED 디스플레이는 실시형태 3의 제작 방법의 예 2를 사용하여 제작하였다. 구체적으로는, 트랜지스터 등이 형성된 제작 기판과 컬러 필터 등이 형성된 제작 기판을 접합시키고 두 번의 박리 공정을 수행함으로써, 필름 기판으로 트랜지스터 및 컬러 필터 등을 전치하였다.
트랜지스터 등을 형성하는 제작 기판에 형성하는 수지층에는 폴리이미드 수지를 사용하였다. 아크릴 수지보다 내열성이 높은 폴리이미드 수지를 사용함으로써, 트랜지스터를 비교적 고온에서 형성할 수 있고 트랜지스터의 특성을 높일 수 있다.
컬러 필터 등을 형성하는 제작 기판에 형성하는 수지층에는 아크릴 수지를 사용하였다. 폴리이미드 수지보다 가시광 투과성이 높은 아크릴 수지를 사용함으로써, 수지층이 잔존하더라도 높은 광 추출 효율을 실현할 수 있다.
컬러 필터 등을 형성하는 제작 기판 측의 구성 요소에 대하여, 도 42의 (A)를 사용하여 설명한다. 도 15의 (A)에 도시된 구성과 달리, 본 실시예에서는 착색층(197) 및 차광층(198)이 수지층(123a) 위에 접하여 형성된다. 그리고, 착색층(197) 및 차광층(198)은 오버 코트(196)로 덮여 있고, 오버 코트(196) 위에 절연층(191)이 제공되어 있다. 본 실시예에서는 오버 코트(196)의 재료에 아크릴 수지를 사용하여 절연층(191)으로서 질화 실리콘막을 형성하였다.
도 15의 (A)의 구성에 비하여, 도 42의 (A)의 구성은 절연층(191)이 플렉시블 OLED 디스플레이의 중립면에 가까운 위치에 제공된다. 그러므로, 구부린 것으로 인한 표시 불량 등이 일어나기 어렵게 할 수 있다. 한편, 도 15의 (A)의 구성은 착색층(197), 차광층(198), 및 오버 코트 등에 사용하는 재료(수지 등)의 내열성에 상관없이 절연층(191)을 고온에서 성막할 수 있다. 그러므로, 각 층의 재료에 따라서는 도 42의 (A)의 구성에 비하여, 도 15의 (A)의 구성이 배리어성이 높은 절연층(191)을 얻기 쉬운 경우가 있다.
본 실시예에서 제작한 플렉시블 OLED 디스플레이의 표시 결과를 도 41의 (A)에 나타내었다. 도 41의 (A)에 나타낸 바와 같이, 레이저 조사에 의한 박리에 기인한 표시 불량은 확인되지 않고, 정상적으로 발광하는 것이 확인되었다.
<반복 굽힘 시험>
다음으로 플렉시블 OLED 디스플레이에 대하여 반복 굽힘 시험을 수행하였다. 반복 굽힘 시험은 도 42의 (B), (C)에 도시된 북(book)형 반복 굽힘 시험기를 사용하여 수행하였다. 도 41의 (B)에 굽힘 시험의 상황을 나타내었다.
도 42의 (B), (C)에 도시된 시험기는 스테이지(311), 스테이지(312), 및 회전축(313)을 갖는다. 스테이지(311)와 스테이지(312)는 회전축(313)으로 접속된다. 표시 패널(310)은 스테이지(311) 위 및 스테이지(312) 위에 배치된다. 회전축(313)이 갖는 회전 기구에 의하여, 도 42의 (B)의 상태에서 도 42의 (C)의 상태로 스테이지(312)가 180° 회전한다. 이에 의하여, 표시 패널(310)은 곡률 반경 R로 구부릴 수 있다. 또한 회전 기구에 의하여, 도 42의 (C)의 상태에서 도 42의 (B)의 상태로 스테이지(312)가 180° 회전한다. 이에 의하여, 표시 패널(310)은 구부러진 상태에서 평면 형상으로 되돌아가게 된다. 도 42의 (B)의 상태와 도 42의 (C)의 상태를 반복함으로써, 반복 굽힘 시험을 수행한다. 반복 굽힘 시험의 속도는 2초/번이다.
본 실시예에서는, 표시 패널의 표시면이 외측이 되도록 표시 패널을 구부리는 외측 굽힘 시험과, 표시 패널의 표시면이 내측이 되도록 표시 패널을 구부리는 내측 굽힘 시험을 수행하였다. 곡률 반경 R는 2.0mm 및 3.0mm의 2종류로 하였다. 한 번의 시험에서 반복하여 구부리는 횟수는 10만번으로 하였다.
도 41의 (C)에 반복 굽힘 시험 전의 표시 사진(Before bending test)을 나타내고, 도 41의 (D)에 반복 굽힘 시험 후의 표시 사진(After bending test)을 나타내었다. 도 41의 (C), (D)에 나타낸 바와 같이, Bended portion은 표시 영역을 포함한다. 곡률 반경 2mm로 10만번 반복하여 구부린 후에도, 구부린 것에 기인한 표시 불량은 확인되지 않고, 정상적으로 발광하는 것이 확인되었다.
(실시예 10)
본 실시예에서는, 본 발명의 일 형태를 적용하여 플렉시블 OLED 디스플레이를 제작한 결과에 대하여 설명한다.
<플렉시블 OLED 디스플레이의 제작>
본 실시예에서 제작한 플렉시블 OLED 디스플레이는 표시 영역이 대각선 8.34인치, 유효 화소 수가 7680×4320(8K4K), 정세도가 1058ppi, 화소 크기가 24μm×24μm인 액티브 매트릭스형 유기 EL 디스플레이이다. 플렉시블 OLED 디스플레이에는 스캔 드라이버가 내장되어 있고, 소스 드라이버 IC가 외장되어 있다.
트랜지스터에는 CAC-OS를 사용한 TGSA(Top Gate Self Align)형 트랜지스터를 적용하였다.
발광 소자에는 백색의 광을 나타내는 탠덤(적층)형 유기 EL 소자를 사용하였다. 발광 소자는 톱 이미션 구조이고, 발광 소자의 광은 컬러 필터를 통하여 디스플레이 외부에 추출된다.
본 실시예의 플렉시블 OLED 디스플레이의 제작 방법에서는, 트랜지스터 등이 형성된 제작 기판과 컬러 필터 등이 형성된 제작 기판을 접합시키고 두 번의 박리 공정을 수행함으로써, 필름 기판으로 트랜지스터 및 컬러 필터 등을 전치하였다. 본 실시예에서는, 트랜지스터 등이 형성된 제작 기판의 박리 공정에 본 발명의 일 형태를 적용하였다. 구체적으로는, 제작 기판 위에 금속 화합물층 및 수지층(폴리이미드막)을 개재하여 트랜지스터, 발광 소자 등을 형성하였다. 한편, 컬러 필터 등이 형성된 제작 기판의 박리 공정에는 무기 박리층(산화 텅스텐막)을 사용하였다.
본 실시예에서 제작한 플렉시블 OLED 디스플레이의 표시 결과를 도 43에 나타내었다. 도 43에 나타낸 바와 같이, 레이저 조사에 의한 박리에 기인한 표시 불량은 확인되지 않고, 정상적으로 발광하는 것이 확인되었다.
10: 영역
11: 영역
14: 제작 기판
20: 금속 화합물층
23: 수지층
26: 선상 빔
27: 가공 영역
55: 레이저 광
56: 적층체
56a: 피박리체
56b: 지지체
57a: 제 1 층
57b: 제 2 층
58: 제작 기판
59: 적층체
101: 제작 기판
101a: 제작 기판
101b: 제작 기판
102: 금속층
102a: 금속층
103: 금속 산화물을 포함하는 층
103a: 금속 산화물을 포함하는 층
104: 금속 질화물층
105: 금속 화합물층
105a: 금속 화합물층
105b: 금속 화합물층
110: 플라스마
111: 제 1 화합물층
111a: 제 1 화합물층
112: 제 2 화합물층
112a: 제 2 화합물층
113: 제 3 화합물층
113a: 제 3 화합물층
122: 제 1 층
122a: 제 1 층
123: 수지층
123a: 수지층
123b: 수지층
135: 기능층
141: 절연층
145: 접착층
146: 기판
153: 기구
154: 영역
155: 레이저 광
156: 가공 영역
157: 액체 공급 기구
158: 이물질
159: 영역
160: 발광 소자
161: 제 1 전극
162: EL층
163: 제 2 전극
165: 절연층
167: 절연층
171: 도전층
172: 보조 배선
173: 도전층
174: 접착층
175: 기판
176: 접착층
177: 기판
178: 절연층
181: 도전층
182: 도전층
183: 도전층
184: 절연층
185: 절연층
191: 절연층
195: 접착층
196: 오버 코트
197: 착색층
198: 차광층
201: 도전층
202: 절연층
203a: 도전층
203b: 도전층
204: 반도체층
204a: 채널 영역
204b: 저저항 영역
205: 도전층
206: 절연층
207: 절연층
208: 절연층
209: 절연층
210: 트랜지스터
211: 절연층
212: 절연층
213: 절연층
214a: 채널 영역
214b: 저저항 영역
214c: LDD 영역
220: 트랜지스터
224: 반도체층
225: 불순물 반도체층
226: 절연층
230: 트랜지스터
240: 트랜지스터
600: 테이프
601: 지지체
602: 테이프 릴
604: 방향 전환 롤러
606: 가압 롤러
606a: 원통
606b: 원기둥
607: 방향 전환 롤러
609: 캐리어 플레이트
610: 레이저 조사 유닛
610a: 레이저 광
610b: 레이저 광
610c: 레이저 광
610d: 레이저 광
610e: 선상 빔
613: 릴
614: 건조 기구
617: 롤러
620: 이오나이저
630: 기판 반전 유닛
631: 가이드 롤러
632: 가이드 롤러
633: 가이드 롤러
634: 가이드 롤러
635: 광학계
639: 이오나이저
640: 가공 영역
641: 기판 로드 카세트
642: 기판 언로드 카세트
643: 반송 롤러
644: 반송 롤러
645: 반송 롤러
646: 반송 롤러
650: 미러
659: 액체 공급 기구
660: 엑시머 레이저 장치
665: 가이드 롤러
666: 가이드 롤러
670: 분리 테이프
671: 지지체
672: 테이프 릴
673: 릴
674: 가이드 롤러
675: 가압 롤러
676: 방향 전환 롤러
677: 가이드 롤러
678: 가이드 롤러
679: 가이드 롤러
680: 렌즈
683: 릴
7000: 표시부
7100: 텔레비전 장치
7101: 하우징
7103: 스탠드
7111: 리모트 컨트롤러
7200: 노트북형 퍼스널 컴퓨터
7211: 하우징
7212: 키보드
7213: 포인팅 디바이스
7214: 외부 접속 포트
7300: 디지털 사이니지
7301: 하우징
7303: 스피커
7311: 정보 단말기
7400: 디지털 사이니지
7401: 기둥
7411: 정보 단말기
9000: 하우징
9001: 표시부
9003: 스피커
9005: 조작 키
9006: 접속 단자
9007: 센서
9008: 마이크로폰
9055: 힌지
9200: 휴대 정보 단말
9201: 휴대 정보 단말
9202: 휴대 정보 단말

Claims (25)

  1. 반도체 장치의 제작 방법으로서,
    기판 위에 제 1 재료층과 제 2 재료층을 적층하여 형성하는 공정, 및
    상기 제 1 재료층과 상기 제 2 재료층을 분리하는 공정을 갖고,
    상기 제 2 재료층은 상기 제 1 재료층을 개재하여 상기 기판 위에 형성되고,
    상기 제 1 재료층은 상기 제 2 재료층과 접하는 제 1 화합물층과, 상기 제 1 화합물층보다 상기 기판 측에 위치하는 제 2 화합물층을 갖고,
    상기 제 1 화합물층은 상기 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이고,
    상기 제 2 화합물층은 상기 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이고,
    상기 제 2 재료층은 수지를 갖고,
    상기 분리하는 공정에서는 상기 제 1 재료층과 상기 제 2 재료층의 계면 또는 상기 계면 근방에 광이 조사됨으로써, 상기 제 1 재료층과 상기 제 2 재료층이 분리하는, 반도체 장치의 제작 방법.
  2. 반도체 장치의 제작 방법으로서,
    기판 위에 제 1 재료층을 형성하는 공정,
    상기 제 1 재료층 위에 제 2 재료층을 형성하는 공정,
    상기 제 1 재료층과 상기 제 2 재료층을 적층한 상태로 가열하는 공정, 및
    상기 제 1 재료층과 상기 제 2 재료층을 분리하는 공정을 갖고,
    상기 가열하는 공정에서는 상기 제 1 재료층에 상기 제 2 재료층과 접하는 제 1 화합물층과, 상기 제 1 화합물층보다 상기 기판 측에 위치하는 제 2 화합물층이 형성되고,
    상기 제 1 화합물층은 상기 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이고,
    상기 제 2 화합물층은 상기 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이고,
    상기 제 2 재료층은 수지를 갖고,
    상기 분리하는 공정에서는 상기 제 1 재료층과 상기 제 2 재료층의 계면 또는 상기 계면 근방에 광이 조사됨으로써, 상기 제 1 재료층과 상기 제 2 재료층이 분리하는, 반도체 장치의 제작 방법.
  3. 반도체 장치의 제작 방법으로서,
    기판 위에 제 1 재료층을 형성하는 공정,
    상기 제 1 재료층을 제 1 온도에서 가열하는 공정,
    상기 제 1 온도에서 가열된 상기 제 1 재료층 위에 제 2 재료층을 형성하는 공정,
    상기 제 1 재료층과 상기 제 2 재료층을 적층한 상태로 제 2 온도에서 가열하는 공정, 및
    상기 제 1 재료층과 상기 제 2 재료층을 분리하는 공정을 갖고,
    상기 제 1 온도는 상기 제 2 온도보다 높은 온도이고,
    상기 제 1 온도에서 가열하는 공정에서는 상기 제 1 재료층에 상기 제 2 재료층과 접하는 제 1 화합물층과, 상기 제 1 화합물층보다 상기 기판 측에 위치하는 제 2 화합물층이 형성되고,
    상기 제 1 화합물층은 상기 제 1 재료층에 포함되는 층 중, 산소가 가장 많이 포함되는 층이고,
    상기 제 2 화합물층은 상기 제 1 재료층에 포함되는 층 중, 질소가 가장 많이 포함되는 층이고,
    상기 제 2 재료층은 수지를 갖고,
    상기 분리하는 공정에서는 상기 제 1 재료층과 상기 제 2 재료층의 계면 또는 상기 계면 근방에 광이 조사됨으로써, 상기 제 1 재료층과 상기 제 2 재료층이 분리하는, 반도체 장치의 제작 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 재료층은 상기 제 2 화합물층보다 상기 기판 측에 위치하는 제 3 화합물층을 갖는, 반도체 장치의 제작 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광은 180nm 이상 450nm 이하의 파장을 갖는, 반도체 장치의 제작 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광은 308nm 또는 그 근방의 파장을 갖는, 반도체 장치의 제작 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광은 레이저 장치를 사용하여 조사되는, 반도체 장치의 제작 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광은 선상 레이저 장치를 사용하여 조사되는, 반도체 장치의 제작 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광의 에너지 밀도는 300mJ/cm2 이상 360mJ/cm2 이하인, 반도체 장치의 제작 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판, 상기 제 1 재료층, 및 상기 제 2 재료층의 적층 구조의 상기 광의 흡수율은 80% 이상 100% 이하인, 반도체 장치의 제작 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 재료층은 타이타늄, 몰리브데넘, 알루미늄, 텅스텐, 실리콘, 인듐, 아연, 갈륨, 탄탈럼, 및 주석 중 하나 또는 복수를 갖는, 반도체 장치의 제작 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 화합물층은 산화 타이타늄을 갖고,
    상기 제 2 화합물층은 질화 타이타늄 또는 산질화 타이타늄을 갖는, 반도체 장치의 제작 방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 재료층은 두께가 0.1μm 이상 5μm 이하의 영역을 갖는, 반도체 장치의 제작 방법.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 재료층은 폴리이미드 수지 또는 아크릴 수지를 갖는, 반도체 장치의 제작 방법.
  15. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 재료층은 파장 450nm 이상 700nm 이하인 범위의 광의 투과율의 평균값이 70% 이상인, 반도체 장치의 제작 방법.
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 분리하는 공정은 분리 계면에 액체를 공급하면서 수행하는, 반도체 장치의 제작 방법.
  17. 제 16 항에 있어서,
    상기 액체는 물을 포함하는, 반도체 장치의 제작 방법.
  18. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 재료층의 표면에 플라스마 처리를 수행하는 공정과,
    상기 플라스마 처리가 수행된 상기 제 1 재료층을 섬 형상으로 가공하는 공정을 갖고,
    상기 제 2 재료층은 상기 섬 형상으로 가공된 상기 제 1 재료층의 단부를 덮도록 형성되는, 반도체 장치의 제작 방법.
  19. 제 18 항에 있어서,
    상기 플라스마 처리에서는 산소 또는 수증기 중 한쪽 또는 양쪽을 포함하는 분위기에, 상기 제 1 재료층의 표면을 노출시키는, 반도체 장치의 제작 방법.
  20. 반도체 장치로서,
    기판, 접착층, 수지층, 및 기능층을 이 순서대로 적층하여 갖고,
    상기 기능층은 트랜지스터를 갖고,
    상기 수지층의 상기 접착층 측의 면에 대하여 수행하는 표면 분석에서 타이타늄이 검출되는, 반도체 장치.
  21. 제 20 항에 있어서,
    상기 표면 분석은 비행 시간형 이차 이온 질량 분석법을 사용하여 수행되는, 반도체 장치.
  22. 제 20 항에 있어서,
    상기 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고,
    상기 수지층은 폴리이미드 수지를 갖는, 반도체 장치.
  23. 제 20 항에 있어서,
    상기 트랜지스터는 채널 형성 영역에 수소화 비정질 실리콘을 갖고,
    상기 수지층은 아크릴 수지를 갖는, 반도체 장치.
  24. 제 20 항에 있어서,
    상기 트랜지스터는 채널 형성 영역에 폴리실리콘을 갖고,
    상기 수지층은 폴리이미드 수지를 갖는, 반도체 장치.
  25. 제 20 항에 있어서,
    상기 기판은 가요성을 갖는, 반도체 장치.
KR1020197030048A 2017-03-16 2018-03-06 반도체 장치의 제작 방법 및 반도체 장치 KR102561983B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2017-050894 2017-03-16
JP2017050894 2017-03-16
JP2017098999 2017-05-18
JPJP-P-2017-098999 2017-05-18
PCT/IB2018/051417 WO2018167602A1 (ja) 2017-03-16 2018-03-06 半導体装置の作製方法、及び半導体装置

Publications (2)

Publication Number Publication Date
KR20190126392A true KR20190126392A (ko) 2019-11-11
KR102561983B1 KR102561983B1 (ko) 2023-08-01

Family

ID=63523616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030048A KR102561983B1 (ko) 2017-03-16 2018-03-06 반도체 장치의 제작 방법 및 반도체 장치

Country Status (6)

Country Link
US (2) US11133491B2 (ko)
JP (1) JP7005592B2 (ko)
KR (1) KR102561983B1 (ko)
CN (1) CN110520962B (ko)
DE (1) DE112018001348T5 (ko)
WO (1) WO2018167602A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7128208B2 (ja) 2017-12-12 2022-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN108803928B (zh) * 2018-06-05 2020-06-19 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN109059436B (zh) * 2018-06-14 2021-01-26 京东方科技集团股份有限公司 干燥箱及其控制方法、有机电致发光器件的制备方法
CN112126896A (zh) * 2020-09-27 2020-12-25 吉林大学 一种低温制备c轴结晶igzo薄膜的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062841A (ko) * 1999-03-12 2000-10-25 다케다 마사토시 폴리이미드/금속 적층물, 및 이를 사용하는 전기/전자장치 기재, 자기 기록 기재, 태양 전지 기재, 항공 우주재료용 피복 필름 및 막 저항 부재
JP2002083966A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 薄膜トランジスタの製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
KR20140039955A (ko) * 2012-09-25 2014-04-02 가부시끼가이샤 도시바 표시 장치 및 그 제조 방법
JP2014197529A (ja) * 2012-11-29 2014-10-16 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置
JP2015223823A (ja) 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP2003229562A (ja) 2002-02-05 2003-08-15 Sony Corp 半導体装置、その製造方法及び半導体製造装置
JP4916680B2 (ja) 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP5288581B2 (ja) 2006-03-03 2013-09-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP2013239650A (ja) 2012-05-16 2013-11-28 Tokyo Ohka Kogyo Co Ltd 支持体分離方法および支持体分離装置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5960626B2 (ja) * 2013-03-08 2016-08-02 富士フイルム株式会社 薄膜トランジスタを備えた半導体装置の製造方法
KR101692351B1 (ko) * 2013-11-27 2017-01-03 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
JP6473931B2 (ja) 2014-05-29 2019-02-27 パナソニックＩｐマネジメント株式会社 支持基板付き樹脂基板、及び、その製造方法、並びに、その樹脂基板を用いた電子デバイス
KR102368997B1 (ko) * 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
US9397001B2 (en) 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
JP6462440B2 (ja) * 2015-03-18 2019-01-30 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062841A (ko) * 1999-03-12 2000-10-25 다케다 마사토시 폴리이미드/금속 적층물, 및 이를 사용하는 전기/전자장치 기재, 자기 기록 기재, 태양 전지 기재, 항공 우주재료용 피복 필름 및 막 저항 부재
JP2002083966A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 薄膜トランジスタの製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
KR20140039955A (ko) * 2012-09-25 2014-04-02 가부시끼가이샤 도시바 표시 장치 및 그 제조 방법
JP2014197529A (ja) * 2012-11-29 2014-10-16 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置
JP2015223823A (ja) 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法

Also Published As

Publication number Publication date
KR102561983B1 (ko) 2023-08-01
JPWO2018167602A1 (ja) 2020-05-14
US11133491B2 (en) 2021-09-28
CN110520962B (zh) 2023-11-21
CN110520962A (zh) 2019-11-29
DE112018001348T5 (de) 2019-11-21
US11856836B2 (en) 2023-12-26
JP7005592B2 (ja) 2022-01-21
WO2018167602A1 (ja) 2018-09-20
US20220013754A1 (en) 2022-01-13
US20200067027A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
KR102425705B1 (ko) 반도체 장치의 제작 방법
KR102561983B1 (ko) 반도체 장치의 제작 방법 및 반도체 장치
KR102554691B1 (ko) 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판
JP6874071B2 (ja) フレキシブルデバイスの作製方法
KR102410929B1 (ko) 반도체 장치의 제작 방법
JP7005246B2 (ja) 半導体装置の作製方法
KR20170115437A (ko) 박리 방법 및 플렉시블 디바이스의 제작 방법
JP7004452B2 (ja) 半導体装置の作製方法
JP2022070953A (ja) 表示装置
JP7128208B2 (ja) 半導体装置の作製方法
JP7464524B2 (ja) 発光装置、発光モジュール、電子機器、及び発光装置の作製方法
JP6910178B2 (ja) 半導体装置、及び半導体装置の作製方法
JP2020161482A (ja) 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant