KR20190097883A - 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치 - Google Patents

리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치 Download PDF

Info

Publication number
KR20190097883A
KR20190097883A KR1020180017840A KR20180017840A KR20190097883A KR 20190097883 A KR20190097883 A KR 20190097883A KR 1020180017840 A KR1020180017840 A KR 1020180017840A KR 20180017840 A KR20180017840 A KR 20180017840A KR 20190097883 A KR20190097883 A KR 20190097883A
Authority
KR
South Korea
Prior art keywords
dumbbell
package
tool
semiconductor package
reflow
Prior art date
Application number
KR1020180017840A
Other languages
English (en)
Other versions
KR102471274B1 (ko
Inventor
김태건
정정래
이법룡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180017840A priority Critical patent/KR102471274B1/ko
Priority to US16/058,227 priority patent/US10833046B2/en
Priority to CN201910095610.7A priority patent/CN110164783B/zh
Publication of KR20190097883A publication Critical patent/KR20190097883A/ko
Application granted granted Critical
Publication of KR102471274B1 publication Critical patent/KR102471274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0408—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work for planar work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0426—Fixtures for other work
    • B23K37/0435—Clamps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0426—Fixtures for other work
    • B23K37/0435—Clamps
    • B23K37/0443—Jigs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75621—Holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

스택 툴은 리플로우를 위한 반도체 패키지가 안착되는 복수 개의 패키지 안착 영역을 구비하는 하부 지그와, 하부 지그의 상부에 안착되며 패키지 안착 영역에 대응되는 형상이며 반도체 패키지가 삽입되는 패키지 지지 홀을 구비하는 중간 지그 및 중간 지그의 상부에 위치하는 덤벨 본체와 덤벨 본체의 하면에서 하부 방향으로 돌출되며 반도체 패키지의 상면과 접촉되는 돌출 지지부 및 덤벨 본체의 상면에서 상기 반도체 패키지의 상면과 대응되는 영역에만 하부 방향으로 형성되는 상부 홈을 구비하는 상부 덤벨을 포함하며, 리플로우 장치는 상기의 스택 툴을 포함할 수 있다.

Description

리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치{Stack Tool for reflow and Stack Apparatus having the Same}
본 개시의 실시예들은 반도체 패키지의 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치에 관한 것이다.
반도체 패키지는 적어도 하나의 반도체 칩과 패키지 기판이 적층되어 형성된다. 반도체 패키지는 패키지 기판의 하부와 상부에 각각 반도체 칩이 결합되어 형성될 수 있다. 패키지 기판은 PCB 기판과 같은 기판 본체에 솔더 범프 또는 솔더 볼이 결합되어 형성될 수 있다. 반도체 칩과 패키지 기판은 리플로우 공정을 통하여 서로 결합된다.
리플로우 공정은 반도체 칩의 패드와 패키지 기판의 솔더 범프를 접촉시킨 상태에서 소정의 열을 가하여 솔더 범프를 용융시켜 패드와 결합시키는 공정이다. 리플로우 공정은 하부 지그의 상부에 반도체 칩과 패키지 기판을 안착시키고 패키지 기판의 상부에 덤벨을 안착시킨 후에 열을 가하여 진행될 수 있다.
덤벨은 열 가열중에 패키지 기판이 반도체 칩에 잘 접촉되도록 가압하는 작용을 한다. 덤벨은 열 가열이 종료된 후에 패키지 기판으로부터 분리된다. 덤벨은 패키지 기판이 충분히 냉각된 상태에서 분리되어야 한다. 패키지 기판이 충분히 냉각되지 않는 경우에, 덤벨을 분리하는 과정에서 패키지 기판과 반도체 칩이 부분적으로 분리되거나 패키지 기판의 변형을 초래하여 반도체 패키지의 신뢰성을 저하시킬 수 있다. 또한, 덤벨이 충분히 냉각되는 시간을 부여하는 경우에, 리플로우 공정 시간이 증가되며 후공정이 지연될 수 있다.
본 개시의 실시예들은 반도체 패키지의 신뢰성을 향상시키는 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치를 제공한다.
본 개시의 일 실시예들에 따른 리플로우를 위한 스택 툴은 리플로우를 위한 반도체 패키지가 안착되는 복수 개의 패키지 안착 영역을 구비하는 하부 지그와, 상기 하부 지그의 상부에 안착되며, 상기 패키지 안착 영역에 대응되는 형상이며 상기 반도체 패키지가 삽입되는 패키지 지지 홀을 구비하는 중간 지그 및 상기 중간 지그의 상부에 위치하는 덤벨 본체와, 상기 덤벨 본체의 하면에서 하부 방향으로 돌출되며 상기 반도체 패키지의 상면과 접촉되는 돌출 지지부 및 상기 덤벨 본체의 상면에서 상기 반도체 패키지의 상면과 대응되는 영역에만 하부 방향으로 형성되는 상부 홈을 구비하는 상부 덤벨을 포함할 수 있다.
본 개시의 일 실시예들에 따른 리플로우를 위한 스택 툴은 리플로우를 위한 반도체 패키지가 안착되는 복수 개의 패키지 안착 영역을 구비하는 하부 지그와, 상기 패키지 안착 영역에 대응되는 형상이며, 상기 반도체 패키지가 삽입되는 패키지 지지 홀을 구비하는 중간 지그 및 상기 중간 지그의 상부에 위치하는 덤벨 본체와, 상기 덤벨 본체의 하면에서 하부 방향으로 돌출되며 상기 반도체 패키지의 상면과 접촉되는 돌출 지지부를 구비하는 상부 덤벨을 포함하며, 상기 덤벨 본체는 상기 반도체 패키지의 상면과 대응되는 영역이 다른 영역과 대비하여 체적이 감소될 수 있다.
본 개시의 일 실시예들에 따른 리플로우 장치는 상기에 기재된 스택 툴과, 일측과 타측에 툴 유입구와 툴 유출구를 구비하며, 내부로 이송되는 상기 스택 툴의 리플로우 공정을 수행하는 공간을 제공하는 공정 챔버 및 상기 툴 유입구를 통하여 상기 스택 툴을 상기 공정 챔버의 내부로 이송하며, 리플로우 공정 후에 상기 툴 유출구를 통하여 상기 스택 툴을 상기 공정 챔버의 외부로 이송하는 이송 수단을 포함할 수 있다.
본 개시의 실시예들에 따르면, 상부 덤벨의 열 방출 효율을 증가시켜 중간 패키지 기판을 신속하게 냉각시킴으로써 중간 패키지 기판이 반도체 칩으로부터 분리되거나 변형되는 것을 방지하여 반도체 패키지의 신뢰성을 증가시킬 수 있다.
또한, 본 개시의 실시예들에 따르면, 상부 덤벨을 중간 패키지 기판으로부터 분리하는 시간을 감소시켜 리플로우 공정 시간을 단축하고 생산 효율을 증가시킬 수 있다.
도 1a은 본 개시의 일 실시예에 따른 리플로우를 위한 스택 툴에 의하여 제조되는 반도체 패키지의 수직 단면도이다.
도 1b는 도 1a의 하부 반도체 칩과 패키지 기판의 리플로우 공정을 도시한 개략도이다.
도 2는 본 개시의 일 실시예에 따른 리플로우를 위한 스택 툴의 분해 사시도이다.
도 3는 도 2의 A-A에 대한 수직 단면도이다.
도 4는 도 2의 상부 덤벨의 저면도이다.
도 5는 도 4의 B-B에 대한 수직 단면도이다.
도 6은 본 개시의 다른 실시예에 따른 스택 툴의 상부 덤벨에 대한 사시도이다.
도 7은 도 6의 C-C에 대한 수직 단면도이다.
도 8은 본 개시의 다른 실시예에 따른 스택 툴의 상부 덤벨에 대한 도 7에 대응되는 수직 단면도이다.
도 9는 본 개시의 일 실시예에 따른 리플로우 장치의 수직 단면도이다.
도 10은 도 9의 리플로우 장치에 사용되는 보텍스 튜브의 수직 단면도이다.
도 11은 본 개시의 다른 실시예에 따른 리플로우 장치의 수직 단면도이다.
도 12는 본 개시의 실시예들에 따른 스택 툴의 냉각 효율을 측정한 그래프이다.
이하에서, 본 개시의 실시예들에 따른 리플로우를 위한 스택 툴과 이를 포함하는 리플로우 장치에 대하여 설명한다.
먼저, 본 개시의 실시예에 따른 스택 툴이 사용되는 반도체 패키지의 리플로우 공정에 대하여 설명한다.
도 1a은 본 개시의 일 실시예에 따른 리플로우를 위한 스택 툴에 의하여 제조되는 반도체 패키지의 수직 단면도이다. 도 1b는 도 1a의 하부 반도체 칩과 패키지 기판의 리플로우 공정을 도시한 개략도이다.
반도체 패키지(10)는, 도 1a를 참조하면, 하부 반도체 패키지(11) 및 중간 패키지 기판(13)을 포함한다. 반도체 패키지(10)는 상부 반도체 패키지(15)를 포함할 수 있다. 하부 반도체 패키지(11)는 하부 패키지 기판(11a)과 하부 반도체 칩(11b) 및 하부 몰딩(11c)을 포함할 수 있다. 하부 패키지 기판(11a)은 하면에 결합되는 하부 볼(11d) 및 상면에 형성되고 하부 몰딩(11c)을 통하여 노출되는 하부 패드(11e)를 구비할 수 있다. 하부 반도체 칩(11b)은 별도의 연결 볼(11f)을 통하여 하부 반도체 기판에 본딩될 수 있다. 중간 패키지 기판(13)은 기판 본체(13a)의 하면에 결합되는 중간 범프(13b)와 상면에 형성되는 중간 패드(13c)를 구비할 수 있다. 중간 패키지 기판(13)은 인터포우저 기판(interposer PCB)일 수 있다. 상부 반도체 패키지(15)는 상부 패키지 기판(15a)과 상부 반도체 칩(15b) 및 상부 몰딩(15c)을 포함할 수 있다. 상부 패키지 기판(150a)은 기판의 하면에 결합되는 상부 볼(15d)을 구비할 수 있다. 상부 반도체 칩(15b)은 별도의 본딩 와이어(15e)를 통하여 상부 반도체 기판(15a)에 본딩될 수 있다. 중간 패키지 기판(13)은 중간 범프(13b)가 하부 패키지 기판(11)의 하부 패드(11e)에 접촉되도록 하부 반도체 패키지(11)의 상부에 적층된다.
리플로우 공정은, 도 1b를 참조하면, 중간 패키지 기판(13)의 중간 범프(13b)를 하부 패키지 기판(11a)의 하부 패드(11e)에 솔더링하는 공정이다. 리플로우 공정은 상하로 적층된 하부 반도체 패키지(11)와 중간 패키지 기판(13)에 대략 250℃로 가열된 공기를 분사하여 중간 범프(13b)를 용융시켜 하부 패드(11e)에 솔더링(soldering)시키는 공정이다. 리플로우 공정은 상하로 적층된 하부 반도체 패키지(11)와 중간 패키지 기판(13)을 스택 툴에 장착하여 이동시키며 진행된다. 한편, 리플로우 공정은 반도체 패키지(10)를 제조하는 과정에서 일반적으로 진행되는 공정이며, 다양한 구조의 반도체 패키지에 대하여 적용될 수 있다. 따라서, 리플로우 공정은 도 1a 및 도 1b에 도시된 반도체 패키지(10) 외에도 다양한 구조의 반도체 패키지에 적용될 수 있다. 상부 반도체 패키지(15)는 상부 볼(15d)이 중간 패키지 기판(13)의 중간 패드(13c)에 접촉되도록 중간 패키지 기판(13)의 상부에 적층된다. 상부 반도체 패키지(15)의 상부 볼(15d)은 리플로우 공정에 의하여 중간 패키지 기판(13)의 중간 패드(13c)에 솔더링된다.
다음은, 본 개시의 일 실시예에 따른 리플로우를 위한 스택 툴에 대하여 설명한다.
도 2는 본 개시의 일 실시예에 따른 리플로우를 위한 스택 툴의 분해 사시도이다. 도 3은 도 2의 A-A에 대한 수직 단면도이다. 도 4는 도 2의 상부 덤벨의 저면도이다. 도 5는 도 4의 B-B에 대한 수직 단면도이다.
도 2에서는 반도체 패키지(10)가 생략된 상태이며, 도 4에서는 반도체 패키지(10)가 안착된 상태이다, 도 4에서 반도체 패키지(10)는 1개 일 수 있으며, 복수 개일 수 있다. 이하에서는, 도 1b의 리플로우 공정에 도시된 하부 반도체 패키지(11)와 중간 패키지 기판(13)이 결합된 상태를 반도체 패키지로 언급한다.
본 개시의 일 실시예에 따른 리플로우를 위한 스택 툴(100)은, 도 2 내지 도 5를 참조하면, 하부 지그(110)와 중간 지그(120) 및 상부 덤벨(130)을 포함하여 형성될 수 있다. 스택 툴(100)은 하부 지그(110)와 중간 지그(120) 및 상부 덤벨(130)이 하부로부터 순차적으로 적층되어 반도체 패키지(10)가 수용되는 공간을 형성한다. 스택 툴(100)은 하부 지그(110)의 상부에 반도체 패키지(10)를 안착시키고, 중간 지그(120)로 반도체 패키지(10)의 측부를 지지하며, 상부 덤벨(130)로 반도체 패키지(10)의 상부를 가압한다. 하부 지그(110)와 중간 지그(120)는 리플로우 공정 동안에서 하부 반도체 패키지(11)와 중간 패키지 기판(13)의 결합 상태를 유지시킨다. 상부 덤벨(130)은 중간 패키지 기판(13)의 상면을 자체 하중으로 가압하여 하부 반도체 패키지(11)와 중간 패키지 기판(13)의 접촉 상태를 유지시킨다.
하부 지그(110)는 패키지 안착 영역(111)을 포함한다. 하부 지그(110)는 하부 관통 홀(112)을 더 포함할 수 있다. 하부 지그(110)는 소정 두께를 갖는 대략 판상으로 형성될 수 있다. 하부 지그(110)는 스테인레스 스틸과 같은 내열성과 내부식성이 있는 재질로 형성될 수 있다. 하부 지그(110)는 상면에 반도체 패키지(10)를 안착시켜 지지할 수 있다.
패키지 안착 영역(111)은 리플로우 공정이 진행되는 반도체 패키지(10)의 수평 면적과 개수에 따라 적정한 면적으로 형성될 수 있다. 패키지 안착 영역(111)은 제 1 방향(x)으로 길이가 더 긴 직사각형 형성으로 형성될 수 있다. 패키지 안착 영역(111)은 복수 개로 형성되며, 제 1 방향(x)에 수직인 제 2 방향(y)으로 서로 이격되어 형성될 수 있다. 패키지 안착 영역(111)은 리플로우 공정이 진행되는 반도체 패키지(10)를 상면에 안착시켜 지지한다.
하부 관통 홀(112)은 패키지 안착 영역(111)의 상면에서 하면으로 관통하는 홀 형상으로 형성된다. 하부 관통 홀(112)은 복수 개로 형성되며 제 1 방향(x)으로 이격되어 형성될 수 있다. 하부 관통 홀(112)은 리플로우 공정 과정에서 외부로부터 공급되는 가열된 공기가 하부 반도체 패키지(11)의 하면으로 공급되도록 한다.
중간 지그(120)는 패키지 지지 홀(121)을 포함할 수 있다. 중간 지그(120)는 대략 판상으로 형성되며, 하부 지그(110)의 평면 형상에 대응되는 형상으로 형성될 수 있다. 중간 지그(120)는 스테인레스 스틸과 같은 내열성과 내부식성이 있는 재질로 형성될 수 있다. 중간 지그(120)는 하부 지그(110)의 상부에 안착되며 반도체 패키지(10)의 측부를 지지한다.
패키지 지지 홀(121)은 중간 지그(120)의 상면에서 하면으로 관통되어 형성된다. 패키지 지지 홀(121)은 패키지 안착 영역(111)의 평면 형상에 대응되는 형상으로 형성된다. 패키지 지지 홀(121)은 중간 지그(120)가 하부 지그(110)의 상부에 안착될 때 패키지 안착 영역(111)의 형성 위치에 대응되는 위치에 형성된다. 패키지 지지 홀(121)은 패키지 안착 영역(111)과 같이 복수 개로 형성되며, 제 2 방향(y)으로 이격되어 형성될 수 있다. 패키지 지지 홀(121)은 삽입되는 반도체 패키지(10)의 측부를 지지하여 리플로우 공정에서 반도체 패키지(10)가 이동되는 것을 방지할 수 있다.
상부 덤벨(130)은 덤벨 본체(131)와 돌출 지지부(132)와 상부 홈(133)과 상부 관통 홀(134)을 포함할 수 있다. 상부 덤벨(130)은 중간 지그(120)의 상부에 안착되면서 중간 패키지 기판(13)의 상면과 접촉하며, 자체 하중으로 중간 패키지 기판(13)을 가압하여 중간 패키지 기판(13)과 하부 반도체 패키지(11)의 접촉 상태를 유지시킨다. 상부 덤벨(130)은 스테인레스 스틸과 같은 내열성과 내부식성이 있는 재질로 형성될 수 있다. 덤벨 본체(131)와 돌출 지지부(132)는 일체로 형성될 수 있다. 덤벨 본체(131)와 돌출 지지부(132)는 하나의 블록으로부터 가공되어 형성될 수 있다.
상부 덤벨(130)은 가열된 공기에 의하여 자체가 가열되면서 리플로우에 필요한 열을 중간 패키지 기판(13)으로 공급한다. 상부 덤벨(130)은 가열된 공기를 반도체 패키지(10)에 직접 접촉시켜 반도체 패키지(10)가 가열되도록 한다. 상부 덤벨(130)은 리플로우 공정이 종료된 후에 중간 패키지 기판(13)으로부터 분리된다. 상부 덤벨(130)의 덤벨 본체(131)는 반도체 패키지(10)의 상면과 대응되는 영역이 다른 영역과 대비하여 체적이 감소되도록 형성될 수 있다. 보다 구체적으로는, 상부 덤벨(130)은 덤벨 본체(131)에서 반도체 패키지(10)의 상면과 대응되는 영역에만 상부 홈(133)이 형성될 수 있다. 상부 덤벨(130)의 덤벨 본체(131)는 중간 패키지 기판(13)과 접촉되는 영역에 대응되는 영역에서만 두께가 감소된다. 상부 덤벨(130)의 덤벨 본체(131)는 중간 패키지 기판(13)의 상부에 위치하는 영역에서만 체적이 감소된다. 따라서, 상부 덤벨(130)은 전체적인 강도를 유지하면서도, 반도체 패키지(10)와 접촉되는 영역에서 자체가 신속하게 냉각되면서 중간 패키지 기판(13)이 보다 신속하게 냉각되도록 한다.
덤벨 본체(131)는 소정 두께를 갖는 판상으로 형성된다. 덤벨 본체(131)는 반도체 패키지의 상면과 대응되는 영역이 다른 영역보다 상대적으로 작은 두께로 형성될 수 있다. 덤벨 본체(131)는 반도체 패키지의 상면과 대응되는 영역이 다른 영역에 대비하여 작은 체적으로 형성될 수 있다. 덤벨 본체(131)는 하부 지그(110) 또는 중간 지그(120)의 평면 형상에 대응되는 평면 형상으로 형성될 수 있다. 덤벨 본체(131)는 돌출 지지부(132)와 함께 중간 패키지 기판(13)을 자체 하중으로 가압할 수 있다.
돌출 지지부(132)는 덤벨 본체(131)의 하면에서 하부 방향으로 돌출되는 블록 형상으로 형성된다. 돌출 지지부(132)는 중간 지그(120)의 패키지 지지 홀(121)의 평면 형상에 대응되는 평면 형상으로 형성된다. 돌출 지지부(132)는 패키지 지지 홀(121)에 대응되는 개수로 형성될 수 있다. 돌출 지지부(132)는 패키지 지지 홀(121)과 동일하게 제 2 방향(y)으로 이격되어 형성될 수 있다. 돌출 지지부(132)는 중간 지그(120)의 패키지 홀에 삽입되어 중간 패키지 기판(13)의 상면에 접촉된다. 돌출 지지부(132)는 중간 패키지 기판(13)의 상면을 자체 하중으로 가압하여 리플로우 공정중에 중간 패키지 기판(13)이 하부 반도체 패키지(11)와 접촉 상태를 유지하도록 한다.
상부 홈(133)은 덤벨 본체(131)의 상면에서 하부 방향으로 홈 형상으로 형성된다. 상부 홈(133)은 바닥면이 평편한 홈 형상으로 형성될 수 있다. 상부 홈(133)은 덤벨 본체(131)의 두께보다 작은 깊이로 형성될 수 있다. 상부 홈은 덤벨 본체의 상면에서 반도체 패키지의 상면과 대응되는 영역에만 하부 방향으로 형성된다. 상부 홈은 덤벨 본체에서 반도체 패키지의 상부에 위치하는 영역에만 형성된다. 상부 홈은 반도체 패키지의 상부에 위치하는 영역에서의 덤벨 본체의 두께 또는 체적을 다른 영역에 대비하여 감소시킨다. 한편, 상부 홈(133)은 덤벨 본체(131)에서 돌출 지지부(132)가 형성되는 영역으로 연장되어 형성될 수 있다. 상부 홈은 전체가 일체로 형성될 수 있다. 예를 들면, 상부 홈(133)은 1개로 형성될 수 있다. 상부 홈(133)은 덤벨 본체(131)의 체적을 감소시켜 상부 덤벨(130) 자체의 냉각 속도를 증가시킬 수 있다. 따라서, 상부 덤벨(130)은 자체가 신속하게 냉각되면서 반도체 패키지(10)를 신속하게 냉각할 수 있다. 또한, 상부 홈(133)은 덤벨 본체(131)의 상면의 열 방출 면적을 증가시켜 상부 덤벨(130)의 냉각 속도를 증가시킬 수 있다.
상부 관통 홀(134)은 상부 홈(133)의 바닥면에서 돌출 지지부(132)의 하면으로 관통되는 홀 형상으로 형성된다. 상부 관통 홀(134)은 돌출 지지부(132)가 형성된 영역에 형성될 수 있다. 상부 관통 홀(134)은 복수 개가 돌출 지지부(132)에 제 1 방향(x)을 따라 이격되어 형성될 수 있다. 또한, 상부 관통 홀(134)은 돌출 지지부(132)와 마찬가지로 복수 개가 제 2 방향(y)으로 이격되어 형성될 수 있다. 상부 관통 홀(134)은 상부 홈(133)에 격자 형상으로 배열될 수 있다. 상부 관통 홀(134)은 스택 툴(100)의 상부로 공급되는 가열된 공기가 중간 패키지 기판(13)의 상면으로 유입되는 경로를 제공한다.
상부 관통 홀(134)은, 구체적으로 도시하지 않았지만, 상부 방향으로 갈수록 수평 단면적이 증가하는 형상으로 형성될 수 있다. 상부 관통 홀(134)이 원통 형상인 경우에, 상부 관통 홀(134)은 상부 방향으로 갈수록 직경이 증가하는 형상으로 형성될 수 있다. 상부 관통 홀(134)의 상부가 하부보다 수평 단면적이 큰 경우에, 스택 툴(100)의 냉각 과정에서 내부의 열이 보다 효율적으로 방출될 수 있다. 또한, 상부 덤벨(130)의 상부로 공급되는 기체가 보다 효율적으로 상부 관통 홀(134)을 통하여 반도체 기판의 상면과 접촉할 수 있다.
다음은 본 개시의 다른 실시예에 따른 스택 툴에 대하여 설명한다.
도 6은 본 개시의 다른 실시예에 따른 스택 툴의 상부 덤벨에 대한 사시도이다. 도 7은 도 6의 C-C에 대한 수직 단면도이다.
본 개시의 다른 실시예에 따른 스택 툴(200)은, 도 2 내지 도 5 및 도 6 내지 도 7을 참조하면, 하부 지그(110)와 중간 지그(120) 및 상부 덤벨(230)을 포함하여 형성될 수 있다. 본 개시의 또 다른 실시예에 따른 스택 툴(300)은 도 2 내지 도 5에 따른 스택 툴(100)과 대비하여 상부 덤벨(230)의 구조가 다르게 형성된다. 따라서, 이하에서 본 개시에서 다른 실시예에 따른 스택 툴(200)은 상부 덤벨(230)을 중심으로 설명한다. 또한, 스택 툴(200)은 도 2 내지 도 5에 따른 스택 툴(100)과 동일 또는 유사한 부분은 동일한 도면 부호를 사용하며, 여기서 상세한 설명을 생략한다.
상부 덤벨(230)은 덤벨 본체(131)와 돌출 지지부(132)와 상부 홈(133)과 상부 관통 홀(134) 및 상부 돌기(235)를 포함할 수 있다.
상부 돌기(235)는 삼각 기둥, 사각 기둥, 육각 기둥과 같은 다각형 기둥 형상으로 형성될 수 있다. 또한, 상부 돌기(235)는 원기둥 형상으로 형성될 수 있다. 상부 돌기(235)는 삼각 뿔, 사각 뿔, 육각 뿔과 같은 다각형 뿔 형상으로 형성될 수 있다. 상부 돌기(235)는 원뿔 형상으로 형성될 수 있다. 상부 돌기(235)는 덤벨 본체(131)의 상면과 상부 홈(133)의 바닥면을 포함하는 영역에 전체적으로 서로 이격되어 형성될 수 있다. 상부 돌기(235)는 상부 홈(133)의 깊이보다 낮은 높이로 형성될 수 있다. 상부 돌기(235)는 동일한 크기로 형성되거나, 적어도 일부가 다른 크기로 형성될 수 있다. 여기서 크기는 사각 기둥을 기준으로 폭 또는 높이를 의미할 수 있다.
상부 돌기(235)는 상부 덤벨(230)의 상면의 표면적으로 증가시켜 상부 덤벨(230)의 열 방출 특성을 향상시킬 수 있다. 따라서, 상부 덤벨(230)은 리플로우 공정이 끝난 후에 진행되는 냉각 과정에서 보다 신속하게 냉각될 수 있다.
다음은 본 개시의 다른 실시예에 따른 스택 툴에 대하여 설명한다.
도 8은 본 개시의 다른 실시예에 따른 스택 툴의 상부 덤벨에 대한 도 7에 대응되는 수직 단면도이다.
본 개시의 다른 실시예에 따른 스택 툴(300)은, 도 2 내지 도 5와 도 6 내지 도 7 및 도 8을 참조하면, 하부 지그(110)와 중간 지그(120) 및 상부 덤벨(330)을 포함하여 형성될 수 있다.
상부 덤벨(330)은 덤벨 본체(131)와 돌출 지지부(132)와 상부 홈(133)과 상부 관통 홀(134)과 상부 돌기(235) 및 상부 코팅층(336)을 포함할 수 있다.
상부 코팅층(336)은 그래핀(graphene), 탄소나노튜브(carbon nanotube)와 같이 열전도성이 높은 물질로 형성될 수 있다. 상부 코팅층(336)은 덤벨 본체(131)의 상면과 상부 홈(133)의 바닥면 및 상부 돌기(235)의 표면을 포함하는 영역에 전체적으로 형성될 수 있다. 상부 코팅층(336)은 그래핀 또는 탄소나노튜브로 형성되므로 상부 덤벨(330)의 상면의 표면적을 증가시키면서도 열 전달 특성을 저하시키지 않는다. 상부 코팅층(336)은 상부 덤벨(330)의 상면의 표면적을 증가시켜 상부 덤벨(330)의 열 방출 특성을 향상시킬 수 있다. 따라서, 상부 덤벨(330)은 리플로우 공정이 끝난 후에 진행되는 냉각 과정에서 보다 신속하게 냉각될 수 있다.
다음은, 본 개시의 일 실시예에 따른 스택 툴을 포함하는 리플로우 장치에 대하여 설명한다.
도 9는 본 개시의 일 실시예에 따른 리플로우 장치의 수직 단면도이다. 도 10은 도 9의 리플로우 장치에 사용되는 보텍스 튜브의 수직 단면도이다.
본 개시의 일 실시예에 따른 리플로우 장치(400)는, 도 9를 참조하면, 스택 툴(410)과 공정 챔버(420)와 이송 수단(430) 및 냉각 수단(440)을 포함하여 형성될 수 있다. 리플로우 장치(400)는 반도체 패키지(10)가 장착된 스택 툴(410)을 이송 수단(430)에 안착시켜 공정 챔버(420)로 이송한다. 리플로우 장치(400)는 스택 툴(410)을 공정 챔버(420)의 내부에서 리플로우 시킨 후에 공정 챔버(420)의 외부로 이송하고 냉각 수단(440)을 이용하여 스택 툴(410)을 냉각시킨다. 리플로우 장치(400)는 스택 툴(410)의 상부 덤벨(130)을 분리하고 반도체 패키지(10)를 꺼내어 다음 공정으로 이송한다. 리플로우 장치(400)는 공정 챔버(420)의 외부로 이송된 스택 툴(410)을 일정 시간 내에 냉각시켜 스택 툴(410)로부터 상부 덤벨(130)을 분리할 때 반도체 패키지(10)가 손상되거나 변형되지 않도록 한다. 예를 들면, 리플로우 장치(400)는 스택 툴(410)에서 상부 덤벨(130)을 분리할 때 반도체 패키지(10)의 중간 패키지 기판(13)이 함께 분리되거나, 중간 패키지 기판(13)이 변형되지 않도록 한다.
스택 툴(410)은 반도체 패키지(10)를 내부에 장착하여 리플로우 공정 과정에서 이송하는 수단이다. 스택 툴(410)은 도 2 내지 도 8의 실시예들에 따른 어느 하나의 스택 툴로 형성될 수 있다. 스택 툴(410)은 정해진 시간 내에 상부 덤벨(130)을 분리하는데 필요한 온도로 냉각될 수 있도록 형성될 수 있다. 여기서, 정해진 시간은 리플로우 공정 후에 다음 공정을 진행하는데 허용되는 시간일 수 있다. 예들 들면, 정해진 시간은 리플로우 공정이 종료된 후에 스택 툴(410)에서 상부 덤벨(130)을 분리하고 반도체 패키지(10)를 스택 툴(410)로부터 분리하여 다음 공정으로 이송하는데 허용되는 시간일 수 있다.
공정 챔버(420)는 내부가 중공이며, 일측과 타측에 각각 툴 유입구(421)와 툴 유출구(422)를 포함할 수 있다. 공정 챔버(420)는 내부로 이송되는 스택 툴(410)의 리플로우 공정을 수행하는 공간을 제공한다. 공정 챔버(420)는 내부로 이송되는 스택 툴(410)의 크기와 개수에 따라 적정한 내부 공간을 갖도록 형성될 수 있다. 공정 챔버(420)는 구체적으로 도시하지 않았지만 내부로 가열된 공기를 주입하는 공기 주입구 또는 내부에 위치하여 공기를 가열하는 가열 수단(미도시)을 포함할 수 있다. 또한 공정 챔버(420)는 내부의 가열된 공기를 유동시켜 내부 온도를 균일하게 하는 유동 수단(미도시)을 포함할 수 있다. 공정 챔버(420)는 리플로우 장치(400)에 사용되는 일반적인 챔버로 형성될 수 있다.
이송 수단(430)은 공정 챔버(420)의 외부에서 공정 챔버(420)의 툴 유입구(421)와 툴 유출구(422)를 관통하여 형성된다. 이송 수단(430)은 한 쌍의 풀리와 한 쌍의 풀리에 감긴 벨트로 형성될 수 있다. 이송 수단(430)은 체인 방식의 컨베이어 벨트로 형성될 수 있다. 이송 수단(430)은 무한 궤도를 형성할 수 있다. 이송 수단(430)은 스택 툴(410)을 툴 유입구(421)를 통하여 공정 챔버(420)의 내부로 이송하며, 리플로우 공정 후에 다시 툴 유출구(422)를 통하여 공정 챔버(420)의 외부로 이송한다. 이송 수단(430)은 공정 챔버(420)의 외부에서 스택 툴(410)을 냉각 수단(440)으로 이송한다.
냉각 수단(440)은 스택 툴(410)을 냉각하기 위한 기체를 분사하는 수단으로 형성될 수 있다. 냉각 수단(440)은 공기 또는 질소와 같은 불활성 가스를 분사할 수 있다. 냉각 수단(440)은 상온보다 냉각된 기체를 분사할 수 있다. 냉각 수단(440)은 기체를 분사하는 일반적인 수단으로 형성될 수 있다. 예를 들면, 냉각 수단(440)은 분사 노즐과 기체 공급관을 포함할 수 있다. 또한, 냉각 수단(440)은, 도 10을 참조하면, 분사 노들 대신에 보텍스 튜브를 포함하여 형성될 수 있다. 보텍스 튜브는 압축된 공기를 이용하여 냉각된 공기를 분사하는 장치이다. 냉각 수단(440)이 보텍스 튜브로 형성되는 경우에 기체를 냉각하기 위한 별도의 수단을 구비하지 않을 수 있다. 냉각 수단(440)은 공정 챔버(420)의 툴 유출구(422)의 후단에 위치하며, 이송 수단(430)에 의하여 이송되는 스택 툴(410)의 상부로 기체를 공급하여 스택 툴(410)의 상부를 냉각시킬 수 있다. 냉각 수단(440)은 스택 툴(410)의 상부 덤벨(130)로 기체를 분사하여 상부 덤벨(130)을 냉각시킬 수 있다.
냉각 수단(440)은, 도 11을 참조하면, 이송 수단(430)의 상측외에도 전측 양측 및 하측 방향의 적어도 한 방향에서 기체를 분사하도록 형성될 수 있다. 냉각 수단(440)이 복수 개로 위치하여 기체를 분사함으로써 스택 툴(410)을 보다 효과적으로 냉각할 수 있다. 냉각 수단(440)은 스택 툴(410)에 기체를 면 접촉시켜 스택 툴(410)을 보다 효율적으로 냉각시킬 수 있다.
다음은 본 개시의 일 실시예에 따른 스택 툴의 냉각 효율에 대한 평가 결과를 설명한다.
도 12는 본 개시의 실시예들에 따른 스택 툴의 냉각 효율을 측정한 그래프이다.
본 평가에서는 도 6의 스택 툴(이하 "제 1 스택 툴"이라 함)과 도 8의 스택 툴(이하 "제 2 스택 툴"이라 함)을 평가 대상으로 하였으며, 비교 대상으로 상부 홈이 형성되지 않은 일반적인 스택 툴(이하 "비교 스택 툴" 이라 함)을 사용하였다. 또한, 본 평가에서는 냉각 수단으로 보텍스 튜브를 사용한 리플로우 장치(이하 “보텍스 리플로우 장치”라 함)의 경우에 대하여도 평가하였다. 반도체 패키지는 하부 반도체 패키지의 상부에 패키지 기판이 적층되는 구조를 사용하였다.
본 평가에서는 공정 챔버에서 140℃로 가열된 스택 툴을 공정 챔버의 외부로 이송한 후에 시간대별로 온도 저하 정도를 측정하여 스택 툴의 냉각 효율을 평가하였다. 스택 툴은 내부에 반도체 패키지를 수용한 상태로 사용되었다. 리플로우 공정에서 반도체 패키지의 손상 없이 스택 툴의 상부 덤벨을 분리하기 위해서는 스택 툴이 125℃이하의 온도로 냉각되어야 한다. 반도체 패키지에 사용되는 솔더 볼은 그 성분과 제조사에 따라 리플로우 공정에서 용융 후에 응고되는 온도에 다소 차이가 있을 수 있다. 예를 들면, 대부분의 솔더 볼은 150℃ 정도에서 응고가 종료되지만, 일부 솔더 볼은 133℃에서 응고가 종료될 수 있다. 솔더 볼의 응고 온도가 133℃인 경우에 스택 툴이 125℃이하로 냉각되는 것이 필요하다. 스택 툴이 충분히 냉각되지 않은 상태에서 상부 덤벨을 분리하면. 상부 덤벨과 함께 중간 패키지 기판이 분리되거나 패키지 기판이 변형될 수 있다. 또한, 스택 툴은 리플로우 공정에서 대략 8초 이내에 125℃이하로 냉각되어야, 이후 공정에 차질을 주지 않는다.
도 12를 참조하면, 제 1 스택 툴은 공정 챔버의 외부로 이송된 후에 대략 6초 경과되면서 125℃로 냉각되었으며, 제 2 스택 툴은 4초가 경과되면서 125℃로 냉각되는 것을 확인할 수 있다. 제 1 스택 툴과 제 2 스택 툴은 필요로 하는 8초 이내에 125℃로 냉각되었으며, 반도체 패키지의 손상없이 상부 덤벨을 분리할 수 있다. 이에 비하여, 비교 스택 툴은 14초가 경과되면서 125℃로 냉각되는 것을 확인할 수 있다. 따라서, 비교 스택 툴은 14초가 경과되어야 상부 덤벨이 분리될 수 있으며, 공정 시간을 증가시키는 문제가 있다. 한편, 보텍스 리플로우 장치는 2초가 경과되면서 상부 덤벨을 분리할 수 있도록 한다.
이상, 첨부된 도면을 참조하여 본 개시에 따른 실시 예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 개시가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100, 200, 300: 스택 툴
110: 하부 지그
111: 패키지 안착 영역 112: 하부 관통 홀
120: 중간 지그 121: 패키지 지지 홀
130, 230, 330: 상부 덤벨
131: 덤벨 본체 132: 돌출 지지부
133: 상부 홈 134: 상부 관통 홀
235: 상부 돌기 336: 상부 코팅층
400: 리플로우 장치
410: 스택 툴 420: 공정 챔버
430: 이송 수단 440: 냉각 수단

Claims (20)

  1. 리플로우를 위한 반도체 패키지가 안착되는 복수 개의 패키지 안착 영역을 구비하는 하부 지그와,
    상기 하부 지그의 상부에 안착되며, 상기 패키지 안착 영역에 대응되는 형상이며 상기 반도체 패키지가 삽입되는 패키지 지지 홀을 구비하는 중간 지그 및
    상기 중간 지그의 상부에 위치하는 덤벨 본체와, 상기 덤벨 본체의 하면에서 하부 방향으로 돌출되며 상기 반도체 패키지의 상면과 접촉되는 돌출 지지부 및 상기 덤벨 본체의 상면에서 상기 반도체 패키지의 상면과 대응되는 영역에만 하부 방향으로 형성되는 상부 홈을 구비하는 상부 덤벨을 포함하는 스택 툴.
  2. 제 1 항에 있어서,
    상기 덤벨 본체와 돌출 지지부는 일체로 형성되는 스택 툴.
  3. 제 1 항에 있어서,
    상기 반도체 패키지는 하부 반도체 패키지와 상기 하부 반도체 패키지에 리플로우 공정을 통하여 솔더링되는 중간 패키지 기판을 포함하며,
    상기 돌출 지지부는 상기 중간 패키지 기판의 상면에 직접 접촉되는 스택 툴.
  4. 제 1 항에 있어서,
    상기 상부 홈은 상기 반도체 패키지의 상면과 대응되는 영역에 1 개로 형성되는 스택 툴.
  5. 제 1 항에 있어서,
    상기 상부 홈은 상기 덤벨 본체의 두께보다 작은 깊이로 형성되는 스택 툴.
  6. 제 1 항에 있어서,
    상기 상부 덤벨은 상기 덤벨 본체의 상면 및 상기 상부 홈의 바닥면을 포함하는 영역에 상부 코팅층이 더 형성되는 스택 툴.
  7. 제 6 항에 있어서,
    상기 상부 코팅층은 그래핀 또는 탄소나노튜브로 형성되는 스택 툴.
  8. 제 1 항에 있어서,
    상기 상부 덤벨은 상기 덤벨 본체의 상면과 상부 홈의 바닥면을 포함하는 영역에 서로 이격되어 형성되는 복수 개의 상부 돌기를 더 포함하는 스택 툴.
  9. 제 8 항에 있어서,
    상기 상부 돌기는 삼각 기둥, 사각 기둥, 육각 기둥, 원기둥, 삼각뿔, 사각뿔, 육각뿔 또는 원뿔로 형성되는 것을 특징으로 하는 스택 툴.
  10. 제 1 항에 있어서,
    상기 상부 덤벨은 상기 덤벨 본체의 상면과 상기 상부 홈의 바닥면 및 상기 상부 돌기의 표면을 포함하는 영역에 상부 코팅층이 형성되는 스택 툴.
  11. 제 10 항에 있어서,
    상기 상부 코팅층은 그래핀 또는 탄소나노튜브로 형성되는 스택 툴.
  12. 제 1 항에 있어서,
    상기 상부 덤벨은 상기 상부 홈의 바닥면에서 상기 돌출 지지부의 하면으로 관통되는 상부 관통 홀을 더 포함하며,
    상기 상부 관통 홀은 상부로 갈수록 수평 단면적이 증가하는 스택 툴.
  13. 리플로우를 위한 반도체 패키지가 안착되는 복수 개의 패키지 안착 영역을 구비하는 하부 지그와,
    상기 패키지 안착 영역에 대응되는 형상이며, 상기 반도체 패키지가 삽입되는 패키지 지지 홀을 구비하는 중간 지그 및
    상기 중간 지그의 상부에 위치하는 덤벨 본체와, 상기 덤벨 본체의 하면에서 하부 방향으로 돌출되며 상기 반도체 패키지의 상면과 접촉되는 돌출 지지부를 구비하는 상부 덤벨을 포함하며,
    상기 덤벨 본체는 상기 반도체 패키지의 상면과 대응되는 영역이 다른 영역과 대비하여 체적이 감소되는 스택 툴.
  14. 제 13 항에 있어서,
    상기 덤벨 본체는 상기 반도체 패키지의 상면과 대응되는 영역의 상면에서 하부 방향으로 형성되는 홈 형상의 상부 홈이 형성되는 스택 툴.
  15. 제 14 항에 있어서,
    상기 상부 덤벨은 상기 덤벨 본체의 상면과 상부 홈의 바닥면을 포함하는 영역에 서로 이격되어 형성되는 복수 개의 상부 돌기를 더 포함하는 스택 툴.
  16. 제 15 항에 있어서,
    상기 상부 덤벨은 상기 덤벨 본체의 상면과 상기 상부 홈의 바닥면 및 상기 상부 돌기의 표면을 포함하는 영역에 형성되어 표면적을 증가시키는 상부 코팅층을 더 포함하는 스택 툴.
  17. 제 1 항 내지 제 16 항중 어느 하나의 항에 따른 스택 툴과,
    일측과 타측에 툴 유입구와 툴 유출구를 구비하며, 내부로 이송되는 상기 스택 툴의 리플로우 공정을 수행하는 공간을 제공하는 공정 챔버 및
    상기 툴 유입구를 통하여 상기 스택 툴을 상기 공정 챔버의 내부로 이송하며, 리플로우 공정 후에 상기 툴 유출구를 통하여 상기 스택 툴을 상기 공정 챔버의 외부로 이송하는 이송 수단을 포함하는 것을 특징으로 하는 리플로우 장치.
  18. 제 17 항에 있어서,
    상기 리플로우 장치는 상기 툴 유출구의 외측에 위치하며, 상기 툴 유출구를 통하여 이송되는 상기 스택 툴에 냉각용 기체를 분사하는 냉각 수단을 더 포함하는 것을 특징으로 하는 리플로우 장치.
  19. 제 18 항에 있어서,
    상기 냉각 수단은 보텍스 튜브를 포함하는 것을 특징으로 하는 리플로우 장치.
  20. 제 18 항에 있어서,
    상기 냉각 수단은 상기 스택 툴의 전측과 양측 및 하측 방향의 적어도 한 방향에서 더 기체를 분사하도록 형성되는 것을 특징으로 하는 리플로우 장치.
KR1020180017840A 2018-02-13 2018-02-13 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치 KR102471274B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180017840A KR102471274B1 (ko) 2018-02-13 2018-02-13 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
US16/058,227 US10833046B2 (en) 2018-02-13 2018-08-08 Stack tool for reflow and stack apparatus having the same
CN201910095610.7A CN110164783B (zh) 2018-02-13 2019-01-31 用于回流的堆叠工具以及包括该堆叠工具的回流装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180017840A KR102471274B1 (ko) 2018-02-13 2018-02-13 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치

Publications (2)

Publication Number Publication Date
KR20190097883A true KR20190097883A (ko) 2019-08-21
KR102471274B1 KR102471274B1 (ko) 2022-11-28

Family

ID=67541027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180017840A KR102471274B1 (ko) 2018-02-13 2018-02-13 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치

Country Status (3)

Country Link
US (1) US10833046B2 (ko)
KR (1) KR102471274B1 (ko)
CN (1) CN110164783B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112222586A (zh) * 2020-10-27 2021-01-15 华东光电集成器件研究所 一种平行缝焊工艺用工装夹具
KR102582062B1 (ko) * 2022-08-05 2023-09-22 제너셈(주) 플립 칩 본딩을 위한 기판 언로딩 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019665A (ko) * 2003-08-20 2005-03-03 삼성전자주식회사 반도체 패키지 조립 공정용 몰딩 금형
JP2010238913A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp 積層構造体接合治具及び積層構造体の接合方法
US20120111922A1 (en) * 2010-09-01 2012-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Compressive Bonding with Separate Die-Attach and Reflow Processes
JP2012238638A (ja) * 2011-05-10 2012-12-06 Honda Motor Co Ltd 部品接合用治具
JP2014150110A (ja) * 2013-01-31 2014-08-21 Ps4 Luxco S A R L 半導体装置の製造方法
KR101478328B1 (ko) * 2014-10-24 2015-01-02 성기욱 반도체칩 접합장치
KR20160034495A (ko) * 2014-09-19 2016-03-30 삼성전자주식회사 반도체 패키지를 수용하는 다단 보우트
KR20190027655A (ko) * 2017-09-07 2019-03-15 삼성전자주식회사 스택 보우트 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads
US4804130A (en) * 1987-06-18 1989-02-14 Mcdonnell Douglas Corporation Chip carrier sealing and bonding fixture
US5332463A (en) * 1992-01-15 1994-07-26 Cray Research, Inc. Self-aligned sealing fixture for use in assembly of microelectronic packages
US5454159A (en) * 1994-02-18 1995-10-03 Unisys Corporation Method of manufacturing I/O terminals on I/O pads
US5701233A (en) * 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
US5667128A (en) * 1995-10-02 1997-09-16 Motorola, Inc. Workstation for processing a flexible membrane
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
US5964396A (en) * 1997-08-12 1999-10-12 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with clip
US6003757A (en) * 1998-04-30 1999-12-21 International Business Machines Corporation Apparatus for transferring solder bumps and method of using
US6213376B1 (en) * 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6267288B1 (en) * 1999-10-18 2001-07-31 Henry Chung Pallet for combined surface mount and wave solder manufacture of printed ciruits
US6857865B2 (en) * 2002-06-20 2005-02-22 Ultratera Corporation Mold structure for package fabrication
JP4373237B2 (ja) * 2004-02-13 2009-11-25 Ｔｏｗａ株式会社 半導体チップの樹脂封止成形方法および樹脂封止成形用金型
DE102004034421A1 (de) * 2004-07-15 2006-02-09 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur wechselseitigen Kontaktierung von zwei Wafern
JP4687290B2 (ja) 2005-07-11 2011-05-25 ソニー株式会社 半導体チップのボンディング装置及びボンディング方法
US7614538B2 (en) * 2006-05-15 2009-11-10 Kulicke And Soffa Industries, Inc. Device clamp for reducing oxidation in wire bonding
JP4765918B2 (ja) 2006-12-06 2011-09-07 株式会社デンソー 半導体装置の製造方法
JP2008159878A (ja) * 2006-12-25 2008-07-10 Nippon Mektron Ltd 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法
TWI471971B (zh) 2007-10-30 2015-02-01 尼康股份有限公司 Substrate holding member, substrate bonding apparatus, laminated substrate manufacturing apparatus, substrate bonding method, laminated substrate manufacturing method, and laminated semiconductor device manufacturing method
US8186041B1 (en) * 2008-12-24 2012-05-29 Rantec Power Systems, Inc. Soldering fixture
KR20100122643A (ko) * 2009-05-13 2010-11-23 삼성전기주식회사 범프 인쇄장치
JP2012084742A (ja) * 2010-10-13 2012-04-26 Hitachi Cable Ltd リフロ用治具及びリフロ加熱方法
JP5838559B2 (ja) 2011-02-08 2016-01-06 富士電機株式会社 半導体装置の組立治具および半導体装置の組立方法
TWI564106B (zh) 2011-03-28 2017-01-01 山田尖端科技股份有限公司 接合裝置以及接合方法
KR101740483B1 (ko) 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
US8603860B2 (en) * 2011-10-24 2013-12-10 Taiwan Semiconductor Manufacturing Company, L.L.C. Process for forming packages
JP2013143542A (ja) * 2012-01-12 2013-07-22 Tokyo Electron Ltd 半導体デバイス製造システム及び半導体デバイス製造方法
US8685833B2 (en) * 2012-04-02 2014-04-01 International Business Machines Corporation Stress reduction means for warp control of substrates through clamping
JP6104518B2 (ja) * 2012-04-27 2017-03-29 日産自動車株式会社 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
US8752751B2 (en) * 2012-07-13 2014-06-17 Asm Technology Singapore Pte Ltd Lead frame support plate and window clamp for wire bonding machines
JP2014165231A (ja) 2013-02-22 2014-09-08 Fujitsu Ltd 電子部品ユニット及び固定構造
JP6400509B2 (ja) * 2015-02-27 2018-10-03 Ｔｏｗａ株式会社 電子部品の製造方法
US10090173B2 (en) * 2015-06-05 2018-10-02 International Business Machines Corporation Method of fabricating a chip module with stiffening frame and directional heat spreader
JP6611004B2 (ja) * 2015-11-16 2019-11-27 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN109196629B (zh) * 2016-03-24 2021-12-07 株式会社新川 接合装置
US9629259B1 (en) * 2016-08-16 2017-04-18 Topline Corporation Refillable apparatus for aligning and depositing solder columns in a column grid array

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019665A (ko) * 2003-08-20 2005-03-03 삼성전자주식회사 반도체 패키지 조립 공정용 몰딩 금형
JP2010238913A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp 積層構造体接合治具及び積層構造体の接合方法
US20120111922A1 (en) * 2010-09-01 2012-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Compressive Bonding with Separate Die-Attach and Reflow Processes
JP2012238638A (ja) * 2011-05-10 2012-12-06 Honda Motor Co Ltd 部品接合用治具
JP2014150110A (ja) * 2013-01-31 2014-08-21 Ps4 Luxco S A R L 半導体装置の製造方法
KR20160034495A (ko) * 2014-09-19 2016-03-30 삼성전자주식회사 반도체 패키지를 수용하는 다단 보우트
KR101478328B1 (ko) * 2014-10-24 2015-01-02 성기욱 반도체칩 접합장치
KR20190027655A (ko) * 2017-09-07 2019-03-15 삼성전자주식회사 스택 보우트 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112222586A (zh) * 2020-10-27 2021-01-15 华东光电集成器件研究所 一种平行缝焊工艺用工装夹具
KR102582062B1 (ko) * 2022-08-05 2023-09-22 제너셈(주) 플립 칩 본딩을 위한 기판 언로딩 장치

Also Published As

Publication number Publication date
KR102471274B1 (ko) 2022-11-28
CN110164783A (zh) 2019-08-23
CN110164783B (zh) 2024-04-09
US20190252343A1 (en) 2019-08-15
US10833046B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
US8556158B2 (en) Thermal compress bonding
US8317077B2 (en) Thermal compressive bonding with separate die-attach and reflow processes
KR102463603B1 (ko) 본드 헤드 어셈블리들, 열압착 본딩 시스템들 및 이들의 조립 및 동작 방법들
US20040144834A1 (en) Apparatus and method for aligning and attaching solder columns to a substrate
KR20190097883A (ko) 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
JP2011243683A (ja) 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
US20140331462A1 (en) Packaging Process Tools and Packaging Methods for Semiconductor Devices
US20130181040A1 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method
US7704801B2 (en) Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device
TW201601274A (zh) 熱壓結合器及其操作方法，以及用於細間距覆晶組裝的互連方法
KR20190010439A (ko) 기판 적재대 및 기판 검사 장치
US20170125374A1 (en) Rework Process and Tool Design for Semiconductor Package
US20120031953A1 (en) Apparatus for bump reflow and methods of forming bumps using the same
JP4509430B2 (ja) はんだバンプレベリング方法
US11745281B2 (en) Solder removal from semiconductor devices
CN214705869U (zh) 一种bga植球工装夹具
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
US20070114266A1 (en) Method and device to elongate a solder joint
KR20210030016A (ko) 반도체 칩 열압착 본딩 장치
KR101508430B1 (ko) 진공 성형기 및 이를 구비한 기판처리 시스템
TWI697087B (zh) 回焊裝置以及接合方法
CN111834241A (zh) 回焊装置以及接合方法
KR101139723B1 (ko) 솔더 주입 장치 및 방법
CN111745315A (zh) 用于装填散热柱的设备及制备散热元件的方法
KR20110113262A (ko) 구형의 솔더 제조 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant