KR20190019719A - 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20190019719A
KR20190019719A KR1020170105012A KR20170105012A KR20190019719A KR 20190019719 A KR20190019719 A KR 20190019719A KR 1020170105012 A KR1020170105012 A KR 1020170105012A KR 20170105012 A KR20170105012 A KR 20170105012A KR 20190019719 A KR20190019719 A KR 20190019719A
Authority
KR
South Korea
Prior art keywords
etching
fluorine
silicon nitride
composition
nitride film
Prior art date
Application number
KR1020170105012A
Other languages
English (en)
Other versions
KR102311328B1 (ko
Inventor
유호성
이준은
장평화
한승현
박진
김용일
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020170105012A priority Critical patent/KR102311328B1/ko
Publication of KR20190019719A publication Critical patent/KR20190019719A/ko
Application granted granted Critical
Publication of KR102311328B1 publication Critical patent/KR102311328B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 고온에서 안정적인 식각 속도를 유지하기 위하여 불소 함유 화합물을 포함하는 식각 조성물을 이용한 실리콘 질화막 식각 방법에 관한 것이다.

Description

실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법{Silicon nitride film etching method and manufacturing method of semiconductor device using the same}
본 발명은 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 고온에서 안정적인 식각 속도를 유지하기 위하여 불소 함유 화합물을 포함하는 식각 조성물을 이용한 실리콘 질화막 식각 방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 상기 실리콘 질화막은 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 표면 등과 접촉하는 구조로CVD(Chemical vapor deposition) 공정을 통해서 증착되며, 이는 건식 식각 및 습식 식각을 통해서 제거되는데, 인산(phosphoric acid)을 이용한 습식 식각이 널리 이용되고 있다.
상기 실리콘 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
본 발명은 고온에서 수행되는 식각 공정에서 식각 속도가 안정적으로 유지되고 식각 공정 동안 실리콘 질화막/산화막의 선택비가 저하되지 않는 실리콘 질화막 식각 방법을 제공하고자 한다.
본 발명은 상기 식각 방법에 이용되는 식각 조성물을 제공하고자 한다.
본 발명은 상기 식각 방법을 이용한 반도체 소자의 제조방법을 제공하고자 한다.
본 발명은 a) 하기 화학식 1로 표시되는 불소 함유 화합물을 포함하는 식각 조성물을 준비하는 단계;
[화학식 1]
CF3(CF2)nCH2-R1
상기 화학식 1에서,
n은 1 내지 10 의 정수이고,
R1은 -OH 또는 -NH2이며,
b) 상기 식각 조성물을 가열하는 단계; 및
c) 가열된 식각 조성물에 질산은(AgNO3)을 첨가하는 단계를 포함하는, 실리콘 질화막 식각방법을 제공한다:
본 발명은 상기 식각 방법에 이용되는 식각 조성물을 제공한다.
본 발명은 상기 식각 방법을 이용한 반도체 소자의 제조방법을 제공한다.
본 발명은 불소 함유 화합물을 포함하는 식각 조성물을 제조하고, 이를 가열한 뒤, 가열된 식각 조성물에 질산은을 첨가하는 실리콘 질화막 식각 방법을 제공함으로써, 고온에서도 불소 이온이 방출되어 식각 성능을 유지할 수 있게 한다.
또한 본 발명은 상기 실리콘 질화막 식각 방법을 제공함으로써, 고온에서 수행되는 식각 공정에서도 식각 속도가 안정적으로 유지되고 질화막/산화막 선택비가 높고, 질화막의 빠른 식각과 산화막의 식각 억제 효율이 뛰어난 실리콘 질화막 식각 방법을 제공한다.
이하, 본 발명에 대하여 상세하게 설명하도록 한다.
본 발명은 이하에서 기술하는 구현예는 본 발명의 이해를 돕기 위한 것일 뿐, 하기 구현예에 제한되어 본 발명이 해석되지 않으며, 서로 다른 다양한 형태로 구현 가능하다.
종래에는 인산(H3PO4)에 불산(HF) 또는 질산(HNO3) 등을 포함하는 식각 조성물을 이용하여 질화막을 제거하는 기술이 공지되었으나, 오히려 산화막의 식각 속도 증가로 질화막과 산화막의 식각 선택비를 저해시키는 문제가 나타나게 된다.
또한 불화암모늄(NH4F), 중불화암모늄(NH4HF2) 등의 불소 이온이 포함된 식각 조성물을 사용하는 경우, 상기 불소 이온은 고온에서 안정성이 떨어지는 문제점이 있다. 인산 식각 조성물은 150 내지 170의 고온 공정에서 사용되는데, 물의 분자들이 수소결합을 통하여 불산의 증발을 막아 주기는 하나, 약 120를 넘어가는 순간 암모니아와 불산으로 분해되어 증발이 일어난다. 따라서, 온도가 올라갈 수록, 불소 이온의 농도가 낮아져, 식각 조성물의 조성이 계속 변화하게 되어 식각 속도가 저하되고 동시에 실리콘 질화막/산화막 선택비도 현저히 줄어드는 문제점이 있다.
이를 해결하기 위하여, 본 발명은 하기 단계를 포함하는 실리콘 질화막 식각 방법을 제공한다.
a) 하기 화학식 1로 표시되는 불소 함유 화합물을 포함하는 식각 조성물을 준비하는 단계;
[화학식 1]
CF3(CF2)nCH2-R1
상기 화학식 1에서, n은 1 내지 10 의 정수이고, R1은 -OH 또는 -NH2이며,
b) 상기 식각 조성물을 가열하는 단계; 및
c) 가열된 식각 조성물에 질산은(AgNO3)을 첨가하는 단계를 포함하는, 실리콘 질화막 식각방법.
상기 화학식 1 로 표시되는 불소 함유 화합물은 끓는점이 높으며 고온에서 쉽게 열분해 되지 않는 안정한 화합물이다. 또한, 상기 불소 함유 화합물은 종래 불화암모늄(NH4F), 중불화암모늄(NH4HF2) 등과 달리 고온에서도 불소 성분을 방출하지 않아 낮은 해리 상수를 가진다. 따라서, 식각 조성물을 식각하기 위한 온도로 가열하고 질산은을 첨가하기 전까지, 상기 식각 조성물 내의 불소 성분은 존재하지 않는다. 그러나, 상기 식각 조성물을 가열하여 원하는 온도에 도달하였을 시점에서 질산은을 첨가하게 되면, 화학식 1은 질산은과 서로 반응을 하여 불소 성분을 방출하기 시작한다.
즉, 본 발명은 식각 조성물이 가열되는 동안에는 조성물 내에 불소 성분이 존재하지 않으므로, 가열되는 동안 식각에 필요한 불소 성분이 소실될 염려가 없다. 또한, 식각 조성물이 원하는 온도에 도달하였을 때, 불소 함유 화합물과 반응하는 질산은 첨가한 순간부터 불소 성분이 해리되기 시작하기 때문에, 원하는 시점에서 불소 성분의 농도를 최대화 할 수 있다.
본 발명은 가열된 식각 조성물 내의 불소 성분 농도를 최대화함으로써, 우수한 식각능 및 질화막/산화막에 대한 높은 선택비를 가지게 한다.
본 발명의 일 구현예에서, 상기 화학식 1로 표시되는 불소 함유 화합물은 n이 1 내지 5 의 정수이고, R1은 -OH 또는 -NH2일 수 있고, 바람직하게는 R1은 -OH 일 수 있다. R1은 극성기를 가짐으로써, 식각 조성물에 쉽게 용해될 수 있다.
본 발명의 일 구현예에서, 상기 화학식 1로 표시되는 불소 함유 화합물은 2,2,3,3,3-펜타플루오로-1-프로판올, 2,2,3,3,3-펜타플루오로프로판-1-아민 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있으며, 바람직하게는 2,2,3,3,3-펜타플루오로-1-프로판올이다.
본 발명의 일 구현예에서, 상기 a) 단계의 식각 조성물은 상기 식각 조성물 전체에 대하여 상기 화학식 1로 표시되는 불소 함유 화합물을 100 내지 3000ppm 농도로, 바람직하게는 300 내지 700ppm 의 농도로 포함하는 인산 용액일 수 있다.
상기 불소 함유 화합물의 함량이 100ppm 미만인 경우, 실리콘 질화막 식각 속도가 향상되지 않거나, 고온에서 식각 공정의 안정성이 유지되지 않아 이물질 발생의 우려가 있다.
또한, 상기 불소 함유 화합물의 함량이 3000ppm을 초과하여 투입되는 경우, 오히려 산화막의 식각 속도 증가로 질화막과 산화막의 식각 선택비를 저해시키는 문제가 나타나게 된다.
이때, 인산 용액은 다음과 같이 제조할 수 있다.
상기 불소 함유 화합물을 인산에 첨가한다. 이 경우 상기 불소 함유 화합물 분자 내 몇 개의 불소 원자가 포함되어 있는지에 따라 상기 불소 성분의 농도가 결정된다. 예를 들어 상기 불소 함유 화합물의 분자 내 불소 원자가 5개가 포함되어 있는 경우, 상기 불소 성분의 농도는 상기 화합물의 농도의 5배에 해당한다고 표현할 수 있다.
상기 식각 조성물을 상온에서 10분 내지 3시간동안 혼합하며, 바람직하게는 30분 내지 1시간동안 혼합한다. 그 뒤 인산을 120내지 200로 가열하며, 바람직하게는 145 내지 185로 가열한다.
상기 식각 조성물이 원하는 온도로 가열되었을 때 질산은을 첨가하는데, 첨가되는 질산은의 농도는 1 내지 100ppb까지 가능하나, 바람직하게는 5 내지 15ppb이다.
상기 식각 조성물은, 상기 인산을 80 내지 90 중량%, 바람직하게는 85 내지 90 중량%로 포함할 수 있다.
상기 인산을 80 중량% 미만으로 포함하는 경우, 이물질이 발생하거나 실리콘 질화막 식각 속도가 저하되어 질화막이 용이하게 제거되지 않을 우려가 있다.
또한, 상기 인산을 90 중량%를 초과하여 포함하는 경우, 인산의 농도가 지나치게 높아져 식각 효과가 더디게 된다.
따라서, 본 발명에 따른 중량% 범위로 인산 및 불소 함유 화합물을 포함하는 경우 식각 조성물은 반도체 공정시 적정 수준의 안정성을 유지하면서도 높은 실리콘 산화막/질화막 선택비 및 향상된 실리콘 질화막 식각 속도를 구현할 수 있어 안정적인 식각 공정을 가능하게 한다.
본 발명의 일 구현예에서, 상기 a) 단계의 식각 조성물은 식각 속도 향상을 위한 기타 첨가제가 추가로 포함될 수 있다.
상기 기타 첨가제는 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 말하는데, 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등이 있다.
특히, 식각 속도 향상을 위한 기타 첨가제가 포함되는 경우, 상기 화학식 1로 표시되는 불소 함유 화합물을 85 중량% 이상 포함되는 것이 고선택비 구현 측면에서 바람직하다.
본 발명의 일 구현예에서, 실리콘 질화막 식각방법은 상기 b) 단계에서 식각 조성물이 145 내지 185℃로 가열되었을 때, 상기 c) 단계에서 질산은(AgNO3)을 첨가 할 수 있다.
본 발명의 일 구현예에서, 질산은의 농도는 1 내지 100ppb까지 가능하나 바람직하게는 5 내지 15ppb 이다.
상기 질산은(AgNO3)의 함량이 1ppb 미만인 경우, 고온에서 불소 이온의 공급이 원활하지 않아 실리콘 질화막 식각 속도가 향상되지 않거나, 이물질 발생의 우려가 있다.
본 발명은 고온의 식각 공정에서 불소 이온의 농도를 긴 시간 유지하기 때문에, 공정 시간이 진행됨에 따라 식각 조성물의 조성이 변하지 않는다. 따라서, 상기 범위로 인산 및 불소 함유 화합물을 포함하는 경우 식각 조성물은 반도체 공정시 적정 수준의 고온 안정성을 유지하면서도 높은 실리콘 산화막/질화막 선택비 및 향상된 실리콘 질화막 식각 속도를 구현할 수 있어 안정적인 식각 공정을 가능하게 한다.
본 발명은 상기 실리콘 질화막 식각 방법에 첨가되는 식각 조성물로서, 하기 화학식 1로 표시되는 불소 함유 화합물을 포함하는 식각 조성물일 수 있다:
[화학식 1]
CF3(CF2)nCH2-R1
상기 화학식 1에서, n은 1 내지 10 의 정수이고, R1은 -OH 또는 -NH2이다.
본 발명은 상기 실리콘 질화막 식각 방법을 포함하는 반도체 소자의 제조 방법일 수 있다.
본 발명의 일 구현예에서, 상기 a) 단계의 식각 조성물은 파티클 응집 방지를 위한 실리콘 함유 첨가제가 추가로 포함될 수 있다.
반도체 소자 공정 중 웨이퍼 표면 위의 대표적인 오염물로 파티클을 들 수 있는데, 파티클 응집 방지를 위한 실리콘 함유 첨가제를 이용하면 실리콘-히드록시 그룹을 실리콘-옥시즌-실리콘 형태가 아닌 실리콘-옥시즌-카본의 형태로 변하게 하여 파티클 생성을 방지할 수 있다.
본 발명의 다른 구현예로 실리카(SiO2) 입자의 보관 방법 및 실리카 입자 보관 조성물인 실리카 용액을 제공할 수 있다.
상기 보관 방법은 실리카 입자의 응집 및 산화반응을 억제하기 위한 것으로, SOL-GEL로 만들어진 실리카 용액의 pH를 2 내지 6으로 하여 불소 함유 화합물 포함함으로써, 실리카 입자를 불소로 개질하여 파티클이 응집 및/또는 침전되는 것을 방지한다.
종래에는 실리카(SiO2) 입자의 보관시 소량의 메탄올을 함유시켜, 균일한 입자의 형성 및 응집을 방지하고자 하였으나, 입자 표면에 분포하는 Si-OH로 인해 입자 간의 반응이 여전히 진행되어 더욱 큰 파티클을 형성한다는 문제점이 있었다.
이에, SOL-GEL로 만들어진 실리카 용액의 pH를 2-6으로 조절하고 불소 함유 화합물을 포함함으로써, 실리카 입자 표면을 Si-F로 개질시켜 Si-O-Si 결합의 생성을 방지함으로써 입자의 응집(aggregation)을 방지할 수 있다.
이 경우 실리카 용액의 pH는 2 내지 6, 바람직하게는 4 내지 5이다.
본 발명의 일 구현예에 따르면, 상기 실리카 용액에 포함되는 불소 화합물은 HF, NH3F 등이 가능하다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실험예에 한정되지 않는다.
실험예
실시예 1 / 비교예 1 내지 3: 식각 조성물의 제조
하기 [표1]에 기재된 바와 같이, 인산에 불소 함유 화합물을 첨가하여 실시예 1, 비교예 1 내지 3의 식각 조성물을 제조하였다.
상기 실시예 1, 비교예 1 내지 3에서 제조된 식각 조성물을 가열하고, 실시예 1에서는 가열된 식각 조성물에 질산은(AgNO3)을 첨가하였다. 이 때, 각 단계별 조건을 하기 [표1]에 기재하였다.
실시예 1 비교예 1 비교예 2 비교예 3
a)단계의 불소 함유 화합물 2,2,3,3,3-펜타플루오로-1-프로판올 (500ppm) 불화암모늄
(500ppm)		 2,2,3,3,3-펜타플루오로-1-프로판올 (500ppm) 불화암모늄
(500ppm)
b)단계 165 ℃로 식각 조성물 가열 165 ℃로 식각 조성물 가열 165 ℃로 식각 조성물 가열 165 ℃로 식각 조성물 가열
c)단계 질산은 10ppb 첨가 질산은 10ppb 첨가 - -
[물성 측정]
상기 [표1]에 따라 제조한 실시예 1, 비교예 1 내지 3의 식각 조성물에 있어서, 질산은을 첨가한 시점을 기준으로 온도별 시간(1, 2, 3 시간)에 따른 불소 이온의 농도를 측정하였다. 그 결과값은 하기 [표2]와 같다.
구분 불소 이온의 양 (ppm)
140 160 180
1시간 2시간 3시간 1시간 2시간 3시간 1시간 2시간 3시간
실시예 1 480 438.4 396.6 459.4 398.6 345.8 421.4 366.2 307.4
비교예 1 420 378 311 387 326 248 364 309 249
비교예 2 0 0 0 0 0 0 0 0 0
비교예 3 418 369 315 390 318 250 367 310 231
상기 [표2]에 나타난 바와 같이, 실시예 1 의 식각 방법에 의한 식각 조성물은 고온에서 불소 이온이 높은 농도로 존재하고 있음을 알 수 있다.
이에 반해 비교예 2의 식각 방법에 의한 식각 조성물은 고온에서 불소 이온을 방출하지 않는 것을 알 수 있고, 비교예 1 및 3의 식각 방법에 의한 식각 조성물은 고온에서 불소 이온의 농도가 유지되지 않는 것을 알 수 있다.
[실리카(SiO2) 보관 용액의 안정성 측정]
실시예 2 / 비교예 4 내지 6: 실리카 입자의 응집 여부 측정
12% SOL-GEL로 만들어진 800nm의 실리카(SiO2) 입자를 이용하여 [표3]과 같이 실시예 2 및 비교예 4 내지 6을 제조하였다.
조건 HF pH
비교예 4 1L의 밀폐된 계 500ppm 7
비교예 5 1L의 열린 계 500ppm 7
비교예 6 1L의 열린 계 0ppm 4.3
실시예 2 1L의 열린 계 500ppm 4.3
하기 [표4]에 비교예 4내지 6 및 실시예2의 시간에 따른 실리카(SiO2) 응집 입자들의 크기를 측정하였다.
1시간 24시간 120시간
비교예 4 796 nm, 801 nm 798 nm, 803 nm 799 nm, 801 nm
비교예 5 795 nm, 803 nm 825 nm, 851 nm 825 nm, 1,100 nm, 1,500 nm
비교예 6 812 nm, 831 nm 1,100 nm, 1,500 nm 1,700 nm, 2,100 nm
실시예 2 779 nm, 810 nm 791 nm, 815 nm 795 nm, 811 nm
실시예 2에서는 낮은 pH에서 실리콘과 불소의 반응을 통해 가수분해 반응을 억제하여, 실리카(SiO2) 입자가 응집되지 않는 것을 확인할 수 있었다.
이에 반해, 비교예 5 및 6에서는 시간의 흐름에 따라 가수분해반응이 진행되어 실리카(SiO2)입자의 크기가 일정하게 유지되지 않는 것을 확인할 수 있었다.

Claims (9)

  1. a) 하기 화학식 1로 표시되는 불소 함유 화합물을 포함하는 식각 조성물을 준비하는 단계;
    [화학식 1]
    CF3(CF2)nCH2-R1
    상기 화학식 1에서, n은 1 내지 10 의 정수이고, R1은 -OH 또는 -NH2이며,
    b) 상기 식각 조성물을 가열하는 단계; 및
    c) 가열된 식각 조성물에 질산은(AgNO3)을 첨가하는 단계를 포함하는, 실리콘 질화막 식각방법.
  2. 제 1항에 있어서,
    상기 화학식 1로 표시되는 불소 함유 화합물은 n이 1 내지 5의 정수이고, R1은 -OH인 것을 특징으로 하는, 실리콘 질화막 식각방법.
  3. 제 1항에 있어서,
    상기 화학식 1로 표시되는 불소 함유 화합물은 2,2,3,3,3-펜타플루오로-1-프로판올, 2,2,3,3,3-펜타플루오로프로판-1-아민 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는, 실리콘 질화막 식각방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 a) 단계의 식각 조성물은 상기 식각 조성물 전체에 대하여
    상기 화학식 1로 표시되는 불소 함유 화합물을 100 내지 3000ppm의 농도로 포함하는 인산 용액인 것을 특징으로 하는 실리콘 질화막 식각방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 a) 단계의 식각 조성물에 식각 속도 향상을 위한 첨가제가 추가로 포함되는 것을 특징으로 하는, 실리콘 질화막 식각방법.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 b) 단계에서 식각 조성물이 145 내지 185℃로 가열되었을 때,
    상기 c) 단계에서 질산은(AgNO3)을 첨가하는 것을 특징으로 하는, 실리콘 질화막 식각방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 질산은(AgNO3)은 1 내지 100ppb의 농도로 첨가되는 것을 특징으로 하는, 실리콘 질화막 식각방법.
  8. 제1항 따른 식각 조성물로서,
    하기 화학식 1로 표시되는 불소 함유 화합물을 포함하는 식각 조성물:
    [화학식 1]
    CF3(CF2)nCH2-R1
    상기 화학식 1에서,
    n은 1 내지 10의 정수이고,
    R1은 -OH 또는 -NH2이다.
  9. 제 1항 내지 제 3항 중 어느 한 항에 따른 실리콘 질화막 식각방법을 이용하여 반도체 소자를 제조하는 방법.
KR1020170105012A 2017-08-18 2017-08-18 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 KR102311328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170105012A KR102311328B1 (ko) 2017-08-18 2017-08-18 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170105012A KR102311328B1 (ko) 2017-08-18 2017-08-18 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190019719A true KR20190019719A (ko) 2019-02-27
KR102311328B1 KR102311328B1 (ko) 2021-10-14

Family

ID=65560907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170105012A KR102311328B1 (ko) 2017-08-18 2017-08-18 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102311328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112322295A (zh) * 2019-08-05 2021-02-05 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297807A (ja) * 2002-04-01 2003-10-17 Japan Pionics Co Ltd エッチング方法
KR20050058448A (ko) * 2002-08-22 2005-06-16 다이킨 고교 가부시키가이샤 박리액
KR20090004858A (ko) * 2006-01-23 2009-01-12 넥슨 엘티디 실리콘-기반 물질 에칭 방법
US20140017902A1 (en) * 2012-07-13 2014-01-16 Tokyo Ohka Kogyo Co., Ltd. Nonaqueous cleaning liquid and method for etching processing of silicon substrate
KR20150143240A (ko) * 2014-06-12 2015-12-23 주식회사 부광산업 식각 조성물
KR20160107763A (ko) * 2015-03-05 2016-09-19 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20170001850A (ko) * 2015-06-26 2017-01-05 오씨아이 주식회사 실리콘 질화막 식각 용액
US20170110336A1 (en) * 2016-12-31 2017-04-20 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges CLuadeq Methods for minimizing sidewall damage during low k etch processes
KR20170077839A (ko) * 2015-12-28 2017-07-06 에이에스엠 아이피 홀딩 비.브이. 기능기-함유 플루오로카본을 사용한 원자층 식각 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297807A (ja) * 2002-04-01 2003-10-17 Japan Pionics Co Ltd エッチング方法
KR20050058448A (ko) * 2002-08-22 2005-06-16 다이킨 고교 가부시키가이샤 박리액
KR20090004858A (ko) * 2006-01-23 2009-01-12 넥슨 엘티디 실리콘-기반 물질 에칭 방법
US20140017902A1 (en) * 2012-07-13 2014-01-16 Tokyo Ohka Kogyo Co., Ltd. Nonaqueous cleaning liquid and method for etching processing of silicon substrate
KR20150143240A (ko) * 2014-06-12 2015-12-23 주식회사 부광산업 식각 조성물
KR20160107763A (ko) * 2015-03-05 2016-09-19 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20170001850A (ko) * 2015-06-26 2017-01-05 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170077839A (ko) * 2015-12-28 2017-07-06 에이에스엠 아이피 홀딩 비.브이. 기능기-함유 플루오로카본을 사용한 원자층 식각 방법
US20170110336A1 (en) * 2016-12-31 2017-04-20 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges CLuadeq Methods for minimizing sidewall damage during low k etch processes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112322295A (zh) * 2019-08-05 2021-02-05 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112322295B (zh) * 2019-08-05 2023-12-22 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法

Also Published As

Publication number Publication date
KR102311328B1 (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR101391605B1 (ko) 실리콘 질화막 식각액 조성물
KR102365046B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
US10640706B2 (en) Etching compositions and method of etching by using the same
KR101983351B1 (ko) SiN층 및 Si층을 갖는 기판용 웨트에칭 조성물 및 이것을 이용한 웨트에칭방법
KR20190081343A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190024379A (ko) 식각 조성물 및 이를 이용한 식각 방법
CN112410036A (zh) 一种低选择性的bpsg和peteos薄膜的蚀刻液
KR20190019719A (ko) 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
CN109216187B (zh) 蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
EP3761346A1 (en) Protective fluid for alumina, protection method, and production method for semiconductor substrate having alumina layer using same
KR102397090B1 (ko) 니켈계 및 질화티타늄계 금속 제거용 조성물
KR20190080290A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20190081344A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102435735B1 (ko) 질화막에 대한 선택성이 우수한 식각액 조성물
CN111925800B (zh) 一种蚀刻液组合物、其制备方法及应用
CN111925805B (zh) 一种蚀刻液组合物、其制备方法及应用
JP6319536B1 (ja) ＳｉＮ層およびＳｉ層を有する基板用ウェットエッチング組成物およびこれを用いたウェットエッチング方法
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20230079903A (ko) 실리콘 질화막 에칭 조성물 및 이의 제조방법
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
TW202409252A (zh) 蝕刻液、使用該蝕刻液之矽裝置的製造方法及基板處理方法
JP2024028211A (ja) エッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法
TW202413615A (zh) 半導體基板清洗用組成物及使用其之半導體基板之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant