KR20190080290A - 식각 조성물 및 이를 이용한 식각 방법 - Google Patents

식각 조성물 및 이를 이용한 식각 방법 Download PDF

Info

Publication number
KR20190080290A
KR20190080290A KR1020170182661A KR20170182661A KR20190080290A KR 20190080290 A KR20190080290 A KR 20190080290A KR 1020170182661 A KR1020170182661 A KR 1020170182661A KR 20170182661 A KR20170182661 A KR 20170182661A KR 20190080290 A KR20190080290 A KR 20190080290A
Authority
KR
South Korea
Prior art keywords
group
etching
alkyl
alkanol
formula
Prior art date
Application number
KR1020170182661A
Other languages
English (en)
Other versions
KR102484977B1 (ko
Inventor
유호성
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020170182661A priority Critical patent/KR102484977B1/ko
Priority to CN201811523773.2A priority patent/CN110028971B/zh
Publication of KR20190080290A publication Critical patent/KR20190080290A/ko
Application granted granted Critical
Publication of KR102484977B1 publication Critical patent/KR102484977B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 반도체 제조 공정에서 습식 식각하는 경우, 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 화합물을 포함하는 식각 조성물 및 이 식각 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.

Description

식각 조성물 및 이를 이용한 식각 방법{Etching compositions and etching method using the same}
본 발명은 식각 조성물 및 이를 이용한 식각 방법에 관한 것이며, 보다 상세하게는 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 화합물을 포함하는 식각 조성물 및 이 식각 조성물을 이용한 반도체 소자의 식각 방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 상기 실리콘 질화막은 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 표면 등과 접촉하는 구조로CVD (Chemical vapor deposition) 공정을 통해서 증착되며, 이는 건식 식각 및 습식 식각을 통해서 제거되는데, 인산(phosphoric acid)을 이용한 습식 식각이 널리 이용되고 있다.
상기 실리콘 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
대한민국 등록특허 제 1380487호(실리콘 질화막의 에칭 용액)에서는 실리콘 질화막을 선택적으로 식각하는 식각 조성물에 관한 것으로, 디램(DRAM) 및 낸드플래시 메모리의 STI (Shallow Trench Isolation) 및 게이트 전극 형성 공정 등 반도체 제조 공정에서 사용되는 실리콘 질화막을 선택적으로 습식 식각하는데 이용되는 식각 조성물에 대하여 개시하고 있다.
대한민국 공개특허공보 제2015-0045331호(식각액 조성물 및 이를 이용한 금속 패턴 제조방법) 에서는 과산화이황산 암모늄, 인산 또는 아인산 화합물, 염소산염계화합물, 질산 또는 술폰산 화합물, 아졸계 화합물, 불소화합물 및 물을 포함하는 식각 조성물에 대하여 개시하고 있다.
본 발명은 반도체 공정에서 실리콘 산화막에 비해 실리콘 질화막에 대한 식각 선택비가 높은 식각 조성물을 제공하고자 한다.
본 발명은 고온에서 수행되는 식각 공정에서 식각 속도가 안정적으로 유지되고 선택비가 저하되지 않는 식각 조성물을 제공하고자 한다.
본 발명은 상기 식각 조성물을 이용한 식각 방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
본 발명의 일 구현예는 인산 및 하기 화학식 1로 표시되는 화합물을 포함하는 식각 조성물을 제공한다:
[화학식 1]
Figure pat00001
상기 화학식 1에서,
n은 1 내지 3의 정수이며,
R1 및 R2는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택되고,
상기 R1 및 R2의 알킬기, 알킬아민기, 알킬티올기 및 알칸올기는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택된 1종 이상의 치환기로 치환되거나 비치환되고, 복수 개의 치환기로 치환되는 경우, 이들은 서로 동일하거나 상이하다.
본 발명의 다른 구현예는 상기 식각 조성물을 이용한 식각 방법을 제공한다.
본 발명은 인산에 상기 화학식 1로 표시되는 화합물을 첨가한 식각 조성물을 제공함으로써, 실리콘 산화막의 식각을 억제하고 실리콘 질화막을 선택적으로 식각할 수 있다.
본 발명의 식각 조성물은 고온 안정성이 뛰어나고, 파티클 발생을 방지하여 소자 특성을 향상시킬 수 있다.
종래에는 인산(H3PO4)에 불산(HF) 또는 질산(HNO3) 등을 포함하는 식각 조성물을 이용하여 질화막을 제거하는 기술이 공지되었으나, 오히려 산화막의 식각 속도 증가로 질화막과 산화막의 식각 선택비를 저해시키는 문제가 나타나게 된다.
또한 실리콘 화합물을 함유한 첨가제를 식각 조성물에 추가하는 경우 실리콘 산화막에 비해 실리콘 질화막에 대한 식각 선택비가 증가하지만, 인산안에 있는 실리콘 화합물과 식각 후에 나오는 실리콘 불순물이 만나서 파티클을 생성하며, 생성된 파티클이 웨이퍼 위에 증착이 되면서 불량을 일으키는 문제점이 있다.
현재 알려진 바에 의하면 실리콘 화합물을 함유한 식각 조성물을 이용하여 식각을 한 경우, 생성되는 불순물이 규산(silicic acid)이다. 규산은 인산안에서 일정 농도로 올라갈 경우에 파티클을 형성하여 필터에 걸리거나 웨이퍼 위에 증착되기 때문에 어떻게 파티클을 줄일지에 대하여 많은 연구가 진행 중이다.
또한 인산 및 실리콘 화합물을 함유한 식각 조성물을 가열하면 상기 실리콘 화합물의 작용기들이 떨어져 나오거나 실리콘 화합물 간에 고리화반응을 일으키므로, 식각 조성물을 가열하는 동안 식각능이 저하된다.
따라서, 상기 언급한 문제점을 극복하여 실리콘 산화막에 대해 실리콘 질화막을 선택적으로 식각하면서도, 파티클 발생을 방지하고 고온에서 변성되지 않는 새로운 조성의 식각 조성물의 개발이 요구되고 있다.
이하, 본 발명에 대하여 상세하게 설명하도록 한다.
본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현 가능하다.
아래 열거된 정의는 본 발명을 기술하기 위해 사용된 다양한 용어들의 정의이다. 이들 정의는 달리 제한되지 않는 한, 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
본 발명에서의 용어 “알킬”은 특별한 언급이 없는 한 탄소수 1 내지 10개의 직쇄 또는 측쇄의 포화 탄화수소에서 유래되는 1가의 치환기이며, 직쇄 또는 측쇄 알킬기는 이의 주쇄에 10개 이하(예를 들어, C1-C10의 직쇄, C3-C10의 측쇄), 바람직하게는 4개 이하, 보다 바람직하게는 3개 이하의 탄소 원자를 가진다. 알킬의 예로는 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, sec-부틸, tert-부틸, 펜틸, 헥실 등이 있으나, 이에 한정되지 않는다.
본 발명에서의 용어 “알킬아민”은 특별한 언급이 없는 한 탄소수 1 내지 5개의 직쇄 또는 측쇄의 알킬기로 치환된 아민을 가리킨다. 예를 들면 메틸아민, 에틸아민, 프로필아민, 부틸아민 등이 있으나, 이에 한정되지 않는다.
본 발명에서의 용어 “알킬티올”은 특별한 언급이 없는 한 탄소수 1 내지 5개의 직쇄 또는 측쇄의 알킬기로 치환된 티올을 가리킨다. 예를 들면 메탄티올, 에탄티올, 프로판-1-티올, 부탄-2-티올 등이 있으나, 이에 한정되지 않는다.
본 발명에서의 용어 “알칸올”은 특별한 언급이 없는 한 탄소수 1 내지 5개의 직쇄 또는 측쇄의 알킬기로 치환된 알코올을 가리킨다. 예를 들면 메탄올, 에탄올, 프로판-1-올, 부탄-2-올 등이 있으나, 이에 한정되지 않는다.
본 발명은 인산 및 하기 화학식 1로 표시되는 화합물을 포함하는 식각 조성물을 제공한다:
[화학식 1]
Figure pat00002
상기 화학식 1에서,
n은 1 내지 3의 정수이며,
R1 및 R2는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택되고,
상기 R1 및 R2의 알킬기, 알킬아민기, 알킬티올기 및 알칸올기는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택된 1종 이상의 치환기로 치환되거나 비치환되고, 복수 개의 치환기로 치환되는 경우, 이들은 서로 동일하거나 상이하다.
본 발명은 고리(CYCLO)형태의 실리콘 화합물을 포함하는 식각 조성물로 종래 사용하는 선형(LINEAR) 구조의 실리콘 화합물처럼 많은 시간을 투자하면서 합성 할 필요가 없다.
또한 무작위성장(random growth)통하여 합성되는 선형(LINEAR) 구조의 실리콘 화합물의 경우 정확한 질량을 측정하기 어려운 것과는 달리 고리(CYCLO)형태의 실리콘 화합물은 원하는 질량을 정확히 측정하여 인산안에 분포 시킬 수 있다.
반도체 소자 공정 중 웨이퍼 표면 위의 대표적인 오염물로 파티클을 들 수 있다. 종래 알려져 있는 실리콘 화합물을 함유한 식각 조성물의 식각 원리는 히드록시기를 가지는 실리콘 함유 화합물에서 실리콘-히드록시 그룹(Si-OH)을 실록산 결합(Si-O-Si) 형태로 변하게 하여 식각으로부터 일종의 보호막을 형성하게 만드는 것이다.
이 경우 산화막의 식각을 억제할 수 있지만, 인산 안에 있는 실리콘 화합물과 식각 후에 나오는 실리콘 불순물이 만나서 파티클이 쉽게 형성된다.
이러한 문제를 피하기 위하여, 본 발명의 식각 조성물은 고리(CYCLO)형태의 실리콘 화합물을 도입함으로써, 일정한 온도에 도달하기 전까지 고리 형태를 유지하게 하여 실리콘-히드록시 그룹이 서로 결합하여 실리콘-옥시즌-실리콘(Si-O-Si) 형태로 변하는데 어려움이 생기게 함으로써 파티클 생성을 억제함과 동시에 생성되는 파티클의 사이즈를 현저하게 줄일 수 있다.
본 발명의 식각 조성물을 원하는 온도로 가열하게 되면, 고리(CYCLO)형태의 실리콘 화합물이 분해가 진행되면서 원하는 온도에서 식각을 진행하게 할 수 있다.
[화학식 1]
Figure pat00003
본 발명의 일 구현예에 따르면, 상기 화학식 1에서 R1은 C1~C5의 알킬기이고, R2는 C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택되고, 상기 R2의 알킬기, 알킬아민기, 알킬티올기 및 알칸올기는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택된 1종 이상의 치환기로 치환되거나 비치환되고, 복수 개의 치환기로 치환되는 경우, 이들은 서로 동일하거나 상이할 수 있다.
본 발명의 바람직한 일 구현예에 따르면, 상기 화학식 1에서 n은 1 이다.
본 발명의 일 구현예에 따르면, 상기 화학식 1에서 R1은 C1~C5의 알킬기이고, R2는 -(CH2)mNH2, -(CH2)mSH 및 -(CH2)mOH 로 이루어진 군에서 선택되고, m은 1 내지 5의 정수일 수 있다.
본 발명의 일 구현예에 따르면, 상기 화학식 1 로 표시되는 화합물이 아래의 화합물로 이루어진 군으로부터 선택되는 화합물일 수 있다.
2,2',2''-(2,4,6-트리메틸-1,3,5,2,4,6-트리옥사트리실리난-2,4,6-트리일)트리에탄아민;
2,2',2''-(2,4,6-트리메틸-1,3,5,2,4,6-트리옥사트리실리난-2,4,6- 트리일)트리에탄티올; 및
2,2',2''-(2,4,6-트리메틸-1,3,5,2,4,6-트리옥사트리실리난-2,4,6- 트리일)트리에탄올.
본 발명의 일 구현예에 따라, 인산에 상기 화학식 1로 표시되는 화합물을 첨가한 식각 조성물은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있다.
더욱 구체적으로, 본 발명의 일 구현예 따르면, 상기 화학식 1의 화합물을 포함하는 식각 조성물의 실리콘 산화막의 식각 속도는 1 내지 5 Å/min이다. 이 때, 본 발명의 실리콘 질화막/산화막 선택비는 20 이상을 가지게 되어, 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있게 한다.
본 발명의 일 구현예에서, 상기 식각 조성물은, 상기 화학식 1로 표시되는 화합물을 200 내지 50,000ppm, 바람직하게는 1,000 내지 20,000ppm 으로 포함할 수 있다.
상기 화학식 1로 표시되는 화합물의 함량이 200ppm 미만인 경우, 실리콘 첨가제가 부족하여 선택비가 매우 낮을 수 있다. 또한, 상기 화학식 1로 표시되는 화합물이 50,000ppm 를 초과하여 투입되는 경우, 그로 인해 발생하는 파티클로 인해 웨이퍼의 불량을 초래할 우려가 있다.
본 발명의 일 구현예에 따르면, 상기 조성물은 인산을 80 내지 90 중량%로, 바람직하게는 85 내지 90 중량%로 포함할 수 있다. 상기 식각 조성물 내 인산을 80 중량% 미만으로 포함하는 경우, 실리콘 질화막 식각 속도가 저하되어 질화막이 용이하게 제거되지 않을 우려가 있으며, 인산을 90 중량%를 초과하여 포함하는 경우, 인산의 농도가 지나치게 높아져 점도가 증가하므로 식각 속도가 줄어들 우려가 있다.
따라서, 본 발명에 따른 중량%와 ppm 범위로 인산 및 화학식 1로 표시되는 화합물을 포함하는 경우 식각 조성물은 반도체 공정시 적정 수준의 안정성을 유지하면서도 높은 실리콘 산화막/질화막 선택비를 구현할 수 있어 안정적인 식각 공정을 가능하게 한다.
본 발명의 일 구현예에서, 식각 속도 향상을 위한 첨가제가 추가로 포함되는 것을 특징으로 하는, 식각 조성물일 수 있다.
상기 첨가제는 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 말하는데, 계면활성제, pH조절제, 부식 방지제, 금속 이온 봉쇄제, 산화방지제 및 유기용제 등이 있으며, 본 발명의 특징에 어긋나지 않는 범위 내에서 추가로 포함할 수 있다.
상기 계면활성제는 식각의 균일성을 증가시키는 역할을 하며, 이때 사용되는 계면활성제의 구체적인 종류는 특별하게 한정할 것은 아니며, 글리세롤, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등을 사용할 수 있다.
상기 pH 조절제는 pH를 낮추는 유기산 및 무기산, pH를 높일 수 있는 염기 및 중성염 등을 의미하며, 이때 사용되는 pH 조절제의 구체적인 종류는 특별하게 한정할 것은 아니다.
본 발명의 다른 구현예에 따르면, 본 발명의 식각 조성물은 다음과 같이 제조할 수 있다.
상기 화학식 1로 표시되는 화합물을 인산에 첨가하여 식각 조성물을 제조한다. 이때 식각 조성물 내의 화학식 1로 표시되는 화합물의 농도는 200 내지 50,000ppm 이며, 바람직하게는 1,000 내지 20,000ppm 이다.
상기 식각 조성물을 상온에서 10분 내지 3시간, 바람직하게는 약 1시간 혼합한 뒤, 25 내지 100 oC 바람직하게는 65 내지 85 oC에서 교반시켜 준 후, 웨이퍼를 10초 내지 10분 식각하는데, 바람직하게는 1분 내지 5분 이다. 마지막으로 물로 1초 내지 5분 세정을 하는데, 바람직하게는 10초 내지 1분이다.
본 발명의 또 다른 구현예는 상기 제조된 식각 조성물을 이용한 실리콘 박막의 식각 방법을 제공한다.
본 발명의 일 구현예는 상기 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나 이상을 식각하는 단계를 포함하는 식각 방법을 제공한다.
본 발명의 다른 구현예는 상기 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공한다.
상기 식각 공정은 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하는 것이며, 140 내지 195 의 온도에서 수행되는 것인 반도체 소자의 제조방법일 수 있으며, 그 외 공정은 통상 알려진 방법을 사용할 수 있으므로 자세한 설명은 생략하도록 한다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
실시예
식각 조성물의 제조
상기 화학식 1로 표시되는 화합물을 인산에 첨가하여 초기 농도가 2,000ppm이 되도록 식각 조성물을 제조하였다.
실시예 1 및 2, 비교예 1에 따른 식각 조성물은 [표 1]과 같다.
식각 조성물
인산 화학식 1의 화합물
화학식 중량%
실시예 1 85 중량%
Figure pat00004
2,000ppm
실시예 2 85 중량%
Figure pat00005
2,000ppm
비교예 1 85 중량% - -
[실리콘 산화막 식각 속도 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 실리콘 산화막에 대해 165 oC에서 1분간 식각하였다.
식각 속도는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 측정하였다. 먼저 초기 실리콘 산화막의 각막 두께를 측정한 후, 수 분 동안 식각한 뒤 DI Water로 1분에서 3분 사이 세척을 하여 다시 실리콘 산화막의 각막 두께를 측정하였다. 식각 속도는 양 막의 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하였다.
총 5회에 걸쳐 측정하였으며 그 평균 결과값은 하기 [표 2]와 같다.
식각 전 산화막 두께 (Å) 식각 후 산화막 두께 (Å) 식각 속도(Å/min)
실시예 1 511.57 509.59 1.98
실시예 2 508.81 506.81 2.00
비교예 1 500.64 478.20 22.44
상기 [표 2]에서 보는 바와 같이, 실시예 1 및 2의 식각 조성물은 비교예 1 의 식각 조성물에 비해 실리콘 산화막의 식각 속도가 현저히 낮은 것을 볼 수 있었다.
[실리콘 질화막/산화막 선택비 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 이용하여, 식각시의 온도를 165로 하여 하기의 방법으로 실리콘 질화막을 식각하였다.
실리콘 질화막은 식각 조성물에 넣기 전 평탄화 작업을 진행하였으며, 평탄화작업은 50질량% 불산을 200:1로 희석한 후 희석 불산에 30초간 담가 진행하였다.
식각 속도는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 실리콘 질화막을 300초 동안 식각한 후, 양 막의 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하였다.
하기 [표 3]에 실리콘 산화막에 대한 실리콘 질화막의 선택비의 결과값을 나타내었다.
구분 공정온도 () 질화막 식각 속도
(Å/min)
산화막 식각 속도
(Å/min)
선택비
(질화막/ 산화막)
실시예 1 165 81.78 1.98 41.30
실시예 2 165 82.03 2.00 41.01
비교예 1 165 81.62 22.44 3.64
상기 [표 3]에 나타난 바와 같이 실시예 1및 2의 식각 조성물은 비교예 1의 식각 조성물에 비해 실리콘 산화막의 식각 속도가 현저히 낮아, 이를 통해 보다 향상된 선택비를 가짐을 확인할 수 있다.
이는 본 발명에 따른 식각 조성물의 높은 선택비를 나타내는 것으로, 실리콘 식각 공정에서 본 발명의 효과를 확인할 수 있었다.

Claims (9)

  1. 인산; 및
    하기 화학식 1로 표시되는 화합물을 포함하는, 식각 조성물:
    [화학식 1]
    Figure pat00006

    상기 화학식 1에서,
    n은 1 내지 3의 정수이며,
    R1 및 R2는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 아킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택되고,
    상기 R1 및 R2의 알킬기, 알킬아민기, 알킬티올기 및 알칸올기는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 알킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택된 1종 이상의 치환기로 치환되거나 비치환되고, 복수 개의 치환기로 치환되는 경우, 이들은 서로 동일하거나 상이하다.
  2. 제1항에 있어서,
    R1은 C1~C5의 알킬기이고,
    R2는 C1~C5의 알킬기, C1~C5의 아킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택되고,
    상기 R2의 알킬기, 알킬아민기, 알킬티올기 및 알칸올기는 각각 독립적으로 수소, 히드록시기, C1~C5의 알킬기, C1~C5의 아킬아민기, C1~C5의 알킬티올기 및 C1~C5의 알칸올기로 이루어진 군에서 선택된 1종 이상의 치환기로 치환되거나 비치환되고, 복수 개의 치환기로 치환되는 경우, 이들은 서로 동일하거나 상이한 것을 특징으로 하는, 식각 조성물.
  3. 제1항에 있어서,
    R1은 C1~C5의 알킬기이고,
    R2는 -(CH2)mNH2, -(CH2)mSH 및 -(CH2)mOH 로 이루어진 군에서 선택되고,
    m은 1 내지 5의 정수인 것을 특징으로 하는, 식각 조성물.
  4. 제1항에 있어서,
    n은 1 인 것을 특징으로 하는, 식각 조성물.
  5. 제1항에 있어서,
    상기 화학식 1 로 표시되는 화합물이 아래의 화합물로 이루어진 군으로부터 선택되는 화합물인, 식각 조성물:
    2,2',2''-(2,4,6-트리메틸-1,3,5,2,4,6-트리옥사트리실리난-2,4,6-트리일)트리에탄아민;
    2,2',2''-(2,4,6-트리메틸-1,3,5,2,4,6-트리옥사트리실리난-2,4,6- 트리일)트리에탄티올; 및
    2,2',2''-(2,4,6-트리메틸-1,3,5,2,4,6-트리옥사트리실리난-2,4,6- 트리일)트리에탄올.
  6. 제1항에 있어서,
    인산 80 내지 90 중량% 및,
    화학식 1 로 표시되는 화합물을 200 내지 50,000 ppm
    으로 포함하는, 식각 조성물.
  7. 제1항에 있어서,
    상기 식각 조성물의 실리콘 산화막의 식각 속도는 1 내지 5 Å/min인 식각 조성물.
  8. 제1항에 있어서,
    식각 속도 향상을 위한 첨가제가 추가로 포함되는 것을 특징으로 하는, 식각 조성물.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함하는 반도체 소자의 식각 방법.
KR1020170182661A 2017-12-28 2017-12-28 식각 조성물 및 이를 이용한 식각 방법 KR102484977B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170182661A KR102484977B1 (ko) 2017-12-28 2017-12-28 식각 조성물 및 이를 이용한 식각 방법
CN201811523773.2A CN110028971B (zh) 2017-12-28 2018-12-13 蚀刻组合物及利用其的蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170182661A KR102484977B1 (ko) 2017-12-28 2017-12-28 식각 조성물 및 이를 이용한 식각 방법

Publications (2)

Publication Number Publication Date
KR20190080290A true KR20190080290A (ko) 2019-07-08
KR102484977B1 KR102484977B1 (ko) 2023-01-09

Family

ID=67256442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170182661A KR102484977B1 (ko) 2017-12-28 2017-12-28 식각 조성물 및 이를 이용한 식각 방법

Country Status (1)

Country Link
KR (1) KR102484977B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
KR20220038872A (ko) * 2020-09-21 2022-03-29 재원산업 주식회사 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液,その製造方法及びエッチング方法
KR20120117682A (ko) * 2011-04-14 2012-10-24 도쿄엘렉트론가부시키가이샤 에칭 방법, 에칭 장치 및 기억 매체
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US20140021400A1 (en) * 2010-12-15 2014-01-23 Sun Chemical Corporation Printable etchant compositions for etching silver nanoware-based transparent, conductive film
KR20170030774A (ko) * 2015-09-10 2017-03-20 동우 화인켐 주식회사 비인산계 실리콘 질화막 식각 조성물
KR20170066180A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170126049A (ko) * 2016-05-04 2017-11-16 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170134899A (ko) * 2016-05-27 2017-12-07 오씨아이 주식회사 실리콘 질화막 식각 용액

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液,その製造方法及びエッチング方法
US20140021400A1 (en) * 2010-12-15 2014-01-23 Sun Chemical Corporation Printable etchant compositions for etching silver nanoware-based transparent, conductive film
KR20120117682A (ko) * 2011-04-14 2012-10-24 도쿄엘렉트론가부시키가이샤 에칭 방법, 에칭 장치 및 기억 매체
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR20170030774A (ko) * 2015-09-10 2017-03-20 동우 화인켐 주식회사 비인산계 실리콘 질화막 식각 조성물
KR20170066180A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170126049A (ko) * 2016-05-04 2017-11-16 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170134899A (ko) * 2016-05-27 2017-12-07 오씨아이 주식회사 실리콘 질화막 식각 용액

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
CN112210378B (zh) * 2019-07-12 2024-04-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
KR20220038872A (ko) * 2020-09-21 2022-03-29 재원산업 주식회사 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법

Also Published As

Publication number Publication date
KR102484977B1 (ko) 2023-01-09

Similar Documents

Publication Publication Date Title
KR102336865B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
JP2020533786A (ja) 窒化ケイ素含有基板をエッチングするための組成物および方法
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
CN110028971B (zh) 蚀刻组合物及利用其的蚀刻方法
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102463292B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR20150029826A (ko) 폴리실리콘 및 아몰퍼스 실리콘 식각액 조성물
KR20080011229A (ko) Bpsg막과 sod막을 포함하는 기판의 에칭액
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
CN112442372B (zh) 蚀刻组合物,使用其蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法
TWI837418B (zh) 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR102339685B1 (ko) 실리콘 질화막 식각 조성물
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
JP2021034737A (ja) エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法
KR20190080289A (ko) 실리콘 질화막 식각방법 및 이를 이용한 반도체 소자의 제조 방법
KR20190127051A (ko) 실란 화합물, 이를 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant