KR20180126602A - 탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체 - Google Patents

탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체 Download PDF

Info

Publication number
KR20180126602A
KR20180126602A KR1020187032760A KR20187032760A KR20180126602A KR 20180126602 A KR20180126602 A KR 20180126602A KR 1020187032760 A KR1020187032760 A KR 1020187032760A KR 20187032760 A KR20187032760 A KR 20187032760A KR 20180126602 A KR20180126602 A KR 20180126602A
Authority
KR
South Korea
Prior art keywords
integrated structure
atomic percent
level
silicon
memory array
Prior art date
Application number
KR1020187032760A
Other languages
English (en)
Other versions
KR102180503B1 (ko
Inventor
저스틴 비. 도르하우트
페이 왕
쳇 이. 카터
이안 레이버라이언테
존 디. 홉킨스
쿠날 쉬로트리
라이언 메이어
비나약 샤만나
쿠날 알. 퍼레크
마틴 씨. 로버츠
매튜 파크
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20180126602A publication Critical patent/KR20180126602A/ko
Application granted granted Critical
Publication of KR102180503B1 publication Critical patent/KR102180503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H01L27/11524—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L27/11529—
    • H01L27/11551—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Abstract

일부 실시형태는 유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨을 가진 집적 구조체를 포함한다. 전도성 레벨 위의 층은 탄소, 산소, 붕소 및 인 중 1종 이상과, 규소 및 질소를 포함한다. 일부 실시형태에서, 수직으로-적층된 전도성 레벨은 NAND 메모리 어레이 내의 워드선 레벨이다. 일부 실시형태는 유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨을 가진 집적 구조체를 포함한다. 수직으로-적층된 NAND 메모리 셀은 메모리 어레이 구역 내에서 전도성 레벨을 따라 있다. 계단 구역은 메모리 어레이 구역에 가장 가깝다. 계단 구역은 전도성 레벨과 일-대-일 대응의 전기적 접촉부를 갖는다. 층은 메모리 어레이 구역 위와 계단 구역 위에 있다. 층은 탄소, 산소, 붕소 및 인 중 1종 이상과, 규소 및 질소를 포함한다.

Description

탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체
탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체.
메모리는 데이터 저장을 전자 시스템에 제공한다. 플래시 메모리는 메모리의 하나의 유형이고 그리고 현대의 컴퓨터 및 디바이스에서 수많은 용도를 갖는다. 예를 들어, 현대의 개인용 컴퓨터는 플래시 메모리 칩에 저장된 BIOS를 가질 수도 있다. 또 다른 실시예로써, 컴퓨터 및 다른 디바이스가 종래의 하드 드라이브를 대체하도록 솔리드 스테이트 드라이브(solid state drive)에서 플래시 메모리를 활용하는 것이 점점 흔해지고 있다. 여전히 또 다른 실시예로써, 플래시 메모리는 제작업자가 새로운 통신 프로토콜이 표준화됨에 따라 새로운 통신 프로토콜을 지지하고 그리고 향상된 피처를 위해 디바이스를 원격으로 업그레이드하는 능력을 제공하기 때문에 무선 전자 디바이스에서 인기 있다.
NAND는 집적 플래시 메모리의 기본적인 아키텍처일 수도 있다. NAND 셀 장치는 메모리 셀의 직렬 조합(직렬 조합은 흔히 NAND 스트링으로서 지칭됨)에 직렬로 연결된 적어도 하나의 선택 디바이스를 포함한다. NAND 아키텍처는 수직으로-적층된 메모리 셀을 포함하도록 구성될 수도 있다. 개선된 NAND 아키텍처를 개발하는 것이 목적된다.
도 1은 예시적인 실시형태의 처리 단계에서 집적 구조물의 구역을 도시하는 개략적인 단면도.
도 2는 도 1의 처리 단계 후의 예시적인 실시형태의 처리 단계에서 도 1의 구역을 도시하는 개략적인 단면도.
도 3은 도 1의 처리 단계 후의 또 다른 예시적인 실시형태의 처리 단계에서 도 1의 구역과 유사한 구역을 도시하는 개략적인 단면도.
일부 실시형태는 탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 가진 집적 회로 구조물을 포함한다. 재료는 메모리 어레이 구역에 걸쳐 연장될 수도 있다. 일부 실시형태에서 메모리 어레이 구역은 전도성 접촉부가 개별적인 워드선 레벨로 연장되는 계단 구역(또한, 때때로 단차 구역, 상어 턱 구역 등으로서 지칭됨)으로 연장되는 수직으로-적층된 워드선 레벨(vertically-stacked wordline level)을 포함한다. 일부 실시형태에서 재료는 메모리 어레이 구역과 계단 구역 중 하나 또는 둘 다에 걸쳐 연장될 수도 있다. 재료는 수많은 이점을 제공할 수도 있다. 예를 들어, 재료는 전도성 레벨 위 및/또는 근처의 구역에 대한 전도성 접촉부의 제조 동안 마스크 오정렬의 경우에 하부 전도성 레벨을 보호하도록 절연 배리어를 제공할 수도 있다. 또 다른 실시예로써, 재료는 집적 회로 다이의 벤딩 및/또는 다른 원하지 않은 뒤틀림을 완화하도록 하부 재료의 응력을 보상하는 압축/인장 응력 특성을 갖도록 제조될 수도 있다. 예시적인 실시형태는 도 1 내지 도 3을 참조하여 설명된다.
도 1을 참조하면, 구조물(10)의 부분이 도시되고, 이러한 부분은 집적 구조체에 대응한다. 부분 중 하나는 메모리 어레이 구역(12)의 단편이고 그리고 다른 하나는 계단 구역(14)의 단편이다.
교번하는 레벨(18 및 20)의 스택(15)은 구역(12 및 14)에 걸쳐 연장된다. 레벨(18)은 예를 들어, 이산화규소와 같은 유전체 재료를 포함할 수도 있다. 레벨(20)은 예를 들어, 질화규소와 같은 희생적(즉, 교체 가능한) 재료를 포함할 수도 있다. 레벨(18 및 20)은 임의의 적합한 두께를 가질 수도 있다. 레벨(18 및 20)은 일부 실시형태에서 서로 동일한 두께일 수도 있고 그리고 다른 실시형태에서 서로에 대해 두께가 상이할 수도 있다.
절연 구역(22)은 최상부 레벨(20) 위에 있다. 이러한 절연 구역은 임의의 적합한 절연 조성물 또는 절연 조성물의 조합을 포함할 수도 있고; 예를 들어, 이산화규소를 포함한다. 구역(22)이 단일의 균질한 조성물을 포함하는 것으로 도시되지만, 다른 실시형태에서 구역(22)은 2개 이상의 별개의 조성물을 포함할 수도 있다.
층(26)은 절연 구역(22) 위에 있고 그리고 이러한 층은 재료(24)로 이루어진다. 재료(24)는 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함한다. 일부 실시형태에서 재료(24) 내의 탄소, 산소, 붕소 및/또는 인의 총 농도는 적어도 약 2 원자 퍼센트, 적어도 약 4 원자 퍼센트, 적어도 약 10 원자 퍼센트 등이다. 일부 실시형태에서 재료(24) 내의 탄소, 산소, 붕소 및/또는 인의 총 농도는 약 2 원자 퍼센트 내지 약 20 원자 퍼센트의 범위 내; 약 6 원자 퍼센트 내지 약 11 원자 퍼센트의 범위 내이다. 일부 실시형태에서, 재료(24)는 탄소, 산소, 붕소 및 인 중 1종 이상과, 규소 및 질소로 이루어질 수도 있다.
질화규소 재료(24) 내에 탄소, 산소, 붕소 및/또는 인을 포함하는 것의 이점은 이러한 것이 재료(24)를 레벨(20)(도 2를 참조하여 아래에 논의됨) 내의 희생적 질화규소를 제거하도록 차후에 활용되는 에칭에 대해 내성이 있게 만들 수 있다는 것이다. 따라서, 질화규소 재료(24) 내의 탄소, 산소, 붕소 및/또는 인의 총 농도가 재료(24)를 레벨(20) 내의 질화규소(또는 다른 적합한 교체 가능한 재료)를 제거하도록 활용되는 에칭에 대해 내성이 있게 만들기에 충분한 것이 바람직할 수 있다. 재료(24)가 비전도성인 것이 또한 바람직할 수 있다. 따라서, 재료(24)의 질화규소 내에 포함된 물질(예를 들어, 탄소)의 농도는 질화규소 재료(24)가 비전도성으로 유지되도록 충분히 낮게 유지되는 것이 바람직할 수 있다. 질화규소 재료(24)는 질화규소 재료가 질화규소 단독에 대하여 이점을 위해 조정된 조성물을 포함한다는 것을 나타내도록 "향상된 질화규소 재료"로서 지칭될 수도 있다.
패터닝된 재료(28)는 향상된 질화규소 재료(24) 위에 제공된다. 패터닝된 재료(28)는 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수도 있고 그리고 일부 실시형태에서 예를 들어, 이산화규소와 같은 유전체 재료를 포함할 것이다.
점은 다수의 부가적인 레벨 또는 다른 구조체가 예시된 부분 위 및 아래에 있을 수도 있다는 것을 나타내도록 구조물(10)의 예시된 부분 위 및 아래에 제공된다. 또한, 점은 스택이 예시된 부분 아래로 연장될 수도 있다는 것을 나타내도록 스택(15)을 예시하는 괄호의 하부단에 제공된다. 선택 게이트 레벨, 소스선 등은 일부 실시형태에서 구조물(10)의 예시된 부분 아래에 있을 수도 있다.
일부 실시형태에서 구조물(10)의 예시된 부분은 예를 들어, 단결정 규소를 포함할 수도 있고, 단결정 규소로 본질적으로 이루어질 수도 있거나 또는 단결정 규소로 이루어질 수도 있는 반도체 기판에 의해 지지될 것이다. 용어 "반도체 기판"은 벌크 반전도성 재료, 예컨대, 반전도성 웨이퍼(단독으로 또는 다른 재료를 포함하는 조립체로) 및 반전도성 재료층(단독으로 또는 다른 재료를 포함하는 조립체로)을 포함하지만 이로 제한되지 않는, 반전도성 재료를 포함하는 임의의 구조물을 의미한다. 용어 "기판"은 위에서 설명된 반도체 기판을 포함하지만 이로 제한되지 않는 임의의 지지 구조체를 지칭한다.
제1 및 제2 개구(30 및 32)는 메모리 어레이 구역(12) 내의 스택(15)을 통해 연장된다.
제1 개구(30)는 메모리 어레이를 프로그램 가능한 블록으로 세분하도록 활용된 복수의 슬릿 중 하나를 나타낸다. 일부 실시형태에서 개별적인 블록은 소거될 수도 있는 메모리 어레이 내의 가장 작은 장치에 대응할 수도 있고 그리고 각각의 블록은 프로그램될 수도 있는 가장 작은 장치에 대응하는 복수의 페이지를 포함할 수도 있다.
제2 개구(32)는 수직으로-적층된 메모리 셀이 형성되는 구역을 나타낸다. 채널 재료(34)가 개구(32) 내에 있고 그리고 스택(15)의 재료로부터 유전체 재료(36), 전하-저장 재료(38) 및 전하-차단 재료(40)에 의해 이격된다. 재료(34, 36, 38 및 40)는 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수도 있다. 예를 들어, 채널 재료(34)는 적절하게 도핑된 규소를 포함할 수도 있고; 유전체 재료(36)는 이산화규소, 하프늄 산화물, 알루미늄 산화물, 지르코늄 산화물 등 중 1종 이상을 포함할 수도 있으며; 전하-저장 재료(38)는 하나 이상의 전하-트랩핑 재료, 예컨대, 질화규소, 규소 산질화물, 금속 점 등을 포함할 수도 있고; 그리고 전하-차단재료(40)는 이산화규소, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 등 중 1종 이상을 포함할 수도 있다.
예시된 채널 재료(34)는 유전체 재료(42)로 충전된 중심 구역을 남기도록 개구(32)의 측벽을 라이닝(line)한다. 이러한 것은 소위 중공형 채널 구성에 대응한다. 다른 실시형태에서 채널 재료는 개구(32)의 중심 구역을 중실형 기둥으로서 충전할 수도 있다. 유전체 재료(42)는 예를 들어, 산화물(예를 들어, 이산화규소)과 같은 임의의 적합한 조성물을 포함할 수도 있다.
전도성 플러그(48)가 유전체 재료(42) 위에 제공된다. 전도성 플러그(48)는 예를 들어, 전도성으로 도핑된 반도체 재료(예를 들어, 전도성으로 도핑된 규소, 전도성으로 도핑된 게르마늄 등), 금속(예를 들어, 텅스텐, 티타늄 등) 및 금속-함유 조성물(예를 들어, 금속 질화물, 금속 탄화물 등) 중 1종 이상을 포함하는, 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수도 있다.
제1 및 제2 개구(30 및 32)와 개구(32) 내의 구조체는 메모리 어레이에 걸쳐 형성될 수도 있는 수많은 개구와 구조체를 나타낸다.
제1, 제2 및 제3 개구(44 내지 46)는 계단 구역(14)의 다양한 재료를 통해 연장된다. 각각의 개구는 레벨(20) 중 상이한 레벨로 연장되고 그리고 결국 노출된 레벨로 연장되는 전기적 접촉부를 형성하도록 활용된다. 유전체 재료(48)는 교번하는 레벨(18 및 20)을 포함하는 페데스탈에 인접한 계단 구역 내에 제공된다. 유전체 재료(48)는 예를 들어, 산화물(예컨대, 이산화규소)을 포함하는, 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수도 있다.
모든 개구(30, 32 및 44 내지 46)는 향상된 질화규소 재료(24)의 이점의 설명을 간소화하기 위해서 도 1의 공통 처리 단계에서 형성되게 도시된다. 실제로, 개구(30, 32 및 44 내지 46) 중 하나 이상은 개구 중 다른 하나에 대해 상이한 처리 단계에서 형성될 수도 있다.
도 2를 참조하면, 레벨(20)(도 1)의 희생적 재료가 제거되고 그리고 전도성 레벨(50)을 형성하도록 전도성 재료로 교체된다. 레벨(50)의 전도성 재료는 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수도 있고; 그리고 예를 들어, 전도성으로 도핑된 반도체 재료(들), 금속(들) 또는 금속-함유 조성물(들) 중 1종 이상을 포함할 수도 있고, 본질적으로 이들로 이루어질 수도 있고 그리고 이들로 이루어질 수도 있다. 일부 실시형태에서, 레벨(50)의 전도성 재료는 탄탈룸 또는 텅스텐을 포함할 수도 있고, 본질적으로 이들로 이루어질 수도 있고 그리고 이들로 이루어질 수도 있다.
전도성 레벨(50)은 유전체 레벨(18)과 교번하는 수직으로-적층된 전도성 레벨로 지칭될 수도 있다. 일부 실시형태에서, 전도성 레벨(50)은 수직으로-적층된 NAND 워드선 레벨로 지칭될 수도 있다.
NAND 메모리 어레이는 메모리 어레이 구역(12)에 걸쳐 형성될 수도 있다. 이러한 NAND 메모리 어레이는 수직으로-적층된 메모리 셀을 포함하고, 일부 예시적인 메모리 셀(52)은 도 2에 개략적으로 예시된다. 메모리 셀은 제어 게이트 재료로서 전도성 레벨(50)의 구역을 포함하고 그리고 채널 재료(34), 유전체 재료(36), 전하-저장 재료(38) 및 전하-차단재료(40)의 구역을 포함한다.
전도성 상호연결부(54 내지 56)는 계단 구역(14)에 걸쳐 개구(44 내지 46) 내에 형성된다. 전도성 상호연결부(54 내지 56)는 전도성 레벨(즉, 워드선 레벨)(50)과 일-대-일 대응되고 그리고 특정한 워드선 레벨과 다른 회로(미도시)를 연결한다. 이러한 다른 회로는 예를 들어, 프로그래밍, 소거 및/또는 판독 작동 동안 특정한 워드선 레벨을 트리거링(trigger)하도록 활용될 수도 있다. 전도성 상호연결부(54 내지 56)는 임의의 적합한 전기적으로 전도성 조성물 또는 조성물의 조합을 포함할 수도 있고; 그리고 예를 들어, 전도성으로 도핑된 반도체 재료(들), 금속(들) 또는 금속-함유 조성물(들) 중 1종 이상을 포함할 수도 있고, 본질적으로 이들로 이루어질 수도 있거나 또는 이들로 이루어질 수도 있다.
향상된 질화규소 재료(24)는 NAND 메모리 어레이의 메모리 셀(52)에 걸쳐 연장되고 그리고 또한 계단 구역(14)에 걸쳐 연장된다. 향상된 질화규소 재료(24)는 향상된 질화규소 재료 내의 탄소, 산소, 붕소 및 인 중 1종 이상의 편입에 기인한 레벨(20)(도 1)의 질화규소의 교체 후에 남는다. 향상된 질화규소 재료(24)는 유리하게는 향상된 질화규소 재료(24)가 부족한 종래의 다이에 비해 집적 회로 다이의 평면도를 향상시키도록 하부 재료의 응력을 밸런싱(balance)하는 압축/인장 응력 특성을 제공할 수도 있다. 또한, 향상된 질화규소 재료(24) 내의 탄소, 산소, 붕소 및/또는 인의 상대적인 양은 특정한 적용을 위해 적합한 인장/압축 응력 특성을 달성하도록 조정될 수도 있다.
예시된 실시형태에서, 향상된 질화규소 재료(24)는 최상부 전도성 레벨(50)로부터 오직 단일의 유전체 구역(22)에 의해 이격된다. 이러한 것은 향상된 질화규소 재료(24)가 최상부 전도성 레벨로부터 부가적인 재료에 의해 이격되는 다른 구조물과 비교하여 처리를 간소화할 수도 있다.
전도성 상호연결부(58)는 채널 재료(34) 및 전도성 플러그(48)와 전기적으로 연결되도록 개구(32) 내에 제공되게 도시된다. 이러한 상호연결부는 채널 재료(34)와 다른 회로(미도시)를 전기적으로 연결할 수도 있다. 상호연결부(58)는 임의의 적합한 전기적으로 전도성 조성물 또는 조성물의 조합을 포함할 수도 있고; 그리고 예를 들어, 전도성으로 도핑된 반도체 재료(들), 금속(들) 또는 금속-함유 조성물(들) 중 1종 이상을 포함할 수도 있고, 본질적으로 이들로 이루어질 수도 있거나 또는 이들로 이루어질 수도 있다.
도 2의 예시된 실시형태에서, 상호연결부(58)는 하부 재료와 적절하게 정렬된다. 그러나, 일부 적용에서 예를 들어, 상호연결부(58)에 대해 개구를 패터닝하도록 활용된 마스크의 오정렬에 기인하여, 상호연결부(58)의 오정렬이 있을 수도 있다. 도 3은 도 2의 구조물과 비슷하지만, 상호연결부(58)가 오정렬된, 구조물(10a)을 도시한다. 유리하게는, 향상된 질화규소 재료(24)는 상호연결부(58)에 대한 오정렬된 개구의 형성 동안 절충되는 것으로부터 하부 유전체 구역(22)을 보호하고 따라서 이외에 상호연결부(58)의 전도성 재료와 최상부 전도성 레벨(50) 간에 발생할 수 있는 문제가 많은 단락을 방지한다.
다양한 실시형태가 NAND 아키텍처를 참조하여 위에서 설명되지만, 본 명세서에 설명된 발명(들)의 양상이 NAND와는 다른 아키텍처로 확장될 수도 있다는 것이 이해된다. 이러한 다른 아키텍처는 메모리 아키텍처, 논리 아키텍처 등을 포함할 수도 있다.
위에서 논의된 구조물은 전자 시스템에 통합될 수도 있다. 이러한 전자 시스템은 예를 들어, 메모리 모듈, 디바이스 구동기, 전력 모듈, 통신 모뎀, 프로세서 모듈 및 특수 용도의 모듈에서 사용될 수도 있고 그리고 다층, 멀티칩 모듈을 포함할 수도 있다. 전자 시스템은 예를 들어, 카메라, 무선 디바이스, 디스플레이, 칩 세트, 셋톱 박스, 게임, 조명, 차량, 시계, 텔레비전, 휴대폰, 개인용 컴퓨터, 자동차, 산업 제어 시스템, 항공기 등과 같은, 광범위한 시스템 중 임의의 것일 수도 있다.
달리 명시되지 않는 한, 본 명세서에 설명된 다양한 재료, 물질, 조성물 등은 예를 들어, 원자층 증착(atomic layer deposition: ALD), 화학적 기상 증착(chemical vapor deposition: CVD), 물리적 기상 증착(physical vapor deposition: PVD) 등을 포함하는, 이제 알려져 있거나 또는 여전히 개발되는, 임의의 적합한 방법론으로 형성될 수도 있다.
용어 "유전체" 및 "전기적으로 절연" 둘 다는 절연성 전기적 특성을 가진 재료를 설명하도록 활용될 수도 있다. 이 용어는 본 개시내용에서 동의어로 간주된다. 일부 예에서 용어 "유전체" 그리고 다른 예에서 용어 "전기적으로 절연"의 활용은, 다음의 청구항에서 이전의 논거를 간소화하도록 본 개시내용에서 언어적 변경을 제공하기 위한 것일 수도 있고 그리고 어떤 상당한 화학적 또는 전기적 차이를 나타내도록 활용되지 않는다.
도면에서 다양한 실시형태의 특정한 방향은 예시적인 목적만을 위한 것이고 그리고 실시형태는 일부 적용에서 도시된 방향에 대해 회전될 수도 있다. 본 명세서에 제공된 설명 및 다음의 청구항은 구조체가 도면의 특정한 방향에 있든 없든지에 관계없이, 다양한 피처 간의 설명된 관계를 갖거나 또는 이러한 방향에 대해 회전되는 임의의 구조체에 관한 것이다.
첨부된 도면 중 단면도는 단면의 면 내의 피처만을 도시하고 그리고 도면을 간소화하도록 단면의 면 뒤의 재료를 도시하지 않는다.
구조체가 또 다른 구조체의 "위" 또는 "옆에" 있는 것으로 언급될 때, 구조체는 다른 구조체 바로 위에 있을 수도 있거나 또는 개재된 구조체가 또한 존재할 수도 있다. 대조적으로, 구조체가 또 다른 구조체의 "바로 위" 또는 "바로 옆에" 있는 것으로 언급될 때, 개재된 구조체는 존재하지 않는다. 구조체가 또 다른 구조체와 "접속" 또는 "연결"되는 것으로 언급될 때, 구조체는 다른 구조체에 직접적으로 접속 또는 연결될 수 있거나 또는 개재된 구조체가 존재할 수도 있다. 대조적으로, 구조체가 또 다른 구조체에 "직접적으로 접속" 또는 직접적으로 연결"되는 것으로 언급될 때, 개재된 구조체는 존재하지 않는다.
일부 실시형태는 유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨을 포함한 집적 구조체를 포함한다. 전도성 레벨 위의 층은 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함하고; 상기 1종 이상의 물질의 총 농도는 약 2 원자 퍼센트 내지 약 20 원자 퍼센트의 범위 내에 있다.
일부 실시형태는 NAND 메모리 어레이 내에 수직으로-적층된 NAND 워드선 레벨을 포함한 집적 구조체를 포함한다. 워드선 레벨 위의 층은 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함하고; 상기 1종 이상의 물질의 총 농도는 적어도 약 2 원자 퍼센트이다. 층은 워드선 레벨의 최상부로부터 1개 이하의 절연 구역에 의해 이격된다.
일부 실시형태는 유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨을 포함한 집적 구조체를 포함한다. 수직으로-적층된 NAND 메모리 셀은 메모리 어레이 구역 내에서 전도성 레벨을 따라 있다. 계단 구역은 메모리 어레이 구역에 가장 가깝다. 계단 구역은 전도성 레벨과 일-대-일 대응의 전기적 접촉부를 포함한다. 층은 메모리 어레이 구역 위 그리고 계단 구역 위에 있다. 층은 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함하고; 상기 1종 이상의 물질의 총 농도는 약 2 원자 퍼센트 내지 약 20 원자 퍼센트의 범위 내에 있다.

Claims (29)

  1. 집적 구조체로서,
    유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨(vertically-stacked conductive level); 및
    상기 전도성 레벨 위에 있고 그리고 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함하는 층으로서, 상기 1종 이상의 물질의 총 농도는 약 2 원자 퍼센트(atomic percent) 내지 약 20 원자 퍼센트의 범위 내에 있는, 상기 층을 포함하는, 집적 구조체.
  2. 제1항에 있어서, 상기 1종 이상의 물질은 탄소를 포함하는, 집적 구조체.
  3. 제1항에 있어서, 상기 1종 이상의 물질은 산소를 포함하는, 집적 구조체.
  4. 제1항에 있어서, 상기 1종 이상의 물질은 붕소를 포함하는, 집적 구조체.
  5. 제1항에 있어서, 상기 1종 이상의 물질은 인을 포함하는, 집적 구조체.
  6. 제1항에 있어서, 상기 수직으로-적층된 전도성 레벨은 NAND 메모리 어레이의 부분인, 집적 구조체.
  7. 제6항에 있어서, 상기 층은 상기 NAND 메모리 어레이의 메모리 셀에 걸쳐 연장되는, 집적 구조체.
  8. 제7항에 있어서, 상기 수직으로-적층된 전도성 레벨은 상기 NAND 메모리 어레이의 워드선 레벨이고 그리고 상기 층은 상기 NAND 메모리 어레이의 상기 워드선 레벨과 전기적으로 접촉되는 계단 구역에 걸쳐 연장되는, 집적 구조체.
  9. 제1항에 있어서, 상기 전도성 레벨은 금속을 포함하는, 집적 구조체.
  10. 제1항에 있어서, 상기 전도성 레벨은 탄탈룸 또는 텅스텐을 포함하는, 집적 구조체.
  11. 집적 구조체로서,
    NAND 메모리 어레이 내의 수직으로-적층된 NAND 워드선 레벨; 및
    상기 워드선 레벨 위에 있고 그리고 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함하는 층으로서; 상기 1종 이상의 물질의 총 농도는 적어도 약 2 원자 퍼센트인, 상기 층을 포함하고, 그리고
    상기 층은 상기 워드선 레벨의 최상부로부터 1개 이하의 절연 구역에 의해 이격되는, 집적 구조체.
  12. 제11항에 있어서, 상기 1종 이상의 물질의 상기 총 농도는 적어도 약 4 원자 퍼센트인, 집적 구조체.
  13. 제11항에 있어서, 상기 1종 이상의 물질의 상기 총 농도는 적어도 약 10 원자 퍼센트인, 집적 구조체.
  14. 제11항에 있어서, 상기 1종 이상의 물질의 상기 총 농도는 약 2 원자 퍼센트 내지 약 20 원자 퍼센트의 범위 내에 있는, 집적 구조체.
  15. 제11항에 있어서, 상기 1종 이상의 물질의 상기 총 농도는 약 6 원자 퍼센트 내지 약 11 원자 퍼센트의 범위 내에 있는, 집적 구조체.
  16. 제11항에 있어서, 상기 1종 이상의 물질은 탄소를 포함하는, 집적 구조체.
  17. 제11항에 있어서, 상기 1종 이상의 물질은 산소를 포함하는, 집적 구조체.
  18. 제11항에 있어서, 상기 1종 이상의 물질은 붕소를 포함하는, 집적 구조체.
  19. 제11항에 있어서, 상기 1종 이상의 물질은 인을 포함하는, 집적 구조체.
  20. 집적 구조체로서,
    유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨;
    메모리 어레이 구역 내에서 상기 전도성 레벨을 따라 있는 수직으로-적층된 NAND 메모리 셀;
    상기 메모리 어레이 구역과 가장 가깝고, 상기 전도성 레벨과 일-대-일 대응의 전기적 접촉부를 포함하는, 계단 구역; 및
    상기 메모리 어레이 구역 위 및 상기 계단 구역 위에 있는 층으로서; 상기 층은 탄소, 산소, 붕소 및 인으로 이루어진 군으로부터 선택된 1종 이상의 물질과, 규소 및 질소를 포함하고; 상기 1종 이상의 물질의 총 농도는 약 2 원자 퍼센트 내지 약 20 원자 퍼센트의 범위 내에 있는, 상기 층을 포함하는, 집적 구조체.
  21. 제20항에 있어서, 상기 1종 이상의 물질의 상기 총 농도는 약 6 원자 퍼센트 내지 약 11 원자 퍼센트의 범위 내에 있는, 집적 구조체.
  22. 제20항에 있어서, 상기 1종 이상의 물질은 탄소를 포함하는, 집적 구조체.
  23. 제22항에 있어서, 상기 층은 규소, 질소 및 탄소로 이루어지는, 집적 구조체.
  24. 제20항에 있어서, 상기 1종 이상의 물질은 산소를 포함하는, 집적 구조체.
  25. 제24항에 있어서, 상기 층은 규소, 질소 및 산소로 이루어지는, 집적 구조체.
  26. 제20항에 있어서, 상기 1종 이상의 물질은 붕소를 포함하는, 집적 구조체.
  27. 제26항에 있어서, 상기 층은 규소, 질소 및 붕소로 이루어지는, 집적 구조체.
  28. 제20항에 있어서, 상기 1종 이상의 물질은 인을 포함하는, 집적 구조체.
  29. 제28항에 있어서, 상기 층은 규소, 질소 및 인으로 이루어지는, 집적 구조체.
KR1020187032760A 2016-04-19 2017-04-17 탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체 KR102180503B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/133,119 US10157933B2 (en) 2016-04-19 2016-04-19 Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US15/133,119 2016-04-19
PCT/US2017/027995 WO2017184525A1 (en) 2016-04-19 2017-04-17 Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus

Publications (2)

Publication Number Publication Date
KR20180126602A true KR20180126602A (ko) 2018-11-27
KR102180503B1 KR102180503B1 (ko) 2020-11-19

Family

ID=60039036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032760A KR102180503B1 (ko) 2016-04-19 2017-04-17 탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체

Country Status (5)

Country Link
US (4) US10157933B2 (ko)
KR (1) KR102180503B1 (ko)
CN (1) CN109075166B (ko)
TW (1) TWI625844B (ko)
WO (1) WO2017184525A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020017572A (ja) * 2018-07-23 2020-01-30 キオクシア株式会社 半導体メモリ及び半導体メモリの製造方法
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11121143B2 (en) * 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
US11088088B2 (en) 2019-11-05 2021-08-10 Micron Technology, Inc. Microelectronic devices with polysilicon fill material between opposing staircase structures, and related devices, systems, and methods
US11177278B2 (en) * 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11569390B2 (en) * 2019-12-23 2023-01-31 Micron Technology, Inc. Memory cells and integrated assemblies having charge-trapping-material with trap-enhancing-additive
US11101280B2 (en) 2019-12-27 2021-08-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11411013B2 (en) * 2020-01-08 2022-08-09 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
US11889683B2 (en) 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11706918B2 (en) 2020-07-01 2023-07-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11744069B2 (en) * 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11437383B1 (en) * 2021-06-02 2022-09-06 Nanya Technology Corporation Method for fabricating dynamic random access memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041266A1 (en) * 2000-09-11 2004-03-04 Takashi Akahori Semiconductor device and fabrication method therefor
US20080108193A1 (en) * 2006-11-06 2008-05-08 Spansion Llc Cu annealing for improved data retention in flash memory devices
US20110049607A1 (en) * 2009-08-25 2011-03-03 Katsunori Yahashi Semiconductor device manufacturing method and semiconductor device
KR20130075158A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
US20150236038A1 (en) * 2014-02-20 2015-08-20 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US20150364488A1 (en) * 2014-06-17 2015-12-17 SanDisk Technologies, Inc. Three-dimensional non-volatile memory device having a silicide source line and method of making thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189504A (en) 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
JPH04142079A (ja) * 1990-10-02 1992-05-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
JP5356005B2 (ja) * 2008-12-10 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8383512B2 (en) * 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US8158967B2 (en) 2009-11-23 2012-04-17 Micron Technology, Inc. Integrated memory arrays
US8945996B2 (en) * 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
KR20130072516A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101916223B1 (ko) * 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8828884B2 (en) * 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
JP6013313B2 (ja) 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
US9136278B2 (en) * 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
JP5970004B2 (ja) 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
US9287379B2 (en) * 2014-05-19 2016-03-15 Micron Technology, Inc. Memory arrays
KR102307487B1 (ko) 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9616313B2 (en) 2014-07-11 2017-04-11 Canyon Hard Goods LLC Portable therapeutic stretching and massage storage device
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9620514B2 (en) * 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9773803B2 (en) * 2014-09-08 2017-09-26 Toshiba Memory Corporation Non-volatile memory device and method of manufacturing same
KR20160106972A (ko) * 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9601508B2 (en) * 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9613977B2 (en) * 2015-06-24 2017-04-04 Sandisk Technologies Llc Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
CN105120544A (zh) 2015-08-20 2015-12-02 阮保清 一种旋风型ih电磁加热线盘
US10157933B2 (en) * 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10529620B2 (en) * 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041266A1 (en) * 2000-09-11 2004-03-04 Takashi Akahori Semiconductor device and fabrication method therefor
US20080108193A1 (en) * 2006-11-06 2008-05-08 Spansion Llc Cu annealing for improved data retention in flash memory devices
US20110049607A1 (en) * 2009-08-25 2011-03-03 Katsunori Yahashi Semiconductor device manufacturing method and semiconductor device
KR20130075158A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
US20150236038A1 (en) * 2014-02-20 2015-08-20 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US20150364488A1 (en) * 2014-06-17 2015-12-17 SanDisk Technologies, Inc. Three-dimensional non-volatile memory device having a silicide source line and method of making thereof

Also Published As

Publication number Publication date
US11239252B2 (en) 2022-02-01
CN109075166A (zh) 2018-12-21
US20190043890A1 (en) 2019-02-07
US11937429B2 (en) 2024-03-19
US20170301685A1 (en) 2017-10-19
US10157933B2 (en) 2018-12-18
US20220115401A1 (en) 2022-04-14
KR102180503B1 (ko) 2020-11-19
TWI625844B (zh) 2018-06-01
TW201803093A (zh) 2018-01-16
US20200321352A1 (en) 2020-10-08
CN109075166B (zh) 2023-03-28
WO2017184525A1 (en) 2017-10-26
US10720446B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
KR102180503B1 (ko) 탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체
US11889695B2 (en) Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
US10707126B2 (en) Semiconductor device having interconnection structure
US8581323B2 (en) Nonvolatile semiconductor memory device and method of manufacturing same
US7442998B2 (en) Non-volatile memory device
US11791202B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
JP2006278967A (ja) 半導体装置およびその製造方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20070187743A1 (en) Semiconductor device and method of manufacturing the same
US7271062B2 (en) Non-volatile memory cell and fabricating method thereof and method of fabricating non-volatile memory
US11075219B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20130090505A (ko) 반도체 소자 및 이의 제조 방법
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
US11895834B2 (en) Methods used in forming a memory array comprising strings of memory cells
US20230209824A1 (en) Integrated Circuitry, Memory Circuitry Comprising Strings Of Memory Cells, And Method Of Forming Integrated Circuitry
US20230389314A1 (en) Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
JP2009124103A (ja) 半導体素子及びその製造方法
JP2007067362A (ja) 不揮発性半導体記憶装置の製造方法
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115623781A (zh) 晶体管及包括存储器单元串的存储器电路系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant