KR20180071257A - 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법 - Google Patents

우선 성장 배향을 갖는 전기도금 구리층의 제조 방법 Download PDF

Info

Publication number
KR20180071257A
KR20180071257A KR1020187009571A KR20187009571A KR20180071257A KR 20180071257 A KR20180071257 A KR 20180071257A KR 1020187009571 A KR1020187009571 A KR 1020187009571A KR 20187009571 A KR20187009571 A KR 20187009571A KR 20180071257 A KR20180071257 A KR 20180071257A
Authority
KR
South Korea
Prior art keywords
unsubstituted
substituted
copper layer
electroplated copper
layer
Prior art date
Application number
KR1020187009571A
Other languages
English (en)
Other versions
KR102201349B1 (ko
Inventor
윤 장
지팡 주
타오 마
루밍 첸
징 왕
Original Assignee
쑤저우 신하오 머티리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 신하오 머티리얼즈 엘엘씨 filed Critical 쑤저우 신하오 머티리얼즈 엘엘씨
Publication of KR20180071257A publication Critical patent/KR20180071257A/ko
Application granted granted Critical
Publication of KR102201349B1 publication Critical patent/KR102201349B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

본 발명은 120 내지 200 g/ℓ의 황산구리, 50 내지 150 g/ℓ의 황산, 100 내지 1,000 ppm의 습윤제, 5 내지 50 ppm의 광택제, 40 내지 100 ppm의 비-염료 평탄제 및 물을 포함하는 전기도금액을 제공하며; 0.03-150 중량%의 인광체를 포함하는 인 구리 애노드를 제공하며; 그리고 1-18 A/dm2의 전류 밀도에서 전기도금을 실시하고; 그리고 기계적 교반을 가하여 전기도금액의 균일한 농도 분포를 보장하고, 물질 전달을 증가시키는 것을 포함하는, 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법에 관한 것이다.

Description

우선 성장 배향을 갖는 전기도금 구리층의 제조 방법
본 발명은 2016년 11월 23일에 출원된 중국 특허 출원 제201611037366.1호를 우선권 주장하며, 이는 본원에 충분히 상술되는 바와 같이 모든 목적을 위하여 참조로 포함된다.
발명의 분야
본 발명은 전기도금, 특히 전기도금 구리층의 제조 방법의 분야에 관한 것이다.
구리는 그의 우수한 전기적 및 열적 전도성, 낮은 융점 및 우수한 연성으로 인하여 칩을 상호연결시키기 위한 우수한 물질이 되었다. 구리 도금은 구리 상호연결에 사용될 수 있다. 더 높은 I/O 카운트, 더 높은 패키지 밀도, 더 작은 크기의 패키지 구조, 더 신뢰성이 큰 성능 및 열 안정성은 현재의 반도체 어드밴스드 패키징에서의 주요한 트렌드가 된다. 웨이퍼 레벨 칩 스케일 패키징(WLCSP), 3D IC 패키징 및 패키징 온 패키징(POP) 및 기타 패키징 형태는 그러한 트렌드의 일례가 된다.
웨이퍼-레벨 패키징 밀도가 증가함에 따라, Cu 컬럼 및 RDL 라인의 크기는 점점 작아진다. Cu 컬럼/RDL 라인 및 웨이퍼 기판 사이의 결합 강도는 칩의 신뢰성을 결정한다. 차후의 구리 씨드층 제거 단계에서, 기존의 전기도금 구리층은 불가피하게 언더-컷 결함을 갖는다. Cu 컬럼 및 RDL 라인의 크기가 점점 작아질 때, 언더-컷 결함의 존재로 인하여 칩은 기능을 쉽게 손실하게 된다. 그래서, 신뢰성 문제가 존재한다.
전기도금 구리층은 스퍼터링 처리된 구리 씨드층과 직접 접촉한다. 전기도금 구리층의 내부 구조가 어수선하며, 불규칙할 때, 구리 씨드층의 결합 강도는 약하며, 열적 안정성은 불량하여 신뢰성 문제가 발생한다.
한 실시양태에서, 본 발명은 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법을 제공한다. 그러한 방법은 120 내지 200 g/ℓ의 황산구리, 50 내지 150 g/ℓ의 황산, 100 내지 1,000 ppm의 습윤제, 5 내지 50 ppm의 광택제, 40 내지 100 ppm의 비-염료 평탄제 및 물을 포함하는 전기도금액을 제공하며; 0.03-150 중량%의 인광체를 포함하는 인 구리 애노드를 제공하며; 1-18 A/dm2의 전류 밀도에서 전기도금을 실시하고; 기계적 교반을 가하여 전기도금액의 균일한 농도 분포를 보장하고, 물질 전달을 증가시키는 것을 포함한다.
또 다른 실시양태에서, 습윤제는 폴리에틸렌 글리콜, 폴리에틸렌이민, 2-머캅토에탄올, 폴리프로필렌 에테르 또는 폴리 N,N'-디에틸사프라닌이다.
또 다른 실시양태에서, 광택제는 하기 화학식 II를 갖는 오르가노술페이트이다:
<화학식 II>
Figure pct00001
상기 화학식 II에서, X는 O 또는 S이며; n은 1 내지 6이며; M은 수소, 알칼리 금속 또는 암모늄이며; R1은 1 내지 8개의 탄소 원자의 알킬렌, 시클릭 알킬렌 기 또는 6 내지 12개의 탄소 원자의 방향족 탄화수소이며; 그리고 R2는 MO3SR1이다.
또 다른 실시양태에서, 오르가노술페이트는 소듐 라우릴 술페이트, 디소듐 3,3-디티오비스프로판-술포네이트 또는 3,3'-디티오비스프로판술폰산이다.
또 다른 실시양태에서, 비-염료 평탄제는 하기 화학식 I을 갖는 4급 암모늄 염이다:
<화학식 I>
Figure pct00002
상기 화학식 I에서, X는 Cl- 또는 Br-이며; R1은 O, S 또는 N이며; R2, R3 및 R4는 수소, 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 알케닐, 비치환된 또는 치환된 알키닐, 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 C6-12 아릴, 비치환된 또는 치환된 3-12원 헤테로시클릭 및 비치환된 또는 치환된 5-12원 헤테로아릴로 이루어진 군으로부터 독립적으로 선택되거나; 또는 R2 및 R3은 이들이 부착되어 있는 원자 또는 원자들과 합하여 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 3원 내지 12원 헤테로시클릭, 비치환된 또는 치환된 C6-12 아릴, 또는 비치환된 또는 치환된 5원 내지 12원 헤테로아릴을 형성할 수 있으며; Y1, Y2, Y3, Y4, Y5, Y6, Y7 및 Y8은 수소, 할로겐, 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 알케닐, 비치환된 또는 치환된 알키닐, 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 C6-12 아릴, 비치환된 또는 치환된 3-12원 헤테로시클릭, 및 비치환된 또는 치환된 5-12원 헤테로아릴로 이루어진 군으로부터 독립적으로 선택되며; 그리고 L은 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 C6-12 아릴, 및 비치환된 또는 치환된 3원 내지 12원 헤테로시클릴로 이루어진 군으로부터 선택된다.
또 다른 실시양태에서, 비-염료 평탄제는
Figure pct00003
,
Figure pct00004
,
Figure pct00005
또는
Figure pct00006
이다.
한 실시양태에서, 본 발명은 상기 기재된 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법에 의하여 생성된 Z-축 우선 성장 배향을 갖는 구리층을 제공한다. 구리층은 웨이퍼 기판, 접착층, 구리 씨드층 및 전기도금된 구리층을 포함한다. 전기도금 구리층은 Z-축 우선 성장 배향으로 대나무형 결정 구조를 포함하며, 대나무형 결정 구조는 X-축 방향에서보다 Z-축 방향에서 더 큰 결정 크기 및 더 적은 결정 경계를 포함한다.
또 다른 실시양태에서, 웨이퍼 기판은 규소 또는 규소 게르마늄 반도체 기판, 칩 또는 디바이스이며, 접착층은 티타늄층이다.
상기 일반적인 설명 및 하기 상세한 설명 둘다는 예시 및 설명을 위한 것으로 이해되어야 하며, 청구된 바와 같은 본 발명의 추가의 설명을 제공하고자 한다.
본 발명의 추가의 이해를 제공하기 위하여 포함되며, 상세한 설명의 일부에 포함되는 첨부한 도면은 본 발명의 실시양태를 예시하며, 상세한 설명과 함께 본 발명의 원리를 설명한다.
도면에서,
도 1은 본 발명의 실시양태에 따른 우선 Z-축 성장 배향을 갖는 전기도금 구리층의 개략적 구조를 도시한다.
도 2는 본 발명의 실시양태에 따른 우선 Z-축 성장 배향을 갖는 전기도금 구리층의 일례의 FIB 사진(5 ASD)이다.
도 3은 본 발명의 실시양태에 따른 우선 Z-축 성장 배향을 갖는 전기도금 구리층의 또 다른 예의 FIB 사진(5 ASD)이다.
도 4는 본 발명의 실시양태에 따른 우선 Z-축 성장 배향을 갖는 전기도금 구리층의 일례의 FIB 사진(10 ASD)이다.
도 5는 본 발명의 실시양태에 따른 전기도금 구리층의 에칭률을 측정하기 위한 프로세스의 개략적 흐름 다이아그램이다.
도 6은 본 발명의 실시양태에 따른 에칭 후 Z-축 선택적 배향 구조를 갖는 전기도금 구리층의 표면도이다.
도 7은 에칭후 전기도금 구리층의 표면도이며, 전기도금 구리층은 통상의 방법(현재의 시장 주도 기업)에 의하여 제조하였다.
도 8A는 본 발명 및 비교용 전기도금 구리층의 표면 및 단면 경도를 도시한다. 도 8B는 본 발명 및 비교용 전기도금 구리층의 단면 경도를 도시한다.
도 9A는 적은 언더컷 문제를 갖는 우선 Z-축 성장 배향을 갖는 본 발명의 전기도금 구리층을 도시한다. 도 9B는 언더컷 문제를 갖는 종래기술의 전기도금 구리층을 도시한다.
도 10은 전기도금 구리층의 표면 거칠기를 특징화하는 절차를 도시한다.
도 11은 에칭 절차를 도시한다.
도 12는 본 발명의 전기도금 구리층 및 종래기술의 전기도금 구리층의 표면 거칠기를 도시한다.
도 13은 에칭 전 및 후의 상이한 도금 CD(5 ASD, 10 ASD 및 15 ASD)를 갖는 본 발명의 전기도금 구리층의 표면 거칠기를 도시한다.
본 발명의 실시양태를 상세하게 언급하며, 그의 실시예는 첨부하는 도면에 예시한다.
본 발명은 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법 및 그러한 방법에 의하여 생성된 Z-축 우선 성장 배향을 갖는 구리층을 제공한다.
종래기술의 전기도금 방법에 비하여, 본 발명은 하기의 이점 및 이득을 갖는다:
1) 본 발명은 우선 성장 배향을 갖는 전기도금 구리층을 웨이퍼 기판 상에 생성한다. 전기도금 구리층은 Z-축 방향(웨이퍼 기판에 수직인 방향)으로 다수의 이웃하는 대나무형 결정 구조를 포함한다. Z-축을 따른 에칭률은 매우 느리며, 구리 씨드층이 제거될 때 언더-컷 결함을 피할 수 있다. 그리하여 관련된 생성물에 대한 신뢰성이 개선된다.
2) Z-축 방향에서의 인장 강도 및 웨이퍼 기판 상의 구리 씨드층에 대한 접합 강도는 매우 높게 되어 구리층의 신뢰성을 보장한다.
3) Z-축에 평행한 방향에서의 경도는 높으며, X-축 방향(Z-축 방향에 대하여 수직임)에서의 경도는 낮다. 우선 성장 배향을 갖는 구리층은 요구에 따라 생성될 수 있다.
4) 본 발명의 방법은 기존의 웨이퍼-수준의 패키징 제조 기술과 양립할 수 있는 DC 도금 공정을 사용한다. DC 도금 공정은 넓은 전류 밀도 범위를 가지며, 구리 기둥(Copper Pillar), RDL 및 UBM과 같은 구리 상호연결 기술에 적절하다.
실시예 1
도 1에 도시된 바와 같이, 우선 Z-축 성장 배향을 갖는 구리층은 웨이퍼 기판(1), 접착층(2), 구리 씨드층(3) 및 전기도금 구리층(4)를 순서대로 포함한다. 전기도금 구리층(4)은 우선 Z-축 성장 배향으로 대나무형 결정 구조를 포함하며, 대나무형 결정 구조는 X-축 방향에서보다 Z-축 방향에서 더 큰 결정 크기 및 더 적은 결정 경계를 포함한다.
웨이퍼 기판(1)은 규소 또는 규소 게르마늄 반도체 소재, 칩 또는 디바이스이다. 접착층(2)은 티타늄층이다.
구리 씨드층(3)은 마그네트론 스퍼터링에 의하여 생성되며, 전기도금 구리층(4)에 연결된다.
실시예 2
우선 성장 배향을 갖는 전기도금 구리층의 제조 방법은 120 내지 200 g/ℓ의 황산구리, 50 내지 150 g/ℓ의 황산, 100 내지 1,000 ppm의 습윤제, 5 내지 50 ppm의 광택제, 40 내지 100 ppm의 비-염료 평탄제 및 물을 포함하는 전기도금액을 제공하며; 0.03-150 중량%의 인광체를 포함하는 인 구리 애노드를 제공하며; 그리고 1-18 A/dm2의 전류 밀도에서 전기도금을 실시하고; 그리고 기계적 교반을 가하여 전기도금액의 균일한 농도 분포를 보장하고, 물질 전달을 증가시키는 것을 포함한다.
바람직하게는, 습윤제는 폴리에틸렌 글리콜, 폴리에틸렌이민, 2-머캅토에탄올, 폴리프로필렌 에테르 또는 폴리 N,N'-디에틸사프라닌이다.
바람직하게는, 비-염료 평탄제는 하기 화학식 I을 갖는 4급 암모늄 염이다:
<화학식 I>
Figure pct00007
상기 화학식 I에서, X는 Cl- 또는 Br-이며; R1은 O, S 또는 N이며; R2, R3 및 R4는 수소, 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 알케닐, 비치환된 또는 치환된 알키닐, 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 C6-12 아릴, 비치환된 또는 치환된 3-12원 헤테로시클릭, 및 비치환된 또는 치환된 5-12원 헤테로아릴로 이루어진 군으로부터 독립적으로 선택되거나; 또는 R2 및 R3은 이들이 부착되어 있는 원자 또는 원자들과 함께 합하여 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 3원 내지 12원 헤테로시클릭, 비치환된 또는 치환된 C6-12 아릴, 또는 비치환된 또는 치환된 5원 내지 12원 헤테로아릴을 형성할 수 있으며; Y1, Y2, Y3, Y4, Y5, Y6, Y7 및 Y8은 수소, 할로겐, 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 알케닐, 비치환된 또는 치환된 알키닐, 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 C6-12 아릴, 비치환된 또는 치환된 3-12원 헤테로시클릭, 및 비치환된 또는 치환된 5-12원 헤테로아릴로 이루어진 군으로부터 독립적으로 선택되며; 그리고 L은 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 C6-12 아릴, 및 비치환된 또는 치환된 3원 내지 12원 헤테로시클릴로 이루어진 군으로부터 선택된다.
바람직하게는, 화학식 I에서 R1은 O이다.
바람직하게는, 화학식 I에서 Y1, Y2, Y3, Y4, Y5, Y6, Y7 및 Y8은 수소이다.
바람직하게는, 화학식 I에서 R2, R3 및 R4는 각각 독립적으로 C1-6 알킬이다.
바람직하게는, 화학식 I에서 R2는 메틸이며, 화학식 I에서 R3 및 R4는 이소프로필이다.
바람직하게는, 화학식 I에서 R2 및 R3은 에틸이며, 화학식 I에서 R4는 벤질이다.
바람직하게는, 비-염료 평탄제는
Figure pct00008
,
Figure pct00009
,
Figure pct00010
또는
Figure pct00011
이다.
바람직하게는, 광택제는 하기 화학식 II를 갖는 오르가노술페이트이다:
<화학식 II>
Figure pct00012
상기 화학식 II에서, X는 O 또는 S이며; n은 1 내지 6이며; M은 수소, 알칼리 금속 또는 암모늄이며; R1은 1 내지 8개의 탄소 원자의 알킬렌, 시클릭 알킬렌 기, 또는 6 내지 12개의 탄소 원자의 방향족 탄화수소이며; 그리고 R2는 MO3SR1이다.
바람직하게는, 화학식 II에서 X는 S이다.
바람직하게는, 오르가노술페이트는 하기 화학식 III을 갖는다:
<화학식 III>
H3C-(CH2)3-(OC3H6)m/(OC2H4)n-
상기 화학식 III에서, n은 1 내지 약 200 사이이며, m은 1 내지 약 200 사이이다.
바람직하게는, 오르가노술페이트는 소듐 라우릴 술페이트, 디소듐 3,3-디티오비스프로판-술포네이트, 또는 3,3'-디티오비스프로판술폰산이다.
우선 Z-축 성장 배향을 갖는 전기도금 구리층의 단면 구조는 FIB(집속 이온 빔)를 특징으로 한다. 결과는 도 2, 3 및 4에 도시한다.
우선 Z-축 성장 배향을 갖는 전기도금 구리층의 에칭률은 통상의 시장 주도 기업(엔톤 인코포레이티드(Enthone Inc.))으로부터의 시판 중인 구리층의 것과 비교한다. 실험 절차는 도 5에 도시한다.
실시예 3
에칭 실험에서, 우선 Z-축 성장 배향을 갖는 전기도금 구리층은 4급 암모늄 염을 사용하여 생성하며, 종래기술의 전기도금 구리층은 현행 시장 주도 기업으로부터의 도금 첨가제를 사용하여 생성하였다. 2종의 전기도금 구리층을 동일한 조건으로 처리하고, 에칭률을 측정하였다. 우선 Z-축 성장 배향을 갖는 전기도금 구리층의 에칭률은 0.04-0.08 ㎛/min, 바람직하게는 0.06 ㎛/min이다. 종래기술의 전기도금 구리층의 에칭률은 0.13-0.18 ㎛/min 또는 0.14 ㎛/min이다. 우선 Z-축 성장 배향을 갖는 전기도금 구리층의 에칭률은 종래기술의 전기도금 구리층의 에칭률보다 훨씬 더 느리다. 따라서, 구리 씨드층의 제거 단계 중에, 우선 Z-축 성장 배향을 갖는 전기도금 구리층은 적은 수의 언더-컷 결함을 가지므로, 더 많은 언더-컷 결함을 갖는 종래기술의 전기도금 구리층보다 훨씬 더 우수한 신뢰성을 갖는다.
실시예 4
우선 Z-축 성장 배향을 갖는 전기도금 구리층(신하오 케미스트리(Shinhao Chemistry))은 156.8HV0.01의 구획 경도를 가지며, 상부면 경도는 120.1HV0.01이며, 이들 둘의 차이는 23.46%이다. 종래기술의 전기도금 구리층(컨벤셔날 케미스트리(Conventional Chemistry))은 115.6HV0.01의 구획 경도를 가지며, 상부면 경도는 123.5HV0.01이며, 이들 둘의 차이는 7.35%이다. 결과는 도 8A(표면 및 단면 경도) 및 도 8B(단면 경도)에 도시한다. 우선 Z-축 성장 배향을 갖는 전기도금 구리층에서의 구획 경도 및 상부면 경도 사이의 차이는 종래기술의 전기도금 구리층에서의 차이보다 더 큰 것으로 나타났다.
마이크로 인덴터(Micro Indenter)는 경도와 같은 성질을 부착시키기 위한 현장외 모니터링 기구를 개발할 수 있다. 본원의 전기도금 구리의 경도는 상이한 장소에서 측정시에는 상이하였다. 이는 그의 성장 방향에 대하여 수직으로 더 단단하지만, 그의 표면 경도는 컨벤셔날 케미스트리로부터의 것과 거의 동일하다. 30% 표면-단면 경도 차이는 그의 미세구조의 이방성 성질의 결과로서 거의 논리적으로 설명될 수 있다.
실시예 5
구리 기둥 도금은 본 발명의 방법 및 종래기술의 방법을 사용하여 실시하였다.
본 발명의 구리 전기도금 방법:
a. 황산구리로부터의 Cu2 + (50 g/ℓ, Cu2+)
b. 황산 (100 g/ℓ)
c. 클로라이드 이온 (50 ppm)
d. S24 (10 ㎖/ℓ), L118 (30 ㎖/ℓ), A28 (4 ㎖/ℓ)
e. 도금 CD: 10 ASD
f. 표적 높이: 50 ㎛
종래기술의 구리 전기도금 방법:
a. 황산구리로부터의 Cu2 + (50 g/ℓ, Cu2+)
b. 황산 (100 g/ℓ)
c. 클로라이드 이온 (50 ppm)
d. A (12 ㎖/ℓ), B (6 ㎖/ℓ)
e. 도금 CD: 10 ASD
f. 표적 높이: 50 ㎛
상기 기재된 조건은 본원에서 모든 기타 보충 구리 필름 성질에 적용된다.
우선 Z-축 성장 배향을 갖는 전기도금 구리층 및 종래기술의 전기도금 구리층의 언더컷 특징화는 하기 작동 조건 하에서 수행하였다:
·에천트: GCT ECU 312
·농도: 초기 용액
·온도: 20-30℃
·시간: 0.5-3 min
결과는 도 9A(우선 Z-축 성장 배향을 갖는 전기도금 구리층) 및 도 9B(종래기술의 전기도금 구리층)에 도시한다. 우선 Z-축 성장 배향을 갖는 전기도금 구리층은 종래기술의 전기도금 구리층보다 훨씬 더 적은 언더컷 문제를 가지며, 이는 이방성 미세구조로 인한 것이다. 게다가, 본 발명의 구리 전기도금 방법은 높은 도금 속도(즉, 10 ASD)에서 수행하였다. 본 발명의 방법은 최초로 높은 도금 속도(즉, 10 ASD) 하에서 언더컷을 감소시킬 수 있다.
실시예 6
본 발명의 전기도금 구리층 및 종래기술의 전기도금 구리층의 인터 스트레스는 하기 단계로 스트레스 측정기에 의하여 측정하였다: 침지, 세척, 헹굼, H2SO4 10%로 처리, 헹굼, Cu 도금, 세척, 건조 및 스트레스 측정. 결과는 하기와 같다:
본 발명의 방법에 의하여 생성된 전기도금 구리층: 0 내지 12 시간, 및 1 내지 15 일 동안 안정한 스트레스 9 ㎫.
종래기술의 방법에 의하여 생성된 전기도금 구리층: 0 내지 12 시간 동안 3 ㎫로부터 4.5 ㎫로 스트레스가 증가되며, 1 내지 15 일 동안 안정한 스트레스 4.5 ㎫.
안정한 인터 스트레스는 본 발명의 방법으로는 그레인 크기 성장이 없다는 것을 나타내며, 반면 처음 수시간 이내에 상당한 인터 스트레스 증가는 종래기술의 방법을 사용한 그레인 크기 변화를 시사한다.
실시예 7
전기도금 구리층의 표면 거칠기는 도 10에 도시된 절차로 특징화하였다. 에칭 절차는 도 11에 도시한다.
표면 거칠기 특징화 결과를 도 12에 도시한다(신하오: 본 발명의 방법). 에칭 전 및 후의 상이한 도금 CD(5 ASD, 10 ASD 및 15 ASD)를 사용한 본 발명의 전기도금 구리층의 표면 거칠기는 도 13에 도시한다.
표면 거칠기는 신하오 케미스트리의 경우 에칭 전 및 후 상당한 변화를 나타내지 않았으나, 컨벤셔날 케미스트리의 경우에는 뚜렷한 증가가 나타났다. 본 발명의 전기도금 구리층은 안정한 그레인 크기 및 미세구조를 갖는다. 전반적으로 컨벤셔날 케미스트리보다 더 높은 거칠기는 이방성 미세구조로 인한 것이다.
게다가, 어닐링 조건 하에서는 표면 거칠기에서 변화가 거의 없었고, 이는 본 발명의 전기도금 구리층이 어닐링 및 에칭을 견디는 안정한 미세구조를 갖는다는 것을 추가로 입증한다.
실시예 8
본 발명의 방법(신하오) 및 종래기술의 방법에 의하여 생성된 전기도금 구리층의 인장 강도를 측정하고, 하기 표 1에 제시한다:
Figure pct00013
본 발명의 방법으로 생성된 전기도금 구리층은 RT 자가 어닐링 중에 인장 강도 변화가 거의 나타나지 않은 반면, 컨벤셔날 케미스트리의 경우에는 9% 인장 강도 감소가 관찰되었다. 본 발명의 방법으로 생성된 전기도금 구리층은 230℃/1h 어닐링 후 인장 강도가 증가되었으며, 컨벤셔날 케미스트리의 것보다 ~49% 더 높은 것으로 나타났다.
본 발명의 가교된 대나무형 구리층은 컨벤셔날 케미스트리를 사용하여 얻은 것에 필적하는 인장 강도를 나타내지만, 대나무형 구리층은 실온 자가 어닐링 중에 상당히 낮은 인장 강도 감소를 나타낸다.
인장 강도는 열적 어닐링 중에 가교의 향상으로 인한 열적 어닐링 후 증가된다. 종래기술의 구리는 열적 어닐링 중에 인장 강도 감소를 나타낸다.
각종 변형예 및 수정예는 본 발명의 의도 및 범주로부터 벗어남이 없이 본 발명에서 이루어질 수 있다는 것은 당업자에게 자명할 것이다. 그래서, 본 발명은 첨부된 청구범위 및 그의 균등예의 범주내에 포함된다면 본 발명의 변형예 및 수정예를 포함시키고자 한다.

Claims (8)

120 내지 200 g/ℓ의 황산구리, 50 내지 150 g/ℓ의 황산, 100 내지 1,000 ppm의 습윤제, 5 내지 50 ppm의 광택제, 40 내지 100 ppm의 비-염료 평탄제 및 물을 포함하는 전기도금액을 제공하며;
0.03-150 중량%의 인광체를 포함하는 인 구리 애노드를 제공하며;
1-18 A/dm2의 전류 밀도에서 전기도금을 실시하고; 그리고
기계적 교반을 가하여 전기도금액의 균일한 농도 분포를 보장하고, 물질 전달을 증가시키는 것을 포함하는, 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법.
제1항에 있어서, 습윤제가 폴리에틸렌 글리콜, 폴리에틸렌이민, 2-머캅토에탄올, 폴리프로필렌 에테르 또는 폴리 N,N'-디에틸사프라닌인 방법.
제1항에 있어서, 광택제가 하기 화학식 II를 갖는 오르가노술페이트인 방법:
<화학식 II>
Figure pct00014

상기 화학식 II에서, X는 O 또는 S이며; n은 1 내지 6이며; M은 수소, 알칼리 금속 또는 암모늄이며; R1은 1 내지 8개의 탄소 원자의 알킬렌, 시클릭 알킬렌 기, 또는 6 내지 12개의 탄소 원자의 방향족 탄화수소이며; 그리고 R2는 MO3SR1이다.
제3항에 있어서, 오르가노술페이트가 소듐 라우릴 술페이트, 디소듐 3,3-디티오비스프로판-술포네이트 또는 3,3'-디티오비스프로판술폰산인 방법.
제1항에 있어서, 비-염료 평탄제가 하기 화학식 I을 갖는 4급 암모늄 염인 방법:
<화학식 I>
Figure pct00015

상기 화학식 I에서, X는 Cl- 또는 Br-이며; R1은 O, S 또는 N이며; R2, R3 및 R4는 수소, 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 알케닐, 비치환된 또는 치환된 알키닐, 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 C6-12 아릴, 비치환된 또는 치환된 3-12원 헤테로시클릭, 및 비치환된 또는 치환된 5-12원 헤테로아릴로 이루어진 군으로부터 독립적으로 선택되거나; 또는 R2 및 R3은 이들이 부착되어 있는 원자 또는 원자들과 합하여 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 3원 내지 12원 헤테로시클릭, 비치환된 또는 치환된 C6-12 아릴, 또는 비치환된 또는 치환된 5원 내지 12원 헤테로아릴을 형성할 수 있으며; Y1, Y2, Y3, Y4, Y5, Y6, Y7 및 Y8은 수소, 할로겐, 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 알케닐, 비치환된 또는 치환된 알키닐, 비치환된 또는 치환된 C3-12 시클로알킬, 비치환된 또는 치환된 C6-12 아릴, 비치환된 또는 치환된 3-12원 헤테로시클릭, 및 비치환된 또는 치환된 5-12원 헤테로아릴로 이루어진 군으로부터 독립적으로 선택되며; 그리고 L은 비치환된 또는 치환된 알킬, 비치환된 또는 치환된 C6-12 아릴, 및 비치환된 또는 치환된 3원 내지 12원 헤테로시클릴로 이루어진 군으로부터 선택된다.
제5항에 있어서, 비-염료 평탄제가
Figure pct00016
,
Figure pct00017
,
Figure pct00018
또는
Figure pct00019
인 방법.
웨이퍼 기판,
접착층,
구리 씨드층 및
전기도금된 구리층을 포함하며,
전기도금 구리층이 Z-축 우선 성장 배향으로 대나무형 결정 구조를 포함하며, 상기 대나무형 결정 구조가 X-축 방향에서보다 Z-축 방향에서 더 큰 결정 크기 및 더 적은 결정 경계를 포함하는, 제1항의 방법에 의하여 생성된 Z-축 우선 성장 배향을 갖는 구리층.
제7항에 있어서, 웨이퍼 기판이 규소 또는 규소 게르마늄 반도체 기판, 칩 또는 디바이스이며, 접착층이 티타늄층인 구리층.
KR1020187009571A 2016-11-23 2017-09-26 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법 KR102201349B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201611037366.1 2016-11-23
CN201611037366.1A CN106521573B (zh) 2016-11-23 2016-11-23 制备具有择优取向生长结构的电镀铜层的方法及其应用
PCT/CN2017/103500 WO2018095133A1 (en) 2016-11-23 2017-09-26 Method for preparing electroplating copper layer with preferred growth orientation

Publications (2)

Publication Number Publication Date
KR20180071257A true KR20180071257A (ko) 2018-06-27
KR102201349B1 KR102201349B1 (ko) 2021-01-12

Family

ID=58356504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187009571A KR102201349B1 (ko) 2016-11-23 2017-09-26 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법

Country Status (5)

Country Link
US (1) US20200080215A1 (ko)
KR (1) KR102201349B1 (ko)
CN (1) CN106521573B (ko)
TW (1) TWI663295B (ko)
WO (1) WO2018095133A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106521573B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN108396344B (zh) * 2018-03-19 2021-02-12 苏州昕皓新材料科技有限公司 具有扭曲带状无序缠绕微观结构的电解铜箔及其制备方法
CN109112580A (zh) 2018-09-18 2019-01-01 苏州昕皓新材料科技有限公司 一种具有热力学各向异性的金属材料及其制备方法
US20220213610A1 (en) * 2021-01-06 2022-07-07 Rohm And Haas Electronic Materials Llc Photoresist resolution capabilities by copper electroplating anisotropically
CN114481101B (zh) * 2021-12-15 2023-09-29 中南大学 一种调控金属镀层晶面取向的方法获得的金属材料和应用
CN114318367B (zh) * 2022-01-10 2023-10-27 东莞理工学院 一种高分散改性纳米氢氧化镁及其制备方法
CN114478459A (zh) * 2022-02-19 2022-05-13 郑州萃智医药科技有限公司 2-（二乙氨基）乙基9-苄基-9h-黄嘌呤-9-羧酸酯的合成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103924269A (zh) * 2013-12-26 2014-07-16 苏州昕皓新材料科技有限公司 一种非染料系整平剂的应用
CN105633038A (zh) * 2014-11-30 2016-06-01 中国科学院金属研究所 一种定向生长的铜柱凸点互连结构及其制备方法
WO2016106543A1 (en) * 2014-12-30 2016-07-07 Suzhou Shinhao Materials Llc Leveler, leveling composition and method for electrodeposition of metals in microelectronics

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1330897A (en) * 1996-12-16 1998-07-15 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
CN100543193C (zh) * 2007-01-26 2009-09-23 湖北中科铜箔科技有限公司 一种低轮廓高性能电解铜箔及其制备方法
JP5442188B2 (ja) * 2007-08-10 2014-03-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 銅めっき液組成物
CN101481812B (zh) * 2008-12-31 2011-04-06 清华大学 一种集成电路铜布线电沉积用的电解液
CN102400188B (zh) * 2010-09-10 2014-10-22 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
TWI432613B (zh) * 2011-11-16 2014-04-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
CN103730382B (zh) * 2013-12-24 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
CN103762197B (zh) * 2013-12-24 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种新型大马士革铜铜键合结构的制作方法
CN103924268B (zh) * 2013-12-26 2016-04-13 苏州昕皓新材料科技有限公司 一种酸铜整平剂的应用
WO2015096347A1 (en) * 2013-12-26 2015-07-02 Suzhou Shinhao Materials Llc Leveling composition and method for electrodeposition of metals in microelectronics
CN103762198B (zh) * 2013-12-31 2016-07-06 中国科学院微电子研究所 一种tsv填孔方法
CN105441993A (zh) * 2015-12-22 2016-03-30 苏州禾川化学技术服务有限公司 一种电镀线路板通孔盲孔的电镀液及电镀方法
CN106521573B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103924269A (zh) * 2013-12-26 2014-07-16 苏州昕皓新材料科技有限公司 一种非染料系整平剂的应用
CN105633038A (zh) * 2014-11-30 2016-06-01 中国科学院金属研究所 一种定向生长的铜柱凸点互连结构及其制备方法
WO2016106543A1 (en) * 2014-12-30 2016-07-07 Suzhou Shinhao Materials Llc Leveler, leveling composition and method for electrodeposition of metals in microelectronics

Also Published As

Publication number Publication date
CN106521573B (zh) 2019-10-01
TWI663295B (zh) 2019-06-21
TW201915220A (zh) 2019-04-16
US20200080215A1 (en) 2020-03-12
WO2018095133A1 (en) 2018-05-31
KR102201349B1 (ko) 2021-01-12
CN106521573A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
KR102201349B1 (ko) 우선 성장 배향을 갖는 전기도금 구리층의 제조 방법
Dixit et al. Aspect-ratio-dependent copper electrodeposition technique for very high aspect-ratio through-hole plating
CN110724981B (zh) 一种全纳米孪晶组织结构的铜薄膜材料的制备方法
US11873568B2 (en) Compositions and methods for the electrodeposition of nanotwinned copper
TWI441956B (zh) 電沉積組合物及使用該組合物塗覆半導體基材之方法
KR102095497B1 (ko) 높은 우선 배향을 갖는 구리 결정 입자 및 그의 제조 방법
JP2010535289A (ja) シリコン貫通ビア（ｔｈｒｏｕｇｈｓｉｌｉｃｏｎｖｉａ）の銅金属被膜
JP2004308006A (ja) 電気めっき組成物および方法
KR20100061464A (ko) 전기도금 수용액 및 이의 제조 및 사용방법
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
TW201618630A (zh) 塡充通孔
CN105316712A (zh) 电镀法
TWI762731B (zh) 銅電鍍組合物及在基板上電鍍銅之方法
US20120028073A1 (en) Process for electroplating of copper
KR101595757B1 (ko) 실리콘 기판의 표면 박리 방법
Roh et al. Cu filling of TSV using various current forms for three‐dimensional packaging application
KR101617382B1 (ko) Ｔｓｖ 충전용 도금액 및 이를 이용한 ｔｓｖ 내의 도금층 돌출 억제방법
CN109244053B (zh) 一种提高tsv热机械可靠性的复合结构及其制造方法
JP2010206212A (ja) 集積回路チップ上の電気めっき相互接続構造
CN109750331A (zh) 铜电镀组合物和在衬底上电镀铜的方法
JP2017503929A (ja) 銅の電析
KR101935267B1 (ko) 초박형 실리콘 기판 제조 방법
KR101292863B1 (ko) 전해도금을 이용한 에피택셜 성장 및 단결정 박막제조
KR102445575B1 (ko) 도금용 평활제, 이를 포함하는 도금용 조성물 및 구리 배선의 형성방법
TW201823519A (zh) 用於半導體基板的銅鍍敷方法及組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant