TW201618630A - 塡充通孔 - Google Patents

塡充通孔 Download PDF

Info

Publication number
TW201618630A
TW201618630A TW104133417A TW104133417A TW201618630A TW 201618630 A TW201618630 A TW 201618630A TW 104133417 A TW104133417 A TW 104133417A TW 104133417 A TW104133417 A TW 104133417A TW 201618630 A TW201618630 A TW 201618630A
Authority
TW
Taiwan
Prior art keywords
copper
current density
forward current
holes
substrate
Prior art date
Application number
TW104133417A
Other languages
English (en)
Other versions
TWI589204B (zh
Inventor
那加拉杰 傑雅里朱
里歐 Ｒ 巴斯塔
耶里 Ｈ 納賈爾
Original Assignee
羅門哈斯電子材料有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅門哈斯電子材料有限公司 filed Critical 羅門哈斯電子材料有限公司
Publication of TW201618630A publication Critical patent/TW201618630A/zh
Application granted granted Critical
Publication of TWI589204B publication Critical patent/TWI589204B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

包含正向脈衝但無反向脈衝的脈衝鍍覆方法在銅電鍍諸如印刷電路板的基板中的通孔期間抑制或減少凹陷及空隙。所述脈衝鍍覆方法可用以用銅填充通孔，其中所述通孔塗佈有非電鍍銅或閃鍍銅。

Description

填充通孔
本發明涉及一種填充通孔之方法。更特定言之，本發明涉及一種使用具有正向脈衝且無反向脈衝之脈衝鍍覆方法填充通孔之方法。
高密度互連為製造具有通孔之印刷電路板中之重要設計。此等裝置之小型化依賴於較薄芯材、減小之線寬及較小直徑通孔之組合。通孔之直徑在75μm至200μm範圍內。藉由銅鍍覆填充通孔在較高縱橫比之情況下已變得越來越困難。此產生較大空隙及較深凹陷。通孔填充之另一問題為其傾向於填充之方式。不同於在一端關閉之通路，通孔穿過基板且在兩端打開。通路自底部填充至頂部。相比之下，當通孔用銅填充時，銅傾向於開始在通孔之中心處的壁上沈積，其中銅在中心處填塞形成「蝶翼」或兩個通路。兩個通路填充以完成孔之沈積。因此，用於填充通路之銅鍍浴典型地不與用於填充通孔之銅鍍浴相同。鍍浴調平劑及其他浴添加劑經選擇以允許正確類型之填充。若不選擇添加劑之正確 組合，則銅鍍覆產生非所需之保形銅沈積。
通常銅未能完全填充通孔且兩端保持未填充。銅 沈積在中心之具有未填充端之不完全通孔填充有時稱為「狗骨(dog-boning)」。孔之頂部及底部處之開放空間稱為凹陷。 在通孔填充期間整個凹陷消除為罕見且不可預測的。凹陷深度可能為用於將通孔填充物效能定量之最常使用之量度。凹陷要求視通孔直徑及厚度而定且其隨著製造商而變化。除凹陷以外，稱為空隙之間隙或孔可在銅通孔填充物內形成。較大凹陷影響面板之進一步處理且較大空隙影響裝置效能。理想製程以高平坦度，即，積聚稠度完全填充通孔而無空隙以提供最優可靠性及電學特性且在儘可能低的表面厚度下以用於電氣裝置中之最優線寬及阻抗控制。
為了解決先前問題，當試圖填塞且填充通孔時工 業典型地使用兩種不同電鍍浴。第一銅浴用於填充通孔直至如上文所提及在通孔中形成兩個通路。特定針對填充通路之具有實質上不同調配物之第二浴代替第一浴以完成填充製程。然而，此製程費時且效率低。必須密切監控通孔填充製程以在必須用通路填充浴替換第一浴時測量時間。未能在正確時間改變浴典型地導致凹陷及空隙形成。此外，使用兩種不同鍍浴用於單一製程增加製造及消費者之成本。必須停止鍍覆製程以改變浴，因此進一步降低製程之效率。
此外，諸如印刷電路板之基板之厚度增加。許多 習知印刷電路板現在之厚度大於100μm。雖然習知直流電鍍覆已經在一些情況下向厚度為100μm或小於100μm之印刷 電路板提供可接受通孔填充方面成功，填充厚度範圍大於100μm之板中之通孔的嘗試不很令人滿意。通常，通孔具有不可接受之量的深度超過10μm之凹陷及通孔中之大於10%至15%的平均空隙面積。
在金屬鍍覆中遇到之另一問題為在金屬沈積物 上形成結節。結節被認為是鍍覆的金屬的晶體且長出鍍覆表面。結節直徑可在小於1微米至大至若干毫米之範圍內。出於多種電、機械及裝飾原因，結節為不期望的。舉例而言，結節容易分離且藉由冷卻空氣流運載至電子組件中(在電子物件殼體內及外部，其中其可引起短路故障)。因此，結節必須在鍍覆基板組裝至電子物件中之前移除。移除結節之習知方法涉及雷射偵測各金屬鍍覆基板隨後使用顯微鏡由工人手動移除結節。此類習知方法為工人誤差留下空間且效率低。
因此，需要一種改良諸如印刷電路板之基板的通孔填充的方法。
方法包含提供具有多個通孔之基板，包括在所述基板之表面及所述多個通孔之壁上之非電鍍銅、閃鍍銅或其組合的層；將所述基板浸沒在包括陽極之銅電鍍浴中；及藉由由以下組成之脈衝鍍覆循環用銅填充所述通孔：施加正向電流密度預定時間段隨後中斷所述正向電流密度預定時間段且施加第二正向電流密度預定時間段且中斷所述第二正向電流密度預定時間段及視情況重複所述循環。
方法在通孔填充期間減少或抑制凹陷形成及空 隙。凹陷典型地小於10μm深。凹陷及空隙區域之減小的深度改良均鍍能力，因此在基板之表面上提供實質上均勻銅層及良好通孔填充。此外，方法可用以填充厚度範圍為100μm或大於100μm之基板的通孔。方法亦抑制節結形成。
圖1為具有電流中斷之正向脈衝隨後具有電流中斷且無反向脈衝之第二正向脈衝的電流密度與時間(毫秒)的圖。
圖2為通孔之平均凹陷尺寸(微米)與正向脈衝電流密度鍍覆時間之圖。
圖3為通孔中之空隙面積%與正向脈衝電流密度鍍覆時間之圖。
如本說明書通篇所使用，除非上下文另外明確指示，否則以下給定之縮寫具有以下含義：g=公克；mL=毫升；L=公升；cm=公分；μm=微米；ppm=百萬分率=mg/L；ms=毫秒；℃=攝氏度；g/L=公克/公升；ASD=安培/平方公寸；DI=去離子；wt%=重量百分比；Tg=玻璃轉移溫度；空隙=另外填充有銅金屬之通孔內不含銅的空間；通孔之縱橫比=通孔高度/通孔直徑；凹陷深度=凹陷之最深點至在基板表面上鍍覆之銅的水平面的距離；單個通孔之空隙面積=0.5 A×0.5 B ×π，其中A為空隙高度且B為通孔中在空隙最寬點處空隙之直徑；通孔面積=通孔高度×通孔直徑；及空隙面積%=空隙面積/通孔面積×100%。
術語「印刷電路板」及「印刷線路板」在本說明 書通篇中互換使用。術語「鍍覆(plating)」及「電鍍(electroplating)」在本說明書通篇中互換使用。術語「均鍍能力」意謂在低電流密度區域中以與較高電流密度區域相同之厚度鍍覆的能力。除非另外指出，否則所有量均為重量百分比。所有數值範圍為包含性的且可按任何順序組合，但邏輯上此類數值範圍經限制於總計共100%。
具有斷開時間且無反向電流之正向脈衝可用以 填塞且填充諸如印刷電路板之基板的通孔。方法減少凹陷及通孔中之空隙。方法亦抑制節結形成且提供亮金屬沈積物。 在電鍍期間施加陰極電流或正向脈衝電流預定時間量，諸如10ms至200ms，較佳20ms至100ms。隨後將陰極或正向電流反轉或中斷以使得電流下降至0ASD持續預定時間段，諸如0.5ms至5ms，較佳1ms至2ms。在中斷電流預定時間段之後，將其再次打開以用於至少第二陰極電流或正向脈衝電流持續預定時間段且隨後中斷電流。循環可重複直至通孔經填塞且填充。施加正向電流之階段以及中斷階段可對於給定循環而變化且電流密度可同樣在給定循環中變化。給定循環之正向脈衝及中斷的數目不受限制。脈衝從不為陽極或反向電流。圖1為具有電流中斷且無反向或陽極電流之正向脈衝的單個循環的實例。電流密度為1.5ASD，第一正向脈衝 時間為50ms，關閉時間2ms，隨後為50ms的另一正向脈衝。
在填充通孔之前，基板典型地用非電鍍銅層鍍覆 以使得非電鍍銅為鄰近基板之表面及通孔壁。習知非電鍍銅鍍浴以及習知無電極鍍覆方法可用以沈積銅層。此類非電鍍銅浴及方法在本領域及文獻中眾所周知。市售非電鍍銅浴之實例為CIRCUPOSITTM 880非電鍍製程鍍敷調配物及方法(CIRCUPOSITTM 880 Electroless Process plating formulation and method)(可購自馬薩諸塞州馬爾伯勒的陶氏電子材料(Dow Electronic Materials,Marlborough,MA))。非電鍍銅之厚度可為典型地0.25μm至6μm，更典型地0.25μm至3μm。 視情況，非電鍍銅用電解閃鍍銅層鍍覆以防止其腐蝕。鄰近非電鍍銅層的電鍍閃鍍銅的厚度在0.5μm至15μm，典型地1μm至10μm，更典型地1μm至5μm範圍內。習知電解銅浴可用以鍍覆閃鍍層。此類銅浴在本領域及文獻中眾所周知。
基板之通孔的直徑典型地在75μm至200μm範 圍內。通孔跨越基板之寬度且典型地為100μm至400μm。基板厚度可在100μm或大於100μm，典型地200μm至300μm範圍內。
基板包含印刷電路板，其可含有熱固性樹脂、熱 塑性樹脂及其組合，包含纖維，諸如玻璃纖維及前述之浸漬實施例。
熱塑性樹脂包含(但不限於)縮酸樹脂、丙烯酸 樹脂(諸如丙烯酸甲酯)、纖維素樹脂(諸如乙酸乙酯)、丙酸纖維素、乙酸丁酸纖維素及硝酸纖維素、聚醚、耐綸、聚 乙烯、聚苯乙烯、苯乙烯摻合物(諸如丙烯腈苯乙烯及共聚物及丙烯腈-丁二烯苯乙烯共聚物)、聚碳酸酯、聚氯三氟乙烯及乙烯基聚合物及共聚物，諸如乙酸乙烯酯、乙烯醇、乙烯基縮丁醛、氯乙烯、氯乙烯-乙酸酯共聚物、偏二氯乙烯及乙烯基縮甲醛。
熱固性樹脂包含(但不限於)鄰苯二甲酸烯丙 酯、呋喃、三聚氰胺-甲醛、酚-醛及酚-糠醛共聚物(單獨的或與丁二烯丙烯腈共聚物或丙烯腈-丁二烯-苯乙烯共聚物複合)、聚丙烯酸酯、矽酮、脲甲醛、環氧樹脂、烯丙基樹脂、鄰苯二甲酸甘油酯以及聚酯。
印刷線路板可包含低或高Tg樹脂。低Tg樹脂之 Tg低於160℃且高Tg樹脂之Tg為160℃及高於160℃。典型地高Tg樹脂之Tg為160℃至280℃或諸如170℃至240℃。高Tg聚合物樹脂包含(但不限於)聚四氟乙烯(PTFE)及聚四氟乙烯摻合物。此類摻合物包含例如具有聚苯醚及氰酸酯之PTFE。其他類型之包含具有高Tg之樹脂的聚合物樹脂包含(但不限於)環氧樹脂，諸如雙官能及多官能環氧樹脂、雙馬來醯亞胺/三嗪及環氧樹脂(BT環氧樹脂)、環氧樹脂/聚苯醚樹脂、丙烯腈丁二烯苯乙烯、聚碳酸酯(PC)、聚苯醚(PPO)、聚亞苯基醚(PPE)、聚苯硫醚(PPS)、聚碸(PS)、聚醯胺、聚酯(諸如聚對苯二甲酸乙二酯(PET)及聚對苯二甲酸丁二酯(PBT))、聚醚酮(PEEK)、液晶聚合物、聚胺基甲酸酯、聚醚醯亞胺、環氧樹脂及其複合物。
可使用用於填塞及填充通孔之習知酸性銅電鍍 浴。僅使用一種針對填充通孔之浴調配物且避免其中初始浴調配物改變成通路填充浴調配物以完成通孔填充之習知製程。除銅離子源以外，較佳地銅電鍍浴包含一或多種增亮劑、調平劑及抑制劑。可使用習知增亮劑、調平劑及抑制劑。
銅離子源包含(但不限於)水溶性鹵化物、硝酸 鹽、乙酸鹽、硫酸鹽及銅之其他有機及無機鹽。可使用此類銅鹽中之一或多種的混合物提供銅離子。實例包含硫酸銅(如五水合硫酸銅)、氯化銅、硝酸銅、氫氧化銅及胺磺酸銅。組成物中可使用習知量的銅鹽。銅鹽以50g/l至350g/L，典型地100g/L至250g/L的量包含於浴中。
酸包含(但不限於)硫酸、鹽酸、氫氟酸、磷酸、 硝酸、胺磺酸及烷基磺酸。以習知量包含此類酸。典型地此類酸以25g/l至350g/L的量包含於酸性銅浴中。
增亮劑包含(但不限於)3-巰基-丙基磺酸及其鈉 鹽、2-巰基-乙磺酸及其鈉鹽、及雙磺丙基二硫化物及其鈉鹽、3-(苯并噻唑基-2-硫基)-丙基磺酸鈉鹽、3-巰基丙烷-1-磺酸鈉鹽、亞乙基二硫基丙基磺酸鈉鹽、雙-(對磺苯基)-二硫二鈉鹽、雙-(ω-磺基丁基)-二硫二鈉鹽、雙-(ω-磺基羥丙基)-二硫二鈉鹽、雙-(ω-磺丙基)-二硫二鈉鹽、雙-(ω-磺丙基)-硫二鈉鹽、甲基-(ω-磺丙基)-二硫鈉鹽、甲基-(ω-磺丙基)-三硫二鈉鹽、O-乙基-二硫基碳酸-S-(ω-磺丙基)-酯、硫代乙醇酸鉀鹽、硫代磷酸-O-乙基-雙-(ω-磺丙基)-酯二鈉鹽、硫代磷酸-三(ω-磺丙基)-酯三鈉鹽、N,N-二甲基二硫代胺基甲酸(3-磺丙基)酯鈉鹽、(O-乙基二硫基碳酸基)-S-(3-磺丙基)-酯鉀鹽、3-[(胺基- 亞胺基甲基)-硫基]-1-丙磺酸及3-(2-苯并噻唑基硫基)-1-丙磺酸鈉鹽。較佳地增亮劑為雙磺丙基二硫化物及其鈉鹽。典型地以1ppb至500ppm，較佳50ppb至10ppm的量包含增亮劑。
用於填充通孔之酸性銅電鍍浴中所包含之調平 劑較佳為雜環芳族化合物與環氧化合物之反應產物。此類化合物的合成揭露於文獻中，諸如U.S.8,268,158中。更佳地調平劑為下式之至少一種咪唑化合物的反應產物：
其中R1、R2及R3獨立地選自H、(C1-C12)烷基、(C2-C12)烯基及芳基且其限制條件為R1及R2不均為H。即，反應產物含有至少一種咪唑，其中R1及R2中之至少一個為(C1-C12)烷基、(C2-C12)烯基或芳基。此類咪唑化合物在4-及/或5-位置處經(C1-C12)烷基、(C2-C12)烯基或芳基取代。較佳地，R1、R2及R3獨立地選自H、(C1-C8)烷基、(C2-C7)烯基及芳基，更佳H、(C1-C6)烷基、(C3-C7)烯基及芳基，且甚至更佳H、(C1-C4)烷基、(C3-C6)烯基及芳基。(C1-C12)烷基及(C2-C12)烯基可各自視情況經羥基、鹵素及芳基中之一或多個取代。較佳地，經取代之(C1-C12)烷基為經芳基取代之(C1-C12)烷基，且更佳為(C1-C4)烷基。例示性的(C1-C4)烷基包含(但不限於)苯甲基、 苯乙基及甲基萘基。或者，(C1-C12)烷基及(C2-C12)烯基中之每一個可含有分別與芳基稠合的環狀烷基或環狀烯基。如本文所用，術語「芳基」指藉由移除氫原子自芳族或雜芳族部分衍生之任何有機基團。較佳地芳基含有6-12個碳原子。在本發明中芳基可視情況經(C1-C4)烷基及羥基中的一或多個取代。例示性芳基包含(但不限於)苯基、甲苯基、二甲苯基、羥基甲苯基、苯酚基、萘基、呋喃基及噻吩基。芳基較佳為苯基、二甲苯基或萘基。例示性(C1-C12)烷基及經取代(C1-C12)烷基包含(但不限於)甲基、乙基、正丙基、異丙基、正丁基、異丁基、第二丁基、正戊基、2-戊基、3-戊基、2-(2-甲基)丁基、2-(2,3-二甲基)丁基、2-(2-甲基)戊基、新戊基、羥甲基、羥乙基、羥丙基、環戊基、羥基環戊基、環戊基甲基、環戊基乙基、環己基、環己基甲基、羥基環己基、苯甲基、苯乙基、萘甲基、四氫萘基及四氫萘甲基。例示性(C2-C8)烯基包含(但不限於)烯丙基、苯乙烯基、環戊烯基、環戊基甲基、環戊烯基乙基、環己烯基、環己烯基甲基及茚基。較佳地至少一種咪唑化合物在4-或5-位置處經(C1-C8)烷基、(C3-C7)烯基或芳基取代。更佳至少一種咪唑在4-或5-位置處經(C1-C6)烷基、(C3-C7)烯基或芳基取代。再更佳地，至少一種咪唑在4-或5-位置處經甲基、乙基、丙基、丁基、烯丙基或芳基取代。咪唑化合物一般可購自多種來源，諸如西格瑪-奧德里奇公司(Sigma-Aldrich，密蘇里州聖路易斯(St.Louis,Missouri)或可由文獻方法製備。
上文所描述之咪唑化合物中之一或多種與具有 下式之一或多種環氧化合物反應：
其中Y1及Y2獨立地選自氫及(C1-C4)烷基，R4及R5獨立地選自氫、CH3及OH，p=1-6且q=1-20。較佳地，Y1及Y2均為H。當p=2時，較佳地各R4為H，R5選自H及CH3，且q=1-10。當p=3時，較佳地至少一個R5選自CH3及OH，且q=1。當p=4時，較佳地R4及R5均為H，且q=1。例示性式(III)化合物包含(但不限於)：1,4-丁二醇二縮水甘油醚、乙二醇二縮水甘油醚、二(乙二醇)二縮水甘油醚、聚(乙二醇)二縮水甘油醚化合物、甘油二縮水甘油醚、新戊二醇二縮水甘油醚、丙二醇二縮水甘油醚、二(丙二醇)二縮水甘油醚及聚(丙二醇)二縮水甘油醚化合物。聚(乙二醇)二縮水甘油醚式III化合物為彼等化合物，其中R4及R5中之每一個=H，p=2，且q=3-20，且較佳地q=3-15，更佳地q=3-12，且再更佳地q=3-10。例示性聚(乙二醇)二縮水甘油醚化合物包含三(乙二醇)二縮水甘油醚、四(乙二醇)二縮水甘油醚、五(乙二醇)二縮水甘油醚、六(乙二醇)二縮水甘油醚、九(乙二醇)二縮水甘油醚、十(乙二醇)二縮水甘油醚及十二(乙二醇)二縮水甘油醚。聚(丙二醇)二縮水甘油醚式III化合物為彼等化合物，其中R4中之每一個=H且R5中之一個=CH3，p=2，且q=3-20，且較佳地q=3-15，更佳地q=3-12，且再更佳地q=3-10。例示性聚(丙二醇)二縮水甘油醚化合物包含三(丙二醇) 二縮水甘油醚、四(丙二醇)二縮水甘油醚、五(丙二醇)二縮水甘油醚、六(丙二醇)二縮水甘油醚、九(丙二醇)二縮水甘油醚、十(丙二醇)二縮水甘油醚及十二(丙二醇)二縮水甘油醚。 適合之聚(乙二醇)二縮水甘油醚化合物及聚(丙二醇)二縮水甘油醚化合物為數目平均分子量為350至10000，且較佳地380至8000之彼等化合物。
可包含於酸性銅電鍍浴中的其他添加劑為一或 多種錯合劑、一或多種氯離子源、穩定劑(諸如調節機械特性、提供速率控制、優化晶粒結構及改變沈積應力的彼等)、緩衝劑、抑制劑及載劑。其可以習知量包含於酸性銅電鍍浴中。
通孔填充典型地在0.1ASD至5ASD，較佳地0.5 ASD至3ASD的電流密度下進行。鍍浴溫度可在室溫至60℃，典型地室溫至40℃範圍內。進行電鍍直至通孔在表面上填充有最少銅以使得較容易後處理且製備基板以便進一步處理。
方法在通孔填充期間減少或抑制凹陷形成及空 隙。通孔之空隙面積%得到減少或消除。正向脈衝方法可提供具有10%至15%空隙或小於15%空隙，諸如0%至2%的通孔填充。凹陷形成為10μm或小於10μm，典型地凹陷尺寸為小於10μm，在通孔中無空隙，此為較佳工業標準。凹陷及空隙的減小的深度改良均鍍能力，因此在基板表面上提供實質上均勻銅層。
包含以下實例以進一步說明本發明但並不意欲 限制其範疇。
實例1(比較)
由技術電路(Tech Circuit)提供具有多個通孔之5cm寬、15cm長且200μm厚的FR4/玻璃-環氧樹脂試片。通孔的平均直徑為100μm。試片用CIRCUPOSITTM 880非電鍍製程鍍敷調配物及方法(可購自馬薩諸塞州馬爾伯勒的陶氏電子材料)鍍覆以在試片的一側上及通孔的壁上形成銅層。試片上之銅層的厚度為0.3μm。使用習知銅清潔劑預先清潔試片。隨後將試片置放在含有銅電鍍浴之哈林槽(Haring cell)中，所述銅電鍍浴具有如表1中所示的配方。
使試片連接至習知DC整流器。哈林槽中的相對電極為DT-4銥塗佈的鈦不可溶陽極。鍍浴在電鍍期間在2.4 公升/分鐘下空氣攪動。DC電流密度設定在1.5ASD下。在室溫下進行銅電鍍50ms以填塞且填充所有通孔。
在電鍍之後，自哈林槽移除試片，用去離子水沖 洗且切片以便分析通孔填充。使用習知光學顯微鏡與徠卡應用套組(Leica Application Suit)V3(可購自徠卡顯微系統公司(Leica Microsystems))的組合針對凹陷及空隙檢查切片樣品。凹陷深度為如以微米量測之凹陷的最深部分至試片表面上的銅層的水平面的距離。特定空隙之面積使用下式測定：空隙面積=0.5 A×0.5 B×π，其中A為空隙高度且B為空隙在其最寬點處之直徑。式用於測定空隙面積%=空隙面積/孔面積×100%，其中孔面積為通孔高度×通孔直徑。針對各切片樣品檢查五個通孔。凹陷尺寸量測的結果記錄在圖2中，第一列指示DC控制。圖指示範圍以及五個樣品之平均凹陷尺寸。平均凹陷尺寸經測定為-2。凹陷的負值指示通孔中的凹陷在試片表面上方。換言之，凹陷更大程度上為表面上的凸塊而非實際凹陷或表面凹口。空隙%的結果記錄在圖3中，第一列亦指示為DC控制。圖指示範圍及所分析之通孔中的平均空隙面積%。平均空隙面積%經測定為11%。儘管平均凹陷尺寸低於10μm，未觀察到結節且沈積物像鏡面一樣亮，但平均空隙面積%在不可接受的11%下。
實例2
由技術電路提供六個具有多個通孔之5cm寬、15cm長且200μm厚的FR4/玻璃-環氧樹脂試片。通孔的平均 直徑為100μm。試片用CIRCUPOSITTM 880非電鍍製程鍍敷調配物及方法(可購自馬薩諸塞州馬爾伯勒的陶氏電子材料)鍍覆以在試片的一側上及通孔的壁上形成銅層。各試片上的銅層的厚度為0.3μm。使用習知銅清潔劑預先清潔試片。隨後將試片置放在含有銅電鍍浴的哈林槽中，所述銅電鍍浴具有如以上表1中所示的配方。
使試片連接至習知DC整流器。哈林槽中之相對 電極為不可溶陽極。鍍浴在電鍍期間在2.4公升/分鐘下空氣攪動。在室溫下進行鍍敷。電流密度設定在1.5ASD下。在無反向電流的情況下藉由正向電流密度電鍍試片中的兩個持續50ms。對於一個試片中斷電流密度1ms且對於第二試片2ms。重複循環直至試片中的通孔填充有25μm的銅表面厚度。 第二組試片在無反向電流的情況下用正向電流密度鍍覆75ms，中斷1ms及2ms，且第三組試片在無反向電流的情況下鍍覆，正向電流密度時間為100ms，且電流中斷亦為1ms及2ms。
在電鍍之後，自哈林槽移除試片，用去離子水沖 洗且切片以便分析通孔填充。如上文所描述使用習知光學顯微鏡與徠卡應用套組V3(可購自徠卡顯微系統公司)的組合針對凹陷及空隙檢查切片樣品。凹陷尺寸量測的結果記錄在圖2中，2-4列指示PPR無反向電流。圖指示範圍以及來自各試片的五個樣品的平均凹陷尺寸。鍍覆50ms(中斷1ms及2ms)的試片的平均凹陷尺寸經測定為-11μm。鍍覆75ms(電流中斷1ms)的試片的平均凹陷尺寸為-5μm且鍍覆2ms的 為-9μm。鍍覆100ms的試片的平均凹陷尺寸對於1ms為2μm，且對於2ms為1μm。空隙%的結果記錄在圖3中，2-4列指示PPR無反向電流。圖指示範圍及所分析之通孔中的平均空隙面積%。用正向電流密度鍍覆50ms的試片具有1%的平均空隙面積。試片的其餘部分具有0%的平均空隙面積。分析的其他樣品中無一個顯示空隙。此外所有樣品鍍覆亮沈積物且在銅層上無可見結節。雖然實例1(比較)中用DC鍍覆的試片及使用具有電流中斷且無反向電流的正向脈衝電流鍍覆的試片顯示低於10μm的良好凹陷水平，用具有電流中斷的正向脈衝電流鍍覆的試片極大地改良空隙%結果。
實例3
使用四個具有平均直徑為100μm的通孔之5cm寬、15cm長且200μm厚的FR4/玻璃-環氧樹脂試片重複實例2中所述的方法。正向脈衝時間為20ms或35ms且中斷時間為1ms或2ms。不存在反向電流。將試片切片且分析凹陷尺寸及空隙面積%，如以上實例2中所描述。在正向電流密度下鍍覆20ms伴隨1ms電流中斷的試片之平均凹陷尺寸為4.3μm且伴隨2ms的電流中斷的試片之平均凹陷尺寸為5.4μm。用正向電流密度鍍覆35ms伴隨1ms中斷的試片之平均凹陷尺寸為-2.78且伴隨2ms中斷的試片之平均凹陷尺寸為6.67。分析的所有通孔均降至10μm以下。分析的試片中無一個顯示空隙。此外，未觀察到結節。

Claims (10)

  1. 一種方法，包括：a)提供具有多個通孔的基板，包括在所述基板的表面及所述多個通孔的壁上的非電鍍銅、閃鍍銅或其組合的層；b)將所述基板浸沒在包括陽極的銅電鍍浴中；及c)藉由由以下組成之脈衝鍍敷循環用銅填充所述通孔：施加正向電流密度預定時間段隨後中斷所述正向電流密度預定時間段且施加第二正向電流密度預定時間段且中斷所述第二正向電流密度預定時間段及視情況重複所述循環。
  2. 如申請專利範圍第1項所述的方法，其中所述正向電流密度及所述第二正向電流密度在0.1ASD至5ASD範圍內。
  3. 如申請專利範圍第2項所述的方法，其中所述正向電流密度及所述第二正向電流密度在0.5ASD至3ASD範圍內。
  4. 如申請專利範圍第3項所述的方法，其中所述正向電流密度及所述第二正向電流密度在1ASD至2ASD範圍內。
  5. 如申請專利範圍第1項所述的方法，其中所述正向電流密度及所述第二正向電流密度施加10ms至200ms。
  6. 如申請專利範圍第5項所述的方法，其中所述正向電流密 度及所述第二正向電流密度施加20ms至100ms。
  7. 如申請專利範圍第1項所述的方法，其中所述正向電流密度及所述第二正向電流密度中斷0.5ms至5ms。
  8. 如申請專利範圍第7項所述的方法，其中所述正向電流密度及所述第二正向電流密度中斷1ms至2ms。
  9. 如申請專利範圍第1項所述的方法，其中所述基板為100μm厚或大於100μm。
  10. 如申請專利範圍第9項所述的方法，其中所述基板為200μm至300μm厚。
TW104133417A 2014-10-13 2015-10-12 塡充通孔 TWI589204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462063374P 2014-10-13 2014-10-13

Publications (2)

Publication Number Publication Date
TW201618630A true TW201618630A (zh) 2016-05-16
TWI589204B TWI589204B (zh) 2017-06-21

Family

ID=54324820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133417A TWI589204B (zh) 2014-10-13 2015-10-12 塡充通孔

Country Status (6)

Country Link
US (1) US10154598B2 (zh)
EP (1) EP3009533A1 (zh)
JP (1) JP6073438B2 (zh)
KR (1) KR101729622B1 (zh)
CN (1) CN105517371A (zh)
TW (1) TWI589204B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
TWI677269B (zh) * 2018-08-31 2019-11-11 健鼎科技股份有限公司 電路板結構的孔內電鍍方法
CN110306214A (zh) * 2019-07-05 2019-10-08 东莞市斯坦得电子材料有限公司 一种用于高纵横比孔径印制线路板通孔电镀的反向脉冲镀铜工艺
CN110993506B (zh) * 2019-09-06 2021-11-19 麦德美科技（苏州）有限公司 Ic载板通孔填埋工艺
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
CN111041535A (zh) * 2019-12-25 2020-04-21 浙江振有电子股份有限公司 一种连续移动式电镀通孔双面板的方法
CN111101174A (zh) * 2020-01-14 2020-05-05 广州精原环保科技有限公司 一种基于双相脉冲的脉冲电镀方法
CN114554727A (zh) * 2022-03-31 2022-05-27 生益电子股份有限公司 一种实现高纵横比通盲孔的电镀方法及pcb

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
MY144573A (en) 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6524461B2 (en) 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6210555B1 (en) 1999-01-29 2001-04-03 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
US6946065B1 (en) 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
JP4000225B2 (ja) * 1998-12-03 2007-10-31 イビデン株式会社 多層プリント配線板の製造方法
JP3594894B2 (ja) 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
US6808612B2 (en) 2000-05-23 2004-10-26 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6827833B2 (en) * 2001-10-15 2004-12-07 Faraday Technology Marketing Group, Llc Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
JP4148895B2 (ja) 2001-10-16 2008-09-10 新光電気工業株式会社 ホールの銅めっき方法
DE10223957B4 (de) 2002-05-31 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
JP2004128053A (ja) 2002-09-30 2004-04-22 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
DE10311575B4 (de) 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
DE602005022650D1 (de) * 2004-04-26 2010-09-16 Rohm & Haas Elect Mat Verbessertes Plattierungsverfahren
US20060226014A1 (en) 2005-04-11 2006-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
KR100728754B1 (ko) 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
US20090108436A1 (en) * 2007-10-31 2009-04-30 Toshio Fujii Semiconductor package
FR2930785B1 (fr) 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5471276B2 (ja) * 2009-10-15 2014-04-16 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
US20110220512A1 (en) 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
US8617990B2 (en) * 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
JP5541386B2 (ja) * 2012-03-16 2014-07-09 大日本印刷株式会社 インターポーザ基板の製造方法
US8980077B2 (en) * 2012-03-30 2015-03-17 Rohm And Haas Electronic Materials Llc Plating bath and method
JP5912795B2 (ja) 2012-04-12 2016-04-27 ニチコン株式会社 金属化フィルムコンデンサ
JP5980735B2 (ja) * 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
US20140262794A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Electrochemical deposition processes for semiconductor wafers

Also Published As

Publication number Publication date
JP2016104905A (ja) 2016-06-09
KR20160043515A (ko) 2016-04-21
TWI589204B (zh) 2017-06-21
EP3009533A1 (en) 2016-04-20
KR101729622B1 (ko) 2017-04-24
US10154598B2 (en) 2018-12-11
US20160105975A1 (en) 2016-04-14
JP6073438B2 (ja) 2017-02-01
CN105517371A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
TWI589204B (zh) 塡充通孔
TW201742523A (zh) 填充通孔以減少空隙及其他缺陷之方法
TWI506165B (zh) 塡充通孔之方法
JP6345955B2 (ja) スルーホールを充填する方法
TWI655317B (zh) 塡充通孔以減少空隙及其他缺陷之方法
CN116695200A (zh) 用于填充通孔以减少空隙的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees