JP6073438B2 - 貫通孔の充填 - Google Patents

貫通孔の充填 Download PDF

Info

Publication number
JP6073438B2
JP6073438B2 JP2015200996A JP2015200996A JP6073438B2 JP 6073438 B2 JP6073438 B2 JP 6073438B2 JP 2015200996 A JP2015200996 A JP 2015200996A JP 2015200996 A JP2015200996 A JP 2015200996A JP 6073438 B2 JP6073438 B2 JP 6073438B2
Authority
JP
Japan
Prior art keywords
current density
forward current
copper
holes
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015200996A
Other languages
English (en)
Other versions
JP2016104905A (ja
Inventor
ナガラジャン・ジャヤラジュ
レオン・アール・バースタッド
イーリ・エイチ・ナジャー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2016104905A publication Critical patent/JP2016104905A/ja
Application granted granted Critical
Publication of JP6073438B2 publication Critical patent/JP6073438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes

Description

本発明は、貫通孔を充填する方法を対象とする。より具体的には、本発明は、順方向パルスを有し、逆方向パルスを有しないパルスめっき方法を用いて貫通孔を充填する方法を対象とする。
高密度相互接続は、貫通孔を有する印刷回路板の製作における重要な設計である。これらのデバイスの小型化は、より薄いコア材料、減少した線幅、及びより小さい直径の貫通孔の組み合わせに依存する。貫通孔の直径は、75μm〜200μmの範囲である。銅めっきによる貫通孔の充填は、アスペクト比がより高くなるにつれてますます困難になっている。これは、より大きいボイド及びより深いディンプルをもたらす。貫通孔充填の別の問題は、それらが充填する傾向様式である。一端が閉じているビアとは異なり、貫通孔は、基板を貫通し、両端が開いている。ビアは、下から上に充填される。対照的に、貫通孔が銅で充填されるとき、銅は、貫通孔の中央で壁に堆積し始める傾向があり、そこでそれが中央で閉塞され、「蝶の羽」または2つのビアを形成する。これらの2つのビアは充填されて、穴の堆積を完了する。したがって、ビアを充填するために使用される銅めっき浴は、典型的には、貫通孔を充填するために使用される銅めっき浴とは同一ではない。めっき浴水平化剤及び他の浴添加物が選択されて、正しい種類の充填を可能にする。添加物の正しい組み合わせが選択されなかった場合、銅めっきは、望ましくない共形銅堆積をもたらす。
多くの場合、銅は、貫通孔を完全に充填することができず、両端ともに充填されないままである。両端が充填されていない中央に銅堆積で充填された不完全な貫通孔は、「ドッグボーニング」と呼ばれることもある。穴の上及び下の開空隙は、ディンプルと呼ばれる。貫通孔充填中の全ディンプル排除はまれであり、予測不能である。ディンプルの深さは、恐らく、貫通孔充填性能を定量化するために最も一般に用いられる測定基準である。ディンプル要件は、貫通孔の直径及び厚さに依存し、製造業者によって異なる。ディンプルに加えて、ボイドと称される間隙または穴は、銅充填貫通孔内に生じ得る。より大きいディンプルがパネルのさらなる加工に影響を及ぼし、より大きいボイドがデバイス性能に影響を及ぼす。理想的なプロセスは、ボイドを有することなく高度の平坦度で貫通孔を完全に充填する、すなわち、一貫性を強化して、最適信頼性及び電気特性、ならびに可能な限り薄い表面厚さを提供し、電気デバイスにおいて最適な線幅及びインピーダンスを制御する。
前述の問題に対処するために、本業界は、典型的には、貫通孔の閉塞及び充填を試みる際に2つの異なる電気めっき浴を用いる。第1の銅浴を用いて、2つのビアが上述のように貫通孔内に形成されるまで貫通孔を充填する。特にビアの充填を対象とする実質的に異なる配合物を有する第2の浴を第1の浴と置き換えて、充填プロセスを完了する。しかしながら、このプロセスは、多大な時間を必要とし、非効率的でもある。貫通孔充填プロセスは、第1の浴がビア充填浴と置き換えられるべき時間を正確に判断するために注意深く監視されなければならない。正しい時間に浴を交換しなければ、典型的には、ディンプル及びボイド形成が生じる。さらに、単一プロセスのために2つのはっきりと異なるめっき浴を用いることにより、製造及び顧客の負担費用を増大させる。このめっきプロセスは、浴を交換するために停止されなければならず、それ故にプロセスの効率をさらに低下させる。
加えて、印刷回路板等の基板の厚さが増加する。多くの従来の印刷回路板は、現在、100μmを超える厚さを有する。従来の直流めっきは、ある状況下で100μm以下の厚さを有する印刷回路板の許容できる貫通孔充填の提供に成功しているが、100μmを超える厚さ範囲を有する板における貫通孔充填の試みは、満足できるものではない。多くの場合、貫通孔は、深さ10μmを超え、かつ貫通孔内の平均ボイド面積が10%〜15%を超える許容できない量のディンプルを有する。
金属めっき時に遭遇する別の問題は、金属堆積物上での団塊の形成である。団塊は、めっきされる金属の結晶であり、かつめっきされた表面から生じると考えられている。団塊の直径は、1ミクロン未満〜数ミリメートル程度の範囲であり得る。団塊は、様々な電気的、機械的、及び美容的理由から望ましくない。例えば、団塊は、短絡故障を引き起こし得る電子物品筺体内及び電子物品筺体外の両方で電子アセンブリ内への空気流を冷却することによって容易に分離及び輸送される。したがって、団塊は、めっきされた基板が電子物品に組み立てられる前に除去されなければならない。団塊を除去する従来の方法は、各金属めっきされた基板のレーザー検査、その後、顕微鏡を用いた作業者による手作業での団塊の除去を含む。そのような従来の方法は、作業者の間違いの余地を残し、非効率的である。
したがって、印刷回路板等の基板の貫通孔充填を改善するための方法が必要である。
方法は、基板に複数の貫通孔を提供することとであって、基板の表面及び複数の貫通孔の壁に、無電解銅層、銅フラッシュ、またはそれらの組み合わせを含む、提供することと、基板を、アノードを備える銅電気めっき浴中に浸漬することと、順方向電流密度を所定の期間印加し、その後、順方向電流密度を所定の期間遮断すること、第2の順方向電流密度を所定の期間印加し、第2の順方向電流密度を所定の期間遮断すること、及び任意にこのサイクルを繰り返すことからなるパルスめっきサイクルによって、貫通孔を銅で充填することとを含む。
本方法は、貫通孔充填中のディンプル形成及びボイドを減少させるか、または阻止する。ディンプルは、典型的には、10μm未満の深さである。ディンプルの深さ及びボイド面積を減少させることにより、投入電力が改善され、それ故に基板の表面上に実質的に均一な銅層及び良好な貫通孔充填が提供される。加えて、本方法を用いて、100μm以上の厚さ範囲を有する基板の貫通孔を充填することができる。本方法は、団塊形成も阻止する。
電流遮断した順方向パルス、その後、電流遮断した逆方向パルスを有しない第2の順方向パルスのミリ秒単位の電流密度対時間の図である。 ミクロン単位の貫通孔の平均ディンプルサイズ対順方向パルス電流密度めっき時間のグラフである。 貫通孔内のパーセントボイド面積対順方向パルス電流密度めっき時間のグラフである。
本明細書を通して使用されるとき、下記の略語は、文脈が別途明確に示さない限り、以下の意味を有する:g=グラム、mL=ミリリットル、L=リットル、cm=センチメートル、μm=ミクロン、ppm=百万分の一=mg/L、ms=ミリ秒、℃=摂氏温度、g/L=1リットル当たりのグラム、ASD=アンペア/dm、DI=脱イオン、wt%=重量パーセント、T=ガラス転移温度、ボイド=別様に銅金属で充填された貫通孔内の銅を含まない空隙、貫通孔のアスペクト比=貫通孔の高さ/貫通孔の直径、ディンプルの深さ=ディンプルの最深点から基板の表面上にめっきされた銅のレベルまでの距離、単一貫通孔のボイド面積=0.5A×0.5B×π(式中、Aがボイドの高さであり、Bが貫通孔の直径の最大幅点でのボイドの直径である)、貫通孔面積=貫通孔の高さ×貫通孔の直径、%ボイド面積=ボイド面積/貫通孔面積×100%。
「印刷回路板」及び「印刷配線板」という用語は、本明細書を通して広義に使用される。「めっき」及び「電気めっき」という用語は、本明細書を通して広義に使用される。「投入電力」という用語は、より高い電流密度領域と同一の厚さを有する低電流密度領域内でめっきする能力を意味する。別途言及されない限り、すべての量は、重量パーセントである。すべての数値範囲は、その上限及び下限を含み、そのような数値範囲が合計100%にさせられることが論理的である場合を除いて、任意の順序で組み合わせ可能である。
タイムオフを有し、逆方向電流を有しない順方向パルスを用いて、印刷回路板等の基板の貫通孔を閉塞及び充填することができる。本方法は、貫通孔内のディンプル形成及びボイドを減少させる。本方法は、団塊形成も阻止し、光沢金属堆積物を提供する。カソード電流または順方向パルス電流は、電気めっき中に、10ミリ秒〜200ミリ秒、好ましくは20ミリ秒〜100ミリ秒等の所定の時間印加される。その後、カソードまたは順方向電流は、電流が0.5ミリ秒〜5ミリ秒、好ましくは1ミリ秒〜2ミリ秒等の所定の期間0ASDに下がるように逆転するか、または遮断される。電流が所定の期間遮断された後、少なくとも第2のカソード電流または順方向パルス電流は、所定の期間再度オンにされ、その後、電流は遮断される。このサイクルは、貫通孔が閉塞及び充填されるまで繰り返され得る。順方向電流を印加する期間、ならびに遮断期間は、所与のサイクルによって異なり得、電流密度も所与のサイクルにおいて変化し得る。所与のサイクルの順方向パルス及び遮断の数は限定されていない。パルスは、決してアノード性でも逆方向電流でもない。図1は、電流遮断を有し、逆方向またはアノード電流を有しない順方向パルスの単一サイクルの一例である。電流密度は、1.5ASDであり、第1の順方向パルス時間は、50ミリ秒であり、タイムオフは、2ミリ秒であり、その後の別の順方向パルスは、50ミリ秒である。
貫通孔を充填する前に、基板は、典型的には、無電解銅が基板の表面及び貫通孔の壁に隣接するように無電解銅層でめっきされる。従来の無電解銅めっき浴、ならびに従来の無電解めっき方法を用いて、銅層を堆積させることができる。そのような無電解銅浴及び方法は、当技術分野及び文献において周知である。市販の無電解銅浴の一例には、CIRCUPOSIT(商標)880無電解プロセスめっき配合物及び方法(Dow Electronic Materials(Marlborough,MA)から入手可能)がある。無電解銅は、典型的には、0.25μm〜6μm、より典型的には、0.25μm〜3μmの厚さを有し得る。任意に、無電解銅は、電解フラッシュ銅層でめっきされ、それを腐食から保護する。無電解銅層に隣接した電気めっきされたフラッシュ銅の厚さは、0.5μm〜15μm、典型的には、1μm〜10μm、より典型的には、1μm〜5μmの範囲である。従来の電解銅浴を用いて、フラッシュ層をめっきすることができる。そのような銅浴は、当技術分野及び文献において周知である。
基板の貫通孔の直径は、典型的には、75μm〜200μmの範囲である。貫通孔は、基板の幅を横断し、典型的には、100μm〜400μmである。基板の厚さは、100μm以上、典型的には、200μm〜300μmの範囲であり得る。
基板には、熱硬化性樹脂、熱可塑性樹脂、及びそれらの組み合わせ(繊維ガラス等の繊維及び上述の含浸実施形態を含む)を含有し得る印刷回路板が含まれる。
熱可塑性樹脂には、アセタール樹脂、アクリル、例えば、アクリル酸メチル、セルロース樹脂、例えば、酢酸エチル、プロピオン酸セルロース、酢酸酪酸セルロース、及び硝酸セルロース、ポリエーテル、ナイロン、ポリエチレン、ポリスチレン、スチレンブレンド、例えば、アクリロニトリルスチレンコポリマー及びアクリロニトリルブタジエンスチレンコポリマー、ポリカーボネート、ポリクロロトリフルオロエチレン、ならびにビニルポリマー及びコポリマー、例えば、酢酸ビニル、ビニルアルコール、ビニルブチラール、塩化ビニル、塩化酢酸ビニルコポリマー、塩化ビニリデン、及びビニルホルマールが含まれるが、これらに限定されない。
熱硬化性樹脂には、フタル酸アリル、フラン、メラミンホルムアルデヒド、フェノールホルムアルデヒド、及びフェノールフルフラールコポリマー(単独で、またはブタジエンアクリロニトリルコポリマーもしくはアクリロニトリルブタジエンスチレンコポリマーと合わせて)、ポリアクリル酸エステル、シリコーン、尿素ホルムアルデヒド、エポキシ樹脂、アリル樹脂、フタル酸グリセリル、及びポリエステルが含まれるが、これらに限定されない。
印刷配線板は、低または高T樹脂を含み得る。低T樹脂は、160℃未満のTを有し、高T樹脂は、160℃以上のTを有する。典型的には、高T樹脂は、160℃〜280℃または170℃〜240℃等のTを有する。高Tポリマー樹脂には、ポリテトラフルオロエチレン(PTFE)及びポリテトラフルオロエチレンブレンドが含まれるが、これらに限定されない。そのようなブレントには、例えば、ポリフェニレンオキシド及びシアン酸エステルを有するPTFEが含まれる。高Tを有する樹脂を含むポリマー樹脂の他のクラスには、エポキシ樹脂、例えば、二官能性及び多官能性エポキシ樹脂、ビマレイミド/トリアジン及びエポキシ樹脂(BTエポキシ)、エポキシ/ポリフェニレンオキシド樹脂、アクリロニトリルブタジエンスチレン、ポリカーボネート(PC)、ポリフェニレンオキシド(PPO)、ポリフェニレンエーテル(PPE)、ポリフェニレンスルファイド(PPS)、ポリスルホン(PS)、ポリアミド、ポリエステル、例えば、ポリエチレンテレフタレート(PET)及びポリブチレンテレフタレート(PBT)、ポリエーテルケトン(PEEK)、液晶ポリマー、ポリウレタン、ポリエーテルイミド、エポキシ、及びこれらの複合体が含まれるが、これらに限定されない。
貫通孔を閉塞及び充填するための従来の酸銅電気めっき浴を用いてもよい。貫通孔の充填を対象とする浴配合物が1つのみ用いられ、最初の浴配合物がビア充填浴配合物に変化して貫通孔充填を完成する従来のプロセスが回避される。銅イオン源に加えて、好ましくは、銅電気めっき浴は、1つ以上の光沢剤、水平化剤、及び抑制剤を含む。従来の光沢剤、水平化剤、及び抑制剤を用いてもよい。
銅イオン源には、水溶性ハロゲン化物、硝酸塩、酢酸塩、硫酸塩、ならびに他の有機及び無機銅塩が含まれるが、これらに限定されない。そのような銅塩のうちの1つ以上の混合物を用いて、銅イオンを提供することができる。例には、硫酸銅、例えば、硫酸銅五水和物、塩化銅、硝酸銅、水酸化銅、及びスルファミン酸銅が挙げられる。従来の量の銅塩を組成物中に用いてもよい。銅塩は、50g/L〜350g/L、典型的には、100g/L〜250g/Lの量で浴中に含まれる。
酸には、硫酸、塩酸、フッ化水素酸、リン酸、硝酸、スルファミン酸、及びアルキルスルホン酸が含まれるが、これらに限定されない。そのような酸は、従来の量で含まれる。典型的には、そのような酸は、25g/L〜350g/Lの量で酸銅浴中に含まれる。
光沢剤には、3−メルカプト−プロピルスルホン酸及びそのナトリウム塩、2−メルカプト−エタンスルホン酸及びそのナトリウム塩、ならびにビススルホプロピルジスルフィド及びそのナトリウム塩、3−(ベンズチアゾイル−2−チオ)−プロピルスルホン酸ナトリウム塩、3−メルカプトプロパン−1−スルホン酸ナトリウム塩、エチレンジチオジプロピルスルホン酸ナトリウム塩、ビス−(p−スルホフェニル)−ジスルフィドジナトリウム塩、ビス−(ω−スルホブチル)−ジスルフィドジナトリウム塩、ビス−(ω−スルホヒドロキシプロピル)−ジスルフィドジナトリウム塩、ビス−(ω−スルホプロピル)−ジスルフィドジナトリウム塩、ビス−(ω−スルホプロピル)−スルフィドジナトリウム塩、メチル−(ω−スルホプロピル)−ジスルフィドナトリウム塩、メチル−(ω−スルホプロピル)−トリスルフィドジナトリウム塩、O−エチル−ジチオ炭酸−S−(ω−スルホプロピル)−エステル、チオグリコール酸カリウム塩、チオリン酸−O−エチル−ビス−(ω−スルホプロピル)−エステルジナトリウム塩、チオリン酸−トリス(ω−スルホプロピル)−エステル三ナトリウム塩、N,N−ジメチルジチオカルバミン酸(3−スルホプロピル)エステルナトリウム塩、(O−エチルジチオカルボナト)−S−(3−スルホプロピル)−エステルカリウム塩、3−[(アミノ−イミノメチル)−チオ]−1−プロパンスルホン酸、及び3−(2−ベンズチアゾリルチオ)−1−プロパンスルホン酸ナトリウム塩が含まれるが、これらに限定されない。好ましくは、光沢剤は、ビススルホプロピルジスルフィドまたはそのナトリウム塩である。典型的には、光沢剤は、1ppb〜500ppm、好ましくは、50ppb〜10ppmの量で含まれる。
貫通孔を充填するために酸銅電気めっき浴中に含まれる水平化剤は、好ましくは、複素環式芳香族化合物のエポキシ化合物との反応生成物である。そのような化合物の合成は、米国第8,268,158号等の文献に開示されている。より好ましくは、水平化剤は、以下の式の少なくとも1つのイミダゾール化合物の反応生成物であり、
Figure 0006073438
式中、R、R、及びRは独立して、H、(C〜C12)アルキル、(C〜C12)アルケニル、及びアリールから選択されるが、但し、R及びRが両方ともにHではないことを条件とする。すなわち、反応生成物は、少なくとも1つのイミダゾールを含み、R及びRのうちの少なくとも一方は、(C〜C12)アルキル、(C〜C12)アルケニル、またはアリールである。そのようなイミダゾール化合物は、4及び/または5位で、(C〜C12)アルキル、(C〜C12)アルケニル、またはアリールで置換される。好ましくは、R、R、及びRは独立して、H、(C〜C)アルキル、(C〜C)アルケニル、及びアリール、より好ましくは、H、(C〜C)アルキル、(C〜C)アルケニル、及びアリール、さらにより好ましくは、H、(C〜C)アルキル、(C〜C)アルケニル、及びアリールから選択される。(C〜C12)アルキル基及び(C〜C12)アルケニル基は各々任意に、ヒドロキシル基、ハロゲン、及びアリール基のうちの1つ以上で置換され得る。好ましくは、置換(C〜C12)アルキル基は、アリール置換(C〜C12)アルキル基であり、より好ましくは、(C〜C)アルキルである。例示の(C〜C)アルキル基には、ベンジル、フェネチル、及びメチルナフチルが含まれるが、これらに限定されない。あるいは、(C〜C12)アルキル基及び(C〜C12)アルケニル基の各々は、それぞれ、アリール基と融合した環状アルキル基または環状アルケニル基を含み得る。本明細書で使用されるとき、「アリール」という用語は、水素原子の除去によって芳香族または複素環式芳香族部分から得られた任意の有機ラジカルを指す。好ましくは、アリール基は、6〜12個の炭素原子を含む。本発明におけるアリール基は任意に、(C〜C)アルキル及びヒドロキシルのうちの1つ以上で置換される。例示のアリール基には、フェニル、トリル、キシリル、ヒドロキシトリル、フェノリル(phenolyl)、ナフチル、フラニル、及びチオフェニルが含まれるが、これらに限定されない。アリール基は、好ましくは、フェニル、キシリル、またはナフチルである。例示の(C〜C12)アルキル基及び置換(C〜C12)アルキル基には、メチル、エチル、n−プロピル、イソ−プロピル、n−ブチル、イソ−ブチル、sec−ブチル、n−ペンチル、2−ペンチル、3−ペンチル、2−(2−メチル)ブチル、2−(2,3−ジメチル)ブチル、2−(2−メチル)ペンチル、ネオペンチル、ヒドロキシメチル、ヒドロキシエチル、ヒドロキシプロピル、シクロペンチル、ヒドロキシクロペンチル、シクロペンチルメチル、シクロペンチルエチル、シクロヘキシル、シクロヘキシルメチル、ヒドロキシクロヘキシル、ベンジル、フェネチル、ナフチルメチル、テトラヒドロナフタレニル、及びテトラヒドロナフチルメチルが含まれるが、これらに限定されない。例示の(C〜C)アルケニル基には、アリル、スチレニル、シクロペンテニル、シクロペンチルメチル、シクロペンテニルエチル、シクロヘキセニル、シクロヘキセニルメチル、及びインデニルが含まれるが、これらに限定されない。好ましくは、少なくとも1つのイミダゾール化合物は、4または5位で、(C〜C)アルキル、(C〜C)アルケニル、またはアリールで置換される。より好ましくは、4または5位で、少なくとも1つのイミダゾールは、(C〜C)アルキル、(C〜C)アルケニル、またはアリールで置換される。さらにより好ましくは、少なくとも1つのイミダゾールは、4または5位で、メチル、エチル、プロピル、ブチル、アリル、またはアリールで置換される。イミダゾール化合物は、一般に、Sigma−Aldrich(St.Louis,Missouri)等の様々な供給源から市販されているか、または文献の方法で調製され得る。
上述のイミダゾール化合物のうちの1つ以上は、以下の式を有する1つ以上のエポキシ化合物と反応し、
Figure 0006073438
式中、Y及びYは独立して、水素及び(C〜C)アルキルから選択され、R及びRは独立して、水素、CH、及びOHから選択され、p=1〜6であり、q=1〜20である。好ましくは、Y及びYは両方ともにHである。p=2である場合、各RがHであり、Rが、H及びCHから選択され、q=1〜10であることが好ましい。p=3である場合、少なくとも1つのRがCH及びOHから選択され、q=1であることが好ましい。p=4である場合、R及びRが両方ともにHであり、q=1であることが好ましい。例示の式(III)の化合物には、1,4−ブタンジオールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、ジ(エチレングリコール)ジグリシジルエーテル、ポリ(エチレングリコール)ジグリシジルエーテル化合物、グリセロールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ジ(プロピレングリコール)ジグリシジルエーテル、及びポリ(プロピレングリコール)ジグリシジルエーテル化合物が含まれるが、これらに限定されない。式IIIのポリ(エチレングリコール)ジグリシジルエーテル化合物は、R及びRの各々がHであり、p=2であり、q=3〜20であり、好ましくはq=3〜15であり、より好ましくはq=3〜12であり、さらにより好ましくはq=3〜10である化合物である。例示のポリ(エチレングリコール)ジグリシジルエーテル化合物には、トリ(エチレングリコール)ジグリシジルエーテル、テトラ(エチレングリコール)ジグリシジルエーテル、ペンタ(エチレングリコール)ジグリシジルエーテル、ヘキサ(エチレングリコール)ジグリシジルエーテル、ノナ(エチレングリコール)ジグリシジルエーテル、デカ(エチレングリコール)ジグリシジルエーテル、及びドデカ(エチレングリコール)ジグリシジルエーテルが含まれる。式IIIのポリ(プロピレングリコール)ジグリシジルエーテル化合物は、Rの各々がHであり、Rのうちの1つがCHであり、p=2であり、q=3〜20であり、好ましくはq=3〜15であり、より好ましくはq=3〜12であり、さらにより好ましくはq=3〜10である化合物である。例示のポリ(プロピレングリコール)ジグリシジルエーテル化合物には、トリ(プロピレングリコール)ジグリシジルエーテル、テトラ(プロピレングリコール)ジグリシジルエーテル、ペンタ(プロピレングリコール)ジグリシジルエーテル、ヘキサ(プロピレングリコール)ジグリシジルエーテル、ノナ(プロピレングリコール)ジグリシジルエーテル、デカ(プロピレングリコール)ジグリシジルエーテル、及びドデカ(プロピレングリコール)ジグリシジルエーテルが含まれる。好適なポリ(エチレングリコール)ジグリシジルエーテル化合物及びポリ(プロピレングリコール)ジグリシジルエーテル化合物は、350〜10000、好ましくは380〜8000の数平均分子量を有するものである。
酸銅電気めっき浴中に含まれ得る他の添加物は、1つ以上の錯化剤、1つ以上の塩化物イオン源、安定剤(機械的特性を調整し、速度制御を提供し、粒構造を精緻化し、かつ堆積応力を改変する安定剤等)、緩衝剤、抑制剤、及び担体である。それらは、従来の量で酸銅電気めっき浴中に含まれ得る。
貫通孔充填は、典型的には、0.1ASD〜5ASD、好ましくは0.5ASD〜3ASDの電流密度で行われる。めっき浴温度は、室温〜60℃、典型的には室温〜40℃の範囲であり得る。電気めっきは、後処理を容易にし、かつさらなる加工のために基板を調製するように貫通孔の表面が最小限の銅で充填されるまで行われる。
本方法は、貫通孔充填中のディンプル形成及びボイドを減少させるか、または阻止する。貫通孔の%ボイド面積は、減少するか、または排除される。順方向パルス方法は、貫通孔充填に0%〜2%等の10%〜15%以下のボイドを提供し得る。ディンプル形成は、10μm以下であり、典型的には、ディンプルサイズは、10μm未満であり、貫通孔内にボイドがなく、これは好ましい業界標準である。ディンプルの深さ及びボイドの減少は、投入電力を改善し、故に基板の表面上に実質的に均一の銅層を提供する。
以下の実施例は、本発明をさらに例証するために包含されており、その範囲を限定するようには意図されていない。
実施例1(比較)
複数の貫通孔を有する幅5cm、長さ15cm、及び厚さ200μmのFR4/ガラスエポキシ試験片は、Tech Circuitによって提供されたものであった。貫通孔は、100μmの平均直径を有した。試験片をCIRCUPOSIT(商標)880無電解プロセスめっき配合物及び方法(Dow Electronic Materials(Marlborough,MA)から入手可能)でめっきして、試験片の一側面及び貫通孔の壁に銅層を形成した。試験片上の銅層の厚さは、0.3μmであった。従来の銅洗浄剤を用いて試験片を事前に洗浄した。その後、試験片を、表1に示される式を有する銅電気めっき浴を含んだハーリングセル内に設置した。
Figure 0006073438
試験片を従来の直流整流器に接続した。ハーリングセル内の対極は、DT−4イリジウム被覆チタン不溶性アノードであった。めっき浴を電気めっき中に2.4L/分で空気撹拌した。直流電流密度を1.5ASDに設定した。銅電気めっきを室温で50ミリ秒間行い、貫通孔をすべて閉塞及び充填した。
電気めっき後、試験片をハーリングセルから除去し、脱イオン水ですすぎ、貫通孔充填分析のために薄片化した。Leica Application Suit V3(Leica Microsystemsから入手可能)と組み合わせた従来の光学顕微鏡を用いて、薄片化した試料をディンプル及びボイドについて試験した。ディンプルの深さは、ミクロン単位で測定された、ディンプルの最深部から試験片の表面上の銅層のレベルまでの距離であった。式:ボイド面積=0.5A×0.5B×π(式中、Aはボイドの高さであり、Bはその最大幅点でのボイドの直径である)を用いて、特定のボイドの面積を決定した。%ボイド面積を決定するために用いた式は、ボイド面積/穴面積×100%(式中、穴面積は、貫通孔の高さ×貫通孔の直径である)であった。各薄片化した試料の5つの貫通孔を試験した。ディンプルサイズ測定の結果を図2に記録し、第1の列を直流制御とした。プロットは、これら5つの試料の範囲、ならびに平均ディンプルサイズを示す。平均ディンプルサイズは、−2であると決定された。ディンプルに対する負の数は、貫通孔内のディンプルが試験片の表面より上に存在することを示す。言い換えると、ディンプルは、実際のディンプルまたは表面陥没ではなく表面上の隆起であった。パーセントボイドの結果を図3に記録し、第1の列を同様に直流制御とした。プロットは、分析した貫通孔内の範囲及び平均パーセントボイド面積を示す。平均パーセントボイド面積は、11%であると決定された。平均ディンプルサイズが10μm未満であったが、いかなる団塊も観察されず、堆積物は鏡面光沢であり、平均パーセントボイド面積は11%と許容できないものであった。
実施例2
複数の貫通孔を有する幅5cm、長さ15cm、及び厚さ200μmの6つのFR4/ガラスエポキシ試験片は、Tech Circuitによって提供されたものであった。貫通孔は、100μmの平均直径を有した。試験片をCIRCUPOSIT(商標)880無電解プロセスめっき配合物及び方法(Dow Electronic Materials(Marlborough,MA)から入手可能)でめっきして、試験片の一側面及び貫通孔の壁に銅層を形成した。各試験片上の銅層の厚さは、0.3μmであった。従来の銅洗浄剤を用いて試験片を事前に洗浄した。その後、試験片を、上の表1に示される式を有する銅電気めっき浴を含んだハーリングセル内に設置した。
試験片を従来の直流整流器に接続した。ハーリングセル内の対極は、不溶性アノードであった。めっき浴を電気めっき中に2.4L/分で空気撹拌した。めっきを室温で行った。電流密度を1.5ASDに設定した。試験片のうちの2つを、逆方向電流なしで、順方向電流密度で50ミリ秒間電気めっきした。電流密度を、一方の試験片では1ミリ秒間、第2の試験片では2ミリ秒間遮断した。このサイクルを、試験片の貫通孔が表面厚さ25μmになるように銅で充填されるまで繰り返した。第2の組の試験片を、逆方向電流なしで、順方向電流密度で1ミリ秒間及び2ミリ秒間遮断して75ミリ秒間めっきし、第3の組の試験片を、逆方向電流なしで、同様に順方向電流密度で1ミリ秒間及び2ミリ秒間電流遮断して100ミリ秒間めっきした。
電気めっき後、試験片をハーリングセルから除去し、脱イオン水ですすぎ、貫通孔充填分析のために薄片化した。上述のLeica Application Suit V3(Leica Microsystemsから入手可能)と組み合わせた従来の光学顕微鏡を用いて、薄片化した試料をディンプル及びボイドについて試験した。ディンプルサイズ測定の結果を図2に記録し、列2〜4を逆方向電流なしのパルス周期的逆方向(PPR)電流とした。プロットは、各試験片由来の5つの試料の範囲、ならびに平均ディンプルサイズを示す。1ミリ秒及び2ミリ秒で遮断して50ミリ秒間めっきした試験片の平均ディンプルサイズは、−11μmであると決定された。75ミリ秒間めっきした試験片の平均ディンプルサイズは、1ミリ秒間電流遮断した場合、−5μmであり、2ミリ秒間電流遮断した場合、−9μmであった。100ミリ秒間めっきした試験片の平均ディンプルサイズは、1ミリ秒間電流遮断した場合、2μmであり、2ミリ秒間電流遮断した場合、1μmであった。パーセントボイドの結果を図3に記録し、列2〜4を逆方向電流なしのパルス周期的逆方向電流とした。プロットは、分析した貫通孔内の範囲及び平均パーセントボイド面積を示す。順方向電流密度で50ミリ秒間めっきした試験片は、1%の平均ボイド面積を有した。試験片の残りの部分は、0%の平均ボイド面積を有した。分析した他の試料のいずれもボイドを呈さなかった。すべての試料を光沢堆積物でめっきし、銅層上に可視的な団塊は存在しなかった。直流でめっきした実施例1(比較)の試験片及び逆方向電流なしの電流遮断した順方向パルス電流を用いてめっきした試験片が10μm未満の良好なディンプルレベルを示した一方で、電流遮断した順方向パルス電流でめっきした試験片は、著しく改善されたパーセントボイド結果を有した。
実施例3
100μmの平均直径を有する貫通孔を有する幅5cm、長さ15cm、及び厚さ200μmの4つのFR4/ガラスエポキシ試験片を用いて、実施例2に記載の方法を繰り返した。順方向パルス時間は、20ミリ秒または35ミリ秒のいずれかであり、遮断時間は、1ミリ秒または2ミリ秒のいずれかであった。逆方向電流は存在しなかった。上の実施例2に記載されるように、試験片を薄片化し、ディンプルサイズ及びパーセントボイド面積について分析した。1ミリ秒間電流遮断して順方向電流密度で20ミリ秒間めっきした試験片は、4.3μmの平均ディンプルサイズを有し、2ミリ秒間電流遮断した試験片は、5.4μmの平均ディンプルサイズを有した。1ミリ秒間遮断して順方向電流密度で35ミリ秒間めっきした試験片は、−2.78の平均ディンプルサイズを有し、2ミリ秒間遮断した試験片は、6.67の平均ディンプルサイズを有した。分析した貫通孔はすべて、10μmを下回った。分析した試験片のいずれもボイドを呈さなかった。団塊も観察されなかった。

Claims (9)

  1. a)印刷回路板に複数の貫通孔を提供することであって、前記印刷回路板の表面及び前記複数の貫通孔の壁に、無電解銅層、銅フラッシュ、またはそれらの組み合わせを含み、前記印刷回路板の厚さが200μm〜300μmである複数の貫通孔を提供することと、
    b)前記印刷回路板を、アノードを備える銅電気めっき浴中に浸漬することと、
    c)順方向電流密度を所定の期間印加し、その後、順方向電流密度を所定の期間遮断すること、第2の順方向電流密度を所定の期間印加し、第2の順方向電流密度を所定の期間遮断すること、及び任意にこのサイクルを繰り返すことからなるパルスめっきサイクルによって、前記貫通孔を銅で充填することと、を含パルスはアノード性ではなく、かつ電流は逆方向ではない、方法。
  2. 前記順方向電流密度及び前記第2の順方向電流密度が、0.1ASD〜5ASDの範囲である、請求項1に記載の法。
  3. 前記順方向電流密度及び前記第2の順方向電流密度が、0.5ASD〜3ASDの範囲である、請求項2に記載の法。
  4. 前記順方向電流密度及び前記第2の順方向電流密度が、1ASD〜2ASDの範囲である、請求項3に記載の法。
  5. 前記順方向電流密度及び前記第2の順方向電流密度が、10ミリ秒〜200ミリ秒間印加される、請求項1に記載の法。
  6. 前記順方向電流密度及び前記第2の順方向電流密度が、20ミリ秒〜100ミリ秒間印加される、請求項5に記載の法。
  7. 前記順方向電流密度及び前記第2の順方向電流密度が、0.5ミリ秒〜5ミリ秒間遮断される、請求項1に記載の法。
  8. 前記順方向電流密度及び前記第2の順方向電流密度が、1ミリ秒〜2ミリ秒間遮断される、請求項7に記載の法。
  9. 前記複数の貫通孔が10μm未満の深さのディンプル深さを有する、請求項1に記載の方法。
JP2015200996A 2014-10-13 2015-10-09 貫通孔の充填 Expired - Fee Related JP6073438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462063374P 2014-10-13 2014-10-13
US62/063,374 2014-10-13

Publications (2)

Publication Number Publication Date
JP2016104905A JP2016104905A (ja) 2016-06-09
JP6073438B2 true JP6073438B2 (ja) 2017-02-01

Family

ID=54324820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015200996A Expired - Fee Related JP6073438B2 (ja) 2014-10-13 2015-10-09 貫通孔の充填

Country Status (6)

Country Link
US (1) US10154598B2 (ja)
EP (1) EP3009533A1 (ja)
JP (1) JP6073438B2 (ja)
KR (1) KR101729622B1 (ja)
CN (1) CN105517371A (ja)
TW (1) TWI589204B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
TWI677269B (zh) * 2018-08-31 2019-11-11 健鼎科技股份有限公司 電路板結構的孔內電鍍方法
CN110306214A (zh) * 2019-07-05 2019-10-08 东莞市斯坦得电子材料有限公司 一种用于高纵横比孔径印制线路板通孔电镀的反向脉冲镀铜工艺
CN110993506B (zh) * 2019-09-06 2021-11-19 麦德美科技(苏州)有限公司 Ic载板通孔填埋工艺
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
CN111041535A (zh) * 2019-12-25 2020-04-21 浙江振有电子股份有限公司 一种连续移动式电镀通孔双面板的方法
CN111101174A (zh) * 2020-01-14 2020-05-05 广州精原环保科技有限公司 一种基于双相脉冲的脉冲电镀方法
CN114554727A (zh) * 2022-03-31 2022-05-27 生益电子股份有限公司 一种实现高纵横比通盲孔的电镀方法及pcb

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
MY144573A (en) 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6210555B1 (en) 1999-01-29 2001-04-03 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
US6524461B2 (en) 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6946065B1 (en) 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
JP4000225B2 (ja) * 1998-12-03 2007-10-31 イビデン株式会社 多層プリント配線板の製造方法
JP3594894B2 (ja) 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
JP2004513221A (ja) 2000-05-23 2004-04-30 アプライド マテリアルズ インコーポレイテッド 銅シード層の異常を克服し表面形状サイズ及びアスペクト比を調整する方法と装置
US6827833B2 (en) * 2001-10-15 2004-12-07 Faraday Technology Marketing Group, Llc Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
KR20040045390A (ko) 2001-10-16 2004-06-01 신꼬오덴기 고교 가부시키가이샤 소경홀의 구리 도금 방법
DE10223957B4 (de) 2002-05-31 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
JP2004128053A (ja) 2002-09-30 2004-04-22 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
DE10311575B4 (de) 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
EP1598449B1 (en) * 2004-04-26 2010-08-04 Rohm and Haas Electronic Materials, L.L.C. Improved plating method
US20060226014A1 (en) 2005-04-11 2006-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
KR100728754B1 (ko) 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
US20090108436A1 (en) * 2007-10-31 2009-04-30 Toshio Fujii Semiconductor package
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5471276B2 (ja) * 2009-10-15 2014-04-16 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
US20110220512A1 (en) * 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
US8617990B2 (en) * 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
JP5541386B2 (ja) * 2012-03-16 2014-07-09 大日本印刷株式会社 インターポーザ基板の製造方法
US8980077B2 (en) * 2012-03-30 2015-03-17 Rohm And Haas Electronic Materials Llc Plating bath and method
JP5912795B2 (ja) 2012-04-12 2016-04-27 ニチコン株式会社 金属化フィルムコンデンサ
JP5980735B2 (ja) * 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
US20140262794A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Electrochemical deposition processes for semiconductor wafers

Also Published As

Publication number Publication date
EP3009533A1 (en) 2016-04-20
US20160105975A1 (en) 2016-04-14
KR20160043515A (ko) 2016-04-21
TW201618630A (zh) 2016-05-16
TWI589204B (zh) 2017-06-21
JP2016104905A (ja) 2016-06-09
CN105517371A (zh) 2016-04-20
KR101729622B1 (ko) 2017-04-24
US10154598B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
JP6073438B2 (ja) 貫通孔の充填
JP6345955B2 (ja) スルーホールを充填する方法
KR102070039B1 (ko) 보이드 및 다른 결함을 감소시키기 위해 스루홀을 충진하는 방법
JP6423601B2 (ja) スルーホールのフィリング方法
JP2019214795A (ja) スルーホールを充填してボイド及び他の欠陥を低減する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170104

R150 Certificate of patent or registration of utility model

Ref document number: 6073438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees