KR20180062514A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180062514A
KR20180062514A KR1020160161513A KR20160161513A KR20180062514A KR 20180062514 A KR20180062514 A KR 20180062514A KR 1020160161513 A KR1020160161513 A KR 1020160161513A KR 20160161513 A KR20160161513 A KR 20160161513A KR 20180062514 A KR20180062514 A KR 20180062514A
Authority
KR
South Korea
Prior art keywords
scan line
line
layer
sensing
scan
Prior art date
Application number
KR1020160161513A
Other languages
English (en)
Other versions
KR102603598B1 (ko
Inventor
정일기
조경현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160161513A priority Critical patent/KR102603598B1/ko
Priority to CN201710817385.4A priority patent/CN108122536B/zh
Priority to EP17201785.7A priority patent/EP3331014A1/en
Priority to US15/824,821 priority patent/US10777141B2/en
Publication of KR20180062514A publication Critical patent/KR20180062514A/ko
Application granted granted Critical
Publication of KR102603598B1 publication Critical patent/KR102603598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3211—
    • H01L27/3272—
    • H01L51/0031—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/06—Colour space transformation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L2251/568—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 서브 픽셀들 및 적어도 두 개의 스캔라인들을 포함하는 표시장치를 제공한다. 서브 픽셀들은 제1기판 상에 형성되고 빛을 발광하는 발광소자가 배치된 발광영역과 발광소자를 구동하는 회로가 배치된 회로영역을 갖는다. 적어도 두 개의 스캔라인들은 회로영역에 위치한다. 적어도 두 개의 스캔라인들 중 하나 또는 둘은 회로영역의 트랜지스터들의 게이트전극을 구성하는 게이트금속층과 다른 금속층으로 이루어진다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 유기전계발광표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널과 표시 패널을 구동하는 구동부가 포함된다. 구동부에는 표시 패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
유기전계발광표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.
유기전계발광표시장치는 장시간 사용시 서브 픽셀 내에 포함된 소자의 특성(문턱전압, 전류 이동도 등)이 변하는 문제가 있다. 이를 보상하고자 종래에는 서브 픽셀 내에 포함된 소자의 특성을 센싱 하기 위한 센싱회로를 추가하는 방식이 제안된바 있다.
이와 같이 서브 픽셀 내에 센싱회로를 추가할 경우, 서브 픽셀의 개구율이 저하되는 문제는 물론 리페어 공정 시 레이저에 의한 신호라인이나 전원라인 등의 배선이나 전극의 손상을 방지하는 문제 등 다양한 과제를 고려해야 한다. 그리고 이러한 과제는 표시장치를 고해상도 및 대형화할 경우 더욱 고려되어야 한다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 소자의 특성을 센싱 하기 위한 센싱회로를 갖는 표시 패널 제작 시 리페어 공정에 따른 배선이나 전극의 손상을 방지함과 더불어 라인 로드의 증가를 방지하면서 서브 픽셀의 개구율을 확보하는 것이다. 또한, 본 발명은 고해상도 및 대형 표시장치 제작에 적합한 표시 패널의 구조를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 서브 픽셀들 및 적어도 두 개의 스캔라인들을 포함하는 표시장치를 제공한다. 서브 픽셀들은 제1기판 상에 형성되고 빛을 발광하는 발광소자가 배치된 발광영역과 발광소자를 구동하는 회로가 배치된 회로영역을 갖는다. 적어도 두 개의 스캔라인들은 회로영역에 위치한다. 적어도 두 개의 스캔라인들 중 하나 또는 둘은 회로영역의 트랜지스터들의 게이트전극을 구성하는 게이트금속층과 다른 금속층으로 이루어진다.
적어도 두 개의 스캔라인들은 회로영역에 위치하는 스위칭 트랜지스터의 게이트전극에 연결된 제1a스캔라인과 회로영역에 위치하는 센싱 트랜지스터의 게이트전극에 연결된 제1b스캔라인을 포함하고, 제1a스캔라인과 제1b스캔라인 중 적어도 하나는 게이트금속층과 다른 금속층으로 이루어진다.
제1a스캔라인과 제1b스캔라인 중 적어도 하나는 제1기판의 최하위층에 존재하는 금속층으로 이루어질 수 있다.
제1a스캔라인과 제1b스캔라인은 제1기판의 최하위층에 존재하는 광차단층과 동일한 금속층으로 이루어질 수 있다.
제1a스캔라인과 제1b스캔라인 중 하나는 제1기판의 최하위층에 존재하는 광차단층으로 이루어지고, 다른 하나는 게이트금속층으로 이루어질 수 있다.
제1a스캔라인과 제1b스캔라인 중 게이트금속층으로 이루어진 스캔라인은 전원라인, 데이터라인 및 센싱라인과 중첩하는 부분에서 적어도 두 개의 라인으로 분리되는 분기부를 가질 수 있다.
제1a스캔라인은 제1기판의 최하위층에 존재하는 광차단층으로 이루어지고, 제1b스캔라인은 광차단층보다 상위에 위치하는 게이트금속층으로 이루어질 수 있다.
제1a스캔라인과 제1b스캔라인은 회로영역에 위치하고 발광소자에 구동전류를 제공하는 구동 트랜지스터를 사이에 두도록 이격 배치될 수 있다.
제1a스캔라인과 제1b스캔라인 중 적어도 하나는 제1기판 상에 위치하는 광차단층을 포함하고, 광차단층 상에 위치하는 버퍼층과, 버퍼층 상에 위치하는 제1절연층에 의해 절연되고, 제1절연층 상에 위치하는 게이트금속층과 전기적으로 연결될 수 있다.
본 발명은 소자의 특성을 센싱 하기 위한 센싱회로를 갖는 표시 패널 제작 시 리페어 공정에 따른 배선이나 전극의 손상을 방지함과 더불어 라인 로드의 증가를 방지하면서 서브 픽셀의 개구율을 확보할 수 있는 효과가 있다. 또한, 본 발명은 고해상도 및 대형 표시장치 제작에 적합한 표시 패널의 구조를 제공하는 효과가 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 서브 픽셀의 상세 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 실험예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면.
도 6은 실험예에 따라 도 5의 회로영역을 더욱 상세히 나타낸 도면.
도 7은 실험예의 문제점을 설명하기 위한 도면.
도 8은 제1실시예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면.
도 9는 제1실시예에 따라 도 8의 회로영역을 더욱 상세히 나타낸 도면.
도 10은 도 9의 A1-A2 영역의 단면도.
도 11은 제1실시예의 개선점을 설명하기 위한 도면.
도 12는 제2실시예에 따라 도 8의 회로영역을 더욱 상세히 나타낸 도면.
도 13은 제3실시예에 따라 도 8의 회로영역을 더욱 상세히 나타낸 도면.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰 등으로 구현된다. 이하에서 설명되는 표시장치는 유기발광다이오드(발광소자)를 기반으로 구현된 유기전계발광표시장치를 일례로 한다. 유기전계발광표시장치는 영상을 표시하기 위한 영상 표시 동작과 경시변화(시변특성)에 따른 소자의 보상을 위한 외부 보상 동작을 수행한다.
외부 보상 동작은 영상 표시 동작 중의 수직 블랭크 구간에서 수행되거나, 영상 표시가 시작되기 전의 파워 온 시퀀스 구간에서 수행되거나, 영상 표시가 끝난 후의 파워 오프 시퀀스 구간 등에서 수행될 수 있다. 수직 블랭크 구간은 영상 표시를 위한 데이터신호가 기입되지 않는 구간으로서, 1 프레임분의 데이터신호가 기입되는 수직 액티브 구간들 사이마다 배치된다.
파워 온 시퀀스 기간은 장치를 구동하기 위한 전원이 턴온 된 후부터 영상이 표시될 때까지의 구간을 의미한다. 파워 오프 시퀀스 구간은 영상 표시가 끝난 후부터 장치를 구동하기 위한 전원이 턴오프 될 때까지의 구간을 의미한다.
이러한 외부 보상 동작을 수행하는 외부 보상 방식은 구동 트랜지스터를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 센싱라인의 라인 커패시터에 저장되는 전압(구동 TFT의 소오스 전압) 등을 센싱할 수 있으나 이에 한정되지 않는다. 라인 커패시터는 센싱라인에 존재하는 고유 용량을 의미한다.
외부 보상 방식은 구동 트랜지스터의 문턱전압 편차를 보상하기 위해, 구동 트랜지스터의 소오스노드 전위가 세츄레이션(saturation state)될 때(즉, 구동 TFT의 전류(Ids)가 제로가 될 때)의 소오스 전압을 센싱한다. 그리고 외부 보상 방식은 구동 트랜지스터의 이동도 편차를 보상하기 위해, 구동 트랜지스터의 소오스노드가 세츄레이션 상태에 도달되기 전의 선형 상태의 값을 센싱한다.
이하에서 설명되는 박막 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이며, 도 3은 서브 픽셀의 상세 회로 구성 예시도이고, 도 4는 표시 패널의 단면 예시도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(140)는 스캔라인들(GL1 ~ GLm)을 통해 스캔신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터신호(DATA) 및 스캔신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.
서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.
스위칭 트랜지스터(SW)는 제1스캔라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 제1전원라인(EVDD)(고전위전압)과 제2전원라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브 픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소오스전극과 유기 발광다이오드(OLED)의 애노드전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱노드에 공급하거나 구동 트랜지스터(DR)의 센싱노드 또는 센싱라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1데이터라인(DL1)에 제1전극이 연결되고, 구동 트랜지스터(DR)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DR)는 제1전원라인(EVDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)의 제2전극에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다. 센싱 트랜지스터(ST)는 센싱라인(VREF)에 제1전극이 연결되고 센싱노드인 유기 발광다이오드(OLED)의 애노드전극 및 구동 트랜지스터(DR)의 제2전극에 제2전극이 연결된다.
센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1a스캔라인(GL1a)에 게이트전극이 연결되고, 센싱 트랜지스터(ST)는 제1b스캔라인(GL1b)에 게이트전극이 연결될 수 있다. 이 경우, 제1a스캔라인(GL1a)에는 스캔신호(Scan)가 전달되고 제1b스캔라인(GL1b)에는 센싱신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1a스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1b스캔라인(GL1b)은 공통으로 공유하도록 연결될 수 있다.
센싱라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브 픽셀의 센싱노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱라인(VREF)을 통한 센싱 동작과 데이터신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기 발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브 픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.
도 4에 도시된 바와 같이, 제1기판(또는 박막 트랜지스터 기판)(150a)의 표시영역(AA) 상에는 도 3에서 설명된 회로를 기반으로 서브 픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브 픽셀들은 보호필름(또는 보호기판)(150b)에 의해 밀봉된다. 기타 미설명된 NA는 비표시영역을 의미한다. 제1기판(150a)은 유리나 연성을 갖는 재료로 선택될 수 있다.
서브 픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치된다. 그리고 서브 픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 된다. 그러나 서브 픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브 픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다.
한편, 표시 패널(150)을 제작하는 공정은 기판 상에 도전층, 금속층, 및 절연층 등을 증착하여 소자(전극 포함), 전원라인 및 신호라인 등의 구조물을 형성하는 증착 공정과 기판 상에 형성된 구조물의 불량을 복구하거나 불량이 존재하는 서브 픽셀을 암점화하는 리페어 공정 등을 포함한다.
표시 패널을 제작하는 공정은 위와 같이 복잡한 공정을 거치기 때문에 서브 픽셀 내에 포함된 소자의 특성을 센싱 하기 위한 센싱회로 추가시, 서브 픽셀의 개구율이 저하되는 문제는 물론 리페어 공정 시 레이저에 의한 신호라인이나 전원라인 등의 배선이나 전극의 손상을 방지하는 문제 등 다양한 과제를 고려해야 한다.
이하, 실험예의 문제를 고찰하고 이를 해결하기 위한 본 발명의 실시예들에 대해 설명한다. 한편, 이하의 설명에서는 스캔라인이 두 개인 것을 일례로 하지만, 본 발명은 이에 한정되지 않는다.
<실험예>
도 5는 실험예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이고, 도 6은 실험예에 따라 도 5의 회로영역을 더욱 상세히 나타낸 도면이고, 도 7은 실험예의 문제점을 설명하기 위한 도면이다.
도 4 및 도 5에 도시된 바와 같이, 제1기판(150a)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기 발광다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기 발광다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 발광영역(EMA)과 회로영역(DRA)에 형성된 소자들은 다수의 금속층 및 절연층을 포함하는 박막 증착공정에 의해 형성된다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기 발광다이오드가 빛을 발광하게 된다. 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)이 배치된다.
제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 콘택홀은 하부에 위치하는 전극, 신호라인 또는 전원라인 등의 일부를 노출하도록 건식 또는 습식 식각 공정 등에 의해 형성된다.
도 6에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다. 회로영역(DRA)의 하단영역에는 제1b스캔라인(GL1b)과 센싱 트랜지스터(ST)가 배치된다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다. 회로영역(DRA)의 중단영역에는 제1a스캔라인(GL1a)과 스위칭 트랜지스터(SW)가 배치된다. 제2방향(수평)으로 배치된 제1a스캔라인(GL1a)과 인접하는 부분은 회로영역(DRA)의 중단영역으로 정의된다.
도 7에 도시된 바와 같이, 실험예는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 게이트금속층으로 형성하고 또한 회로영역(DRA)의 중단영역과 하단영역 사이에 가깝게 배치한다. 그 결과, 제1a스캔라인(GL1a) 및 제1b스캔라인(GL1b)과 인접하는 전극들은 절연층을 사이에 두고 연결되어야 하는바 많은 점핑(Jumping) 전극이 필요하다(예: PNT1 지점 참조).
그리고 실험예는 3종 이상의 신호라인이나 전극의 인접 배치에 따른 공간 제약을 유발하는바 서브 픽셀의 개구율을 저하 한다(대표적으로, PNT2 지점 참조). 덧붙여, 실험예에서는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)의 구조적 문제(라인 로드 문제, 리페어 문제 등)를 해소하기 위해, 제1전원라인(EVDD) 및 제1 내지 제4데이터 라인들(DL1 ~ DL4)과 중첩(또는 교차)하는 부분을 분기(분기부 존재)시킨다. 그 결과 센싱라인(VREF)과 센싱연결라인(VREFC) 간의 콘택이 이루어지는 제1콘택홀(CH1)의 위치를 제2콘택홀(CH2)보다 더 하단으로 끌어내려야 하고, 센싱연결라인(VREFC)을 비직선 형태로 배치해야 하므로 서브 픽셀의 개구율을 저하하는 문제를 유발하는 결과를 가져왔다(예: PNT2 지점 참조).
또한, 실험예는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)과 인접하는 전극들 간의 중첩 영역(하나의 절연층을 사이에 두고 중첩하므로 기생 커패시터 유발)이 다수 존재하는바 라인 로드(Line Load)를 증가시킨다(예: PNT 3 지점 참조).
게다가, 실험예는 세로 방향의 리페어 설계를 할 수밖에 없는 공간 제약으로 리페어 마진(Repair Margin) 확보가 어려움은 물론 서브 픽셀의 개구율을 저하하는 요소로 작용한다(예: PNT4 지점 참조).
실험예와 같은 문제가 나타나는 이유는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 형성할 때, 통상적인 방법에 따라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 게이트전극을 구성하는 게이트금속층을 그대로 사용하기 때문이다. 이로 인하여, 실험예는 구조적 특성상 게이트금속층의 하부나 상부에 위치하는 다른 금속층(예컨대, 소오스드레인 금속층)과 관계하는 부분(영역)의 증가로 위와 같은 문제를 유발하게 된다.
이상과 같이, 실험예는 서브 픽셀의 개구율 저하 문제, 리페어 공정 문제, 라인 로드 증가 문제 등을 더욱 고려하기 위해, 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b) 그리고 이들과 연결된 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 위치 및 구조를 변경해야 하는 것으로 나타났다.
<제1실시예>
도 8은 제1실시예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이고, 도 9는 제1실시예에 따라 도 8의 회로영역을 더욱 상세히 나타낸 도면이고, 도 10은 도 9의 A1-A2 영역의 단면도이며, 도 11은 제1실시예의 개선점을 설명하기 위한 도면이다.
도 4 및 도 8에 도시된 바와 같이, 제1기판(150a)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기 발광다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기 발광다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 발광영역(EMA)과 회로영역(DRA)에 형성된 소자들은 다수의 금속층 및 절연층을 포함하는 박막 증착공정에 의해 형성된다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기 발광다이오드가 빛을 발광하게 된다. 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 제1전원라인(EVDD), 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)이 배치된다.
예컨대, 제1서브 픽셀(SPn1)의 좌측에는 제1전원라인(EVDD)이 위치할 수 있고, 제2서브 픽셀(SPn2)의 우측에는 센싱라인(VREF)이 위치할 수 있고, 제1서브 픽셀(SPn1) 및 제2서브 픽셀(SPn2) 사이에는 제1 및 제2데이터라인(DL1, DL2)이 위치할 수 있다. 제3서브 픽셀(SPn3)의 좌측에는 센싱라인(VREF)이 위치할 수 있고, 제4서브 픽셀(SPn4)의 우측에는 제1전원라인(EVDD)이 위치할 수 있고, 제3서브 픽셀(SPn3) 및 제4서브 픽셀(SPn4) 사이에는 제3 및 제4데이터라인(DL3, DL4)이 위치할 수 있다.
제1서브 픽셀(SPn1)은 좌측에 위치하는 제1전원라인(EVDD), 자신의 우측에 위치하는 제1데이터라인(DL1) 및 제2서브 픽셀(SPn2)의 우측에 위치하는 센싱라인(VREF)에 전기적으로 연결될 수 있다. 제2서브 픽셀(SPn2)은 제1서브 픽셀(SPn1)의 좌측에 위치하는 제1전원라인(EVDD), 자신의 좌측에 위치하는 제2데이터라인(DL2) 및 자신의 우측에 위치하는 센싱라인(VREF)에 전기적으로 연결될 수 있다.
제3서브 픽셀(SPn3)은 좌측에 위치하는 센싱라인(VREF), 자신의 우측에 위치하는 제3데이터라인(DL3) 및 제4서브 픽셀(SPn4)의 우측에 위치하는 제1전원라인(EVDD)에 전기적으로 연결될 수 있다. 제4서브 픽셀(SPn4)은 제3서브 픽셀(SPn3)의 좌측에 위치하는 센싱라인(VREF), 자신의 좌측에 위치하는 제4데이터라인(DL4) 및 자신의 우측에 위치하는 제1전원라인(EVDD)에 전기적으로 연결될 수 있다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 제2서브 픽셀(SPn2) 및 제3서브 픽셀(SPn3) 사이에 위치하는 센싱라인(VREF)에 공통(또는 공유)으로 접속될 수 있으나 이에 한정되지 않는다.
이 밖에, 제1전원라인(EVDD), 센싱라인(VREF)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 콘택홀은 하부에 위치하는 전극, 신호라인 또는 전원라인 등의 일부를 노출하도록 건식 또는 습식 식각 공정 등에 의해 형성된다.
도 9에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 제1a스캔라인(GL1a)과 스위칭 트랜지스터(SW)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다. 회로영역(DRA)의 하단영역에는 제1b스캔라인(GL1b)과 센싱 트랜지스터(ST)가 배치된다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다. 회로영역(DRA)의 중단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST) 사이에 위치하는 부분은 회로영역(DRA)의 중단영역으로 정의된다.
제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)은 제1기판의 최하위층에 존재하는 금속층(예: 광차단층)으로 이루어진다. 이하, 도 10에 도시된 센싱 트랜지스터(ST)와 제1b스캔라인(GL1b)을 함께 참조하여 이들의 층간 구조를 설명하면 다음과 같다.
도 9 및 도 10에 도시된 바와 같이, 제1기판(150a) 상에는 제1b스캔라인(GL1b)을 구성하는 광차단층(GL1b_LS)이 형성된다. 광차단층(GL1b_LS)은 예컨대 몰리브데늄(Mo), 티타늄(Ti) 및 구리(Cu)로 적층된 복층(Mo/Ti/Cu) 구조로 선택될 수 있다. 광차단층(GL1b_LS) 상에는 버퍼층(BUF)이 형성된다. 버퍼층(BUF)은 예컨대 산화 실리콘(SiOx)과 질화 실리콘(SiNx)을 교번 적층한 구조로 선택될 수 있다.
버퍼층(BUF) 상에는 센싱 트랜지스터(ST)의 액티브층을 구성하는 반도체층(ST_ACT)이 형성된다. 반도체층(ST_ACT)은 예컨대 산화물(Oxide)로 선택될 수 있다. 반도체층(ST_ACT) 상에는 제1절연층(GI)이 형성된다. 제1절연층(GI)은 게이트절연층으로서, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 복합층으로 선택될 수 있다.
제1절연층(GI) 상에는 센싱 트랜지스터(ST)의 게이트전극을 구성하는 게이트금속층(ST_GAT)이 형성된다. 게이트금속층(ST_GAT)은 예컨대 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 선택될 수 있다. 게이트금속층(ST_GAT)은 제1절연층(GI) 및 버퍼층(BUF)을 통해 노출된 광차단층(GL1b_LS)과 연결된다. 즉, 제1b스캔라인(GL1b)을 구성하는 광차단층(GL1b_LS)과 센싱 트랜지스터(ST)의 게이트전극을 구성하는 게이트금속층(ST_GAT)은 버퍼층(BUF) 및 제1절연층(GI)에 의해 상하로 이격된다.
게이트금속층(ST_GAT) 상에는 제2절연층(ILD)이 형성된다. 제2절연층(ILD)은 층간 절연층으로서 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 복합층으로 선택될 수 있다. 제2절연층(ILD) 상에는 센싱라인(VREF)의 돌출부를 구성하는 소오스드레인 금속층(VREF_SD)이 형성된다. 소오스드레인 금속층(VREF_SD)은 예컨대 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 선택될 수 있다.
제1실시예는 실험예에서 나타나는 문제를 해소하기 위해, 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 상단영역과 하단영역으로 이격 배치한다. 이에 따라, 제1a스캔라인(GL1a)에 연결된 스위칭 트랜지스터(SW)와 제1b스캔라인(GL1b)에 연결된 센싱 트랜지스터(ST) 또한 상단영역과 하단영역으로 이격 배치된다.
이와 더불어, 제1실시예는 실험예에서 나타나는 문제를 해소하기 위해, 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 게이트금속층이 아닌 표시 패널의 최하위층에 존재하는 광차단층으로 형성한다. 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)의 게이트전극은 실험예와 동일하게 게이트금속층으로 형성하고, 콘택홀을 이용하여 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 구성하는 광차단층과 전기적으로 연결한다.
이하, 실험예 대비 제1실시예의 개선점이나 효과 등을 설명하면 다음과 같다.
도 11에 도시된 바와 같이, 제1실시예는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 최하위층에 존재하는 광차단층으로 형성하고 또한 회로영역(DRA)의 상단영역과 하단영역으로 이격 배치한다. 그 결과, 점핑(Jumping) 전극의 개수를 실험예 대비 줄일 수 있었다(예: PNT1 지점 참조).
그리고 제1실시예는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 최하위층에 존재하는 광차단층으로 형성함에 따라 3종 이상의 신호라인이나 전극의 분산 배치를 가능하게 한다. 그 결과 제1실시예는 실험예에서 발생하는 공간 제약 문제를 해소하고 서브 픽셀의 개구율을 증가(일정 부분 확보)시키게 된다.
또한, 제1실시예는 제1a스캔라인(GL1a) 및 제1b스캔라인(GL1b)과 제1전원라인(EVDD) 및 제1 내지 제4데이터 라인들(DL1 ~ DL4) 간의 중첩 부분을 직선 형태로 배치(분기부 불필요)할 수 있다. 그 결과, 센싱라인(VREF)과 센싱연결라인(VREFC) 간의 콘택이 이루어지는 콘택홀(CH)의 위치를 동일하게 하고, 센싱연결라인(VREFC)을 직선 배치할 수 있게 되므로 서브 픽셀의 개구율을 증가(회로영역이 차지하는 면적을 줄이는 대신 발광영역이 차지하는 면적을 늘릴 수 있기 때문)시키게 된다.
또한, 제1실시예는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)과 인접하는 전극들 간의 중첩 영역(하나의 절연층을 사이에 두고 중첩하므로 기생 커패시터 유발)을 줄일 수 있는바 라인 로드(Line Load)를 최소화한다
게다가, 제1실시예는 가로 방향의 리페어 설계를 할 수 있을 만큼의 공간을 가지므로 리페어 마진(Repair Margin) 확보는 물론 서브 픽셀의 개구율을 저하하는 요소(분기부 제거로 인한 공간 확보)를 상당부분 제거 또는 개선할 수 있다(예: PNT2 지점 참조).
제1실시예와 같이 실험예에서 발생하는 문제를 해소 및 개선할 수 있는 이유는 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 형성할 때, 최하위층의 광차단층을 이용함과 더불어 이들을 최대한 이격시켰기 때문이다. 이로 인하여, 제1실시예는 실험예에서 나타나는 문제를 해소하게 된다.
이하, 제1실시예와 유사/동일한 효과를 가질 수 있는 다른 실시예들에 대해 설명한다. 이하에서 설명되는 다른 실시예들은 제1실시예 대비 제1b스캔라인(GL1b) 부분이 다른바 이 부분을 위주로 설명한다. 그러므로 나머지 제1실시예와 중복되는 부분의 설명은 제1실시예를 참조한다.
<제2실시예>
도 12는 제2실시예에 따라 도 8의 회로영역을 더욱 상세히 나타낸 도면이다.
도 8 및 도 12에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 제1a스캔라인(GL1a)과 스위칭 트랜지스터(SW)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다. 회로영역(DRA)의 하단영역에는 제1b스캔라인(GL1b)과 센싱 트랜지스터(ST)가 배치된다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다. 회로영역(DRA)의 중단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST) 사이에 위치하는 부분은 회로영역(DRA)의 중단영역으로 정의된다.
제2실시예는 실험예에서 나타나는 문제를 해소하기 위해, 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 상단영역과 하단영역으로 이격 배치한다. 이에 따라, 제1a스캔라인(GL1a)에 연결된 스위칭 트랜지스터(SW)와 제1b스캔라인(GL1b)에 연결된 센싱 트랜지스터(ST) 또한 상단영역과 하단영역으로 이격 배치된다.
이와 더불어, 제2실시예는 실험예에서 나타나는 문제를 해소하기 위해, 제1a스캔라인(GL1a)을 게이트금속층이 아닌 표시 패널의 최하위층에 존재하는 광차단층으로 형성한다. 스위칭 트랜지스터(SW)의 게이트전극은 실험예와 동일하게 게이트금속층으로 형성하고, 콘택홀을 이용하여 제1a스캔라인(GL1a)을 구성하는 광차단층(GL1a_LS)과 전기적으로 연결한다. 이와 달리, 제1b스캔라인(GL1b)과 더불어 센싱 트랜지스터(ST)의 게이트전극은 실험예와 동일하게 게이트금속층(GL1b_GAT)으로 형성한다.
위의 설명에서는 광차단층으로 제1a스캔라인(GL1a)을 형성하고, 게이트금속층으로 제1b스캔라인(GL1b)을 형성하는 것을 일례로 하였다. 그러나 이는 반대가 될 수도 있다.
한편, 표시 패널은 점차적으로 고해상도 및 대형화되는 추세이다. 스위칭 트랜지스터(SW)의 경우, 라인 로드가 존재하면 표시 패널 전반에 걸쳐 스캔신호의 지연 등의 문제가 나타날 수 있다. 그리고 이로 인하여, 영상 표현시 표시 품질 저하를 유발하게 된다. 반면, 센싱 트랜지스터(ST)는 라인 로드가 존재하더라도 데이터신호의 공급과 크게 관계하지 않기 때문에 스캔신호 대비 센싱신호의 지연 등에 따른 문제가 상대적으로 덜 나타난다.
그러므로 제2실시예는 표시장치의 고해상도 및 대형화 시 발생할 수 있는 문제를 해소하기 위한 점에 있는바 광차단층으로 제1a스캔라인(GL1a)을 형성하고, 게이트금속층으로 제1b스캔라인(GL1b)을 형성하는 것이 더 바람직할 것이다.
<제3실시예>
도 13은 제3실시예에 따라 도 8의 회로영역을 더욱 상세히 나타낸 도면이다.
도 8 및 도 13에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 제1a스캔라인(GL1a)과 스위칭 트랜지스터(SW)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다. 회로영역(DRA)의 하단영역에는 제1b스캔라인(GL1b)과 센싱 트랜지스터(ST)가 배치된다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다. 회로영역(DRA)의 중단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST) 사이에 위치하는 부분은 회로영역(DRA)의 중단영역으로 정의된다.
제3실시예는 실험예에서 나타나는 문제를 해소하기 위해, 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)을 상단영역과 하단영역으로 이격 배치한다. 이에 따라, 제1a스캔라인(GL1a)에 연결된 스위칭 트랜지스터(SW)와 제1b스캔라인(GL1b)에 연결된 센싱 트랜지스터(ST) 또한 상단영역과 하단영역으로 이격 배치된다.
이와 더불어, 제3실시예는 실험예에서 나타나는 문제를 해소하기 위해, 제1a스캔라인(GL1a)을 게이트금속층이 아닌 표시 패널의 최하위층에 존재하는 광차단층으로 형성한다. 스위칭 트랜지스터(SW)의 게이트전극은 실험예와 동일하게 게이트금속층으로 형성하고, 콘택홀을 이용하여 제1a스캔라인(GL1a)을 구성하는 광차단층(GL1a_LS)과 전기적으로 연결한다. 이와 달리, 제1b스캔라인(GL1b)과 더불어 센싱 트랜지스터(ST)의 게이트전극은 실험예와 동일하게 게이트금속층(GL1b_GAT)으로 형성한다. 그리고 제1b스캔라인(GL1b)에는 제1전원라인(EVDD) 및 제1 내지 제4데이터 라인들(DL1 ~ DL4)과 중첩하는 부분에 적어도 두 개의 라인으로 분리되는 분기부를 형성한다.
위의 설명에서는 광차단층으로 제1a스캔라인(GL1a)을 형성하고, 게이트금속층으로 제1b스캔라인(GL1b)을 형성하는 것을 일례로 하였다. 그러나 이는 반대가 될 수도 있다.
한편, 표시 패널은 점차적으로 고해상도 및 대형화되는 추세이다. 스위칭 트랜지스터(SW)의 경우, 라인 로드가 존재하면 표시 패널 전반에 걸쳐 스캔신호의 지연 등의 문제가 나타날 수 있다. 그리고 이로 인하여, 영상 표현시 표시 품질 저하를 유발하게 된다. 반면, 센싱 트랜지스터(ST)는 라인 로드가 존재하더라도 데이터신호의 공급과 크게 관계하지 않기 때문에 스캔신호 대비 센싱신호의 지연 등에 따른 문제가 상대적으로 덜 나타난다.
그러므로 제3실시예는 고해상도 및 대형화 표시 패널 제작 시 발생할 수 있는 문제를 해소하기 위한 점에 있는바 광차단층으로 제1a스캔라인(GL1a)을 형성하고, 게이트금속층으로 제1b스캔라인(GL1b)을 형성하는 것이 더 바람직할 것이다.
이상, 본 발명은 소자의 특성을 센싱 하기 위한 센싱회로를 갖는 표시 패널 제작 시 리페어 공정에 따른 배선이나 전극의 손상을 방지함과 더불어 라인 로드의 증가를 방지하면서 서브 픽셀의 개구율을 확보할 수 있는 효과가 있다. 또한, 본 발명은 고해상도 및 대형 표시장치 제작에 적합한 표시 패널의 구조를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 영상 처리부 120: 타이밍 제어부
130: 데이터 구동부 140: 스캔 구동부
150: 표시 패널 GL1a: 제1a스캔라인
GL1b: 제1b스캔라인 EVDD: 제1전원라인
VREF: 센싱라인 DL1 ~ DL4: 제1 내지 제4데이터 라인들
EVDDC: 제1전원연결라인 VREFC: 센싱연결라인
EMA: 발광영역 DRA: 회로영역
SPn1 ~ SPn4: 제1서브 픽셀 내지 제4서브 픽셀

Claims (9)

  1. 제1기판 상에 형성되고 빛을 발광하는 발광소자가 배치된 발광영역과 상기 발광소자를 구동하는 회로가 배치된 회로영역을 갖는 서브 픽셀들; 및
    상기 회로영역에 위치하는 적어도 두 개의 스캔라인들을 포함하고,
    상기 적어도 두 개의 스캔라인들 중 하나 또는 둘은
    상기 회로영역의 트랜지스터들의 게이트전극을 구성하는 게이트금속층과 다른 금속층으로 이루어진 표시장치.
  2. 제1항에 있어서,
    상기 적어도 두 개의 스캔라인들은
    상기 회로영역에 위치하는 스위칭 트랜지스터의 게이트전극에 연결된 제1a스캔라인과,
    상기 회로영역에 위치하는 센싱 트랜지스터의 게이트전극에 연결된 제1b스캔라인을 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 제1a스캔라인과 상기 제1b스캔라인 중 적어도 하나는
    상기 제1기판의 최하위층에 존재하는 금속층으로 이루어진 표시장치.
  4. 제2항에 있어서,
    상기 제1a스캔라인과 상기 제1b스캔라인은
    상기 제1기판의 최하위층에 존재하는 광차단층과 동일한 금속층으로 이루어진 표시장치.
  5. 제2항에 있어서,
    상기 제1a스캔라인과 상기 제1b스캔라인 중 하나는
    상기 제1기판의 최하위층에 존재하는 광차단층으로 이루어지고, 다른 하나는 상기 게이트금속층으로 이루어진 표시장치.
  6. 제5항에 있어서,
    상기 제1a스캔라인과 상기 제1b스캔라인 중 상기 게이트금속층으로 이루어진 스캔라인은 전원라인, 데이터라인 및 센싱라인과 중첩하는 부분에서 적어도 두 개의 라인으로 분리되는 분기부를 갖는 표시장치.
  7. 제2항에 있어서,
    상기 제1a스캔라인은 상기 제1기판의 최하위층에 존재하는 광차단층으로 이루어지고,
    상기 제1b스캔라인은 상기 광차단층보다 상위에 위치하는 상기 게이트금속층으로 이루어진 표시장치.
  8. 제2항에 있어서,
    상기 제1a스캔라인과 상기 제1b스캔라인은
    상기 회로영역에 위치하고 상기 발광소자에 구동전류를 제공하는 구동 트랜지스터를 사이에 두도록 이격 배치된 표시장치.
  9. 제2항에 있어서,
    상기 제1a스캔라인과 상기 제1b스캔라인 중 적어도 하나는
    상기 제1기판 상에 위치하는 광차단층을 포함하고, 상기 광차단층 상에 위치하는 버퍼층과, 상기 버퍼층 상에 위치하는 제1절연층에 의해 절연되고, 상기 제1절연층 상에 위치하는 게이트금속층과 전기적으로 연결된 표시장치.
KR1020160161513A 2016-11-30 2016-11-30 표시장치 KR102603598B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160161513A KR102603598B1 (ko) 2016-11-30 2016-11-30 표시장치
CN201710817385.4A CN108122536B (zh) 2016-11-30 2017-09-12 显示装置
EP17201785.7A EP3331014A1 (en) 2016-11-30 2017-11-15 Display device
US15/824,821 US10777141B2 (en) 2016-11-30 2017-11-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161513A KR102603598B1 (ko) 2016-11-30 2016-11-30 표시장치

Publications (2)

Publication Number Publication Date
KR20180062514A true KR20180062514A (ko) 2018-06-11
KR102603598B1 KR102603598B1 (ko) 2023-11-21

Family

ID=60327193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161513A KR102603598B1 (ko) 2016-11-30 2016-11-30 표시장치

Country Status (4)

Country Link
US (1) US10777141B2 (ko)
EP (1) EP3331014A1 (ko)
KR (1) KR102603598B1 (ko)
CN (1) CN108122536B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034135A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 표시 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106940978B (zh) * 2017-05-15 2019-10-25 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106940984B (zh) * 2017-05-17 2019-12-13 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
KR20200040046A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시장치
KR102657536B1 (ko) * 2018-10-24 2024-04-12 엘지디스플레이 주식회사 표시패널 및 표시패널의 발광 다이오드 소자를 비활성화시키는 방법
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
WO2021056422A1 (en) * 2019-09-27 2021-04-01 Boe Technology Group Co., Ltd. Array substrate, display apparatus, method of fabricating array substrate, and pixel driving circuit
CN212516502U (zh) 2019-12-13 2021-02-09 京东方科技集团股份有限公司 显示基板和显示装置
CN111028774B (zh) * 2019-12-16 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示终端
KR20210082713A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 Drd 방식의 표시 패널 및 이를 이용한 유기 발광 표시 장치
US11985871B2 (en) * 2019-12-31 2024-05-14 Lg Display Co., Ltd. Display device and method of manufacturing same
CN111625138B (zh) * 2020-05-22 2022-04-15 业成科技（成都）有限公司 可弯折之显示触控面板及其感应膜修复方法
KR20220096889A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20220096883A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139028A (ko) * 2014-05-30 2015-12-11 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR20160057587A (ko) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR20160120376A (ko) * 2015-04-07 2016-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268895B1 (en) * 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
US6014191A (en) * 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
JP3512675B2 (ja) * 1999-04-27 2004-03-31 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタアレイ
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
JP4230425B2 (ja) * 2004-07-26 2009-02-25 シャープ株式会社 カラーフィルタ基板、および表示装置
JP5040222B2 (ja) * 2005-12-13 2012-10-03 ソニー株式会社 表示装置
US7449697B2 (en) * 2006-01-04 2008-11-11 Tpo Displays Corp. Organic electroluminescent devices and fabrication methods thereof
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서
KR101545315B1 (ko) * 2008-09-17 2015-08-20 삼성디스플레이 주식회사 유기전계발광소자
CN101609647A (zh) * 2009-07-30 2009-12-23 友达光电股份有限公司 触控式有机发光二极管显示装置及影像单元
TWI386743B (zh) * 2009-12-01 2013-02-21 Au Optronics Corp 顯示面板
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
JP2013541852A (ja) * 2010-11-03 2013-11-14 エプコス アーゲー 積層セラミック部品及び積層セラミック部品の製造方法
KR101837625B1 (ko) * 2011-11-10 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104035250B (zh) * 2013-03-07 2017-05-24 瀚宇彩晶股份有限公司 主动元件阵列基板
CN104576688B (zh) * 2013-10-10 2018-11-09 精工爱普生株式会社 发光装置以及电子设备
KR102140444B1 (ko) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 유기발광표시장치
CN103713792B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法和触摸显示装置
KR102132181B1 (ko) * 2013-12-31 2020-07-10 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 제조 방법
CN104503156A (zh) * 2014-12-11 2015-04-08 深圳市华星光电技术有限公司 显示基板及其制造方法
CN105093752A (zh) * 2015-08-18 2015-11-25 深圳市华星光电技术有限公司 液晶面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139028A (ko) * 2014-05-30 2015-12-11 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR20160057587A (ko) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR20160120376A (ko) * 2015-04-07 2016-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034135A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20180151126A1 (en) 2018-05-31
US10777141B2 (en) 2020-09-15
CN108122536B (zh) 2020-11-03
EP3331014A1 (en) 2018-06-06
KR102603598B1 (ko) 2023-11-21
CN108122536A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
KR20180062514A (ko) 표시장치
CN108122958B (zh) 显示装置
KR102627343B1 (ko) 표시장치
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
US11837127B2 (en) Light emitting display device and driving method thereof
KR102526611B1 (ko) 표시장치
KR20190048390A (ko) 표시장치 및 그 제조방법
CN109994513B (zh) 显示装置及制造该显示装置的方法
US11942032B2 (en) Display apparatus including power line comprising first power line in first direction and second power line in second direction
KR20180061935A (ko) 데이터 구동부 및 이를 이용한 표시장치
KR20170081110A (ko) 표시패널 및 이를 구비하는 표시장치
KR102612371B1 (ko) 표시장치
KR102638207B1 (ko) 표시장치
KR102558900B1 (ko) 표시장치와 이의 제조방법
KR102668224B1 (ko) 표시장치
US11864431B2 (en) Light emitting display device
KR20170036865A (ko) 유기전계발광표시장치
KR20210085904A (ko) 유기발광 표시장치
KR20190008684A (ko) 전계발광표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant