KR20160120376A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20160120376A
KR20160120376A KR1020150048997A KR20150048997A KR20160120376A KR 20160120376 A KR20160120376 A KR 20160120376A KR 1020150048997 A KR1020150048997 A KR 1020150048997A KR 20150048997 A KR20150048997 A KR 20150048997A KR 20160120376 A KR20160120376 A KR 20160120376A
Authority
KR
South Korea
Prior art keywords
scan line
scan
gate electrode
electrode
disposed
Prior art date
Application number
KR1020150048997A
Other languages
English (en)
Other versions
KR102304284B1 (ko
Inventor
이탁영
강철규
황영인
공지혜
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150048997A priority Critical patent/KR102304284B1/ko
Priority to US14/861,622 priority patent/US10074314B2/en
Publication of KR20160120376A publication Critical patent/KR20160120376A/ko
Application granted granted Critical
Publication of KR102304284B1 publication Critical patent/KR102304284B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H01L2227/32—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 비표시 영역을 갖는 기판, 기판의 표시 영역에 배치되며, 게이트 전극을 포함하는 박막 트랜지스터, 게이트 전극과 동일 층에 배치되며, 게이트 전극과 연결되는 제1 스캔 배선 및 제1 스캔 배선과 다른 층에 배치되며, 제1 스캔 배선과 중첩되는 영역을 갖는 제2 스캔 배선을 포함하고, 제1 스캔 배선은 기판의 비표시 영역에서 제2 스캔 배선과 연결될 수 있다.

Description

유기 발광 표시 장치{ORGAINIC LIGHT EMITTING DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것이다.
차세대 디스플레이로 주목받고 있는 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: 이하, OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 화소들 각각에 포함되는 구동 트랜지스터를 이용하여 OLED로 제공되는 전류량을 제어하며, OLED는 제공된 전류량에 따라 소정의 휘도를 갖는 빛을 생성한다.
한편, 유기 발광 표시 장치가 대형화됨에 따라, 유기 발광 표시 장치의 화소들 측으로 신호를 전송하는 신호 배선의 길이가 증가된다. 이 경우 신호 배선들의 저항 및 배선 간의 기생 성분이 증가되어 신호들의 흐름이 딜레이(delay)되며, 이에 따라 유기 발광 표시 장치의 표시 품질이 저하된다.
본 발명이 해결하고자 하는 과제는, RC 딜레이 현상을 개선시켜 표시 품질이 향상된 유기 발광 표시 장치를 제공하고자 하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 표시 영역 및 비표시 영역을 갖는 기판, 상기 기판의 표시 영역에 배치되며, 게이트 전극을 포함하는 박막 트랜지스터, 상기 게이트 전극과 동일 층에 배치되며, 상기 게이트 전극과 연결되는 제1 스캔 배선 및 상기 제1 스캔 배선과 다른 층에 배치되며, 상기 제1 스캔 배선과 중첩되는 영역을 갖는 제2 스캔 배선을 포함하고, 상기 제1 스캔 배선은 상기 기판의 비표시 영역에서 상기 제2 스캔 배선과 연결될 수 있다.
또한, 상기 제1 스캔 배선의 두께는 상기 제2 스캔 배선의 두께보다 두꺼울 수 있다.
또한, 상기 제1 스캔 배선은 상기 비표시 영역에 위치하는 일단과, 상기 표시 영역에 위치하는 타단을 가지며, 상기 제2 스캔 배선은 상기 제1 스캔 배선의 일단과 연결되며 상기 제1 스캔 배선의 타단과 연결되지 않을 수 있다.
또한, 상기 제1 스캔 배선은 상기 제2 스캔 배선과 서로 수직 방향으로 중첩될 수 있다.
또한, 상기 박막 트랜지스터는, 상기 기판과 상기 게이트 전극 사이에 배치되는 활성층 및 상기 게이트 전극 상부에 배치되며, 상기 활성층과 연결되는 소스/ 드레인 전극을 더 포함할 수 있다.
또한, 상기 제2 스캔 배선은 상기 제1 스캔 배선과 상기 소스/드레인 전극 사이에 배치되어, 상기 제1 스캔 배선과 상기 소스/드레인 전극 간의 기생 성분을 차폐할 수 있다.
또한, 상기 제2 스캔 배선은 상기 제1 스캔 배선과 상기 활성층 사이에 배치되어, 상기 제1 스캔 배선과 상기 활성층 간의 기생 성분을 차폐할 수 있다.
또한, 상기 기판의 상부에 배치되는 하부 전극 및 상기 하부 전극의 상부에 배치되는 상부 전극을 갖는 스토리지 커패시터를 더 포함하고, 상기 하부 전극과 상기 상부 전극은 서로 중첩되는 영역을 가질 수 있다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 기판, 상기 기판 상부에 배치되는 게이트 전극을 포함하는 박막 트랜지스터, 상기 게이트 전극과 동일 층에 배치되며, 상기 게이트 전극에 스캔 신호를 제공하는 제1 스캔 배선 및 상기 제1 스캔 배선과 다른 층에서 상기 제1 스캔 배선과 동일한 방향으로 배치되며, 상기 제1 스캔 배선과 중첩되는 영역을 갖는 제2 스캔 배선을 포함하고, 상기 제1 및 제2 스캔 배선은 서로 동일한 전압이 인가될 수 있다.
또한, 상기 기판은 상기 박막 트랜지스터가 배치되는 표시 영역 및 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하고, 상기 제1 스캔 배선은 상기 제2 스캔 배선과 상기 비표시 영역에서 적어도 하나의 컨택홀을 통해 연결될 수 있다.
또한, 상기 제1 스캔 배선 및 상기 제2 스캔 배선은 절연막을 사이에 두고 서로 평행하게 배치될 수 있다.
또한, 상기 제1 스캔 배선의 두께는 상기 제2 스캔 배선의 두께보다 두꺼울 수 있다.
또한, 상기 제1 스캔 배선의 RC 딜레이(Resist Capacitance Delay) 값은 상기 제2 스캔 배선의 RC 딜레이 값보다 작을 수 있다.
또한, 상기 박막 트랜지스터는, 상기 기판과 상기 게이트 전극 사이에 배치되는 활성층 및 상기 게이트 전극 상부에 배치되며, 상기 활성층과 연결되는 소스/ 드레인 전극을 더 포함할 수 있다.
또한, 상기 제2 스캔 배선은 상기 제1 스캔 배선의 상부에 배치되며, 상기 제1 스캔 배선과 상기 소스/드레인 전극 사이의 기생 성분을 차폐할 수 있다.
또한, 상기 제2 스캔 배선은 상기 제1 스캔 배선의 하부에 배치되며, 상기 제1 스캔 배선과 상기 활성층 사이의 기생 성분을 차폐할 수 있다.
본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치는, 제1 방향으로 배치되는 데이터 배선, 상기 제1 방향과 교차하는 제2 방향으로 배치되며 분기점을 갖는 제1 스캔 배선, 상기 분기점과 연결되어 상기 제2 방향으로 배치되는 제2 스캔 배선 및 상기 제1 스캔 배선 및 상기 데이터 배선과 연결되는 화소부를 갖는 표시 패널을 포함하고, 상기 제2 스캔 배선은 상기 제1 스캔 배선과 상기 분기점에서만 연결될 수 있다.
또한, 상기 화소부는, 상기 데이터 배선과 연결되는 일 전극 및 상기 제1 스캔 배선과 연결되는 게이트 전극을 갖는 스캔 트랜지스터, 구동 전압단과 연결되는 일 전극 및 상기 스캔 트랜지스터의 타 전극과 연결되는 게이트 전극을 갖는 구동 트랜지스터, 상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 일 전극 사이에 연결되는 스토리지 커패시터 및 상기 구동 트랜지스터의 타 전극과 연결되는 유기 발광 소자를 포함할 수 있다.
또한, 상기 제1 스캔 배선을 통해 상기 화소부에 제1 스캔 신호를 제공하는 스캔 구동부; 및 상기 데이터 배선을 통해 상기 화소부에 데이터 신호를 제공하는 데이터 구동부를 더 포함할 수 있다.
또한, 상기 제1 스캔 배선의 RC 딜레이(Resist Capacitance Delay) 값은 상기 제2 스캔 배선의 RC 딜레이 값보다 작을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
스캔 배선을 인입부에서 분기시키고, 분기된 스캔 배선 중 게이트 신호의 딜레이가 최소화될 수 있는 배선을 이용하여 신호를 전달함으로써 RC 딜레이 현상을 개선할 수 있다.
또한, RC 딜레이 현상이 개선됨에 따라 표시 패널의 표시 품질이 향상될 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 블록도이다.
도 2는 도 1에 도시한 A 영역을 보다 상세히 나타낸 회로도이다.
도 3은 도 1에 도시한 A 영역의 다른 실시예를 나타낸 회로도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 동작을 설명하기 위한 등가 회로도이다.
도 6은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 RC 딜레이를 나타낸 그래프이다.
도 7은 도 1에 도시한 A 영역을 보다 상세히 나타낸 평면도이다.
도 8은 도 7에 도시한 평면도를 I-I' 방향으로 자른 단면도이다.
도 9는 도 7에 도시한 평면도를 II-II' 방향으로 자른 단면도이다.
도 10은 도 7에 도시한 평면도를 III-III' 방향으로 자른 단면도이다.
도 11은 도 1에 도시한 A 영역의 다른 실시예를 보다 상세히 나타낸 평면도이다.
도 12는 도 11에 도시한 평면도를 I-I'방향으로 자른 단면도이다.
도 13은 도 11에 도시한 평면도를 II-II'방향으로 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
제1, 제2등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1구성요소는 본 발명의 기술적 사상 내에서 제2구성요소일 수 있음은 물론이다.
이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 패널(110), 스캔 구동부(120), 데이터 구동부(130) 및 타이밍 제어부(140)를 포함할 수 있다.
표시 패널(110)은 화상이 표시되는 영역일 수 있다. 표시 패널(110) 내에는 복수의 데이터 배선(DL1 내지 DLm, 단, m은 1보다 큰 자연수)이 제1 방향(X)으로 배치될 수 있다. 표시 패널(110) 내에는 복수의 제1 스캔 배선(SL1 내지 SLn, 단, n은 1보다 큰 자연수)이 복수의 데이터 배선(DL1 내지 DLm)과 교차되어 제2 방향(Y)으로 배치될 수 있다. 또한, 복수의 제1 스캔 배선(SL1 내지 SLn)은 복수의 분기점(d1 내지 dn)을 가질 수 있다. 복수의 표시 패널(110) 내에는 복수의 제2 스캔 배선(DSL1 내지 DSLn)이 복수의 제1 스캔 배선(SL1 내지 SLn)과 동일한 제2 방향(Y)으로 배치될 수 있다. 복수의 제2 스캔 배선(DSL1 내지 DSLn)은 각각 복수의 분기점(d1 내지 dn)을 통해 복수의 제1 스캔 배선(SL1 내지 SLn)과 연결될 수 있다. 이에 대해서는 도 2를 참조하여 구체적으로 설명하기로 한다. 한편, 도 1을 참조할 때 제1 방향(X)은 열 방향일 수 있으며 제2 방향(Y)은 행 방향일 수 있다.
한편, 표시 패널(110)은 복수의 데이터 배선(DL1 내지 DLm) 및 복수의 제1 스캔 배선(SL1 내지 SLn)과 각각 연결되는 복수의 화소부(PX)를 포함할 수 있다. 이때, 복수의 화소부(PX)는 일 실시예로 복수의 데이터 배선(DL1 내지 DLm) 및 복수의 제1 스캔 배선(SL1 내지 SLn)이 서로 교차되는 영역에 배치될 수 있다. 복수의 데이터 배선(DL1 내지 DLm), 복수의 제1 스캔 배선(SL1 내지 SLn) 및 복수의 화소부(PX)는 하나의 기판 상에 배치될 수 있으며, 각 배선들은 서로 절연되어 배치될 수 있다. 일 실시예로, 매트릭스 형태로 배치될 수 있다.
복수의 화소부(PX)는 복수의 데이터 배선(DL1 내지 DLm) 중 하나 및 복수의 제1 스캔 배선(SL1 내지 SLn) 중 하나와 각각 연결될 수 있다. 복수의 화소부(PX)는 복수의 제1 스캔 배선(SL1 내지 SLn)으로부터 복수의 스캔 신호(S1 내지 Sn)를 제공받을 수 있다. 또한 복수의 화소부(PX)는 복수의 데이터 배선(DL1 내지 DLn)으로부터 복수의 데이터 신호(DL1 내지 DLm)를 제공받을 수 있다. 이에 반해, 복수의 화소부(PX)는 복수의 제2 스캔 배선(DSL1 내지 DSLn)과는 직접적으로 연결되지 않을 수 있다. 즉, 복수의 화소부(PX)는 복수의 제2 스캔 배선(DSL1 내지 DSLn)과는 직접적으로 연결되지 않으므로, 복수의 제2 스캔 배선(DSL1 내지 DSLn)으로부터는 특정 신호를 제공받지 않을 수 있다. 따라서, 복수의 제2 스캔 배선(DSL1 내지 DSLn)은 더미 스캔 배선일 수 있다.
다만, 복수의 화소부(PX)는 반드시 복수의 제1 스캔 배선(SL1 내지 SLn)과 연결되는 것으로 한정되지는 않으며, 복수의 제2 스캔 배선(DSL1 내지 DSLn)과 연결될 수도 있다. 이 경우, 복수의 화소부(PX)는 복수의 제2 스캔 배선(DSL1 내지 DSLn)으로부터 복수의 스캔 신호(S1 내지 Sn)를 제공받으므로, 복수의 제1 스캔 배선(SL1 내지 SLn)이 더미 스캔 배선일 수 있다.
이하, 복수의 화소부(PX)와 직접적으로 연결되는(복수의 화소부(PX)에 스캔 신호를 직접적으로 제공하는) 스캔 배선을 모 스캔 배선으로, 모 스캔 배선으로부터 분기되는 스캔 배선을 자 스캔 배선으로 구분하여 설명하기로 한다.
스캔 구동부(120)는 표시 패널(110)과 복수의 모 스캔 배선(SL1 내지 SLn)을 통해 연결될 수 있다. 스캔 구동부(120)는 타이밍 제어부(140)로부터 제공받은 제어 신호(CONT2)에 따라, 복수의 모 스캔 배선(SL1 내지 SLn)에 복수의 스캔 신호(S1 내지 Sn)를 순차적으로 인가할 수 있다. 이에 따라, 복수의 모 스캔 배선(SL1 내지 SLn)과 제1 내지 제n 분기점(d1 내지 dn)에서 각각 연결된 복수의 자 스캔 배선(DSL1n 내지 DSLn)은 동일한 스캔 신호(SL1 내지 SLn)를 제공받을 수 있다. 즉, 복수의 모 스캔 배선(SL1 내지 SLn)은 복수의 자 스캔 배선(DSL1 내지 DSLn)과 동일한 전압 레벨을 갖는 신호가 인가될 수 있다. 다만, 복수의 자 스캔 배선(DSL1 내지 DSLn)은 복수의 화소부(PX)와 직접적으로 연결되어 있지 않으므로, 인가받은 신호를 복수의 화소부(PX)에 제공하지는 않는다. 한편, 복수의 모 스캔 배선(SL1 내지 SLn)은 비표시 영역(10, 도 5 참조)에 위치하는 일단과, 표시 영역(20, 도 5 참조)에 위치하는 타단을 포함할 수 있다. 이때, 복수의 자 스캔 배선(DSL1 내지 DSLn)은 복수의 자 모 스캔 배선(SL1 내지 SLn) 각각의 일단과 연결될 수 있으며, 타단과는 연결되지 않을 수 있다.
본 명세서에서는 복수의 화소부(PX)에 복수의 스캔 신호(S1 내지 Sn)를 제공하는 주체를 스캔 구동부(120)로 예를 들어 설명하였으나 이에 한정되는 것은 아니며, 별도의 집적 회로(IC) 및 이와 연결되는 별도의 배선을 통해 스캔 신호를 제공할 수도 있다. 또는 스캔 구동부(120)는 적어도 두 개의 스캔 구동부(도면 미도시)를 포함할 수 있으며, 이에 따라 적어도 두 개의 스캔 구동부를 통해 복수의 스캔 신호(S1 내지 Sn)를 복수의 화소부(PX)에 제공할 수 있다.
데이터 구동부(130)는 표시 패널(110)과 복수의 데이터 배선(DL1 내지 DLm)을 통해 연결될 수 있다. 데이터 구동부(200)는 타이밍 제어부(140)로부터 제공받은 제어 신호(CONT1)에 따라 복수의 데이터 배선(DL1 내지 DLm)에 복수의 데이터 신호(D1 내지 Dm)를 제공할 수 있다. 이때, 복수의 화소부(PX) 내의 유기 발광 소자(OLED, 도 2 참조)는 제공받은 데이터 신호에 대응되는 빛을 발광함으로써 영상 이미지를 표시할 수 있다.
타이밍 제어부(140)는 일 실시예로 외부 시스템으로부터 제어 신호(CS) 및 영상 신호(R, G, B)를 수신할 수 있다. 제어 신호(CS)는 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync) 등을 포함할 수 있다. 영상 신호(R, G, B)는 복수의 화소부(PX)의 휘도 정보를 포함하고 있다. 휘도는 1024, 256 또는 64개의 계조(gray)를 가질 수 있다. 타이밍 제어부(140)는 수직 동기 신호(Vsync)에 따라 프레임(frame) 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 스캔 배선 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터(DATA)를 생성할 수 있다. 타이밍 제어부(140)는 제어 신호(CS) 및 영상 신호(R, G, B)에 따라 스캔 구동부(120) 및 데이터 구동부(130)에 각각 제어 신호(CONT1, CONT2)를 제공할 수 있다. 타이밍 제어부(140)는 영상 데이터(DATA)를 제어 신호(CONT1)와 함께 데이터 구동부(130)로 제공할 수 있다. 데이터 구동부(130)는 타이밍 제어부(140)로부터 제공받은 제어 신호(CONT1)에 따라 입력된 영상 데이터(DATA)를 샘플링(sampling) 및 홀딩(holding)하고 아날로그 전압으로 변환하여 복수의 데이터 신호(D1 내지 Dm)를 생성할 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 전원 제공부(도면 미도시)를 더 포함할 수 있다. 전원 제공부는 타이밍 제어부(140)로부터 제공받은 제어 신호에 따라 복수의 화소부(PX)에 구동 전압을 제공할 수 있다. 전원 제공부는 제1 및 제2 전원단(ELVDD, ELVSS)을 통해 복수의 화소부(PX) 동작에 필요한 구동 전압을 제공할 수 있다. 이하, 제1 전원단 및 제1 구동 전압을 모두 ELVDD로 혼용해서 쓰기로 하며, 제2 전원단 및 제2 구동 전압을 모두 ELVSS로 혼용해서 쓰기로 한다.
도 2는 도 1에 도시한 A 영역을 보다 상세히 나타낸 회로도이다. 이때, 도 2에서는 화소부(PX11)와 직접적으로 연결되는 스캔 배선이 모 스캔 배선 중 첫번째 스캔 배선(SL1)이므로, 이하 제1 모 스캔 배선(SL1)으로 표기하기로 한다. 이때, 스위치 트랜지스터(ST)의 게이트 전극이 어느 스캔 배선과 연결되는지 여부는 각 스캔 배선의 저항 값 및 다른 배선과의 관계에서 생성되는 기생(parasitic) 성분의 용량에 따라 달라질 수 있다. 보다 상세하게는 스위치 트랜지스터(ST)의 게이트 전극은 RC 딜레이 값이 작은, 즉 저항 값 및 기생 성분이 상대적으로 작은 스캔 배선과 연결될 수 있다.
따라서, 도 2에서는 제1 모 스캔 배선(SL1)의 저항 값이 제1 자 스캔 배선(DLS1)의 저항 값보다 작을 수 있으며, 제1 모 스캔 배선(SL1)과 타 배선 간에 생성되는 기생 성분이 제2 모 스캔 배선(DSL1)과 타 배선 간에 생성되는 기생 성분보다 작을 수 있다. 이에 대해서는 도 3 내지 도 5를 참조하여 상세하게 후술하기로 한다.
한편, 도 2에 도시한 A 영역 내의 화소부(PX11)는 제1 모 스캔 배선(SL1) 및 제1 데이터 배선(DL1)에 연결되는 화소부(PX11)를 예시적으로 나타낸 회로도이며, 다른 화소부도 동일한 구조를 가질 수 있다. 다만, 도 2의 회로 구조는 예시적인 것으로 본 실시예에 따른 화소부(PX11)의 회로 구성이 이에 한정되는 것은 아니다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 화소부(PX11)는 스위치 트랜지스터(ST), 구동 트랜지스터(DT), 스토리지 커패시터(Cst) 및 유기 발광 소자(OLED)를 포함할 수 있다.
스위치 트랜지스터(ST)는 일 전극이 제1 데이터 배선(D1)과 연결되고, 타 전극이 제1 노드(N1)과 연결되며, 게이트 전극이 제1 모 스캔 배선(SL1)과 연결될 수 있다. 스위치 트랜지스터(ST)는 제1 모 스캔 배선(SL1)에 인가되는 로우 레벨의 제1 스캔 신호(S1)에 의해 턴 온 되어, 제1 데이터 배선(DL1)을 통해 제공받은 제1 데이터 신호(D1)를 제1 노드(N1)에 제공할 수 있다. 스위치 트랜지스터(ST)는 p-채널 전계 효과 트랜지스터일 수 있다. 즉, 스위치 트랜지스터(ST)는 로우 레벨의 스캔 신호에 의해 턴 온 될 수 있으며, 하이 레벨의 스캔 신호에 의해 턴 오프 될 수 있다. 여기서, 스위치 트랜지스터(ST) 및 구동 트랜지스터(DT)는 모두 p-채널 전계 효과 트랜지스터일 수 있다. 다만, 이에 한정되는 것은 아니며, 스위치 트랜지스터(ST) 및 구동 트랜지스터(DT)는 모두 n-채널 전계 효과 트랜지스터일 수도 있다.
한편, 스위치 트랜지스터(ST)는 게이트 전극과 연결되는 제1 모 스캔 배선(SL1)으로부터 스캔 신호를 제공받는데 비해, 제1 자 스캔 배선(DSL1)과는 연결되지 않을 수 있다.
구동 트랜지스터(DT)는 일 전극이 제1 전원단(ELVDD)과 연결되고, 타 전극이 유기 발광 소자(OLED)와 연결되며, 게이트 전극이 제1 노드(N1)와 연결될 수 있다. 구동 트랜지스터(DT)는 제1 노드(N1)에 인가되는 전압에 따라, 제1 전원단(ELVDD)으로부터 유기 발광 소자(OLED)를 거쳐 제2 전원단(ELVSS)에 제공되는 전류량을 제어할 수 있다.
스토리지 커패시터(Cst)는 일단이 제1 노드(N1)와 연결되며, 타단이 구동 트랜지스터(DT)의 일 전극과 연결될 수 있다. 유기 발광 소자(OLED)는 구동 트랜지스터(DT)의 타 전극과 연결되는 애노드 전극, 제2 전원단(ELVSS)과 연결되는 캐소드 전극 및 유기 발광층을 포함할 수 있다. 유기 발광층은 기본색(primary color) 중 하나의 빛을 낼 수 있으며 기본색은 적색, 녹색 또는 청색의 삼원색일 수 있다. 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 유기 발광층은 각 색에 해당하는 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 각 색에 해당하는 유기물은 유기 발광층에 흐르는 전류량에 따라 발광하여 빛을 발산할 수 있다.
도 3은 도 1에 도시한 A 영역의 다른 실시예(A')를 나타낸 회로도이다. 도 3을 참조하면, A 영역의 다른 실시예(A')는 스위치 트랜지스터(ST)의 게이트 전극이 제1 분기점(d1)에서 분기된 제1 자 스캔 배선(DSL1)과 연결될 수 있다. 즉, 도 3의 경우는 도 2의 경우와는 달리 제1 모 스캔 배선(SL1)의 제1 분기점(d1)에서 분기된 제1 자 스캔 배선(DSL1)이 스위치 트랜지스터(ST)의 게이트 전극과 연결되어 있으므로, 결국 스위치 트랜지스터(ST)의 게이트 전극은 제1 자 스캔 배선(DSL1)을 통해 스캔 신호를 제공받을 수 있다. 이에 반해, 제1 모 스캔 배선(SL1)은 스위치 트랜지스터(ST)의 게이트 전극과 직접적으로 연결되어 있지 않으므로, 결국 모 배선(SL1)은 더미 스캔 배선일 수 있다. 즉, 도 2 및 도 3의 경우는 스위치 트랜지스터(ST)의 게이트 전극이 어느 배선에 연결되는지의 차이만 있을 뿐, 나머지 회로 구성은 동일하다. 이하, 스위치 트랜지스터(ST)의 게이트 전극이 어느 배선에 연결되는지 결정하는 요소에 대해 도 4 및 도 5를 참조하여 설명하기로 한다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 동작을 설명하기 위한 등가 회로도이다. 이때, 도 4는 종래 기술에 따른 유기 발광 표시 장치에서 RC 딜레이가 발생되는 것을 설명하기 위한 도면이며, 도 5는 RC 딜레이가 저감된 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이다. 한편, 도 4 및 도 5 모두 복수의 화소부(PX) 중 제i 스캔 신호(Si) 및 제j 데이터 신호(Dj)를 제공받는 화소부(PXij)를 예로 들어 설명하기로 한다. 또한, 비표시 영역(10)은 복수의 화소부(PX)가 배치되지 않는 영역으로 화면을 표시하지 않는 영역을 의미한다. 표시 영역(20)은 이와는 반대로, 복수의 화소부(PX)가 배치되어 화면을 표시하는 영역을 의미한다.
도 4를 먼저 참조하면, 종래 기술에 따른 유기 발광 표시 장치는 비표시 영역(10)에서 표시 영역(20)으로 연장되어 기판 상에 배치되는 제i 스캔 배선(SLi)을 포함할 수 있다. 한편, 종래 기술에 따른 유기 발광 표시 장치는 제1 및 제2 배선(M1, M2)를 더 포함할 수 있다. 제1 배선(M1)은 기판 상에서 제i 스캔 배선(SLi)보다 하부 층에 위치하는 임의의 배선을 말하며, 제2 배선(M2)은 기판 상에서 제i 스캔 배선(SLi)보다 상부 층에 위치하는 임의의 배선을 말한다. 즉, 제1, 제2 배선 및 제i 스캔 배선(SLi)은 기판 상에 서로 다른 층에 배치될 수 있으며, 각 배선 사이에는 절연막 등을 통해 서로 절연되도록 배치될 수 있다.
한편, 제i 스캔 배선(SLi)과 제1 배선(M1) 사이에는 기생 성분(Cp1)이 발생될 수 있으며, 또한 제i 스캔 배선(SLi)과 제2 배선(M2) 사이에는 기생 성분(Cp2)이 발생될 수 있다. 또한 제i 스캔 배선(SLi)은 자체적으로 배선의 폭, 두께 등으로 인해 저항(R1) 값을 가지고 있다. 이에 따라, 제i 스캔 배선(SLi)은 제i 스캔 신호(Si)가 인가되는 경우 저항(R1) 및 기생 성분(Cp1, Cp2)에 의해 결정되는 RC 딜레이 값에 따라 신호 지연 현상이 발생될 수 있다. 이하 제i 스캔 신호(Si)가 제i 스캔 배선(SLi)에 인가되는 경우, 제i 스캔 배선(SLi)의 저항(R1) 및 기생 성분(Cp1, Cp2)에 의해 결정되는 RC 딜레이 값을 기준 RC 딜레이 값이라고 정의하기로 한다. 특히, 제1 내지 제m 데이터 배선 중 제m 데이터 배선(DLm)과 연결되는 화소부(PXim)의 경우는 제i 스캔 신호(Si)가 인가되는 시작점으로부터 가장 먼 지점에 배치되므로, RC 딜레이 현상이 상대적으로 크게 발생될 수 있다. 이에 따라, 제m 데이터 배선(DLm)과 연결되는 화소부(PXim) 내의 스위치 트랜지스터(ST)는 필요로 하는 제i 스캔 신호(Si)의 전압 레벨을 충분히 얻을 수 없어, 데이터 신호의 충/방전 편차가 발생할 수 있다. 이는 결국 유기 발광 표시 장치의 패널 전체의 휘도를 불균일하게 만들 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 비표시 영역(10)에서 표시 영역(20)으로 연장되어 화소부(PXij)와 연결되며, 제i 분기점(di)을 갖는 제i 모 스캔 배선(SLi)을 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 제i 모 스캔 배선(SLi)의 제i 분기점(di)에서 분기되어 제i 모 스캔 배선(SLi)과 동일한 방향으로 배치되는 제i 자 스캔 배선(DSLi)을 더 포함할 수 있다. 이때, 제i 모 스캔 배선(SLi)과 제i 자 스캔 배선(DSLi)은 서로 기판 상에 다른 층에 배치될 수 있으며, 제i 분기점(di)에서 서로 연결될 수 있다. 기판 상에 배치되는 구조에 관해서는 도 7 내지 도 13을 참조하여 상세하게 후술하기로 한다.
한편, 제i 모 스캔 배선(SLi)과 제i 자 스캔 배선(DSLi)은 서로 다른 층에 배치되는 경우라면 기판 상에서 상/하 여부는 특별히 제한되지 않는다. 다만, 도 5에서는 제i 모 스캔 배선(SLi)이 제i 자 스캔 배선(DSLi)보다 상대적으로 하부에 배치되는 것으로 예를 들어 설명하기로 한다. 또한, 제1 배선(M1)은 제i 모 스캔 배선(SLi)보다 상대적으로 하부에 배치될 수 있으며, 결국 제i 모 스캔 배선(SLi)은 기판을 기준으로 제1 배선(M1)과 제i 자 스캔 배선(DSLi) 사이에 배치될 수 있다. 제2 배선(M2)은 제i 자 스캔 배선(DSLi)보다 상대적으로 상부에 배치될 수 있으며, 결국 제i 자 스캔 배선(DSLi)은 제i 모 스캔 배선(SLi)과 제2 배선(M2) 사이에 배치될 수 있다. 각 배선은 기판 상에서 서로 다른 층에 형성될 수 있으며, 각 층 간에는 절연막 등을 통해 서로 절연되어 있다.
제i 모 스캔 배선(SLi)은 상대적으로 하부에 위치하는 제1 배선(M1)과의 사이에서 기생 성분(Cp1)이 발생될 수 있으며, 또한 상대적으로 상부에 위치하는 제i 자 스캔 배선(DSLi)과의 사이에서 기생 성분(Cp3)가 발생될 수 있다. 또한, 제i 모 스캔 배선(SLi)은 자체적으로 저항(R2) 값을 가질 수 있다. 이에 반해, 제i 자 스캔 배선(DSLi)은 상대적으로 하부에 위치하는 제i 모 스캔 배선(SLi)과의 사이에서 기생 성분(Cp3)이 발생될 수 있으며, 또한 상대적으로 상부에 위치하는 제2 배선(M2)과의 사이에서 기생 성분(Cp2)이 발생될 수 있다. 이때, 제i 모 스캔 배선(SLi)과 제1 배선(M1) 간에 생성되는 기생 성분(Cp1)의 용량은 제i 자 스캔 배선(DSLi)과 제2 배선(M2) 간에 생성되는 기생 성분(Cp2)의 용량보다 작은 경우를 가정하기로 한다.
결국, 제i 모 스캔 배선(SLi)은 저항(R2) 및 기생 성분(Cp1, Cp3)에 의해 결정되는 제1 RC 딜레이 값(320, 도 6 참조)을 가지며, 제i 자 스캔 배선(DSLi)은 저항(R3) 및 기생 성분(Cp2, Cp3)에 의해 결정되는 제2 RC 딜레이 값(340, 도 6 참조)을 가질 수 있다.
이때, 제i 모 스캔 배선(SLi)과 제i 자 스캔 배선(DSLi) 사이에서 발생되는 기생 성분(Cp3)은 각 배선에 서로 동일한 전압 레벨을 갖는 제i 스캔 신호(Si)가 인가되므로, 결국 각 배선 사이의 전압 차(ΔV)가 거의 없어(단, 각 배선 간의 저항 등에 따라 미세한 전압 차가 발생할 수 있으며, 만약 저항이 0이라면 기생 성분(Cp3)은 형성되지 않을 수 있음) 총 전하량이 감소될 수 있다. 이에 따라, 기생 성분(Cp3)은 나머지 기생 성분(Cp1, Cp2)보다 용량이 작을 수 있다.
한편, 제i 모 스캔 배선(SLi)과 제1 배선(M1) 간에 생성되는 기생 성분(Cp1)의 용량이 제i 자 스캔 배선(DSLi)과 제2 배선(M2) 간에 생성되는 기생 성분(Cp2)의 용량보다 작으므로, 제i 모 스캔 배선(SLi)의 두께를 상대적으로 제i 자 스캔 배선(DSLi)의 두께보다 두껍게 형성할 수 있다. 이에 따라, 제i 모 스캔 배선(SLi)의 저항(R2)은 제i 자 스캔 배선(DSLi)의 저항(R3)보다 작게 형성된다.
즉, 제i 모 스캔 배선(SLi)과 제1 배선(M1) 간에 생성되는 기생 성분(Cp1)의 용량은 제i 자 스캔 배선(DSLi)과 제2 배선(M2) 간에 생성되는 기생 성분(Cp2)의 용량보다 작으며, 제i 모 스캔 배선(SLi)의 저항(R2)은 제i 자 스캔 배선(DSLi)의 저항(R3)보다 작으므로, 결국 제i 모 스캔 배선(SLi)의 저항(R2) 및 기생 성분(Cp1, Cp3)에 의해 결정되는 제1 RC 딜레이 값(320, 도 6 참조)은 제i 자 스캔 배선(DSLi)의 저항(R3) 및 기생 성분(Cp2, Cp3)에 의해 결정되는 제2 RC 딜레이 값(340, 도 6 참조)보다 작을 수 있다.
또한, 기생 성분(Cp3)에 의한 제i 모 스캔 배선(SLi)과 제i 자 스캔 배선(DSLi) 간의 커플링(coupling) 효과로 인해 추가적인 RC 딜레이를 감소시킬 수 있다.
만약 제i 모 스캔 배선(SLi)과 제1 배선(M1) 간에 생성되는 기생 성분(Cp1)의 용량이 제i 자 스캔 배선(DSLi)과 제2 배선(M2) 간에 생성되는 기생 성분(Cp2)의 용량보다 큰 경우라면, 제i 모 스캔 배선(SLi)의 두께를 상대적으로 제i 자 스캔 배선(DSLi)의 두께보다 얇게 형성하여, 제i 모 스캔 배선(SLi)의 저항(R2)을 제i 자 스캔 배선(DSLi)의 저항(R3)보다 크게 형성할 수 있다. 이 경우, 제2 RC 딜레이 값(340, 도 6 참조)보다 제1 RC 딜레이 값(320, 도 6 참조)이 크므로, 스위치 트랜지스터(ST)의 게이트 전극은 제i 자 스캔 배선(DSLi)과 연결될 수 있다. 따라서, 이 경우에는 제i 모 스캔 배선(SLi)이 더미 스캔 배선일 수 있다.
한편, 다시 도 4 및 도 5를 참조하면, 제1 RC 딜레이 값(320, 도 6 참조)은 도 4에 도시된 제i 스캔 배선(SLi)의 기준 RC 딜레이 값(330, 도 6 참조)보다도 작을 수 있다. 이는, 도 5의 제i 주 스캔 배선(SLi)과 제i 더미 스캔 배선(DSLi) 사이에 발생되는 기생 성분(Cp3)이 도 4의 제i 스캔 배선(SLi)과 제2 배선(M2) 사이에 발생되는 기생 성분(Cp2)보다 용량이 작으며, 도 5의 제i 주 스캔 배선(SLi)의 저항(R2)이 도 4의 제i 스캔 배선(SLi)의 저항(R1)보다 작기 때문이다. 이에 따라, 화소부(PXiij), 보다 상세하게는 화소부(PXij) 내의 스위치 트랜지스터(ST)의 게이트 전극은 RC 딜레이 값이 상대적으로 작은 배선인 제i 모 스캔 배선(SLi)과 연결되어, 제i 스캔 신호(Si)를 제공받을 수 있다.
다만, 제2 RC 딜레이 값(340, 도 6 참조)은 제i 더미 스캔 배선(DSLi)의 저항(R3)이 상대적으로 도 4의 제i 스캔 배선(SLi)의 저항(R1)보다 크므로, 제2 RC 딜레이 값(340, 도 6 참조)은 기준 RC 딜레이 값(330, 도 6 참조)보다 클 수 있다. 즉, 제1 RC 딜레이 값(320, 도 6 참조), 기준 RC 딜레이 값(330, 도 6 참조) 및 제2 RC 딜레이 값(340, 도 6 참조) 순서로 딜레이 값이 크며, 이에 따라 제1 RC 딜레이 값(320, 도 6 참조)을 갖는 제i 주 스캔 배선(SLi)이 상대적으로 신호 지연 정도가 가장 낮을 수 있다.
따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 비표시 영역(10)에서 분기되는 두 개의 배선 중 생성되는 기생 성분이 작은 배선의 두께를 상대적으로 두껍게 하여 저항을 작게 형성하여, RC 딜레이 값의 차이를 만들 수 있다. 나아가, RC 딜레이 값이 상대적으로 가장 작은 배선을 화소부(PXij) 내의 스위치 트랜지스터(ST)의 게이트 전극과 연결시켜 스캔 신호를 제공함으로써, RC 딜레이를 개선시킬 수 있다. 이 경우, 고해상도 / 대면적 구조의 유기 발광 표시 장치의 경우라도 데이터 신호의 충/방전 편차를 줄일 수 있어 패널 전체 휘도의 불균일 현상을 방지할 수 있다.
한편, 제i 모 스캔 배선(SLi) 및 제i 자 스캔 배선(DSLi)이 비표시 영역(10)외 다른 영역, 예를 들어 표시 영역(20) 내의 일부분에서 연결되는 경우, 일부분에서의 제i 모 스캔 배선(SLi) 및 제i 자 스캔 배선(DSLi)은 전기적으로 서로 연결되는 하나의 노드가 될 수 있다. 이에 따라, 제i 자 스캔 배선(DSLi)은 제i 모 스캔 배선(SLi)과 제2 배선(M2) 사이의 기생 성분을 차폐할 수 없으며, 또한 제i 모 스캔 배선(SLi)이 제i 자 스캔 배선(DSLi)과 제1 배선(M1) 사이의 기생 성분을 차폐할 수 없게 된다. 이 경우 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 경우보다 기생 성분의 용량이 상대적으로 큼에 따라, 신호 지연 정도가 더 커질 수 있다.
따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 제i 모 스캔 배선(SLi) 및 제i 자 스캔 배선(DSLi)이 비표시 영역(10)에서만 서로 연결되며, 나머지 영역에서는 서로 절연되도록 배치될 수 있다.
한편, 제1 배선(M1)은 일 실시예로 스위치 트랜지스터(ST)의 게이트 전극보다 하부에 배치되는 활성층(AP1, 도 8 참조)일 수 있으며, 제2 배선(M2)은 일 실시예로 스위치 트랜지스터(ST)의 게이트 전극보다 상부에 배치되는 소스/드레인 전극(SE1, DE1, 도 8 참조)일 수 있다.
도 6은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 RC 딜레이를 나타낸 V-T(Voltage ? Time)그래프이다. 이때, 310 내지 340은 각각 입력 파형, 제1 RC 딜레이 값, 기준 RC 딜레이 값 및 제2 RC 딜레이 값을 나타낸다.
즉, 도 4 및 도 5에서 상술한 바와 같이, 각각의 RC 딜레이 값은 서로 다를 수 있다. 특히, 제i 모 스캔 배선(SLi)의 저항(R2) 및 기생 성분(Cp1, Cp3)에 의해 결정되는 제1 RC 딜레이 값(320)은 제i 자 스캔 배선(DSLi)의 저항(R3) 및 기생 성분(Cp2, Cp3)에 의해 결정되는 제2 RC 딜레이 값(340)보다 작을 수 있으며, 나아가 기준 딜레이 값(330)보다도 작을 수 있다.
이에 대해서, 도 7 내지 도 10을 참조하여 구조적으로 설명하기로 한다.
도 7은 도 1에 도시한 A 영역을 보다 상세하게 나타낸 평면도이다. 도 8은 도 7에 도시한 평면도를 I-I' 방향으로 자른 단면도이다. 도 9는 도 7에 도시한 평면도를 II-II' 방향으로 자른 단면도이다. 도 10은 도 7에 도시한 평면도를 III-III' 방향으로 자른 단면도이다.
도 7 내지 도 10을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 하부 기판(200), 상부 기판(280), 제1 모 스캔 배선(SL1), 제1 자 스캔 배선(DSL1), 제1 데이터 배선(DL1), 구동 전원 배선(DVL), 스위치 트랜지스터(ST), 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
하부 기판(200)은 실링(sealing)을 통해 상부 기판(280)과 합착될 수 있다. 하부 기판(200)은 일 실시예로 유리 기판, 플라스틱 기판 또는 LTPS(Crystalline silicon) 기판일 수 있다. 상부 기판(280)은 하부 기판(200)과 대향되도록 위치할 수 있으며, 하부 기판(200) 및 상부 기판(280)은 그 가장자리를 따라 배치되는 실링 부재(도면 미도시)에 의해 서로 접합될 수 있다. 상부 기판(280)은 일 실시예로 유리 기판, 플라스틱 기판 또는 스테인리스 스틸(Stainless using steel, SUS) 기판일 수 있다. 한편, 하부 기판(200) 및 상부 기판(280)은 일 실시예로 금속 기판일 수 있으며, 이 경우 플렉서블(flexible)한 특성을 가질 수도 있다.
하부 기판(200)은 비표시 영역(10) 및 표시 영역(20)을 포함할 수 있다. 이때, 제1 데이터 배선(DL1) 및 구동 전원 배선(DVL)은 제1 방향(X)으로 배치될 수 있으며, 제1 모 스캔 배선(SL1) 및 제1 자 스캔 배선(DSL1)은 비표시 영역(10)에서 표시 영역(20) 방향, 즉 제2 방향(Y)으로 배치될 수 있다. 또한, 스위치 트랜지스터(ST), 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)는 모두 표시 영역(20)에 배치될 수 있다. 한편, 도면에는 도시하지 않았으나, 표시 영역(20)의 외측의 비표시 영역(10)에 실링 부재(도면 미도시)가 배치되어 하부 기판(200) 및 상부 기판(280)이 서로 접합될 수 있다.
제1 모 스캔 배선(SL1) 및 제1 자 스캔 배선(DSL1)은 서로 다른 층에 배치되되, 수직으로 중첩되는 영역을 갖도록 배치될 수 있다. 이때, 제1 모 스캔 배선(SL1)은 일 실시예로 제1 자 스캔 배선(DSL1)보다 상대적으로 하부 층에 배치될 수 있다. 도 8을 참조하면, 제1 모 스캔 배선(SL1) 및 제1 자 스캔 배선(DSL1) 사이에는 제2 절연막(220)이 게재될 수 있으며, 제1 모 스캔 배선(SL1) 및 제1 자 스캔 배선(DSL1)은 적어도 하나의 컨택홀(B)을 통해 비표시 영역(10)에서 서로 전기적으로 연결될 수 있다.
이에 반해 도 9를 참조하면, 제1 모 스캔 배선(SL1)과 제1 자 스캔 배선(DSL1)은 표시 영역(20)에서는 서로 절연되도록 배치될 수 있다. 일 실시예로 제1 모 스캔 배선(SL1)과 제1 자 스캔 배선(DSL1) 사이에는 제2 절연막(220)이 게재될 수 있다. 따라서, 제1 모 스캔 배선(SL1) 및 제1 자 스캔 배선(DSL1)은 비표시 영역(10)의 분기부(B)에서만 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 제1 모 스캔 배선(SL1)은 스위치 트랜지스터(ST)의 게이트 전극(GE1)과 전기적으로 연결되어 제1 스캔 신호(S1)를 제공할 수 있다. 상술한 바와 같이, 제1 모 스캔 배선(SL1)의 경우 스위치 트랜지스터(ST)의 게이트 전극(GE1)과 전기적으로 연결되어 있으므로, 제1 자 스캔 배선(DSL1)이 더미 스캔 배선일 수 있다. 또한, 제1 모 스캔 배선(SL1)의 두께(t1)가 제1 자 스캔 배선(DSL1)의 두께보다 두꺼울 수 있으며, 이에 따라 제1 모 스캔 배선(SL1)의 저항이 제1 자 스캔 배선(DSL1)의 저항보다 낮을 수 있다. 일 실시예로, 제1 모 스캔 배선(SL1)의 두께(t1)는 약 9K일 수 있으며, 제1 자 스캔 배선(DSL1)의 두께(t2)는 약 1K일 수 있다. 즉, 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 상대적으로 RC 딜레이 값이 낮은 제1 모 스캔 배선(SL1)과 전기적으로 연결될 수 있다.
스위치 트랜지스터(ST)는 게이트 전극(GE1), 소스 전극(SE1), 드레인 전극(DE1) 및 활성층(AP1)을 포함할 수 있다. 스위치 트랜지스터(ST)는 소스 전극(SE1)을 통해 제1 데이터 배선(DL1)과 전기적으로 연결될 수 있으며, 제1 데이터 배선(DL1)을 통해 제1 데이터 신호(D1)를 제공받을 수 있다. 스위치 트랜지스터(ST)는 게이트 전극(GE1)을 통해 제1 모 스캔 배선(SL1)과 전기적으로 연결될 수 있으며, 제1 모 스캔 배선(SL1)을 통해 제1 스캔 신호(S1)를 제공받을 수 있다. 즉, 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 하부 기판(200) 상에서 제1 모 스캔 배선(SL1)과 동일 층에 배치될 수 있다. 활성층(AP1)은 하부 기판(200) 상에 배치되며, 반도체 물질을 포함할 수 있다. 활성층(AP1)은 비정질 실리콘 및 결정질 실리콘을 포함할 수 있으나, 이에 한정되는 것은 아니다. 도면에는 도시하지 않았으나, 활성층(AP1)은 각각 소스, 드레인 전극(SE1, DE1)과 컨택하는 영역인 소스/드레인 영역을 포함할 수 있으며, 소스/드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다. 즉, 소스 전극(SE1) 및 드레인 전극(DE1)은 제1 및 제2 절연막(210, 220)을 관통하여 형성되는 컨택 홀에 의해 활성층(AP1)과 접촉될 수 있다. 따라서, 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 제1 모 스캔 배선(SL1)을 통해 제1 스캔 신호(S1)를 제공받아 턴 온 될 수 있으며, 이때 제1 데이터 배선(DL1)으로부터 제공받은 제1 데이터 신호(D1)를 스토리지 커패시터(Cst) 및 구동 트랜지스터(DT) 측으로 제공할 수 있다.
스위치 트랜지스터(ST)의 게이트 전극(GE1)은 제1 도전 물질을 포함할 수 있으며, 제1 주 스캔 배선(SL1)은 제1 도전 물질보다 비저항이 낮은 제2 도전 물질을 포함할 수 있다. 예를 들어, 제1 도전 물질은 몰리브데늄, 알루미늄, 니켈 또는 알루미늄을 포함하거나 상기 금속들을 적어도 두 개 포함하는 합금일 수 있다. 제2 도전 물질은 구리를 포함할 수 있다. 이에 따라, 제1 주 스캔 배선(SL1)이 배선 형상을 갖더라도 제1 주 스캔 배선(SL1)의 저항에 의해 스캔 신호의 흐름이 지연되는 것을 최소화할 수 있다.
스위치 트랜지스터(ST)는 일 실시예로 열 처리를 통해 활성층(AP1) 내의 소스/드레인 영역에 수소가 유입됨으로써 캐리어 농도가 높아져 도체화될 수 있다. 즉, 스위치 트랜지스터(ST)는 열 처리를 통해 활성층(AP1)의 일부를 도체화시킴으로써, 산화물 반도체를 활성층(AP1)으로 하더라도 안정적인 탑 게이트 박막 트랜지스터를 구성할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기생 성분은 작으면서도 개구율은 높고, 또한 특성이 안정화될 수 있다.
한편, 스위치 트랜지스터(ST)는 제1 자 스캔 배선(DLS1)이 게이트 전극(GE1)의 상부 층에 배치됨에 따라, 게이트 전극(GE1)을 차폐시킬 수 있다. 보다 상세하게는, 게이트 전극(GE1)의 상부 층에는 예를 들어 소스/드레인 전극(SE1, DE1)이 배치될 수 있으며, 이 경우 게이트 전극(GE1)과 소스/드레인 전극(SE1, DE1) 간에 기생 성분이 발생될 수 있다. 이때, 제1 자 스캔 배선(DSL1)이 게이트 전극(GE1)의 상부 층에 배치됨에 따라 게이트 전극(GE1)을 차폐시킬 수 있으며, 결국 게이트 전극(GE1)은 제1 자 스캔 배선(DSL1)과의 관계에서 기생 성분이 발생되게 된다. 이때, 게이트 전극(GE1)과 제1 자 스캔 배선(DSL1) 사이에 발생되는 기생 성분은 제1 모 스캔 배선(SL1)과 제1 자 스캔 배선(DSL1) 각각에 인가되는 전압 차(ΔV)가 크지 않으므로, 총 전하량이 감소되어 결국 기생 성분의 용량이 게이트 전극(GE1)과 소스/드레인 전극(SE1, DE1) 간에 기생 성분의 용량보다 작을 수 있다.
또한, 상술한 바와 같이 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 저항이 상대적으로 작은 제1 모 스캔 배선(SL1)과 연결될 수 있다. 이에 따라, 결국 제1 모 스캔 배선(SL1)의 저항, 게이트 전극(GE1)과 활성층(AP1) 사이에 생성되는 기생 성분(Cp1, 도 5 참조), 게이트 전극(GE1)과 제1 자 스캔 배선(DSL1) 사이에 생성되는 기생 성분(Cp3, 도 5 참조)에 따라 결정되는 RC 딜레이 값이 저감되어, 신호 지연 현상을 개선시킬 수 있다.
스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다. 하부 전극(CE1) 및 상부 전극(CE2)은 사이에 절연막이 게재될 수 있으며, 도 7을 참조하면 일 실시예로 제1 및 제2 절연막(210, 220)이 게재될 수 있다. 한편, 스토리지 커패시터(Cst)는 스위치 트랜지스터(ST) 및 구동 전원 배선(DVL)과 전기적으로 연결될 수 있다. 스토리지 커패시터(Cst)는 스위치 트랜지스터(ST)로부터 제공된 제1 데이터 신호(D1)에 대응되는 전압 및 구동 전원 배선(DVL)으로부터 제공된 구동 전압(ELVDD)에 대응하는 전압 차만큼의 전하량을 충전할 수 있다. 구동 트랜지스터(DT)는 스위치 트랜지스터(ST)가 턴-오프 되는 동안에 충전된 전하를 제공받을 수 있다.
도 10을 참조하면, 구동 트랜지스터(DT)는 게이트 전극(GE2), 소스 전극(SE2), 드레인 전극(DE2) 및 활성층(AP2)을 포함할 수 있다. 구동 트랜지스터(DT)는 스위치 트랜지스터(ST), 구동 전원 배선(DVL) 및 화소(PXL)와 전기적으로 연결될 수 있다. 구동 트랜지스터(DT)는 구동 전원 배선(DVL)으로부터 화소(PXL) 측으로 제공되는 전원 신호를 스위칭할 수 있다.
화소(PXL)는 화소 전극(PE), 공통 전극(CE) 및 유기 발광층(EML)을 포함할 수 있다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화소 전극(PE)은 애노드 전극일 수 있으며, 공통 전극(CE)은 캐소드 전극일 수 있다. 화소 전극(PE)은 구동 트랜지스터(DT) 및 스위치 트랜지스터(ST)를 커버하는 평탄화막(240) 상에 배치될 수 있다. 화소 전극(PE)은 평탄화막(240) 상에 형성된 컨택홀(CH)를 통해 구동 트랜지스터(DT)의 드레인 전극(DE2)과 전기적으로 연결될 수 있다. 화소 전극(PE) 상에는 개구부(OP)가 형성된 화소 정의막(PDL) 상에 배치될 수 있다. 유기 발광층(EML)은 개구부(OP)를 통해 화소 전극(PE)과 접촉될 수 있다. 공통 전극(CE)은 유기 발광층(EML) 상에 배치될 수 있으며, 공통 전극(CE)에는 공통 전압이 인가될 수 있다. 이에 따라, 공통 전극(CE) 및 화소 전극(PE)로부터 제공되는 전자 및 정공이 유기 발광층(EML)에서 재결합되어 유기 발광층(EML)으로부터 광이 출력될 수 있다.
상부 기판(280)은 커버막(270)을 사이에 두고 하부 기판(200)과 결합될 수 있으며, 커버막(270)은 화소(PXL)를 커버하여 외부로부터 유입될 수 있는 수분 및 가스를 차단할 수 있다. 상부 기판(280) 상에는 컬러 필터(CF)가 더 배치될 수 있다. 컬러 필터(CF)는 유기 발광층(EML)으로부터 출력되는 백색광을 컬러 광으로 필터링할 수 있다. 또는, 컬러 필터(CF)는 생략될 수도 있으며, 이 경우 유기 발광층(EML)이 컬러 광을 출력할 수도 있다.
도 11은 도 1에 도시한 A 영역의 다른 실시예(A')를 보다 상세히 나타낸 평면도이다. 도 12는 도 11에 도시한 평면도를 I-I' 방향으로 자른 단면도이다. 도 13은 도 11에 도시한 평면도를 II-II' 방향으로 자른 단면도이다. 도 11 내지 도 13의 경우에는 앞서 도 7 내지 도 10에서 언급한 구성 요소에 대해서는 설명을 생략하기로 한다.
도 11 내지 도 13를 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 스위치 트랜지스터(ST)의 게이트 전극(GE1)이 제1 자 스캔 배선(DSL1)과 연결될 수 있다. 즉, 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 기판 상에서 제1 자 스캔 배선(DSL1)과 동일 층에 형성될 수 있으며, 제1 자 스캔 배선(DSL1)으로부터 제1 스캔 신호(S1)를 제공받을 수 있다. 따라서, 도 7 내지 도 10의 경우와는 달리 제1 모 스캔 배선(SL1)이 본 실시예에서 더미 스캔 배선일 수 있다.
이에 따라, 제1 자 스캔 배선(DSL1)은 제1 모 스캔 배선(SL1) 보다 두께가 두꺼울 수 있으며, 이에 따라 상대적으로 저항이 낮을 수 있다. 일 실시예로, 제1 자 스캔 배선(DSL1)의 두께(t2)는 약 9K일 수 있으며, 제1 모 스캔 배선(SL1)의 두께(t1)는 약 1K일 수 있다. 즉, 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 상대적으로 RC 딜레이 값이 낮은 제1 모 스캔 배선(SL1)과 전기적으로 연결될 수 있다. 또한, 비표시 영역(10)에서 적어도 하나의 컨택홀(B)을 통해 서로 전기적으로 연결될 수 있다. 즉, 제1 모 스캔 배선(SL1)은 제1 자 스캔 배선(DSL1)과 동일한 전압을 갖는 신호를 인가받을 수 있으며, 그 중 제1 자 스캔 배선(DSL1)만 스위치 트랜지스터(ST)의 게이트 전극(GE1)에 제공받은 제1 스캔 신호(S1)를 전달할 수 있다.
한편, 스위치 트랜지스터(ST)는 제1 자 스캔 배선(DLS1)이 게이트 전극(GE1)의 상부에 배치됨에 따라, 게이트 전극(GE1)을 차폐시킬 수 있다. 보다 상세하게는, 게이트 전극(GE1)의 상부에는 예를 들어 소스/드레인 전극(SE1, DE1)이 배치될 수 있으며, 이 경우 게이트 전극(GE1)과 소스/드레인 전극(SE1, DE1) 간에 기생 성분이 발생될 수 있다. 이때, 제1 자 스캔 배선(DSL1)이 게이트 전극(GE1)의 상부에 배치됨에 따라 게이트 전극(GE1)을 차폐시킬 수 있으며, 결국 게이트 전극(GE1)은 제1 자 스캔 배선(DSL1)과의 관계에서 기생 성분이 발생되게 된다. 이때, 게이트 전극(GE1)과 제1 자 스캔 배선(DSL1) 사이에 발생되는 기생 성분은 제1 모 스캔 배선(SL1)과 제1 자 스캔 배선(DSL1)의 전압 차(ΔV)가 크지 않으므로, 총 전하량이 감소되어 결국 기생 성분의 용량이 게이트 전극(GE1)과 소스/드레인 전극(SE1, DE1) 간에 기생 성분의 용량보다 작을 수 있다.
또한, 상술한 바와 같이 스위치 트랜지스터(ST)의 게이트 전극(GE1)은 저항이 상대적으로 작은 제1 자 스캔 배선(DSL1)과 연결될 수 있다. 이에 따라, 결국 제1 자 스캔 배선(DSL1)의 저항, 게이트 전극(GE1)과 활성층(AP1) 사이에 생성되는 기생 성분(Cp1, 도 5 참조), 게이트 전극(GE1)과 제1 자 스캔 배선(DSL1) 사이에 생성되는 기생 성분(Cp3, 도 5 참조)에 따라 결정되는 RC 딜레이 값이 저감되어, 신호 지연 현상을 개선시킬 수 있다.
본 명세서에서는 제1 자 스캔 배선(DSL1)이 제1 모 스캔 배선(SL1)보다 상대적으로 하부 기판(200)을 기준으로 상부에 배치되는 것으로 설명하고 있으나, 이에 제한되는 것은 아니다. 즉, 제1 모 스캔 배선(SL1)이 제1 자 스캔 배선(DSL1)보다 상부에 배치될 수도 있다.
이 경우, 스위치 트랜지스터(ST)의 게이트 전극(GE1)과 동일 층에 형성되어 제1 스캔 신호(S1)를 제공하는 배선이 제1 모 스캔 배선(SL1)이라면, 제1 자 스캔 배선(DSL1)은 제1 모 스캔 배선(SL1)과 활성층(AP1) 사이에 발생되는 기생 성분을 차폐할 수 있다. 또한, 제1 모 스캔 배선(SL1)의 두께는 제1 자 스캔 배선(DSL1)의 두께보다 두꺼울 수 있으며, 이에 따라 저항이 낮을 수 있다. 이에 따라, 제1 모 스캔 배선(SL1)은 RC 딜레이 값이 상대적으로 제1 자 스캔 배선(DSL1)보다 낮으며, 스위치 트랜지스터(ST)는 결과적으로 RC 딜레이 값이 낮은 제1 모 스캔 배선(SL1)을 통해 제1 스캔 신호(S1)를 제공받을 수 있어 지연 현상이 개선될 수 있다.
만약, 스위치 트랜지스터(ST)의 게이트 전극(GE1)과 동일 층에 형성되어 제1 스캔 신호(S1)를 제공하는 배선이 제1 자 스캔 배선(DSL1)인 경우는 제1 모 스캔 배선(SL1)의 두께가 제1 자 스캔 배선(DSL1)의 두께보다 얇을 수 있으며, 이에 따라 저항이 높을 수 있다. 이에 따라, 제1 자 스캔 배선(DSL1)은 RC 딜레이 값이 상대적으로 제1 모 스캔 배선(DSL1)보다 낮으며, 스위치 트랜지스터(ST)는 결과적으로 RC 딜레이 값이 낮은 제1 자 스캔 배선(DSL1)을 통해 제1 스캔 신호(S1)를 제공받을 수 있어 지연 현상이 개선될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.
10: 비표시 영역
20: 표시 영역
110: 표시 패널
120: 스캔 구동부
130: 데이터 구동부
140: 타이밍 제어부
200: 하부 기판
280: 상부 기판

Claims (20)

  1. 표시 영역 및 비표시 영역을 갖는 기판;
    상기 기판의 표시 영역에 배치되며, 게이트 전극을 포함하는 박막 트랜지스터;
    상기 게이트 전극과 동일 층에 배치되며, 상기 게이트 전극과 연결되는 제1 스캔 배선; 및
    상기 제1 스캔 배선과 다른 층에 배치되며, 상기 제1 스캔 배선과 중첩되는 영역을 갖는 제2 스캔 배선을 포함하고,
    상기 제1 스캔 배선은 상기 기판의 비표시 영역에서 상기 제2 스캔 배선과 연결되는 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 스캔 배선의 두께는 상기 제2 스캔 배선의 두께보다 두꺼운 유기 발광 표시 장치.
  3. 제1항에 있어서,
    상기 제1 스캔 배선은 상기 비표시 영역에 위치하는 일단과, 상기 표시 영역에 위치하는 타단을 가지며,
    상기 제2 스캔 배선은 상기 제1 스캔 배선의 일단과 연결되며 상기 제1 스캔 배선의 타단과 연결되지 않는 유기 발광 표시 장치.
  4. 제1항에 있어서,
    상기 제1 스캔 배선은 상기 제2 스캔 배선과 서로 수직 방향으로 중첩되는 유기 발광 표시 장치.
  5. 제1항에 있어서, 상기 박막 트랜지스터는,
    상기 기판과 상기 게이트 전극 사이에 배치되는 활성층; 및
    상기 게이트 전극 상부에 배치되며, 상기 활성층과 연결되는 소스/드레인 전극을 더 포함하는 유기 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제2 스캔 배선은 상기 제1 스캔 배선과 상기 소스/드레인 전극 사이에 배치되어, 상기 제1 스캔 배선과 상기 소스/드레인 전극 간의 기생 성분을 차폐하는 유기 발광 표시 장치.
  7. 제5항에 있어서,
    상기 제2 스캔 배선은 상기 제1 스캔 배선과 상기 활성층 사이에 배치되어, 상기 제1 스캔 배선과 상기 활성층 간의 기생 성분을 차폐하는 유기 발광 표시 장치.
  8. 제5항에 있어서,
    상기 기판의 상부에 배치되는 하부 전극 및 상기 하부 전극의 상부에 배치되는 상부 전극을 갖는 스토리지 커패시터를 더 포함하고,
    상기 하부 전극과 상기 상부 전극은 서로 중첩되는 영역을 갖는 유기 발광 표시 장치.
  9. 기판;
    상기 기판 상부에 배치되는 게이트 전극을 포함하는 박막 트랜지스터;
    상기 게이트 전극과 동일 층에 배치되며, 상기 게이트 전극에 스캔 신호를 제공하는 제1 스캔 배선; 및
    상기 제1 스캔 배선과 다른 층에서 상기 제1 스캔 배선과 동일한 방향으로 배치되며, 상기 제1 스캔 배선과 중첩되는 영역을 갖는 제2 스캔 배선을 포함하고,
    상기 제1 및 제2 스캔 배선은 서로 동일한 전압이 인가되는 유기 발광 표시 장치.
  10. 제9항에 있어서,
    상기 기판은 상기 박막 트랜지스터가 배치되는 표시 영역 및 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하고,
    상기 제1 스캔 배선은 상기 제2 스캔 배선과 상기 비표시 영역에서 적어도 하나의 컨택홀을 통해 연결되는 유기 발광 표시 장치.
  11. 제9항에 있어서,
    상기 제1 스캔 배선 및 상기 제2 스캔 배선은 절연막을 사이에 두고 서로 평행하게 배치되는 유기 발광 표시 장치.
  12. 제9항에 있어서,
    상기 제1 스캔 배선의 두께는 상기 제2 스캔 배선의 두께보다 두꺼운 유기 발광 표시 장치.
  13. 제9항에 있어서,
    상기 제1 스캔 배선의 RC 딜레이(Resist Capacitance Delay) 값은 상기 제2 스캔 배선의 RC 딜레이 값보다 작은 유기 발광 표시 장치.
  14. 제9항에 있어서, 상기 박막 트랜지스터는,
    상기 기판과 상기 게이트 전극 사이에 배치되는 활성층; 및
    상기 게이트 전극 상부에 배치되며, 상기 활성층과 연결되는 소스/드레인 전극을 더 포함하는 유기 발광 표시 장치.
  15. 제14항에 있어서,
    상기 제2 스캔 배선은 상기 제1 스캔 배선의 상부에 배치되며, 상기 제1 스캔 배선과 상기 소스/드레인 전극 사이의 기생 성분을 차폐하는 유기 발광 표시 장치.
  16. 제14항에 있어서,
    상기 제2 스캔 배선은 상기 제1 스캔 배선의 하부에 배치되며, 상기 제1 스캔 배선과 상기 활성층 사이의 기생 성분을 차폐하는 유기 발광 표시 장치.
  17. 제1 방향으로 배치되는 데이터 배선;
    상기 제1 방향과 교차하는 제2 방향으로 배치되며 분기점을 갖는 제1 스캔 배선;
    상기 분기점과 연결되어 상기 제2 방향으로 배치되는 제2 스캔 배선; 및
    상기 제1 스캔 배선 및 상기 데이터 배선과 연결되는 화소부를 갖는 표시 패널을 포함하고,
    상기 제2 스캔 배선은 상기 제1 스캔 배선과 상기 분기점에서만 연결되는 유기 발광 표시 장치.
  18. 제17항에 있어서, 상기 화소부는,
    상기 데이터 배선과 연결되는 일 전극 및 상기 제1 스캔 배선과 연결되는 게이트 전극을 갖는 스캔 트랜지스터;
    구동 전압단과 연결되는 일 전극 및 상기 스캔 트랜지스터의 타 전극과 연결되는 게이트 전극을 갖는 구동 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 일 전극 사이에 연결되는 스토리지 커패시터; 및
    상기 구동 트랜지스터의 타 전극과 연결되는 유기 발광 소자를 포함하는 유기 발광 표시 장치.
  19. 제17항에 있어서,
    상기 제1 스캔 배선을 통해 상기 화소부에 제1 스캔 신호를 제공하는 스캔 구동부; 및
    상기 데이터 배선을 통해 상기 화소부에 데이터 신호를 제공하는 데이터 구동부를 더 포함하는 유기 발광 표시 장치.
  20. 제17항에 있어서,
    상기 제1 스캔 배선의 RC 딜레이(Resist Capacitance Delay) 값은 상기 제2 스캔 배선의 RC 딜레이 값보다 작은 유기 발광 표시 장치.
KR1020150048997A 2015-04-07 2015-04-07 유기 발광 표시 장치 KR102304284B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150048997A KR102304284B1 (ko) 2015-04-07 2015-04-07 유기 발광 표시 장치
US14/861,622 US10074314B2 (en) 2015-04-07 2015-09-22 Organic light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150048997A KR102304284B1 (ko) 2015-04-07 2015-04-07 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160120376A true KR20160120376A (ko) 2016-10-18
KR102304284B1 KR102304284B1 (ko) 2021-09-23

Family

ID=57111925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150048997A KR102304284B1 (ko) 2015-04-07 2015-04-07 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10074314B2 (ko)
KR (1) KR102304284B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062514A (ko) * 2016-11-30 2018-06-11 엘지디스플레이 주식회사 표시장치
US11997896B2 (en) 2021-03-04 2024-05-28 Samsung Display Co., Ltd. Display apparatus with increased reliability

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063870A (ko) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101912A1 (en) * 2007-10-23 2009-04-23 Chunghwa Picture Tubes, Ltd. Active device array for reducing delay of scan signal and flat panel display using the same
KR20150017192A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970066649A (ko) 1996-03-28 1997-10-13 김광호 게이트 라인의 신호 지연을 방지한 tft lcd 구조
US6014191A (en) * 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
KR100569271B1 (ko) 1999-12-24 2006-04-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치
JP3594131B2 (ja) 2000-07-28 2004-11-24 シャープ株式会社 画像表示装置
US8792064B2 (en) * 2009-04-02 2014-07-29 Au Optronics Corporation Pixel array, liquid crystal display panel, and electro-optical apparatus
KR101883848B1 (ko) * 2011-12-28 2018-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20140122362A (ko) 2013-04-09 2014-10-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US10083990B2 (en) * 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101912A1 (en) * 2007-10-23 2009-04-23 Chunghwa Picture Tubes, Ltd. Active device array for reducing delay of scan signal and flat panel display using the same
KR20150017192A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062514A (ko) * 2016-11-30 2018-06-11 엘지디스플레이 주식회사 표시장치
US11997896B2 (en) 2021-03-04 2024-05-28 Samsung Display Co., Ltd. Display apparatus with increased reliability

Also Published As

Publication number Publication date
US20160300533A1 (en) 2016-10-13
KR102304284B1 (ko) 2021-09-23
US10074314B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN104658484B (zh) 显示装置、像素驱动电路及其驱动方法
CN110176213B (zh) 像素电路及其驱动方法、显示面板
CN109523956B (zh) 像素电路及其驱动方法、显示装置
US9286832B2 (en) Organic light-emitting display
KR101473844B1 (ko) 유기발광 표시장치
TWI517122B (zh) 顯示面板、顯示裝置及電子系統
US11837127B2 (en) Light emitting display device and driving method thereof
US20160372049A1 (en) Pixel Driving Circuit, Driving Method, Array Substrate and Display Apparatus
KR20180064619A (ko) 표시장치 및 그의 구동방법
WO2018205617A1 (zh) 像素电路及其驱动方法、显示面板
US10177212B2 (en) Organic electroluminescent display device
TWI625714B (zh) 有機發光顯示器
KR20190003017A (ko) 전계발광 표시장치
CN110047437B (zh) 一种像素电路、显示面板和显示面板的驱动方法
EP2889864B1 (en) Display device
KR20210022807A (ko) 화소 및 이를 구비한 표시 장치
US10943540B2 (en) Display system with controllable connection
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
KR20150103186A (ko) 화소회로, 디스플레이 장치 및 그 구동방법
KR20210086039A (ko) 표시장치와 그 구동 방법
KR20180035446A (ko) 유기발광 표시장치
KR102304284B1 (ko) 유기 발광 표시 장치
KR20180013579A (ko) 표시장치
KR20210040727A (ko) 표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant