KR20180038483A - 온칩 레귤레이터의 io 핀 없는 보정 또는 트리밍을 위한 장치 및 스킴 - Google Patents

온칩 레귤레이터의 io 핀 없는 보정 또는 트리밍을 위한 장치 및 스킴 Download PDF

Info

Publication number
KR20180038483A
KR20180038483A KR1020187006380A KR20187006380A KR20180038483A KR 20180038483 A KR20180038483 A KR 20180038483A KR 1020187006380 A KR1020187006380 A KR 1020187006380A KR 20187006380 A KR20187006380 A KR 20187006380A KR 20180038483 A KR20180038483 A KR 20180038483A
Authority
KR
South Korea
Prior art keywords
voltage
count
signal
oscillator
periodic signal
Prior art date
Application number
KR1020187006380A
Other languages
English (en)
Other versions
KR102103164B1 (ko
Inventor
웨이 첸
통젱 양
츄쿼체벰 치네멜룸 오라퀘
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20180038483A publication Critical patent/KR20180038483A/ko
Application granted granted Critical
Publication of KR102103164B1 publication Critical patent/KR102103164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

공급 전압을 제어하기 위한 방법은 기준 전압을 발진기(120)에 제공함으로써 제1 주기 신호를 제공하는 단계, 전압원의 공급 전압(VOUT)을 발진기(120)에 제공함으로써 제2 주기 신호를 제공하는 단계, 제1 주기 신호의 제1 주기를 측정함으로써 제1 카운트(140)를 제공하는 단계, 제2 주기 신호의 제2 주기를 측정함으로써 제2 카운트(150)를 제공하는 단계, 및 제1 카운트(140)와 제2 카운트(150)를 비교하는 단계를 포함한다.

Description

온칩 레귤레이터의 IO 핀 없는 보정 또는 트리밍을 위한 장치 및 스킴
교차참조
본 출원은 "Apparatus and Scheme for IO-Pin-Less Calibration or Trimming of On-Chip Regulators"란 명칭으로 2015년 8월 6일 출원된 미국 특허 출원 제14/820,380호에 대한 우선권을 주장하며, 이러한 미국출원은 그 전체가 그대로 본 명세서에서 참조로 통합된다.
본 발명은 일반적으로 온칩 레귤레이터(on-chip regulators)의 I/O 핀 없는 보정 또는 트리밍(I/O pin-less calibration or trimming)을 위한 시스템 및 방법에 관한 것이며, 특정 실시예에서, 온칩 로우 드롭 아웃 레귤레이터(on-chip low dropout voltage regulators: OCLDOs)의 I/O 핀 없는 보정 또는 트리밍을 위한 시스템 및 방법에 관한 것이다.
다수의 모바일 디바이스들은 고성능 및 저전력 동작을 위해 멀티-코어 또는 멀티-프로세서 시스템을 사용한다. 이러한 모바일 디바이스들은 칩 상에 다수의 전력 도메인을 가지며, 온칩 로우 드롭 아웃 레귤레이터(LDOs)는 이러한 전력 도메인을 제공하는 데 널리 사용되고 있다.
본 발명의 일 실시예에 의하면, 공급 전압을 제어하기 위한 방법은 기준 전압을 발진기에 제공함으로써 제1 주기 신호를 제공하는 단계, 전압원의 공급 전압(VOUT)을 발진기에 제공함으로써 제2 주기 신호를 제공하는 단계, 제1 주기 신호의 제1 주기를 측정함으로써 제1 카운트를 제공하는 단계, 제2 주기 신호의 제2 주기를 측정함으로써 제2 카운트를 제공하는 단계, 및 제1 카운트와 제2 카운트를 비교하는 단계를 포함한다.
본 발명의 다른 실시예에 의하면, 회로는 제1 인입 신호로부터의 제1 주기 신호 및 제2 인입 신호로부터의 제2 주기 신호를 제공하도록 구성되는 발진기, 제1 주기 신호의 제1 주기 및 제2 주기 신호의 제2 주기를 카운트하도록 구성된 카운터, 및 제1 카운트와 제2 카운트를 비교하도록 구성되는 비교기를 포함한다.
본 발명의 또다른 실시예에 의하면, 칩은 제1 프로세싱 회로, 제1 프로세싱 회로에 대해 출력 전압을 제공하는 제1 온칩 로우 드롭 아웃 레귤레이터(OCLDO), 및 제1 프로세싱 회로 및 제1 OCLDO에 전기적으로 접속되는 전압 제어 회로를 포함하되, 전압 제어 회로는 OCLDO의 출력 전압을 제어하도록 구성되고, 전압 제어 회로는 칩의 핀에 신호를 제공하지 않는다.
본 발명의 보다 완벽한 이해와 그 이점을 위해, 첨부되는 도면과 연계하여 취해진 아래의 설명에 대한 참조가 행해진다.
도 1은 일 실시예에 따른 전압 측정 회로를 도시하고 있다.
도 2는 일 실시예에 따른 링 발진기를 도시하고 있다.
도 3은 일 실시예에 따른 링 발진기에 의해 제공되는 클럭 신호를 도시하고 있다.
도 4는 일 실시예에 따른 디지털 주파수 카운터를 도시하고 있다.
도 5는 일 실시예에 따른 전압 신호를 측정하는 방법을 도시하고 있다.
기존의 온칩 LDO(또는 OCLDO)에서의 문제점은 칩으로부터 나오는 신호를 라우팅하지 않고(가령, 추가적인 핀을 제공하지 않고) OCLDO의 출력 신호를 테스트하는 방법에 있다. 가령, (IDLE_OCLDO와 같은) LDO의 출력 신호가 제어되지 않을 경우, 그 출력 신호의 정확성은 크게 저하되며 그에 따라 칩의 절전도 저하된다. 추가적인 핀(들)을 제공하게 되면 현재의 치수에서는 이용불가능할 수도 있는 점유공간(real estate) 측면의 코스트가 상승된다. 대안으로서, 테스팅 기능만을 제공하는 것보다 많은 유익한 목적을 위해 이용가능한 핀이 사용될 수 있다. 그러나, 전압 레귤레이터의 정확성을 테스팅 및 보정(calibrating)하지 않으면 전력 소비가 상승되므로 허용되지 않는다.
본 발명의 실시예는 전압 레귤레이터를 위한 핀 없는(pin-less) 측정, 제어 및 보정 회로를 제공한다. 본 발명의 실시예는 전압 레귤레이터를 측정, 제어 및 보정하는 방법을 추가로 제공한다.
(배터리로 작동되는) 칩의 전력 소비는 효율적인 전력 관리를 제공하도록 제어될 필요가 있다. 칩은 전형적으로 특정의 전압 도메인을 제공하기 위해 전압 레귤레이터를 사용한다. 칩은 특정의 동작점 또는 동작 범위에서 가장 효율적으로 작동할 수 있다. 이러한 동작점/동작 범위는 공급 전압, 및 칩의 온도 및 부하와 같은 다른 환경적 파라미터에 따라 달라질 수 있다. 칩을 가장 정확하고 가장 효율적으로 작동시키기 위해서는, 다른 파라미터들 중에서 전압 레귤레이터의 공급 전압이 제어될 필요가 있고, 필요한 경우 조정(adjusted)될 필요가 있다.
최근의 칩은 수 개의 프로세서를 포함할 수 있으며, 각각의 프로세서는 다수의 실행 유닛(코어) 또는 제어기를 포함할 수 있고 수 개의 전압 도메인을 필요로 할 수 있다. 전압 레귤레이터는 이러한 전압 도메인을 제공할 수 있고 각각의 전압 레귤레이터는 제어되거나, 조정되거나, 보정되거나 또는 트리밍(trimmed)될 필요가 있다.
일부 실시예에서 전압 레귤레이터는 캡리스(capless) 온칩 LDO (OCLDO)이며, 측정 회로는 핀 없는 측정 또는 제어 회로(pin-less measurement or control circuit)이다. 따라서, 캡리스 OCLDO의 트리밍 또는 보정은 임의의 추가적인 핀을 필요로 하지 않는다. 즉, 전압 레귤레이터를 제어, 측정, 보정 및 트리밍하기 위한 여분의 핀은 불필요하다.
도 1은 집적 칩(IC)(100)을 도시하며, 집적 칩(100)은 제어기(105), 전압 레귤레이터(가령, OCLDO)(110) 및 전압 제어 또는 측정 회로((115)를 포함한다. 전압 제어 회로(115)는 링 발진기(120)와 같은 발진기, 선택기(130), 제1 카운터(140), 제2 카운터(150), 비교기(160) 및 추가의 선택기(170)를 포함한다. 제어기(105)는 전압 레귤레이터(110)의 공급 전압(출력 전압)을 보정하는 보정 회로의 일부일 수 있다. 제어기(105)는, 프로세스 변동, 온도 변동, 전원 공급 변동 및 부하 변동에도 불구하고, IC(100)의 동작 범위 또는 동작점이 정확히 설정되고 제어되도록 전압 레귤레이터(110)를 보정(calibrate) 또는 트리밍(trim)할 수 있다.
전압 레귤레이터(110)는 세 개의 단자를 가질 수 있다. 조정되지 않은 입력 전압(VDDIN)은 제1 단자에 제공되며, 기준 전압은 제2 단자에 제공되며, 조정된 출력(공급 전압)(VOUT)은 제3 단자에 제공된다. 발진기(120)는 적어도 두 개의 단자를 가질 수 있다. 제1 단자, 즉 입력 단자는 선택기(130)를 경유하여 전압 레귤레이터(110)의 출력 단자에 접속될 수 있거나 또는 선택기(130)를 경유하여 기준 전압, 즉 VREF에 접속될 수 있다. 제2 단자, 즉 출력 단자는 소정의 주파수를 갖는 전압과 같은 반복되는 또는 주기적인 신호를 포함하는 출력 신호를 제공할 수 있다.
선택기(130)는 멀티플렉서(MUX)일 수 있다. 대안으로서, 선택기는 스위치 또는 스위치 조합일 수 있다. MUX는 전압 레귤레이터(110)의 출력 단자를 발진기(120)에 또는 기준 전압(VREF)을 발진기(120)에 선택적으로 접속할 수 있다. 대안으로서, 스위치(S2)가 폐쇄되고 스위치(S1)가 개방될 경우, 발진기(120)는 전압 레귤레이터(110)의 출력 단자에 접속되고 발진기(120)에는 출력 전압(VOUT)이 제공되며, 스위치(S2)가 개방되고 스위치(S1)가 폐쇄될 경우, 발진기(120)는 기준 전압에 접속되고 발진기(120)에는 기준 전압(VREF)이 제공된다. 스위치들은, 기준 전압이 제1 시구간 동안에는 발진기(120)에 접속되고, 제2 시구간 동안에는 전압 레귤레이터(110)의 출력 전압이 발진기(120)에 접속되도록 스위칭될 수 있다. 이러한 시구간들은 중첩할 수 없다.
스위치들(S1 및 S2)은 동일한 스위치일 수 있다. 스위치들(S1, S2)은 반도체 스위치일 수 있거나 다른 적당한 타입의 스위치일 수 있다. 그러나, 이러한 디바이스는 예시용으로 도시되며 다른 선택 디바이스가 사용될 수도 있다.
발진기(120)의 출력 단자는 카운터(140, 150)에 접속된다. 카운터(140, 150)는 두 개의 카운터일 수 있거나 단일의 집적된 카운터일 수 있다. 발진기(120)의 출력은 추가의 선택기(170)를 경유하여 카운터(140, 150)에 접속될 수 있다. 선택기(170)는 디멀티플렉서(DEMUX)일 수 있다. 대안으로서, 추가의 선택기(170)는 스위치일 수 있거나 스위치 조합일 수 있다. 입력 선택기(130)와 유사하게, 출력 선택기(170)는 제1 스위치 및 제2 스위치를 포함할 수 있다. 스위치들은 동일한 스위치일 수 있거나 상이한 스위치일 수 있다. 스위치들은 반도체 스위치일 수 있거나 다른 적당한 타입의 스위치일 수 있다. 그러나, 이러한 디바이스들은 예시용으로 도시되며 다른 선택 디바이스가 사용될 수도 있다.
발진기(120)는 소정의 주파수를 갖는 전압과 같은 반복되는 또는 주기적인 신호를 가진 아날로그 출력 신호를 제공한다. 주파수는 발진기(120)의 입력 단자(들)에 제공되는 전압에 따라 달라질 수 있다. 입력 전압이 높을 수록 발진기(120)의 출력 주파수는 높아지며, 입력 전압이 낮을 수록 발진기(120)의 출력 전압의 주파수는 낮아진다. 선택기(130)(가령, 스위치(S1)가 폐쇄됨)가 기준 단자(VREF)를 발진기(120)에 접속할 경우, 선택기(가령, DEMUX)(170)는 발진기(120)의 출력 단자를 제1 카운터(140)의 입력 단자에 접속할 수 있으며, 선택기(가령, 제2 스위치(S2)가 폐쇄됨)가 전압 레귤레이터(110)의 출력 단자(VOUT)를 발진기(120)에 접속할 경우, 선택기(가령, DEMUX)(170)는 발진기(120)의 출력 단자를 제2 카운터(150)에 접속할 수 있다.
카운터(140, 150)는 발진기(120)의 아날로그 출력 신호의 주파수를 카운트하는 디지털 카운터일 수 있으며, n-비트 디지털 수(digital numbers)와같은 디지털 출력 신호를 제공할 수 있다. 이들 디지털 수는 비교기(160)에서 비교된다. 만약 이들 디지털 수가 매칭되면, 가령 사전결정된 값을 충족하게 되면, 대응하는 입력 전압(VDDIN)이 기록된다. 비교기(160)는 성공/실패 분석에 기반하여 출력 신호를 제공할 수 있다. 비교기(160)의 출력 신호는 제어기(105)에 제공될 수 있다. 제어기(105)는 전압 레귤레이터(110)(VDDIN)로의 입력 신호를 제어할 수 있다. 비교된 수들이 매칭하지 않으면, 입력 전압(VDDIN)이 조정되고, 가령 낮추어지고, 전압 레귤레이터(110)의 출력 전압(VOUT)에 기반한 발진기(120)의 출력 주파수는 카운터(150)를 경유하여 다시 측정되고 비교기(160)에서 기준 전압(VREF)과 비교된다. 이러한 프로세스는 카운터(140, 150)의 출력 수가 매칭될 때까지 반복된다.
매칭(matching)은 범위(range)를 포함할 수 있다. 사실상, 발진기(120) 및 카운터(140, 150)는 일종의 아날로그-디지털 변환(ADC)을 수행한다. ADC의 부분은 연속적인 범위 X가 범위 Y 내의 수들의 하위 세트에 매핑(mapped)되므로 양자화(quantization)이며, 전형적으로 비트들의 양자화 오차(해상도)는 디자인 및 그 세부사항에 따라 달라진다. 예를 들어, 8-비트 디자인은 100 mV 해상도를 제공할 수 있지만, 16-비트 디자인은 10mV 해상도를 제공할 수 있다. 비교기(160)의 입력이 디지털이므로, 비교기는 n-비트 수를 비교한다. 즉, 비교기(160)의 "매칭"은 발진기(120) 및 카운터(140, 150)의 해상도에 따라 달라질 수 있다. 따라서, 매칭(및 그에 따른 성공)은, 측정된 VOUT이 기준 전압 VREF의 200 mV 범위 또는 500 mV 범위 내에 있다는 것을 의미할 수 있다. 대안으로서, 매칭은 측정된 VOUT이 기준 전압 VREF의 20 mV 범위 또는 50 mV 범위 내에 있다는 것을 의미할 수 있다.
회로(100)의 상이한 엘리먼트들(전압 레귤레이터(110), 발진기(120), 카운터(140, 150) 등)은 도전성 라인 또는 버스 시스템을 통해 접속될 수 있다. 엘리먼트들은 일부 실시예에서 임의의 중간 엘리먼트들이 없이 서로 직접 접속될 수 있다.
전압 레귤레이터(110)는 로우 드롭 아웃 선형 레귤에이터(LDO)일 수 있거나 표준 선형 레귤레이터일 수 있다. 다른 실시예에서, 전압 레귤레이터(110)는 다른 레귤레이터를 포함한다. LDO는 보다 높은 전압 입력으로부터 전원을 공급받는 출력 전압을 조정할 수 있다. LDO는 조정(regulation)을 유지하기 위해 레귤레이터 양단의 최소 전압을 필요로 할 수 있다.
발진기(120)는 링 발진기일 수 있다. 다른 실시예에서, 발진기는 RC 발진기 또는 LC 발진기를 포함한다. 링 발진기(120)의 일 실시예가 도 2에 도시된다. 링 발진기(120)는 멀티 스테이지 링 발진기일 수 있다. 링 발진기(120)는 양의 피드백을 가진 폐쇄 루프를 형성하기 위해 직렬로 접속된 기수의 인버터들을 포함한다. 일부 실시예에서, 링 발진기(120)는 제1 인버터(202), 제2 인버터(204) 및 제3 인버터(206)를 구비한 세 개의 스테이지를 포함할 수 있다. 모든 인버터들(202-206)은 공급 전압 VDD에 의해 또는 실시예로서 VREF 또는 VOUT에 의해 공급받는다. 제1 인버터(202)의 출력 단자는 제2 인버터(204)의 입력 단자에 접속되며, 제2 인버터(204)의 출력 단자는 제3 인버터(206)의 입력 단자에 접속된다. 최종 인버터(206)의 출력 신호는 제1 인버터(202)로 피드백된다.
전원이 링 발진기(120)에 인가되면 제3 인버터(206)의 출력 단자는 클럭 신호 CLK과 같은 주파수 신호를 제공한다. 클럭 신호 CLK의 발진 주파수는 공급 전압 VDD에 따라 달라진다. 도 3은 발진기(120)의 출력 단자에 제공되는 일 예의 클럭 신호 CLK를 도시하고 있다. 클럭 신호는 사인파 신호와 같은 임의의 다른 주기적 또는 반복되는 신호를 포함할 수 있다. 일부 실시예에서, 링 발진기(120)는 NAND 또는 NOR 엘리먼트를 포함한다.
카운터(140, 150)는 디지털 주파수 카운터일 수 있다. 다른 실시예에서, 카운터(140, 150)는 아날로그 카운터, 타이머 또는 반복되는 신호 부분을 카운트하는 다른 디바이스일 수 있다. 도 4는 디지털 주파수 카운터의 일 실시예를 도시하고 있다. 디지털 주파수 카운터(140, 150)는 발진기의 출력 주파수를 카운트한다. 카운터 값은 발진기의 주파수 출력에 직접 대응한다.
디지털 주파수 카운터는 (연속적인) 신호의 제로 교차(crossovers)를 카운트하는 원리에 기반할 수 있다. 대안의 실시예에서, (주파수와 같은) 연속적 또는 주기적 신호를 카운트하는 데 다른 원리가 사용될 수도 있다. 디지털 주파수 카운터는 믹서, 내부 또는 외주에서 제공되는 로컬 발진기 주파수, 하나 또는 수 개의 곱셈기 및 디지털 카운터를 포함할 수 있다. 도 4의 카운터는 세 개의 입력 단자 및 하나의 출력 단자를 포함한다. 입력 단자들 중의 하나는 발진기(120)와 같은 발진기의 출력 신호를 수신한다. 다른 입력 단자들은 리셋 및 개시/종료를 위해 사용될 수 있다. 출력 단자는 n-비트 수와 같은 디지털 수를 제공할 수 있다.
비교기(160)는 n-비트 비교기일 수 있다. 가령, n-비트 비교기는 디지털 주파수 카운터의 출력들을 비교할 수 있으며 만약 이 카운터의 출력의 두 개의 값이 동일하다면 "1"을 출력하며, 만약 두 개의 값이 동일하지 않다면 "0"을 출력한다. 비교기의 출력 신호(논리 신호)는 제어기(105)로 라우팅될 수 있다. 제어기(105)는 관련된 전압(전압 레귤레이터(110)의 입력 전압(VDDIN))을 온칩 레지스터 또는 메모리에 저장할 수 있다. 일부 실시예에서, 이 관련된 전압은 테스터(tester)상에서의 관측을 위한 임의의 멀티플렉싱된 디지털 신호 핀을 경유하여 칩(IC) 외부로 라우팅될 수 있다.
일부 실시예에서, 제어 회로(115)는 칩(IC)(100) 상의 수 개의 전압 레귤레이터(가령, LDOs)에 동적으로 접속될 수 있다. 따라서, 제어 회로(115)는 수 개의 LDO를 제어할 수 있다. 가령, 제1 전압 도메인에 제1 전압을 제공하는 제1 LDO는 제1 시구간 동안 (가령, 스위치를 경유하여) 제어 회로(115)에 접속되며, 여기서 제어 회로(115)는 제1 LDO의 출력 전압을 측정하고 비교한다. 이후, 제2 전압 도메인에 제2 전압을 제공하는 제2 LDO는 가령, 제2 스위치를 경유하여 제2 시구간 동안 제2 LDO의 출력 전압 등을 측정 및 제어하기 위한 제어 회로(115)에 접속된다. 일부 실시예에서, 제어 회로(115)는 소프트웨어로, 하드웨어로 또는 부분적으로는 소프트웨어 및 하드웨어로 구현될 수 있다.
제어 회로(115)는 I/O 핀을 포함할 수 없다. 전압은 칩(IC)(100) 내에서 그리고 칩으로부터 연장되는 (I/O 핀을 통한) 테스트 신호를 라우팅하지 않고도 테스팅 또는 제어될 수 있다.
다른 실시예에서, 회로(115)는 아날로그 온칩 신호(analog on-chip signals)를 테스팅하는 데 사용될 수 있다. 가령, 회로(115)는 온칩 LDO(110)를 온칩 전압 레귤레이터(IVR) 또는 온칩 스위치 모드 전원(SMPS)으로 대체함으로서 변형될 수 있다. 회로(115)는 밴드갭 기준 전압과 같은 임의의 기준 전압 또는 임의의 전압 도메인을 특정하거나 테스팅하는 데 사용될 수 있다. 이러한 아키텍처는 테스트 비용이 감소되고 시스템이 간소화된다는 이점을 가지게 된다.
회로(100)는 다른 디바이스 또는 엘리먼트와 통합될 수 있으며 예를 들어 스마트폰, 모바일 디바이스, 배터리 전원공급형 모바일 디바이스, 배터리 전원공급형 웨어러블 디바이스, 휴대형 디바이스 또는 무선 디바이스 내의 모듈 또는 컴포넌트로서 배치될 수 있다.
도 5는 저 드롭 아웃 전압 레귤레이터(LDO) 또는 온칩 LDO (OCLDO)와 같은 전압 레귤레이터의 출력 전압을 보정 및 트리밍하는 방법(500)을 도시하고 있다. 이 프로세스는 단계(502)에서 개시하여 링 발진기와 같은 발진기를 선택기(가령, 멀티플렉서, 스위치 등)를 경유하여 전압 레귤레이터의 출력 전압(VOUT)에 접속시킨다. 가령, 스위치(S2)는 전압 레귤레이터의 출력 단자로부터 발진기를 분리시키며 스위치(S1)는 기준 전압(VREF)을 제공하는 기준 단자에 발진기를 접속시킨다. 이 발진기는 기준 전압(VREF)에 기반하여 출력 주파수를 생성한다. 다음 단계(504)에서 발진기의 출력 주파수는 제1 디지털 카운터와 같은 제1 카운터에 의해 측정된다. 제1 카운터는 발진기의 출력 주파수의 제1 카운트(가령, n-비트 디지털 수)를 비교기에 제공한다.
다음 단계(506)에서, 발진기는 기준 전압이 기준 전압 단자로부터 분리되고 전압 레귤레이터의 출력 전압 단자에 접속되도록 스위칭된다. 가령, 발진기는 스위치(S1)에 의해 기준 전압 단자로부터 분리되며 스위치(S2)를 경유하여 전압 레귤레이터의 출력 전압 단자에 접속된다. 그후, 발진기는 전압 레귤레이터(VOUT)의 입력 전압에 기반하여 동작하며 제2 출력 주파수를 제공한다. 발진기에 대한 입력 전압(전압 레귤레이터의 출력 전압)이 높을 수록 발진기의 출력 주파수는 높아지게 되며 그 입력 전압이 낮을 수록 발진기의 출력 주파수는 더 낮아지게 된다. 제2 출력 주파수는 다시 측정되며 이 때는 제2 카운터, 가령 제2 디지털 카운터에 의한 것이다. 이는 처리 단계(508)에 도시된다. 제2 출력 주파수의 측정된 제2 카운트(가령, 또 다른 n-비트 디지털 수)는 비교기에 제공된다.
다음, 비교기는 판단 블럭(510)에서 두 개의 카운트를 비교한다. 제1 카운트가 제2 카운트와 동일한 경우, 전압 레귤레이터에 대한 입력(VDDIN)이 단계(512)에서 기록된다. 제1 카운트가 제2 카운트와 동일하지 않은 경우, 입력 전압(VDDIN)이 단계(514)에서 조정된다(가령, 감소되거나 증가된다). 입력 전압(VDDIN)이 (감소되는 것과 같이) 조정되면, 입력 전압(VDDIN)의 발진기 주파수는 다시 제2 카운터에 의해 측정되며, 제2 카운트는 비교기에 포워딩되며, 비교기는 다시 (기준 전압(VREF)에 기반한) 제1 카운트를 (전압 레귤레이터(VOUT)의 출력 전압에 기반한) 제2 카운트를 비교한다. 제1 카운트와 제2 카운트가 매칭되면 입력 전압(VDDIN)이 기록되고, 두 개의 카운트가 매칭되지 않으면 두 개의 값이 매칭할 때까지 처리/판단 단계(508/510)를 통해 프로세스가 다시 반복된다.
본 발명은 예시적인 실시예를 참조하여 기술되었지만, 이러한 설명은 제한적인 의미로 해석되는 것은 아니다. 본 발명의 예시적인 실시예 뿐만 아니라 다른 실시예의 다양한 변형 및 조합은 이러한 설명을 참조할 경우 당업자에게는 자명할 것이다. 따라서 첨부된 청구범위는 그러한 임의의 변형 또는 실시예를 포함하는 것으로 의도된다.

Claims (17)

  1. 공급 전압을 제어하기 위한 방법에 있어서,
    기준 전압을 발진기에 제공함으로써 제1 주기 신호를 제공하는 단계,
    전압원의 공급 전압(VOUT)을 상기 발진기에 제공함으로써 제2 주기 신호를 제공하는 단계,
    상기 제1 주기 신호의 제1 주기를 측정함으로써 제1 카운트를 제공하는 단계,
    상기 제2 주기 신호의 제2 주기를 측정함으로써 제2 카운트를 제공하는 단계, 및
    상기 제1 카운트와 상기 제2 카운트를 비교하는 단계를 포함하는
    공급 전압 제어 방법.
  2. 제1항에 있어서,
    상기 전압원은 전압 레귤레이터인
    공급 전압 제어 방법.
  3. 제2항에 있어서,
    상기 제1 카운트와 상기 제2 카운트가 매칭되면 상기 전압 레귤레이터의 입력 전압을 저장하는 단계를 더 포함하는
    공급 전압 제어 방법.
  4. 제2항에 있어서,
    상기 제1 카운트와 상기 제2 카운트가 매칭되지 않으면 상기 전압 레귤레이터의 입력 전압을 조정하는 단계를 더 포함하는
    공급 전압 제어 방법.
  5. 제4항에 있어서,
    상기 전압 레귤레이터의 입력 전압을 조정하는 단계는 상기 입력 전압을 낮추는 단계를 포함하는
    공급 전압 제어 방법.
  6. 제2항에 있어서,
    상기 전압 레귤레이터는 온칩 저 드롭 아웃 전압 레귤레이터(OCLDO)인
    공급 전압 제어 방법.
  7. 제1항에 있어서,
    상기 발진기는 링 발진기인
    공급 전압 제어 방법.
  8. 제1항에 있어서,
    추가의 전압원의 추가의 출력 전압을 상기 발진기에 제공함으로써 추가의 제2 주기 신호를 제공하는 단계,
    상기 제2 주기 신호의 추가의 제2 주기를 측정함으로써 추가의 제2 카운트를 제공하는 단계, 및
    상기 제1 카운트와 상기 추가의 제2 카운트를 비교하는 단계를 더 포함하는
    공급 전압 제어 방법.
  9. 회로에 있어서,
    제1 인입 신호로부터의 제1 주기 신호 및 제2 인입 신호로부터의 제2 주기 신호를 제공하도록 구성되는 발진기,
    상기 제1 주기 신호의 제1 주기 및 상기 제2 주기 신호의 제2 주기를 카운트하도록 구성된 카운터, 및
    제1 카운트와 제2 카운트를 비교하도록 구성되는 비교기를 포함하는
    회로.
  10. 제9항에 있어서,
    전압 레귤레이터를 더 포함하되,
    상기 전압 레귤레이터는 입력 신호를 수신하고 상기 제2 인입 신호를 제공하도록 구성되며, 상기 제2 인입 신호는 전압 출력 신호인
    회로.
  11. 제10항에 있어서,
    제1 시구간 동안 상기 제1 인입 신호를 상기 발진기에 제공하고 상기 전압 출력 신호를 상기 발진기에 제공하지 않도록 구성되고, 제2 시구간 동안 상기 전압 출력 신호를 상기 발진기에 제공하며 상기 제1 인입 신호를 상기 발진기에 제공하지 않도록 구성되는 제1 선택기를 더 포함하는
    회로.
  12. 제11항에 있어서,
    상기 제1 인입 신호는 기준 신호(VREF)인
    회로.
  13. 제11항에 있어서,
    제2 선택기를 더 포함하되,
    상기 제2 선택기는 상기 제1 주기 신호를 제1 카운터에 제공하고 제2 주기 신호를 제2 카운터에 제공하는
    회로.
  14. 제10항에 있어서,
    상기 비교기에 접속된 제어기를 더 포함하되,
    상기 제어기는 상기 제1 카운트와 상기 제2 카운트가 매칭되지 않으면 상기 입력 신호를 조정하며 상기 제1 카운트와 상기 제2 카운트가 매칭되면 상기 입력 신호를 저장하는
    회로.
  15. 칩으로서,
    제1 프로세싱 회로,
    상기 제1 프로세싱 회로에 대해 출력 전압을 제공하는 제1 온칩 로우 드롭 아웃 레귤레이터(OCLDO), 및
    상기 제1 프로세싱 회로 및 상기 제1 OCLDO에 전기적으로 접속되는 전압 제어 회로를 포함하되,
    상기 전압 제어 회로는 상기 제1 OCLDO의 출력 전압을 제어하도록 구성되고, 상기 전압 제어 회로는 상기 칩의 핀에 신호를 제공하지 않는
    칩.
  16. 제15항에 있어서,
    상기 전압 제어 회로는 링 발진기, 디지털 카운터 및 비교기를 포함하며,
    상기 링 발진기는 기준 신호에 기반하여 제1 주기 신호를 제공하며 상기 제1 OCLDO의 상기 출력 전압에 기반하여 제2 주기 신호를 제공하도록 구성되며, 제1 디지털 카운터는 상기 제1 주기 신호에 기반하여 제1 디지털 신호를 제공하도록 구성되며, 제2 디지털 카운터는 상기 제2 주기 신호에 기반하여 제2 디지털 신호를 제공하도록 구성되며, 상기 비교기는 상기 제1 디지털 신호 및 상기 제2 디지털 신호를 비교하도록 구성되는
    칩.
  17. 제15항에 있어서,
    제2 프로세싱 유닛,
    상기 제2 프로세싱 유닛에 제2 전압을 제공하는 제2 온칩 로우 드롭 아웃 전압 레귤레이터(OCLDO), 및
    선택기를 더 포함하되,
    상기 전압 제어 회로는 선택적으로 상기 제1 프로세싱 유닛 및 상기 제1 OCLDO에 전기적으로 접속되거나 또는 상기 제2 프로세싱 유닛 및 상기 제2 OCLDO에 전기적으로 접속되며, 상기 전압 제어 회로는 상기 제1 OCLDO의 상기 출력 전압을 제어하거나 상기 제2 OCLDO의 상기 출력 전압을 제어하도록 구성되는
    칩.
KR1020187006380A 2015-08-06 2016-08-04 온칩 레귤레이터의 io 핀 없는 보정 또는 트리밍을 위한 장치 및 스킴 KR102103164B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/820,380 2015-08-06
US14/820,380 US9608605B2 (en) 2015-08-06 2015-08-06 Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
PCT/CN2016/093239 WO2017020851A1 (en) 2015-08-06 2016-08-04 Apparatus and scheme for io-pin-less calibration or trimming of on-chip regulators

Publications (2)

Publication Number Publication Date
KR20180038483A true KR20180038483A (ko) 2018-04-16
KR102103164B1 KR102103164B1 (ko) 2020-05-29

Family

ID=57942461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187006380A KR102103164B1 (ko) 2015-08-06 2016-08-04 온칩 레귤레이터의 io 핀 없는 보정 또는 트리밍을 위한 장치 및 스킴

Country Status (8)

Country Link
US (1) US9608605B2 (ko)
EP (1) EP3326046B1 (ko)
JP (1) JP6669856B2 (ko)
KR (1) KR102103164B1 (ko)
CN (1) CN107850929B (ko)
AU (1) AU2016301712B2 (ko)
RU (1) RU2696233C1 (ko)
WO (1) WO2017020851A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535193B (zh) * 2014-07-10 2016-05-21 晶致半導體股份有限公司 具有校正功能之驅動裝置及其應用之無線充電驅動系統
CN106708145B (zh) * 2017-03-30 2017-12-29 深圳市华星光电技术有限公司 多通道供电电路
CN108196098B (zh) * 2018-01-11 2021-09-24 上海展扬通信技术有限公司 测试电路及测试电源
US10790832B2 (en) * 2018-03-22 2020-09-29 Intel Corporation Apparatus to improve lock time of a frequency locked loop
KR102571572B1 (ko) * 2018-12-05 2023-08-29 에스케이하이닉스 주식회사 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
US11251786B1 (en) * 2021-05-06 2022-02-15 Infineon Technologies Ag Supply-to-digital regulation loop
US11758302B2 (en) 2021-09-03 2023-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging method, and electronic apparatus
JP2023106153A (ja) * 2022-01-20 2023-08-01 ソニーセミコンダクタソリューションズ株式会社 測距装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122421A1 (en) * 2006-07-06 2008-05-29 Meng-Han Hsieh Automatic voltage control circuit and method thereof
JP2008218722A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体集積回路装置
US20100164476A1 (en) * 2008-12-31 2010-07-01 Molchanov Igor V On-die signal timing measurement
JP2012191275A (ja) * 2011-03-09 2012-10-04 Toshiba Corp Ｖｃｏ回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795068A (en) 1996-08-30 1998-08-18 Xilinx, Inc. Method and apparatus for measuring localized temperatures and voltages on integrated circuits
US6294962B1 (en) 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
RU2178943C1 (ru) * 2000-05-17 2002-01-27 Семикин Владимир Михайлович Способ дискретного регулирования напряжения и устройство для его осуществления
US6850125B2 (en) 2001-08-15 2005-02-01 Gallitzin Allegheny Llc Systems and methods for self-calibration
JP3652304B2 (ja) 2001-11-29 2005-05-25 Ｎｅｃマイクロシステム株式会社 クロック生成回路及びクロック生成方法
JP2004173177A (ja) 2002-11-22 2004-06-17 Nec Corp Ｐｌｌ回路
EP3321769A1 (en) * 2003-05-07 2018-05-16 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
JP2007213412A (ja) * 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US7449966B2 (en) * 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
US7714635B2 (en) * 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
CN101399504B (zh) 2007-09-27 2011-05-11 智原科技股份有限公司 全数字式软启动电路与应用该电路的电源供电系统
US8054057B2 (en) * 2008-05-16 2011-11-08 Texas Instruments Incorporated Low dropout regulator testing system and device
JP5503251B2 (ja) * 2008-11-14 2014-05-28 キヤノン株式会社 画像形成装置
US8130027B1 (en) * 2009-01-22 2012-03-06 Xilinx, Inc. Apparatus and method for the detection and compensation of integrated circuit performance variation
GB2484442B (en) * 2009-07-28 2013-12-25 Skyworks Solutions Inc Process, voltage, and temperature sensor
US8552795B2 (en) * 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip
US8779734B2 (en) * 2011-12-07 2014-07-15 Microchip Technology Incorporated Integrated circuit device with two voltage regulators
JP5939101B2 (ja) * 2012-09-12 2016-06-22 富士通株式会社 半導体装置
JP2014106112A (ja) * 2012-11-27 2014-06-09 Fujitsu Ltd 電圧変動検出回路及び半導体集積回路
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US10528502B2 (en) * 2013-12-18 2020-01-07 Qorvo Us, Inc. Power management system for a bus interface system
CN104156024B (zh) 2014-08-26 2016-02-03 电子科技大学 一种自适应电压调节器
CN105487628B (zh) * 2016-01-12 2017-11-10 建荣集成电路科技(珠海)有限公司 Usb线供电电源系统及usb线供电方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122421A1 (en) * 2006-07-06 2008-05-29 Meng-Han Hsieh Automatic voltage control circuit and method thereof
JP2008218722A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体集積回路装置
US20100164476A1 (en) * 2008-12-31 2010-07-01 Molchanov Igor V On-die signal timing measurement
JP2012191275A (ja) * 2011-03-09 2012-10-04 Toshiba Corp Ｖｃｏ回路

Also Published As

Publication number Publication date
RU2696233C1 (ru) 2019-07-31
EP3326046B1 (en) 2020-10-07
JP6669856B2 (ja) 2020-03-18
EP3326046A4 (en) 2018-11-07
JP2018529939A (ja) 2018-10-11
WO2017020851A1 (en) 2017-02-09
US20170040985A1 (en) 2017-02-09
KR102103164B1 (ko) 2020-05-29
CN107850929A (zh) 2018-03-27
EP3326046A1 (en) 2018-05-30
AU2016301712B2 (en) 2019-06-20
US9608605B2 (en) 2017-03-28
CN107850929B (zh) 2020-11-27
AU2016301712A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
KR102103164B1 (ko) 온칩 레귤레이터의 io 핀 없는 보정 또는 트리밍을 위한 장치 및 스킴
KR100947571B1 (ko) 전원 장치 및 이것을 사용한 반도체 시험 시스템
US11686780B2 (en) Apparatus and method to debug a voltage regulator
US7979218B2 (en) Test apparatus, test method and computer readable medium
US8096706B2 (en) Temperature detector and the method using the same
EP3121964B1 (en) Apparatus for performing resistance control on a current sensing component in an electronic device, and associated method
US10033355B2 (en) Electric power supply device and semiconductor device
US20180358816A1 (en) Current regulating circuit and power supply management circuit including the same
US20120119748A1 (en) Battery voltage measurement system and battery voltage measurement method
EP4099040B1 (en) Voltage level detector performing state detection
JP7132022B2 (ja) 電圧監視回路
US8013589B2 (en) Semiconductor device
US20130124880A1 (en) Power supply device for central processing unit
JP2008102094A (ja) 電圧監視方法及びその装置
CN113711065A (zh) 半导体集成电路装置和半导体集成电路装置的检查方法
CN103852193A (zh) 一种用于无线充电器的高性能低成本温度检测方法
CN109428596A (zh) 半导体装置、信号处理系统和信号处理方法
JP2014027142A (ja) 組み込み自己テスト回路及び方法、半導体装置、並びに電子機器
US10698008B2 (en) Current-sense ratio calibration
US10833688B2 (en) Electronic control device
CN100430738C (zh) 用于电子元件中基准电压的自测试的方法和电路装置
US20130135130A1 (en) Method and system for auto-ranging analog-to-digital converter for current sensing
CN114371772A (zh) 一种高低温自适应上电时序的方法，装置、设备
KR20060135230A (ko) 전류측정장치
JP2008309628A (ja) 電圧測定回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant