JP6669856B2

JP6669856B2 - オンチップレギュレータのｉｏピンレス較正又はトリミングのための装置及びスキーム

Info

Publication number: JP6669856B2
Application number: JP2018506171A
Authority: JP
Inventors: チェン，ウェイ; ヤン，トォンゾン; チネメルムオラクエ，チュクチェベム
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2015-08-06
Filing date: 2016-08-04
Publication date: 2020-03-18
Anticipated expiration: 2036-08-04
Also published as: RU2696233C1; EP3326046B1; EP3326046A4; JP2018529939A; WO2017020851A1; US20170040985A1; KR102103164B1; CN107850929A; KR20180038483A; EP3326046A1; AU2016301712B2; US9608605B2; CN107850929B; AU2016301712A1

Description

本出願は、２０１５年８月６日に出願された“Apparatus and Scheme for IO-Pin-Less Calibration or Trimming of On-Chip Regulators”というタイトルの米国特許出願第１４／８２０，３８０号の優先権を主張するものであり、あたかもその全体が再現されるかのように、それをここに援用する。

本発明は、概して、オンチップレギュレータのＩ／Ｏピンレス較正又はトリミングのためのシステム及び方向に関し、そして特定の実施形態において、オンチップ低ドロップアウト電圧レギュレータ（on-chip low dropout voltage regulator，ＯＣＬＤＯ）のＩ／Ｏピンレス較正又はトリミングのためのシステム及び方法に関する。

多くのモバイル装置は、高性能及び低電力動作のためにマルチコア又はマルチプロセッサのシステムを使用している。それらのモバイル装置は、チップ上に数多くの電力ドメインを有し、それらの電力ドメインを提供するためにオンチップの低ドロップアウト電圧レギュレータ（low dropout voltage regulator，ＬＤＯ）が広く使用されている。

本発明の一実施形態によれば、電源電圧を制御する方法は、発振器に基準電圧を提供することによって、第１の周期信号を提供することと、上記発振器に電圧源の上記電源電圧（Ｖ_ｏｕｔ）を提供することによって、第２の周期信号を提供することと、上記第１の周期信号の第１の周期数を測定することによって、第１のカウントを提供することと、上記第２の周期信号の第２の周期数を測定することによって、第２のカウントを提供することと、上記第１のカウントを上記第２のカウントと比較することとを含む。

本発明の更なる一実施形態によれば、回路は、第１の入来信号から第１の周期信号を、及び第２の入来信号から第２の周期信号を提供するように構成された発振器と、上記第１の周期信号の第１の周期数及び上記第２の周期信号の第２の周期数をカウントするように構成されたカウンタと、第１のカウントを第２のカウントと比較するように構成された比較器とを含む。

本発明の更なる他の一実施形態によれば、チップは、第１の処理ユニットと、出力電圧を上記第１の処理ユニットに提供する第１のオンチップ低ドロップアウト電圧レギュレータ（on-chip low dropout voltage regulator，ＯＣＬＤＯ）と、上記第１の処理ユニット及び上記第１のＯＣＬＤＯに電気的に接続された電圧制御回路とを含み、該電圧制御回路は、上記ＯＣＬＤＯの上記出力電圧を制御するように構成され、且つ該電圧制御回路は、当該チップのピンに信号を提供しない。

本発明及びその利点のいっそう完全なる理解のため、ここでは、以下の説明を、以下の図を含む添付図面とともに参照する。
一実施形態による電圧測定回路を示している。一実施形態によるリング発振器を示している。一実施形態によるリング発振器によって提供されるクロック信号を示している。一実施形態によるデジタル周波数カウンタを示している。一実施形態による電圧信号を測定する方法を示している。

従来のオンチップＬＤＯ（すなわちＯＣＬＤＯ）に伴う１つの問題は、それらＯＣＬＤＯの出力信号を、それら信号をチップから引き回し出すことなく（例えば、追加のピンを設けることなく）、どのようにテストするかということである。例えば、ＬＤＯの出力信号（例えばＩＤＬＥ＿ＯＣＬＤＯなど）が制御されないとき、出力信号の精度がかなり劣ったものとなり、それに対応してチップの省電力化が劣ったものとなる。追加の１つ以上のピンを設けることは、現行の寸法では利用可能でないことがあるリアルエステートを犠牲にする。あるいは、利用可能なピンも、単にテスト機能を提供することよりも、もっと有利な目的で使用されることができる。しかしながら、テスト及び較正なしでは、その高い電力消費のために、電圧レギュレータの精度は許容できるものではない。

本発明の実施形態は、電圧レギュレータのためのピンレス（pin-less）測定、制御及び較正回路を提供する。本発明の実施形態は更に、電圧レギュレータを測定、制御及び較正する方法を提供する。

効率的な電力マネジメントを提供するために、（バッテリ駆動される）チップの電力消費を制御することを必要とし得る。チップは典型的に、電圧レギュレータを使用して特定の電圧ドメインを提供する。チップは、特定の動作点又は動作範囲で最も効率的に動作し得る。それらの動作点／範囲は、電源電圧と、例えばチップの温度及び負荷などのその他の環境パラメータとに依存し得る。最も正確に最も効率的にチップを動作させるためには、数あるパラメータの中でもとりわけ、電圧レギュレータの電源電圧を制御し、必要に応じて調整する必要があり得る。

現代のチップは幾つかのプロセッサを含んでいることがあり、その各々が、多数の実行ユニット（コア）又はコントローラを含み得るとともに、幾つかの電圧ドメインを必要とし得る。複数の電圧レギュレータがこれらの電圧ドメインを提供してもよく、各電圧レギュレータを制御、調整、較正又はトリミングする必要があり得る。

一部の実施形態において、電圧レギュレータは、キャップレスのオンチップＬＤＯ（ＯＣＬＤＯ）であり、測定回路は、ピンレスの測定又は制御回路である。従って、キャップレスＯＣＬＤＯのトリミング又は較正は、追加のピンを必要としない。換言すれば、電圧レギュレータを制御、測定、較正及びトリミングするために、余分なピンは必要とされない。

図１は、コントローラ１０５と、電圧レギュレータ（例えば、ＯＣＬＤＯ）１１０と、電圧制御又は測定回路１１５とを有する集積チップ（integrated chip，ＩＣ）１００を示している。電圧制御回路１１５は、例えばリング発振器などの発振器１２０と、セレクタ１３０と、第１のカウンタ１４０と、第２のカウンタ１５０と、比較器１６０と、更なるセレクタ１７０とを有している。コントローラ１０５は、電圧レギュレータ１１０の電源電圧（出力電圧）を較正する較正回路の一部であってもよい。コントローラ１０５は、プロセス、温度、電力供給及び負荷の変動にかかわらずにＩＣ１００の動作範囲又は動作点が正確に設定され且つ制御されるように、電圧レギュレータ１１０を較正又はトリミングし得る。

電圧レギュレータ１１０は、３つの端子を有し得る。レギュレートされていない入力電圧Ｖ_ＤＤＩＮが第１の端子に提供され、基準電圧が第２の端子に提供され、そして、レギュレートされた出力（電源電圧）Ｖ_ＯＵＴが第３の端子に提供される。発振器１２０は、少なくとも２つの端子を有し得る。入力端子である第１の端子は、セレクタ１３０を介して電圧レギュレータ１１０の出力端子に接続されることができ、又はやはりセレクタ１３０を介して基準電圧Ｖ_ＲＥＦに接続されることができる。出力端子である第２の端子は、例えば特定の周波数を持つ電圧などの、反復的又は周期的な信号を有する出力信号を提供し得る。

セレクタ１３０はマルチプレクサ（multiplexer，ＭＵＸ）とし得る。あるいは、セレクタは、スイッチ、又はスイッチの組み合わせであってもよい。ＭＵＸは、電圧レギュレータ１１０の出力端子を発振器１２０に、又は基準電圧Ｖ_ＲＥＦを発振器１２０に選択的に接続し得る。あるいは、スイッチＳ２が閉じられ、スイッチＳ１が開かれるとき、発振器１２０は、電圧レギュレータ１１０の出力端子に接続されて出力電圧Ｖ_ＯＵＴを提供され、そして、スイッチＳ２が開かれ、スイッチＳ１が閉じられるとき、発振器１２０は、基準電圧入力に接続されて基準電圧Ｖ_ＲＥＦを提供される。これらのスイッチは、発振器１２０に第１の期間には基準電圧が接続され、第２の期間には電圧レギュレータ１１０の出力電圧が接続されるように切り換えられ得る。これらの期間は重なり合わないとし得る。

スイッチＳ１、Ｓ２は、同じスイッチであってもよいし、異なるスイッチであってもよい。スイッチＳ１、Ｓ２は、半導体スイッチ又はその他の好適タイプのスイッチとし得る。しかしながら、これらのデバイスは例示目的で示されており、他の選択デバイスが使用されてもよい。

発振器１２０の出力端子は、カウンタ１４０、１５０に接続される。カウンタ１４０、１５０は、２つのカウンタ、又は単一の統合されたカウンタとし得る。発振器１２０の出力は、更なるセレクタ１７０を介してカウンタ１４０、１５０に接続され得る。セレクタ１７０はデマルチプレクサ（demultiplexer，ＤＥＭＵＸ）とし得る。あるいは、更なるセレクタ１７０は、スイッチ、又はスイッチの組み合わせであってもよい。入力セレクタ１３０と同様に、出力セレクタ１７０は、第１のスイッチ及び第２のスイッチを有し得る。これらのスイッチは、同じスイッチであってもよいし、異なるスイッチであってもよい。これらのスイッチは、半導体スイッチ又はその他の好適タイプのスイッチとし得る。しかしながら、これらのデバイスは例示目的で示されており、他の選択デバイスが使用されてもよい。

発振器１２０は、例えば特定の周波数を持つ電圧などの、反復的又は周期的な信号を有するアナログ出力信号を提供する。その周波数は、発振器１２０の（１つ以上の）入力端子に与えられる電圧に依存し得る。入力電圧が高いほど、発振器１２０の出力の周波数が高くなり、入力電圧が低いほど、発振器１２０の出力電圧の周波数が低くなる。セレクタ（例えば、ＤＥＭＵＸ）１７０は、セレクタ１３０が基準端子（Ｖ_ＲＥＦ）を発振器１２０に接続する（例えば、スイッチＳ１が閉じられる）ときに、発振器１２０の出力端子を第１のカウンタ１４０の入力端子に接続し得るとともに、セレクタ１３０が電圧レギュレータ１１０の出力電圧（Ｖ_ＯＵＴ）を発振器１２０に接続する（例えば、スイッチＳ２が閉じられる）ときに、発振器１２０の出力端子を第２のカウンタ１５０に接続し得る。

カウンタ１４０、１５０は、発振器１２０のアナログ出力信号の周波数をカウントして例えばｎビットデジタル数などのデジタル出力信号を提供するデジタルカウンタとし得る。これらのデジタル数が比較器１６０にて比較される。例えば所定の値を満足するなど、これらの数が一致する場合、対応する入力電圧Ｖ_ＤＤＩＮが記録される。比較器１６０は、合格／不合格解析に基づいて出力信号を提供し得る。比較器１６０の出力信号は、コントローラ１０５に提供され得る。コントローラ１０５は、電圧レギュレータ１１０への入力信号（Ｖ_ＤＤＩＮ）を制御し得る。比較された数が一致しない場合には、入力電圧Ｖ_ＤＤＩＮが調整され、例えば低下され、そして、電圧レギュレータ１１０の出力電圧（Ｖ_ＯＵＴ）に基づく発振器１２０の出力周波数が、カウンタ１５０によって再び測定され、比較器１６０にて基準電圧Ｖ_ＲＥＦと比較される。このプロセスが、カウンタ１４０、１５０の出力数が一致するまで繰り返される。

一致することは、或る範囲を含んでいてもよい。実際、発振器１２０及びカウンタ１４０、１５０は、一種のアナログ−デジタル変換（analog-to-digital conversion，ＡＤＣ）を行う。ＡＤＣの一部は、連続範囲Ｘがそれより低い範囲Ｙ内の数の組にマッピングされるような量子化であり、典型的にビットにおけるものである量子化誤差（分解能）は、設計及びその仕様に依存する。例えば、８ビット設計は１００ｍＶの分解能を提供し、１６ビット設計は１０ｍＶの分解能を提供し得る。比較器１６０の入力はデジタルであるので、それはｎビット数を比較する。換言すれば、比較器１６０の“一致”は、発振器１２０及びカウンタ１４０、１５０の分解能に依存し得る。従って、一致（そしてそれ故に合格）は、測定されたＶ_ＯＵＴが基準電圧Ｖ_ＲＥＦの２００ｍＶ範囲又は５００ｍＶ範囲の中にあることを意味し得る。あるいは、一致は、測定されたＶ_ＯＵＴがその基準電圧の２０ｍＶ範囲又は５０ｍＶ範囲の中にあることを意味し得る。

回路１００の様々な要素（電圧レギュレータ１１０、発振器１２０、カウンタ１４０、１５０など）は、導電ライン又はバスシステムを介して接続され得る。これらの要素は、一部の実施形態において、介在要素なしで互いに直接的に接続されてもよい。

電圧レギュレータ１１０は、低ドロップアウト線形レギュレータ（low dropout linear regulator，ＬＤＯ）又は標準的な線形レギュレータとし得る。他の実施形態において、電圧レギュレータ１１０はその他のレギュレータを有する。ＬＤＯは、より高い電圧入力から給電される出力電圧をレギュレートし得る。ＬＤＯは、レギュレーションを維持するために最小限の電圧がレギュレータにかかることを必要とし得る。

発振器１２０はリング発振器とし得る。他の実施形態において、発振器はＲＣ発振器又はＬＣ発振器を有する。リング発振器１２０の一実施形態を図２に示す。リング発振器１２０は多段リング発振器とし得る。リング発振器１２０は、正帰還を持つ閉ループを形成するように直列に接続された奇数個のインバータを有する。一部の実施形態において、リング発振器１２０は、第１のインバータ２０２、第２のインバータ２０４、及び第３のインバータ２０６を含む３つのステージを有し得る。全てのインバータ２０２−２０６が、電源電圧Ｖ_ＤＤを供給され、あるいは実装として、Ｖ_ＲＥＦ又はＶ_ＯＵＴを供給される。第１のインバータ２０２の出力端子が第２のインバータ２０４の入力端子に接続され、第２のインバータ２０４の出力端子が第３のインバータ２０６の入力端子に接続される。最後のインバータ２０６の出力信号が第１のインバータ２０２にフィードバックされる。

リング発振器１２０に電力が印加されるとき、第３のインバータ２０６の出力端子が、例えばクロック信号ＣＬＫなどの周波数信号を提供する。信号ＣＬＫの発振周波数は電源電圧ＶＤＤに依存する。図３は、発振器１２０の出力端子にて提供される例示的なクロック信号ＣＬＫを示している。クロック信号は、例えば正弦波信号などの、その他の周期的又は反復的な信号を有していてもよい。一部の実施形態において、リング発振器１２０は、ＮＡＮＤ又はＮＯＲ素子を有する。

カウンタ１４０、１５０はデジタル周波数カウンタとし得る。他の実施形態において、カウンタ１４０、１５０は、アナログカウンタ、タイマ、又は反復する信号部分をカウントするその他のデバイスであってもよい。図４は、デジタル周波数カウンタの一実施形態を示している。デジタル周波数カウンタ１４０、１５０は、発振器の出力周波数をカウントする。カウンタ値は直接的に、発振器の周波数出力に対応する。

デジタル周波数カウンタは、（連続的な）信号のゼロ交差をカウントするという原理に基づき得る。それに代わる実施形態では、他の原理を使用して連続的又は周期的な信号をカウントしてもよい（例えば周波数など）。デジタル周波数カウンタは、ミキサ、内部で又は外部から提供される局部発振器周波数、１つ又は複数の乗算器、及びデジタルカウンタを有し得る。図４のカウンタは、３つの入力端子と１つの出力端子とを有している。これらの入力端子のうちの１つが、例えば発振器１２０などの発振器の出力信号を受け取る。その他の入力端子は、リセット及びスタート／ストップに使用され得る。出力端子は、例えばｎビット数などのデジタル数を提供し得る。

比較器１６０はｎビット比較器とし得る。例えば、ｎビット比較器は、デジタル周波数カウンタの出力同士を比較し、２つのカウンタの出力の値が同じである場合に“１”を出力し、２つの値が同じでない場合に“０”を出力する。コントローラ１０５は、関連電圧（電圧レギュレータ１１０の入力電圧（Ｖ_ＤＤＩＮ））をオンチップレジスタ又はメモリに記憶し得る。一部の実施形態において、この関連電圧は、テスタ上での観察のために、多重化デジタル信号ピンを介して、チップ（chip，ＩＣ）の外に引き出されることができる。

一部の実施形態において、制御回路１１５は、チップ（chip，ＩＣ）１００上の幾つかの電圧レギュレータ（例えばＬＤＯ）に動的に接続されることができる。従って、制御回路１１５は、幾つかのＬＤＯを制御することができる。例えば、第１の期間に（例えば、スイッチを介して）、第１の電圧ドメインに第１の電圧を供給する第１のＬＤＯが制御回路１１５に接続され、制御回路１１５が第１のＬＤＯの出力電圧を測定して比較する。その後、第２の期間に、第２の電圧ドメインに第２の電圧を供給する第２のＬＤＯが、当該第２のＬＤＯの出力電圧を測定して制御するために、例えば第２のスイッチを介して、制御回路１１５に接続される、等々である。制御回路１１５は、電圧レギュレータ１１０に関して上述したのと同様に、第２のＬＤＯの出力電圧及び基準電圧Ｖ _ＲＥＦをセレクタ１３０を介して発振器１２０に提供し、カウンタ１４０、１５０の出力を比較する。一部の実施形態において、制御回路１１５は、ソフトウェア、ハードウェア、又は部分的にソフトウェアとハードウェアとで実装されることができる。

制御回路１１５は、Ｉ／Ｏピンを有していなくてもよい。テスト信号を（Ｉ／Ｏピンを通して）チップから引き回し出すことなく、チップ（chip，ＩＣ）１００内で、電圧を検査又は制御することができる。

他の実施形態において、回路１１５は、アナログのオンチップ信号をテストするために使用されてもよい。例えば、オンチップＬＤＯ１１０をオンチップ電圧レギュレータ（on-chip voltage regulator，ＩＶＲ）又はオンチップスイッチモード電源（switch mode power supply；ＳＭＰＳ）に置き換えることによって、回路１１５を変更することができる。その回路１１５を用いて、例えばバンドギャップ基準電圧などの基準電圧又は電圧ドメインを測定又はテストし得る。このようなアーキテクチャは、テストコストが低減され、また、システムが単純化されるという利点を有する。

回路１００は、他のデバイス又は要素と一体化されて、ほんの数例を挙げるに、スマートフォン、モバイル装置、バッテリ駆動モバイル装置、バッテリ駆動ウェアラブル装置、ポータブル装置、又はワイヤレス装置の中のモジュール又はコンポーネントとして配置され得る。

図５は、例えば低ドロップアウト電圧レギュレータ（low dropout voltage regulator，ＬＤＯ）又はオンチップＬＤＯ（ＯＣＬＤＯ）などの電圧レギュレータの出力電圧を較正及びトリミングする方法５００を示している。このプロセスは、第１ステップ５０２にて、例えばリング発振器などの発振器を、セレクタ（例えば、マルチプレクサ、スイッチなど）を介して、電圧レギュレータの出力電圧（Ｖ_ＯＵＴ）に接続することによって開始する。例えば、スイッチＳ２が、発振器を電圧レギュレータの出力端子から切り離し、スイッチＳ１が、その発振器を、基準電圧（Ｖ_ＲＥＦ）を提供する基準端子に接続する。発振器が、基準電圧（Ｖ_ＲＥＦ）に基づいて出力周波数を生成する。次のステップ５０４にて、発振器の出力周波数が、例えば第１のデジタルカウンタなどの第１のカウンタによって測定される。第１のカウンタは、発振器の出力周波数の第１のカウント（例えば、ｎビットのデジタル数）を比較器に提供する。

次のステップ５０６にて、発振器が基準電圧端子から切り離されて電圧レギュレータの出力電圧端子に接続されるように、セレクタが切り換えられる。例えば、発振器が、スイッチＳ１によって基準電圧端子から切り離され、スイッチＳ２を介して電圧レギュレータの出力電圧端子に接続される。そして、発振器が、電圧レギュレータの出力電圧（Ｖ_ＯＵＴ）に基づいて動作して、第２の出力周波数を提供する。発振器の入力電圧（電圧レギュレータの出力電圧）が高いほど、発振器の出力周波数は高くなり、入力電圧が低いほど、発振器の出力周波数は低くなる。再び、今回は例えば第２のデジタルカウンタといった第２のカウンタによって、第２の出力周波数が測定される。これは、プロセスステップ５０８に示されている。測定された第２の出力周波数の第２のカウント（例えば、別のｎビットデジタル数）が比較器に提供される。

次に、判定ブロック５１０にて、比較器がこれら２つのカウントを比較する。第１のカウントが第２のカウントと同じであるとき、ステップ５１２にて、電圧レギュレータへの入力Ｖ_ＤＤＩＮが記録される。第１のカウントが第２のカウントと同じでないとき、ステップ５１４にて、入力電圧Ｖ_ＤＤＩＮが調整される（例えば、低下又は上昇される）。入力電圧Ｖ_ＤＤＩＮが調整（例えば低下など）されるとき、出力電圧Ｖ_ＯＵＴの発振器周波数が第２のカウンタによって再び測定され、第２のカウントが比較器に転送され、比較器が再び、第１のカウント（基準電圧Ｖ_ＲＥＦに基づく）を第２のカウント（電圧レギュレータの出力電圧Ｖ_ＯＵＴに基づく）と比較する。第１のカウントと第２のカウントとが一致するとき、入力電圧Ｖ_ＤＤＩＮが記録され、これらのカウントが一致しないとき、このプロセスが再び、これらの値が一致するまで、処理／判定ステップ５０８／５１０を介して反復的に繰り返される。

例示的な実施形態を参照して本発明を説明してきたが、この説明は限定的な意味で解釈されることを意図していない。この説明を参照することで、これら例示的な実施形態の様々な修正及び組み合わせ、並びに本発明の他の実施形態が当業者に明らかになる。故に、意図されることには、添付の請求項は、如何なるそのような変更又は実施形態をも包含するものである。

Claims

電源電圧を制御する方法であって、
発振器に基準電圧を提供することによって、第１の周期信号を提供することと、
前記発振器に電圧源の前記電源電圧（Ｖ_ＯＵＴ）を提供することによって、第２の周期信号を提供することと、
前記第１の周期信号の第１の周期数を測定することによって、第１のカウントを提供することと、
前記第２の周期信号の第２の周期数を測定することによって、第２のカウントを提供することと、
前記第１のカウントを前記第２のカウントと比較し、前記第１のカウントと前記第２のカウントとが一致しないときに前記電圧源の入力電圧を調整することと、
を有し、
前記電圧源は電圧レギュレータであり、
前記発振器に前記基準電圧を提供すること、及び前記発振器に電圧源の前記電源電圧を提供することは、前記電圧レギュレータと前記発振器との間に配置されたセレクタを介して行われ、第１の期間中に、前記基準電圧が前記発振器に提供され、前記電源電圧は前記発振器に提供されず、そして、第２の期間中に、前記電源電圧が前記発振器に提供され、前記基準電圧は前記発振器に提供されない、
方法。
前記第１のカウントと前記第２のカウントとが一致したときに前記電圧レギュレータの入力電圧を記憶すること、を更に有する請求項１に記載の方法。
前記電圧レギュレータの前記入力電圧を調整することは、前記入力電圧を低下させることを有する、請求項１に記載の方法。
前記電圧レギュレータは、オンチップ低ドロップアウト電圧レギュレータ（on-chip low dropout voltage regulator，ＯＣＬＤＯ）である、請求項１に記載の方法。
前記発振器はリング発振器である、請求項１に記載の方法。
前記発振器に更なる電圧源の更なる出力電圧を提供することによって、更なる第２の周期信号を提供することと、
前記更なる第２の周期信号の更なる第２の周期数を測定することによって、更なる第２のカウントを提供することと、
前記第１のカウントを前記更なる第２のカウントと比較することと、
を更に有する請求項１に記載の方法。
第１の入来信号から第１の周期信号を、及び第２の入来信号から第２の周期信号を提供するように構成された発振器と、
前記第１の周期信号の第１の周期数及び前記第２の周期信号の第２の周期数をカウントして、それぞれ、第１のカウント及び第２のカウントを提供するように構成されたカウンタと、
前記第１のカウントを前記第２のカウントと比較するように構成された比較器と、
入力信号を受け取って前記第２の入来信号を提供するように構成された電圧レギュレータであり、前記第２の入来信号は電圧出力信号であり、前記第１のカウントと前記第２のカウントとが一致しないときに前記入力信号が調整される、電圧レギュレータと、
前記電圧レギュレータと前記発振器との間に配置され、第１の期間中に、前記第１の入来信号を前記発振器に提供し、前記電圧出力信号を前記発振器に提供しない、そして、第２の期間中に、前記電圧出力信号を前記発振器に提供し、前記第１の入来信号を前記発振器に提供しない、ように構成された第１のセレクタと、
を有する回路。
前記第１の入来信号は基準信号（Ｖ_ＲＥＦ）である、請求項７に記載の回路。
前記第１の周期信号を第１のカウンタに提供し、前記第２の周期信号を第２のカウンタに提供するための第２のセレクタ、を更に有する請求項７に記載の回路。
当該回路は更に、前記比較器に接続されたコントローラを有し、該コントローラは、前記第１のカウントと前記第２のカウントとが一致しないときに前記入力信号を調整し、該コントローラは、前記第１のカウントと前記第２のカウントとが一致するときに前記入力信号を記憶する、請求項７に記載の回路。
チップであって、
第１の処理ユニットと、
出力電圧を前記第１の処理ユニットに提供する第１のオンチップ低ドロップアウト電圧レギュレータ（on-chip low dropout voltage regulator，ＯＣＬＤＯ）と、
前記第１の処理ユニット及び前記第１のＯＣＬＤＯに電気的に接続された電圧制御回路であり、前記第１のＯＣＬＤＯの前記出力電圧を制御するように構成された電圧制御回路と、
を有し、
当該チップは、前記ＯＣＬＤＯの前記出力電圧を当該チップから引き回し出すためのピンを有さず、
前記電圧制御回路は、リング発振器と、デジタルカウンタと、比較器とを有し、前記リング発振器は、基準信号に基づく第１の周期信号と、前記第１のＯＣＬＤＯの前記出力電圧に基づく第２の周期信号とを提供するように構成され、第１のデジタルカウンタが、前記第１の周期信号に基づいて第１のデジタル信号を提供するように構成され、第２のデジタルカウンタが、前記第２の周期信号に基づいて第２のデジタル信号を提供するように構成され、前記比較器は、前記第１のデジタル信号を前記第２のデジタル信号と比較するように構成され、
前記第１のデジタル信号と前記第２のデジタル信号とが一致しないときに前記ＯＣＬＤＯへの入力信号が調整され、
前記電圧制御回路は更に、前記第１のＯＣＬＤＯと前記リング発振器との間に配置された第１のセレクタを有し、該第１のセレクタは、第１の期間中に、前記基準信号を前記リング発振器に提供し、前記第１のＯＣＬＤＯの前記出力電圧を前記リング発振器に提供しない、そして、第２の期間中に、前記第１のＯＣＬＤＯの前記出力電圧を前記リング発振器に提供し、前記基準信号を前記リング発振器に提供しない、ように構成される、
チップ。
第２の処理ユニットと、
第２の出力電圧を前記第２の処理ユニットに提供する第２のオンチップ低ドロップアウト電圧レギュレータ（on-chip low dropout voltage regulator，ＯＣＬＤＯ）と、
第２のセレクタであり、前記電圧制御回路が、前記第１の処理ユニットと前記第１のＯＣＬＤＯとに、又は前記第２の処理ユニットと前記第２のＯＣＬＤＯとに、選択的に電気接続され、前記電圧制御回路が、前記第１のＯＣＬＤＯの前記出力電圧、又は前記第２のＯＣＬＤＯの前記第２の出力電圧を制御するように構成される、第２のセレクタと、
を更に有する請求項１１に記載のチップ。