JP2013004154A - 半導体集積回路 - Google Patents

Abstract

【課題】不揮発性メモリマクロ等の高電圧動作回路は、供給電圧及び電流により、その特性が変化する。そのため、供給電流も保証した状態で高電圧生成回路の高電圧出力テストが必要である。しかし、高電圧出力回路が出力する電圧を分圧すると、分圧用の抵抗等によって、電流供給が保証できないという問題が起きる。そのため、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、望まれる。
【解決手段】半導体集積回路は、内部回路の測定テストが可能な半導体集積回路であって、半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、高電圧により動作する高電圧動作回路と、高電圧を分圧した第１の分圧電圧を外部端子に出力する分圧器と、高電圧生成回路、高電圧動作回路及び分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、を備えている。
【選択図】図１

Description

本発明は、半導体集積回路に関する。特に、高電圧生成回路を含む半導体集積回路に関する。

不揮発性半導体記憶装置は、電源が供給されていなくても情報を保持することができるため、パラメータの保持等を目的として広く使用されている。不揮発性半導体記憶装置には、データの書き込み時に高電圧を必要とするものがある。また、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として用いられる半導体集積回路は、このような不揮発性半導体記憶装置を不揮発性メモリマクロとして備えていることも多い。即ち、半導体集積回路には、動作電圧よりも高い電圧を必要とする回路（高電圧動作回路）が含まれる場合がある。従って、そのような不揮発性メモリマクロ等の高電圧動作回路を備える半導体集積回路では、内部で高電圧を生成する回路が必要になる。

ここで、半導体集積回路の内部で生成した電圧及び電流が高電圧動作回路の特性に影響を与える場合がある。従って、高電圧動作回路に対して供給する電圧が設計値どおりの電圧レベルであることに加え、十分な電流が供給されていることを確認することが必要になる。

即ち、高電圧生成回路の出力する電圧レベルだけではなく、電流供給能力を保証するテストが必要になる。しかし、高電圧での測定テストは、測定テストに用いるテスターにより制限を受ける。プローブの耐圧を超えた電圧は測定できないためである。ここで、高耐圧のプローブを備えたテスターにより測定テストを実施することも考えられるが、高価なテスターを多数揃えて測定テストを実施することは、コストの面から妥当ではない。

その結果、小数のテスターを使用して測定テストを実施することになる。そのため、低電圧の測定テストと比較して、並列に測定できる半導体集積回路の数が低下するという問題が起きる。

ここで、特許文献１において、高電圧生成回路で昇圧された内部電圧を、抵抗分割によって分圧し、低耐圧のプローブで各電源電圧レベルを測定する技術が開示されている。

特開２００６−２９４１２３号公報

なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。

特許文献１で開示された測定テストは、内部で生成される高電圧をテスター仕様の制限を回避したレベルまで分圧すると共に、電圧モニター端子に出力し、低電圧測定を実現している。しかし、特許文献１で開示された技術には、高電圧出力時における電流供給能力を保証しつつ、高電圧生成回路が出力する高電圧レベルをテストすることができないという問題がある。測定するモニター電圧に負荷電流を印加すると、分圧用の抵抗やスイッチのオン抵抗の影響を受け、高電圧生成回路が供給する電流が変動するためである。

従って、高電圧生成回路の出力する電圧レベルの測定は可能であっても、高電圧を出力している際の電流供給能力まで保証したテストを実施できない。上述のとおり、不揮発性メモリマクロ等の高電圧動作回路は、供給電圧及び電流により特性が変化することがあり、電流供給能力を保証した状態での高電圧生成回路の高電圧出力テストが必要である。

以上のとおり、高電圧生成回路を含む半導体集積回路の測定テストには、解決すべき問題点が存在する。そのため、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、望まれる。

本発明の第１の視点によれば、内部回路の測定テストが可能な半導体集積回路であって、前記半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、前記高電圧により動作する高電圧動作回路と、前記高電圧を分圧した第１の分圧電圧を外部端子に出力する分圧器と、前記高電圧生成回路、前記高電圧動作回路及び前記分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、を備える半導体集積回路が提供される。

本発明によれば、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、提供される。

本発明の一実施形態の概要を説明するための図である。 本発明の第１の実施形態に係る半導体集積回路１の内部構成の一例を示す図である。 図２に示す、高電圧生成回路１０、電圧モニター回路３０及びリファレンス電流回路４０の回路構成の一例を示す図である。 第１の実施形態に係る半導体集積回路１の状態の一例を示す真理値表である。 第１の実施形態に係る半導体集積回路１の動作の一例を示すタイミングチャートである。 本発明の第２の実施形態に係る半導体集積回路１ａの内部構成の一例を示す図である。 図６に示す、高電圧生成回路１０、電圧モニター回路３０及びリファレンス電流回路４０ａの回路構成の一例を示す図である。 第２の実施形態に係る半導体集積回路１ａの状態の一例を示す真理値表である。 スイッチ制御信号５０１〜５０３とスイッチ回路４７〜４９の状態の関係の一例を示す真理値表である。 第２の実施形態に係る半導体集積回路１ａの動作の一例を示すタイミングチャートである。

初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。

上述のように、不揮発性メモリマクロ等の高電圧動作回路は、供給電圧及び電流により、その特性が変化する。そのため、供給電流も保証した状態で高電圧生成回路の高電圧出力テストが必要である。しかし、高電圧生成回路が出力する電圧がプローブの耐圧を超える場合も多く、このような高電圧生成回路を備えた半導体集積回路の測定テストが効率よく行うことができないという問題がある。一方、このような問題を回避するため、高電圧出力回路が出力する電圧を分圧すると、分圧用の抵抗等によって、電流供給が保証できないという別の問題が起きる。そのため、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、望まれる。

そこで、一例として図１に示す半導体集積回路を提供する。図１に示す半導体集積回路は、内部回路の測定テストが可能な半導体集積回路であって、半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、高電圧により動作する高電圧動作回路と、高電圧を分圧した第１の分圧電圧を外部端子に出力する分圧器と、高電圧生成回路、高電圧動作回路及び分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、を備えている。

図１の半導体集積回路の測定テスト時には、高電圧生成回路から不揮発性メモリマクロ等の高電圧動作回路に電圧が出力される。この高電圧生成回路が出力する電圧は、半導体集積回路の動作電圧よりも高く、低耐圧の測定プローブを用いた測定を可能にするため、分圧器によって低電圧（第１の分圧電圧）を作り出す。しかし、このような分圧を行うと、高電圧動作回路に供給する電流が保証できないため、リファレンス電流回路から負荷電流を印加する。より具体的には、リファレンス電流回路にカレントミラー回路等の電流生成回路を含ませることで、接続ノードにおける電流供給を保証する（分圧器等の負荷によらず一定の負荷電流を流す）。

［第１の実施形態］
次に、本発明の第１の実施形態について、図面を用いてより詳細に説明する。

図２は、本実施形態に係る半導体集積回路１の内部構成の一例を示す図である。半導体集積回路１は、高電圧生成回路１０と、不揮発性メモリマクロ２０と、電圧モニター回路３０と、リファレンス電流回路４０から構成されている。

高電圧生成回路１０は、不揮発性メモリマクロ２０及び電圧モニター回路３０に対して高電圧信号１０１を出力する回路である。高電圧生成回路１０は、不揮発性メモリマクロ２０から出力される昇圧制御信号２０４と、オシレータ制御信号２０５と、リミッタ制御信号２０６と、基準電圧制御信号２０７と、電圧モニター回路３０から出力される分圧器出力信号３０４と、を受け付ける。

不揮発性メモリマクロ２０は、メモリアレイ及びコントローラーを搭載しているハードウェアマクロである。不揮発性メモリマクロ２０は、高電圧生成回路１０が出力する高電圧信号１０１を受け付ける。不揮発性メモリマクロ２０は、昇圧制御信号２０４と、オシレータ制御信号２０５と、リミッタ制御信号２０６と、基準電圧制御信号２０７と、スイッチ制御信号２０１〜２０３と、リファレンス電流制御信号２０８と、を生成・制御する制御回路を備えている。

電圧モニター回路３０は、高電圧信号１０１と、リファレンス電流回路４０が出力する負荷電流印加信号３０１と、スイッチ制御信号２０１〜２０３を受け付ける。電圧モニター回路３０は、外部出力信号３０２と、分圧器出力信号３０４を出力する。

リファレンス電流回路４０は、リファレンス電流制御信号２０８を受け付け、負荷電流印加信号３０１を出力する。

図３は、高電圧生成回路１０、電圧モニター回路３０及びリファレンス電流回路４０の回路構成の一例を示す図である。

高電圧生成回路１０は、昇圧回路１１と、オシレータ回路１２と、基準電圧生成回路１３と、リミッタ回路１４から構成されている。

昇圧回路１１は、オシレータ回路１２が出力する昇圧用発振信号１０２と、昇圧制御信号２０４と、を受け付ける。昇圧回路１１は、高電圧信号１０１を出力する。

オシレータ回路１２は、オシレータ制御信号２０５と、リミッタ回路１４が出力するリミッタ信号１０４と、を受け付ける。オシレータ回路１２は、昇圧用発振信号１０２を出力する。

基準電圧生成回路１３は、基準電圧制御信号２０７を受け付け、基準電圧１０３を出力する。

リミッタ回路１４は、電圧モニター回路３０が出力する分圧器出力信号３０４と、基準電圧１０３と、リミッタ制御信号２０６と、を受け付ける。リミッタ回路１４は、リミッタ信号１０４を出力する。

リファレンス電流回路４０は、リファレンス電流生成回路４１とＮチャンネル型ＭＯＳトランジスタ４２及び４３から構成されている。

リファレンス電流生成回路４１は、リファレンス電流制御信号２０８を受け付け、リファレンス電流信号４０１を出力する。Ｎチャンネル型ＭＯＳトランジスタ４２は、リファレンス電流信号４０１をドレイン端子及びゲート端子で受け付ける。Ｎチャンネル型ＭＯＳトランジスタ４２のソース端子は、接地電圧ＧＮＤに接続する。Ｎチャンネル型ＭＯＳトランジスタ４３は、ゲート端子でリファレンス電流信号４０１を受け付ける。Ｎチャンネル型ＭＯＳトランジスタ４３のソース端子は接地電圧ＧＮＤに接続され、ドレイン端子は電圧モニター回路３０内部ノードに接続される。

Ｎチャンネル型ＭＯＳトランジスタ４２及び４３は、リファレンス電流信号４０１に基づくカレントミラー回路を構成する。

電圧モニター回路３０は、スイッチ回路３１〜３３と、分圧器３４から構成される。ここで、スイッチ回路３１の出力ノードとスイッチ回路３２の入力ノード間をノードＳ１とする。Ｎチャンネル型ＭＯＳトランジスタ４３のドレイン端子が接続される内部ノードがノードＳ１であり、図１の接続ノードに相当する。

スイッチ回路３１は、スイッチ制御信号２０１に基づいて、入力ノードで受け付けた信号をノードＳ１に出力するか否かを決定する。なお、ノードＳ１に出力された高電圧信号１０１を負荷電流印加信号３０１と定める。

スイッチ回路３２は、スイッチ制御信号２０２に基づいて、負荷電流印加信号３０１をテスト用入出力端子３２２に出力するか否か決定する。

スイッチ回路３３は、スイッチ制御信号２０３に基づいて、分圧器出力信号３０３をテスト用入出力端子３２２に出力するか否か決定する。ここで、スイッチ回路３２又は３３が出力する信号を外部出力信号３０２と定める。

分圧器３４は、スイッチ回路３１及び３２（ノードＳ１）と接地電圧ＧＮＤ間に接続される。分圧器３４は、分圧器出力信号３０３及び３０４を出力する。

次に、半導体集積回路１の動作について説明する。

図４は、本実施形態に係る半導体集積回路１の状態の一例を示す真理値表である。図４においては、Ｈレベルの際に電源電圧が印加されていることを示し、ＬレベルはＧＮＤ電位が印加されていることを示す。

スイッチ回路３１〜３３は、それぞれスイッチ制御信号２０１〜２０３がＨレベルの際にオン（導通）し、Ｌレベルの際にオフする。

リファレンス電流生成回路４１は、リファレンス電流制御信号２０８がＨレベルの際に負荷電流印加信号３０１に負荷電流１０ｕＡを印加する。なお、以降の説明において、リファレンス電流生成回路４１が負荷電流を印加している状態を活性化状態と呼ぶ。一方、リファレンス電流制御信号２０８が、Ｌレベルの際は非活性化状態と呼ぶ。非活性化状態時の負荷電流は０Ａである。

また、半導体集積回路１の動作状態を以下のように定める。半導体集積回路１の初期状態を状態Ａ、高電圧生成状態を状態Ｂ、高電圧モニター状態を状態Ｃ、負荷電流印加高電圧モニター状態を状態Ｄ、負荷電圧印加高電圧分圧モニター状態を状態Ｅとする。

初期状態（状態Ａ）は、半導体集積回路１に対して電源を投入した直後の状態である。

高電圧生成状態（状態Ｂ）とは、高電圧生成回路１０から不揮発性メモリマクロに対して高電圧信号１０１を出力しつつ、半導体集積回路１が通常動作している状態である。高電圧生成状態（状態Ｂ）は、半導体集積回路１のテスト状態ではない。

高電圧モニター状態（状態Ｃ）は、高電圧生成回路１０から不揮発性メモリマクロ２０に対して高電圧信号１０１を出力しているが、リファレンス電流生成回路４１から負荷電流印加信号３０１に負荷電流を印加しない状態である。

負荷電流印加高電圧モニター状態（状態Ｄ）は、高電圧生成回路１０から不揮発性メモリマクロ２０に対して高電圧信号１０１を出力しつつ、リファレンス電流生成回路４１から負荷電流印加信号３０１に負荷電流を印加する状態である。負荷電流印加高電圧モニター状態（状態Ｄ）では、テスト用入出力端子３２２から観測する電圧については分圧をしない（高電圧で出力）。

負荷電圧印加高電圧分圧モニター状態（状態Ｅ）は、負荷電流印加高電圧モニター状態（状態Ｄ）に加え、テスト用入出力端子３２２から観測する電圧を分圧する状態である。

状態Ｃ〜Ｅが半導体集積回路１をテストする際に遷移可能な状態といえる。また、これらの状態Ｃ〜Ｅは、テストの内容に応じて不揮発性メモリマクロ２０によって適宜切り替えられる。

各状態において、テスト用入出力端子３２２は状態ＡのときはＨｉ−ｚ、状態ＢのときはＨｉ−ｚ、状態Ｃのときは１２．５Ｖが出力され、状態Ｄのときは１２Ｖが出力され、状態Ｅのときは６Ｖが出力されるものとする。

図５は、本実施形態に係る半導体集積回路１の動作の一例を示すタイミングチャートである。図５は、図４の状態遷移に対応している。

図５の説明においては、半導体集積回路１の電源電圧は３Ｖ、昇圧回路１１が出力する高電圧信号１０１は１２．５Ｖとする。

さらに、基準電圧生成回路１３が出力する基準電圧１０３は１Ｖ、負荷電流印加信号３０１が１２．５Ｖの際の分圧器３４を介して出力される分圧器出力信号３０４は１Ｖ、分圧器出力信号３０３は６．２５Ｖ、にそれぞれ設定されるものとする。なお、分圧器出力信号３０３の設定電圧は、テストに使用するテスター（プローブ）の仕様に適合する電圧に設定することが望ましい。

半導体集積回路１が初期状態（状態Ａ、時刻ｔ０）においては、不揮発性メモリマクロ２０から出力される昇圧制御信号２０４、スイッチ制御信号２０１〜２０３、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、リファレンス電流制御信号２０８、はそれぞれＬレベルになっている。さらに、昇圧回路１１から出力される高電圧信号１０１、オシレータ回路１２から出力される昇圧用発振信号１０２、リミッタ回路１４から出力されるリミッタ信号１０４、基準電圧生成回路１３から出力される基準電圧１０３、もそれぞれＬレベルになっている。

状態Ａにおける、リファレンス電流生成回路４１から出力されるリファレンス電流信号４０１は０Ａである。同時に、Ｎチャンネル型ＭＯＳトランジスタ４２に流れる電流も０Ａである。

スイッチ回路３１及び３２に接続されている負荷電流印加信号３０１、分圧器３４が出力する分圧器出力信号３０３及び３０４、テスト用入出力端子３２２、は全てハイインピーダンス状態（Ｈｉ−ｚ状態）であり、負荷電流は０Ａである。

半導体集積回路１の状態は時刻ｔ１において、状態Ｂに遷移する。

その際、昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、はそれぞれＨレベルとなる。基準電圧制御信号２０７がＨレベルになると、基準電圧生成回路１３から基準電圧１０３として１Ｖが出力される。また、スイッチ制御信号２０１がＨレベルになると、スイッチ回路３１がオンし、昇圧回路１１が出力する高電圧信号１０１と負荷電流印加信号３０１とは等しくなる。

分圧器出力信号３０３及び３０４は、負荷電流印加信号３０１を分圧した信号であり、負荷電流印加信号３０１が１２．５Ｖの際には、分圧器出力信号３０３が６．２５Ｖ、分圧器出力信号３０４が１Ｖ、とそれぞれ設定されている。

リミッタ制御信号２０６がＨレベルに設定されると、基準電圧１０３と分圧器出力信号３０４の比較が行われる。高電圧信号１０１が接続される負荷電流印加信号３０１は、昇圧開始前であるため０Ｖである。従って、基準電圧１０３の方が分圧器出力信号３０４より高く（基準電圧１０３＞分圧器出力信号３０４）、リミッタ回路１４によりリミッタ信号１０４はＨレベルに設定される。その際、オシレータ制御信号２０５がＨレベルになっていることから、リミッタ信号１０４がＨレベルに設定されると、オシレータ回路１２は昇圧用発振信号１０２をクロックパルスとして出力する。

さらに、昇圧制御信号２０４がＨレベルであって、昇圧用発振信号１０２としてクロックパルスが昇圧回路１１に入力されることから、昇圧回路１１は昇圧を開始し、高電圧信号１０１のレベルが上昇する。

その後、半導体集積回路１の状態は状態Ｃに遷移するものとする（時刻ｔ２）。

その際の、昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、スイッチ制御信号２０２、はそれぞれＨレベルである。スイッチ制御信号２０２がＨレベルであることからスイッチ回路３２がオンする。

また、昇圧回路１１が昇圧を継続し、高電圧信号１０１が１２．５Ｖに達すると、スイッチ回路３１を介して負荷電流印加信号３０１も１２．５Ｖに達する。すると、分圧器３４を介して分圧器出力信号３０３は６．２５Ｖ、分圧器出力信号３０４は１Ｖになる。分圧器出力信号３０４が１Ｖとなることで、リミッタ回路１４はリミッタ信号１０４をＬレベルに設定する。

その後、リミッタ信号１０４がＬレベルになり、オシレータ回路１２が昇圧用発振信号１０２をＬレベルに設定する（時刻ｔ３）。また、スイッチ制御信号２０２がＨレベルになることでスイッチ回路３２がオンし、テスト用入出力端子３２２から１２．５Ｖが出力される（外部での高電圧モニターが可能となる）。

その後、時刻ｔ４において、半導体集積回路１は状態Ｄに遷移するものとする。

状態Ｄでは、昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、スイッチ制御信号２０２、リファレンス電流制御信号２０８、はそれぞれＨレベルである。

リファレンス電流制御信号２０８がＨレベルになることで、リファレンス電流生成回路４１が活性化し、リファレンス電流信号４０１及びＮチャンネル型ＭＯＳトランジスタ４２に１０ｕＡの電流を流す。Ｎチャンネル型ＭＯＳトランジスタ４２に１０ｕＡの電流が流れると、カレントミラー効果により、Ｎチャンネル型ＭＯＳトランジスタ４３においても１０ｕＡの電流が流れ、負荷電流印加信号３０１に１０ｕＡの負荷電流が流れる。負荷電流印加信号３０１に１０ｕＡの負荷電流が流れることにより、高電圧生成回路１０が出力する電圧（高電圧信号１０１、負荷電流印加信号３０１）は僅かに低下し、１２Ｖとなる。

分圧器出力信号３０４は０．９６Ｖとなり、リミッタ回路１４はリミッタ信号１０４をＨレベルに設定する。その後、時刻ｔ５になると、リミッタ信号１０４がＨレベルであるため、オシレータ回路１２は昇圧発振信号１０２をクロックパルスとして出力する。状態Ｄでは、スイッチ回路３２はオンのため、テスト用入出力端子３２２を介して、負荷電流印加状態での高電圧を測定することが可能になる。

その後、時刻ｔ６において、半導体集積回路１は状態Ｅに遷移するものとする。

状態Ｅでは、リファレンス電流制御信号２０８はＨレベルであるため、リファレンス電流生成回路４１が活性化し、リファレンス電流信号４０１とＮチャンネル型ＭＯＳトランジスタ４２に１０ｕＡの電流を流す。Ｎチャンネル型ＭＯＳトランジスタ４２に１０ｕＡの電流が流れると、カレントミラー効果により、Ｎチャンネル型ＭＯＳトランジスタ４３においても１０ｕＡの電流が流れ、負荷電流印加信号３０１に１０ｕＡの負荷電流が流れる。負荷電流印加信号３０１に１０ｕＡの負荷電流が流れることにより、負荷電流印加信号３０１は１２Ｖとなる。

また、分圧器出力信号３０４は０．９６Ｖとなり、リミッタ回路１４はリミッタ信号１０４をＨレベルに設定する。昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、スイッチ制御信号２０３、はそれぞれＨレベルである。

さらに、スイッチ制御信号２０２はＬレベル、スイッチ制御信号２０３はＨレベルである。従って、スイッチ回路３２はオフ、スイッチ回路３３はオンになる。スイッチ回路３２がオフ、スイッチ回路３３はオンになることで、テスト用入出力端子３２２は分圧器出力信号３０３に接続される。

その結果、負荷電流印加信号３０１に負荷電流として１０ｕＡが印加された状態で、負荷電流印加信号３０１は電圧１２Ｖとなり、分圧器３４とスイッチ回路３３を介して、テスト用入出力端子３２２からは６Ｖが出力される。状態Ｅでは、テスト用入出力端子３２２により、負荷電流印加状態での高電圧を分圧して測定することが可能になる。

なお、半導体集積回路の状態遷移は、状態Ａから状態Ｂの後は、状態Ｃ、状態Ｄ、状態Ｅ、いずれの状態に対しても任意に遷移可能である。

以上のように、本実施形態に係る半導体集積回路１を用いることで、不揮発性メモリマクロ２０の特性に影響を与える高電圧レベル時の電流供給能力を保証したテストが実施できる。昇圧回路１１によって高電圧信号１０１として１２．５Ｖが生成された時、不揮発性メモリマクロ２０から出力されるリファレンス電流制御信号２０８がＨレベルになる。すると、リファレンス電流生成回路４１が活性化し、リファレンス電流信号４０１とＮチャンネル型ＭＯＳトランジスタ４２に１０ｕＡの電流を流す。Ｎチャンネル型ＭＯＳトランジスタ４２に１０ｕＡの電流が流れると、カレントミラー効果により、Ｎチャンネル型ＭＯＳトランジスタ４３に１０ｕＡの電流を流し、負荷電流印加信号３０１として１０ｕＡの負荷電流を流す。

さらに、不揮発性メモリマクロ２０から出力されるスイッチ制御信号２０２がＬレベル、スイッチ制御信号２０３がＨレベルになることで、スイッチ回路３２はオフ、スイッチ回路３３はオンになる。スイッチ回路３２がオフ、スイッチ回路３３がオンになることで、テスト用入出力端子３２２に分圧器出力信号３０３が接続される。その結果、負荷電流印加信号３０１として１０ｕＡの負荷電流が印加された状態で、分圧器３４とスイッチ回路３３を介し、テスト用入出力端子３２２から分圧された電圧６Ｖが出力される。

即ち、高電圧生成回路１０の電流供給能力を保証しつつ、高電圧生成回路１０が出力する高電圧信号１０１を分圧した電圧を測定することができる。さらに、複数のスイッチ回路を使用することで、負荷電流を印加しながら高電圧を出力する動作モードや、分圧レベルを出力する動作モードを提供することができる。

［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。

図６は、本実施形態に係る半導体集積回路１ａの内部構成の一例を示す図である。図６において図２と同一構成要素には、同一の符号を表し、その説明を省略する。

半導体集積回路１ａと半導体集積回路１の相違点は、リファレンス電流回路４０をリファレンス電流回路４０ａとし、リファレンス電流回路４０ａはスイッチ制御信号５０１〜５０３を受け付ける点である。

図７は、半導体集積回路１ａの高電圧生成回路１０と、リファレンス電流回路４０ａと、電圧モニター回路３０の回路構成の一例を示す図である。

リファレンス電流回路４０ａは、不揮発性メモリマクロ２０が出力するリファレンス電流制御信号２０８ａと、スイッチ制御信号５０１〜５０３を受け付ける。リファレンス電流回路４０ａは、負荷電流印加信号３０１ａを出力とする。なお、負荷電流印加信号３０１ａは第１の実施形態に係る半導体集積回路１の負荷電流印加信号３０１と同様の接続のため接続に関する説明は省略する。

リファレンス電流回路４０ａは、リファレンス電流制御信号２０８ａと、スイッチ制御信号５０１〜５０３と、を受け付ける。

リファレンス電流生成回路４１ａは、リファレンス電流制御信号２０８ａを受け付け、リファレンス電流信号４０１ａを出力する。Ｎチャンネル型ＭＯＳトランジスタ４２ａのドレイン端子とゲート端子によりリファレンス電流信号４０１ａを受け付ける。Ｎチャンネル型ＭＯＳトランジスタ４２ａのソース端子は接地電圧ＧＮＤに接続されている。また、Ｎチャンネル型ＭＯＳトランジスタ４４〜４６の各ゲート端子は、リファレンス電流信号４０１ａを受け付ける。Ｎチャンネル型ＭＯＳトランジスタ４４〜４６の各ソース端子は、接地電圧ＧＮＤに接続されている。さらに、Ｎチャンネル型ＭＯＳトランジスタ４４〜４６の各ドレイン端子は、スイッチ回路４７〜４９を介し、それぞれ負荷電流印加信号３０１ａに接続されている。Ｎチャンネル型ＭＯＳトランジスタ４２ａと、Ｎチャンネル型ＭＯＳトランジスタ４４〜４６によりカレントミラー回路を構成する。

次に、半導体集積回路１ａの動作について説明する。

図８は、本実施形態に係る半導体集積回路１ａの状態の一例を示す真理値表である。第１の実施形態に係る半導体集積回路１の真理値表（図４）と図８に示す真理値表の相違点は、リファレンス電流生成回路４１ａがリファレンス電流制御信号２０８ａとしてＨレベルを受け付けた場合に、負荷電流印加信号３０１ａに対して任意の負荷電流を印加することが可能となった点である。

リファレンス電流制御信号２０８ａが、Ｌレベルの際には、リファレンス電流生成回路４１ａは非活性化状態であり、負荷電流印加信号３０１ａは０Ａである。

図９は、スイッチ制御信号５０１〜５０３とスイッチ回路４７〜４９の状態の関係の一例を示す真理値表である。不揮発性メモリマクロ２０が出力するスイッチ制御信号５０１〜５０３がＨレベルの場合に、スイッチ回路４７〜４９は、それぞれオンとなる。

Ｎチャンネル型ＭＯＳトランジスタ４４〜４６は、対応する各スイッチ回路４７〜４９がオン、かつ、リファレンス電流生成回路４１ａが活性化している場合に動作する。上記の条件以外では、Ｎチャンネル型ＭＯＳトランジスタ４４〜４６の動作は停止する。

スイッチ制御信号５０１〜５０３が、それぞれＨレベル、Ｌレベル、Ｌレベルの場合に、負荷電流印加信号３０１ａの負荷電流は１０ｕＡ、負荷電流印加信号３０１ａの電圧は１２Ｖになる。

スイッチ制御信号５０１〜５０３が、それぞれＨレベル、Ｈレベル、Ｌレベルの場合に、負荷電流印加信号３０１ａの負荷電流は２０ｕＡ、負荷電流印加信号３０１ａの電圧は１１．５Ｖになる。

スイッチ制御信号５０１〜５０３が全てＨレベルの場合に、負荷電流印加信号３０１ａの負荷電流は３０ｕＡ、負荷電流印加信号３０１ａの電圧は１１Ｖになる。

また、本実施形態に係る半導体集積回路１ａの動作状態を以下のように定める。半導体集積回路１ａの初期状態は状態Ａ１、高電圧生成状態は状態Ｂ１、高電圧モニター状態は状態Ｃ１、負荷電流印加高電圧モニター状態は状態Ｄ１、負荷電圧印加高電圧分圧モニター状態は状態Ｅ１、と定める。

各動作状態におけるテスト用入出力端子３２２から出力されるレベルは、状態Ａ１及びＢ１の場合はＨｉ−ｚ、状態Ｃ１の場合は１２．５Ｖ、状態Ｅ１のときは５．５Ｖ、である。さらに、状態Ｄ１、かつ、負荷電流値が３０ｕＡに設定された場合には、１１Ｖが出力される。

図１０は、本実施形態に係る半導体集積回路１ａの動作の一例を示すタイミングチャートである。図１０は、図８の状態遷移に対応している。

図１０の説明においては、半導体集積回路１ａの電源電圧は３Ｖ、昇圧回路１１が出力する高電圧信号１０１を１２．５Ｖとする。さらに、基準電圧生成回路１３が出力する基準電圧１０３は１Ｖ、分圧器出力信号３０３は６．２５Ｖ、分圧器出力信号３０４は１Ｖ、にそれぞれ設定されるものとする。

半導体集積回路１ａの初期状態（状態Ａ１、時刻ｔ１０）においては、不揮発性メモリマクロ２０から出力される昇圧制御信号２０４、スイッチ制御信号２０１〜２０３、スイッチ制御信号５０１〜５０３、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、リファレンス電流制御信号２０８ａ、はそれぞれＬレベルになっている。さらに、昇圧回路１１から出力される高電圧信号１０１、オシレータ回路１２から出力される昇圧用発振信号１０２、リミッタ回路１４から出力されるリミッタ信号１０４、基準電圧生成回路１３から出力される基準電圧１０３、リファレンス電流生成回路４１ａから出力されるリファレンス電流信号４０１ａ、もＬレベルになっている。

スイッチ回路３１及び３２に接続されている負荷電流印加信号３０１ａ、分圧器３４が出力する分圧器出力信号３０３及び３０４、テスト用入出力端子３２２、は全てハイインピーダンス状態（Ｈｉ−ｚ状態）であり、負荷電流印加信号３０１ａに流れる負荷電流は０Ａである。

半導体集積回路１ａの状態は時刻ｔ１１において、状態Ｂ１に遷移するものとする。

その際、昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、はそれぞれＨレベルとなる。基準電圧制御信号２０７がＨレベルになると、基準電圧生成回路１３により、基準電圧１０３は１Ｖとなる。また、スイッチ制御信号２０１がＨレベルになると、スイッチ回路３１がオンし、昇圧回路１１が出力する高電圧信号１０１と負荷電流印加信号３０１ａは等しくなる。

分圧器出力信号３０３及び３０４は、負荷電流印加信号３０１ａを分圧した信号であり、負荷電流印加信号３０１ａが１２．５Ｖの際には、分圧器出力信号３０３が６．２５Ｖ、分圧器出力信号３０４が１Ｖ、とそれぞれ設定されている。

リミッタ制御信号２０６がＨレベルに設定されると、基準電圧１０３と分圧器出力信号３０４の比較が行われる。

負荷電流印加信号３０１ａは、昇圧開始前であるため０Ｖである。従って、基準電圧１０３の方が分圧器出力信号３０４より高く（基準電圧１０３＞分圧器出力信号３０４）、リミッタ回路１４によりリミッタ信号１０４がＨレベルに設定される。

なお、リミッタ制御信号２０６がＨレベルであって、かつ、基準電圧１０３の方が分圧器出力信号３０４より高い場合に、リミッタ信号１０４はＨレベルに設定される。その際に、オシレータ制御信号２０５がＨレベルになっていることから、オシレータ回路１２は昇圧用発振信号１０２をクロックパルスとして出力する。

また、昇圧制御信号２０４がＨレベルであって、昇圧用発振信号１０２としてクロックパルスが昇圧回路１１に入力されることから、昇圧回路１１は昇圧を開始し、高電圧信号１０１のレベルが上昇する。

その後、時刻ｔ１２において、半導体集積回路１ａの状態は状態Ｃ１に遷移するものとする。

状態Ｃ１では、昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、スイッチ制御信号２０２、はそれぞれＨレベルである。

スイッチ制御信号２０２がＨレベルであることからスイッチ回路３２がオンする。昇圧回路１１が昇圧を継続し、高電圧信号１０１が１２．５Ｖに達すると、スイッチ回路３１を介して負荷電流印加信号３０１ａも１２．５Ｖに達する。すると、分圧器３４を介して分圧器出力信号３０３は６．２５Ｖ、分圧器出力信号３０４は１Ｖになる。分圧器出力信号３０４が１Ｖとなることでリミッタ回路１４により、リミッタ信号１０４はＬレベルに設定される。

その後、リミッタ信号１０４がＬレベルになり、オシレータ回路１２が昇圧用発振信号１０２をＬレベルに設定する（時刻ｔ１３）。また、スイッチ制御信号２０２がＨレベルになることでスイッチ回路３２がオンし、テスト用入出力端子３２２から１２．５Ｖが出力される（外部での高電圧モニターが可能となる）。

その後、時刻ｔ１４において、半導体集積回路１ａは状態Ｄ１に遷移するものとする。

状態Ｄ１では、昇圧制御信号２０４、スイッチ制御信号２０１、オシレータ制御信号２０５、リミッタ制御信号２０６、基準電圧制御信号２０７、スイッチ制御信号２０２、リファレンス電流制御信号２０８ａ、はそれぞれＨレベルである。

リファレンス電流制御信号２０８ａがＨレベルになることで、リファレンス電流生成回路４１ａが活性化し、リファレンス電流信号４０１ａ及びＮチャンネル型ＭＯＳトランジスタ４２ａに１０ｕＡの電流を流す。

ここで、負荷電流値を３０ｕＡ印加に設定している場合のスイッチ制御信号５０１〜５０３は全てＨレベルであり、スイッチ４７〜４９は全てオンする。Ｎチャンネル型ＭＯＳトランジスタ４２ａに１０ｕＡの電流が流れると、カレントミラー効果により、Ｎチャンネル型ＭＯＳトランジスタ４４〜４６においても、それぞれ１０ｕＡの電流が流れ、負荷電流印加信号３０１ａに合計３０ｕＡの負荷電流が流れる。負荷電流印加信号３０１ａに３０ｕＡの負荷電流が流れることにより、負荷電流印加信号３０１ａは１１Ｖとなる。

また、分圧器出力信号３０４は０．８８Ｖになり、リミッタ回路１４はリミッタ信号１０４をＨレベルに設定する。リミッタ信号１０４はＨレベルに設定されることで、オシレータ回路１２は昇圧用発振信号１０２をクロックパルスとして出力する（時刻ｔ１５）。

その後、時刻ｔ１６において、半導体集積回路１ａは状態Ｅ１に遷移するものとする。

状態Ｅ１では、昇圧制御信号２０４と、スイッチ制御信号２０１、オシレータ制御信号２０５と、リミッタ制御信号２０６と、基準電圧制御信号２０７と、スイッチ制御信号２０３と、リファレンス電流制御信号２０８ａ、はそれぞれＨレベルである。リファレンス電流制御信号２０８ａはＨレベルあるため、リファレンス電流生成回路４１ａが活性化し、リファレンス電流信号４０１とＮチャンネル型ＭＯＳトランジスタ４２ａに１０ｕＡの電流を流す。

ここで、負荷電流値を３０ｕＡ印加に設定している場合のスイッチ制御信号５０１〜５０３は全てＨレベルであり、スイッチ４７〜４９は全てオンする。Ｎチャンネル型ＭＯＳトランジスタ４２ａに１０ｕＡの電流が流れると、カレントミラー効果により、Ｎチャンネル型ＭＯＳトランジスタ４４〜４６においても、それぞれ１０ｕＡの電流が流れ、負荷電流印加信号３０１ａに合計３０ｕＡの負荷電流が流れる。負荷電流印加信号３０１ａに３０ｕＡの負荷電流が流れることにより、負荷電流印加信号３０１ａは１１Ｖとなる。

また、分圧器出力信号３０４は０．８８Ｖになり、リミッタ回路１４はリミッタ信号１０４をＨレベルに設定する。スイッチ制御信号２０２がＬレベル、スイッチ制御信号２０３がＨレベルになることで、スイッチ回路３２はオフ、スイッチ回路３３はオンになる。

スイッチ回路３２がオフ、スイッチ回路３３はオンになることで、テスト用入出力端子３２２は分圧器出力信号３０３に接続され、負荷電流印加信号３０１ａに負荷電流３０ｕＡが印加された状態で電圧１１Ｖとなり、分圧器３４とスイッチ回路３３を介して、テスト用入出力端子３２２から５．５Ｖが出力される。

状態Ｅ１では、テスト用入出力端子３２２により、負荷電流印加状態での高電圧を分圧して測定することが可能になる。

なお、半導体集積回路１ａの状態遷移は、状態Ａ１から状態Ｂ１の後は、状態Ｃ１、状態Ｄ１、状態Ｅ１、いずれの状態に対しても任意に遷移可能である。また、負荷電流印加信号３０１ａに接続されるＮチャンネル型ＭＯＳトランジスタ４４〜４６とスイッチ回路４７〜４９はスイッチ制御信号５０１〜５０３によって、任意に選択できる。従って、電流値も任意に設定できる。

本実施形態の説明では、Ｎチャンネル型ＭＯＳトランジスタ１つあたりに１０ｕＡ流す設定としたが、Ｎチャンネル型ＭＯＳトランジスタの電流値と個数を増減することにより負荷電流値を任意に変更することが可能となる。

このように、本実施形態に係る半導体集積回路１ａでは、負荷電流印加信号３０１ａに接続されるＮチャンネル型ＭＯＳトランジスタ４４〜４６とスイッチ回路４７〜４９を、スイッチ制御信号５０１〜５０３の制御によって任意に選択が出来る。その結果、第１の実施形態に係る半導体集積回路１ではＮチャンネル型ＭＯＳトランジスタ１つあたりに１０ｕＡ流す設定としたが、第２の実施形態に係る半導体集積回路１ａではＮチャンネル型ＭＯＳトランジスタの電流値と個数を増減することにより負荷電流値を任意に変更することが可能となる。さらに、高電圧生成回路１０が生成した高電圧及びその分圧電圧の測定において、印加する負荷電流値を変えてのテストが可能となる。

なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１、１ａ 半導体集積回路
１０ 高電圧生成回路
１１ 昇圧回路
１２ オシレータ回路
１３ 基準電圧生成回路
１４ リミッタ回路
２０ 不揮発性メモリマクロ
３０ 電圧モニター回路
３１〜３３、４７〜４９ スイッチ回路
３４ 分圧器
４０ ４０ａ リファレンス電流回路
４１、４１ａ リファレンス電流生成回路
４２〜４６、４２ａ Ｎチャンネル型ＭＯＳトランジスタ
１０１ 高電圧信号
１０２ 昇圧用発振信号
１０３ 基準電圧
１０４ リミッタ信号
２０１〜２０３、５０１〜５０３ スイッチ制御信号
２０４ 昇圧制御信号
２０５ オシレータ制御信号
２０６ リミッタ制御信号
２０７ 基準電圧制御信号
２０８、２０８ａ リファレンス電流制御信号
３０１、３０１ａ 負荷電流印加信号
３０２ 外部出力信号
３０３、３０４ 分圧器出力信号
３２２ テスト用入出力端子
４０１、４０１ａ リファレンス電流信号

Claims (7)

1. 内部回路の測定テストが可能な半導体集積回路であって、
   前記半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、
   前記高電圧により動作する高電圧動作回路と、
   前記高電圧を分圧した第１の分圧電圧を外部端子に出力する分圧器と、
   前記高電圧生成回路、前記高電圧動作回路及び前記分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、
   を備えることを特徴とする半導体集積回路。
2. 前記リファレンス電流回路は、
   リファレンス電流生成回路と、
   前記リファレンス電流生成回路が出力する電流をリファレンス電流値とするカレントミラー回路と、
   を含む請求項１の半導体集積回路。
3. 前記接続ノードと前記外部端子の間に設けた第１のスイッチ回路と、
   前記分圧器の出力ノードと前記外部端子の間に設けた第２のスイッチ回路と、
   前記高電圧生成回路と前記接続ノードの間に第３のスイッチ回路と、
   を備える請求項１又は２の半導体集積回路。
4. 前記高電圧動作回路は、不揮発性メモリマクロであって、前記不揮発性メモリマクロは、前記第１乃至第３のスイッチ回路を切り替える制御回路を含む請求項１乃至３のいずれか一に記載の半導体集積回路。
5. 前記リファレンス電流回路は、複数のカレントミラー回路と、前記接続ノードと前記複数のカレントミラー回路の間に、前記複数のカレントミラー回路に対応した複数のスイッチ回路と、を含む請求項１乃至４のいずれか一に記載の半導体集積回路。
6. 前記制御回路は、前記リファレンス電流回路に含まれる前記複数のスイッチ回路を切り替える請求項５の半導体集積回路。
7. 前記分圧器は前記高電圧を分圧した第２の分圧電圧を出力し、前記高電圧生成回路は、前記第２の分圧電圧に基づいて前記高電圧を出力、又は、停止する請求項１乃至６のいずれか一に記載の半導体集積回路。

Images