KR20180021586A - 수직 터널링 전계효과 트랜지스터 및 이의 제조방법 - Google Patents

수직 터널링 전계효과 트랜지스터 및 이의 제조방법 Download PDF

Info

Publication number
KR20180021586A
KR20180021586A KR1020160106351A KR20160106351A KR20180021586A KR 20180021586 A KR20180021586 A KR 20180021586A KR 1020160106351 A KR1020160106351 A KR 1020160106351A KR 20160106351 A KR20160106351 A KR 20160106351A KR 20180021586 A KR20180021586 A KR 20180021586A
Authority
KR
South Korea
Prior art keywords
source layer
pattern
channel
channel pattern
layer
Prior art date
Application number
KR1020160106351A
Other languages
English (en)
Other versions
KR101834660B1 (ko
Inventor
김태환
안준성
이준규
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160106351A priority Critical patent/KR101834660B1/ko
Priority to PCT/KR2017/009168 priority patent/WO2018038512A1/ko
Priority to US16/303,714 priority patent/US20200335606A1/en
Publication of KR20180021586A publication Critical patent/KR20180021586A/ko
Application granted granted Critical
Publication of KR101834660B1 publication Critical patent/KR101834660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7311—Tunnel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

수직 터널링 전계효과 트랜지스터 및 이의 제조방법이 제공된다. 구체적으로, 수직 터널링 전계효과 트랜지스터는, 기판 상에 배치되고 상부로 연장되는 돌출부를 가지며 돌출부를 포함하는 전체 영역에서 균일한 농도로 도핑된 소스층과, 소스층 상에서 소스층의 돌출부를 커버하고 소스층의 나머지 부분을 노출시키는 채널 패턴과, 채널 패턴 상에서 채널 패턴에 중첩하고 농도 구배를 갖도록 도핑된 드레인 패턴과, 소스층, 채널 패턴 및 드레인 패턴을 커버하는 게이트 절연막과, 게이트 절연막 상에서 채널 패턴의 주위로 배치되는 게이트 전극을 포함한다.

Description

수직 터널링 전계효과 트랜지스터 및 이의 제조방법{VERTICAL TUNNELING FIELD-EFFECT TRANSISTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 수직 터널링 전계효과 트랜지스터 및 이의 제조방법에 관한 것으로, 보다 상세하게는 전기적 특성을 향상시킬 수 있는 수직 터널링 전계효과 트랜지스터 및 이의 제조방법에 관한 것이다.
최근까지 반도체 산업에서는 금속 산화물 반도체 전계효과 트랜지스터(metal oxide semiconductor field effect transistor, MOSFET)의 크기를 감소시킴에 따라 고집적 회로를 구현할 수 있었다. 그러나, 반도체 소자의 크기를 초소형화하기 위해 MOSFET의 크기를 일정 수준 이하로 더 감소시키는 경우, 누설전류가 증가하고 항복전압(punchthrough voltage)이 감소되며 단채널 효과(short channel)가 심해지는 문제가 있다. MOSFET의 이러한 문제를 해결하기 위해 다중 게이트 구조, 고-유전막 게이트 기술 등이 시도되어 왔으나, MOSFET의 전력 소모가 급격히 증가하는 문제가 여전히 남아 있다.
이에 따라 최근에는 양자역학적 현상인 밴드간 터널링(band-to-band tunneling, BTBT)을 이용하는, 터널링 전계효과 트랜지스터(tunnel field effect transistor, TFET)에 대한 연구가 주목받고 있다.
기존의 MOSFET에서는 열전자 방출(thermionic emission)에 따라 상온에서의 문턱전압의 기울기가 60 mV/dec 이하로 감소되는 것이 불가능한 반면, TFET에서는 열전자 방출이 아닌, 터널링 방식으로 전류의 흐름을 제어하므로, 입력 전압의 미세한 변화로 출력 전류를 변화시킬 수 있는 장점이 있다.
그러나, TFET은 MOSFET에 비해 현저히 낮은 구동 전류(on 전류)로 인해 실제 장치에 적용되기는 어렵고, TFET의 독특한 현상인 양극성(ambipolar) 전류로 인해 누설전류가 증가하는 문제가 여전히 남아 있다.
이와 관련하여, TFET의 낮은 구동전류를 증가시키기 위해, p+ 영역 또는 n+ 영역을 다른 물질로 치환하는 헤테로접합 TFET이 시도되고 있으나, 공정의 복잡도 및 비용이 증가하는 문제가 있다. 또한, TFET의 양극성 전류를 해결하기 위해 구조적 이격을 통한 개선 기술들이 시도되고 있으나, 실제 공정에 적용하기에는 이격에 따른 면적 손실이 큰 한계가 있다.
본 발명이 해결하고자 하는 과제는, 소자의 구동 전류를 증가시키면서도 양극성 전류 발생을 개선할 수 있는, 수직 터널링 전계효과 트랜지스터 및 이의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 일 측면은 수직 터널링 전계효과 트랜지스터를 제공한다. 상기 수직 터널링 전계효과 트랜지스터는, 기판 상에 배치되고 상부로 연장되는 돌출부를 가지며 상기 돌출부를 포함하는 전체 영역에서 균일한 농도로 도핑된 소스층과, 상기 소스층 상에서 상기 소스층의 돌출부를 커버하고 상기 소스층의 나머지 부분을 노출시키는 채널 패턴과, 상기 채널 패턴 상에서 상기 채널 패턴에 중첩하고, 농도 구배를 갖도록 도핑된 드레인 패턴과, 상기 소스층, 채널 패턴 및 드레인 패턴을 커버하는 게이트 절연막과, 상기 게이트 절연막 상에서 상기 채널 패턴의 주위로 배치되는 게이트 전극을 포함한다.
상기 소스층의 돌출부 및 상기 채널 패턴 사이의 접합은 계단 접합(abrupt junction)이고, 상기 채널 패턴 및 상기 드레인 패턴 사이의 접합은 그레이디드 접합(graded junction)일 수 있다.
상기 돌출부는 상기 소스층의 상기 채널 패턴에 대한 접촉 면적을 증가시키는 입체 형상을 가질 수 있다.
상기 입체 형상은 기둥 형상, 뿔 형상, 반구 형상 또는 이들의 조합을 포함할 수 있다.
상기 게이트 전극의 높이는 상기 채널 패턴의 높이와 동일할 수 있다.
상기 게이트 전극은 상기 채널 패턴의 주위에서 더블 게이트, 트리플 게이트 또는 게이트 올-어라운드 구조로 배치될 수 있다.
상기 돌출부는 상기 소스층으로부터 상부로 돌출되는 복수의 돌출 형상들을 포함할 수 있다.
상기 과제를 해결하기 위하여 본 발명의 다른 측면은 수직 터널링 전계효과 트랜지스터의 제조방법을 제공한다. 상기 제조방법은, 기판 상에서 소스층을 제1 두께로 에피택셜 성장시키는 단계, 상기 소스층을 상기 제1 두께보다 작은 제2 두께로 식각하여 상기 소스층에 상부로 돌출되는 돌출부를 형성하는 단계, 상기 돌출부가 형성된 소스층 상에 상기 돌출부를 커버하는 채널 패턴과 상기 채널 패턴 내의 상부 영역에 이온주입되는 드레인 패턴을 형성하는 단계, 상기 소스층, 채널 패턴 및 드레인 패턴을 커버하도록 게이트 절연막을 형성하는 단계, 및 상기 채널 패턴의 주위로 배치되도록 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.
상기 소스층을 에피택셜 성장시키는 단계는, 상기 소스층 내에 균일한 농도로 불순물을 도핑시키는 단계를 포함할 수 있다.
상기 소스층은 기상 에피택시, 액상 에피택시 또는 분자선 에피택시에 의해 에피택셜 성장될 수 있다.
상기 채널 패턴 및 드레인 패턴을 형성하는 단계는, 상기 돌출부를 커버하도록 상기 소스층 상에 채널층을 형성하는 단계, 이온주입법에 의해 상기 채널층 내의 상부 영역에 불순물을 주입하여 드레인층을 형성하는 단계, 및 상기 돌출부가 커버되도록 상기 채널층 및 드레인층을 식각하는 단계를 포함할 수 있다.
상기 채널 패턴 및 드레인 패턴을 형성하는 단계는, 상기 돌출부를 커버하도록 상기 소스층 상에 채널층을 형성하는 단계, 상기 돌출부가 커버되도록 상기 채널층을 식각하여 상기 채널 패턴을 형성하는 단계, 및 도핑 마스크를 사용하여 상기 채널 패턴 내의 상부 영역에 불순물을 이온주입하여 상기 드레인 패턴을 형성하는 단계를 포함할 수 있다.
상기 드레인 패턴에는 상기 이온주입에 의해 농도 구배를 갖도록 불순물이 도핑될 수 있다.
상기 돌출부를 형성하는 단계는, 식각 마스크를 사용하여 상기 소스층의 일부분을 제외한 나머지 부분을 상기 제2 두께로 식각하는 단계를 포함할 수 있다.
본 발명에 따르면, 소스 영역을 에피택셜 성장시켜 균일한 농도의 불순물로 도핑하고 소스 영역 및 채널 영역 사이에 계단 접합을 형성함으로써, TFET의 구동 동작(on 동작) 시에 소스 영역 및 채널 영역 사이의 포텐셜 장벽의 폭을 크게 감소시킬 수 있고, 그에 따라 터널링되는 전자의 양을 증가시켜 TFET의 구동 전류를 증가시킬 수 있다.
또한, 소스 영역을 식각하여 돌출부를 갖는 입체 구조로 소스 영역을 형성함으로써, 터널링이 발생하는 면적을 증가시킬 수 있고, 그로 인해 에피택셜 성장 방향뿐만 아니라 그외 방향으로의 터널링 현상이 부가적으로 발생하여, TFET의 구동 전류를 증가시킬 수 있다.
나아가, 이온 주입 공정에 의해 완만한 농도 구배로 도핑된 드레인 영역을 형성하고, 드레인 영역 및 채널 영역 사이에 그레이디드 접합(graded junction)을 형성함으로써, 드레인 영역과 채널 영역 사이의 포텐셜 장벽의 폭을 상대적으로 넓힐 수 있고, 그에 따라 TFET의 온/오프 동작 시의 게이트 전압으로 인한 양극성(ambipolar) 누설 전류를 감소시킬 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 수직 터널링 전계효과 트랜지스터를 도시한 단면도이다.
도 2는 도 1의 S-S' 라인을 따른 불순물의 도핑 농도를 도시한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 수직 터널링 전계효과 트랜지스터의 동작 원리를 설명하기 위한 단면도이다.
도 4a 및 도 4b는 도 3의 소스 영역으로부터의 에너지 대역도 및 터널링 전류를 도시한 그래프이다.
도 5는 본 발명의 다른 실시예에 따른 수직 터널링 전계효과 트랜지스터를 도시한 단면도이다.
도 6a 내지 도 6i는 본 발명의 일 실시예에 따른 수직 터널링 전계효과 트랜지스터의 제조방법을 도시한 단면도이다.
도 7a 내지 도 7h는 본 발명의 다른 실시예에 따른 수직 터널링 전계효과 트랜지스터의 제조방법을 도시한 단면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
수직 터널링 전계효과 트랜지스터
도 1은 본 발명의 일 실시예에 따른 수직 터널링 전계효과 트랜지스터를 도시한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 수직 터널링 전계효과 트랜지스터(TFET)는 기판(10), 소스층(30), 채널 패턴(40), 드레인 패턴(50), 게이트 절연막(60) 및 게이트 전극(70)을 포함한다. 상기 TFET는 기판(10)과 소스층(30)의 사이에 배치되는 매몰산화층(20)을 더 포함할 수 있다.
기판(10)은 절연 기판으로서, 예를 들어, 실리콘 재질을 포함할 수 있다. 기판(10)은 예를 들어, SOI(silicon-on-insulator) 기판, 단결정 실리콘 기판, 다결정 실리콘 기판, 유리 기판, 사파이어 기판, 고분자 기판 등일 수 있으나, 이에 한정되지 않는다.
매몰산화층(20)은 기판(10) 상에 배치될 수 있다. 매몰산화층(buried oxide layer)(20)은 기판(10)과 그 위에 배치되는 구성요소들을 분리시키며, 산소 이온이나 금속 이온과 같은 결함으로부터 TFET의 동작 영역을 보호할 수 있다.
소스층(30)은 기판(10) 상에 배치되며 소정의 높이(H)로 돌출되는 돌출부(35)를 가진다. 소스층(30)에는 돌출부(35)를 포함하는 전체 영역에서 불순물이 균일한 농도로 도핑되어 있다. 이를 위해, 소스층(30)은 기판(10)(또는 매몰산화층(20)) 상에서 에피택셜 성장(epitaxial growth)으로 형성될 수 있다. 이때, 소스층(30)은 기판(10) 상에서 수직하는 방향(X)으로 에피택셜 성장될 수 있다. 소스층(30)은 불순물을 포함하는데, 에피택셜 성장으로 인해 불순물이 도핑되는 농도는 소스층(30)의 전체 영역에서 실질적으로 균일할 수 있다.
소스층(30)의 돌출부(35)는 소스층(30)의 층상 구조의 표면으로부터 돌출되는 부분으로서, 소스층(30)의 층상 구조에서와 마찬가지로, 균일한 농도로 도핑된 불순물을 포함할 수 있다. 이러한 돌출부(35)는 에피택셜 성장된 소스층(30)이 적어도 부분적으로 식각됨으로써 형성될 수 있다.
돌출부(35)는 소스층(30) 및 채널 패턴(40)의 접촉 면적을 증가시키는 입체 형상을 가질 수 있다. 예를 들어, 돌출부(35)는 기둥 형상, 뿔 형상, 반구 형상 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지는 않는다. 소스층(30)이 입체 형상의 돌출부(35)를 가짐에 따라, 소스층(30) 및 채널 패턴(40) 사이의 접촉 면적은, 돌출부(35)가 없는 소스층(30)이 채널 패턴(40)에 접촉하는 면적보다 증가된다. 따라서, 입체 형상의 돌출부(35)를 갖는 소스 영역으로부터, 기판에 수직인 방향(X)뿐만 아니라, 기판에 나란한 방향(Y) 또는 이들의 조합된 방향으로도 터널링 현상이 발생할 수 있고, 그로 인해 TFET의 구동 전류가 증가할 수 있다.
채널 패턴(40)은 소스층(30) 상에 배치되며, 소스층(30)의 돌출부(35)를 커버할 수 있다. 구체적으로, 채널 패턴(40)은 소스층(30)으로부터 돌출되는 돌출부(35)의 측면 및 상면에 적어도 부분적으로 접촉할 수 있다. 도 1에서는 돌출부(35)가 기둥 형상을 갖고, 기둥 형상의 측면 및 상면이 채널 패턴(40)에 전체적으로 접하는 것으로 도시되었다. 그러나, 돌출부(35)가 기둥 형상이 아닌 임의의 다른 입체 형상을 갖는 경우에도, 채널 패턴(40)은 돌출부(35)를 둘러싸도록 커버할 수 있다. 채널 패턴(40)은 돌출부(35) 주변에서 소스층(30)의 층상 구조의 일부분을 더 커버할 수도 있다. 채널 패턴(40)에 의해 커버되지 않는 소스층(30)의 나머지 부분은, 후술하는 게이트 절연막(60)에 의해 커버된다.
채널 패턴(40)은 IV족 반도체 또는 III-V족 화합물 반도체를 포함할 수 있다. 예를 들어, 채널 패턴(40)은 IV족 반도체로서 Si, Ge 등을 포함하거나, III-V족 화합물 반도체로서 In, As, P, Ga, N 또는 Sb가 포함되는, InAs, InP, GaAs, GaN, InSb, GaSb, AlSb, AlGaAs, InGaAs, InGaN, AlGaN, GaNAs, InAsSb, GaAsSb, InGaSb, AlInSb, InGaAlN, AlInGaP, InGaAsP, GaInAsN, InGaAlSb, InGaAsSb, AlInGaPSb 등을 포함할 수 있다.
도 2는 도 1의 S-S' 라인을 따른 불순물의 도핑 농도를 도시한 그래프이다.
도 1 및 도 2를 참조하면, 소스층(30)의 돌출부(35)와 채널 패턴(40)의 계면에서는 계단 접합(abrupt junction)이 형성된다. 구체적으로, 소스층(30)은 에피택셜 성장되어 불순물이 균일한 농도로 도핑되기 때문에, 불순물이 도핑되지 않은 채널 패턴(40)과 소스층(30)의 경계면에서는 불순물의 도핑 농도가 급변하게 된다. 이러한 계단 접합은 소스층(30)의 돌출부(35)와 채널 패턴(40) 사이의 계면뿐만 아니라, 돌출부(35)에 인접하는 소스층(30)의 층상 구조의 부분과 채널 패턴(40) 사이의 계면에서 각각 형성된다. 또한, 돌출부(35)가 예를 들어, 기둥 형상을 갖는 경우, 돌출부(35)의 상면 및 채널 패턴(40) 사이의 계면과, 돌출부(35)의 측면 및 채널 패턴(40) 사이의 계면에서 각각, 계단 접합이 형성된다.
도 3은 본 발명의 일 실시예에 따른 수직 터널링 전계효과 트랜지스터의 동작 원리를 설명하기 위한 단면도이다. 도 4a 및 도 4b는 도 3의 소스 영역으로부터의 에너지 대역도 및 터널링 전류를 도시한 그래프이다. 도 4a 및 도 4b는 도 3의 방향 1 및 방향 2를 따른 에너지 대역도를 각각 도시한다.
도 3 및 도 4a를 참조하면, 소스층(30)의 돌출부(35)로부터 채널 패턴(40)으로 이어지는 방향 1을 따른 에너지 대역도에서, 소스 영역과 채널 패턴(40) 사이에는 계단 접합이 형성됨으로써, 소스 영역 및 채널 패턴(40) 사이의 포텐셜 에너지 장벽의 폭이 크게 감소될 수 있다. 따라서, TFET의 구동 동작 시 포텐셜 장벽을 밴드 간 터널링(band-to-band tunneling, BTBT)(도 4a의 화살표)하는 전자의 양이 증가할 수 있다.
도 3 및 도 4b를 참조하면, 소스층(30)의 돌출부(35)로부터 채널 패턴으로 이어지는 방향 2를 따른 에너지 대역도에서도, 소스 영역과 채널 패턴(40) 사이에는 계단 접합이 형성됨으로써, 소스 영역 및 채널 패턴(40) 사이의 포텐셜 에너지 장벽의 폭이 크게 감소되는 것을 알 수 있다. 따라서, 소스층(30)의 돌출부(35)로부터 기판(10)에 수직한 방향뿐만 아니라, 나란한 방향 또는 이들의 조합된 방향으로의 밴드 간 터널링(BTBT)이 증가될 수 있다.
전술한 바와 같이, 돌출부(35)에 의해 소스 영역과 채널 패턴(40) 간의 접촉 면적이 증가됨으로써, 터널링 현상이 발생할 수 있는 접촉 면적 및 방향이 증가됨을 고려하면, 터널링 현상의 발생 면적 증가와 함께 포텐셜 장벽의 폭 감소로 인한 터널링 가능성이 증가함에 따라, TFET의 구동 전류를 크게 증가시킬 수 있다.
다시 도 1 및 도 2를 참조하면, 드레인 패턴(50)은 채널 패턴(40) 상에 배치되며, 채널 패턴(40)에 중첩한다. 드레인 패턴(50)은 농도 구배(gradient)를 갖도록 불순물로 도핑된다. 드레인 패턴(50)은 채널 패턴(40)의 상부 영역에 불순물이 이온 주입되어 형성될 수 있다. 이때, 소스층(30) 및 드레인 패턴(50) 중 어느 하나는 n형으로 도핑되고 다른 하나는 p형으로 도핑될 수 있다. 예를 들어, 소스 영역이 p형 불순물로 도핑된 경우, 드레인 영역은 n형 불순물로 도핑될 수 있다. 또는, 소스 영역이 n형 불순물로 도핑된 경우, 드레인 영역은 p형 불순물로 도핑될 수 있다.
다시 도 2 및 도 4a를 참조하면, 드레인 패턴(50)과 채널 패턴(40) 사이의 계면에는 그레이디드 접합(graded junction)이 형성된다. 즉, 드레인 패턴(50)과 채널 패턴(40) 사이의 계면에서는 불순물의 도핑 농도가 완만하게 변한다. 이를 위해, 드레인 패턴(50)은 채널 패턴(40)의 상부에 불순물이 이온 주입(ion implantation)되어 형성될 수 있다. 이온주입에 따라 드레인 패턴(50)에 도핑되는 불순물은 예를 들어, 가우시안 분포에 따라 분포될 수 있다. 드레인 영역의 불순물의 도핑 농도는 가우시안 분포를 나타내므로, 드레인 영역과 채널 패턴(40) 사이의 포텐셜 에너지 장벽의 폭이 상대적으로 넓어져 밴드 간 터널링(BTBT) 가능성이 낮아지게 되고, 이에 따라 TFET의 양극성 전류가 감소될 수 있다.
구체적으로, 기존의 TFET의 경우, 게이트 전압이 낮으면 소스 영역 및 채널 영역 사이의 터널링 장벽의 폭이 넓어서 전자들이 거의 터널링될 수 없는 오프(off) 상태가 되고, 게이트 전압이 높은 양(+) 전압으로 변하면 소스 영역 및 채널 영역 사이의 터널링 장벽의 폭이 감소하여 많은 전자들이 터널링되기에 충분해지는 온(on) 상태가 된다. 그러나, 게이트 전압이 높은 음(-) 전압으로 변하는 경우에는, 채널 영역 및 드레인 영역의 사이에서 터널링 장벽의 폭이 감소하여 터널링 전류가 발생하는, 양극성(ambipolar) 누설 전류 현상이 발생된다.
이에 반해, 본 발명에 따른 TFET에서는, 드레인 패턴(50)과 채널 패턴(40) 사이의 계면에 그레이디드 접합이 형성되고, 드레인 패턴(50)에서 불순물의 도핑 농도가 가우시안 분포를 가짐에 따라 드레인 영역과 채널 패턴(40) 사이에서 포텐셜 에너지 장벽의 폭이 상대적으로 넓어짐으로써, TFET의 게이트 전압이 높은 음(-) 전압인 경우에도 밴드 간 터널링 가능성을 감소시켜, 양극성 누설 전류를 감소시킬 수 있다.
다시 도 1을 참조하면, 게이트 절연막(60)은 소스층(30), 채널 패턴(40) 및 드레인 패턴(50)을 커버한다. 게이트 절연막(60)은 채널 패턴(40)에 의해 커버되지 않는 소스층(30)의 층상 구조의 표면을 커버하고, 돌출부(40) 상에 적층되는 채널 패턴(40) 및 드레인 패턴(50)을 적어도 부분적으로 커버할 수 있다. 예를 들어, 게이트 절연막(60)은 채널 패턴(40) 및 드레인 패턴(50)의 측면을 커버할 수 있다. 게이트 절연막(60)은 산화막, 질화막 등의 절연 재질을 포함할 수 있다.
게이트 전극(70)은 게이트 절연막(60) 상에서, 채널 패턴(40)의 주위로 배치된다. 게이트 전극(70)은 게이트 절연막(60) 상에서 수평 방향으로 채널 패턴(40)에 중첩한다. 기판(10)으로부터 게이트 전극(70)의 높이는 기판(10)으로부터 채널 패턴(40)의 높이와 실질적으로 동일할 수 있다. 즉, 게이트 전극(70)의 상면과 채널 패턴(40)의 상면은 동일 평면을 가질 수 있다. 실시예에 따라, 게이트 전극(70)은 채널 패턴(40)의 주위에서, 채널 패턴(40)을 중심으로 하여 서로 반대쪽에 배치되는 더블 게이트 구조를 갖거나, 채널 패턴(40)을 중심으로 하여 삼면에 배치되는 트리플 게이트 구조를 갖거나, 채널 패턴(40)을 전체적으로 둘러싸는 게이트 올-어라운드(all-around) 구조를 가질 수 있다.
도 5는 본 발명의 다른 실시예에 따른 수직 터널링 전계효과 트랜지스터를 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 수직 터널링 전계효과 트랜지스터(TFET)는 돌출부(35a)를 제외하면 도 1에 도시된 TFET와 실질적으로 동일하다. 따라서, 동일한 구성요소에 대한 설명은 생략한다.
본 실시예에서, 소스층(30)은 층상 구조로부터 돌출되는 복수의 돌출부(35a)를 가질 수 있다. 돌출부(35a)들은 각각, 기둥 형상, 뿔 형상, 반구 형상, 이들의 조합된 형상 등 임의의 입체 형상을 가질 수 있다. 이처럼 소스층(30)으로부터 복수의 돌출부(35a)가 형성됨으로써, 채널 패턴(40)과 소스 영역의 접촉 면적이 크게 증가될 수 있다. 채널 패턴(40)과 소스 영역의 접촉 면적 증가는, 밴드 간 터널링(BTBT)될 수 있는 면적을 증가시키고, 이에 따라 TFET의 구동 전류를 도 1의 TFET에서보다 더 증가시킬 수 있다.
수직 터널링 전계효과 트랜지스터의 제조방법
도 6a 내지 도 6i는 본 발명의 일 실시예에 따른 수직 터널링 전계효과 트랜지스터의 제조방법을 도시한 단면도이다.
도 6a를 참조하면, 기판(10) 상에 매몰산화층(20)을 형성한다. 기판(10)은 절연 기판이고, 실리콘, 고분자 등의 재질을 포함할 수 있다. 매몰산화층(20)은 산소 이온과 같은 결함으로부터 TFET의 동작 영역을 보호하도록 기판(10) 상에 배치되지만, 실시예에 따라 생략될 수도 있다.
도 6b를 참조하면, 매몰산화층(20)이 형성된 기판(10) 상에 소스층(31)을 제1 두께(TH1)로 에피택셜 성장시킨다. 제1 두께(TH1)는 예를 들어, 1 nm 내지 100 nm일 수 있다. 소스층(31)은 기판(10) 상에서, 기상 에피택시, 액상 에피택시 또는 분자선 에피택시에 의해 에피택셜 성장될 수 있다. 소스층(31)이 에피택셜 성장되는 동안 n형 또는 p형의 불순물이 도핑될 수 있다. 이에 따라, 소스층(31)의 전체 영역 내에서 불순물이 실질적으로 균일한 농도로 도핑될 수 있다.
도 6c를 참조하면, 제1 두께(TH1)로 에피택셜 성장된 소스층(31)을 식각(etching)하여 돌출부(35)를 가진 소스층(30)을 형성한다. 이때, 에피택셜 성장된 소스층(31)은 돌출부(35)가 형성될 부분을 제외한 나머지 영역에서 제1 두께(TH1) 보다 작은 제2 두께(TH2)로 식각될 수 있다. 형성된 돌출부(35)의 너비는 1 nm 내지 100 nm이고, 폭은 1 nm 내지 50 nm이며, 높이는 1 nm 내지 70 nm일 수 있다.
이처럼, 돌출부(35)가 형성될 부분을 제외한 나머지 영역에서 소스층(31)이 식각됨에 따라, 예컨대, 기둥 형상을 갖는 돌출부(35)가 형성될 수 있으나, 돌출부(35)의 입체 형상은 이에 제한되지 않는다. 또한, 돌출부(35)가 형성될 부분에 대해서도 제2 두께(TH2)보다 작은 제3 두께(TH3)로 적어도 부분적으로 소스층(31)이 더 식각될 수 있다. 또한, 소스층(31)은 하나 이상의 돌출부(35)가 형성되도록 식각될 수도 있다. 예를 들어, 식각 형성되는 돌출부(35)는 소스층(31) 상에서 돌출되는 복수의 돌출 형상들을 포함할 수 있다.
도 6d를 참조하면, 돌출부(35)가 형성된 기판(10) 상에 채널층(41)을 형성한다. 채널층(41)은 소스층(30)의 돌출부(35)를 커버하며, 돌출부(35)에 인접하는 소스층(30)의 층상 구조의 부분을 더 커버할 수 있다. 채널층(41)이 소스층(30) 상에 배치됨에 따라, 돌출부(35)를 포함한 소스층(30)과 채널층(41) 사이의 계면에는 계단 접합(abrupt junction)이 형성될 수 있다.
도 6e를 참조하면, 채널층(41)의 상부 영역에 불순물을 이온주입(ion implantation)하여 드레인층(51)을 형성한다. 드레인층(51)에는 상기 이온주입에 의해 농도 구배를 갖도록 불순물이 도핑될 수 있다. 예를 들어, 드레인층(51)에서 불순물이 이온주입된 도핑 농도는 가우시안 분포를 따를 수 있다. 그로 인해, 드레인층(51)과 채널층(41) 사이의 계면에는 그레이디드 접합(graded junction)이 형성될 수 있다.
도 6f를 참조하면, 돌출부(35)가 커버되도록 채널층(41) 및 드레인층(51)을 식각하여, 채널 패턴(40) 및 드레인 패턴(50)을 형성한다. 채널층(41) 및 드레인층(51)은 하나의 식각 마스크에 의해 식각됨으로써, 서로 중첩하는 채널 패턴(40) 및 드레인 패턴(50)이 형성될 수 있다.
도 6g 및 도 6h를 참조하면, 소스층(30) 상에 게이트 절연층(61)을 형성하고, 수직 적층 구조를 갖는 채널 패턴(40) 및 드레인 패턴(50)이 커버되도록 게이트 절연층(61)의 나머지 부분을 식각하여, 게이트 절연막(60)을 형성한다. 게이트 절연막(60)은 채널 패턴(40)에 의해 커버되지 않고 노출되는, 소스층(30)의 층상 구조의 표면과, 채널 패턴(40) 및 드레인 패턴(50)의 측면을 커버할 수 있다. 도시되지 않았으나, 게이트 절연막(60)은 드레인 패턴(50)의 상면을 더 커버할 수 있다.
도 6i를 참조하면, 게이트 절연막(60) 상에 채널 패턴(40)의 주위로 게이트 전극(70)을 형성한다. 게이트 전극(70)은 기판(10)으로부터 채널 패턴(40)의 높이와 실질적으로 같은 높이를 갖도록 형성될 수 있다. 게이트 전극(70)은 채널 패턴(40)의 주위에서 더블 게이트 구조, 트리플 게이트 구조, 게이트 올-어라운드 구조 등으로 형성될 수 있다. 예를 들어, 게이트 전극(70)은 채널 패턴(40)을 중심으로 서로 반대되도록 배치되는 더블 게이트 구조를 갖거나, 채널 패턴(40)의 삼면을 둘러싸도록 형성되는 트리플 게이트 구조를 갖거나, 채널 패턴(40)의 전체 영역을 둘러싸는 게이트 올-어라운드 구조를 가질 수 있다.
도 7a 내지 도 7h는 본 발명의 다른 실시예에 따른 수직 터널링 전계효과 트랜지스터의 제조방법을 도시한 단면도이다.
도 7a 내지 도 7h는, 채널 패턴(40) 및 드레인 패턴(50)을 형성하는 공정을 제외하면, 도 6a 내지 도 6i의 제조방법과 실질적으로 동일하다. 따라서, 중복되는 공정에 대한 자세한 설명은 생략한다.
도 7a 내지 도 7d를 참조하면, 기판(10) 상에 매몰산화층(20)을 형성하고, 그 위에 돌출부(35)를 갖는 소스층(30)을 형성한다. 돌출부(35)가 형성된 소스층(30) 상에는 채널층(41)을 형성한다.
도 7e를 참조하면, 식각 마스크를 사용하여 소스층(30)의 돌출부(35)가 커버되도록 채널층(41)을 식각하여, 채널 패턴(40)을 형성한다. 이때, 채널 패턴(40)은 돌출부(35) 및 그에 인접하는 소스층(30)의 층상 구조를 적어도 부분적으로 커버할 수 있다.
도 7f를 참조하면, 도핑 마스크를 사용하여 채널 패턴(40)의 상부 영역에 불순물을 이온주입하여, 드레인 패턴(50)을 형성한다. 드레인 패턴(50)에는 불순물이 가우시안 분포로 도핑될 수 있다. 이에 따라, 드레인 패턴(50) 및 채널 패턴(40) 사이의 계면에는 그레이디드 접합이 형성될 수 있다.
도 7g 및 도 7h를 참조하면, 드레인 패턴(50)이 형성된 기판(10) 상에, 게이트 절연막(60) 및 게이트 전극(70)을 형성한다.
이상에서와 같이, 본 발명에 따르면, 소스 영역을 에피택셜 성장시켜 균일한 농도의 불순물로 도핑하고 소스 영역 및 채널 영역 사이에 계단 접합을 형성함으로써, TFET의 구동 동작(on 동작) 시에 소스 영역 및 채널 영역 사이의 포텐셜 장벽의 폭을 크게 감소시킬 수 있고, 그에 따라 터널링되는 전자의 양을 증가시켜 TFET의 구동 전류를 증가시킬 수 있다.
또한, 소스 영역을 식각하여 돌출부를 갖는 입체 구조로 소스 영역을 형성함으로써, 터널링이 발생하는 면적을 증가시킬 수 있고, 그로 인해 에피택셜 성장 방향뿐만 아니라 그외 방향으로의 터널링 현상이 부가적으로 발생하여, TFET의 구동 전류를 증가시킬 수 있다.
나아가, 이온 주입 공정에 의해 완만한 농도 구배로 도핑된 드레인 영역을 형성하고, 드레인 영역 및 채널 영역 사이에 그레이디드 접합(graded junction)을 형성함으로써, 드레인 영역과 채널 영역 사이의 포텐셜 장벽의 폭을 상대적으로 넓힐 수 있고, 그에 따라 TFET의 온/오프 동작 시의 게이트 전압으로 인한 양극성(ambipolar) 누설 전류를 감소시킬 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 기판 20: 매몰산화층
30: 소스층 35: 돌출부
40: 채널 패턴 50: 드레인 패턴
60: 게이트 절연막 70: 게이트 전극

Claims (14)

  1. 기판 상에 배치되고, 상부로 연장되는 돌출부를 가지며, 상기 돌출부를 포함하는 전체 영역에서 균일한 농도로 도핑된 소스층;
    상기 소스층 상에서 상기 소스층의 돌출부를 커버하고 상기 소스층의 나머지 부분을 노출시키는 채널 패턴;
    상기 채널 패턴 상에서 상기 채널 패턴에 중첩하고, 농도 구배를 갖도록 도핑된 드레인 패턴;
    상기 소스층, 채널 패턴 및 드레인 패턴을 커버하는 게이트 절연막; 및
    상기 게이트 절연막 상에서 상기 채널 패턴의 주위로 배치되는 게이트 전극을 포함하는, 수직 터널링 전계효과 트랜지스터.
  2. 제1항에 있어서,
    상기 소스층의 돌출부 및 상기 채널 패턴 사이의 접합은 계단 접합이고, 상기 채널 패턴 및 상기 드레인 패턴 사이의 접합은 그레이디드 접합인, 수직 터널링 전계효과 트랜지스터.
  3. 제1항에 있어서,
    상기 돌출부는 상기 소스층의 상기 채널 패턴에 대한 접촉 면적을 증가시키는 입체 형상을 갖는, 수직 터널링 전계효과 트랜지스터.
  4. 제3항에 있어서,
    상기 입체 형상은 기둥 형상, 뿔 형상, 반구 형상 또는 이들의 조합을 포함하는, 수직 터널링 전계효과 트랜지스터.
  5. 제1항에 있어서,
    상기 게이트 전극의 높이는 상기 채널 패턴의 높이와 동일한, 수직 터널링 전계효과 트랜지스터.
  6. 제1항에 있어서,
    상기 게이트 전극은 상기 채널 패턴의 주위에서 더블 게이트, 트리플 게이트 또는 게이트 올-어라운드 구조로 배치되는, 수직 터널링 전계효과 트랜지스터.
  7. 제1항에 있어서,
    상기 돌출부는 상기 소스층으로부터 상부로 돌출되는 복수의 돌출 형상들을 포함하는, 수직 터널링 전계효과 트랜지스터.
  8. 기판 상에서 소스층을 제1 두께로 에피택셜 성장시키는 단계;
    상기 소스층을 상기 제1 두께보다 작은 제2 두께로 식각하여 상기 소스층에 상부로 돌출되는 돌출부를 형성하는 단계;
    상기 돌출부가 형성된 소스층 상에, 상기 돌출부를 커버하는 채널 패턴과, 상기 채널 패턴 내의 상부 영역에 이온주입되는 드레인 패턴을 형성하는 단계;
    상기 소스층, 채널 패턴 및 드레인 패턴을 커버하도록 게이트 절연막을 형성하는 단계; 및
    상기 채널 패턴의 주위로 배치되도록 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는, 수직 터널링 전계효과 트랜지스터의 제조방법.
  9. 제8항에 있어서,
    상기 소스층을 에피택셜 성장시키는 단계는,
    상기 소스층 내에 균일한 농도로 불순물을 도핑시키는 단계를 포함하는, 수직 터널링 전계효과 트랜지스터의 제조방법.
  10. 제9항에 있어서,
    상기 소스층은 기상 에피택시, 액상 에피택시 또는 분자선 에피택시에 의해 에피택셜 성장되는, 수직 터널링 전계효과 트랜지스터의 제조방법.
  11. 제8항에 있어서,
    상기 채널 패턴 및 드레인 패턴을 형성하는 단계는,
    상기 돌출부를 커버하도록 상기 소스층 상에 채널층을 형성하는 단계;
    이온주입법에 의해 상기 채널층 내의 상부 영역에 불순물을 주입하여 드레인층을 형성하는 단계; 및
    상기 돌출부가 커버되도록 상기 채널층 및 드레인층을 식각하는 단계를 포함하는, 수직 터널링 전계효과 트랜지스터의 제조방법.
  12. 제8항에 있어서,
    상기 채널 패턴 및 드레인 패턴을 형성하는 단계는,
    상기 돌출부를 커버하도록 상기 소스층 상에 채널층을 형성하는 단계;
    상기 돌출부가 커버되도록 상기 채널층을 식각하여 상기 채널 패턴을 형성하는 단계; 및
    도핑 마스크를 사용하여 상기 채널 패턴 내의 상부 영역에 불순물을 이온주입하여 상기 드레인 패턴을 형성하는 단계를 포함하는, 수직 터널링 전계효과 트랜지스터의 제조방법.
  13. 제8항에 있어서,
    상기 드레인 패턴에는 상기 이온주입에 의해 농도 구배를 갖도록 불순물이 도핑되는, 수직 터널링 전계효과 트랜지스터의 제조방법.
  14. 제8항에 있어서,
    상기 돌출부를 형성하는 단계는,
    식각 마스크를 사용하여 상기 소스층의 일부분을 제외한 나머지 부분을 상기 제2 두께로 식각하는 단계를 포함하는, 수직 터널링 전계효과 트랜지스터의 제조방법.
KR1020160106351A 2016-08-22 2016-08-22 수직 터널링 전계효과 트랜지스터 및 이의 제조방법 KR101834660B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160106351A KR101834660B1 (ko) 2016-08-22 2016-08-22 수직 터널링 전계효과 트랜지스터 및 이의 제조방법
PCT/KR2017/009168 WO2018038512A1 (ko) 2016-08-22 2017-08-22 수직 터널링 전계효과 트랜지스터 및 이의 제조방법
US16/303,714 US20200335606A1 (en) 2016-08-22 2017-08-22 Vertical tunneling field-effect transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160106351A KR101834660B1 (ko) 2016-08-22 2016-08-22 수직 터널링 전계효과 트랜지스터 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20180021586A true KR20180021586A (ko) 2018-03-05
KR101834660B1 KR101834660B1 (ko) 2018-03-06

Family

ID=61245040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160106351A KR101834660B1 (ko) 2016-08-22 2016-08-22 수직 터널링 전계효과 트랜지스터 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20200335606A1 (ko)
KR (1) KR101834660B1 (ko)
WO (1) WO2018038512A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085672A (zh) * 2019-04-19 2019-08-02 宁波大学 一种tfet器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080025147A (ko) * 2005-06-16 2008-03-19 큐나노 에이비 반도체 나노와이어 트랜지스터
FR2993394B1 (fr) * 2012-07-11 2014-08-22 Commissariat Energie Atomique Transistor tunnel a fort courant par amplification bipolaire
KR20140078326A (ko) * 2012-12-17 2014-06-25 경북대학교 산학협력단 터널링 전계효과 트랜지스터 및 터널링 전계효과 트랜지스터의 제조 방법
KR20150016769A (ko) * 2013-08-05 2015-02-13 경북대학교 산학협력단 터널링 전계 효과 트렌지스터 및 그의 제조 방법
KR102157825B1 (ko) * 2014-01-16 2020-09-18 삼성전자주식회사 터널링 전계 효과 트랜지스터

Also Published As

Publication number Publication date
US20200335606A1 (en) 2020-10-22
KR101834660B1 (ko) 2018-03-06
WO2018038512A1 (ko) 2018-03-01

Similar Documents

Publication Publication Date Title
KR101582623B1 (ko) 실리콘 기판에 집적 가능한 화합물 터널링 전계효과 트랜지스터 및 그 제조방법
JP5701774B2 (ja) トンネル電界効果トランジスタ及びその製造方法
TWI517399B (zh) 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置
US9059199B2 (en) Method and system for a gallium nitride vertical transistor
KR101774824B1 (ko) 실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법
US9312377B2 (en) Semiconductor devices and methods of manufacturing the same
US10256352B2 (en) Structures for nitride vertical transistors
JP6175411B2 (ja) 半導体装置
US10096711B2 (en) Silicon-containing, tunneling field-effect transistor including III-N source
US20140191241A1 (en) Gallium nitride vertical jfet with hexagonal cell structure
KR101431774B1 (ko) 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터
US9825165B2 (en) Charge-compensation device
CN113257815B (zh) 竖直相邻器件之间带隔离部的半导体装置及电子设备
KR101834660B1 (ko) 수직 터널링 전계효과 트랜지스터 및 이의 제조방법
US8803230B2 (en) Semiconductor transistor having trench contacts and method for forming therefor
JP2013145882A (ja) インプラントフリー量子井戸トランジスタ、そのようなインプラントフリー量子井戸トランジスタの作製方法、およびそのようなインプラントフリー量子井戸トランジスタの使用
JP6109098B2 (ja) 絶縁ゲート型半導体装置
JP2013030604A (ja) 電界効果トランジスタ
WO2017196835A1 (en) Heterojunction schottky gate bipolar transistor
CN108369954B (zh) 隧穿场效应晶体管及其制作方法
CN111863954A (zh) 一种增强型器件及其制备方法
JP2019075433A (ja) 半導体装置およびその製造方法
JPH05152339A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant