CN111863954A - 一种增强型器件及其制备方法 - Google Patents

一种增强型器件及其制备方法 Download PDF

Info

Publication number
CN111863954A
CN111863954A CN201910336804.1A CN201910336804A CN111863954A CN 111863954 A CN111863954 A CN 111863954A CN 201910336804 A CN201910336804 A CN 201910336804A CN 111863954 A CN111863954 A CN 111863954A
Authority
CN
China
Prior art keywords
layer
nitride
doped
type
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910336804.1A
Other languages
English (en)
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enkris Semiconductor Inc
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Priority to CN201910336804.1A priority Critical patent/CN111863954A/zh
Priority to PCT/CN2020/086135 priority patent/WO2020216250A1/zh
Publication of CN111863954A publication Critical patent/CN111863954A/zh
Priority to US17/410,087 priority patent/US20210384360A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型器件及其制备方法,该增强型器件采用垂直或者半垂直结构,制备非极性面或半极性面的氮化物异质结,使二维电子气在此处中断,获得了增强型器件。

Description

一种增强型器件及其制备方法
技术领域
本发明涉及微电子技术领域,特别涉及一种增强型器件及其制备方法。
背景技术
在射频/微波功率放大器、功率开关器件的应用中,基于氮化镓材料的高电子迁移率晶体管(High Electron Mobility Transistor;HEMT)与硅和砷化镓器件相比,在高温、高频、高电压和大功率的应用方面有明显的优势,这得益于氮化镓材料禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好的特点。
基于氮化镓材料的HEMT通常采用AlGaN/GaN异质结中的二维电子气作为导电沟道。因为AlGaN和GaN材料中的自发极化和压电极化效应,二维电子气在零偏压下即为导通状态,所对应的器件为耗尽型。而耗尽型(常开型)器件在关断状态下必须采用负电压偏置栅极,增加了系统电路的复杂度和成本。增强型(常关型)器件则在断电情况下处于关闭状态,省去了负压偏置电源,同时也提高了系统的安全性,因此实用性更强。实现增强型氮化镓HEMT器件,需要通过对材料和器件结构(尤其是栅极区域)进行特殊设计,来降低零栅压时栅极区域的二维电子气浓度。
目前已经有几种常见的方案来实现氮化镓基的增强型器件。图1对应的方案是对栅极下方铝镓氮层进行局部减薄。如图1所示,缓冲层1、氮化镓沟道层2、铝镓氮势垒层3分别位于衬底10上,栅极4、源极5以及漏极6分别位于铝镓氮层3上,其中在栅极4下方铝镓氮层被局部刻蚀,从而减薄了栅极区的铝镓氮层厚度。但该铝镓氮层厚度一般必须减小到3nm到5nm以下才能有较好的耗尽效果,这对刻蚀工艺的精度提出了很高的要求。另一种方案是对栅极下方的外延层进行氟离子注入,因为氟离子带有负电荷,注入后会提拉导带耗尽栅极下方的二维电子气,形成增强型器件结构。图2为相应的器件结构,其中栅极4下方的铝镓氮层7为氟离子注入区。但氟离子注入会对氮化物材料造成晶格损伤,晶格缺陷散射会减小沟道载流子的迁移率,降低饱和工作电流,制约器件的工作性能。以上方案都会对栅极区材料产生损伤,影响器件的可靠性。
因此,针对上述技术问题,有必要提供一种增强型器件及其制备方法。
发明内容
基于氮化物极化效应原理制备的增强型器件因为工艺损伤小而性能更可靠,垂直结构器件可以进一步提升器件耐受高电流的能力。本发明的目的在于提供一种增强型器件及其制备方法,该器件包括垂直结构以及半垂直结构,通过在栅极区域形成沟槽,得到氮化物的非极性面或半极性面,使异质结处的二维电子气在此中断,实现增强型的特性。为了实现上述目的,本发明实施例提供的技术方案如下:
一种增强型器件,所述增强型器件为多层外延结构,所述增强型器件依次包括:
高掺杂n型氮化物层;
设于所述高掺杂n型氮化物层上的低掺杂n型氮化物层;
设于所述低掺杂n型氮化物层上的隔离层,所述隔离层之间设有沟槽;
设于所述隔离层表面以及侧壁上的氮化物沟道层;
设于所述氮化物沟道层表面以及侧壁上的氮化物势垒层;
设于所述氮化物势垒层侧壁之间的栅极结构;
设于所述氮化物势垒层表面的源电极;
设于与所述高掺杂n型氮化物层接触的漏电极。
进一步的,所述栅极结构包括栅电极。
作为本发明的进一步改进,所述栅极结构包括p型半导体以及位于p型半导体上的栅电极,其中所述栅极区域的p型半导体包括p型GaN基材料。
作为本发明的进一步改进,所述栅极结构包括栅电极以及介质层,其中所述介质层设于栅电极与氮化物势垒层、栅电极与低掺杂n型氮化物层之间。
作为本发明的进一步改进,所述栅极结构表面暴露在外形成T型结构。
作为本发明的进一步改进,所述栅极结构被介质层覆盖,从而形成掩埋栅,所述介质层表面被源电极覆盖。
作为本发明的进一步改进,所述介质层为SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
作为本发明的进一步改进,所述隔离层包括半绝缘层,其中所述半绝缘层通过对氮化物层进行非故意掺杂、碳掺杂、铁掺杂、镁掺杂中一种或多种来实现。
作为本发明的进一步改进,所述高掺杂n型氮化物层、低掺杂n型氮化物层、隔离层、氮化物沟道层和氮化物势垒层为氮化镓层、铟镓氮层、铝镓氮层、铝铟氮层、铝铟镓氮层中的一种或多种的组合。
作为本发明的进一步改进,所述多层外延结构还包括形成于氮化物势垒层上的氮化物帽层,所述氮化物帽层为氮化镓层或铝镓氮层。
作为本发明的进一步改进,所述氮化物势垒层和氮化物沟道层之间设有氮化铝层。
作为本发明的进一步改进,所述沟槽的截面形状为U形、V形、矩形、三角形、梯形、多边形、半圆形中的一种或多种图形的组合。
相应地,一种增强型器件的制备方法,所述制备方法包括:
S1、在高掺杂n型氮化物层上外延生长低掺杂n型氮化物层;
S2、在低掺杂n型氮化物层上形成隔离层,所述隔离层设有沟槽;
S3、在隔离层表面以及侧壁形成氮化物沟道层,在氮化物沟道层表面以及侧壁形成氮化物势垒层,所述氮化物沟道层和氮化物势垒层存在非极性面或半极性面,至少有部分二维电子气是中断的;
S4、在所述氮化物势垒层侧壁之间形成栅极结构;
S5、在所述氮化物势垒层表面形成源电极;
S6、形成与所述高掺杂n型氮化物层接触的漏电极。
进一步的,所述栅极结构为栅电极。
作为本发明的进一步改进,所述栅极结构包括p型半导体以及位于p型半导体上的栅电极,其中所述栅极区域的p型半导体包括p型GaN基材料。
作为本发明的进一步改进,所述栅极结构包括栅电极以及介质层,其中所述介质层设于栅电极与氮化物势垒层、栅电极与低掺杂n型氮化物层之间。
作为本发明的进一步改进,所述介质层为SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
作为本发明的进一步改进,所述高掺杂n型氮化物层为衬底。
作为本发明的进一步改进,所述步骤S1前还包括:提供衬底,在衬底上生长高掺杂n型氮化物层;
所述步骤S6前还包括:将所述衬底刻蚀或剥离,直至露出所述高掺杂n型氮化物层,在高掺杂n型氮化物层的背面制备漏电极。
作为本发明的进一步改进,所述步骤S6前还包括:从氮化物势垒层远离高掺杂n型氮化物层的一侧刻蚀,直至暴露出高掺杂n型氮化物层,在高掺杂n型氮化物层正面形成漏电极。
作为本发明的进一步改进,所述衬底为蓝宝石、金刚石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或多种的组合。
作为本发明的进一步改进,所述步骤S4还包括:
在所述氮化物势垒层上生长氮化物帽层,所述氮化物帽层为氮化镓层或铝镓氮层。
作为本发明的进一步改进,所述步骤S4还包括:
在所述氮化物势垒层和氮化物沟道层之间生长氮化铝层。
与现有的增强型器件技术相比,本发明具有的优势在于:
本发明中,制备非极性面或半极性面的氮化物异质结,使二维电子气在此处中断,获得了增强型器件。与刻蚀氮化物势垒层或栅区氟离子注入的方法相比,本发明能够避免有源区的损伤带来的器件性能下降,如电流密度降低等效应,此外工艺上也更易实现。
本发明中,在背面的漏电极与高掺杂n型氮化物层形成良好的欧姆接触实现了垂直结构器件;在正面的漏电极与高掺杂n型氮化物层形成良好的欧姆接触实现了半垂直结构器件。低掺杂n型氮化物层具有导电和承受电压的作用。氮化物沟道层和氮化物势垒层组成的异质结具有二维电子气作为导电沟道,其一部分由于非极性或半极性而中断,栅极主要控制这一部分导电沟道的通断。隔离层则是为了将异质结与低掺杂n型氮化物层进行隔离,只有栅极区域露出非极性面或半极性面的异质结作为导电沟道。在栅电极与氮化物势垒层、栅电极与低掺杂n型氮化物层之间制备介质层,降低栅极漏电流;若将栅极表面覆盖上介质层,则位于氮化物势垒层的源电极也可以覆盖到栅极区域,从而可以实现源电极图形的简化。该结构设计实现了氮化物材料的增强型器件,具有导通电阻更小、容纳电流能力更高和晶片面积使用率更高的优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中在栅极处局部减薄铝镓氮层厚度的增强型器件结构示意图。
图2为现有技术中在栅极下方注入氟离子的增强型器件结构示意图。
图3-8为本发明增强型器件的制备方法步骤状态图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外,在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关联性。
下面结合附图,通过具体实施方式,对本发明的技术方案做详细介绍。
本申请提供了一种增强型器件的制备方法,具体步骤为:
S1、如图3A所示,在高掺杂n型氮化物层21上外延生长低掺杂n型氮化物层22。
本实施例中,所述高掺杂n型氮化物层21表示在氮化物层中掺杂n型杂质浓度大于等于5E17cm-3,所述低掺杂n型氮化物层22表示在氮化物层中掺杂n型杂质浓度小于等于5E16cm-3
本实施例中,所述高掺杂n型氮化物层21直接作为衬底,在高掺杂n型氮化物层衬底上直接外延生长低掺杂n型氮化物层22。其它实施例中,如图3B所示,也可以在衬底10上生长高掺杂n型氮化物层,然后将衬底刻蚀或剥离,直至露出所述高掺杂n型氮化物层,所述衬底10包括蓝宝石、金刚石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝等。
S2、如图4所示,在低掺杂n型氮化物层22上形成隔离层23,所述隔离层设有沟槽。
本实施例中,所述沟槽可以通过在所述低掺杂n型氮化物层22选择性外延生长隔离层23,使隔离层23之间形成矩形的沟槽;也可以先在所述低掺杂n型氮化物层22外延生长隔离层23,通过刻蚀的方法,具体的,从隔离层23远离低掺杂n型氮化物层22的一侧开始刻蚀沟槽,停止于低掺杂n型氮化物层22,使隔离层23之间形成沟槽。本案对沟槽的形成方法不做具体限制。
进一步的,所述沟槽的截面形状为U形、V形、矩形、三角形、梯形、多边形、半圆形中的一种或多种图形的组合。
S3、如图5所示,在隔离层23表面以及侧壁形成氮化物沟道层24,在氮化物沟道层24表面以及侧壁形成氮化物势垒层25,所述氮化物沟道层24和氮化物势垒层25存在非极性面或半极性面,至少有部分二维电子气是中断的。
可以理解的是,所述氮化物沟道层24和氮化物势垒层25的形成方法可以是选择性外延生长的方法,只在隔离层23表面以及侧壁上形成氮化物沟道层24,然后只在氮化物沟道层24表面以及侧壁上形成氮化物势垒层25。还可以是在隔离层23上和沟槽内形成氮化物沟道层24后,对沟槽中的氮化物沟道层24进行刻蚀,可是之后再在氮化物沟道层24上和沟槽内形成氮化物势垒层25,对沟槽中的氮化物势垒层25进行刻蚀,保证沟槽底部无氮化物沟道层24或者氮化物势垒层25填充,形成图5所示结构。在沟槽侧壁形成与氮化物晶体极性面方向不一致的非极性或半极性方向,使得具有该晶向的氮化物异质结处的二维电子气中断,实现增强型器件。
S4、如图6A-6D所示,在所述氮化物势垒层侧壁之间形成栅极结构;
所述栅极结构可以是只有栅电极27,如图6A所示。
所述栅极结构可以包括栅电极27与p型半导体30,如图6B所示;所述p型半导体30将氮化物势垒层25侧壁之间的区域填充,在p型半导体30上形成栅电极27。其中所述p型半导体材料包括p型GaN基材料,实现p-GaN栅极结构,所谓GaN基材料,即至少包含Ga原子和N原子的化合物,例如GaN、AlGaN、InGaN、AlInGaN等。
所述栅极结构可以包括栅极结构27与介质层26,如图6C所示;所述介质层设于栅电极与氮化物势垒层、栅电极与低掺杂n型氮化物层之间,所述介质层为SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。其它实施例中,栅电极27可暴露在外形成T型结构,如图6D所示。
S5、如图7A-7H所示,在所述氮化物势垒层25表面形成源电极28;
所述源电极28可以分布在栅极结构两侧,并且氮化物势垒层25表面直接形成源电极,对应6A-6D实施例,所述源电极28的设置如图7A-7D所示。
所述源电极28也可以在栅极结构以及氮化物势垒层25上形成,对应6A-6D实施例,所述源电极28的设置如图7E-7H所示,形成掩埋栅结构。具体的,在所述栅极结构上再覆盖介质层26,所述源电极28再覆盖介质层26,形成掩埋栅。
S6、如图8A-8I所示,形成与所述高掺杂n型氮化物层21接触的漏电极29。
对应7A-7H实施例,在所述高掺杂n型氮化物层21的背面形成漏电极29,如图8A-8H所示,实现漏电极29与高掺杂n型氮化物层21接触,形成垂直结构的增强型器件。所述高掺杂n型氮化物层21的背面即为高掺杂n型氮化物层21远离低掺杂n型氮化物层22的那一面。可以理解的是,当所述高掺杂n型氮化物层21是在衬底10形成时,如图3B实施例,在形成漏电极29前,应该先将衬底10进行剥离,再在高掺杂n型氮化物层21的背面形成漏电极29。
所述漏电极29还可以形成在高掺杂n型氮化物层21的正面,如图8I所示,形成半垂直结构的增强型器件。所述高掺杂n型氮化物层21的正面即为高掺杂n型氮化物层21靠近低掺杂n型氮化物层22的那一面。具体的,图8I所示结构是6A所对应的实施例,在形成栅极结构之后,在栅极结构一侧的氮化物势垒层25上形成源电极28,在栅极结构的另一侧形成凹槽,所述凹槽从氮化物势垒层25开始刻蚀,直至露出高掺杂n型氮化物层21,在高掺杂n型氮化物层21的正面形成漏电极29。其余实施例在高掺杂n型氮化物层21的正面形成漏电极29的方法与6A实施例的形成方式相同,在此不再赘述。
进一步的,所述高掺杂n型氮化物层、低掺杂n型氮化物层、隔离层、氮化物沟道层和氮化物势垒层为氮化镓层、铟镓氮层、铝镓氮层、铝铟氮层、铝铟镓氮层中的一种或多种的组合。
本实施例中,所述隔离层23包括半绝缘层,其中所述半绝缘层通过对氮化物层进行非故意掺杂、碳掺杂、铁掺杂、镁掺杂中一种或多种来实现。所述隔离层主要是为了将氮化物沟道层和氮化物势垒层形成的异质结与低掺杂n型氮化物层进行隔离,只有栅极结构露出非极性面或半极性面的异质结作为垂直导电沟道。所谓半绝缘,是一个相对性的概念,在本发明中,意味着所述隔离层具有高电阻率(例如在室温下电阻率不小于104Ω·cm)。
本申请还提供了一种增强型器件,所述增强型器件为多层外延结构,如图8A所示,依次包括:
高掺杂n型氮化物层21;
设于所述高掺杂n型氮化物层21上的低掺杂n型氮化物层22;
设于所述低掺杂n型氮化物层22上的隔离层23,所述隔离层23之间设有沟槽;
设于所述隔离层23表面以及侧壁上的氮化物沟道层24;
设于所述氮化物沟道层24表面以及侧壁上的氮化物势垒层25;
设于所述氮化物势垒层25侧壁之间的栅极结构;
设于所述氮化物势垒层25表面的源电极28;
设于与所述高掺杂n型氮化物层21接触的漏电极29。
本实施例中,所述栅极结构为栅电极27。
作为本发明的进一步改进,所述栅极结构包括p型半导体30以及位于p型半导体30上的栅电极27,如图8B所示,其中所述栅极区域的p型半导体30包括p型GaN基材料。
作为本发明的进一步改进,所述栅极结构包括栅电极27以及介质层26,其中所述介质层26设于栅电极27与氮化物势垒层25、栅电极27与低掺杂n型氮化物层22之间,如图8C所示。
作为本发明的进一步改进,所述栅极结构表面暴露在外形成T型结构,如图8D所示。
作为本发明的进一步改进,所述栅极结构被介质层26覆盖,从而形成掩埋栅,如图8E-8H所示,其中所述介质层表面被源电极28覆盖。
8A-8H所示的增强型器件都是垂直结构,其中所述漏电极形成于高掺杂n型氮化物层21的背面。作为本发明的进一步改进,所述增强形器件还包括半垂直结构,如图8I所示,其中所述漏电极形成于高掺杂n型氮化物层21的正面。
作为本发明的进一步改进,所述介质层26为SiN、SiCN、SiO2、SiAlN、Al2O3、AlON、SiON、HfO2中的一种或多种的组合。
作为本发明的进一步改进,所述隔离层23包括半绝缘层,其中所述半绝缘层通过对氮化物层进行非故意掺杂、碳掺杂、铁掺杂、镁掺杂中一种或多种来实现。
作为本发明的进一步改进,所述高掺杂n型氮化物层21、低掺杂n型氮化物层22、隔离层23、氮化物沟道层24和氮化物势垒层25为氮化镓层、铟镓氮层、铝镓氮层、铝铟氮层、铝铟镓氮层中的一种或多种的组合。
作为本发明的进一步改进,所述多层外延结构还包括形成于氮化物势垒层25上的氮化物帽层,所述氮化物帽层为氮化镓层或铝镓氮层。
作为本发明的进一步改进,所述氮化物势垒层25和氮化物沟道层24之间设有氮化铝层。
作为本发明的进一步改进,所述沟槽的截面形状为U形、V形、矩形、三角形、梯形、多边形、半圆形中的一种或多种图形的组合。
由以上技术方案,与现有的增强型器件技术相比,本发明具有的优势在于:
本发明中,制备非极性面或半极性面的氮化物异质结,使二维电子气在此处中断,获得了增强型器件。与刻蚀氮化物势垒层或栅区氟离子注入的方法相比,本发明能够避免有源区的损伤带来的器件性能下降,如电流密度降低等效应,此外工艺上也更易实现。
本发明中,高掺杂n型氮化物层的背面与漏电极形成良好的欧姆接触实现了垂直结构器件;高掺杂n型氮化物层的正面与漏电极形成良好的欧姆接触实现了半垂直结构器件。低掺杂n型氮化物层具有导电和承受电压的作用。氮化物沟道层和氮化物势垒层组成的异质结具有二维电子气作为导电沟道,由于非极性或半极性而中断,栅极主要控制这一部分导电沟道的通断。
本发明中,隔离层则是为了将异质结与低掺杂n型氮化物层进行隔离,只有栅极结构区域露出非极性面或半极性面的异质结作为垂直导电沟道。所述隔离层包括半绝缘氮化物层。在栅电极与氮化物势垒层之间、栅电极与低掺杂的n型氮化物层之间可以制备介质层,降低栅极漏电流;若将栅极表面覆盖上介质层,则位于氮化物势垒层的源电极也可以覆盖到栅极区域,从而可以实现源电极图形的简化;在栅极结构一侧形成源电极,另一侧刻蚀凹槽直至漏出高掺杂的n型氮化物层,并形成漏电极,实现半垂直结构的增强型器件。
本发明结构设计实现了氮化物材料垂直结构以及半垂直结构的增强型器件,具有导通电阻更小、容纳电流能力更高和晶片面积使用率更高的优势。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (26)

1.一种增强型器件,所述增强型器件为多层外延结构,其特征在于,所述增强型器件依次包括:
高掺杂n型氮化物层;
设于所述高掺杂n型氮化物层上的低掺杂n型氮化物层;
设于所述低掺杂n型氮化物层上的隔离层,所述隔离层之间设有沟槽;
设于所述隔离层表面以及侧壁上的氮化物沟道层;
设于所述氮化物沟道层表面以及侧壁上的氮化物势垒层;
设于所述氮化物势垒层侧壁之间的栅极结构;
设于所述氮化物势垒层表面的源电极;
设于与所述高掺杂n型氮化物层接触的漏电极。
2.根据权利要求1所述的增强型器件,其特征在于,所述栅极结构包括栅电极。
3.根据权利要求1所述的增强型器件,其特征在于,所述栅极结构包括p型半导体以及位于p型半导体上的栅电极。
4.根据权利要求1所述的增强型器件,其特征在于,所述栅极结构包括栅电极以及介质层,其中所述介质层设于栅电极与氮化物势垒层、栅电极与低掺杂n型氮化物层之间。
5.根据权利要求1所述的增强型器件,其特征在于,所述栅极结构表面暴露在外形成T型结构。
6.根据权利要求1所述的增强型器件,其特征在于,所述栅极结构被介质层覆盖,所述介质层表面被源电极覆盖,形成掩埋栅。
7.根据权利要求1所述的增强型器件,其特征在于,所述漏电极设于高掺杂n型氮化物层的背面。
8.根据权利要求1所述的增强型器件,其特征在于,所述漏电极设于高掺杂n型氮化物层的正面。
9.根据权利要求1所述的增强型器件,其特征在于,所述隔离层包括半绝缘层。
10.根据权利要求9所述的增强型器件,其特征在于,所述半绝缘层包括对氮化物层进行非故意掺杂、碳掺杂、铁掺杂、镁掺杂中一种或多种来实现。
11.根据权利要求1所述的增强型器件,其特征在于,所述高掺杂n型氮化物层、低掺杂n型氮化物层、隔离层、氮化物沟道层和氮化物势垒层为氮化镓层、铟镓氮层、铝镓氮层、铝铟氮层、铝铟镓氮层中的一种或多种的组合。
12.根据权利要求1所述的增强型器件,其特征在于,所述多层外延结构还包括形成于氮化物势垒层上的氮化物帽层,所述氮化物帽层为氮化镓层或铝镓氮层。
13.根据权利要求1所述的增强型器件,其特征在于,所述氮化物势垒层和氮化物沟道层之间设有氮化铝层。
14.根据权利要求1所述的增强型器件,其特征在于,所述隔离层之间的沟槽截面形状为U形、V形、矩形、三角形、梯形、多边形、半圆形中的一种或多种图形的组合。
15.一种增强型器件的制备方法,其特征在于,所述制备方法包括:
S1、在高掺杂n型氮化物层上形成低掺杂n型氮化物层;
S2、在低掺杂n型氮化物层上形成隔离层,所述隔离层设有沟槽;
S3、在隔离层表面以及侧壁形成氮化物沟道层,在氮化物沟道层表面以及侧壁形成氮化物势垒层,所述氮化物沟道层和氮化物势垒层存在非极性面或半极性面,至少有部分二维电子气是中断的;
S4、在所述氮化物势垒层侧壁之间形成栅极结构;
S5、在所述氮化物势垒层表面形成源电极;
S6、形成与所述高掺杂n型氮化物层接触的漏电极。
16.根据权利要求15所述的制备方法,其特征在于,所述栅极结构包括栅电极。
17.根据权利要求15所述的制备方法,其特征在于,所述栅极结构包括p型半导体以及位于p型半导体上的栅电极。
18.根据权利要求15所述的制备方法,其特征在于,所述栅极结构包括栅电极以及介质层,其中所述介质层设于栅电极与氮化物势垒层、栅电极与低掺杂n型氮化物层之间。
19.根据权利要求15所述的制备方法,其特征在于,所述高掺杂n型氮化物层为衬底。
20.根据权利要求15所述的制备方法,其特征在于,所述步骤S1前还包括:提供衬底,在衬底上生长高掺杂n型氮化物层;
所述步骤S6前还包括:将所述衬底刻蚀或剥离,直至露出所述高掺杂n型氮化物层;在高掺杂n型氮化物层背面形成漏电极。
21.根据权利要求15所述的制备方法,其特征在于,所述步骤S6前还包括:从氮化物势垒层远离高掺杂n型氮化物层的一侧刻蚀,直至暴露出高掺杂n型氮化物层,在高掺杂n型氮化物层正面形成漏电极。
22.根据权利要求20所述的制备方法,其特征在于,所述衬底为蓝宝石、金刚石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种或多种的组合。
23.根据权利要求15所述的制备方法,其特征在于,所述隔离层包括半绝缘层。
24.根据权利要求23所述的制备方法,其特征在于,所述半绝缘层包括对氮化物层进行非故意掺杂、碳掺杂、铁掺杂、镁掺杂中一种或多种来实现。
25.根据权利要求15所述的制备方法,其特征在于,所述步骤S4还包括:
在所述氮化物势垒层上生长氮化物帽层,所述氮化物帽层为氮化镓层或铝镓氮层。
26.根据权利要求15所述的制备方法,其特征在于,所述步骤S4还包括:
在所述氮化物势垒层和氮化物沟道层之间生长氮化铝层。
CN201910336804.1A 2019-04-26 2019-04-26 一种增强型器件及其制备方法 Pending CN111863954A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910336804.1A CN111863954A (zh) 2019-04-26 2019-04-26 一种增强型器件及其制备方法
PCT/CN2020/086135 WO2020216250A1 (zh) 2019-04-26 2020-04-22 一种增强型器件及其制备方法
US17/410,087 US20210384360A1 (en) 2019-04-26 2021-08-24 Enhancement-mode device and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910336804.1A CN111863954A (zh) 2019-04-26 2019-04-26 一种增强型器件及其制备方法

Publications (1)

Publication Number Publication Date
CN111863954A true CN111863954A (zh) 2020-10-30

Family

ID=72951458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910336804.1A Pending CN111863954A (zh) 2019-04-26 2019-04-26 一种增强型器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111863954A (zh)

Similar Documents

Publication Publication Date Title
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
CN109585545B (zh) 一种增强型半导体器件及其制备方法
US20130240951A1 (en) Gallium nitride superjunction devices
CN110392929A (zh) 氮化镓晶体管
EP2955757B1 (en) Nitride power component and manufacturing method therefor
CN105655395A (zh) 一种增强型高电子迁移率晶体管及其制作方法
CN108447907A (zh) 晶体管及其制备方法
CN104347696A (zh) 半导体装置以及其制造方法
WO2021072812A1 (zh) 横向GaN基增强型结型场效应管器件及其制备方法
JP5415668B2 (ja) 半導体素子
KR20220165741A (ko) 핀형 반도체 소자, 제조 방법 및 그 응용
US20210202728A1 (en) Enhancement-mode high-electron-mobility transistor
WO2020216250A1 (zh) 一种增强型器件及其制备方法
CN107706238A (zh) Hemt器件及其制造方法
TWI732813B (zh) 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法
CN113571516B (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN209675293U (zh) 一种增强型器件
JP2023519638A (ja) 半導体装置のエピタキシャル構造、製造方法及び半導体装置
CN111863954A (zh) 一种增强型器件及其制备方法
CN111048576B (zh) 一种半导体器件及其制备方法
CN113707718A (zh) 功率器件及其制备方法、电子装置
CN114649410A (zh) 沟槽型半导体器件及其制造方法
CN111384167A (zh) 半导体器件及制作方法
CN116978943B (zh) 一种增强型半导体器件及其制备方法
CN220065704U (zh) 一种氮化镓功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination