KR20180006374A

KR20180006374A - 전송로

Info

Publication number: KR20180006374A
Application number: KR1020177031573A
Authority: KR
Inventors: 타츠야 스기오카
Original assignee: 소니 주식회사
Priority date: 2015-05-13
Filing date: 2016-04-15
Publication date: 2018-01-17
Also published as: US10777867B2; JPWO2016181758A1; CN107615578A; CN107615578B; DE112016002152T5; US10424823B2; TW201640461A; KR102504374B1; US20180108967A1; TWI732753B; WO2016181758A1; US20200036073A1; JP6652131B2

Abstract

본 개시의 전송로는, 제1의 선로와, 제1의 선로의 특성 임피던스보다도 높은 특성 임피던스를 갖는 제2의 선로와, 제3의 선로를 구비한다. 상기 전송로는, 제1의 선로, 제2의 선로, 및 제3의 선로에서의 신호의 조합에 응한 심볼을 전송한다.

Description

전송로

본 개시는, 신호를 전송하는 전송로(傳送路)에 관한 것이다.

근래의 전자 기기의 고기능화 및 다기능화에 수반하여, 전자 기기에는, 반도체 칩, 센서, 표시 디바이스 등의 다양한 디바이스가 탑재된다. 이들의 디바이스 사이에서는, 많은 데이터의 교환이 행하여지고, 그 데이터량은, 전자 기기의 고기능화 및 다기능화에 응하여 많아져 오고 있다. 그래서, 종종, 예를 들면 수Gbps로 데이터를 송수신 가능한 고속 인터페이스를 이용하여, 데이터의 교환이 행하여진다.

보다 전송 용량을 높이는 방법에 관해, 다양한 기술이 개시되어 있다. 예를 들면, 특허 문헌 1, 2에는, 3개의 전송로를 이용하여 3개의 차동 신호를 전송하는 통신 시스템이 개시되어 있다.

그런데, 통신 시스템에서는, 통신 품질이 높을 것이 요망되고 있다. 통신 품질을 높이기 위해서는, 예를 들면 전송로의 배선 패턴을 적절하게 형성할 필요가 있다. 예를 들면, 특허 문헌 3에는, 차동 전송로에서의 배선 패턴이 개시되어 있다.

특허 문헌 1 : 일본국 특개평06-261092호 공보 특허 문헌 2 : 미국 특허 제8064535호 명세서 특허 문헌 3 : 일본국 특개2006-128618호 공보

이와 같이, 통신 시스템에서는, 통신 품질이 높은 것이 요망되고 있고, 더한층의 통신 품질의 향상이 기대되고 있다.

따라서 통신 품질을 높일 수 있는 전송로를 제공하는 것이 바람직하다.

본 개시의 한 실시의 형태에서의 제1의 전송로는, 제1의 선로와, 제2의 선로와, 제3의 선로를 구비하고 있다. 제2의 선로는, 제1의 선로의 특성 임피던스보다도 높은 특성 임피던스를 갖는 것이다. 상기 제1의 전송로는, 제1의 선로, 제2의 선로, 및 제3의 선로에서의 신호의 조합에 응한 심볼을 전송하는 것이다.

본 개시의 한 실시의 형태에서의 제2의 전송로는, 제1의 선로와, 제2의 선로와, 제3의 선로를 구비하고 있다. 제1의 선로는, 제1의 층에 형성된 것이다. 제2의 선로는, 제2의 층에 형성된 것이다. 제3의 선로는, 제1의 층에 형성된 것이다. 상기 제2의 전송로는, 제1의 선로, 제2의 선로, 및 제3의 선로에서의 신호의 조합에 응한 심볼을 전송하는 것이다.

본 개시의 한 실시의 형태에서의 제3의 전송로는, 제1의 트리오 선로와, 제2의 트리오 선로를 구비하고 있다. 제1의 트리오 선로는, 3개의 선로를 포함하고, 신호의 조합에 응한 제1의 심볼을 전송하는 것이다. 제2의 트리오 선로는, 3개의 선로를 포함하고, 신호의 조합에 응한 제2의 심볼을 전송하는 것이다. 상기 제1의 트리오 선로에서의 3개의 선로 중의 2개의 선로의 사이에, 제2의 트리오 선로에서의 3개의 선로 중의 하나가 배치되어 있다.

본 개시의 한 실시의 형태에서의 제1의 전송로에서는, 제1의 선로, 제2의 선로, 및 제3의 선로가 마련되고, 이들의 선로에서의 신호의 조합에 응한 심볼이 전송된다. 이 제2의 선로의 특성 임피던스는, 제1의 선로의 특성 임피던스보다도 높은 것이다.

본 개시의 한 실시의 형태에서의 제2의 전송로에서는, 제1의 선로, 제2의 선로, 및 제3의 선로가 마련되고, 이들의 선로에서의 신호의 조합에 응한 심볼이 전송된다. 제1의 선로 및 제3의 선로는, 제1의 층에 형성되고, 제2의 선로는, 제2의 층에 형성된다.

본 개시의 한 실시의 형태에서의 제3의 전송로에서는, 제1의 트리오 선로 및 제2의 트리오 선로가 마련된다. 그리고, 제1의 트리오 선로에서는, 3개의 선로에서의 신호의 조합에 응한 제1의 심볼이 전송되고, 제2의 트리오 선로에서는, 3개의 선로에서의 신호의 조합에 응한 제2의 심볼이 전송된다. 제1의 트리오 선로에서의 3개의 선로 중의 2개의 선로의 사이에는, 제2의 트리오 선로에서의 3개의 선로 중의 하나가 배치되어 있다.

본 개시의 한 실시의 형태에서의 제1의 전송로에 의하면, 제2의 선로의 특성 임피던스를, 제1의 선로의 특성 임피던스보다도 높게 하였기 때문에, 통신 품질을 높일 수 있다.

본 개시의 한 실시의 형태에서의 제2의 전송로에 의하면, 제1의 선로 및 제3의 선로를 제1의 층에 형성함과 함께, 제2의 선로를 제2의 층에 형성하였기 때문에, 통신 품질을 높일 수 있다.

본 개시의 한 실시의 형태에서의 제3의 전송로에 의하면, 제1의 트리오 선로에서의 3개의 선로 중의 2개의 선로의 사이에, 제2의 트리오 선로에서의 3개의 선로 중의 하나를 배치하였기 때문에, 통신 품질을 높일 수 있다.

또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과가 있어도 좋다.

도 1은 본 개시의 한 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 2는 도 1에 도시한 통신 시스템이 송수신하는 신호의 전압 상태를 도시하는 설명도.
도 3은 도 1에 도시한 통신 시스템이 송수신하는 심볼의 천이를 도시하는 설명도.
도 4는 도 1에 도시한 송신부의 한 구성례를 도시하는 블록도.
도 5는 도 4에 도시한 출력부의 한 동작례를 도시하는 표.
도 6은 도 4에 도시한 출력부의 한 구성례를 도시하는 블록도.
도 7은 도 6에 도시한 드라이버의 한 구성례를 도시하는 회로도.
도 8은 도 1에 도시한 수신부의 한 구성례를 도시하는 블록도.
도 9는 도 1에 도시한 통신 시스템이 송수신하는 신호의 한 예를 도시하는 파형도.
도 10은 도 8에 도시한 수신부의 수신 동작의 한 예를 도시하는 설명도.
도 11은 제1의 실시의 형태에 관한 전송로의 한 구성례를 도시하는 단면도.
도 12는 도 11에 도시한 전송로의 한 특성례를 도시하는 특성도.
도 13은 도 11에 도시한 전송로의 다른 특성례를 도시하는 특성도.
도 14는 비교례에 관한 전송로의 한 특성례를 도시하는 특성도.
도 15는 비교례에 관한 전송로의 다른 특성례를 도시하는 특성도.
도 16은 제1의 실시의 형태의 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.
도 17은 제1의 실시의 형태의 다른 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.
도 18은 제1의 실시의 형태의 다른 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.
도 19는 제1의 실시의 형태의 다른 변형례에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 20은 도 19에 도시한 전송로의 한 구성례를 도시하는 설명도.
도 21은 도 20에 도시한 전송로의 한 특성례를 도시하는 표.
도 22는 도 19에 도시한 전송로의 다른 특성례를 도시하는 표.
도 23은 제1의 실시의 형태의 다른 변형례에 관한 전송로의 한 구성례를 도시하는 설명도
도 24는 제2의 실시의 형태에 관한 전송로의 한 구성례를 도시하는 단면도.
도 25는 제2의 실시의 형태의 변형례에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 26은 도 25에 도시한 전송로의 한 구성례를 도시하는 단면도.
도 27은 제2의 실시의 형태의 다른 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.
도 28은 제3의 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 29는 도 28에 도시한 통신 시스템의 한 동작례를 도시하는 모식도.
도 30은 제3의 실시의 형태의 변형례에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 31은 도 30에 도시한 통신 시스템의 한 동작례를 도시하는 모식도.
도 32는 제3의 실시의 형태의 다른 변형례에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 33은 도 32에 도시한 통신 시스템의 한 동작례를 도시하는 모식도.
도 34는 제3의 실시의 형태의 다른 변형례에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 35는 도 34에 도시한 통신 시스템의 한 동작례를 도시하는 모식도.
도 36은 제3의 실시의 형태의 다른 변형례에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 37은 한 실시의 형태에 관한 통신 시스템이 적용된 스마트 폰의 외관 구성을 도시하는 사시도.
도 38은 한 실시의 형태에 관한 통신 시스템이 적용된 어플리케이션 프로세서의 한 구성례를 도시하는 블록도.
도 39는 한 실시의 형태에 관한 통신 시스템이 적용된 이미지 센서의 한 구성례를 도시하는 블록도.
도 40은 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.
도 41은 다른 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.

이하, 본 개시의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.

1. 제1의 실시의 형태

2. 제2의 실시의 형태

3. 제3의 실시의 형태

4.적용례

<1. 제1의 실시의 형태>

[구성례]

도 1은, 제1의 실시의 형태에 관한 전송로를 구비한 통신 시스템의 한 구성례를 도시하는 것이다. 통신 시스템(1)은, 3개의 전압 레벨을 갖는 신호를 이용하여 통신을 행하는 것이다.

통신 시스템(1)은, 송신 장치(10)와, 전송로(100)와, 수신 장치(30)를 구비하고 있다. 송신 장치(10)는, 3개의 출력 단자(ToutA, ToutB, ToutC)를 가지며, 전송로(100)는, 선로(110A, 110B, 110C)를 가지며, 수신 장치(30)는, 3개의 입력단자(TinA, TinB, TinC)를 갖고 있다. 그리고, 송신 장치(10)의 출력 단자(ToutA) 및 수신 장치(30)의 입력단자(TinA)는, 선로(110A)를 통하여 서로 접속되고, 송신 장치(10)의 출력 단자(ToutB) 및 수신 장치(30)의 입력단자(TinB)는, 선로(110B)를 통하여 서로 접속되고, 송신 장치(10)의 출력 단자(ToutC) 및 수신 장치(30)의 입력단자(TinC)는, 선로(110C)를 통하여 서로 접속되어 있다. 선로(110A∼110C)의 특성 임피던스는, 이 예에서는 약 50[Ω]이다. 구체적으로는, 후술하는 바와 같이, 선로(110B)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스보다도 높게 하고 있다. 이에 의해, 통신 시스템(1)에서는, 후술하는 바와 같이, 통신 품질을 높일 수 있도록 되어 있다.

송신 장치(10)는, 출력 단자(ToutA)로부터 신호(SIGA)를 출력하고, 출력 단자(ToutB)로부터 신호(SIGB)를 출력하고, 출력 단자(ToutC)로부터 신호(SIGC)를 출력한다. 그리고, 수신 장치(30)는, 입력단자(TinA)를 통하여 신호(SIGA)를 수신하고, 입력단자(TinB)를 통하여 신호(SIGB)를 수신하고, 입력단자(TinC)를 통하여 신호(SIGC)를 수신한다. 신호(SIGA, SIGB, SIGC)는, 각각 3개의 전압 레벨(고레벨 전압(VH), 중레벨 전압(VM), 및 저레벨 전압(VL))의 사이에서 천이하는 것이다.

도 2는, 신호(SIGA, SIGB, SIGC)의 전압 상태를 도시하는 것이다. 송신 장치(10)는, 3개의 신호(SIGA, SIGB, SIGC)를 이용하여, 6개의 심볼 "+x", "-x", "+y", "-y", "+z", "-z"를 송신한다. 예를 들면, 심볼 "+x"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 고레벨 전압(VH)으로 하고 신호(SIGB)를 저레벨 전압(VL)으로 하고 신호(SIGC)를 중레벨 전압(VM)으로 한다. 심볼 "-x"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 저레벨 전압(VL)으로 하고 신호(SIGB)를 고레벨 전압(VH)으로 하고 신호(SIGC)를 중레벨 전압(VM)으로 한다. 심볼 "+y"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 중레벨 전압(VM)으로 하고 신호(SIGB)를 고레벨 전압(VH)으로 하고 신호(SIGC)를 저레벨 전압(VL)으로 한다. 심볼 "-y"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 중레벨 전압(VM)으로 하고 신호(SIGB)를 저레벨 전압(VL)으로 하고 신호(SIGC)를 고레벨 전압(VH)으로 한다. 심볼 "+z"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 저레벨 전압(VL)으로 하고 신호(SIGB)를 중레벨 전압(VM)으로 하고 신호(SIGC)를 고레벨 전압(VH)으로 한다. 심볼 "-z"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 고레벨 전압(VH)으로 하고 신호(SIGB)를 중레벨 전압(VM)으로 하고 신호(SIGC)를 저레벨 전압(VL)으로 하도록 되어 있다.

전송로(100)는, 이와 같은 신호(SIGA, SIGB, SIGC)를 이용하여, 심볼의 시퀀스를 전한다. 구체적으로는, 전송로(100)는, 선로(110A)가 신호(SIGA)를 전하고, 선로(110B)가 신호(SIGB)를 전하고, 선로(110C)가 신호(SIGC)를 전함에 의해, 심볼의 시퀀스를 전한다. 즉, 3개의 선로(110A, 110B, 110C)는, 심볼의 시퀀스를 전하는 하나의 트리오 선로로서 기능하도록 되어 있다.

(송신 장치(10))

송신 장치(10)는, 도 1에 도시한 바와 같이, 클록 생성부(11)와, 처리부(12)와, 송신부(20)를 갖고 있다.

클록 생성부(11)는, 클록 신호(TxCK)를 생성하는 것이다. 클록 신호(TxCK)의 주파수는, 예를 들면 2.5[㎓]이다. 클록 생성부(11)는, 예를 들면 PLL(Phase Locked Loop)에 의해 구성되고, 예를 들면 송신 장치(10)의 외부로부터 공급되는 리퍼런스 클록(도시 생략)에 의거하여 클록 신호(TxCK)를 생성한다. 그리고, 클록 생성부(11)는, 이 클록 신호(TxCK)를, 처리부(12) 및 송신부(20)에 공급하도록 되어 있다.

처리부(12)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성하는 것이다. 여기서, 1조(組)의 천이 신호(TxF0, TxR0, TxP0)는, 송신 장치(10)가 송신하는 심볼의 시퀀스에서의 심볼의 천이를 나타내는 것이다. 마찬가지로, 1조의 천이 신호(TxF1, TxR1, TxP1)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF2, TxR2, TxP2)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF3, TxR3, TxP3)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF4, TxR4, TxP4)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF5, TxR5, TxP5)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF6, TxR6, TxP6)는 심볼의 천이를 나타내는 것이다. 즉, 처리부(12)는, 7조의 천이 신호를 생성하는 것이다. 이하, 천이 신호(TxF0∼TxF6) 중의 임의의 하나를 나타내는 것으로서 천이 신호(TxF)를 적절히 이용하고, 천이 신호(TxR0∼TxR6) 중의 임의의 하나를 나타내는 것으로서 천이 신호(TxR)를 적절히 이용하고, 천이 신호(TxP0∼TxP6) 중의 임의의 하나를 나타내는 것으로서 천이 신호(TxP)를 적절히 이용한다.

도 3은, 천이 신호(TxF, TxR, TxP)와 심볼의 천이와의 관계를 도시하는 것이다. 각 천이에 붙인 3자릿수의 수치는, 천이 신호(TxF, TxR, TxP)의 값을 이 순서로 나타낸 것이다.

천이 신호(TxF)(Flip)는, "+x"와 "-x"와의 사이에서 심볼을 천이시키고, "+y"와 "-y"와의 사이에서 심볼을 천이시키고, "+z"와 "-z"와의 사이에서 심볼을 천이시키는 것이다. 구체적으로는, 천이 신호(TxF)가 "1"인 경우에는, 심볼의 극성을 변경하도록(예를 들면 "+x"로부터 "-x"로) 천이하고, 천이 신호(TxF)가 "0"인 경우에는, 이와 같은 천이를 행하지 않도록 되어 있다.

천이 신호(TxR(Rotation), TxP(Polarity))는, 천이 신호(TxF)가 "0"인 경우에 있어서, "+x"와 "-x" 이외와의 사이, "+y"와 "-y" 이외와의 사이, "+z"와 "-z" 이외와의 사이에서 심볼을 천이시키는 것이다. 구체적으로는, 천이 신호(TxR, TxP)가 "1", "0"인 경우에는, 심볼의 극성을 유지한 채로, 도 3에서 우회전으로 (예를 들면 "+x"로부터 "+y"로) 천이하고, 천이 신호(TxR, TxP)가 "1", "1"인 경우에는, 심볼의 극성을 변경함과 함께, 도 3에서 우회전으로 (예를 들면 "+x"로부터 "-y"로) 천이한다. 또한, 천이 신호(TxR, TxP)가 "0", "0"인 경우에는, 심볼의 극성을 유지한 채로, 도 3에서 좌회전으로 (예를 들면 "+x"로부터 "+z"로) 천이하고, 천이 신호(TxR, TxP)가 "0", "1"인 경우에는, 심볼의 극성을 변경함과 함께, 도 3에서 좌회전으로 (예를 들면 "+x"로부터 "-z"로) 천이한다.

처리부(12)는, 이와 같은 천이 신호(TxF, TxR, TxP)를 7조 생성한다. 그리고, 처리부(12)는, 이 7조의 천이 신호(TxF, TxR, TxP)(천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6))를 송신부(20)에 공급하도록 되어 있다.

송신부(20)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.

도 4는, 송신부(20)의 한 구성례를 도시하는 것이다. 송신부(20)는, 시리얼라이저(21∼23)와, 송신 심볼 생성부(24)와, 출력부(27)를 갖고 있다.

시리얼라이저(21)는, 천이 신호(TxF0∼TxF6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxF0∼TxF6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxF9)를 생성하는 것이다. 시리얼라이저(22)는, 천이 신호(TxR0∼TxR6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxR0∼TxR6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxR9)를 생성하는 것이다. 시리얼라이저(23)는, 천이 신호(TxP0∼TxP6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxP0∼TxP6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxP9)를 생성하는 것이다.

송신 심볼 생성부(24)는, 천이 신호(TxF9, TxR9, TxP9) 및 클록 신호(TxCK)에 의거하여, 심볼 신호(Tx1, Tx2, Tx3)를 생성하는 것이다. 송신 심볼 생성부(24)는, 신호 생성부(25)와, 플립플롭(26)을 갖고 있다.

신호 생성부(25)는, 천이 신호(TxF9, TxR9, TxP9) 및 심볼 신호(D1, D2, D3)에 의거하여, 심볼 신호(Tx1, Tx2, Tx3)를 생성하는 것이다. 구체적으로는, 신호 생성부(25)는, 심볼 신호(D1, D2, D3)이 나타내는 심볼(천이 전의 심볼)과, 천이 신호(TxF9, TxR9, TxP9)에 의거하여, 도 3에 도시한 바와 같이 천이 후의 심볼을 구하고, 심볼 신호(Tx1, Tx2, Tx3)로서 출력하도록 되어 있다.

플립플롭(26)은, 클록 신호(TxCK)에 의거하여 심볼 신호(Tx1, Tx2, Tx3)를 샘플링하여, 그 샘플링 결과를 심볼 신호(D1, D2, D3)으로서 각각 출력하는 것이다.

출력부(27)는, 심볼 신호(Tx1, Tx2, Tx3) 및 클록 신호(TxCK)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.

도 5는, 출력부(27)의 한 동작례를 도시하는 것이다. 출력부(27)는, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "1", "0", "0"인 경우에는, 신호(SIGA)를 고레벨 전압(VH)으로 하고 신호(SIGB)를 저레벨 전압(VL)으로 하고 신호(SIGC)를 중레벨 전압(VM)으로 한다. 즉, 출력부(27)는, 심볼 "+x"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "0", "1", "1"인 경우에는, 신호(SIGA)를 저레벨 전압(VL)으로 하고 신호(SIGB)를 고레벨 전압(VH)으로 하고 신호(SIGC)를 중레벨 전압(VM)으로 한다. 즉, 출력부(27)는, 심볼 "-x"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "0", "1", "0"인 경우에는, 신호(SIGA)를 중레벨 전압(VM)으로 하고 신호(SIGB)를 고레벨 전압(VH)으로 하고 신호(SIGC)를 저레벨 전압(VL)으로 한다. 즉, 출력부(27)는, 심볼 "+y"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "1", "0", "1"인 경우에는, 신호(SIGA)를 중레벨 전압(VM)으로 하고 신호(SIGB)를 저레벨 전압(VL)으로 하고 신호(SIGC)를 고레벨 전압(VH)으로 한다. 즉, 출력부(27)는, 심볼 "-y"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "0", "0", "1"인 경우에는, 신호(SIGA)를 저레벨 전압(VL)으로 하고 신호(SIGB)를 중레벨 전압(VM)으로 하고 신호(SIGC)를 고레벨 전압(VH)으로 한다. 즉, 출력부(27)는, 심볼 "+z"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "1", "1", "0"인 경우에는, 신호(SIGA)를 고레벨 전압(VH)으로 하고 신호(SIGB)를 중레벨 전압(VM)으로 하고 신호(SIGC)를 저레벨 전압(VL)으로 한다. 즉, 출력부(27)는, 심볼 "-z"를 생성하도록 되어 있다.

도 6은, 출력부(27)의 한 구성례를 도시하는 것이다. 출력부(27)는, 드라이버 제어부(28)와, 드라이버부(29A, 29B, 29C)를 갖고 있다.

드라이버 제어부(28)는, 심볼 신호(Tx1, Tx2, Tx3) 및 클록 신호(TxCK)에 의거하여, 제어 신호(PU1A∼PU5A, PD1A∼PD5A, PU1B∼PU5B, PD1B∼PD5B, PU1C∼PU5C, PD1C∼PD5C)를 생성하는 것이다. 그리고, 드라이버 제어부(28)는, 제어 신호(PU1A∼PU5A, PD1A∼PD5A)를 드라이버부(29A)에 공급하고, 제어 신호(PU1B∼PU5B, PD1B∼PD5B)를 드라이버부(29B)에 공급하고, 제어 신호(PU1C∼PU5C, PD1C∼PD5C)를 드라이버부(29C)에 공급하도록 되어 있다.

드라이버부(29A)는, 제어 신호(PU1A∼PU5A, PD1A∼PD5A)에 의거하여, 신호(SIGA)를 생성하는 것이다. 드라이버부(29A)는, 이 예에서는, 5개의 드라이버(291A∼295A)를 갖고 있다. 드라이버(291A∼295A)는, 정입력단자에 공급된 신호 및 부입력단자에 공급된 신호에 의거하여, 출력 단자(ToutA)의 전압을 설정하는 것이다. 드라이버(291A)의 정입력단자에는 제어 신호(PU1A)가 공급되고, 부입력단자에는 제어 신호(PD1A)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 드라이버(292A)의 정입력단자에는 제어 신호(PU2A)가 공급되고, 부입력단자에는 제어 신호(PD2A)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 드라이버(293A)의 정입력단자에는 제어 신호(PU3A)가 공급되고, 부입력단자에는 제어 신호(PD3A)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 드라이버(294A)의 정입력단자에는 제어 신호(PU4A)가 공급되고, 부입력단자에는 제어 신호(PD4A)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 드라이버(295A)의 정입력단자에는 제어 신호(PU5A)가 공급되고, 부입력단자에는 제어 신호(PD5A)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 이와 같이, 드라이버(291A∼295A)의 출력 단자는, 서로 접속됨과 함께, 출력 단자(ToutA)에 접속되어 있다.

드라이버부(29B)는, 제어 신호(PU1B∼PU5B, PD1B∼PD5B)에 의거하여, 신호(SIGB)를 생성하는 것이다. 드라이버부(29B)는, 이 예에서는, 5개의 드라이버(291B∼295B)를 갖고 있다. 드라이버(291B)의 정입력단자에는 신호(PU1B)가 공급되고, 부입력단자에는 신호(PD1B)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutB)에 접속되어 있다. 드라이버(292B∼295B)에 대해서도 마찬가지이다. 이와 같이, 드라이버(291B∼295B)의 출력 단자는, 서로 접속됨과 함께, 출력 단자(ToutB)에 접속되어 있다.

드라이버부(29C)는, 제어 신호(PU1C∼PU5C, PD1C∼PD5C)에 의거하여, 신호(SIGC)를 생성하는 것이다. 드라이버부(29C)는, 이 예에서는, 5개의 드라이버(291C∼295C)를 갖고 있다. 드라이버(291C)의 정입력단자에는 신호(PU1C)가 공급되고, 부입력단자에는 신호(PD1C)가 공급되고, 출력 단자는 송신 장치(10)의 출력 단자(ToutC)에 접속되어 있다. 드라이버(292C∼295C0에 대해서도 마찬가지이다. 이와 같이, 드라이버(291C∼295C)의 출력 단자는, 서로 접속됨과 함께, 출력 단자(ToutC)에 접속되어 있다.

도 7은, 드라이버(291A)의 한 구성례를 도시하는 것이다. 또한, 드라이버(292A∼295A, 291B∼295B, 291C∼295C)에 대해서도 마찬가지이다. 드라이버(291A)는, 트랜지스터(91, 94)와, 저항 소자(92, 93)를 갖고 있다. 트랜지스터(91, 94)는, 이 예에서는, N채널 MOS(Metal Oxide Semiconductor)형의 FET(Field Effect Transistor)이다. 트랜지스터(91)의 게이트는, 드라이버(291A)의 정입력단자에 대응하는 것이고, 제어 신호(PU1A)가 공급되고, 드레인에는 전압(V1)이 공급되고, 소스는 저항 소자(92)의 일단에 접속되어 있다. 트랜지스터(94)의 게이트는, 드라이버(291A)의 부입력단자에 대응하는 것이고, 제어 신호(PD1A)가 공급되고, 드레인은 저항 소자(93)의 일단에 접속되고, 소스는 접지되어 있다. 저항 소자(92)의 일단은, 트랜지스터(91)의 소스에 접속되고, 타단은, 저항 소자(93)의 타단 및 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 저항 소자(93)의 일단은, 트랜지스터(94)의 드레인에 접속되고, 타단은, 저항 소자(92)의 타단 및 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 이 예에서는, 트랜지스터(91)의 온 저항과, 저항 소자(92)의 저항치와의 합은, 200[Ω] 정도이고, 마찬가지로, 트랜지스터(94)의 온 저항과, 저항 소자(93)의 저항치와의 합은, 200[Ω] 정도이다.

이 구성에 의해, 드라이버 제어부(28)는, 제어 신호(PU1A∼PU5A, PD1A∼PD5A)를 이용하여, 출력 단자(ToutA)의 전압을, 3개의 전압(고레벨 전압(VH), 저레벨 전압(VL), 및 중레벨 전압(VM)) 중의 하나로 설정한다. 구체적으로는, 예를 들면, 출력 단자(ToutA)의 전압을 고레벨 전압(VH)으로 설정하는 경우에는, 제어 신호(PU1A∼PU5A) 중의 예를 들면 4개를 "1"로 하고 나머지 하나 및 제어 신호(PD1A∼PD5A)를 "0"으로 설정한다. 이에 의해, 드라이버부(29A)에서는, 게이트에 "1"이 공급된 4개의 트랜지스터(91)가 온 상태가 된다. 그 결과, 신호(SIGA)가 고레벨 전압(VH)이 됨과 함께, 드라이버부(29A)의 출력 종단 저항이 약 50[Ω]이 된다. 또한, 예를 들면, 출력 단자(ToutA)의 전압을 저레벨 전압(VL)으로 설정하는 경우에는, 제어 신호(PD1A∼PD5A) 중의 예를 들면 4개를 "1"로 하고 나머지 하나 및 제어 신호(PU1A∼PU5A)를 "0"으로 설정한다. 이에 의해, 드라이버부(29A)에서는, 게이트에 "1"이 공급된 4개의 트랜지스터(94)가 온 상태가 된다. 그 결과, 신호(SIGA)가 저레벨 전압(VL)이 됨과 함께, 드라이버부(29A)의 출력 종단 저항이 약 50[Ω]이 된다. 또한, 출력 단자(ToutA)의 전압을 중레벨 전압(VM)으로 설정하는 경우에는, 제어 신호(PU1A∼PU5A) 중의 예를 들면 2개를 "1"로 함과 함께 나머지를 "0"으로 하고, 제어 신호(PD1A∼PD5A) 중의 예를 들면 2개를 "1"로 함과 함께 나머지를 "0"으로 한다. 이에 의해, 드라이버부(29A)에서는, 게이트에 "1"이 공급된 2개의 트랜지스터(91) 및 2개의 트랜지스터(94)가 온 상태가 되어, 테브난 종단이 실현된다. 그 결과, 신호(SIGA)는 중레벨 전압(VM)이 됨과 함께, 드라이버부(29A)의 출력 종단 저항이 약 50[Ω]이 된다. 이와 같이 하여, 드라이버 제어부(28)는, 제어 신호(PU1A∼PU5A, PD1A∼PD5A)를 이용하여, 출력 단자(ToutA)의 전압을, 3개의 전압 중의 하나로 설정하도록 되어 있다.

(수신 장치(40))

도 1에 도시한 바와 같이, 수신 장치(30)는, 수신부(40)와, 처리부(32)를 갖고 있다.

수신부(40)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성하는 것이다.

도 8은, 수신부(40)의 한 구성례를 도시하는 것이다. 수신부(40)는, 저항 소자(41A, 41B, 41C)와, 앰프(42A, 42B, 42C)와, 클록 생성부(43)와, 플립플롭(44, 45)과, 신호 생성부(46)를 갖고 있다.

저항 소자(41A, 41B, 41C)는, 통신 시스템(1)에서의 종단 저항으로서 기능하는 것이다. 저항 소자(41A)의 일단은 입력단자(TinA)에 접속됨과 함께 신호(SIGA)가 공급되고, 타단은 저항 소자(41B, 41C)의 타단에 접속되어 있다. 저항 소자(41B)의 일단은 입력단자(TinB)에 접속됨과 함께 신호(SIGB)가 공급되고, 타단은 저항 소자(41A, 41C)의 타단에 접속되어 있다. 저항 소자(41C)의 일단은 입력단자(TinC)에 접속됨과 함께 신호(SIGC)가 공급되고, 타단은 저항 소자(41A, 41B)의 타단에 접속되어 있다.

앰프(42A, 42B, 42C)는, 각각, 정입력단자에서의 신호와 부입력단자에서의 신호의 차분에 응한 신호를 출력하는 것이다. 앰프(42A)의 정입력단자는, 앰프(42C)의 부입력단자 및 저항 소자(41A)의 일단에 접속됨과 함께 신호(SIGA)가 공급되고, 부입력단자는, 앰프(42B)의 정입력단자 및 저항 소자(41B)의 일단에 접속됨과 함께 신호(SIGB)가 공급된다. 앰프(42B)의 정입력단자는, 앰프(42A)의 부입력단자 및 저항 소자(41B)의 일단에 접속됨과 함께 신호(SIGB)가 공급되고, 부입력단자는, 앰프(42C)의 정입력단자 및 저항 소자(41C)의 일단에 접속됨과 함께 신호(SIGC)가 공급된다. 앰프(42C)의 정입력단자는, 앰프(42B)의 부입력단자 및 저항 소자(41C)의 일단에 접속됨과 함께 신호(SIGC)가 공급되고, 부입력단자는, 앰프(42A)의 정입력단자 및 저항 소자(41A)에 접속됨과 함께 신호(SIGA)가 공급된다.

이 구성에 의해, 앰프(42A)는, 신호(SIGA)와 신호(SIGB)와의 차분(AB)(SIGA-SIGB)에 응한 신호를 출력하고, 앰프(42B)는, 신호(SIGB)와 신호(SIGC)와의 차분(BC)(SIGB-SIGC)에 응한 신호를 출력하고, 앰프(42C)는, 신호(SIGC)와 신호(SIGA)와의 차분(CA)(SIGC-SIGA)에 응한 신호를 출력하도록 되어 있다.

도 9는, 수신부(40)가 수신한 신호(SIGA∼SIGC)의 한 예를 도시하는 것이다. 이 예에서는, 수신부(40)는, 6개의 심볼 "+x", "-y", "-z", "+z", "+y", "-x"를 이 순서로 수신하고 있다. 이때, 신호(SIGA)의 전압은, VH, VM, VH, VL, VM, VL과 같이 변화하고, 신호(SIGB)의 전압은, VL, VL, VM, VM, VH, VH와 같이 변화하고, 신호(SIGC)의 전압은, VM, VH, VL, VH, VL, VM과 같이 변화한다. 이에 응하여, 차분(AB, BC, CA)도 또한 변화한다. 예를 들면, 차분(AB)은, +2ΔV, +ΔV, +ΔV, -ΔV, -ΔV, -2ΔV와 같이 변화하고, 차분(BC)은, -ΔV, -2ΔV, +ΔV, -ΔV, +2ΔV, +ΔV와 같이 변화하고, 차분(CA)은, -ΔV, +ΔV, -2ΔV, +2ΔV, -ΔV, +ΔV와 같이 변화한다. 여기서, ΔV는, 3개의 전압(고레벨 전압(VH), 중레벨 전압(VM), 및 저레벨 전압(VL)) 중의 이웃하는 2개의 전압의 차(差)이다.

도 10은, 수신부가 심볼 "+x"를 수신한 경우에 있어서, 앰프(42A, 42B, 42C)의 한 동작례를 도시하는 것이다. 이 예에서는, 신호(SIGA)의 전압은 고레벨 전압(VH)이고, 신호(SIGB)의 전압은 저레벨 전압(VL)이고, 신호(SIGC)의 전압은 중레벨 전압(VM)이다. 이 경우에는, 입력단자(TinA), 저항 소자(41A), 저항 소자(41B), 입력단자(TinB)의 순서로 전류(Iin)가 흐른다. 그리고, 앰프(42A)의 정입력단자에는 고레벨 전압(VH)이 공급됨과 함께 부입력단자에는 저레벨 전압(VL)이 공급되고, 차분(AB)은 정(正)이 되기 때문에, 앰프(42A)는 "1"을 출력한다. 또한, 앰프(42B)의 정입력단자에는 저레벨 전압(VL)이 공급됨과 함께 부입력단자에는 중레벨 전압(VM)이 공급되고, 차분(BC)는 부가 되기 때문에, 앰프(42B)는 "0"을 출력한다. 또한, 앰프(42C)의 정입력단자에는 중레벨 전압(VM)이 공급됨과 함께 부입력단자에는 고레벨 전압(VH)이 공급되고, 차분(CA)은 부가 되기 때문에, 앰프(42C)는 "0"을 출력하도록 되어 있다.

클록 생성부(43)는, 앰프(42A, 42B, 42C)의 출력 신호에 의거하여, 클록 신호(RxCK)를 생성하는 것이다.

플립플롭(44)은, 앰프(42A, 42B, 42C)의 출력 신호를, 클록 신호(RxCK)의 1클록분 지연시켜, 각각 출력하는 것이다. 플립플롭(45)은, 플립플롭(44)의 3개의 출력 신호를, 클록 신호(RxCK)의 1클록분 지연시켜, 각각 출력하는 것이다.

신호 생성부(46)는, 플립플롭(44, 45)의 출력 신호, 및 클록 신호(RxCK)에 의거하여, 천이 신호(RxF, RxR, RxP)를 생성하는 것이다. 이 천이 신호(RxF, RxR, RxP)는, 송신 장치(10)에서의 천이 신호(TxF9, TxR9, TxP9)에 각각 대응하는 것이고, 심볼의 천이를 나타내는 것이다. 신호 생성부(46)는, 플립플롭(44)의 출력 신호가 나타내는 심볼과, 플립플롭(45)의 출력 신호가 나타내는 심볼에 의거하여, 심볼의 천이(도 3)를 특정하고, 천이 신호(RxF, RxR, RxP)를 생성하도록 되어 있다.

처리부(32)(도 1)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행하는 것이다.

(전송로(100))

도 11은, 전송로(100)의 한 구성례를 도시하는 것이다. 전송로(100)는, 이른바 스트립 선로에 의해 구성되는 것이다. 전송로(100)는, 선로(110A∼110C)에 더하여, 도전층(101)과, 유전층(102)과, 도전층(103)을 갖고 있다.

도전층(101, 103)은, 예를 들면 금속에 의해 구성되는 것이고, 이 예에서는 접지되어 있다. 유전층(102)은, 유전체에 의해 구성되는 것이다. 유전층(102)의 비유전율(Er)는, 이 예에서는, "4.3"이다. 전송로(100)에서는, 도전층(101), 유전층(102), 및 도전층(103)이, 이 순서로 적층되어 있다.

선로(110A, 110B, 110C)는, 유전층(102) 내에서, 도전층(101)으로부터 거리(d1)의 위치이고, 도전층(103)으로부터 거리(d2)의 위치에 마련되어 있다. 거리(d1)는, 이 예에서는 0.06[㎜]이고, 거리(d2)는, 이 예에서는, 0.1[㎜]이다. 선로(110A, 110B, 110C)는, 폭(WA, WB, WC)으로 형성됨과 함께, 간격(P)으로 이 순서로 병설되어 있다. 폭(WA, WB, WC)은, 이 예에서는, 0.05[㎜]이고, 간격(P)은, 이 예에서는, 0.075[㎜]이다.

전송로(100)에서는, 선로(110B)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스에 비하여 높게 하고 있다. 구체적으로는, 예를 들면, 선로(110B)의 저항치를, 선로(110A, 110C)의 저항치보다도 높게할 수 있다. 그때, 예를 들면, 높은 저항률의 재료를 사용하여 선로(110B)를 형성하여도 좋다. 또한, 선로(110B)에 불순물을 혼합함에 의해, 선로(110B)의 저항치를 높게 하여도 좋다. 이에 의해, 통신 시스템(1)에서는, 후술하는 바와 같이, 통신 품질을 높일 수 있도록 되어 있다.

여기서, 선로(110A)는, 본 개시에서의 제1의 전송로의 「제1의 선로」의 한 구체례에 대응하고, 선로(110B)는, 본 개시에서의 제1의 전송로의 「제2의 선로」의 한 구체례에 대응하고, 선로(110C)는, 본 개시에서의 제1의 전송로의 「제3의 선로」의 한 구체례에 대응한다.

[동작 및 작용]

계속되고, 본 실시의 형태의 통신 시스템(1)의 동작 및 작용에 관해 설명한다.

(전체 동작 개요)

우선, 도 1을 참조하여, 통신 시스템(1)의 전체 동작 개요를 설명한다. 송신 장치(10)의 클록 생성부(11)는, 클록 신호(TxCK)를 생성한다. 처리부(12)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성한다. 송신부(20)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성한다. 전송로(100)는, 신호(SIGA, SIGB, SIGC)를 전한다. 수신 장치(30)의 수신부(40)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성한다. 처리부(32)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행한다.

(전송로(100)에 관해)

전송로(100)에서는, 선로(110B)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스에 비하여 높게 하고 있다. 이에 의해, 통신 시스템(1)에서는, 통신 품질을 높일 수 있다. 이하에, 상세히 설명한다.

도 12는, 전송로(100)에서의 차동 인서션 로스 특성의 한 예를 도시하는 것이다. 도 12의 횡축은 주파수를 나타내고, 종축은 S파라미터(Sdd21)를 나타낸다. 특성(WAC1)은, 선로(110A, 110C)의 차동 인서션 로스 특성을 나타내고, 특성(WAB1)은, 선로(110A, 110B)의 차동 인서션 로스 특성을 나타낸다. 또한, 선로(110B, 110C)의 차동 인서션 로스 특성은, 선로(110A, 110B)의 차동 인서션 로스 특성(특성(WAB1))과 같은 정도이다. 전송로(100)에서는, 후술하는 비교례의 경우에 비하여, 선로(110A, 110B)의 차동 인서션 로스 특성(특성(WAB1))과, 선로(110A, 110C)의 차동 인서션 로스 특성(특성(WAC1))을 서로 가깝게 할 수 있음과 함께, 차동 인서션 로스를 적게 할 수 있다.

도 13은, 전송로(100)에서의 차동 반사 특성의 한 예를 도시하는 것이다. 도 13의 횡축은 주파수를 나타내고, 종축은 S파라미터(Sdd11)를 나타낸다. 특성(WAC2)은, 선로(110A, 110C)의 차동 반사 특성을 나타내고, 특성(WAB2)은, 선로(110A, 110B)의 차동 반사 특성을 나타낸다. 또한, 선로(110B, 110C)의 차동 반사 특성은, 선로(110A, 110B)의 차동 반사 특성과 같은 정도이다. 전송로(100)에서는, 후술하는 비교례의 경우에 비하여, 선로(110A, 110B)의 차동 반사 특성(특성(WAB2))을 개선할 수 있다.

(비교례)

다음에, 비교례에 관한 전송로(100R)에 관해 설명한다. 전송로(100R)는, 본 실시의 형태의 경우(도 11)와 마찬가지로, 선로(110RA, 110RB, 110RC)를 갖고 있다. 전송로(100R)에서는, 본 실시의 형태에 관한 전송로(100)와 달리 선로(110RA, 110RB, 110RC)의 특성 임피던스를 서로 동등하게 하고 있다.

도 14는, 전송로(100R)에서의 차동 인서션 로스 특성의 한 예를 도시하는 것이다. 특성(WAC3)은, 선로(110RA, 110RC)의 차동 인서션 로스 특성을 나타내고, 특성(WAB3)은, 선로(110RA, 110RB)의 차동 인서션 로스 특성을 나타낸다. 전송로(100R)에서는, 본 실시의 형태에 관한 전송로(100)의 경우(도 12)에 비하여, 선로(110RA, 110RB)의 차동 인서션 로스 특성(특성(WAB3))과, 선로(110RA, 110RC)의 차동 인서션 로스 특성(특성(WAC3))과의 차가 약간 크게 되어 있다. 또한, 전송로(100R)에서는, 전송로(100)의 경우(도 12)에 비하여, S파라미터(Sdd21)의 값이 낮다. 즉, 전송로(100R)에서는, 전송로(100)에 비하여, 차동 인서션 로스가 크게 되어 있다.

도 15는, 전송로(100R)에서의 차동 반사 특성의 한 예를 도시하는 것이다. 특성(WAC4)은, 선로(110RA, 110RC)의 차동 반사 특성을 나타내고, 특성(WAB4)은, 선로(110RA, 110RB)의 차동 반사 특성을 나타낸다. 전송로(100R)에서는, 본 실시의 형태에 관한 전송로(100)의 경우(도 13)에 비하여, 선로(110RA, 110RB)의 S파라미터(Sdd11)의 값이 높다. 즉, 전송로(100RA)에서는, 전송로(100)에 비하여, 선로(110RA, 110RB)의 차동 반사 특성(특성(WAB4))이 나쁘게 되어 있다.

이와 같이, 전송로(100) 및 전송로(100R)에서는, 3개의 선로를 병설하고 있기 때문에, 선로간의 거리가 서로 다르다. 구체적으로는, 예를 들면 전송로(100R)에서는, 선로(110RA)와 선로(110RB) 사이의 거리는, 선로(110RA)와 선로(110RC) 사이의 거리에 비하여 짧다. 마찬가지로, 선로(110RB)와 선로(110RC) 사이의 거리는, 선로(110RA)와 선로(110RC) 사이의 거리에 비하여 짧다. 따라서, 선로(110RA, 110RB, 110RC)의 특성 임피던스를 서로 동등하게 한 경우에는, 선로(110RA, 110RC)의 차동 임피던스와, 선로(110RA, 110RB)의 차동 임피던스와의 차가 커지고, 마찬가지로, 선로(110RA, 110RC)의 차동 임피던스와, 선로(110RB, 110RC)의 차동 임피던스와의 차가 커진다. 그 결과, 전송로(100R)에서는, 도 14에 도시한 바와 같이, 선로(110RA, 110RB)의 차동 인서션 로스 특성(특성(WAB3))이, 선로(110RA, 110RC)의 차동 인서션 로스 특성(특성(WAC3))에 비하여 나빠짐과 함께, 도 15에 도시한 바와 같이, 선로(110RA, 110RB)의 차동 반사 특성(특성(WAB4))이 나빠져 버린다. 이와 같은 경우에는, 차동 신호의 아이 개구가 좁아지고, 통신 품질이 저하될 우려가 있다.

한편, 본 실시의 형태에 관한 전송로(100)에서는, 선로(110B)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스에 비하여 높게 하였기 때문에, 선로(110A, 110B)의 차동 임피던스와, 선로(110B, 110C)의 차동 임피던스와, 선로(110A, 110C)의 차동 임피던스를 서로 접근할 수 있다. 전송로(100)에서는, 이와 같이, 차동 임피던스의 대칭성을 높일 수 있기 때문에, 도 12에 도시한 바와 같이, 차동 인서션 로스를 적게 할 수 있음과 함께, 도 13에 도시한 바와 같이, 선로(110A, 110B)의 차동 반사 특성(특성(WAB2))을 개선할 수 있다. 그 결과, 차동 신호의 아이 개구를 넓게 할 수 있고, 통신 품질을 높일 수 있다.

[효과]

이상과 같이 본 실시의 형태에서는, 3개의 선로 중의 중앙의 선로의 특성 임피던스를, 다른 선로의 특성 임피던스에 비하여 높게 하였기 때문에, 통신 품질을 높일 수 있다.

[변형례 1-1]

상기 실시의 형태에서는, 선로(110B)의 저항치를, 선로(110A, 110C)의 저항치보다도 높게 하였다. 그때, 예를 들면, 높은 저항률의 재료를 사용하여 선로(110B)를 형성하는 대신에, 낮은 저항률의 재료를 사용하여 선로(110A, 110C)를 형성하여도 좋다. 이와 같이 하여도, 선로(110B)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스에 비하여 높게할 수 있기 때문에, 통신 품질을 높일 수 있다.

[변형례 1-2]

상기 실시의 형태에서는, 선로(110B)의 저항치를, 선로(110A, 110C)의 저항치보다도 높게 하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 도 16에 도시하는 전송로(100B)와 같이, 유전층(102)에서의 선로(110B)의 부근 부분(WP)에서의 유전율을 낮게 하여도 좋다. 또한, 예를 들면, 유전층(102)에서의 선로(110A)의 부근 부분에서의 유전율을 높게 함과 함께, 유전층(102)에서의 선로(110C)의 부근 부분에서의 유전율을 높게 하여도 좋다. 이와 같이 하여도, 선로(110B)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스에 비하여 높게할 수 있기 때문에, 통신 품질을 높일 수 있다.

[변형례 1-3]

상기 실시의 형태에서는, 선로(110A)의 폭(WA)과, 선로(110B)의 폭(WB)과, 선로(110C)의 폭(WC)을 서로 동등하게 하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 도 17에 도시하는 전송로(100C)와 같이, 3개의 선로 중의 중앙의 선로(선로(110B2))의 폭(WB)을, 다른 선로의 폭(WA, WC)보다도 좁게 하여도 좋다. 이 예에서는, 폭(WB)는, 0.03[㎜]이고, 폭(WA, WC)는, 0.05[㎜]이다. 또한, 간격(P)은, 0.085[㎜]이다. 이와 같이 하여도, 선로(110B2)의 특성 임피던스를, 선로(110A, 110C)의 특성 임피던스에 비하여 높게할 수 있기 때문에, 통신 품질을 높일 수 있다.

[변형례 1-4]

상기 실시의 형태에서는, 도전층(101, 103)이, 3개의 선로(110A, 110B, 110C)를 덮도록 하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 18에 도시하는 전송로(100D)와 같이, 선로(110A)와 대향하는 영역 및 선로(110C)와 대향하는 영역에서 도전층(103)을 형성하고, 선로(110B)와 대향하는 영역에는 도전층을 형성하지 않도록 하여도 좋다. 선로(110B)와 대향하는, 도전층을 형성하지 않는 영역의 폭(W0)은, 예를 들면 0.1[㎜]로 할 수 있다.

[변형례 1-5]

상기 실시의 형태에서는, 송신 장치(10)에 하나의 송신부(20)를 마련함과 함께, 수신 장치(30)에 하나의 수신부(40)를 마련하였지만, 이것으로 한정되는 것이 아니고, 송신 장치에 복수의 송신부를 마련함과 함께, 수신 장치에 복수의 수신부를 마련하여도 좋다. 이하에, 본 변형례에 관한 통신 시스템(1E)에 관해, 상세히 설명한다.

도 19는, 통신 시스템(1E)의 한 구성례를 도시하는 것이다. 통신 시스템(1E)은, 송신 장치(10E)와, 전송로(100E)와, 수신 장치(30E)를 구비하고 있다.

송신 장치(10E)는, 처리부(12E)와, 3개의 송신부(201∼203)를 갖고 있다. 처리부(12E)는, 소정의 처리를 행함에 의해, 천이 신호(TxF10∼TxF16, TxR10∼TxR16, TxP10∼TxP16, TxF20∼TxF26, TxR20∼TxR26, TxP20∼TxP26, TxF30∼TxF36, TxR30∼TxR36, TxP30∼TxP36)를 생성하는 것이다. 송신부(201)는, 상기 실시의 형태에 관한 송신부(20)와 마찬가지로, 천이 신호(TxF10∼TxF16, TxR10∼TxR16, TxP10∼TxP16)에 의거하여, 신호(SIGA1, SIGB1, SIGC1)를 생성하는 것이다. 송신부(202)는, 상기 실시의 형태에 관한 송신부(20)와 마찬가지로, 천이 신호(TxF20∼TxF26, TxR20∼TxR26, TxP20∼TxP26)에 의거하여, 신호(SIGA2, SIGB2, SIGC2)를 생성하는 것이다. 송신부(203)는, 상기 실시의 형태에 관한 송신부(20)와 마찬가지로, 천이 신호(TxF30∼TxF36, TxR30∼TxR36, TxP30∼TxP36)에 의거하여, 신호(SIGA3, SIGB3, SIGC3)를 생성하는 것이다.

전송로(100E)는, 선로(110A1, 110B1, 110C1)와, 선로(110A2, 110B2, 110C2)와, 선로(110A3, 110B3, 110C3)를 갖고 있다. 선로(110A1)는 신호(SIGA1)를 전하는 것이고, 선로(110B1)는 신호(SIGB1)를 전하는 것이고, 선로(110C1)는 신호(SIGC1)를 전하는 것이다. 즉, 선로(110A1, 110B1, 110C1)는, 하나의 트리오 선로를 구성하고 있다. 마찬가지로, 선로(110A2)는 신호(SIGA2)를 전하는 것이고, 선로(110B2)는 신호(SIGB2)를 전하는 것이고, 선로(110C2)는 신호(SIGC2)를 전하는 것이다. 즉, 선로(110A2, 110B2, 110C2)는, 하나의 트리오 선로를 구성하고 있다. 선로(110A3)는 신호(SIGA3)를 전하는 것이고, 선로(110B3)는 신호(SIGB3)를 전하는 것이고, 선로(110C3)는 신호(SIGC3)를 전하는 것이다. 즉, 선로(110A3, 110B3, 110C3)는, 하나의 트리오 선로를 구성하고 있다.

수신 장치(30E)는, 3개의 수신부(401∼403)와, 처리부(32E)를 갖고 있다. 수신부(401)는, 상기 실시의 형태에 관한 수신부(40)와 마찬가지로, 신호(SIGA1, SIGB1, SIGC1)에 의거하여, 천이 신호(RxF1, RxR1, RxP1) 및 클록 신호(RxCK1)를 생성하는 것이다. 마찬가지로, 수신부(402)는, 신호(SIGA2, SIGB2, SIGC2)에 의거하여, 천이 신호(RxF2, RxR2, RxP2) 및 클록 신호(RxCK2)를 생성하는 것이다. 수신부(403)는, 신호(SIGA3, SIGB3, SIGC3)에 의거하여, 천이 신호(RxF3, RxR3, RxP3) 및 클록 신호(RxCK3)를 생성하는 것이다. 처리부(32E)는, 천이 신호(RxF1, RxR1, RxP1) 및 클록 신호(RxCK1)와, 천이 신호(RxF2, RxR2, RxP2) 및 클록 신호(RxCK2)와, 천이 신호(RxF3, RxR3, RxP3) 및 클록 신호(RxCK3)에 의거하여, 소정의 처리를 행하는 것이다.

도 20은, 전송로(100E)의 한 구성례를 도시하는 것이다. 전송로(100E)에서는, 상기 실시의 형태에 관한 전송로(100)(도 11)와 마찬가지로, 유전층(102) 내에서, 선로(110A1, 110B1, 110C1, 110A2, 110B2, 110C2, 110A3, 110B3, 110C3)가, 간격(P)으로 이 순서로 병설되어 있다. 선로(110A1)의 폭(WA1), 선로(110C1)의 폭(WC1), 선로(110B2)의 폭(WB2), 선로(110A3)의 폭(WA3), 및 선로(110C3)의 폭(WC3)은, 예를 들면, 0.03[㎜]이다. 또한, 선로(110B1)의 폭(WB1), 선로(110A2)의 폭(WA2), 선로(110C2)의 폭(WC2), 및 선로(110B3)의 폭(WB3)은, 예를 들면, 0.05[㎜]이다. 간격(P)은, 예를 들면, 0.085[㎜]이다. 이와 같이, 전송로(100E)에서는, 굵은 선로(線路)와 가는 선로를 교대로 배치하고 있다.

도 21은, 선로(110A1, 110B1, 110C1)에 관한 차동 인서션 로스 특성의 한 예를 도시하는 것이다. "선로(110A1)/선로(110B1)"의 행(行)의 각 수치는, 선로(110A1, 110B1)의 S파라미터(Sdd21)의 값을 나타낸다. 마찬가지로, "선로(110B1)/선로(110C1)"의 행의 각 수치는, 선로(110B1, 110C1)의 S파라미터(Sdd21)의 값을 나타내고, "선로(110A1)/선로(110C1)"의 행의 각 수치는, 선로(110A1), 110C1의 S파라미터(Sdd21)의 값을 나타낸다. 괄호 내의 값은, 모든 선로의 폭을 서로 동등하게 한 경우에 있어서의 차동 인서션 로스 특성의 한 예를 도시하는 것이다. 이 비교례에서는, 모든 선로의 폭을 0.05[㎜]로 함과 함께, 간격을 0.075[㎜]로 하고 있다.

또한, 도 21에서는, 선로(110A1, 110B1, 110C1)에 관한 차동 인서션 로스 특성의 한 예를 나타냈지만, 선로(110A3, 110B3, 110C3)에 관한 차동 인서션 로스 특성도 마찬가지이다.

도 22는, 선로(110A2, 110B2, 110C2)에 관한 차동 인서션 로스 특성의 한 예를 도시하는 것이다. "선로(110A2)/선로(110B2)"의 행의 각 수치는, 선로(110A2), 110B2의 S파라미터(Sdd21)의 값을 나타낸다. 마찬가지로, "선로(110B2)/선로(110C2)"의 행의 각 수치는, 선로(110B2, 110C2)의 S파라미터(Sdd21)의 값을 나타내고, "선로(110A2)/선로(110C2)"의 행의 각 수치는, 선로(110A2), 110C2의 S파라미터(Sdd21)의 값을 나타낸다. 괄호 내의 값은, 도 21과 마찬가지로, 모든 선로의 폭을 서로 동등하게 한 경우에 있어서의 차동 인서션 로스 특성의 한 예를 도시하는 것이다.

도 21, 22에 도시한 바와 같이, 본 변형례에서는, 차동 인서션 로스를, 예를 들면 2.5[㎓]에서 0.3∼0.5dB 정도 개선할 수 있다. 이에 의해, 통신 시스템(1E)에서는, 통신 품질을 높일 수 있다.

[변형례 1-6]

상기 실시의 형태에서는, 트리오 선로에 포함되는 3개의 선로를 같은 층에 형성하였지만, 이것으로 한정되는 것이 아니다. 이하에, 본 변형례에 관한 통신 시스템(1F)에 관해 상세히 설명한다.

도 19에 도시한 바와 같이, 통신 시스템(1F)는, 전송로(160F)를 구비하고 있다. 전송로(160F)는, 선로(170A1, 170B1, 170C1)와, 선로(170A2, 170B2, 170C2)와, 선로(170A3, 170B3, 170C3)를 갖고 있다.

도 23은, 전송로(160F)의 한 구성례를 도시하는 것이다. 전송로(160F)에서는, 유전층(102) 내에서, 선로(170A1, 170B1, 170C1)가, 서로 다른 층에 이 순서로 형성되어 있다. 선로(170A1)와 선로(170B1)는 대향 배치되고, 선로(170B1)와 선로(170C1)는 대향 배치되어 있다. 마찬가지로, 전송로(160F)에서는, 유전층(102) 내에서, 선로(170A2, 170B2, 170C2)가, 서로 다른 층에 이 순서로 형성되어 있다. 선로(170A2)와 선로(170B2)는 대향 배치되고, 선로(170B2)와 선로(170C2)는 대향 배치되어 있다. 마찬가지로, 전송로(160F)에서는, 유전층(102) 내에서, 선로(170A3, 170B3, 170C3)가, 서로 다른 층에 이 순서로 형성되어 있다. 선로(170A3)와 선로(170B3)는 대향 배치되고, 선로(170B3)와 선로(170C3)는 대향 배치되어 있다. 선로(170A1, 170A2, 170A3)는 같은 층에 형성되고, 선로(170B1, 170B2, 170B3)는 같은 층에 형성되고, 선로(170C1, 170C2, 170C3)는 같은 층에 형성되어 있다.

전송로(160F)에서는, 하나의 트리오 선로를 구성하는 3개의 선로를, 서로 다른 층에 배치하고 있다. 이에 의해, 예를 들면, 선로(170B1)는, 선로(170A1, C1)와 달리, 도전층(101)과 도전층(103)의 어느 것으로부터도 떨어진 위치에 배치된다. 마찬가지로, 선로(170B2)는, 선로(170A2, C2)와 달리, 도전층(101)과 도전층(103)의 어느 것으로부터도 떨어진 위치에 배치되고, 선로(170B3)는, 선로(170A3, C3)와 달리, 도전층(101)과 도전층(103)의 어느 것으로부터도 떨어진 위치에 배치된다. 이에 의해, 선로(170B1)의 특성 임피던스를, 선로(170A1, 170C1)의 특성 임피던스보다도 높게할 수 있고, 선로(170B2)의 특성 임피던스를, 선로(170A2, 170C2)의 특성 임피던스보다도 높게할 수 있고, 선로(170B3)의 특성 임피던스를, 선로(170A3, 170C3)의 특성 임피던스보다도 높게할 수 있다. 그 결과, 통신 시스템(1F)에서는, 통신 품질을 높일 수 있다.

[기타의 변형례]

또한, 이들의 변형례 중의 2 이상을 조합시켜도 좋다.

<2.제2의 실시의 형태>

다음에, 제2의 실시의 형태에 관한 통신 시스템(2)에 관해 설명한다. 본 실시의 형태는, 복수의 선로를, 2개의 층에 형성한 것이다. 또한, 상기 제1의 실시의 형태에 관한 통신 시스템(1)과 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.

도 1에 도시한 바와 같이, 통신 시스템(2)은, 전송로(120)를 구비하고 있다. 전송로(120)는, 선로(130A, 130B, 130C)를 갖고 있다. 전송로(120)에서는, 상기 제1의 실시의 형태에 관한 전송로(100)와 달리 선로(130A, 130B, 130C)의 특성 임피던스를, 서로 거의 동등하게 하고 있다.

도 24는, 전송로(120)의 한 구성례를 도시하는 것이다. 선로(130A, 130C)는, 유전층(102) 내에서, 도전층(101)으로부터 거리(d11)의 위치에 마련되어 있다. 선로(130B)는, 유전층(102) 내에서, 도전층(103)으로부터 거리(d13)의 위치에 마련되어 있다. 선로(130A, 130C)가 형성된 층과, 선로(130B)가 형성된 층은, 거리(d12)만큼 떨어저 있다. 즉, 선로(110B)는, 선로(110A, 110C)와는 다른 층에 마련되어 있다. 이 예에서는, 거리(d11)는 0.06[㎜]이고, 거리(d12)는 0.06[㎜]이고, 거리(d13)는 0.06[㎜]이다. 또한, 이 예에서는, 선로(130A)의 폭(WA), 선로(130B)의 폭(WB), 및 선로(130C)의 폭(WC)은, 0.05[㎜]이다. 전송로(120)의 면내에서 선로(130A, 130B, 130C)의 간격(P)은, 이 예에서는 0.025[㎜]이다.

여기서, 선로(130A)는, 본 개시에서의 제2의 전송로의 「제1의 선로」의 한 구체례에 대응하고, 선로(130B)는, 본 개시에서의 제2의 전송로의 「제2의 선로」의 한 구체례에 대응하고, 선로(130C)는, 본 개시에서의 제2의 전송로의 「제3의 선로」의 한 구체례에 대응한다.

이와 같이, 전송로(120)에서는, 이웃하는 선로를, 서로 다른 층에 형성하였기 때문에, 선로간의 거리를 넓게 할 수 있다. 이에 의해, 선로(130A, 130B)의 차동 임피던스와, 선로(130B, 130C)의 차동 임피던스와, 선로(130A, 130C)의 차동 임피던스를 서로 접근할 수 있다. 이와 같이, 전송로(120)에서는, 차동 임피던스의 대칭성을 높일 수 있기 때문에, 통신 품질을 높일 수 있다.

또한, 전송로(120)에서는, 이와 같이, 이웃하는 선로를, 서로 다른 층에 형성하였기 때문에, 전송로(120)의 면내에서 선로(130A, 130B, 130C)의 간격(P)를 좁힐 수 있다. 그 결과, 전송로(120)에서는, 배선 면적을 삭감할 수 있다.

이상과 같이 본 실시의 형태에서는, 이웃하는 선로를, 서로 다른 층에 형성하였기 때문에, 통신 품질을 높일 수 있음과 함께, 배선 면적을 삭감할 수 있다.

[변형례 2-1]

상기 실시의 형태에서는, 송신 장치(10)에 하나의 송신부(20)를 마련함과 함께, 수신 장치(30)에 하나의 수신부(40)를 마련하였지만, 이것으로 한정되는 것이 아니고, 변형례 1-5의 경우(도 19)와 마찬가지로, 송신 장치에 복수의 송신부를 마련함과 함께, 수신 장치에 복수의 수신부를 마련하여도 좋다. 이하에, 본 변형례에 관한 통신 시스템(2A)에 관해, 상세히 설명한다.

도 25는, 통신 시스템(2A)의 한 구성례를 도시하는 것이다. 통신 시스템(2A)은, 송신 장치(10E)와, 전송로(120A)와, 수신 장치(30E)를 구비하고 있다. 전송로(120A)는, 선로(130A1, 130B1, 130C1)와, 선로(130A2, 130B2, 130C2)와, 선로(130A3, 130B3, 130C3)와, 선로(GL)를 갖고 있다. 선로(130A1)는 신호(SIGA1)를 전하는 것이고, 선로(130B1)는 신호(SIGB1)를 전하는 것이고, 선로(130C1)는 신호(SIGC1)를 전하는 것이다. 즉, 선로(130A1, 130B1, 130C1)는, 하나의 트리오 선로를 구성하고 있다. 마찬가지로, 선로(130A2)는 신호(SIGA2)를 전하는 것이고, 선로(130B2)는 신호(SIGB2)를 전하는 것이고, 선로(130C2)는 신호(SIGC2)를 전하는 것이다. 즉, 선로(130A2, 130B2, 130C2)는, 하나의 트리오 선로를 구성하고 있다. 선로(130A3)는 신호(SIGA3)를 전하는 것이고, 선로(130B3)는 신호(SIGB3)를 전하는 것이고, 선로(130C3)는 신호(SIGC3)를 전하는 것이다. 즉, 선로(130A3, 130B3, 130C3)는, 하나의 트리오 선로를 구성하고 있다. 선로(GL)는 접지되어 있다.

도 26은, 전송로(120A)의 한 구성례를 도시하는 것이다. 선로(130A1, 130B2, 130B3, 130C1, GL)는, 유전층(102) 내에서 제1의 층에, 이 순서로 병설되어 있다. 또한, 선로(130A2, 130A3, 130B1, 130C2, 130C3)는, 유전층(102) 내에서 제2의 층에, 이 순서로 병설되어 있다. 선로(130A1)와 선로(130A2)는 대향 배치되고, 선로(130B2)와 선로(130A3)는 대향 배치되고, 선로(130B3)와 선로(130B1)는 대향 배치되고, 선로(130C1)와 선로(130C2)는 대향 배치되고, 선로(GL)와 선로(130C3)는 대향 배치되어 있다.

전송로(120A)에서는, 하나의 트리오 선로를 구성하는 3개의 선로가, 같은 층 내에서 서로 이웃하지 않도록 배치하고 있다. 예를 들면, 전송로(120A)에서는, 선로(130A1, 130B1, 130C1)를, 같은 층 내에서 서로 이웃하지 않도록 배치하고 있다. 구체적으로는, 전송로(120A)의 면내에서, 선로(130A1, 130B1, 130C1)를 이 순서로 배치함과 함께, 선로(130B1)를, 선로(130A1, 130C1)와는 다른 층에 배치하고 있다. 마찬가지로, 선로(130A2, 130B2, 130C2)를, 같은 층 내에서 서로 이웃하지 않도록 배치하고, 선로(130A3, 130B3, 130C3)를, 같은 층 내에서 서로 이웃하지 않도록 배치하고 있다.

이와 같이, 전송로(120A)에서는, 예를 들면, 선로(130A1, 130B1, 130C1)를, 같은 층 내에서 서로 이웃하지 않도록 배치하였다. 이에 의해, 선로(130A1, 130B1)의 차동 임피던스와, 선로(130B1, 130C1)의 차동 임피던스와, 선로(130A1, 130C1)의 차동 임피던스를 서로 접근할 수 있다. 이와 같이, 전송로(120A)에서는, 차동 임피던스의 대칭성을 높일 수 있기 때문에, 통신 품질을 높일 수 있다. 선로(130A2, 130B2, 130C2)에 대해서도 마찬가지이고, 선로(130A3, 130B3, 130C3)에 대해서도 마찬가지이다.

또한, 선로의 배치는, 전송로(120A)의 예로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 27에 도시하는 전송로(120B)와 같이 선로를 배치하여도 좋다. 이 전송로(120B)에서는, 예를 들면, 선로(130C1)를, 선로(130A1, 130B1)와는 다른 층에 배치하고 있다. 또한, 예를 들면, 전송로(120B)의 면내에서, 선로(130B2, 130A2, 130C2)를 이 순서로 배치하고 있다. 이와 같이 배치하여도, 선로(130A1, 130B1, 130C1)를, 같은 층 내에서 서로 이웃하지 않도록 하고, 선로(130A2, 130B2, 130C2)를, 같은 층 내에서 서로 이웃하지 않도록 하고, 선로(130A3, 130B3, 130C3)를, 같은 층 내로 서로 이웃하지 않도록 할 수 있다. 이에 의해, 전송로(120B)에서는, 차동 임피던스의 대칭성을 높일 수 있기 때문에, 통신 품질을 높일 수 있다.

<3. 제3의 실시의 형태>

다음에, 제3의 실시의 형태에 관한 통신 시스템(3)에 관해 설명한다. 본 실시의 형태는, 3개의 송신부 및 3개의 수신부를 갖는 것이다. 또한, 상기 제1의 실시의 형태에 관한 통신 시스템(1)과 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.

도 28은, 통신 시스템(3)의 한 구성례를 도시하는 것이다. 통신 시스템(3)은, 송신 장치(50)와, 전송로(140)를 구비하고 있다.

송신 장치(50)는, 지연부(51, 52, 53)를 갖고 있다. 지연부(51)는, 클록 신호(TxCK)를 지연하고, 지연된 클록 신호를 송신부(201)에 공급하는 것이다. 지연부(52)는, 클록 신호(TxCK)를 지연하고, 지연된 클록 신호를 송신부(202)에 공급하는 것이다. 지연부(53)는, 클록 신호(TxCK)를 지연하고, 지연된 클록 신호를 송신부(203)에 공급하는 것이다. 이 예에서는, 지연부(51, 53)에서의 지연량을, 지연부(52)에서의 지연량보다도 큰 값으로 설정하고 있다.

전송로(140)는, 선로(150A1, 150B1, 150C1)와, 선로(150A2, 150B2, 150C2)와, 선로(150A3, 150B3, 150C3)와, 선로(GL1, GL2)를 갖고 있다. 선로(150A1)는 신호(SIGA1)를 전하는 것이고, 선로(150B1)는 신호(SIGB1)를 전하는 것이고, 선로(150C1)는 신호(SIGC1)를 전하는 것이다. 즉, 선로(150A1, 150B1, 150C1)는, 하나의 트리오 선로를 구성하고 있다. 마찬가지로, 선로(150A2)는 신호(SIGA2)를 전하는 것이고, 선로(150B2)는 신호(SIGB2)를 전하는 것이고, 선로(150C2)는 신호(SIGC2)를 전하는 것이다. 즉, 선로(150A2, 150B2, 150C2)는, 하나의 트리오 선로를 구성하고 있다. 선로(150A3)는 신호(SIGA3)를 전하는 것이고, 선로(150B3)는 신호(SIGB3)를 전하는 것이고, 선로(150C3)는 신호(SIGC3)를 전하는 것이다. 즉, 선로(150A3, 150B3, 150C3)는, 하나의 트리오 선로를 구성하고 있다. 선로(GL1, GL2)는 접지되어 있다. 이들의 선로는, 제1의 실시의 형태에 관한 전송로(100)(도 11)와 마찬가지로, 서로 같은 층에 형성되어 있다. 전송로(140)에서는, 선로(150A1, GL1, 150A3, 150A2, 150B3, 150B2, 150B1, 150C2, 150C1, GL2, 150C3)가, 이 순서로 병설되어 있다.

여기서, 선로(150A1, 150B1, 150C1)는, 본 개시에서의 제3의 전송로의 「제1의 트리오 선로」의 한 구체례에 대응하고, 선로(150A2, 150B2, 150C2)는, 본 개시에서의 제3의 전송로의 「제2의 트리오 선로」의 한 구체례에 대응한다.

전송로(140)에서는, 하나의 트리오 선로를 구성하는 3개의 선로가 서로 이웃하지 않도록 하고 있다. 구체적으로는, 전송로(140)에서는, 선로(150A1, 150B1, 150C1)가 서로 이웃하지 않도록 하고 있다. 이에 의해, 선로(150A1, 150B1)의 차동 임피던스와, 선로(150B1, 150C1)의 차동 임피던스와, 선로(150A1, 150C1)의 차동 임피던스를 서로 접근할 수 있다. 마찬가지로, 전송로(140)에서는, 선로(150A2, 150B2, 150C2)가 서로 이웃하지 않도록 하고 있다. 이에 의해, 선로(150A2, 150B2)의 차동 임피던스와, 선로(150B2, 150C2)의 차동 임피던스와, 선로(150A2, 150C2)의 차동 임피던스를 서로 접근할 수 있다. 마찬가지로, 전송로(140)에서는, 선로(150A3, 150B3, 150C3)가 서로 이웃하지 않도록 하고 있다. 이에 의해, 선로(150A3, 150B3)의 차동 임피던스와, 선로(150B3, 150C3)의 차동 임피던스와, 선로(150A3, 150C3)의 차동 임피던스를 서로 접근할 수 있다. 그 결과, 전송로(140)에서는, 차동 임피던스의 대칭성을 높일 수 있기 때문에, 통신 품질을 높일 수 있도록 되어 있다.

도 28에 도시한 바와 같이, 예를 들면, 선로(150A1, 150B1, 150C1) 중, 선로(150B1)는, 선로(150B2, 150C2)와 이웃하고 있고, 선로(150C1)는, 선로(150C2)와 이웃하고 있다. 또한, 선로(150A2, 150B2, 150C2) 중, 선로(150A2)는, 선로(150A3, 150B3)와 이웃하고 있고, 선로(150B2)는, 선로(150B3, 150B1)와 이웃하고 있고, 선로(150C2)는, 선로(150B1, 150C1)와 이웃하고 있다. 또한, 선로(150A3, 150B3, 150C3) 중, 선로(150A3)는, 선로(150A2)와 이웃하고 있고, 선로(150B3)는, 선로(150A2, 150B2)와 이웃하고 있다. 이와 같이 이웃하는 선로 사이에서는, 크로스토크가 생길 우려가 있다. 그래서, 통신 시스템(3)에서는, 지연부(51∼53)를 마련하고, 트리오 선로 사이에서, 신호의 천이 타이밍을 어긋내고 있다. 이에 의해, 통신 시스템(3)에서는, 이웃하는 선로 간에서 크로스토크에 의한 통신 품질의 저하를 억제할 수 있도록 되어 있다.

도 29는, 신호의 위상을 모식적으로 도시하는 것이다. 이 예에서는, 신호(SIGA1, SIGB1, SIGC1, SIGA3, SIGB3, SIGC3)의 위상을, 신호(SIGA2, SIGB2, SIGC2)의 위상보다도, 위상차(PD)만큼 지연시키고 있다. 여기서, 위상차(PD)는, 예를 들면, 유닛 인터벌(UI)의 반분 정도로 설정할 수 있다.

통신 시스템(3)에서는, 도 29에 도시한 바와 같이, 트리오 선로 사이에서, 신호의 천이 타이밍을 어긋낼 수 있다. 그 결과, 통신 시스템(3)에서는, 이웃하는 선로 사이에서 크로스토크가 생겨도, 천이 타이밍이 어긋나 있기 때문에, 아이 개구가 좁아질 우려를 저감할 수 있고, 통신 품질의 저하를 억제할 수 있다.

이상과 같이 본 실시의 형태에서는, 하나의 트리오 선로를 구성하는 3개의 선로가 서로 이웃하지 않도록 하였기 때문에, 통신 품질을 높일 수 있다.

본 실시의 형태에서는, 트리오 선로 사이에서, 신호의 천이 타이밍을 서로 어긋내도록 하였기 때문에, 통신 품질의 저하를 억제할 수 있다.

[변형례 3-1]

상기 실시의 형태에서는, 접지된 선로(GL1, GL2)를 마련하였지만, 이것으로 한정되는 것이 아니다. 이하에, 몇가지의 예를 들어, 본 변형례에 관해 상세히 설명한다.

도 30은, 본 변형례에 관한 통신 시스템(3A)의 한 구성례를 도시하는 것이다. 통신 시스템(3A)은, 전송로(140A)를 구비하고 있다. 전송로(140A)는, 선로(150A1, 150B1, 150C1)와, 선로(150A2, 150B2, 150C2)와, 선로(150A3, 150B3, 150C3)를 갖고 있다. 즉, 전송로(140A)는, 상기 실시의 형태에 관한 전송로(140)(도 28)와 달리 접지된 선로를 갖지 않는 것이다. 전송로(140A)에서는, 선로(150A1, 150A2, 150A3, 150B1, 150B2, 150B3, 150C1, 150C2, 150C3)가, 이 순서로 병설되어 있다. 이와 같이, 전송로(140A)에서는, 하나의 트리오 선로를 구성하는 3개의 선로가 서로 이웃하지 않도록 하고 있다.

도 31은, 통신 시스템(3A)에서의 신호의 위상을 모식적으로 도시하는 것이다. 이 예에서는, 신호(SIGA2, SIGB2, SIGC2)의 위상을, 신호(SIGA1, SIGB1, SIGC1)의 위상보다도 위상차(PD1)만큼 지연시킴과 함께, 신호(SIGA3, SIGB3, SIGC3)의 위상을, 신호(SIGA2, SIGB2, SIGC2)의 위상보다도 위상차(PD2)만큼 지연시키고 있다. 여기서, 위상차(PD1, PD2)는, 예를 들면, 유닛 인터벌(UI)의 1/3 정도로 설정할 수 있다.

도 32는, 본 변형례에 관한 다른 통신 시스템(3B)의 한 구성례를 도시하는 것이다. 도 33은, 통신 시스템(3B)에서의 신호의 위상을 모식적으로 도시하는 것이다. 통신 시스템(3B)은, 전송로(140B)를 구비하고 있다. 전송로(140B)에서는, 선로(150A1, 150A3, 150A2, 150B1, 150B2, 150B3, 150C2, 150C1, 150C3)가, 이 순서로 병설되어 있다. 이 예에서는, 이 예에서는, 도 33에 도시한 바와 같이, 신호(SIGA3, SIGB3, SIGC3)의 위상을, 신호(SIGA2, SIGB2, SIGC2)의 위상보다도 위상차(PD1)만큼 지연시킴과 함께, 신호(SIGA1, SIGB1, SIGC1)의 위상을, 신호(SIGA3, SIGB3, SIGC3)의 위상보다도 위상차(PD2)만큼 지연시키고 있다.

도 34는, 본 변형례에 관한 다른 통신 시스템(3C)의 한 구성례를 도시하는 것이다. 도 35는, 통신 시스템(3C)에서의 신호의 위상을 모식적으로 도시하는 것이다. 통신 시스템(3C)은, 전송로(140C)를 구비하고 있다. 전송로(140C)에서는, 선로(150A1, 150A3, 150A2, 150B3, 150B2, 150B1, 150C2, 150C1, 150C3)가, 이 순서로 병설되어 있다. 이 예에서는, 도 35에 도시한 바와 같이, 신호(SIGA3, SIGB3, SIGC3)의 위상을, 신호(SIGA2, SIGB2, SIGC2)의 위상보다도 위상차(PD1)만큼 지연시킴과 함께, 신호(SIGA1, SIGB1, SIGC1)의 위상을, 신호(SIGA3, SIGB3, SIGC3)의 위상보다도 위상차(PD2)만큼 지연시키고 있다.

[변형례 3-2]

상기 실시의 형태에서는, 지연부(51∼53)는, 클록 신호(TxCK)를 소정량만큼 지연하였지만, 이것으로 한정되는 것이 아니고, 지연부(51∼53)에서의 지연량을 조정하여도 좋다. 이하에, 본 변형례에 관한 통신 시스템(3D)에 관해 상세히 설명한다.

도 36은, 본 변형례에 관한 통신 시스템(3D)의 한 구성례를 도시하는 것이다. 통신 시스템(3D)은, 송신 장치(50D)와, 전송로(140)와, 수신 장치(60D)를 구비하고 있다.

송신 장치(50D)는, 처리부(54D)와, 수신부(56D)와, 제어부(57D)와, 지연부(51D∼53D)를 갖고 있다.

처리부(54D)는, 처리부(12E)와 마찬가지로, 소정의 처리를 행함에 의해, 천이 신호(TxF10∼TxF16, TxR10∼TxR16, TxP10∼TxP16, TxF20∼TxF26, TxR20∼TxR26, TxP20∼TxP26, TxF30∼TxF36, TxR30∼TxR36, TxP30∼TxP36)를 생성하는 것이다. 처리부(54D)는, 데이터 생성부(55D)를 갖고 있다. 데이터 생성부(55D)는, 캘리브레이션 모드에서, 캘리브레이션용의 데이터(천이 신호)를 생성하는 것이다. 이 구성에 의해, 처리부(54D)는, 캘리브레이션 모드에서, 데이터 생성부(55D)가 생성한 데이터를, 천이 신호(TxF10∼TxF16, TxR10∼TxR16, TxP10∼TxP16, TxF20∼TxF26, TxR20∼TxR26, TxP20∼TxP26, TxF30∼TxF36, TxR30∼TxR36, TxP30∼TxP36)로서 출력하도록 되어 있다.

수신부(56D)는, 수신 장치(60D)로부터 공급된 제어 신호(CTL)를 수신하고, 그 제어 신호(CTL)에 포함되는 비교 결과 정보(INF)(후술)를 제어부(57D)에 공급하는 것이다. 제어부(57D)는, 비교 결과 정보(INF)에 의거하여, 지연부(51D∼53D)의 각각에서의 지연량을 설정하는 것이다. 지연부(51D∼53D)는, 클록 신호(TxCK)를, 제어부(57D)로부터의 지시에 응한 지연량만큼, 각각 지연시키는 것이다.

수신 장치(60D)는, 처리부(64D)와, 송신부(66D)를 갖고 있다. 처리부(64D)는, 처리부(32E)와 마찬가지로, 천이 신호(RxF1, RxR1, RxP1) 및 클록 신호(RxCK1)와, 천이 신호(RxF2, RxR2, RxP2) 및 클록 신호(RxCK2)와, 천이 신호(RxF3, RxR3, RxP3) 및 클록 신호(RxCK3)에 의거하여, 소정의 처리를 행하는 것이다. 처리부(64D)는, 데이터 비교부(65D)를 갖고 있다. 데이터 비교부(65D)는, 캘리브레이션 모드에서, 천이 신호(RxF1, RxR1, RxP1, RxF2, RxR2, RxP2, RxF3, RxR3, RxP3)를, 소정의 데이터(천이 신호)와 비교함에 의해, 비교 결과 정보(INF)를 생성하는 것이다. 이 소정의 데이터는, 데이터 생성부(55D)가 생성한 캘리브레이션용의 데이터에 대응하는 것이다. 송신부(66D)는, 비교 결과 정보(INF)에 의거하여 제어 신호(CTL)를 생성하고, 이 제어 신호(CTL)를 송신 장치(50D)에 대해 송신하는 것이다.

통신 시스템(3D)에서는, 캘리브레이션 모드에서, 우선, 송신 장치(50D)의 데이터 생성부(55D)가 캘리브레이션용의 데이터(천이 신호)를 생성한다. 제어부(57D)는, 지연부(51D∼53D)에서의 지연량을 설정하고, 지연부(51D∼53D)는, 클록 신호(TxCK)를, 제어부(57D)로부터의 지시에 응한 지연량만큼, 각각 지연시킨다. 송신부(201)는, 지연부(51D)로부터 공급된 클록 신호에 의거하여 신호(SIGA1, SIGB1, SIGC1)를 생성하고, 송신부(202)는, 지연부(52D)로부터 공급된 클록 신호에 의거하여 신호(SIGA2, SIGB2, SIGC2)를 생성하고, 지연부(53D)로부터 공급된 클록 신호에 의거하여 신호(SIGA3, SIGB3, SIGC3)를 생성한다.

그리고, 수신 장치(60D)의 수신부(401)는, 신호(SIGA1, SIGB1, SIGC1)에 의거하여 천이 신호(RxF1, RxR1, RxP1) 및 클록 신호(RxCK1)를 생성하고, 수신부(402)는, 신호(SIGA2, SIGB2, SIGC2)에 의거하여 천이 신호(RxF2, RxR2, RxP2) 및 클록 신호(RxCK2)를 생성하고, 수신부(403)는, 신호(SIGA3, SIGB3, SIGC3)에 의거하여 천이 신호(RxF3, RxR3, RxP3) 및 클록 신호(RxCK3)를 생성한다. 데이터 비교부(65D)는, 천이 신호(RxF1, RxR1, RxP1, RxF2, RxR2, RxP2, RxF3, RxR3, RxP3)를, 소정의 데이터(천이 신호)와 비교함에 의해, 비교 결과 정보(INF)를 생성한다. 송신부(66D)는, 비교 결과 정보(INF)에 의거하여 제어 신호(CTL)를 생성하고, 이 제어 신호(CTL)를 송신 장치(50D)에 대해 송신한다.

그리고, 송신 장치(50D)의 수신부(56D)는, 수신 장치(60D)로부터 공급된 제어 신호(CTL)를 수신하고, 그 제어 신호(CTL)에 포함된 비교 결과 정보(INF)를 제어부(57D)에 공급한다. 제어부(57D)는, 지연부(51D∼53D)에서의 지연량을 순차적으로 변화시키고, 비교 결과 정보(INF)를 순차적으로 취득한다. 그리고, 제어부(57D)는, 통신을 정상적으로 행할 수 있는, 지연부(51D∼53D)에서의 지연량의 범위를 각각 취득한다. 구체적으로는, 예를 들면, 지연부(51D∼53D) 중의 2개의 지연부에 주목하고, 지연량의 설정을, 스큐가 최대가 되는 설정으로부터 스큐가 최소가 되는 설정으로 순차적으로 변화시킴에 의해, 통신을 정상적으로 행할 수 있는 지연량의 범위를 취득한다. 그리고, 제어부(57D)는, 그와 같이 하여 취득한 지연량의 범위에 의거하여, 동작 마진이 커지도록, 지연량을 결정한다. 구체적으로는, 예를 들면, 통신을 정상적으로 행할 수 있는 지연량의 범위의 중심치에 의거하여, 지연량을 결정할 수 있다.

[변형례 3-3]

상기 실시의 형태에서는, 이웃하는 선로에서의 신호의 천이 타이밍을 서로 어긋냈지만, 이것으로 한정되는 것이 아니다. 예를 들면, 이웃하는 선로에서의 신호의 천이 타이밍이 거의 일치하고 있어도, 통신 품질이 그다지 저하되지 않는 경우에는, 천이 타이밍을 서로 어긋내지 않아도 좋다.

<4. 적용례>

다음에, 상기 실시의 형태 및 변형례에서 설명한 통신 시스템의 적용례에 관해 설명한다.

도 37은, 상기 실시의 형태 등의 통신 시스템이 적용된 스마트 폰(300)(다기능 휴대 전화)의 외관을 도시하는 것이다. 이 스마트 폰(300)에는, 다양한 디바이스가 탑재되어 있고, 그들의 디바이스 사이에서 데이터의 교환을 행하는 통신 시스템에서, 상기 실시의 형태 등의 통신 시스템이 적용되어 있다.

도 38은, 스마트 폰(300)에 사용되는 어플리케이션 프로세서(310)의 한 구성례를 도시하는 것이다. 어플리케이션 프로세서(310)는, CPU(Central Processing Unit)(311)와, 메모리 제어부(312)와, 전원 제어부(313)와, 외부 인터페이스(314)와, GPU(Graphics Processing Unit)(315)와, 미디어 처리부(316)와, 디스플레이 제어부(317)와, MIPI(Mobile Industry Processor Interface) 인터페이스(318)를 갖고 있다. CPU(311), 메모리 제어부(312), 전원 제어부(313), 외부 인터페이스(314), GPU(315), 미디어 처리부(316), 디스플레이 제어부(317)는, 이 예에서는, 시스템 버스(319)에 접속되고, 이 시스템 버스(319)를 통하여, 서로 데이터의 교환을 할 수 있도록 되어 있다.

CPU(311)는, 프로그램에 따라, 스마트 폰(300)에서 취급되는 다양한 정보를 처리하는 것이다. 메모리 제어부(312)는, CPU(311)가 정보 처리를 행할 때에 사용하는 메모리(501)를 제어하는 것이다. 전원 제어부(313)는, 스마트 폰(300)의 전원을 제어하는 것이다.

외부 인터페이스(314)는, 외부 디바이스와 통신하기 위한 인터페이스이고, 이 예에서는, 무선 통신부(502) 및 이미지 센서(410)와 접속되어 있다. 무선 통신부(502)는, 휴대 전화의 기지국과 무선 통신을 하는 것이고, 예를 들면, 베이스밴드부나, RF(Radio Frequency) 프런트 엔드부 등을 포함하여 구성된다. 이미지 센서(410)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서를 포함하여 구성된다.

GPU(315)는, 화상 처리를 행하는 것이다. 미디어 처리부(316)는, 음성이나, 문자나, 도형 등의 정보를 처리하는 것이다. 디스플레이 제어부(317)는, MIPI 인터페이스(318)를 통하여, 디스플레이(504)를 제어하는 것이다. MIPI 인터페이스(318)는 화상 신호를 디스플레이(504)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 이용할 수 있다. 이 MIPI 인터페이스(318)와 디스플레이(504) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 등의 통신 시스템이 적용된다.

도 39는, 이미지 센서(410)의 한 구성례를 도시하는 것이다. 이미지 센서(410)는, 센서부(411)와, ISP(Image Signal Processor)(412)와, JPEG(Joint Photographic Experts Group) 인코더(413)와, CPU(414)와, RAM(Random Access Memory)(415)과, ROM(Read Only Memory)(416)과, 전원 제어부(417)와, I2C(Inter-Integrated Circuit) 인터페이스(418)와, MIPI 인터페이스(419)를 갖고 있다. 이들의 각 블록은, 이 예에서는, 시스템 버스(420)에 접속되고, 이 시스템 버스(420)를 통하여, 서로 데이터의 교환을 할 수 있도록 되어 있다.

센서부(411)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서에 의해 구성되는 것이다. ISP(412)는, 센서부(411)가 취득한 화상에 대해 소정의 처리를 행하는 것이다. JPEG 인코더(413)는, ISP(412)가 처리한 화상을 인코드하여 JPEG 형식의 화상을 생성하는 것이다. CPU(414)는, 프로그램에 따라 이미지 센서(410)의 각 블록을 제어하는 것이다. RAM(415)은, CPU(414)가 정보 처리를 행할 때에 사용하는 메모리이다. ROM(416)은, CPU(414)에서 실행되는 프로그램을 기억하는 것이다. 전원 제어부(417)는, 이미지 센서(410)의 전원을 제어하는 것이다. I²C 인터페이스(418)는, 어플리케이션 프로세서(310)로부터 제어 신호를 수취하는 것이다. 또한, 도시하지 않지만, 이미지 센서(410)는, 어플리케이션 프로세서(310)로부터, 제어 신호에 더하여 클록 신호도 수취하도록 되어 있다. 구체적으로는, 이미지 센서(410)는, 다양한 주파수의 클록 신호에 의거하여 동작할 수 있도록 구성되어 있다. MIPI 인터페이스(419)는, 화상 신호를 어플리케이션 프로세서(310)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 이용할 수 있다. 이 MIPI 인터페이스(419)와 어플리케이션 프로세서(310) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 등의 통신 시스템이 적용된다.

이상, 몇가지의 실시의 형태 및 변형례, 및 전자 기기에의 적용례를 들어 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로는 한정되지 않고, 여러가지의 변형이 가능하다.

예를 들면, 상기한 각 실시의 형태에서는, 전송로를 스트립 선로에 의해 구성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 40, 41에 도시한 바와 같이, 전송로를 마이크로 스트립 선로에 의해 구성하여도 좋다. 도 40은, 본 변형례에 관한 전송로(800)의 한 구성례를 도시하는 것이고, 전송로(100)(도 11)에 대응하는 것이다. 전송로(800)는, 유전층(802)과, 도전층(803)과, 선로(810A, 810B, 810C)를 갖고 있다. 유전층(802) 및 도전층(803)은 적층되어 있다. 그리고, 선로(810A, 810B, 810C)는, 유전층(802)의 표면에 형성되어 있다. 도 41은, 본 변형례에 관한 다른 전송로(820)의 한 구성례를 도시하는 것이고, 전송로(120)(도 24)에 대응하는 것이다. 전송로(820)는, 선로(830A, 830B, 830C)를 갖고 있다. 선로(830A, 830C)는, 유전층(802)의 표면에 형성되고, 선로(830B)는, 유전층(802) 내에 형성되어 있다.

또한, 예를 들면, 상기한 각 실시의 형태 등에서는, 출력 단자(ToutA)의 전압을 중레벨 전압(VM)으로 설정하는 경우에, 제어 신호(PU1A∼PU5A) 중의 예를 들면 2개를 "1"로 함과 함께 나머지를 "0"으로 하고, 제어 신호(PD1A∼PD5A) 중의 예를 들면 2개를 "1"로 함과 함께 나머지를 "0"으로 하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 제어 신호(PU1A∼PU5A, PD1A∼PD5A)의 전부를 "0"으로 하여도 좋다. 이에 의해, 드라이버부(29A)에서는, 5개의 트랜지스터(91) 및 5개의 트랜지스터(94)가 오프 상태가 되고, 출력 임피던스가 하이 임피던스가 된다. 이때, 출력 단자(ToutA)의 전압은, 수신부(40)의 저항 소자(41A∼41C)에 의해, 중레벨 전압(VM)으로 설정된다.

또한, 본 기술은 이하와 같은 구성으로 할 수 있다.

(1) 제1의 선로와,

상기 제1의 선로의 특성 임피던스보다도 높은 특성 임피던스를 갖는 제2의 선로와,

제3의 선로를 구비하고,

상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로에서의 신호의 조합에 응한 심볼을 전송하는 전송로.

(2) 상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 서로 같은 층에서 이 순서로 배치되고,

상기 제2의 선로의 특성 임피던스는, 상기 제3의 선로의 특성 임피던스보다도 높은 상기 (1)에 기재된 전송로.

(3) 상기 제2의 선로는, 상기 제1의 선로보다도 높은 저항률을 갖는 재료를 사용하여 형성된 상기 (1) 또는 (2)에 기재된 전송로.

(4) 상기 제2의 선로는, 상기 제1의 선로보다도 많은 불순물을 포함하고 있는 상기 (1)부터 (3)의 어느 하나에 기재된 전송로.

(5) 상기 제2의 선로의 폭은, 상기 제1의 선로의 폭보다도 좁은 상기 (1)부터 (4)의 어느 하나에 기재된 전송로.

(6) 유전층과,

제1의 도전층과,

제2의 도전층을 구비하고,

상기 제1의 도전층, 상기 유전층, 및 상기 제2의 도전층은, 이 순서로 적층되어 있고,

상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 상기 유전층 내에 형성된 상기 (1)부터 (5)의 어느 하나에 기재된 전송로.

(7) 상기 제1의 도전층은, 상기 제1의 선로에 대응하는 영역, 및 상기 제3의 선로에 대응하는 영역에 형성된 상기 (6)에 기재된 전송로.

(8) 유전층과,

도전층을 구비하고,

상기 도전층 및 상기 유전층은 적층되어 있고,

상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 상기 유전층의, 상기 도전층이 마련된 면과는 반대의 면에 형성된 상기 (1)부터 (5)의 어느 하나에 기재된 전송로.

(9) 상기 제2의 선로의 부근에서의 상기 유전층의 유전율은, 상기 제1의 선로의 부근에서의 상기 유전층의 유전율보다도 낮은 상기 (6)부터 (8)의 어느 하나에 기재된 전송로.

(10) 유전층과,

제1의 도전층과,

제2의 도전층을 구비하고,

상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 상기 유전층 내의 서로 다른 층에 이 순서로 배치되고,

(11) 제1의 층에 형성된 제1의 선로와,

제2의 층에 형성된 제2의 선로와,

상기 제1의 층에 형성된 제3의 선로를 구비하고,

(12) 각 층의 적층 방향과 교차하는 면에서, 상기 제2의 선로는, 상기 제1의 선로 및 상기 제3의 선로의 사이에 배치된 상기 (11)에 기재된 전송로.

(13) 제4의 선로와, 제5의 선로와, 제6의 선로를 또한 구비하고,

상기 제5의 선로는, 상기 제1의 층에 형성되고,

상기 제4의 선로 및 상기 제6의 선로는, 상기 제2의 층에 형성되고,

상기 제1의 선로는, 상기 제4의 선로와 대향하고,

상기 제2의 선로는, 상기 제5의 선로와 대향하고,

상기 제3의 선로는, 상기 제6의 선로와 대향하는 상기 (12)에 기재된 전송로.

(14) 3개의 선로를 포함하고, 신호의 조합에 응한 제1의 심볼을 전송하는 제1의 트리오 선로와,

3개의 선로를 포함하고, 신호의 조합에 응한 제2의 심볼을 전송하는 제2의 트리오 선로를 구비하고,

상기 제1의 트리오 선로에서의 3개의 선로 중의 2개의 선로의 사이에, 상기 제2의 트리오 선로에서의 3개의 선로 중의 하나가 배치된 전송로.

(15) 상기 제1의 트리오 선로에서의 3개의 선로가, 서로 이웃하지 않도록 배치된 상기 (14)에 기재된 전송로.

(16) 상기 제1의 트리오 선로가 전하는 신호의 제1의 천이 타이밍은, 상기 제2의 트리오 선로가 전하는 신호의 제2의 천이 타이밍은, 서로 다른 상기 (14) 또는 (15)에 기재된 전송로.

(17) 송신 장치와,

수신 장치와,

상기 송신 장치로부터 상기 수신 장치에 신호를 전하는 전송로를 구비하고,

상기 전송로는,

제1의 선로와,

제3의 선로를 가지며,

상기 전송로는, 상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로에서의 신호의 조합에 응한 심볼을 전송하는 통신 시스템.

(18) 송신 장치와,

수신 장치와,

상기 전송로는,

제1의 층에 형성된 제1의 선로와,

제2의 층에 형성된 제2의 선로와,

상기 제1의 층에 형성된 제3의 선로를 가지며,

(19) 송신 장치와,

수신 장치와,

상기 전송로는,

3개의 선로를 포함하고, 신호의 조합에 응한 제1의 심볼을 전송하는 제1의 트리오 선로와,

3개의 선로를 포함하고, 신호의 조합에 응한 제2의 심볼을 전송하는 제2의 트리오 선로를 가지며,

상기 제1의 트리오 선로에서의 3개의 선로 중의 2개의 선로의 사이에, 상기 제2의 트리오 선로에서의 3개의 선로 중의 하나가 배치된 통신 시스템.

(20) 상기 송신 장치는,

상기 제1의 트리오 선로의 3개의 선로에서의 신호의 위상을 조정하는 제1의 위상 조정부와,

상기 제2의 트리오 선로의 3개의 선로에서의 신호의 위상을 조정하는 제2의 위상 조정부를 갖는 상기 (19)에 기재된 통신 시스템.

(21) 상기 송신 장치는, 소정의 데이터 패턴을 포함하는 신호를 송신하고, 상기 수신 장치에서 상기 소정의 데이터 패턴을 포함하는 신호의 수신 결과에 의거하여, 상기 제1의 위상 조정부 및 상기 제2의 위상 조정부를 제어하는 제어부를 또한 갖는 상기 (20)에 기재된 통신 시스템.

본 출원은, 일본 특허청에서 2015년 5월 13일에 출원된 일본 특허출원 번호 2015-97930호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.

당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브콤비네이션, 및 변경을 상도할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims

제1의 선로와,
상기 제1의 선로의 특성 임피던스보다도 높은 특성 임피던스를 갖는 제2의 선로와,
제3의 선로를 구비하고,
상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로에서의 신호의 조합에 응한 심볼을 전송하는 것을 특징으로 하는 전송로.
제1항에 있어서,
상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 서로 같은 층에서 이 순서로 배치되고,
상기 제2의 선로의 특성 임피던스는, 상기 제3의 선로의 특성 임피던스보다도 높은 것을 특징으로 하는 전송로.
제1항에 있어서,
상기 제2의 선로는, 상기 제1의 선로보다도 높은 저항률을 갖는 재료를 사용하여 형성된 것을 특징으로 하는 전송로.
제1항에 있어서,
상기 제2의 선로는, 상기 제1의 선로보다도 많은 불순물을 포함하고 있는 것을 특징으로 하는 전송로.
제1항에 있어서,
상기 제2의 선로의 폭은, 상기 제1의 선로의 폭보다도 좁은 것을 특징으로 하는 전송로.
제1항에 있어서,
유전층과,
제1의 도전층과,
제2의 도전층을 구비하고,
상기 제1의 도전층, 상기 유전층, 및 상기 제2의 도전층은, 이 순서로 적층되어 있고,
상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 상기 유전층 내에 형성된 것을 특징으로 하는 전송로.
제6항에 있어서,
상기 제1의 도전층은, 상기 제1의 선로에 대응하는 영역, 및 상기 제3의 선로에 대응하는 영역에 형성된 것을 특징으로 하는 전송로.
제1항에 있어서,
유전층과,
도전층을 구비하고,
상기 도전층 및 상기 유전층은 적층되어 있고,
상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 상기 유전층의, 상기 도전층이 마련된 면과는 반대의 면에 형성된 것을 특징으로 하는 전송로.
제6항에 있어서,
상기 제2의 선로의 부근에서의 상기 유전층의 유전율은, 상기 제1의 선로의 부근에서의 상기 유전층의 유전율보다도 낮은 것을 특징으로 하는 전송로.
제1항에 있어서,
유전층과,
제1의 도전층과,
제2의 도전층을 구비하고,
상기 제1의 도전층, 상기 유전층, 및 상기 제2의 도전층은, 이 순서로 적층되어 있고,
상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로는, 상기 유전층 내의 서로 다른 층에 이 순서로 배치되고,
상기 제2의 선로의 특성 임피던스는, 상기 제3의 선로의 특성 임피던스보다도 높은 것을 특징으로 하는 전송로.
제1의 층에 형성된 제1의 선로와,
제2의 층에 형성된 제2의 선로와,
상기 제1의 층에 형성된 제3의 선로를 구비하고,
상기 제1의 선로, 상기 제2의 선로, 및 상기 제3의 선로에서의 신호의 조합에 응한 심볼을 전송하는 것을 특징으로 하는 전송로.
제11항에 있어서,
각 층의 적층 방향과 교차하는 면에서, 상기 제2의 선로는, 상기 제1의 선로 및 상기 제3의 선로의 사이에 배치된 것을 특징으로 하는 전송로.
제12항에 있어서,
제4의 선로와, 제5의 선로와, 제6의 선로를 또한 구비하고,
상기 제5의 선로는, 상기 제1의 층에 형성되고,
상기 제4의 선로 및 상기 제6의 선로는, 상기 제2의 층에 형성되고,
상기 제1의 선로는, 상기 제4의 선로와 대향하고,
상기 제2의 선로는, 상기 제5의 선로와 대향하고,
상기 제3의 선로는, 상기 제6의 선로와 대향하는 것을 특징으로 하는 전송로.
3개의 선로를 포함하고, 신호의 조합에 응한 제1의 심볼을 전송하는 제1의 트리오 선로와,
3개의 선로를 포함하고, 신호의 조합에 응한 제2의 심볼을 전송하는 제2의 트리오 선로를 구비하고,
상기 제1의 트리오 선로에서의 3개의 선로 중의 2개의 선로의 사이에, 상기 제2의 트리오 선로에서의 3개의 선로 중의 하나가 배치된 것을 특징으로 하는 전송로.
제14항에 있어서,
상기 제1의 트리오 선로에서의 3개의 선로가, 서로 이웃하지 않도록 배치된 것을 특징으로 하는 전송로.
제14항에 있어서,
상기 제1의 트리오 선로가 전하는 신호의 제1의 천이 타이밍은, 상기 제2의 트리오 선로가 전하는 신호의 제2의 천이 타이밍은, 서로 다른 것을 특징으로 하는 전송로.