CN115314040A - 放大器以及lpddr3输入缓冲器 - Google Patents

Abstract

一种放大器，其输入级包含：一第一电流镜；一第一输入差动对，耦接该第一电流镜；一第一电流源；一第二电流源；一第二输入差动对，其中第一输入差动对以及第二输入差动对接收一参考电压；一第二电流镜；以及一压控传输电路。其中当预定电压高于一第一预定值，第一电流镜中形成一额外电流路径且流过第一电流镜中的额外电流路径的电流流经第二电流镜到地电位。当预定电压低于一第二预定值，第二电流镜中形成一额外电流路径且流过第二电流镜中的额外电流路径的电流流经第一电流镜到预定电压源。

Description

放大器以及LPDDR3输入缓冲器

技术领域

本发明有关于放大器以及LPDDR3输入缓冲器，特别有关于可降低参考电压的变动所造成影响的放大器以及LPDDR3输入缓冲器。

背景技术

低功耗DDR(双倍数据率同步动态随机存取存储器，Double Data RateSynchronous Dynamic Random Access Memory)中的LPDDR3的输入缓冲器会接收一参考电压，而输入缓冲器会根据此参考电压产生输出电压给之后的电路使用。然而，输出电压可能会对应参考电压的变动而漂动。

因此，需要一种补偿机制来改善这样的问题。

发明内容

因此，本发明一目的为提供一种放大器，其可补偿由参考电压的变动所引起的输出电压漂移。

本发明另一目的为提供一种LPDDR3输入缓冲器，其可补偿由参考电压的变动所引起的输出电压漂移。

本发明一实施例公开了一种放大器，具有一输入级，该输入级包含：一第一电流镜，耦接一预定电压源；一第一输入差动对，耦接该第一电流镜；一第一电流源，耦接该第一输入差动对；一第二电流源；一第二输入差动对，耦接该第二电流镜，其中该第一输入差动对以及该第二输入差动对用于接收一参考电压；一第二电流镜，耦接该第二输入差动对以及一地电位；以及一压控传输电路，被一参考电压控制。其中当预定电压高于一第一预定值，该第一电流镜中形成一额外电流路径且流过该第一电流镜中的该额外电流路径的电流流经该第二电流镜到该地电位。其中当该预定电压低于一第二预定值，该第二电流镜中形成一额外电流路径且流过该第二电流镜中的该额外电流路径的电流流经该第一电流镜到该预定电压源。

在一实施例中，前述放大器使用在LPDDR3缓冲器且参考电压对应ODT(on dietermination，片内终结)电阻而变动。

根据上述实施例，可以补偿由参考电压的变动所引起的放大器的输出电压的漂移。因此，可以改善现有技术中的问题。

附图说明

图1为绘示了根据本发明一实施例的放大器的方块图。

图2为绘示了根据本发明一实施例的图1中的放大器的电路图。

图3为绘示了根据本发明一实施例的图1中的压控传输电路的电路图。

图4为绘示了根据本发明一实施例的图2中的放大器的动作的波形图。

图5为绘示了根据本发明另一实施例的图1中的压控传输电路的电路图。

具体实施方式

以下描述中以多个实施例做为示例来说明本发明的概念。还请留意，以下描述中的“第一”、“第二”以及类似描述仅用来定义不同的组件、参数、数据、信号或步骤。并非用于限定其次序。举例来说，第一装置以及第二装置仅代表这些装置可具有相同的结构但为不同的装置。

图1为绘示了根据本发明一实施例的放大器的方块图，这放大器包含了具有宽输入范围的输入级。运算放大器通常可以分为输入级100和输出级(未示出)。如图1所示，输入级100包含：耦接到预定电压源VDD的第一电流镜CM1，第一输入差动对DI1，第一电流源CS1，耦接到地电位的第二电流镜CM2，第二输入差动对DI2，第二电流源CS2以及压控传输电路101。第一输入差动对DI1耦接到第一电流镜CM1，且第一电流源CS1耦接到第一输入差动对DI1。第二输入差动对DI2耦接到第二电流镜CM2，且第二电流源CS2耦接到第二输入差动对DI2。第一输入差动对DI1和第二输入差动对DI2用于接收输入信号IN和参考电压REF。压控传输电路101由参考电压REF控制。

在实际操作中，当参考电压REF高于第一预定值时，在第一电流镜CM1中会形成额外电流路径，且流过此额外电流路径的电流会通过第二电流镜CM2流向地电位。另外，当参考电压REF低于第二预定值时，在第二电流镜CM2中会形成额外的电流路径，且流过第二电流镜CM2中的额外电流路径的电流会通过第一电流镜CM1并流到预定电压源VDD。

在一实施例中，额外电流路径是指第一电流镜CM1以及第二电流镜CM2原先已具有电流路径。但当参考电压REF高于第一预定值或低于第二预定值时，会在第一电流镜CM1或第二电流镜CM2中再形成电流路径。

在一实施例中，第一预定值和第二预定值是压控传输电路101中的晶体管的开启/关闭电压。稍后将更详细描述压控传输电路101的细节。

在一实施例中，输入级100包含在LPDDR3输入缓冲器中。在这种情况下，参考电压REF是DQ，DM输入的参考电压，其电压电平随ODT(on die termination，片内终结)电阻而变化。ODT电阻可以遵循LPDDR3规范并以不同的模式运行，且在不同的模式中具有不同的电阻值。参考电压REF对应于ODT电阻的不同电阻值而变化。如上所述，参考电压REF的变化可能导致输出电压Vo的漂移。在一实施例中，输出电压Vo也被作为反相器(未示出)的输入，因此输出电压Vo的漂移会影响反相器的输出。经由图1所示的输入级100，可以补偿输出电压Vo以改善上述问题。

图2为绘示了根据本发明一实施例的图1中的放大器100的电路图。请注意，图2仅为示例，能够执行相同功能的电路也应落入本发明的范围内。如图2所示，第一电流镜CM1包含PMOS MPa、MPb，第二电流镜CM2包含NMOS MNc、MNd。运算放大器包含具有宽输入范围的输入级100，其包含具有NNOS MNa和MNb的差动晶体管对以及包含具有PMOS MPc和MPd形成的差动晶体管对组成。这些差动晶体管对并联连接以接收并联传输的输入信号IN和REF。

在图2的实施例中，PMOS MPa、MPb的栅极耦接至图1所示的压控传输电路101的端点Tl，且NMOS MNc、MNd的栅极耦接至压控传输电路101的端点T2。PMOS MPa、MPb、NMOS MNc、MNd可以用其他种类的晶体管代替。因此，这样的连接可以描述为：第一电流镜CM1包含多个晶体管，且压控传输电路101耦接到晶体管的控制端(例如，栅极端)。此外，这样的连接可以描述为：第二电流镜CM2包含多个晶体管，并且压控传输电路101耦接到晶体管的控制端点。

压控传输电路101用于控制端点T1、T2之间的短路程度，且可具有各种不同结构。图3和图5是根据本发明不同实施例的图1所示的压控传输电路的电路图。图3是压控传输电路101的电路图，当参考电压REF在VDD/2和VDD之间时，压控传输电路101形成传输路径，此传输路径用作上述的额外电流路径，以降低输出电压Vo。如图3所示，压控传输电路101包含PMOS P1、NMOS N1和NMOS N2。NMOS N1由参考电压REF控制而开启(导通)或关闭(不导通)。具体来说，当参考电压REF高于第一预定值时，NMOS N1开启。

PMOS P1耦接在第一电流镜CM_1和NMOS N1之间，且耦接到地电位。具体来说，PMOSP1的源极端作为图1所示的端点T1，且PMOS P1的栅极耦接到地电位。NMOS N2耦接于NMOSN1和第二电流镜CM2之间且被第一偏压电压B1所偏压。另外，在图3的实施例中，NMOS N2的源极用作图1所示的端点T2。

在一实施例中，在实际操作中，当参考电压REF增加到0.5*VDD和VDD之间时，第一偏压电压B1降低到较低的电压，例如0.75*VDD，以减少端点T1、T2之间的短路程度。更详细来说，由于较低的第一偏压电压B1，NMOS N2的导通电阻增加，且端点T1、T2之间的短路程度相应地受到限制。在这样的设计中，如果参考电压REF增加到0.5*VDD至0.75*VDD之间，则端点T1、T2之间的短路程度由参考电压REF控制。另外，如果参考电压REF进一步增加到0.75*VDD与VDD之间，则端点T1、T2之间的短路程度被0.75*VDD的第一偏压电压B1箝位。

此外，为了避免处理过程漂移的影响，压控传输电路101可包含PMOS P1，以在NMOS开启过多且PMOS开启得太少而使端点T1、T2短路时补偿端点T1、T2的短路。

PMOS P1、NMOS N1和NMOS N2可以由其他种类的晶体管代替。因此，图3所示的实施例可以描述为包含：一第一类一晶体管(例如，NMOS N1)，由参考电压REF控制以开启或关闭，其中，当参考电压REF高于第一预定值时，第一类晶体管导通。并包含一第一类二晶体管(例如，PMOS P1)，耦接在第一电流镜CM1和第一类一晶体管之间，且耦接到地电位。且可进一步包含一第二类一晶体管(NMOS N2)。此第二类一晶体管被第一偏压电压B1偏压，并耦接在第一类一晶体管和第二电流镜CM2之间。

图4为绘示了根据本发明一实施例的图2中的放大器100的动作的波形图，其对应于图3中绘示的实施例。GN是图2中的NMOS MNa、MNb的源极上的电压，V_T1是端点T1上的电压，Cur是流过NMOS MNa、MNb的电流，且Vo是前述的输出电压Vo。此外，上波形是当压控传输电路101不形成传输路径(即，端点T1和T2不导通)时的波形。例如，图3中的NMOS N1或图4中的PMOS P1关闭时的波形。相反的，下波形是当压控传输电路101形成传输路径时(即，端点T1和T2短路)的波形。例如，图3中的NMOS N1或图4中的PMOS P1导通时的波形。

如图4所示，当参考电压REF增加时，GN、V_T1、Cur上升。当参考电压REF升高且端点T1和T2不导通时，输出电压Vo也升高。然而，当端点T1和T2短路时，输出电压Vo被下拉。根据图2的描述，当参考电压高于第一预定值时，由于端点T1和T2短路，所以在第一电流镜CM1中形成了额外电流路径。流过第一电流镜CM1中的额外电流路径的电流流过第二电流镜CM2到地电位。因此，流过PMOS MPa的电流会增加，使得PMOS MPa的电压VSG增加。PMOS MPa的大电压VSG抑制了NMOS MNa的电压VDS，因此流过NMOS MNa的电流减少，且电压GN降低。因此，输出电压Vo被下拉。此外，如果端点T2处的电压增加，则输出电压Vo会被直接下拉。

与图3所示的实施例相反，图5为绘示了压控传输电路101在参考电压REF介于0和VDD/2之间时的电路图，其形成的额外传输路径增加输出电压Vo。如图5所示，压控传输电路101包含NMOS N1、PMOS P1和PMOS P2。PMOS P1由参考电压REF控制而开启或关闭。具体来说，当参考电压REF低于第二预定值时，PMOS P1开启。

NMOS N1耦接在第二电流镜CM_2和PMOS P1之间，并耦接至VDD，VDD是图1所示的放大器100的操作电压(operating voltage)。具体来说，NMOS N1的源极作为图1所示的端点T2，且NMOS N1的栅极耦接到VDD。PMOS P2耦接在PMOS P1和第一电流镜CM1之间，且被第二偏压电压B2所偏压。此外，在图5的实施例中，PMOS P2的源极作为图1所示的端点T1。

在一实施例中，在实际操作中，如果参考电压REF减少到0.5*VDD和地电位之间，则可以增加第二偏压电压B2以减少端点T1和T2之间的短路等级。例如，可以将第二偏压电压B2增加至0.25×VDD，以增加PMOS P2的开启电阻，进而降低端点T1和T2之间的短路等级。

另外，为避免处理过程漂移的影响。压控传输电路101可还包含NMOS N1，以在NMOS导通得太少和/或PMOS导通得太多的情况下补偿端点T1、T2的短路等级。

NMOS N1、PMOS P1和PMOS P2可以被其他种类的晶体管代替。因此，可以将图5所示的实施例描述为包含：由参考电压REF控制的第一类二晶体管(例如，PMOSP1)，被参考电压REF控制而开启或关闭，其中当参考电压低于第二预定值，第一类二晶体管开启；第一类一晶体管(例如，NMOS N1)，耦接在第二电流镜CM2和第一类二晶体管之间，且耦接到预定电压电平(例如，VDD)。第二类二晶体管P2耦接在第一类二晶体管和第一电流镜CM1之间且被第二偏压电压B2所偏压。

根据图2的描述，当参考电压低于第二预定值时，由于端点T1和T2短路，在第二电流镜CM2中会形成了额外电流路径。流过第二电流镜CM2中的额外电流路径的电流会经过第一电流镜CM1流到预定电压源VDD。通过这种方式，流过NMOS MNc的电流会增加，使得NMOSMNc的电压VGS增加。NMOS MNc的大电压VSG抑制了PMOS MPc的电压VSD，因此流过PMOS MPc的电流减少，且电压GN变得更高。因此，输出电压Vo被上拉。此外，如果端点T1处的电压降低，则输出电压Vo被直接上拉。

根据上述实施例，可以补偿由参考电压的变动所引起的放大器的输出电压的漂移。因此，可以改善现有技术中的问题。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

[符号说明]

100 输入级

101 压控传输电路

VDD 预定电压源

CM1 第一电流镜

CM2 第二电流镜

DI1 第一输入差动对

DI2 第二输入差动对

CS1 第一电流源

CS2 第二电流源

T1、T2 端点

MPa、MPb、P1、P2 PMOS

MNa、MNb、MNc、MNd、N1、N2 NMOS

Claims (18)

1.一种放大器，具有一输入级，该输入级包含：

一第一电流镜，耦接一预定电压源；

一第一输入差动对，耦接该第一电流镜；

一第一电流源，耦接该第一输入差动对；

一第二电流源；

一第二输入差动对，耦接该第二电流镜，其中该第一输入差动对以及该第二输入差动对用于接收一参考电压；

一第二电流镜，耦接该第二输入差动对以及一地电位；以及

一压控传输电路，被一参考电压控制；

其中当该预定电压高于一第一预定值，该第一电流镜中形成一额外电流路径且流过该第一电流镜中的该额外电流路径的电流流经该第二电流镜到该地电位；

其中当该预定电压低于一第二预定值，该第二电流镜中形成一额外电流路径且流过该第二电流镜中的该额外电流路径的电流流经该第一电流镜到该预定电压源。

2.如权利要求1所述的放大器，其中该压控传输电路包含：

一第一类一晶体管，由该参考电压控制而开启或关闭，其中当该预定电压高于该第一预定值，该第一类一晶体管开启。

3.如权利要求2所述的放大器，其中该压控传输电路还包含：

一第一类二晶体管，耦接于该第一电流镜和该第一类一晶体管之间，并耦接该地电位。

4.如权利要求3所述的放大器，其中该第一电流镜包含多个晶体管且该第一类二晶体管耦接该多个晶体管的控制端。

5.如权利要求3所述的放大器，还包含：

一第二类一晶体管，被一第一偏压电压所偏压，耦接于该第一类一晶体管以及该第二电流镜之间。

6.如权利要求1所述的放大器，其中该压控传输电路包含：

一第一类二晶体管，由该参考电压控制而开启或关闭，其中当该预定电压低于该第二预定值，该第一类二晶体管开启。

7.如权利要求6所述的放大器，其中该压控传输电路还包含：

一第一类一晶体管，耦接于该第二电流镜和该第一类二晶体管之间，并耦接该预定电压源。

8.如权利要求6所述的放大器，其中该第一电流镜包含多个晶体管且该第一类一晶体管耦接该多个晶体管的控制端。

9.如权利要求6所述的放大器，还包含：

一第二类二晶体管，被一第二偏压电压所偏压，耦接于该第一类二晶体管以及该第一电流镜之间。

10.一种LPDDR3输入缓冲器，包含：

一放大器，具有一输入级，该输入级包含：

一第一电流镜，耦接一预定电压源；

一第一输入差动对，耦接该第一电流镜；

一第一电流源，耦接该第一输入差动对；

一第二电流源；

一第二输入差动对，耦接该第二电流镜，其中该第一输入差动对以及该第二输入差动对用于接收一参考电压；

一第二电流镜，耦接该第二输入差动对以及一地电位；以及

一压控传输电路，被一参考电压控制；

其中当该预定电压高于一第一预定值，该第一电流镜中形成一额外电流路径且流过该第一电流镜中的该额外电流路径的电流流经该第二电流镜到该地电位；

其中当该预定电压低于一第二预定值，该第二电流镜中形成一额外电流路径且流过该第二电流镜中的该额外电流路径的电流流经该第一电流镜到该预定电压源。

11.如权利要求10所述的LPDDR3输入缓冲器，其中该压控传输电路包含：

一第一类一晶体管，由该参考电压控制而开启或关闭，其中当该预定电压高于该第一预定值，该第一类一晶体管开启。

12.如权利要求11所述的LPDDR3输入缓冲器，其中该压控传输电路还包含：

一第一类二晶体管，耦接于该第一电流镜和该第一类一晶体管之间，并耦接该地电位。

13.如权利要求12所述的LPDDR3输入缓冲器，其中该第一电流镜包含多个晶体管且该第一类二晶体管耦接该多个晶体管的控制端。

14.如权利要求12所述的LPDDR3输入缓冲器，还包含：

一第二类一晶体管，被一第一偏压电压所偏压，耦接于该第一类一晶体管以及该第二电流镜之间。

15.如权利要求10所述的LPDDR3输入缓冲器，其中该压控传输电路包含：

一第一类二晶体管，由该参考电压控制而开启或关闭，其中当该预定电压低于该第二预定值，该第一类二晶体管开启。

16.如权利要求15所述的LPDDR3输入缓冲器，其中该压控传输电路还包含：

一第一类一晶体管，耦接于该第二电流镜和该第一类二晶体管之间，并耦接该预定电压源。

17.如权利要求15所述的LPDDR3输入缓冲器，其中该第一电流镜包含多个晶体管且该第一类一晶体管耦接该多个晶体管的控制端。

18.如权利要求15所述的LPDDR3输入缓冲器，还包含：

一第二类二晶体管，被一第二偏压电压所偏压，耦接于该第一类二晶体管以及该第一电流镜之间。

Images