KR20170136687A

KR20170136687A - 터치 패널, 이를 포함하는 전자 장치, 및 터치 패널 제조 방법

Info

Publication number: KR20170136687A
Application number: KR1020160068366A
Authority: KR
Inventors: 김경섭; 정한영; 한상윤; 박용우
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-06-01
Filing date: 2016-06-01
Publication date: 2017-12-12
Also published as: CN107450764A; US10763857B2; KR102556838B1; US20170353181A1; US20200358437A1; US11169649B2

Abstract

터치 패널은 상기 제1 도전 패턴 및 상기 베이스 층 사이에 배치된 절연막을 더 포함하고, 상기 제1 도전 패턴은, 상기 절연막 상에 배치되고, 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 제1 전극들을 포함하고, 상기 제2 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 전극들에 각각 연결된 복수의 제1 패드들을 포함한다. 제1 도전 패턴 및 상기 제2 도전 패턴 각각의 외광 반사율은 상기 도전층의 외광 반사율보다 낮다.

Description

터치 패널, 이를 포함하는 전자 장치, 및 터치 패널 제조 방법{TOUCH PANEL, ELECTRONIC DEVICE HAVING THE SAME, AND METHOD OF MANUFACTURING TOUCH PANEL}

본 발명은 터치 패널, 이를 포함하는 전자 장치, 및 터치 패널 제조 방법에 관한 것으로, 상세하게는 패턴 시인성이 감소된 터치 패널, 이를 포함하는 전자 장치, 및 터치 패널 제조 방법에 관한 것이다.

전자 장치는 전기적 신호를 인가 받아 활성화된다. 전자 장치는 영상을 표시하는 표시 장치나 외부로부터 인가되는 터치를 감지하는 터치 스크린을 포함한다.

전자 장치는 전기적 신호에 의해 활성화 되도록 다양한 전극 패턴들을 포함할 수 있다. 전극 패턴들이 활성화된 영역은 정보가 표시되거나 외부로부터 인가되는 터치에 반응한다.

따라서, 본 발명은 외광 반사율을 감소시켜 터치 센서들이 외광 반사에 의해 시인되는 것을 방지할 수 있는 터치 패널 및 이를 포함하는 전자 장치를 제공하는 것을 목적으로 한다.

또한, 본 발명은 외광 반사율이 감소된 도전 패턴을 안정적으로 형성할 수 있는 터치 패널 제조 방법을 제공하는 것을 또 다른 목적으로 한다.

본 발명의 일 실시예에 따른 터치 패널은 외부에서 인가되는 터치 신호를 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 층, 및 각각이 순차적으로 적층된 도전층 및 흑화층을 포함하고, 상기 액티브 영역에 배치되는 제1 도전 패턴 및 상기 주변 영역에 배치되는 제2 도전 패턴을 포함하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴 각각의 외광 반사율은 상기 도전층의 외광 반사율보다 낮을 수 있다.

상기 제1 도전 패턴의 외광 반사율 및 상기 제2 도전 패턴의 외광 반사율 각각은 4% 미만일 수 있다.

상기 흑화층은, 상기 도전층 상에 직접 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제1 도전 물질을 포함하는 하부층, 상기 하부층 상에 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제2 도전 물질을 포함하는 상부층, 및 상기 상부층 및 상기 하부층 사이에 배치되어 상기 상부층 및 상기 하부층에 각각 접촉하고, 2.3 이하의 굴절률(refractive index)을 가진 제3 도전 물질을 포함하는 중간층을 포함할 수 있다.

상기 도전층은 금속을 포함할 수 있다.

상기 제1 도전 물질과 상기 제2 도전 물질은 서로 동일할 수 있다.

상기 제1 도전 물질은 금속을 포함할 수 있다.

상기 제3 도전 물질은 투명 전도성 산화물(Transparent Conductive Oxide)일 수 있다.

상기 제3 도전 물질은 10^- ²μΩ㎝ 이하의 비저항(resistivity)을 가질 수 있다.

본 발명의 일 실시예에 따른 터치 패널은 상기 제1 도전 패턴 및 상기 베이스 층 사이에 배치된 절연막을 더 포함하고, 상기 제1 도전 패턴은, 상기 절연막 상에 배치되고, 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 제1 전극들을 포함하고, 상기 제2 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 전극들에 각각 연결된 복수의 제1 패드들을 포함한다.

상기 제1 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 전극들과 절연된 복수의 제1 더미 패턴들을 더 포함하고, 상기 제2 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 더미 패턴들에 각각 연결된 복수의 제2 패드들을 더 포함할 수 있다.

본 발명의 일 실시예에 따른 터치 패널은 상기 절연막 및 상기 베이스 부재 사이에 배치된 제3 도전 패턴을 더 포함하고, 상기 제3 도전 패턴은, 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되며, 상기 절연막을 관통하여 상기 복수의 제2 더미 패턴들에 연결된 복수의 제2 전극들, 및 상기 복수의 제2 전극들 사이에 배치되어 상기 복수의 제2 전극들과 절연되고, 상기 절연막을 관통하여 상기 복수의 제1 더미 패턴들에 연결된 복수의 제2 더미 패턴들을 포함할 수 있다.

상기 제3 도전 패턴은 단층일 수 있다.

상기 제1 도전 패턴은 서로 교차하는 복수의 메쉬선들을 포함할 수 있다.

본 발명의 일 실시예에 따른 전자 장치는 영상을 표시하는 표시 부재, 및 상기 표시 부재의 일측 상에 배치되고, 외부 터치 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역으로 구분되는 터치 부재를 포함하고, 상기 터치 부재는, 상기 액티브 영역에 배치되며, 금속을 포함하는 도전층 및 상기 도전층에 직접 배치된 흑화층을 포함하는 제1 도전 패턴; 및 상기 주변 영역에 배치된 제2 도전 패턴을 포함하고, 상기 흑화층은, 상기 도전층 상에 직접 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제1 도전 물질을 포함하는 하부층, 상기 하부층 상에 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제2 도전 물질을 포함하는 상부층, 및 상기 상부층 및 상기 하부층 사이에 배치되어 상기 상부층 및 상기 하부층에 각각 접촉하고, 2.3 이하의 굴절률(refractive index)을 가진 제3 도전 물질을 포함하는 중간층을 포함할 수 있다.

상기 제1 도전 패턴의 외광 반사율은 4% 미만일 수 있다.

상기 제1 도전 물질은 금속을 포함할 수 있다.

상기 제2 도전 물질은 상기 제1 도전 물질과 동일할 수 있다.

상기 제3 도전 물질은 투명 전도성 산화물을 포함할 수 있다.

상기 표시 부재는, 제1 전극, 상기 제1 전극의 적어도 일부를 노출시키는 개구부가 정의된 화소 정의막;

상기 제1 전극 상에 배치되고 상기 개구부에 중첩하는 발광층, 및 상기 발광층 상에 배치된 제2 전극, 및 상기 제2 전극을 커버하는 봉지층을 포함하고, 상기 제1 도전 패턴은 상기 화소 정의막에 중첩하고, 상기 발광층에 비 중첩할 수 있다.

상기 제1 도전 패턴은 서로 교차하는 복수의 메쉬선들을 포함하고, 상기 복수의 메쉬선들 각각은 상기 발광층에 비 중첩할 수 있다.

상기 제1 도전 패턴은 상기 봉지층 상에 직접 배치될 수 있다.

본 발명의 일 실시예에 따른 전자 장치는, 상기 봉지층과 상기 제1 도전 패턴 사이에 배치된 블랙 도전 패턴, 및 상기 봉지층과 상기 제1 도전 패턴 사이에 배치되고 상기 블랙 도전 패턴을 커버하는 커버층을 더 포함하고, 상기 블랙 도전 패턴은 상기 제1 도전 패턴과 동일한 적층 구조를 가질 수 있다.

상기 블랙 도전 패턴은 접지(earth)될 수 있다.

본 발명의 일 실시예에 따른 터치 패널 제조 방법은, 베이스 부재 상에 금속을 포함하는 기초 도전층, 제1 도전 물질을 포함하는 기초 하부층, 제2 도전 물질을 포함하는 기초 중간층, 및 제3 도전 물질을 포함하는 기초 상부층을 순차적으로 형성하는 단계, 상부층이 형성되도록 상기 기초 상부층을 식각하는 단계, 중간층이 형성되도록 상기 기초 중간층을 식각하는 단계, 및 하부층 및 도전층이 형성되도록 상기 기초 하부층 및 상기 기초 도전층을 식각하는 단계를 포함하고, 상기 상부층, 상기 중간층, 상기 하부층, 및 상기 도전층은 제1 도전 패턴을 정의하고,

상기 제1 도전 물질은 2.5 이하의 흡광 계수(extinction coefficient)를 갖고, 상기 제2 도전 물질은 2.3 이하의 굴절률을 갖고, 상기 제3 도전 물질은 2.5 이하의 흡광 계수를 가질 수 있다.

상기 기초 상부층을 식각하는 단계는 건식 식각 공정일 수 있다.

상기 제2 식각 단계는 식각 용액을 이용한 습식 식각 공정일 수 있다.

상기 제3 도전 물질은 상기 식각 용액에 의해 식각되지 않을 수 있다.

상기 기초 하부층 및 상기 기초 도전층을 식각하는 단계는 건식 식각 공정이고, 상기 기초 하부층과 상기 기초 도전층은 동시에 식각될 수 있다.

본 발명에 따르면, 도전 패턴에 대한 외광 반사율이 저하되어 도전 패턴이 사용자에 의해 시인되는 문제를 개선할 수 있다. 또한, 표시되는 영상과 터치 전극 사이의 노이즈 발생이 억제되어 안정적인 전자 장치가 제공될 수 있다.

또한, 복수의 식각 공정을 거치더라도 도전 패턴의 구조를 안정적으로 형성할 수 있어 공정 수율이 향상될 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다.
도 3a는 도 1에 도시된 전자 장치의 단면도이다.
도 3b는 도 3a에 도시된 일부 구성을 확대하여 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 평면도이다.
도 5a 내지 도 5c는 도 4에 도시된 전자 장치의 일부 구성들을 각각 도시한 평면도들이다.
도 6은 도 5a 내지 도 5c에 도시된 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 7은 본 발명의 일 실시예에 따른 전자 장치를 도시한 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 일 부분을 도시한 평면도이다.
도 8b는 도 8a에 도시된 Ⅲ-Ⅲ'를 따라 자른 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성을 간략히 도시한 단면도이다.
도 9b는 비교 실시예의 일부 구성을 간략히 도시한 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 간략히 도시한 단면도이다.
도 10b는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들을 간략히 도시한 도면이다.
도 11a 내지 도 11g는 본 발명의 일 실시예에 따른 전자 장치 제조방법을 도시한 단면도들이다.

이하, 도면을 참조하여 본 발명에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다. 도 2a 및 도 2b에는 도 1의 전자 장치(100)의 형상이 변형되는 실시예들에 대해 도시되었다. 이하, 도 1 내지 도 2b를 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 살펴본다.

전자 장치(100)는 외부에서 인가되는 터치를 감지한다. 도 1에 도시된 것과 같이, 전자 장치(100)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 의해 정의되는 평면상에서 액티브 영역(AA) 및 주변 영역(NAA)으로 구분될 수 있다.

액티브 영역(AA)은 전기적 신호에 의해 활성화되어 외부에서 인가된 터치를 감지한다. 도 1에 도시된 것과 같이, 액티브 영역(AA)은 전자 장치(100)의 중심에 치우쳐 정의될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 액티브 영역(AA)은 전자 장치(100)의 가장자리에 정의되거나, 어느 일 측에 부분적으로 정의될 수도 있으며, 어느 하나의 실시예에 한정되지 않는다.

주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 전자 장치(100)는 주변 영역(NAA)에 인가되는 터치는 감지하지 않는다. 도 1에는 주변 영역(NAA)이 액티브 영역(AA)을 에워싸는 프레임 형상을 가진 실시예가 예시적으로 도시되었다.

전자 장치(100)는 베이스 부재(10), 제1 도전 패턴(PT1), 및 제2 도전 패턴(PT2)을 포함한다. 베이스 부재(10)는 제1 도전 패턴(PT1) 및 제2 도전 패턴(PT2)이 배치되기 위한 기저층일 수 있다.

베이스 부재(10)는 전기적으로 절연될 수 있다. 예를 들어, 베이스 부재(10)는 유리 기판 또는 플라스틱 기판과 같은 절연 기판일 수 있다. 또는, 베이스 부재(10)는 유연한 절연 필름일 수 있다. 또는, 베이스 부재(10)는 유기막 및/또는 무기막이 교번하여 적층된 박막층일 수 있다. 베이스 부재(10)는 다양한 실시예를 포함할 수 있으며, 어느 하나의 실시예에 한정되지 않는다.

제1 도전 패턴(PT1)은 액티브 영역(AA)에 배치된다. 제1 도전 패턴(PT1)은 센싱 전극일 수 있다. 액티브 영역(AA)에 제공된 터치는 실질적으로 제1 도전 패턴(PT1)에 의해 감지된다.

제2 도전 패턴(PT2)은 주변 영역(NAA)에 배치된다. 도 1에는 제2 도전 패턴(PT2)이 제1 도전패턴(PT1)으로부터 이격되어 절연된 실시예를 도시되었다. 다만, 본 발명의 일 실시예에 따른 제2 도전 패턴(PT2)은 제1 도전 패턴(PT1)과 직/간접적으로 연결되어 전기적으로 연결될 수도 있으며 어느 하나의 실시예에 한정되지 않는다.

제2 도전 패턴(PT2)은 패드(pad)일 수 있다. 전자 장치(100)는 제2 도전 패턴(PT2)을 통해 외부로부터 전원을 제공받거나, 제1 도전 패턴(PT1)에서 감지된 터치 신호를 제2 도전 패턴(PT2)을 통해 외부 장치에 제공할 수 있다.

도 2a 및 도 2b에 도시된 것과 같이, 전자 장치(100)는 제1 방향(DR1)을 따라 연장된 폴딩축(FX)을 중심으로 폴딩될 수 있다. 이때, 폴딩축(FX)과 중첩하는 전자 장치(100)의 구성들은 유연성이 높을 수 있다.

이에 따라, 적어도 베이스 부재(10) 및 제1 도전 패턴(PT1)은 각각 유연성이 높게 설계될 수 있다. 예를 들어, 베이스 부재(10) 및 제1 도전 패턴(PT1) 각각은 유연성이 높은 물질로 구성되거나, 유연성이 높은 구조를 가질 수 있다.

도 2a에 도시된 것과 같이, 전자 장치(100)는 폴딩축(FX)을 중심으로 아웃-폴딩(out-folding)될 수 있다. 이때, 액티브 영역(AA) 및 제1 도전 패턴(PT1)은 외부로 노출된다. 이에 따라, 전자 장치(100)는 폴딩된 상태에서도 외부에서 인가되는 터치를 감지할 수 있다.

도 2b에 도시된 것과 같이, 전자 장치(100)는 폴딩축(FX)을 중심으로 인-폴딩(in-folding)될 수 있다. 이때, 액티브 영역(AA) 및 제1 도전 패턴(PT1)은 베이스 부재(10)에 의해 커버된다. 이에 따라, 전자 장치(100)는 폴딩된 상태에서 액티브 영역(AA)을 안정적으로 보호할 수 있다.

도 3a는 도 1에 도시된 전자 장치의 단면도이다. 도 3b는 도 3a에 도시된 일부 구성을 확대하여 도시한 단면도이다. 도 3b에는 제1 도전 패턴(PT1)을 예시적으로 도시하였다. 이하, 도 3a 및 도 3b를 참조하여, 제1 도전 패턴(PT1) 및 제2 도전 패턴(PT2)에 대해 상세히 살펴본다. 한편, 도 1 내지 도 2b에 도시된 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략한다.

도 3a에 도시된 것과 같이, 베이스 부재(10) 상에 제1 도전 패턴(PT1) 및 제2 도전 패턴(PT)이 배치된다. 제1 도전 패턴(PT1)은 액티브 영역(AA)에 배치되고, 제2 도전 패턴(PT2)은 주변 영역(NAA)에 배치된다.

제1 도전 패턴(PT1)은 상측 방향(DR3, 이하 제3 방향)을 따라 순차적으로 적층된 도전층(MTL) 및 흑화층(OPL)을 포함한다. 도전층(MTL)은 전도성이 높은 물질을 포함할 수 있다.

예를 들어, 도전층(MTL)은 알루미늄, 구리, 몰리브덴, 금, 티타늄, 크롬, 니켈, 철, 아연, 인듐, 갈륨, 마그네슘, 또는 망간 등과 같은 금속을 포함할 수 있다.

흑화층(OPL)은 도전층(MTL) 상에 배치되어 도전층(MTL)을 커버한다. 흑화층(OPL)은 광학적으로 제1 도전 패턴(PT1)의 외광 반사율을 저하시킨다. 제1 도전 패턴(PT1)은 흑화층(OPL)을 더 포함함으로써, 도전층(MTL)의 외광 반사율보다 낮은 외광 반사율을 가질 수 있다.

도 3b를 참조하면, 제1 도전 패턴(PT1) 상측에 입사되는 외광(OL)은 도전층(MTL)보다 흑화층(OPL)에 먼저 입사된다. 흑화층(OPL)은 비교적 반사율이 높은 도전층(MTL)의 광학 특성을 보상하여 제1 도전 패턴(PT1)의 반사율을 제어할 수 있다.

흑화층(OPL)은 제3 방향(DR3)을 따라 순차적으로 적층된 하부층(TL1), 중간층(TL2), 및 상부층(TL3)을 포함한다. 하부층(TL1), 중간층(TL2), 및 상부층(TL3) 각각의 구성 물질 및 각각의 두께의 조합을 통해 제1 도전 패턴(PT1)에서의 외광(OL)의 반사율이 제어될 수 있다.

하부층(TL1)은 도전층(MTL) 상에 직접 배치된다. 하부층(TL1)은 제1 도전 물질을 포함할 수 있다. 제1 도전 물질은 2.5 이하의 흡광 계수(extinction coefficient)를 가진 물질일 수 있다. 예를 들어, 제1 도전 물질은 금속일 수 있다.

하부층(TL1)은 제1 두께(D1)를 가질 수 있다. 제1 두께(D1)는 광학적 특성에 따라 하부층(TL1)을 구성하는 물질 및 하부층(TL1)과 접촉하는 층 사이의 관계를 고려하여 설계될 수 있다. 예를 들어, 제1 두께(D1)는 약 50Å 이상 약 150 Å 이하일 수 있다.

소정의 물질은 실수부 및 허수부의 조합에 의한 복소 굴절률(complex refractive index)을 가질 수 있다. 복소 굴절률은 하기와 같은 수학식에 의해 정의된다.

[수학식]

(N: 복소 굴절률, n: 굴절률, k: 흡광 계수, i: 허수(imaginary number))

상기 수학식에서 흡광 계수는 복소 굴절률 중 허수부에 해당되는 인자(factor)로, 광의 흡수 정도를 나타낸다. 굴절률(refractive index)은 복소 굴절률 중 실수부에 해당되는 인자로 정의될 수 있다.

중간층(TL2)은 하부층(TL1) 상에 직접 배치된다. 이에 따라, 중간층(TL2)과 하부층(TL1)은 계면을 형성한다.

중간층(TL2)은 제2 도전 물질을 포함할 수 있다. 제2 도전 물질은 2.3 이하의 굴절률을 가진 물질일 수 있다. 또한, 중간층(TL2)은 광학적으로 투명할 수 있다. 예를 들어, 제2 도전 물질은 투명 전도성 산화물(Transparent conductive oxide)일 수 있다.

중간층(TL2)은 제2 두께(D2)를 가진다. 제2 두께(D2)도 제1 두께(D1)와 마찬가지로, 제2 도전 물질의 광학상수와 중간층(TL2)에 접촉하는 층들 사이의 관계를 고려하여 설계될 수 있다. 예를 들어, 제2 두께(D2)는 약 400Å 이상 약 550Å 이하일 수 있다.

상부층(TL3)은 중간층(TL2) 상에 직접 배치된다. 이에 따라, 상부층(TL3)과 중간층(TL2)은 계면을 형성한다.

상부층(TL3)은 제3 도전 물질을 포함할 수 있다. 제3 도전 물질은 2.5 이하의 흡광 계수를 가진 물질일 수 있다. 한편, 제3 도전 물질은 제1 도전 물질과 동일한 물질일 수 있다.

상부층(TL3)은 제3 두께(D3)를 가진다. 제3 두께(D3)도 제1 두께(D1)와 마찬가지로, 제3 도전 물질의 광학상수와 상부층(TL3)에 접촉하는 층들 사이의 관계를 고려하여 설계될 수 있다. 예를 들어, 제3 두께(D3)는 약 50Å 이상 약 150 Å 이하일 수 있다.

구체적으로 살펴보면, 제1 도전 패턴(PT1)의 상측에 입사되는 외광(OL)은 흑화층(OPL)을 구성하는 각 층들로부터 반사되어 복수의 반사광들을 생성한다. 외광(OL) 중 일부는 상부층(TL3)으로부터 반사되어 제1 반사광(RL1)을 형성하고, 일부는 제3 두께(D3)를 가진 상부층(TL3)을 지나 중간층(TL2)의 상면으로부터 반사되어 제2 반사광(RL2)을 형성할 수 있다. 또한, 일부는 제2 두께(D2)를 가진 중간층(TL2)을 지나 하부층(TL1)의 상면으로부터 반사되어 제3 반사광(RL3)을 형성하고, 다른 일부는 제1 두께(D1)를 가진 하부층(TL1)을 지나 도전층(MTL)의 상면으로부터 반사되어 제4 반사광(RL4)을 형성할 수 있다.

제1 내지 제4 반사광들(RL1, RL2, RL3, RL4)은 서로 상이한 파장을 가지며, 서로 혼합되어 상쇄 간섭을 일으킨다. 이에 따라, 제1 내지 제4 반사광들(RL1, RL2, RL3, RL4)이 혼합된 반사광의 광 강도는 외광(OL)의 광 강도에 비해 크게 감소된다.

본 실시예에 따른 제1 도전 패턴(PT1)은 흑화층(OPL)을 더 포함함으로써, 약 4% 미만의 외광 반사율을 가질 수 있다. 이에 따라, 제1 도전 패턴(PT1)은 실질적으로 흑색 또는 이와 유사한 어두운 색을 띨 수 있다. 제1 도전 패턴(PT1)은 흑화층(OPL)을 더 포함함으로써, 입사되는 외광을 대부분 흡수할 수 있고, 사용자는 제1 도전 패턴(PT1)을 용이하게 시인하기 어렵다.

한편, 흑화층(OPL)은 전기적으로 제1 도전 패턴(PT1)의 전도성 저하를 방지한다. 흑화층(OPL) 중 중간층(TL2)은 약 10^- ²μΩ㎝ 이하의 비저항(resistivity)을 가진 물질로 구성될 수 있다.

흑화층(OPL)은 소정의 전도성을 가진다. 이에 따라, 흑화층(OPL)과 도전층(MTL) 사이의 접촉 저항은 실질적으로 제로에 가깝게 유지될 수 있다.

제1 도전 패턴(PT1)은 흑화층(OPL)을 더 포함함으로써, 외광 반사율 저하의 광학적 효과를 가지면서도 전기적 특성 저하 현상을 방지할 수 있다. 본 발명에 따르면, 시인성이 저하되면서도 터치 감도가 유지되는 전자 장치(100)를 제공할 수 있다.

한편, 제2 도전 패턴(PT2)은 제1 도전 패턴(PT1)과 동일한 구조를 가질 수 있다. 도전층(MTL)과 흑화층(OPL)이 적층된 구조의 접촉 저항이 낮으므로, 향상된 전기적 특성이 요구되는 패드에도 용이하게 적용될 수 있다. 또한, 제2 도전 패턴(PT2)과 제1 도전 패턴(PT1)이 동일한 구조를 가지므로, 제2 도전 패턴(PT2)과 제1 도전 패턴(PT1)이 동시에 형성될 수 있어 공정이 단순화된다.

도 4는 본 발명의 일 실시예에 따른 전자 장치의 평면도이다. 이하 도 4를 참조하여 전자 장치(100-1)에 대해 살펴본다. 한편, 도 1 내지 도 3에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략한다.

도 4에 도시된 것과 같이, 전자 장치(100-1)는 베이스 부재(10), 절연막(ILD), 제1 전극(TE1), 제2 전극(TE2), 제1 배선들(WP1), 제2 배선들(WP2), 제1 패드(PD1), 및 제2 패드(PD2)를 포함할 수 있다. 베이스 부재(10)는 도 1에 도시된 베이스 부재(10)에 대응될 수 있다.

제1 전극(TE1) 및 제2 전극(TE2)은 액티브 영역(AA)에 배치된다. 도 1에 도시된 제1 도전 패턴(PT1: 도 1 참조)은 제1 전극(TE1) 및 제2 전극(TE)을 포함할 수 있다. 이에 따라, 제1 전극(TE1) 및 제2 전극(TE2) 각각은 도전층(MTL: 도 3a 참조) 및 흑화층(OPL: 도 3a 참조)을 포함할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제1 전극(TE1) 및 제2 전극(TE2) 중 어느 하나만 제1 도전 패턴(PT1)에 대응될 수도 있다.

제1 전극(TE1)은 제1 방향(DR1)을 따라 연장된다. 제1 전극(TE1)은 제1 방향(DR1)을 따라 배열된 복수의 제1 센서부들(SP1) 및 복수의 제1 센서부들(SP1) 중 인접한 제1 센서부들 사이를 각각 연결하는 복수의 제1 연결부들(CP1)을 포함한다. 제1 전극(TE1)은 복수로 제공되어 제2 방향(DR2)을 따라 배열될 수 있다.

제2 전극(TE2)은 제2 방향(DR2)을 따라 연장된다. 제2 전극(TE2)은 제2 방향(DR2)을 따라 배열된 복수의 제2 센서부들(SP2) 및 복수의 제2 센서부들(SP2) 중 인접한 제2 센서부들 사이를 각각 연결하는 복수의 제2 연결부들(CP2)을 포함한다. 복수의 제2 연결부들(CP2) 중 일부는 복수의 제1 연결부들(CP1) 중 일부와 평면상에서 교차할 수 있다.

제2 전극(TE2)은 복수로 제공되어 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 제2 전극들은 복수의 제1 전극들과 절연 교차할 수 있다.

액티브 영역(AA)에 터치가 인가됨에 따라, 제1 전극(TE1) 및 제2 전극(TE2) 사이의 정전 용량이 변화될 수 있다. 전자 장치(100-1)는 제1 전극(TE1) 및 제2 전극(TE2) 사이의 정전 용량 변화를 통해 터치를 감지한다.

한편, 이는 예시적으로 도시한 것이고, 전자 장치(100-1)는 다양한 방식으로 외부에서 인가되는 터치를 감지할 수 있다. 예를 들어, 전자 장치(100-1)는 저항막 방식, 광학 방식, 초음파 방식, 또는 좌표 인식 방식 등 다양한 방식을 통해 터치를 감지할 수 있으며, 해당 방식에 대응되는 전극 구조를 가질 수 있다.

한편, 본 실시예에서, 제1 전극(TE1) 및 제2 전극(TE2) 각각은 서로 교차하는 복수의 메쉬선들(MSL)을 포함할 수 있다. 이에 따라, 제1 전극(TE1) 및 제2 전극(TE2)은 향상된 유연성을 가지게 되어 전자 장치(100-1)의 폴딩 특성이 향상될 수 있다.

제1 패드(PD1) 및 제2 패드(PD2)는 주변 영역(NAA)에 배치된다. 도 1에 도시된 제2 도전 패턴(PT2: 도 1 참조)은 제1 패드(PD1) 및 제2 패드(PD2)를 포함할 수 있다. 이에 따라, 제1 패드(PD1) 및 제2 패드(PD2) 각각은 도전층(MTL) 및 흑화층(OPL)을 포함할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제1 패드(PD1) 및 제2 패드(PD2) 중 어느 하나만 제2 도전 패턴(PT2)에 대응될 수도 있다.

제1 패드(PD1)는 제1 전극(TE1)에 연결되어 제1 전극(TE1)에 전기적 신호를 제공하거나, 제1 전극(TE1)에서 수신된 전기적 신호를 외부에 전달한다. 제2 패드(PD2)는 제2 전극(TE2)에 연결되어 제2 전극(TE2)에 전기적 신호를 제공하거나, 제2 전극(TE2)에서 수신된 전기적 신호를 위부에 전달한다.

제1 배선들(WP1) 및 제2 배선들(WP2)은 주변 영역(NAA)에 배치된다. 본 발명의 일 실시예에 따른 제1 배선들(WP1) 및 제2 배선들(WP2)은 제2 도전 패턴(PT2)에 대응될 수도 있다. 이때, 액티브 영역(AA) 및 주변 영역(NAA)에 배치되는 모든 도전 패턴들이 동시에 형성될 수 있어 공정이 단순화되고 제조 비용이 절감될 수 있다.

제1 배선들(WP1)은 제1 전극(TE1)과 제1 패드(PD1)를 연결하고 제2 배선들(WP2)은 제2 전극(TE2)과 제2 패드(PD2)를 연결한다. 본 발명의 일 실시예에 따른 제2 도전 패턴(PT2)으로 제1 배선들(WP1) 및 제2 배선들(WP2)을 형성하더라도 전기적 특성이 저하되지 않으므로, 제1 배선들(WP1) 및 제2 배선들(WP2)은 신호 전달 배선으로서의 역할을 용이하게 수행할 수 있다.

도 5a 내지 도 5c는 도 4에 도시된 전자 장치의 일부 구성들을 각각 도시한 평면도들이다. 도 6은 도 5a 내지 도 5c에 도시된 Ⅰ-Ⅰ’ 및 Ⅱ-Ⅱ’를 따라 자른 단면도이다.

도 5a에는 베이스 부재(10) 및 베이스 부재(10) 상에 배치된 구성들을 도시하였고, 도 5b에는 베이스 부재(10) 상에 배치된 절연막(ILD)을 도시하였으며, 도 5c에는 절연막 (ILD) 상에 배치된 구성들을 도시하였다. 이하, 도 5a 내지 도 6을 참조하여 전자 장치(100-1)에 대해 살펴본다.

도 5a에 도시된 것과 같이, 베이스 부재(10) 상에는 복수의 제1 메쉬선들(MSL1)이 배치될 수 있다. 복수의 제1 메쉬선들(MSL1)은 액티브 영역(AA) 내에 배치된다.

복수의 제1 메쉬선들(MSL1)은 복수의 제1 센서부들(SP1), 복수의 제1 연결부들(CP1), 및 복수의 제1 더미 패턴들(DP1)로 구분될 수 있다. 복수의 제1 센서부들(SP1) 및 복수의 제1 연결부들(CP1)은 서로 연결되어 제1 전극(TE1)을 구성한다.

복수의 제1 더미 패턴들(DP1)은 복수의 제1 센서부들(SP1) 및 복수의 제1 연결부들(CP1)로부터 이격되어 배치되며 전기적으로 절연된다. 복수의 제1 더미 패턴들(DP1)은 복수의 제1 센서부들(SP1)과 교번하여 배치될 수 있다.

도 5b에 도시된 것과 같이, 절연막(ILD)은 베이스 부재(10) 상에 배치되어 복수의 제1 센서부들(SP1), 복수의 제1 연결부들(CP1), 및 복수의 제1 더미 패턴들(DP1)을 커버한다. 절연막(ILD)은 투명한 절연 물질을 포함할 수 있다.

예를 들어, 절연막(ILD)은 유기막일 수 있다. 이때, 전자 장치(100-1)의 유연성은 향상될 수 있다. 또는, 절연막(ILD)은 무기막일 수 있다. 이때, 절연막(ILD)은 얇은 두께로 형성될 수 있어, 슬림한 전자 장치(100-1)를 구현할 수 있다.

절연막(ILD)은 액티브 영역(AA) 및 주변 영역(NAA)에 중첩하는 일체의 형상을 가질 수 있다. 절연막(ILD)에는 소정의 컨택홀들(CH)이 정의될 수 있다.

컨택홀들(CH)은 복수의 제1 더미 패턴들(DP1) 및 복수의 제1 센서부들(SP1)에 각각 대응되도록 배열된다. 한편, 이는 예시적으로 도시된 것이고, 복수의 제1 더미 패턴들(DP1) 중 하나의 제1 더미 패턴 또는 복수의 제1 센서부들(SP1) 중 하나의 제1 센서부 각각에 복수의 컨택홀들이 대응될 수도 있으며, 어느 하나의 실시예에 한정되지 않는다.

도 5c에 도시된 것과 같이, 절연막(ILD) 상에는 복수의 제2 메쉬선들(MSL2), 복수의 제1 배선들(WP1), 복수의 제2 배선들(WP2), 제1 패드(PD1), 및 제2 패드(PD2)가 배치될 수 있다. 복수의 제2 메쉬선들(MSL2)은 액티브 영역(AA) 내에 배치된다.

복수의 제2 메쉬선들(MSL2)은 복수의 제2 센서부들(SP2), 복수의 연결부들(CP2), 및 복수의 제1 더미 패턴들(DP2)로 구분될 수 있다. 복수의 제2 센서부들(SP2) 및 복수의 제2 연결부들(CP2)은 서로 연결되어 제2 전극(TE2)을 구성한다.

평면상에서 볼 때, 복수의 제2 센서부들(SP2)은 복수의 제1 더미 패턴들(DP1)과 중첩한다. 복수의 제2 센서부들(SP2)은 복수의 제1 더미 패턴들(DP1)과 실질적으로 동일한 형상들을 가질 수 있다. 복수의 제2 더미 패턴들(DP2)은 복수의 제2 센서부들(SP2) 및 복수의 제2 연결부들(CP2)로부터 이격되어 배치되며 전기적으로 절연된다.

복수의 제2 더미 패턴들(DP2)은 복수의 제2 센서부들(SP2)과 교번하여 배치될 수 있다. 평면상에서 볼 때, 복수의 제2 더미 패턴들(DP2)은 복수의 제1 센서부들(SP1)과 중첩한다.

복수의 제1 센서부들(SP1)은 복수의 제2 더미 패턴들(DP2)에 전면적으로 중첩할 수 있다. 복수의 제1 센서부들(SP1)은 복수의 제2 더미 패턴들(DP2)과 실질적으로 동일한 형상들을 가질 수 있다.

한편, 복수의 제2 더미 패턴들(DP2)은 복수의 컨택홀들(CH)과 중첩한다. 복수의 제2 더미 패턴들(DP2)은 컨택홀들(CH) 중 일부를 통해 복수의 제1 센서부들(SP1)에 각각 연결될 수 있다. 이에 따라, 제1 전극(TE1)은 복수의 제1 센서부들(SP1), 복수의 제1 연결부들(CP1), 및 복수의 제2 더미 패턴들(DP2)을 포함할 수 있다.

마찬가지로, 복수의 제1 더미 패턴들(DP1)은 복수의 컨택홀들(CH)과 중첩한다. 복수의 제1 더미 패턴들(DP1)은 컨택홀들(CH) 중 다른 일부를 통해 복수의 제2 센서부들(SP2)에 각각 연결될 수 있다. 이에 따라, 제2 전극(TE2)은 복수의 제2 센서부들(SP2), 복수의 제2 연결부들(CP2), 및 복수의 제1 더미 패턴들(DP1)을 포함할 수 있다.

복수의 제1 배선들(WP1), 복수의 제2 배선들(WP2), 제1 패드(PD1), 및 제2 패드(PD2)는 절연막(ILD) 상에 배치된다. 복수의 제2 더미 패턴들(DP2)이 절연막(ILD) 하측에 배치된 제1 센서부들(SP1)에 연결되므로, 복수의 제1 배선들(WP1)은 복수의 제2 더미 패턴들(DP2)에 연결됨으로써, 제1 센서부들(SP1)과 전기적으로 연결될 수 있다. 이에 따라, 복수의 제1 배선들(WP1), 복수의 제2 배선들(WP2), 제1 패드(PD1), 및 제2 패드(PD2)가 모두 동일한 층상에 배치될 수 있다. 한편, 복수의 제1 배선들(WP1), 복수의 제2 배선들(WP2), 제1 패드(PD1), 및 제2 패드(PD2)에 대한 설명은 중복되어 생략하기로 한다.

도 6에 도시된 것과 같이, 복수의 제1 메쉬선들(MSL1)과 복수의 제2 메쉬선들(MSL2)은 절연막(ILD)을 사이에 두고 서로 이격된다. 복수의 제1 메쉬선들(MSL1) 중 일부와 복수의 제2 메쉬선들(MSL2) 중 일부는 컨택홀들(CH)을 통해 서로 연결된다.

이때, 복수의 제1 메쉬선들(MSL1)과 복수의 제2 메쉬선들(MSL2) 중 상대적으로 상측에 배치된 복수의 제2 메쉬선들(MSL2)은 상술한 제1 도전 패턴(PT1: 도 1 참조)과 대응될 수 있다. 이에 따라, 복수의 제2 메쉬선들(MSL2) 각각은 제3 방향(DR3)을 따라 순차적으로 적층된 도전층(MTL) 및 흑화층(OPL)을 포함할 수 있다.

주변 영역(NAA)에 배치된 제1 패드(PD1)는 절연막(ILD) 상에 배치되어 외부에서 시인 가능한 위치에 형성된다. 제1 패드(PD1)는 상술한 제2 도전 패턴(PT2: 도 1 참조)과 대응될 수 있다. 이에 따라, 제1 패드(PD1)는 제3 방향(DR3)을 따라 순차적으로 적층된 도전층(MTL) 및 흑화층(OPL)을 포함할 수 있다. 한편, 도시되지 않았으나, 제2 패드(PD2)도 제1 패드(PD1)와 대응되는 구조를 가질 수 있다.

도 6에 도시된 것과 같이, 제2 메쉬선들(MSL2), 제1 패드들(PD1), 및 제2 패드들(PD2)을 커버하는 추가 도전 패턴이 없을 때, 제2 메쉬선들(MSL2), 제1 패드들(PD1), 및 제2 패드들(PD2)은 전자 장치(100-1)에 포함된 도전 패턴들 중 외부에서 시인 가능한 최상층에 배치된 도전 패턴들일 수 있다.

본 발명의 일 실시예에 따른 제1 도전 패턴(PT1)은 액티브 영역(AA)에 배치된 도전 패턴들 중 전자 장치(100-1)의 외광 반사율에 영향을 미치는 제2 메쉬선들(MSL2)에만 적용됨으로써, 외광 반사율 저하 효과를 갖는 것과 동시에 공정을 단순화시킬 수 있다.

또한, 본 발명의 일 실시예에 따른 제2 도전 패턴(PT2)은 제1 패드(PD1) 및 제2 패드(PD2)에 적용됨으로써, 전기적 특성을 유지하는 동시에 제2 메쉬선들(MSL2)과 동일한 공정에서 형성될 수 있다.

도 7은 본 발명의 일 실시예에 따른 전자 장치를 도시한 단면도이다. 이하, 도 7을 참조하여 본 발명의 일 실시예에 따른 전자 장치(100-2)에 대해 살펴본다. 한편, 도 1 내지 도 6에서 설명한 구성들과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략한다.

도 7에 도시된 것과 같이, 전자 장치(100-2)는 베이스 층(BSL), 표시 소자(DEM), 화소 정의막(PDL), 중간층(EC), 복수의 제1 메쉬선들(MSL1), 절연막(ILD), 복수의 제2 메쉬선들(MSL2), 및 커버층(PVL)을 포함할 수 있다. 본 실시예에서, 전자 장치(100-2)는 영상을 표시하는 터치 스크린 패널일 수 있다.

베이스 층(BSL)은 절연 기판 또는 절연 필름일 수 있다. 베이스 층(BSL)은 전자 장치(100-2)를 구성하는 구성들이 배치되는 바닥층일 수 있다. 베이스 층(BSL)은 도 1의 베이스 부재(10)에 대응될 수 있다.

도시되지 않았으나, 베이스 층(BSL)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들 및 복수의 절연층들은 표시 소자(DEM)에 연결된 박막 트랜지스터 및 커패시터를 구성할 수 있다.

표시 소자(DEM)는 베이스 층(BSL) 상에 배치된다. 표시 소자(DEM)는 박막 트랜지스터 및 커패시터를 통해 전달된 전기적 신호에 따라 광을 표시하여 영상을 구현한다.

표시 소자(DEM)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 소자(DEM)는 전기 영동 소자, 액정 커패시터, 전기 습윤 소자, 또는 유기발광소자일 수 있다. 본 실시예에서, 표시 소자(DEM)는 유기발광소자인 실시예를 예시적으로 설명한다.

화소 정의막(PDL)은 베이스 층(BSL) 상에 배치된다. 화소 정의막(PDL)에는 소정의 개구부들(OP)이 정의된다. 개구부들(OP) 각각은 하나의 표시 소자(DEM)가 구획되는 영역을 정의할 수 있다.

표시 소자(DEM)는 제1 전극(EL1), 발광층(EML), 및 제2 전극(EL2)을 포함한다. 표시 소자(DEM)는 제1 전극(EL1) 및 제2 전극(EL2) 사이의 전위차에 따라 발광층(EML)을 활성화시켜 광을 생성할 수 있다.

중간층(EC)은 제2 전극(EL2) 상에 배치된다. 중간층(EC)은 표시 소자(DEM)를 커버한다. 중간층(EC)은 표시 소자(DEM)와 중간층(EC) 상에 배치되는 구성들을 전기적으로 절연시킨다.

중간층(EC)은 복수의 유기막 및/또는 무기막을 포함할 수 있다. 이때, 중간층(EC)는 표시 소자(DEM)로의 수분 침투를 방지하고 표시 소자(DEM)를 보호하는 봉지층(encapsulation layer)일 수 있다.

제1 메쉬선들(MSL1)은 봉지층 상에 배치된다. 한편, 도시되지 않았으나, 전자 장치(100-2)는 봉지층 및 제1 메쉬선들(MSL1) 사이에 배치된 컬러 필터층을 더 포함할 수 있다. 컬러 필터층은 개구부들(OP)에 중첩하는 복수의 컬러 패턴들 및 화소 정의막(PDL)에 중첩하는 메트릭스 패턴을 포함할 수 있다. 컬러 필터층은 표시기판(20)의 외광 반사율을 감소시킨다.

제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2)은 화소 정의막(PDL)에 중첩하고, 발광층(EML)이 배치된 개구부들(OP)에 비 중첩하도록 배치된다. 이에 따라, 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2)에 의해 전자 장치(100-2)의 표시 특성에 미치는 영향을 감소시킬 수 있고, 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2)을 불 투명한 물질로 구성할 수 있어, 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2)의 재료 선택 자유도가 클 수 있다.

한편, 전자 장치(100-2)는 제2 메쉬선들(MSL2)을 커버하는 패시베이션 막(passivation layer, PVL)을 더 포함할 수 있다. 패시베이션 막(PVL)은 제2 메쉬선들(MSL2)을 보호한다.

도 8a는 본 발명의 일 실시예에 따른 전자 장치의 일 부분을 도시한 평면도이다. 도 8b는 도 8a에 도시된 Ⅲ-Ⅲ’를 따라 자른 단면도이다. 도 9a는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성을 간략히 도시한 단면도이다. 도 9b는 비교 실시예의 일부 구성을 간략히 도시한 단면도이다. 용이한 설명을 위해 도 9b에는 비교 실시예(100-C) 중 도 9a에 도시된 전자 장치(100-E)의 일부 영역에 대응되는 영역을 도시하였다.

이하, 도 8a 내지 도 9b를 참조하여 본 발명의 일 실시예에 따른 전자 장치(100-3)에 대해 상세히 살펴본다. 한편, 도 1 내지 도 7에서 설명한 구성들과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 8a및 도 8b에 도시된 것과 같이, 전자 장치(100-3)는 블랙 도전 패턴(BCP)을 더 포함할 수 있다. 블랙 도전 패턴(BCP)은 화소 정의막(PDL)에 중첩하며, 발광층(EML)과 비 중첩한다. 블랙 도전 패턴(BCP)은 중간층(EC) 및 제1 메쉬선들(MSL1) 사이에 배치될 수 있다.

블랙 도전 패턴(BCP)은 제1 도전 패턴(PT1)과 대응될 수 있다. 이에 따라, 블랙 도전 패턴(BCP)은 제3 방향(DR3)을 따라 순차적으로 적층된 도전층(MTL-B) 및 흑화층(OPL-B)을 포함할 수 있다.

한편, 전자 장치(100-3)는 블랙 도전 패턴(BCP)을 커버하는 중간 절연막(ISL)을 더 포함할 수 있다. 중간 절연막(ISL)은 중간층(EC) 및 절연막(ILD) 사이에 배치된다. 중간 절연막(ISL)은 블랙 도전 패턴(BCP)을 커버하여 제1 메쉬선들(MSL1)에 평탄면을 제공한다.

블랙 도전 패턴(BCP)은 흑화층(OPL-B)을 포함함으로써 낮은 외광 반사율을 가진다. 이에 따라, 블랙 도전 패턴(BCP)은 실질적으로 흑색에 가까운 어두운 색을 가진 것으로 시인될 수 있다.

도 8a를 참조하면, 터치 감지를 위한 도전 패턴을 흑화층(OPL)을 포함하는 제2 메쉬선들(MSL2)로 형성함으로써, 터치 전극이 외부에서 시인되는 문제를 방지할 수 있다. 또한, 화소 정의막(PDL)에 대응되는 영역을 흑화층(OPL-B)을 포함하는 블랙 도전 패턴(BCP)으로 커버함으로써, 제2 메쉬선들(MSL2)과 그 주변 영역 사이의 경계가 시인되는 문제를 방지할 수 있다.

도 9a를 참조하면, 본 발명에 따른 블랙 도전 패턴(BCP)은 제1 두께(TH-E)를 가진다. 상술한 바와 같이, 블랙 도전 패턴(BCP)을 구성하는 도전층(MTL-B)은 금속과 같은 무기물을 포함할 수 있고, 흑화층(OPL-B)은 금속층 및/또는 도전성 산화물과 같은 무기물을 포함할 수 있다.

즉, 블랙 도전 패턴(BCP)은 무기물을 기반으로 형성될 수 있으며, 증착 공정과 같은 박막 공정에 의해 형성될 수 있어 제1 두께(TH-E)는 비교적 작을 수 있다.

도 9b를 참조하면, 비교예(100-C)는 블랙 매트릭스(BMP)를 포함할 수 있다. 블랙 매트릭스(BMP)는 일반적으로 유기물을 포함한다. 이에 따라, 블랙 매트릭스(BMP)는 제1 두께(TH-E)보다 큰 제2 두께(TH-C)를 가질 수 있다.

도 9a 및 도 9b를 참조하면, 발광층(EML)으로부터 생성된 광의 발산 영역은 본 발명(100-E)과 비교예(100-C)에서 다르게 나타날 수 있다. 중간층(EC)의 두께가 서로 동일할 때, 광의 발산 영역은 제1 두께(TH-E) 및 제2 두께(TH-C)에 따라 달라질 수 있다.

예를 들어, 본 발명의 일 실시예(100-E)에 따른 광의 발산 영역(RG-E)은 비교 실시예(100-C)에 따른 광의 발산 영역(RG-C)보다 넓게 정의될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(100-E)는 블랙 매트릭스(BMP)을 블랙 도전 패턴층(BMP)으로 치환함으로써, 화소의 개구율이 향상되는 효과를 가질 수 있다.

도 10a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 간략히 도시한 단면도이다. 도 10b는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들을 간략히 도시한 도면이다. 이하, 도 10a 및 도 10b를 참조하여 블랙 도전 패턴(BCP)에 대해 상세히 설명한다. 한편, 도 1 내지 도 9b에서 설명한 구성들과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략한다.

도 10a에는 표시 소자(DEM: 도 7 참조) 중 제2 전극(EL2), 중간층(EC), 블랙 도전 패턴(BCP), 중간 절연막(ISL), 및 복수의 메쉬선들(MSL)을 도시하였다. 이때, 중간층(EC)는 소정의 두께(H-EC)를 가진다.

도 10b를 참조하면, 영상의 표시는 블랙 도전 패턴(BCP) 하부에 배치된 제1 전극(EL1)과 제2전극(EL2)에 의해 제어될 수 있다. 제1 전극(EL1)과 제2 전극(EL2)은 미 도시된 발광층을 사이에 두고 커패시터를 형성한다. 즉, 제1 전극(EL1)과 제2 전극(EL2) 각각에 서로 다른 전기적 신호들이 전달되고, 이에 따라, 표시 소자(DEM)의 발광이 제어된다.

외부에서 인가되는 터치는 블랙 도전 패턴(BCP) 상부에 배치된 제1 센서부(SP1)와 제2 센서부(SP2) 사이의 커패시터 변화에 따라 감지될 수 있다. 즉, 제1 센서부(SP1)와 제2 센서부(SP2) 각각에 서로 다른 전기적 신호들이 전달되고, 이에 따라, 터치가 감지된다.

본 발명에 따른 블랙 도전 패턴(BCP)은 도전성을 가지며, 접지 전압을 가질 수 있다. 이에 따라, 블랙 도전 패턴(BCP)은 블랙 도전 패턴(BCP) 하부에 배치되는 표시 소자(DEM)와 블랙 도전 패턴(BCP) 상부에 배치되는 제1 및 제2 센서부들(SP1, SP2)이 독립적으로 작동시키는 차폐 전극으로서 기능할 수 있다.

블랙 도전 패턴(BCP)이 접지됨에 따라, 제1 및 제2 센서부들(SP1, SP2)과 제2 전극(EL2) 사이에서 노이즈가 발생되는 문제가 해소될 수 있다. 또한, 중간층(EC)의 두께(H-EC)를 감소시켜 제1 메쉬선들(MSL1)과 제2 전극(EL2) 사이의 거리가 감소되더라도 제1 메쉬선들(MSL1)과 제2 전극(EL2) 사이에 기생 커패시터 발생을 방지할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 전자 장치는 블랙 도전 패턴(BCP)을 더 포함함으로써, 중간층(EC)의 두께를 감소시킬 수 있고, 슬림한 전자 장치를 구현할 수 있다.

도 11a 내지 도 11g는 본 발명의 일 실시예에 따른 전자 장치 제조방법을 도시한 단면도들이다. 이하, 도 11a 내지 도 11g를 참조하여 전자 장치 제조방법에 대해 살펴본다.

도 11a에 도시된 것과 같이, 베이스 부재(10) 상에 제3 방향(DR3)을 따라 순차적으로 적층된 기초 도전층(P-MTL), 기초 하부층(P-TL1), 기초 중간층(P-TL2), 및 기초 상부층(P-TL3)을 형성한다. 기초 도전층(P-MTL), 기초 하부층(P-TL1), 기초 중간층(P-TL2), 및 기초 상부층(P-TL3)은 증착 또는 코팅 공정에 의해 형성될 수 있다.

기초 도전층(P-MTL)은 베이스 부재(10) 상에 도전성 물질로 형성하고, 기초 하부층(P-TL1)은 기초 도전층(P-MTL) 상에 흡광 계수가 2.5 이하인 물질로 형성한다. 기초 중간층(P-TL2)은 기초 하부층(P-TL1) 상에 굴절률이 2.3 이하인 물질로 형성하고, 기초 상부층(P-TL3)은 기초 중간층(P-TL2) 상에 흡광 계수가 2.5 이하인 물질로 형성한다.

이후, 도 11b 및 도 11c에 도시된 것과 같이, 기초 상부층(P-TL3) 상에 제1 마스크(MSK11) 및 제2 마스크(MSK21)를 배치하고, 기초 상부층(P-TL3)을 식각하여 제1 패턴(PP1)을 형성한다. 이때, 제1 패턴(PP1)은 건식 식각 공정에 의해 형성될 수 있다. 이에 따라, 제공되는 제1 식각 물질(ET1)은 가스(gas) 상태로 제공된다.

기초 상부층(P-TL3)이 제1 식각 물질(ET1)에 노출되면, 기초 상부층(P-TL3) 중 제1 마스크(MSK11) 및 제2 마스크(MSK21)가 배치되지 않은 영역은 제1 식각 물질(ET1)에 의해 제거되어 상부층(TL3)을 포함하는 제1 패턴(PP1)이 형성된다.

이후, 도 11d 및 도 11e에 도시된 것과 같이, 기초 중간층(P-TL2)을 식각하여 제2 패턴(PP2)을 형성한다. 제2 패턴(PP2)은 상부층(TL3) 및 중간층(TL2)을 포함한다.

이때, 제2 패턴(PP2)은 습식 식각 공정에 의해 형성될 수 있다. 이에 따라, 제2 식각 물질(ET2)은 용액 상태로 제공될 수 있다.

기초 중간층(P-TL2)을 제2 식각 물질(ET2)에 노출시켜 기초 중간층(P-TL2)을 식각한다. 이때, 제1 패턴(PP1)은 마스크 역할을 할 수 있다. 따라서, 기초 중간층(P-TL2)과 기초 상부층(P-TL3)은 제2 식각 물질(ET2)에 대해 큰 식각 선택비(etch selectivity)를 가진 물질들로 선택될 수 있다.

한편, 기초 하부층(P-TL1)은 제2 패턴(PP2)이 형성되는 동안 제2 식각 물질(ET2)으로부터 기초 도전층(P-MTL)을 보호할 수 있다. 이에 따라, 기초 하부층(P-TL1)과 기초 중간층(P-TL2)은 제2 식각 물질(ET2)에 대해 큰 식각 선택비를 가진 물질들로 선택될 수 있다.

이후, 도 11f 및 도 11g에 도시된 것과 같이, 기초 하부층(P-TL1) 및 기초 도전층(P-MTL)을 식각하여 하부층(TL1) 및 도전층(MTL)을 형성한다. 이에 따라, 각각이 도전층(MTL) 및 흑화층(OPL)을 포함하는 제1 도전 패턴(PT1) 및 제2 도전 패턴(PT2)이 형성된다.

이때, 기초 하부층(P-TL1) 및 기초 도전층(P-MTL)은 건식 식각 공정에 의해 형성될 수 있다. 제2 패턴(PP2) 상에 제3 마스크(MSK12) 및 제4 마스크(MSK22)를 배치하고 가스 상태의 제3 식각 물질(ET3)을 제공한다.

제3 마스크(MSK12) 및 제4 마스크(MSK22)는 제2 패턴(PP2)을 커버한다. 제3 마스크(MSK12) 및 제4 마스크(MSK22)는 평면상에서 제2 패턴(PP2)과 실질적으로 동일한 형상을 가질 수 있다.

기초 하부층(P-TL1) 및 기초 도전층(P-MTL) 중 제3 마스크(MSK12) 및 제4 마스크(MSK22)가 배치되지 않은 영역은 제3 식각 물질(ET3)에 의해 모두 제거될 수 있다. 이에 따라, 하부층(TL1) 및 도전층(MTL)은 동일한 식각 공정에 의해 동시에 형성될 수 있다.

본 발명의 일 실시예에 따른 흑화층(OPL)은 제2 식각 물질(ET2)에 대한 식각 저항성이 큰 기초 하부층(P-TL1)을 더 포함함으로써, 제2 식각 물질(ET2)에 의해 기초 도전층(P-MTL)이 식각되는 문제를 방지할 수 있다. 기초 하부층(P-TL1)을 통해 등방성(isotropic) 식각 양상을 가진 제2 식각 물질(ET2)과 기초 도전층(P-MTL) 사이의 접촉을 차단함으로써, 기초 도전층(P-MTL)이 일부가 언더 컷(under-cut) 되는 형상을 방지할 수 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

100: 전자 장치 10: 베이스 부재
PT1: 제1 도전 패턴 PT2: 제2 도전 패턴
MTL: 도전층 OPL: 흑화층

Claims

외부에서 인가되는 터치 신호를 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 층; 및
각각이 순차적으로 적층된 도전층 및 흑화층을 포함하고, 상기 액티브 영역에 배치되는 제1 도전 패턴 및 상기 주변 영역에 배치되는 제2 도전 패턴을 포함하고,
상기 제1 도전 패턴 및 상기 제2 도전 패턴 각각의 외광 반사율은 상기 도전층의 외광 반사율보다 낮은 터치 패널.
제1 항에 있어서,
상기 제1 도전 패턴의 외광 반사율 및 상기 제2 도전 패턴의 외광 반사율 각각은 4% 미만인 터치 패널.
제2 항에 있어서,
상기 흑화층은,
상기 도전층 상에 직접 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제1 도전 물질을 포함하는 하부층;
상기 하부층 상에 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제2 도전 물질을 포함하는 상부층; 및
상기 상부층 및 상기 하부층 사이에 배치되어 상기 상부층 및 상기 하부층에 각각 접촉하고, 2.3 이하의 굴절률(refractive index)을 가진 제3 도전 물질을 포함하는 중간층을 포함하는 터치 패널.
제3 항에 있어서,
상기 도전층은 금속을 포함하는 터치 패널.
제3 항에 있어서,
상기 제1 도전 물질과 상기 제2 도전 물질은 서로 동일한 터치 패널.
제5 항에 있어서,
상기 제1 도전 물질은 금속을 포함하는 터치 패널
제3 항에 있어서,
상기 제3 도전 물질은 투명 전도성 산화물(Transparent Conductive Oxide)인 터치 패널.
제7 항에 있어서,
상기 제3 도전 물질은 10^- ²μΩ㎝ 이하의 비저항(resistivity)을 가진 터치 패널.
제1 항에 있어서,
상기 제1 도전 패턴 및 상기 베이스 층 사이에 배치된 절연막을 더 포함하고,
상기 제1 도전 패턴은, 상기 절연막 상에 배치되고, 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 제1 전극들을 포함하고,
상기 제2 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 전극들에 각각 연결된 복수의 제1 패드들을 포함하는 터치 패널.
제9 항에 있어서,
상기 제1 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 전극들과 절연된 복수의 제1 더미 패턴들을 더 포함하고,
상기 제2 도전 패턴은, 상기 절연막 상에 배치되고, 상기 복수의 제1 더미 패턴들에 각각 연결된 복수의 제2 패드들을 더 포함하는 터치 패널.
제10 항에 있어서,
상기 절연막 및 상기 베이스 부재 사이에 배치된 제3 도전 패턴을 더 포함하고,
상기 제3 도전 패턴은,
상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되며, 상기 절연막을 관통하여 상기 복수의 제2 더미 패턴들에 연결된 복수의 제2 전극들; 및
상기 복수의 제2 전극들 사이에 배치되어 상기 복수의 제2 전극들과 절연되고, 상기 절연막을 관통하여 상기 복수의 제1 더미 패턴들에 연결된 복수의 제2 더미 패턴들을 포함하는 터치 패널.
제11 항에 있어서,
상기 제3 도전 패턴은 단층인 터치 패널.
제1 항에 있어서,
상기 제1 도전 패턴은 서로 교차하는 복수의 메쉬선들을 포함하는 터치 패널.
영상을 표시하는 표시 부재; 및
상기 표시 부재의 일측 상에 배치되고, 외부 터치 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역으로 구분되는 터치 부재를 포함하고,
상기 터치 부재는,
상기 액티브 영역에 배치되며, 금속을 포함하는 도전층 및 상기 도전층에 직접 배치된 흑화층을 포함하는 제1 도전 패턴; 및
상기 주변 영역에 배치된 제2 도전 패턴을 포함하고,
상기 흑화층은,
상기 도전층 상에 직접 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제1 도전 물질을 포함하는 하부층;
상기 하부층 상에 배치되고, 2.5 이하의 흡광 계수(extinction coefficient)를 가진 제2 도전 물질을 포함하는 상부층; 및
상기 상부층 및 상기 하부층 사이에 배치되어 상기 상부층 및 상기 하부층에 각각 접촉하고, 2.3 이하의 굴절률(refractive index)을 가진 제3 도전 물질을 포함하는 중간층을 포함하는 전자 장치.
제14 항에 있어서,
상기 제1 도전 패턴의 외광 반사율은 4% 미만인 전자 장치.
제14 항에 있어서,
상기 제1 도전 물질은 금속을 포함하는 전자 장치.
제16 항에 있어서,
상기 제2 도전 물질은 상기 제1 도전 물질과 동일한 전자 장치.
제16 항에 있어서,
상기 제3 도전 물질은 투명 전도성 산화물을 포함하는 전자 장치.
제18 항에 있어서,
상기 제3 도전 물질은 10^- ²μΩ㎝ 이하의 비저항(resistivity)을 가진 전자 장치.
제14 항에 있어서,
상기 표시 부재는,
제1 전극;
상기 제1 전극의 적어도 일부를 노출시키는 개구부가 정의된 화소 정의막;
상기 제1 전극 상에 배치되고 상기 개구부에 중첩하는 발광층; 및
상기 발광층 상에 배치된 제2 전극; 및
상기 제2 전극을 커버하는 봉지층을 포함하고,
상기 제1 도전 패턴은 상기 화소 정의막에 중첩하고, 상기 발광층에 비 중첩하는 전자 장치.
제20 항에 있어서,
상기 제1 도전 패턴은 서로 교차하는 복수의 메쉬선들을 포함하고,
상기 복수의 메쉬선들 각각은 상기 발광층에 비 중첩하는 전자 장치.
제20 항에 있어서,
상기 제1 도전 패턴은 상기 봉지층 상에 직접 배치된 전자 장치.
제22 항에 있어서,
상기 봉지층과 상기 제1 도전 패턴 사이에 배치된 블랙 도전 패턴; 및
상기 봉지층과 상기 제1 도전 패턴 사이에 배치되고 상기 블랙 도전 패턴을 커버하는 커버층을 더 포함하고,
상기 블랙 도전 패턴은 상기 제1 도전 패턴과 동일한 적층 구조를 갖는 전자 장치.
제23 항에 있어서,
상기 블랙 도전 패턴은 접지된(earth) 전자 장치.
베이스 부재 상에 금속을 포함하는 기초 도전층, 제1 도전 물질을 포함하는 기초 하부층, 제2 도전 물질을 포함하는 기초 중간층, 및 제3 도전 물질을 포함하는 기초 상부층을 순차적으로 형성하는 단계;
상부층이 형성되도록 상기 기초 상부층을 식각하는 단계;
중간층이 형성되도록 상기 기초 중간층을 식각하는 단계; 및
하부층 및 도전층이 형성되도록 상기 기초 하부층 및 상기 기초 도전층을 식각하는 단계를 포함하고,
상기 상부층, 상기 중간층, 상기 하부층, 및 상기 도전층은 제1 도전 패턴을 정의하고,
상기 제1 도전 물질은 2.5 이하의 흡광 계수(extinction coefficient)를 갖고, 상기 제2 도전 물질은 2.3 이하의 굴절률을 갖고, 상기 제3 도전 물질은 2.5 이하의 흡광 계수를 가진 터치 패널 제조 방법.
제25 항에 있어서,
상기 기초 상부층을 식각하는 단계는 건식 식각 공정인 터치 패널 제조 방법.
제25 항에 있어서,
상기 제2 식각 단계는 식각 용액을 이용한 습식 식각 공정인 터치 패널 제조 방법.
제27 항에 있어서,
상기 제3 도전 물질은 상기 식각 용액에 의해 식각되지 않는 터치 패널 제조 방법.
제25 항에 있어서,
상기 기초 하부층 및 상기 기초 도전층을 식각하는 단계는 건식 식각 공정이고,
상기 기초 하부층과 상기 기초 도전층은 동시에 식각되는 터치 패널 제조 방법.