KR20170111081A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20170111081A
KR20170111081A KR1020160035866A KR20160035866A KR20170111081A KR 20170111081 A KR20170111081 A KR 20170111081A KR 1020160035866 A KR1020160035866 A KR 1020160035866A KR 20160035866 A KR20160035866 A KR 20160035866A KR 20170111081 A KR20170111081 A KR 20170111081A
Authority
KR
South Korea
Prior art keywords
memory
memory blocks
program
erase
block
Prior art date
Application number
KR1020160035866A
Other languages
English (en)
Other versions
KR102452993B1 (ko
Inventor
박병준
박성조
이강재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160035866A priority Critical patent/KR102452993B1/ko
Priority to TW105122687A priority patent/TWI684986B/zh
Priority to US15/215,967 priority patent/US9792992B1/en
Priority to CN201610670745.8A priority patent/CN107230497A/zh
Publication of KR20170111081A publication Critical patent/KR20170111081A/ko
Application granted granted Critical
Publication of KR102452993B1 publication Critical patent/KR102452993B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 반도체 메모리 장치는 다수의 메모리 블럭을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 대한 소거 동작 및 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 소거 동작 시 상기 다수의 메모리 블럭 전체를 소거한 후 더미 데이터를 프로그램하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.

Description

반도체 메모리 장치 및 이의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 특히 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
반도체 장치 중 특히 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
플래시 메모리 장치는 스트링이 반도체 기판에 수평하게 형성된 2차원 반도체 장치와, 스트링이 반도체 기판에 수직으로 형성된 3차원 반도체 장치로 구분될 수 있다.
본 발명의 실시 예는 프로그램 데이터의 리텐션 특성을 개선할 수 있는 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 다수의 메모리 블럭을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 대한 소거 동작 및 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 소거 동작 시 상기 다수의 메모리 블럭 전체를 소거한 후 더미 데이터를 프로그램하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 다수의 메모리 블럭을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이에 대한 소거 동작 및 프로그램 동작을 수행하기 위한 주변 회로, 및 소거 명령에 응답하여 상기 다수의 메모리 블럭들 전체에 대한 소거 동작 및 더미 프로그램 동작을 수행하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은 다수의 메모리 블럭을 포함하는 반도체 메모리 장치가 제공되는 단계 및 상기 다수의 메모리 블럭 전체에 더미 데이터를 프로그램하는 단계를 포함한다.
본 기술에 따르면, 반도체 메모리 장치의 프로그램 동작시 프로그램된 데이터들의 리텐션 특성이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 2는 도 1의 메모리 셀 어레이의 실시 예를 보여주는 블럭도이다.
도 3은 본 발명에 따른 메모리 블럭에 포함된 메모리 스트링을 설명하기 위한 입체도이다.
도 4는 도 3에 도시된 메모리 스트링을 설명하기 위한 회로도이다.
도 5는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 6은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성부(150)를 포함한다.
어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 전압 생성부(150)는 메모리 셀 어레이(110)에 대한 소거 동작 및 프로그램 동작을 수행하기 위한 주변 회로로 정의될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블럭들(BLK1~BLKz)을 포함한다. 복수의 메모리 블럭들(BLK1~BLKz)은 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블럭들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블럭들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이며, 보다 상세하게 복수의 메모리 셀들은 차지 트랩 디바이스(charge trap device) 기반의 불휘발성 메모리 셀들일 수 있다. 동일한 워드라인에 공통적으로 연결된 다수의 메모리 셀들은 하나의 페이지로 정의될 수 있다. 메모리 셀 어레이(110)는 복수의 페이지로 구성된다. 또한 메모리 셀 어레이(110)의 복수의 메모리 블럭들(BLK1~BLKz) 각각은 복수의 스트링을 포함한다. 복수의 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함한다.
어드레스 디코더(120)는 워드 라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)에서 출력되는 제어 신호들(AD_signals)에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 동작 시 전압 생성부(150)에서 생성된 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 메모리 셀 어레이(110)의 복수의 워드 라인들(WL)에 인가한다.
반도체 메모리 장치(100)의 프로그램 동작은 복수의 메모리 블럭들(BLK1~BLKz) 중 적어도 하나의 메모리 다수의 메모리 블럭을 선택하여 프로그램 동작을 수행하되, 선택된 메모리 블럭에 대한 프로그램 동작은 페이지 단위로 수행될 수 있다.
프로그램 동작 요청 시에 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블럭 및 하나의 워드 라인을 선택한다. 열 어드레스(Yi)는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
또한 반도체 메모리 장치(100)의 소거 동작은 메모리 블럭 단위로 수행될 수 이으며, 전체 메모리 블럭에 대한 소거 명령이 입력된 경우 복수의 메모리 블럭들(BLK1~BLKz)을 동시에 소거시키거나, 복수의 메모리 블럭들(BLK1~BLKz)을 각각 순차적으로 소거시킬 수 있다.
소거 동작 요청 시에 수신되는 어드레스(ADDR)는 블록 어드레스를 포함하며, 어드레스 디코더(120)는 블록 어드레스에 따라 적어도 하나의 메모리 블럭을 선택하거나, 전체 메모리 블럭을 선택할 수 있다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트 라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작 시 입력된 데이터(DATA)를 임시 저장하고 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다. 또한 읽기 및 쓰기 회로(130)는 소거 동작을 진행한 후 더미 데이터를 프로그램하는 더미 프로그램 동작 시 더미 데이터를 임시 저장한 후 임시 저장된 더미 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다.
읽기 및 쓰기 회로(130)는 제어 로직(140)에서 출력되는 제어 신호들(PB_signals)에 응답하여 동작한다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD)를 수신한다. 제어 로직(140)은 커맨드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다.
제어 로직(140)은 전체 메모리 블럭의 소거 동작에 대응하는 커맨드(CMD)가 입력될 경우, 전체 메모리 블럭에 대한 소거 동작을 진행한 후, 전체 메모리 블럭에 더미 데이터를 프로그램하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다.
이 후, 제어 로직(140)은 프로그램 동작에 대응하는 커맨드(CMD)가 입력될 경우, 복수의 메모리 블럭들(BLK1~BLKz) 중 선택된 메모리 블럭에 대한 소거 동작을 수행한 후 선택된 메모리 블럭의 프로그램 동작을 수행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다.
전압 생성부(150)는 제어 로직(140)에서 출력되는 제어 신호들(VG_signals)에 응답하여 동작한다.
전압 생성부(150)는 소거 동작 시 제어 로직(140)의 제어에 따라 소거 전압(Verase)을 생성한다. 소거 동작 시 생성된 소거 전압(Verase)은 메모리 셀 어레이(110)의 소스 라인을 통해 복수의 메모리 블럭들(BLK1~BLKz) 중 선택된 메모리 블럭들에 제공된다.
또한 전압 생성부(150)는 프로그램 동작 시 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성한다.
도 2는 도 1의 메모리 셀 어레이(110)의 일 실시 예를 보여주는 블록도이다.
도 2를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블럭들(BLK1~BLKz)을 포함한다. 각 메모리 블럭은 3차원 구조를 갖는다. 각 메모리 블럭은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블럭의 구조는 도 3 및 도 4를 참조하여 더 상세히 설명된다.
도 3은 본 발명에 따른 메모리 블럭에 포함된 메모리 스트링을 설명하기 위한 입체도이다. 도 4는 메모리 스트링을 설명하기 위한 회로도이다.
도 3 및 도 4를 참조하면, 반도체 기판 상에 소스 라인(SL)이 형성된다. 소스 라인(SL) 상에는 수직 채널층(SP)이 형성된다. 수직 채널층(SP)의 상부는 비트라인(BL)과 연결된다. 수직 채널층(SP)은 폴리실리콘으로 형성될 수 있다. 수직 채널층(SP)의 서로 다른 높이에서 수직 채널층(SP)을 감싸도록 복수의 도전막들(SGS, WL0~WLn, SGD)이 형성된다. 수직 채널층(SP)의 표면에는 전하 저장막을 포함하는 다층막(미도시)이 형성되며, 다층막은 수직 채널층(SP)과 도전막들(SGSL, WL0~WLn, SGD) 사이에도 위치한다. 다층막은 산화막, 질화막, 및 산화막이 순차적으로 적층된 ONO 구조로 형성될 수 있다.
최하부 도전막은 소스 선택 라인(또는 제1 선택 라인)(SGS)이 되고, 최상부 도전막은 드레인 선택 라인(또는 제2 선택 라인)(SGD)이 된다. 선택 라인들(SGS, SGD) 사이의 도전막들은 워드 라인들(WL0~WLn)이 된다. 다시 말해, 반도체 기판 상에는 도전막들(SGS, WL0~WLn, SGD)이 다층으로 형성되고, 도전막들(SGS, WL0~WLn, SGD)을 관통하는 수직 채널층(SP)이 비트라인(BL)과 반도체 기판에 형성된 소스 라인(SL) 사이에 수직으로 연결된다.
최상부 도전막(SGD)이 수직 채널층(SP)을 감싸는 부분에서 드레인 선택 트랜지스터(SDT)가 형성되고, 최하부 도전막(SGS)이 수직 채널층(SP)을 감싸는 부분에서 소스 선택 트랜지스터(SST)가 형성된다. 중간 도전막들(WL0~WLn)이 수직 채널층(SP)을 감싸는 부분들에서 메모리 셀들(C0~Cn)이 형성된다.
상기의 구조에 의해, 메모리 스트링은 소스 라인(SL)과 비트라인(BL) 사이에 기판과 수직으로 연결되는 소스 선택 트랜지스터(SST), 메모리 셀들(C0~Cn) 및 드레인 선택 트랜지스터(SDT)를 포함한다. 소스 선택 트랜지스터(SST)는 제1 선택 라인(SGS)으로 인가되는 제1 선택 신호에 따라 메모리 셀들(C0~Cn)을 소스 라인(SL)과 전기적으로 연결시킨다. 드레인 선택 트랜지스터(SDT)는 제2 선택 라인(SGD)으로 인가되는 제2 선택 신호에 따라 메모리 셀들(C0~Cn)을 비트라인(BL)과 전기적으로 연결시킨다.
도 5는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 1 내지 도 5를 참조하여, 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
전체 메모리 블럭의 소거 동작에 대응하는 커맨드(CMD)가 입력될 경우(S110), 제어 로직(140)은 전체 메모리 블럭에 대한 소거 동작을 진행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다(S120).
전체 메모리 블럭에 대한 소거 동작은 복수의 메모리 블럭들(BLK1~BLKz)을 동시에 소거시키거나, 복수의 메모리 블럭들(BLK1~BLKz)을 각각 순차적으로 소거시킬 수 있다.
전압 생성부(150)은 제어 로직(140)의 제어에 따라 소거 전압(Verase)을 생성하고, 메모리 셀 어레이(110)의 소스 라인(SL)에 소거 전압(Verase)을 인가한다.
전체 메모리 블럭을 동시에 소거할 경우 어드레스 디코더(120)는 복수의 메모리 블럭들(BLK1~BLKz)의 워드라인들(WL)에 전압 생성부(150)에서 생성된 소거 동작 전압을 인가한다.
전체 메모리 블럭들을 순차적으로 소거할 경우 제어 로직(140)은 어드레스 디코더(120)를 제어하여 첫 번째 메모리 블럭(예를 들어 BLK1)을 선택하여 전압 생성부(150)에서 생성된 소거 동작 전압을 인가하도록 한다. 이때 선택된 첫 번째 메모리 블럭(예를 들어 BLK1)의 소스 라인(SL)에는 전압 생성부(150)에서 생성된 소거 전압(Verase)이 인가된다. 첫 번째 메모리 블럭(예를 들어 BLK1)의 소거 동작이 완료된 후, 제어 로직(140)은 어드레스 디코더(120)를 제어하여 다음 메모리 블럭(예를 들어 BLK2)의 소거 동작을 수행한다. 다음 메모리 블럭은 블록 어드레스를 1씩 증가시켜 선택할 수 있다. 제어 로직(140)은 마지막 메모리 블럭(예를 들어 BLKz)의 소거 동작이 완료될 때까지 메모리 블럭을 순차적으로 선택하여 소거 동작을 수행하도록 어드레스 디코더(120) 및 전압 생성부(150)를 제어한다.
복수의 메모리 블럭들(BLK1~BLKz) 전체에 대한 소거 동작이 완료되면, 복수의 메모리 블럭들(BLK1~BLKz) 각각에 더미 데이터를 프로그램하는 더미 프로그램 동작을 수행한다(S130).
읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 따라 더미 데이터를 임시 저장한 후 임시 저장된 더미 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다.
전압 생성부(150)는 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성하고, 어드레스 디코더(120)는 복수의 메모리 블럭들(BLK1~BLKz) 중 선택된 메모리 블럭의 워드라인들에 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 인가하여 더미 프로그램 동작을 수행한다.
더미 데이터는 랜덤 데이터일 수 있다.
상술한 바와 같이 더미 데이터를 프로그램하는 더미 프로그램 동작을 복수의 메모리 블럭들(BLK1~BLKz) 각각에 대하여 수행한다.
이후 프로그램 명령에 대응하는 커맨드(CMD)가 입력될 경우(S140), 제어 로직(140)은 프로그램 동작을 수행할 메모리 블럭에 대한 소거 동작을 수행하도록 어드레스 디코더(120) 및 전압 생성부(150)를 제어한다(S150).
어드레스 디코더(120)는 프로그램 동작을 수행할 메모리 블럭을 선택하여 전압 생성부(150)에서 생성된 소거 동작 전압을 선택된 메모리 블럭의 워드라인들(WL)에 인가한다. 전압 생성부(150)는 제어 로직(140)의 제어에 따라 소거 전압(Verase)을 선택된 메모리 블럭의 소스 라인(SL)에 인가하여 소거 동작을 수행한다.
이 후, 선택된 메모리 블럭의 프로그램 동작을 수행한다(S160).
읽기 및 쓰기 회로(130)의 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램하기 위한 데이터(DATA)를 임시 저장하고 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다. 데이터(DATA)는 프로그램 명령에 대응하는 커맨드(CMD)와 함께 입력될 수 있다. 전압 생성부(150)는 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성하고, 어드레스 디코더(120)는 복수의 메모리 블럭들(BLK1~BLKz) 중 선택된 메모리 블럭의 워드라인들에 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 인가하여 프로그램 동작을 수행한다.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 전체 메모리 블럭에 대한 소거 명령이 입력될 경우 전체 메모리 블럭을 소거시킨 후 더미 데이터를 프로그램한다. 이 후, 선택된 메모리 블럭에 대한 프로그램 명령이 입력될 경우 선택된 메모리 블럭에 대해 소거 동작을 진행한 후 프로그램 동작을 수행한다. 이로써 선택된 메모리 블럭에는 프로그램 데이터가 저장되고, 나머지 메모리 블럭들에는 더미 데이터가 프로그램된 상태가 된다. 따라서 프로그램된 메모리 블럭에 저장된 프로그램 데이터가 주변에 배치된 소거 상태의 메모리 블럭에 의한 간섭 현상이 발생하는 것을 억제하여 프로그램 데이터의 리텐션 특성을 개선할 수 있다.
본 발명의 다른 실시 예에서는 전체 메모리 블럭의 소거 동작에 대응하는 커맨드(CMD)가 입력될 경우(S110), 전체 메모리 블럭에 대한 소거 동작(S120) 및 더미 데이터를 프로그램하는 동작(S130)을 스킵하고 전체 메모리 블럭에 더미 프로그램 펄스를 인가하여 더미 프로그램 동작을 수행할 수 있다. 이 후, 도 5에 도시된 바와 같이 단계 S140 내지 S160을 순차적으로 수행한다.
본 발명의 다른 실시 예에 따르면, 전체 메모리 블럭의 소거 동작에 대응하는 커맨드(CMD)가 입력되어도 전체 메모리 블럭에 대한 소거 동작이 스킵되어 전체 동작 시간 및 소비 전력이 감소될 수 있다.
도 6은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 6을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(100) 및 컨트롤러(1100)를 포함한다.
반도체 메모리 장치(100)는 도 1을 참조하여 설명된 바와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1100)는 호스트(Host) 및 반도체 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 반도체 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 반도체 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다. 램(1110)은 프로세싱 유닛(1120)의 동작 메모리, 반도체 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 또한 컨트롤러(1100)는 쓰기 동작시 호스트(Host)로 부터 제공되는 프로그램 데이터를 임시 저장할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 반도체 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 예시적인 실시 예로서, 에러 정정 블록은 컨트롤러(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(100) 또는 메모리 시스템(2000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 7을 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 7에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 6을 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
도 8을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 8에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 8에서, 도 7을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 6을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시 예로서, 컴퓨팅 시스템(3000)은 도 6 및 도 7을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 읽기 및 쓰기 회로
140: 제어 로직
150: 전압 생성부

Claims (17)

  1. 다수의 메모리 블럭을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 대한 소거 동작 및 프로그램 동작을 수행하기 위한 주변 회로; 및
    상기 소거 동작 시 상기 다수의 메모리 블럭 전체를 소거한 후 더미 데이터를 프로그램하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제어 로직은 상기 더미 데이터를 상기 다수의 메모리 블럭 전체에 프로그램하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제어 로직은 상기 다수의 메모리 블럭 전체에 대한 상기 소거 동작을 수행할 때 상기 다수의 메모리 블럭 전체를 동시에 소거하거나, 상기 다수의 메모리 블럭들을 순차적으로 소거하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 더미 데이터를 프로그램한 후 프로그램 명령이 입력될 경우, 상기 제어 로직은 상기 다수의 메모리 블럭들 중 선택된 메모리 블럭에 대한 블록 소거 동작을 수행하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 블록 소거 동작이 완료된 후 상기 제어 로직은 상기 선택된 메모리 블럭에 프로그램 데이터를 프로그램하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 더미 데이터는 랜덤 데이터인 반도체 메모리 장치.
  7. 다수의 메모리 블럭을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 대한 소거 동작 및 프로그램 동작을 수행하기 위한 주변 회로; 및
    소거 명령에 응답하여 상기 다수의 메모리 블럭들 전체에 대한 소거 동작 및 더미 프로그램 동작을 수행하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 제어 로직은 프로그램 명령에 응답하여 상기 다수의 메모리 블럭들 중 선택된 메모리 블럭에 대한 블록 소거 동작을 수행하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제어 로직은 상기 블록 소거 동작이 완료된 후 상기 선택된 메모리 블럭에 대한 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  10. 제 7 항에 있어서,
    상기 더미 프로그램 동작은 상기 다수의 메모리 블럭 전체에 더미 데이터를 프로그램하는 반도체 메모리 장치.
  11. 제 7 항에 있어서,
    상기 주변 회로는 상기 소거 동작 시 상기 다수의 메모리 블럭 전체를 동시에 소거하거나, 상기 다수의 메모리 블럭들을 순차적으로 소거하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  12. 다수의 메모리 블럭을 포함하는 반도체 메모리 장치가 제공되는 단계; 및
    상기 다수의 메모리 블럭 전체에 더미 데이터를 프로그램하는 단계를 포함하는 반도체 메모리 장치의 동작 방법,
  13. 제 12 항에 있어서,
    상기 소거 명령이 입력되면 상기 더미 데이터를 프로그램하는 단계 이전에 상기 다수의 메모리 블록들 전체를 소거시키는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  14. 제 12 항에 있어서,
    상기 더미 데이터를 프로그램하는 단계가 완료된 후 프로그램 명령이 입력되면,
    상기 다수의 메모리 블럭들 중 상기 더미 데이터가 프로그램된 선택된 메모리 블럭에 대해 블록 소거 동작을 수행하는 단계; 및
    상기 선택된 메모리 블럭에 대한 프로그램 동작을 수행하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 프로그램 동작은 상기 프로그램 명령과 함께 입력되는 데이터를 프로그램하는 반도체 메모리 장치의 동작 방법.
  16. 제 13 항에 있어서,
    상기 다수의 메모리 블럭들 전체를 소거시키는 단계는 상기 다수의 메모리 블럭 전체를 동시에 소거하거나, 상기 다수의 메모리 블럭들을 순차적으로 소거하는 반도체 메모리 장치의 동작 방법.
  17. 제 12 항에 있어서,
    상기 더미 데이터는 랜덤 데이터인 반도체 메모리 장치의 동작 방법.
KR1020160035866A 2016-03-25 2016-03-25 반도체 메모리 장치 및 이의 동작 방법 KR102452993B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160035866A KR102452993B1 (ko) 2016-03-25 2016-03-25 반도체 메모리 장치 및 이의 동작 방법
TW105122687A TWI684986B (zh) 2016-03-25 2016-07-19 半導體裝置和其操作方法
US15/215,967 US9792992B1 (en) 2016-03-25 2016-07-21 Semiconductor device and operating method thereof
CN201610670745.8A CN107230497A (zh) 2016-03-25 2016-08-15 半导体器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160035866A KR102452993B1 (ko) 2016-03-25 2016-03-25 반도체 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170111081A true KR20170111081A (ko) 2017-10-12
KR102452993B1 KR102452993B1 (ko) 2022-10-12

Family

ID=59898112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035866A KR102452993B1 (ko) 2016-03-25 2016-03-25 반도체 메모리 장치 및 이의 동작 방법

Country Status (4)

Country Link
US (1) US9792992B1 (ko)
KR (1) KR102452993B1 (ko)
CN (1) CN107230497A (ko)
TW (1) TWI684986B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461751B1 (ko) * 2018-07-31 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102676332B1 (ko) * 2018-08-08 2024-06-19 에스케이하이닉스 주식회사 메모리 컨트롤러
KR102516121B1 (ko) * 2018-10-22 2023-03-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102626054B1 (ko) * 2018-11-05 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20200053018A (ko) * 2018-11-07 2020-05-18 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치를 액세스하는 방법
US11043273B2 (en) 2019-02-27 2021-06-22 Samsung Electronics Co., Ltd. Vertical memory device and an operating method thereof
KR20200108713A (ko) * 2019-03-11 2020-09-21 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN113892089A (zh) 2019-05-31 2022-01-04 美光科技公司 非易失性存储器装置中的数据读取的改进的安全性和正确性
KR20210088996A (ko) * 2020-01-07 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US11355199B2 (en) * 2020-07-23 2022-06-07 Intel Corporation Method and apparatus to mitigate hot electron read disturbs in 3D NAND devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084180A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 자동 소거 방법
KR20100106763A (ko) * 2009-03-24 2010-10-04 주식회사 하이닉스반도체 불휘발성 소자의 동작 방법
KR20150053092A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20150078165A (ko) * 2013-12-30 2015-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20150103932A (ko) * 2014-03-04 2015-09-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20150130634A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005644B1 (ko) * 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법
US7353323B2 (en) * 2003-03-18 2008-04-01 American Megatrends, Inc. Method, system, and computer-readable medium for updating memory devices in a computer system
KR100769771B1 (ko) 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법
KR101138101B1 (ko) * 2010-05-27 2012-04-24 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 프로그램 방법
KR20130036556A (ko) * 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101916718B1 (ko) * 2012-02-28 2018-11-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
KR102102224B1 (ko) * 2013-10-01 2020-04-20 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US9798657B2 (en) * 2014-10-15 2017-10-24 Samsung Electronics Co., Ltd. Data storage device including nonvolatile memory device and operating method thereof
KR102291806B1 (ko) * 2015-04-20 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084180A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 자동 소거 방법
KR20100106763A (ko) * 2009-03-24 2010-10-04 주식회사 하이닉스반도체 불휘발성 소자의 동작 방법
KR20150053092A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20150078165A (ko) * 2013-12-30 2015-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20150103932A (ko) * 2014-03-04 2015-09-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20150130634A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Also Published As

Publication number Publication date
US9792992B1 (en) 2017-10-17
TWI684986B (zh) 2020-02-11
KR102452993B1 (ko) 2022-10-12
US20170278574A1 (en) 2017-09-28
TW201735042A (zh) 2017-10-01
CN107230497A (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
KR102452993B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9899093B2 (en) Semiconductor memory device having memory strings coupled to bit lines and operating method thereof
US10296226B2 (en) Control logic, semiconductor memory device, and operating method
US10032518B2 (en) Two part programming and erase methods for non-volatile charge trap memory devices
US10388381B2 (en) Semiconductor memory device and operating method thereof
KR102618289B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US11257554B2 (en) Semiconductor memory device and method with selection transistor programming and verification mechanism
KR20170111649A (ko) 메모리 시스템 및 그것의 동작 방법
US11361828B2 (en) Semiconductor memory device and method of operating the same
KR20170111653A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20160138757A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20160006343A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20180013127A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20150137858A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20150109120A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170083346A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170037078A (ko) 반도체 메모리 장치
KR20190038049A (ko) 메모리 시스템 및 그것의 동작 방법
KR102348094B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20160004068A (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant