KR20080084180A - 낸드 플래시 메모리 장치의 자동 소거 방법 - Google Patents

낸드 플래시 메모리 장치의 자동 소거 방법 Download PDF

Info

Publication number
KR20080084180A
KR20080084180A KR1020070025506A KR20070025506A KR20080084180A KR 20080084180 A KR20080084180 A KR 20080084180A KR 1020070025506 A KR1020070025506 A KR 1020070025506A KR 20070025506 A KR20070025506 A KR 20070025506A KR 20080084180 A KR20080084180 A KR 20080084180A
Authority
KR
South Korea
Prior art keywords
erase
memory
page buffer
memory block
block
Prior art date
Application number
KR1020070025506A
Other languages
English (en)
Inventor
한정철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070025506A priority Critical patent/KR20080084180A/ko
Publication of KR20080084180A publication Critical patent/KR20080084180A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 낸드 플래시 메모리 장치의 소거 방법에 관한 것으로, 다수의 메모리 블록을 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법에 있어서, 상기 다수의 메모리 블록 전체를 소거하기 위한 전체 소거 명령을 입력받는 단계; 및 상기 전체 소거 명령에 따라 다수의 메모리 블록을 하나의 메모리 블록 단위로 순차적인 소거 동작을 수행하고, 각각의 메모리 블록의 소거 수행 결과를 설정된 페이지 버퍼 회로에 저장하는 단계를 포함한다.
전체 소거, 자동 소거, ERASE, 페이지 버퍼

Description

낸드 플래시 메모리 장치의 자동 소거 방법{Method of auto erasing for flash memory device}
도 1a는 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치의 구조를 나타낸 블록도이다.
도 1b는 도 1a의 IO 부를 나타낸 블록도이다.
도 2a는 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치의 자동 소거 방법의 동작 순서도이다.
도 2b는 도 2a의 각 블록의 소거 상태 저장 방법의 동작 순서도이다.
도 2c는 도 2a의 소거 상태 확인 명령에 따른 동작 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
100 : 낸드 플래시 메모리 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : IO부
본 발명은 플래시 메모리 장치의 소거 방법에 관한 것으로, 특히 플래시 메모리 전체의 소거를 자동으로 수행하도록 하는 낸드 플래시 메모리 장치의 자동 소 거 방법에 관한 것이다.
NAND 플래시 메모리 장치는 메모리 셀 어레이, 행 디코더, 페이지 버퍼를 포함한다. 상기 메모리 셀 어레이는 행들을 따라 신장된 복수개의 워드 라인들과 열들을 따라 신장된 복수개의 비트 라인들과 상기 비트라인들에 각각 대응되는 복수개의 셀 스트링들로 이루어진다.
상기의 낸드 플래시 메모리의 데이터를 삭제하기 위한 소거 동작은 소거 및 소거 검증(verify) 동작으로 이루어진다. 이때 소거는 한번의 소거 펄스(Pulse)를 통해 이루어지고, 소거 검증은 0V에서 이루어진다.
즉, 한번의 소거 펄스에 대하여 하나의 메모리 블록에 대한 소거 동작이 수행되고, 소거 검증을 수행한 후, 다음 메모리 블록에 대한 소거 펄스를 생성하여 다음 메모리 블록에 대한 소거를 수행하는 방식이다.
일반적으로 낸드 플래시 메모리는 하나 이상의 복수개의 메모리 블록들을 포함하고 있기 때문에, 모든 메모리 블록을 소거하기 위해서는 메모리 블록의 수만큼의 소거 펄스, 즉 소거 명령을 인가하고, 소거동작을 수행하는 과정을 반복해야 한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 낸드 플래시 메모리 장치의 전체 메모리 블록에 대한 소거를 한번의 소거 명령에 의해 자동으로 수행할 수 있도록 하는 낸드 플래시 메모리 장치의 자동 소거 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 낸드 플래시 메모리 장치의 자동 소거 방법은,
다수의 메모리 블록을 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법에 있어서, 상기 다수의 메모리 블록 전체를 소거하기 위한 전체 소거 명령을 입력받는 단계; 및 상기 전체 소거 명령에 따라 다수의 메모리 블록을 하나의 메모리 블록 단위로 순차적인 소거 동작을 수행하고, 각각의 메모리 블록의 소거 수행 결과를 설정된 페이지 버퍼 회로에 저장하는 단계를 포함한다.
상기 모든 메모리 블록에 대한 소거 동작 완료 후, 메모리 블록의 소거 상태 확인 명령에 따라 상기 페이지 버퍼 회로에 저장된 소거 수행 결과 정보를 출력하는 단계를 더 포함한다.
상기 소거 수행 결과는 상기 페이지 버퍼 회로의 래치에 저장되는 것을 특징으로 한다.
상기 페이지 버퍼 회로는 상기 메모리 블록의 순서에 따라 순차적으로 설정되는 것을 특징으로 한다.
상기 소거 수행 결과에 따라 소거 동작이 페일(fail)된 메모리 블록에 대해 배드 블록 처리를 수행하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 낸드 플래시 메모리 장치의 자동 소거 방법은,
전체 메모리 블록을 소거하기 위한 전체 소거 명령을 지령하는 단계; 상기 전체 메모리 블록을 각각의 메모리 블록 단위로 순차적으로 소거하는 단계; 상기 각각의 메모리 블록의 소거 동작 완료후 소거 성공 여부를 판단하는 단 계; 상기 소거 성공 여부 판단에 따라 그 결과를 페이지 버퍼에 저장하는 단계; 상기 전체 메모리 블록의 소거 상태를 확인하기 위한 체크 명령을 지령하는 단계; 상기 체크 명령에 따라 상기 전체 메모리 블록의 소거가 성공되었는지를 판단하는 단계; 상기 판단결과 전체 메모리 블록중 소거가 실패된 메모리 블록이 있는 경우, 각각의 메모리 블록에 대한 소거 성공 여부 판단을 지령하는 단계; 및 상기 각각의 메모리 블록에 소거 성공 여부 판단을 위해 각각의 페이지 버퍼에 저장된 소거 성공 여부 결과를 출력하여 소거가 실패한 메모리 블록을 확인하는 단계를 포함한다.
상기 각각의 메모리 블록의 소거 성공 여부 판단 결과, 소거가 실패한 메모리 블록을 배드 블록 처리하는 단계를 더 포함한다.
상기 각각의 메모리 블록의 소거 성공 여부 판단 결과는 상기 메모리 블록의 순서에 따라 순차적으로 설정되는 페이지 버퍼에 저장되는 것을 특징으로 한다.
상기 소거 성공 여부 판단 결과는 상기 페이지 버퍼 회로의 래치에 저장되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치의 구조를 나타 낸 블록도이다.
도 1a를 참조하면, 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치(100)는 다수의 메모리 블록들로 구성되는 메모리 셀 어레이(110)와, 상기 메모리 셀 어레이(110)의 데이터 프로그램 또는 독출을 위한 페이지 버퍼 회로들을 포함하는 페이지 버퍼부(120) 및 상기 페이지 버퍼부(120)와의 데이터 입출력을 위한 다수의 IO(Input Output)를 포함하는 IO부(130)를 포함한다. 상기 도 1a는 본 발명의 실시 예를 설명하기 위하여 낸드 플래시 메모리 장치의 일부만을 도시한 도면이다.
본 발명의 실시 예에 따른 메모리 셀 어레이(110)는 2048개의 메모리 블록(블록 0 내지 블록 2047)을 포함하고, 2K바이트(2048Byte)의 페이지 크기를 가진다.
상기 메모리 셀 어레이(110)의 하나의 페이지는 2K바이트이므로, 비트라인의 개수로는 4K 바이트개의 비트라인이 포함되어 있다. 이는 낸드 플래시 메모리의 특성에 따라 한 쌍의 비트라인들 중 오드 비트라인 또는 이븐 비트라인이 동작을 번갈아 하기 때문이다.
페이지 버퍼부(120)는 한 쌍의 비트라인마다 연결되는 페이지 버퍼 회로들로 구성되며, 상기 메모리 셀 어레이(110)가 4K 바이트개의 비트라인을 포함하므로, 2K 바이트개의 비트라인 쌍들로 구성된다. 따라서 페이지 버퍼부(120)는 2K 바이트개의 페이지 버퍼 회로를 포함한다.
IO부(130)는 제 1 내지 제 8 IO(131 내지 138)을 포함한다. 각각의 IO는 페이지 버퍼부(120)의 페이지 버퍼 회로들 중 2048개씩과 각각 연결된다. 이를 좀 더 자세히 나타내면 다음의 도 1b와 같다.
도 1b는 도 1a의 IO 부를 나타낸 블록도이다.
도 1b는 제 1 IO(131)와 연결되는 페이지 버퍼부(120)를 나타낸 것이며, 제 1 IO(131)와 연결되는 페이지 버퍼부(120)는 2048 개의 페이지 버퍼회로를 포함한다. 그리고 각각의 페이지 버퍼 회로는 두 개의 래치 회로를 포함하고 있다.
상기의 두 개의 래치 회로들 중 하나의 래치만을 이용하여 자동 소거 동작시에 소거 검증 정보를 저장한다. 즉 소거가 정상적으로 이루어진 경우는 '1'의 데이터를 래치에 저장하고, 소거가 실패했을 경우는 '0' 데이터를 래치에 저장한다.
상기 도 1a와 같이 메모리 셀 어레이(110)는 2048개의 메모리 블록을 포함하고 있기 때문에, 각각의 메모리 블록에 대한 소거 검증 정보를 제 1 IO(131)에 연결되는 페이지 버퍼회로들에 저장할 수 있다. 즉 블록 0의 소거 검증 정보는 제 1 IO(131)의 첫 번째 페이지 버퍼 회로의 래치에 저장한다. 페이지 버퍼 회로가 포함하는 두 개의 래치 회로들 중 어느 쪽의 래치를 사용하는지는 임의로 설정하여 사용할 수 있다.
상기한 낸드 플래시 메모리 장치는 한번의 자동 소거 명령에 의해 모든 메모리 블록에 대해 자동으로 순차적인 소거 동작을 실시하고, 각각의 메모리 블록의 소거 정보는 제 1 IO(131)에 연결되는 페이지 버퍼회로들에 차례로 저장한다. 자동 소거 동작이 끝나면, 제 1 IO(131)에 연결된 페이지 버퍼 회로들에 저장된 데이터를 출력하여 소거 동작이 실패한 블록을 알아낼 수 있다.
상기 페이지 버퍼 회로의 래치에 '1' 또는 '0'데이터를 저장하는 것은, 낸드 플래시 메모리 장치(100)의 내부 제어신호를 이용하여 변경할 수 있다.
본 발명의 실시 예에 따른 자동 소거 동작에 대해 상세히 설명하면 다음과 같다.
도 2a는 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치의 자동 소거 방법의 동작 순서도이다.
도 2a를 참조하면, 도 1a와 같은 본 발명의 실시 예에 따른 낸드 플래시 장치(100)의 자동 소거를 위해 먼저 자동 소거를 위한 명령이 낸드 플래시 메모리 장치(100)에 입력된다(S210).
상기 자동 소거 명령은 일반적인 메모리블록의 소거 명령과는 별도로 인식할 수 있도록 새롭게 정의되어야 한다.
단계 S210의 자동 소거 명령에 따라 블록 0 부터 순차적으로 메모리 블록 단위의 소거를 수행한다. 즉 먼저 블록 0에 대한 1블록 소거 동작이 수행된다(S220). 그리고 현재 소거 동작을 수행한 블록이 메모리 셀 어레이(110)의 마지막 블록인지를 확인한다(S230). 또한 상기 단계 S220의 1블록 소거 동작 후에는 해당 블록의 소거 상태 정보를 페이지 버퍼 회로에 저장한다.
상기 단계S230의 확인 결과, 마지막 블록이 아니라면 다음 순서의 블록에 대한 소거 명령이 입력되고(S220), 소거 동작 후 마지막 블록인지를 확인하는 과정(S230)이 반복된다. 또한 마지막 블록에 대한 소거가 모두 완료되면 종료 명령이 입력되고(S240), 소거 상태를 확인하기 위한 상태 확인 명령(70h)을 입력하여(S250), 모든 메모리 블록의 소거 상태를 확인한다(S260).
즉, 모든 메모리 블록에 대해 패스가 되었다면, 다음 명령을 실행한다(S290). 그러나 모든 메모리 블록에 대한 패스가 되지 않았다면, 각각의 블록의 소거 상태를 체크하고(S270), 소거가 패스되지 않은 메모리 블록에 대해서는 배드 블록 처리 알고리즘을 실행하여(S280) 배드블록 처리하도록 한다.
상기 소거 상태 확인 명령(70h)에 의한 소거 상태 검증을 하는 것은 낸드 플래시 메모리 소자의 내부의 상태 레지스터(미도시)에 하나의 메모리 블록이라도 소거 페일이 발생되면 이를 저장하는 기능을 가지고 있기 때문에 먼저 상태 레지스터를 읽어 하나라도 페일이 있는지 없는지에 대한 정보를 확인하는 과정이다.
이후에는 각각의 블록의 소거 상태를 체크하는 단계S270에 의해 페이지 버퍼에 저장되어 있는 소거 상태정보를 IO 패드를 통해 외부로 출력하여 소거 페일이 발생한 메모리 블록을 개별적으로 확인하고 배드블록 처리가 가능하도록 하는 것이다. 상기 단계S270에서 입력되는 소거 상태 체크를 위한 명령은 본 발명의 실시 예를 위해 새로이 추가된 명령(Command)이다.
이상과 같이 수행되는 본 발명의 실시 예에 따른 자동 소거 동작 중, 상기 단계S220 및 단계 S230의 과정을 보다 상세히 설명하면 다음과 같다.
도 2b는 도 2a의 각 블록의 소거 상태 저장 방법의 동작 순서도이다.
도 2b를 참조하면, 1 블록 소거를 수행한 후에(S220), 소거가 성공적으로 이루어졌는지를 확인하고(S221), 소거가 성공적으로 이루어졌다면 마지막 블록이었는지를 확인한다(S230). 상기 단계S221의 소거가 정상적으로 이루어졌는지를 확인하는 과정에서 하나라도 소거 페일이 있었다면 상태 레지스터(미도시)에 페일이 발생 했던 것을 확인할 수 있는 데이터를 저장한다.
또한 단계 S221의 확인 결과, 해당 블록에 대한 소거가 정상적으로 이루어지지 않았다면 이를 해당 메모리 블록과 연결되는 페이지 버퍼 회로에 저장한다(S223). 이를 위해 상기 도 1a 및 도 1b의 설명에서 언급한 바와 같이 제 1 IO(131)에 연결된 페이지 버퍼 회로들에 순차적으로 소거 상태를 저장한다. 본 발명의 실시 예에서는 두 개의 래치 회로들 중 왼쪽의(도 1b의 상태에서) 래치에 저장하기로 한다. 먼저 제 1 IO(131)에 연결된 모든 페이지 버퍼회로들의 왼쪽 래치에는 '1'의 데이터를 래치시킨다. 그리고 소거가 실패한 경우에 해당 페이지 버퍼 회로의 래치를 '0'의 데이터로 변경시켜 소거가 실패했음을 표시한다.
상기와 같은 방식으로 모든 메모리 블록에 대해 자동으로 소거를 수행하고, 소거 결과를 페이지 버퍼 회로에 저장한 이후에는 사용자의 명령에 따라 소거 상태 정보를 출력하여 사용자가 확인할 수 있도록 한다.
즉, 도 2a에 설명한 바와 같이 단계S250의 상태 확인 명령에 따라 페이지 버퍼 회로에 저장되어 있는 정보가 출력된다.
도 2c는 도 2a의 소거 상태 확인 명령에 따른 동작 타이밍도이다.
도 2c는 소거 상태 확인 명령에 따라 페이지 버퍼 회로의 데이터를 출력하는 동작의 타이밍 도를 나타낸 도면으로서, 상태 확인 명령(70h)에 의해 모든 메모리 블록에 대해 소거가 정상적으로 이루어졌는가를 확인하기 위해 상태 레지스터(미도시)를 로딩하여 체크하고, 페일된 적이 한번이라도 있다면, 각각의 메모리 블록별로 소거가 실패한 메모리 블록은 몇 번째 메모리 블록인가를 확인하기 위해 독출명 령(RE#)에 따라 IO패드(IOPAD)를 통해 페이지 버퍼 회로에 저장되어 있는 데이터가 출력된다.
출력되는 데이터는 블록 0 내지 블록 2047의 메모리 블록의 순서에 따라 각각의 메모리 블록의 소거 상태를 나타내는 것으로 출력된 데이터가 '0'인 메모리 블록은 소거가 정상적으로 이루어지지 않은 것을 판단한다.
상기와 같이 소거가 정상적으로 이루어지지 않은 각각의 메모리 블록을 구별함으로써, 내부의 배드블록 처리 알고리즘을 거치면 문제가 있는 메모리 블록을 사용하지 않아서, 사용자가 정상적인 메모리 블록만을 사용할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 낸드 플래시 메모리 장치의 자동 소거 방법은 낸드 플래시 메모리 장치에 포함되는 다수의 메모리 블록을 전체적으로 소거할 때 한번의 명령으로 전체 메모리 블록의 소거를 수행할 수 있으며, 또한 각각의 메모리 블록의 소거 상태 정보를 제공할 수 있어 개별적인 메모리 블록의 정상 여부를 한번에 확인할 수 있다.

Claims (9)

  1. 다수의 메모리 블록을 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법에 있어서,
    상기 다수의 메모리 블록 전체를 소거하기 위한 전체 소거 명령을 입력받는 단계; 및
    상기 전체 소거 명령에 따라 다수의 메모리 블록을 하나의 메모리 블록 단위로 순차적인 소거 동작을 수행하고, 각각의 메모리 블록의 소거 수행 결과를 설정된 페이지 버퍼 회로에 저장하는 단계
    를 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  2. 제 1항에 있어서,
    상기 모든 메모리 블록에 대한 소거 동작 완료 후, 메모리 블록의 소거 상태 확인 명령에 따라 상기 페이지 버퍼 회로에 저장된 소거 수행 결과 정보를 출력하는 단계를 더 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  3. 제 1항에 있어서,
    상기 소거 수행 결과는 상기 페이지 버퍼 회로의 래치에 저장되는 것을 특징으로 하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  4. 제 1항에 있어서,
    상기 페이지 버퍼 회로는 상기 메모리 블록의 순서에 따라 순차적으로 설정되는 것을 특징으로 하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  5. 제 2항에 있어서,
    상기 소거 수행 결과에 따라 소거 동작이 페일(fail)된 메모리 블록에 대해 배드 블록 처리를 수행하는 것을 특징으로 하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  6. 전체 메모리 블록을 소거하기 위한 전체 소거 명령을 지령하는 단계;
    상기 전체 메모리 블록을 각각의 메모리 블록 단위로 순차적으로 소거하는 단계;
    상기 각각의 메모리 블록의 소거 동작 완료후 소거 성공 여부를 판단하는 단계;
    상기 소거 성공 여부 판단에 따라 그 결과를 페이지 버퍼에 저장하는 단계;
    상기 전체 메모리 블록의 소거 상태를 확인하기 위한 체크 명령을 지령하는 단계;
    상기 체크 명령에 따라 상기 전체 메모리 블록의 소거가 성공되었는지를 판단하는 단계;
    상기 판단결과 전체 메모리 블록중 소거가 실패된 메모리 블록이 있는 경우, 각각의 메모리 블록에 대한 소거 성공 여부 판단을 지령하는 단계; 및
    상기 각각의 메모리 블록에 소거 성공 여부 판단을 위해 각각의 페이지 버퍼에 저장된 소거 성공 여부 결과를 출력하여 소거가 실패한 메모리 블록을 확인하는 단계
    를 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  7. 제 6항에 있어서,
    상기 각각의 메모리 블록의 소거 성공 여부 판단 결과, 소거가 실패한 메모리 블록을 배드 블록 처리하는 단계를 더 포함하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  8. 제 6항에 있어서,
    상기 각각의 메모리 블록의 소거 성공 여부 판단 결과는 상기 메모리 블록의 순서에 따라 순차적으로 설정되는 페이지 버퍼에 저장되는 것을 특징으로 하는 낸드 플래시 메모리 장치의 자동 소거 방법.
  9. 제 8항에 있어서,
    상기 소거 성공 여부 판단 결과는 상기 페이지 버퍼 회로의 래치에 저장되는 것을 특징으로 하는 낸드 플래시 메모리 장치의 자동 소거 방법.
KR1020070025506A 2007-03-15 2007-03-15 낸드 플래시 메모리 장치의 자동 소거 방법 KR20080084180A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070025506A KR20080084180A (ko) 2007-03-15 2007-03-15 낸드 플래시 메모리 장치의 자동 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025506A KR20080084180A (ko) 2007-03-15 2007-03-15 낸드 플래시 메모리 장치의 자동 소거 방법

Publications (1)

Publication Number Publication Date
KR20080084180A true KR20080084180A (ko) 2008-09-19

Family

ID=40024577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025506A KR20080084180A (ko) 2007-03-15 2007-03-15 낸드 플래시 메모리 장치의 자동 소거 방법

Country Status (1)

Country Link
KR (1) KR20080084180A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627079B1 (en) 2015-10-30 2017-04-18 SK Hynix Inc. Storage device, memory system having the same, and operating method thereof
KR20170001951U (ko) 2015-11-26 2017-06-05 최원태 안전 컴퍼스
KR20170111081A (ko) * 2016-03-25 2017-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627079B1 (en) 2015-10-30 2017-04-18 SK Hynix Inc. Storage device, memory system having the same, and operating method thereof
KR20170001951U (ko) 2015-11-26 2017-06-05 최원태 안전 컴퍼스
KR20170111081A (ko) * 2016-03-25 2017-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Similar Documents

Publication Publication Date Title
KR100933859B1 (ko) 플래시 메모리 소자 및 그것의 프로그램 방법
US7296128B2 (en) Nonvolatile memory with error correction for page copy operation and method thereof
KR100885783B1 (ko) 플래시 메모리 장치 및 동작 방법
KR100430205B1 (ko) 반도체 기억 장치
KR100908542B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
US9613720B2 (en) Semiconductor storage device
KR100778459B1 (ko) 복수의 전자장치를 프로그램, 소거 및 검증하는 장치
KR101734741B1 (ko) 데이터 경로 무결성 검증
US6888764B2 (en) Semiconductor device including semiconductor memory
KR100875294B1 (ko) 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법
US9177672B2 (en) Methods of operating memory involving identifiers indicating repair of a memory cell
KR20080084180A (ko) 낸드 플래시 메모리 장치의 자동 소거 방법
JP2009099202A (ja) 半導体記憶装置
JP6115882B1 (ja) 半導体記憶装置
KR100938085B1 (ko) 메모리 소자 및 소거 검증 방법
KR20100085657A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100634432B1 (ko) 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법
JP2017059278A (ja) 半導体メモリ及び半導体メモリのベリファイ方法
TWI753814B (zh) 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法
KR20080021397A (ko) 플래시 메모리 장치 및 그의 프로그램 방법
CN107633863B (zh) 存储器装置及其程式化方法
JP2010097330A (ja) アドレス線の試験方法及び試験装置
JP2001229682A (ja) 不揮発性半導体記憶装置
JP2009163851A (ja) 半導体記憶装置
JP2008004160A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination