KR20170107513A - 자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들 - Google Patents

자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들 Download PDF

Info

Publication number
KR20170107513A
KR20170107513A KR1020177023394A KR20177023394A KR20170107513A KR 20170107513 A KR20170107513 A KR 20170107513A KR 1020177023394 A KR1020177023394 A KR 1020177023394A KR 20177023394 A KR20177023394 A KR 20177023394A KR 20170107513 A KR20170107513 A KR 20170107513A
Authority
KR
South Korea
Prior art keywords
magnetic
absorbing
crystalline
forming
electrode
Prior art date
Application number
KR1020177023394A
Other languages
English (en)
Other versions
KR101903308B1 (ko
Inventor
거티 에스. 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20170107513A publication Critical patent/KR20170107513A/ko
Application granted granted Critical
Publication of KR101903308B1 publication Critical patent/KR101903308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H01L43/10—
    • H01L43/02—
    • H01L43/08—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

자기 터널 접합을 형성하는 동안 사용되는 방법은 자기 전극 재료 위에 비-자기 터널 절연체 재료를 형성하는 단계를 포함한다. 터널 절연체 재료는 MgO를 포함하고 자기 전극 재료는 Co 및 Fe를 포함한다. B는 터널 절연체 재료와 자기 전극 재료의 대향하여 마주하는 표면들에 근접한다. B-흡수 재료가 자기 전극 재료 및 터널 절연체 재료 중 적어도 하나의 측벽상에 형성된다. B는 근접한 대향하여 마주하는 표면들로부터 측면에 B-흡수 재료로 흡수된다. 제조 방법에 독립적인 자기 터널 접합들을 포함하는 다른 실시예들이 개시된다.

Description

자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들
본 출원에 개시된 실시예들은 자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들에 관한 것이다.
자기 터널 접합(magnetic tunnel junction)은 얇은(thin) 비-자기 터널 절연체(tunnel insulator) 재료 (예를 들어, 유전체 재료)에 의해 분리된 두개의 전도성 자기 전극들을 갖는 집적 회로 컴포넌트이다. 절연체 재료는 충분하게 얇아서 전자들이 적절한 조건들하에서 절연체 재료를 통과하여 하나의 자기 전극으로부터 다른 자기 전극으로 터널링할 수 있다. 자기 전극들중 적어도 하나는 정상 동작 기록 또는 소거 전류/전압에서의 두개의 상태들간에 그것의 전체 자화 방향이 스위치될 수 있고, 통상 "프리(free)" 또는 "레코딩(recording)" 전극으로 지칭된다. 다른 자기 전극은 통상 "기준(reference)", "고정된(fixed)", 또는 "핀으로 고정된(pinned)" 전극으로 지칭되고, 그것의 전체 자화 방향은 정상 동작 기록 또는 소거 전류/전압의 인가에 기초하여 스위치되지 않을 것이다. 기준 전극 및 레코딩 전극은 개별 전도성 노드들에 전기적으로 결합된다. 기준 전극, 절연체 재료, 및 레코딩 전극을 통한 해당 두개의 노드들사이에 전류 흐름의 저항은 기준 전극의 전체 자화 방향(magnetization direction)에 관련한 레코딩 전극의 전체 자화 방향에 의존한다. 따라서, 자기 터널 접합은 적어도 두개의 상태들 중 하나로 프로그래밍될 수 있고 해당 상태들은 자기 터널 접합을 통과하는 전류 흐름을 측정함으로써 센싱될 수 있다. 자기 터널 접합들이 두개의 전류-전도 상태들사이에서 "프로그래밍될" 수 있기 때문에, 그것들은 메모리 집적 회로부에서의 사용을 위해 제안되었다. 추가적으로, 자기 터널 접합들은 메모리에 추가하여 또는 메모리외에 로직 또는 다른 회로부에 사용될 수 있다 .
레코딩 전극의 전체 자화 방향은 스핀-전달 토크 (STT : spin-transfer torque) 효과로 귀결되는 스핀-편극된(spin-polarized) 전류를 이용함으로써 또는 전류-유도된 외부 자기장에 의해 스위칭될 수 있다. 전하 캐리어들 (예컨대 전자들)은 캐리어에 고유한 작은 양의 각 모멘텀인 "스핀(spin)"으로서 알려진 특성을 가진다. 전기 전류는 일반적으로 비편극된다 (약 50% " 스핀-업" 및 약 50% " 스핀-다운" 전자들을 가짐). 스핀-편극된 전류는 어느 한쪽의 스핀이 상당히 많은 전자들을 가진 것이다. 전류를 어떤 자기 재료 (때때로 편극 재료(polarizer material)로 또한 지칭된다)를 통과시킴으로써, 스핀-편극된 전류를 생성할 수 있다. 만약 스핀-편극된 전류가 자기 재료로 보내지면, 스핀 각 모멘텀이 해당 재료에 전달될 수 있고, 그렇게 함으로써 그것의 자화 방위에 영향을 미친다. 이것은 스핀-편극된 전류가 충분한 크기를 가지는 경우에는 심지어 자기 재료의 방위/도메인 방향을 플립(flip)(즉, 스위칭)시키거나 또는 진동들을 여기시키는데 사용될 수 있다.
Co 및 Fe의 합금 또는 다른 혼합물은 자기 터널 접합에 레코딩 전극의 자기 레코딩 재료의 적어도 일부로서 및/또는 편극 재료로서의 사용을 위해 제안되는 하나의 흔한 재료이다. 보다 특정한 예제는 CoxFeyBz이고 여기서 x 및 y는 각각 10-80이고 그리고 z는 0-50이고, CoFe 또는 CoFeB로 축약될 수 있다. MgO는 비-자기 터널 절연체를 위한 이상적인 재료이다. 이상적으로는 이런 재료들은 각각 체심 입방 (bcc : body-centered-cubic) 001 격자를 갖는 결정질이다. 이런 재료들은 임의의 적절한 기술을 이용하여, 예를 들어 물리적 기상 증착에 의해 증착될 수 있다. 궁극적으로 이런 재료들에 bcc 001 격자를 생성하기 위한 하나의 사용 가능한 기술은 처음에 CoFe를 아몰퍼스로 형성하는 단계를 포함하고 그 위에 MgO-포함 터널 절연체 재료가 증착된다. MgO 터널 절연체를 증착하는 동안에 및/또는 그 후에, CoFe, 및 터널 절연체는 이상적으로는 균일한 bcc 001 격자 구조를 개별적으로 달성한다.
붕소는 CoFe의 처음의 아몰퍼스 증착을 확실히하거나 또는 제공하기 위해 CoFe의 일부로서 통상 증착된다. CoFe의 결정화는 기판을 적어도 약 350℃의 온도에서 어닐링함으로써 MgO의 증착 동안에 또는 그 후에 발생할 수 있다. 이것은 bcc 001 CoFe로의 결정화를 허용하기 위해 형성되고 있는 CoFe 매트릭스로부터 B 원자들의 확산을 유도할 것이다. Bcc 001 MgO는 CoFe의 결정화 동안에 템플레이트(template)로서 동작한다. 그러나, 마감된 자기 터널 접합 구성내 B는 자기 터널 접합의 터널링 자기저항 (TMR: tunneling magnetoresistance)을 바람직하지 않게 축소시킨다.
도 1 은 본 발명의 일 실시예에 따른 자기 터널 접합의 제조에서의 프로세스내 기판 단편의 도식적인 단면도이다.
도 2 는 도 1에 의해 도시된 기판 단편 후속 프로세싱 단계에서의 도 1 기판 단편의 도면이다.
도 3 는 도 2에 의해 도시된 기판 단편 후속 프로세싱 단계에서의 도 2 기판 단편의 도면이다.
도 4 는 도 3에 의해 도시된 기판 단편 후속 프로세싱 단계에서의 도 3 기판 단편의 도면이고, 일 실시예로서 제조 방법이 독립적인 본 발명의 일 실시예에 따른 자기 터널 접합의 도면이다.
도 5 는 도 4에 의해 도시된 기판 단편 후속 프로세싱 단계에서의 도 4 기판 단편의 도면이다.
본 발명의 일부 실시예들에 따른 자기 터널 접합을 형성하는 예제 방법들이 기판 단편 (10)에 대하여 도면들 1 - 5를 참고로 하여 처음에 설명되고, 이는 반도체 기판을 포함할 수 있다. 이 문서의 문맥상, 용어들 "반도체 기판(semiconductor substrate)" 또는 "반전도성 기판(semiconductive substrate)"은 반전도성 웨이퍼(단독으로 또는 그 위에 다른 재료들을 포함하는 어셈블리들로), 및 반전도성 재료 층들(단독으로 또는 다른 재료들을 포함하는 어셈블리들로)과 같은 벌크 반전도성 재료들을 포함하지만, 이들에 제한되지 않는 반전도성 재료를 포함하는 임의의 구성을 의미하는 것으로 정의된다. 용어 "기판(substrate)"은 상술된 반전도성 기판들을 포함하지만, 이들에 제한되지 않는 임의의 지지 구조를 지칭한다. 도 1에 관련하여, 기판 단편 (10)은 그 위에 높이의 스택으로 형성되는 다양한 재료들을 보여주는 베이스(base) 또는 기판 (11)를 포함한다. 재료들은 한쪽에 있을 수 있고, 도 1 -도시된 재료들의 높이에서 안쪽으로, 또는 높이에서 바깥쪽으로 있을 수 있다. 예를 들어, 집적 회로부의 다른 부분적으로 또는 전체적으로 제조된 컴포넌트들이 단편 (10)에 주위에 또는 단편내 어딘가에 제공될 수 있다. 기판 (11)은 전도성 (즉, 여기에서 전기적으로), 반전도성, 또는 절연/절연체 (즉, 여기에서 전기적으로) 재료들 중 임의의 하나 또는 그 이상을 포함할 수 있다. 그럼에도 불구하고, 본 출원에서 설명된 임의의 재료들, 영역들 및 구조들은 균질(homogeneous) 또는 비-균질일 수 있는데, 그럼에도 불구하고 위에 놓인 임의의 재료 위에 연속적이거나 또는 불연속적일 수 있다. 더구나, 다른 식으로 언급되지 않는 한, 각각의 재료는 예제들로 원자 층 증착, 화학적 기상 증착, 물리적 기상 증착, 에피택셜 성장, 확산 도핑, 및 이온 주입과 함께 임의의 적절한 또는 아직 개발중인 기술을 이용하여 형성될 수 있다.
제 1 자기 (즉, 여기에서 페리 자성(ferrimagnetic)의 또는 강자성의) 전극 재료 (12) (즉, 전기적으로 전도성)가 기판 (11) 위에 형성된다. 일 실시예에서, 자기 전극 재료 (12)는 Co 및 Fe (예를 들어, Co 및 Fe를 포함하는 합금)를 포함한다. 일 실시예에서, 자기 전극 재료 (12)는 아몰퍼스이고, 일 실시예에서 B를 포함한다. 임의의 적절한 조성물들이 사용될 수 있고, Co40Fe40B20는 B를 포함하는 일 예제이다. 이 문서에서 사용되는 "아몰퍼스(amorphous)"인 재료 또는 영역의 특성은 언급된 재료 또는 영역의 체적에서 적어도 90%가 아몰퍼스일 것을 요구한다. 더구나, 본 출원에서 "자기(magnetic)"에 대한 언급은 언급된 자기 재료 또는 영역이 처음에 형성된 자성일 것을 요구하는 것이 아니라, 언급된 자기 재료 또는 영역의 일부 부분이 자기 터널 접합의 마감된 회로 구성에서 기능적으로 "자성"일 것을 요구한다. 제 1 전극 재료 (12)는 비-자기 절연체, 반전도성, 및/또는 전도성 재료 또는 영역들을 함유할 수 있다. 그러나, 설사 제 1 재료가 고유하게는 국부적으로 비-자기 및/또는 비-전도성인 하나 이상의 영역들을 그 내부에 가질 수 있다 할지라도 제 1 재료 (12)는 전체 및 총괄하여 자기 및 전도성인 것으로 특징지어진다. 제 1 전극 재료(12)는 Co, Fe 및 B를 포함하거나, 그것들로 필수적으로 구성될 수 있거나 또는 그것들로 구성될 수 있다.
제 1 전극 재료 (12)의 예시 두께는 약 10 옹스트롱(Angstrom) 내지 약 500 옹스트롱이다. 이 문서에서, “두께(thickness)” 는 그 자체로서 (선행하는 부수적인 방향성 없이) 상이한 조성물 또는 바로 인접한 영역의 바로 인접한 재료의 가장 근접한 표면으로부터 수직으로 소정 재료 또는 영역을 통과하는 평균 직선 거리(mean straight-line distance) 로서 정의된다. 추가적으로, 본 출원에서 설명된 다양한 재료들 및 영역들은 실질적으로 일정한 두께 또는 가변적 두께들을 가질 수 있다. 만약 가변적 두께를 가지면, 두께는 다른 식으로 표시되지 않는 한 평균 두께를 지칭한다. 본 출원에서 사용되는, “상이한 조성물(different composition)”은 단지 예를 들어 만약 이런 재료들이 균질(homogenous)이 아니면 화학적으로 및/또는 물리적으로 다른 서로 직접 맞닿을 수 있는 두개의 언급된 재료들의 부분들을 요구한다. 만약 두개의 언급된 재료들 또는 영역들이 서로에 직접 맞닿지 않으면, “상이한 조성물(different composition)”은 예를 들어 만약 이런 재료들 또는 영역들이 균질(homogenous)이 아니면 단지 화학적으로 및/또는 물리적으로 서로에 아주 근접한 두개 언급된 재료들 또는 영역들의 부분들만을 요구한다. 이 문서에서, 재료, 영역 또는 구조가 서로에 대하여 언급된 재료들, 영역들 또는 구조들의 적어도 일부 물리적 터치 접촉이 있을 때 다른것에 “직접 맞닿은(directly against)” 것이다. 그에 반해서, “직접”에 의해 선행되지 않는 "위(over)", "상에(on)", 및 "맞닿는(against)"는, “직접 맞닿은”것 뿐만 아니라 개재(intervening) 재료(들), 영역(들) 또는 구조(들)이 서로에 대하여 언급된 재료들, 영역들 또는 구조들의 물리적 터치 접촉이 없게 하는 구성을 아우른다.
MgO를 포함하는 비-자기 터널 절연체 (14)가 제 1 재료 (12) 위에 형성된다. 터널 절연체(14)는 MgO를 포함하거나, 필수적으로 그것으로 구성될 수 있거나, 또는 그것으로 구성될 수 있다. 예시 두께는 약 50 옹스트롱 내지 약 200 옹스트롱이다. 일 실시예에서, 터널 절연체 재료 (14)의 MgO, (제 1 재료 (12)의) Co, Fe, 및 B는 서로 직접 맞닿는다.
제 2 자기 전극 재료 (16)가 터널 절연체 재료 (14) 위에 형성된다. 임의의 제 1 재료 (12)에 대하여 상기에서 설명된 측면(들) 또는 속성(들)은 제 2 재료 (16)에 대하여 적용할 수 있다. 일 실시예에서, 제 1 재료 (12) 및 제 2 재료 (16) 중 적어도 하나는 Co, Fe, 및 B를 포함한다. 일 실시예에서, 아몰퍼스 제 1 자기 전극 재료 (12), 제 1 재료 (12) 위에 MgO를 포함하는 비-자기 터널 절연체 재료 (14), 및 터널 절연체 재료 (14) 위에 아몰퍼스 제 2 자기 전극 재료 (16)를 포함하는 스택 (20)이 형성되고, 제 1 재료 (12) 및 제 2 재료 (16) 중 적어도 하나는 Co, Fe, 및 B를 포함한다. 재료들 (12) 및 (16)의 높이의 위치들은 역전될 수 있고 및/또는 높이 스택 이외의 방위가 사용될 수 있다 (예를 들어, 측면의; 대각선의; 높이의, 수평의, 대각선 중 하나 이상의 조합; 등). 이 문서에서, "높이의(elevational)", "상단(upper)", "하단(lower)", "맨 위(top)", 및 "바닥(bottom)"은 수직 방향을 기준으로 한다. 수평(horizontal)은 기판이 제조동안에 프로세스되는 주 표면을 따라서의 기본 방향(general direction)을 지칭하고, 및 수직(vertical)은 전체적으로 거기에 직교하는 방향이다. 더구나, 본 출원에서 사용되는 “수직(vertical)” 및 “수평(horizontal)”은 3 차원의 공간에 기판의 방위에 관계없이 그리고 서로에 대하여 전체적으로 수직하는 방향들이다.
각각의 재료들 (12) 및 (16)이 아몰퍼스인 일 실시예에서, 이런 재료들은 결정질 제 1 자기 전극 재료 (12) 및 결정질 제 2 자기 전극 재료 (16)로 결정화된다. 비활성 분위기내에서 기판 단편 (10)을 약 350℃에서 어닐링하는 것이 이런 결정화를 유발하기 위한 예제 기술이다. 이 문서에서 사용되는 "결정질(crystalline)"인 재료 또는 영역의 특성은 언급된 재료 또는 영역의 체적에서 적어도 90%가 결정질 일 것을 요구한다. 터널 절연체 재료 (14)는 이상적으로는 또한 처음에 형성된 대로 결정질 이거나 또는 아몰퍼스 제 1 자기 전극 재료 (12) 및/또는 아몰퍼스 제 2 자기 전극 재료 (16)를 결정화하는 동안에 그렇게 된다. 결정질 제 1 재료 (12) 및 결정질 제 2 재료 (16) 중 하나는 형성되는 자기 터널 접합의 자기 기준 재료(magnetic reference material)를 포함한다. 결정질 제 1 재료 (12) 및 결정질 제 2 재료 (16) 중 다른 것은 형성되는 자기 터널 접합의 자기 레코딩 재료(magnetic recording material)를 포함한다.
도 2에 관련하여, 및 일 실시예에서, 결정질 제 1 재료 (12), 터널 절연체 재료 (14), 및 결정질 제 2 재료 (16)는 개별적으로 결정질 제 1 재료 (12), 터널 절연체 재료 (14), 및 결정질 제 2 재료 (16)을 포함하는 대향하는 측벽들 (28) 및 (30)을 갖는 자기 터널 접합 구조 또는 구성 (25)을 형성하기 위해 패터닝(pattern)된다. 임의의 현존하는 또는 아직 개발되지 않은 패터닝 기술(들)이 사용될 수 있다. 예제 기술은 포토리소그래피 마스킹 및 에칭을 포함한다 (예를 들어, 피치 증배(multiplication)를 갖거나 또는 피치 증배 없이). 상기-설명된 프로세싱 및 패터닝은 재료들 (12,14), 및/또는 (16)을 결정화하는 동작 후에 대향하는 측벽들 (28) 및 (30)을 형성하기 위해 스택 (20)을 프로세스한다. 대안적으로, 사용되는 이런 저런 패터닝은 재료들 (12,14), 및/또는 (16)을 결정화하는 동작 전에 측벽들 (28) 및 (30)을 형성하기 위해 수행될 수 있다.
도 3에 관련하여, 및 일 실시예에서, B-흡수 재료(B-absorbing material)이 각각의 결정질 제 1 전극 재료 (12), 터널 절연체 재료 (14), 및 결정질 제 2 자기 전극 재료 (16)의 측벽들 (28), (30)상에 형성된다. 일 실시예에서 및 도시된 바와 같이, 각각의 측벽들 (28) 및 (30)의 전체가 B-흡수 재료 (40)로 커버된다. B-흡수 재료를 형성하는 예시 기술은 재료 (40)의 등도포성 증착에 이어 수평 표면들로부터 재료 (40)를 많이 제거하기 위한 그것의 이방성 에칭에 의한다. 일 실시예에서, B -흡수 재료 (40)는 약 10 옹스트롱 내지 약 200 옹스트롱의 최소 측면(lateral) 두께를 갖도록, 일 실시예에서 약 100 옹스트롱 이하의 최소 측면 두께를 갖도록 형성된다.
도 4에 관련하여, B는 Co, Fe, 및 B를 포함하는 결정질 제 1 재료 (12) 또는 결정질 제 2 재료 (16) 중 적어도 하나로부터 측벽 (28)상에 그리고 측벽 (30) 상에 측면에 B-흡수 재료 (40)로 흡수된다. B -흡수 재료는 B에 대한 친화도, 따라서 B를 그 안으로 흡수하기 위한 친화도(affinity)를 갖는 조성물을 갖는 재료이다. B 흡수는 지배적으로 (즉, 여기에서 50% 초과) B -흡수 재료 (40)를 형성하는 동안에 또는 지배적으로 그 후에 발생할 수 있다. 그럼에도 불구하고, 일 실시예에서, B-흡수 재료 (40)는 예를 들어 B 를 흡수하는 것이 가능할 수 있는 약 50℃ 내지 약 450℃의 온도에서 어닐링된다. 그럼에도 불구하고, 일 실시예에서, 흡수된 B 중 적어도 일부는 B-흡수 재료와 화학적으로 반응하여 B를 포함하는 반응 산물을 형성한다. 대안적으로 또는 추가적으로, 흡수된 B 중 어떤 것도 또는 그 일부는 그렇게 반응하지 않을 수 있다.
일 실시예에서, 스택의 측벽들이 형성된 후에(예를 들어, 스택 패터닝 후에) 결정화 및 B -흡수가 발생한다. 이런 실시예에서, B -흡수 재료는 아몰퍼스 제 1 및 제 2 자기 전극 재료들을 제 1 및 제 2 자기 전극 재료들로 결정화하기 앞서서 각각의 아몰퍼스 제 1 자기 전극 재료, 터널 절연체 재료, 및 아몰퍼스 제 2 자기 전극 재료의 대향하는 측벽들상에 형성되고, 결정화하는 동작 또한 Co, Fe, 및 B를 포함하는 제 1 및 제 2 재료들 중 적어도 하나로부터 측면에 대향하는 측벽들상에 있는 B-흡수 재료로 B를 흡수하는 동작을 한다.
일 실시예에서, B-흡수 재료는 적어도 흡수 후에는 전도성이고, 일 실시예에서 흡수 전 그리고 흡수 후에 전도성이다. 예시 전도성 B-흡수 재료들은 원소-형태 금속들 또는 두개 이상의 금속 원소들의 합금을 포함한다. 예시 금속 원소들은 Al, Ta, 및 W을 포함한다. 이런 것은 흡수된 B와 반응할 수 있어서 개별적으로 하나 이상의 전도성 알루미늄 붕소화물, 탄탈륨 붕소화물, 또는 텅스텐 붕소화물을 형성한다.
일 실시예에서, B-흡수 재료는 적어도 흡수 후에는 반전도성이고, 일 실시예에서 흡수 전 그리고 흡수 후에 반전도성이다. 예시 반전도성 B -흡수 재료는 AlN이다. 예로서, 이런 재료내 흡수된 B는 재료 (40)를 형성할 수 있어서 알루미늄 나이트라이드 및 알루미늄 붕소화물의 반전도성 혼합물을 포함한다.
일 실시예에서, B-흡수 재료는 적어도 B의 흡수 후에는 절연성이고, 일 실시예에서 B의 흡수 전 그리고 흡수 후에 절연성이다. 예시 절연성 B -흡수 재료들은 Al2O3, SiO2 및 Al2O3의 조합, 및 Si3N4 및 AlN의 조합을 포함한다 (AlN의 존재 때문에 반전도성에 대향되는 절연성이 되도록 하기 위해 조성물에 충분한 Si3N4를 갖는).
일 실시예에서, B를 흡수한 후에, B -흡수 재료의 임의의 잔여물, B -흡수 재료와 B의 임의의 반응 산물의 임의의 잔여물, 및 흡수된 B는 제거된다. 이것은 예를 들어, 전극 재료들 (12) 및 (16)이 마감된 회로부 구성에서 전기적으로 함께 쇼트되는 것을 배제하기 위해 B -흡수 재료가 전도성 또는 반전도성 (적어도 흡수 후에)인 경우가 바람직할 수 있다. 예시 방식에 도 5는 이런 후속 프로세싱에 의해 도 4에서의 B -흡수 재료 (40) (미도시)가 기판 (예를 들어, 선택적 에칭에 의해)으로부터 제거 되어진 것을 도시한다. 일 실시예에서, 예를 들어 B-흡수 재료가 적어도 흡수 동작 후에는 절연성인 경우에, B -흡수 재료, B -흡수 재료와 B의 임의의 반응 산물의 임의의 잔여물, 및 흡수된 B는 형성된 자기 터널 접합을 아우르는 마감된 회로 구성에 통합된다.
일 실시예에서, B가 흡수된 자기 전극 재료들 (12) 및/또는 (16) 및 터널 절연체 (14)는 B의 흡수후에는 B가 없다. 이 문서에서, "B가 없다는 것"은 0 원자 % B 내지 0. 1 원자 % B 이하를 의미한다.
본 발명의 실시예는 자기 터널 접합을 형성하는 동안 사용되는 방법을 아우른다. 이런 방법은 Co 및 Fe를 포함하는 자기 전극 재료 (결정질 또는 아몰퍼스인지 여부에 관계없이) 위에 MgO를 포함하는 비-자기 터널 절연체 재료를 형성하는 단계를 포함한다 (자기 터널 접합의 하나 초과의 자기 전극의 자기 전극 재료가 형성된지 여부에 관계없이). 터널 절연체 재료 및 자기 전극 재료(즉, 자기 전극 재료에 B가 있는지 여부에 관계없이 그리고 MgO, Co, Fe, 및 B가 서로 직접 맞닿은지 여부에 관계없이)의 대향하여(opposing) 마주하는 표면들에 B가 근접한다 (즉, 본 출원에서 100 옹스트롱이내). 예를 들어 및 단지 예시의 방식으로, 도면들 1 및 2 는 터널 절연체 재료 (14) 및 자기 전극 재료 (12)의, 개별적으로, 대향하는 표면들 (50) 및 (70)에 B가 근접하는 것을 도시하고 B의 결과물은 재료 (12)의 일부이거나 또는 그 내에 있다. 대안적으로 또는 추가적으로, 예로서, B가 자기 전극 재료 (12) 및/또는 (16)내에 있는지 여부에 관계없이 B는 MgO내에 있을 수 있다. 추가적으로, 예로서, 100 옹스트롱보다 크지 않은 최소 두께 (구체적으로 도시되거나 또는 지정되지 않은)를 갖는 일부 다른 B-함유 재료가 자기 전극 재료 (12) 또는 (16)와 터널 유전체 (14) 사이에 있을 수 있고, 그 내부에 이런 B는 그렇게 함으로써 터널 절연체 재료와 자기 전극 재료의 대향하여 마주하는 표면들에 근접하게 된다. 그럼에도 불구하고, B-흡수 재료가 자기 전극 재료 및 터널 절연체 재료 중 적어도 하나의 측벽 (예를 들어, 측벽들 (28), (30)의 하나 또는 둘모두)상에 형성된다. 대향하는 표면들 (50,70)에 근접한 B는 측면에 B - 흡수 재료로 흡수된다. 상기에서 설명되고 및/또는 도면들에 도시된 임의의 다른 속성(들) 또는 측면(들)이 사용될 수 있다.
본 발명의 실시예들은 제조 방법에 독립적인 자기 터널 접합 (즉, 구조)를 아우른다. 이런 자기 터널 접합은 자기 레코딩 재료를 전도성 제 1 자기 전극 및 자기 기준 재료를 포함하고 제 1 전극으로부터 이격된 전도성 제 2 자기 전극을 포함한다. 비-자기 터널 절연체 재료가 제 1 전극과 제 2 전극 사이에 있다. 자기 레코딩 재료 및 자기 기준 재료 중 적어도 하나는 Co 및 Fe를 포함한다. 터널 절연체 재료는 MgO를 포함한다. 제 1 자기 전극, 제 2 자기 전극, 및 터널 절연체 재료는 대향하는 측벽들을 갖는 스택을 포함한다. 절연 재료가 측면에 근접하고, 일 실시예에서 대향하는 스택 측벽들에 직접 맞닿는다. 절연 재료는 B, Si 및 Al 중 적어도 하나, 및 N 및 O 중 적어도 하나를 포함한다.
일 실시예에서, 절연 재료는 Al를 포함하고 일 실시예에서 N을 포함한다. 일 실시예에서, 절연 재료는 Al 및 N를 포함한다. 일 실시예에서, 절연 재료는 O를 포함하고 일 실시예에서 Al 및 O를 포함한다. 일 실시예에서, B는 적어도 약 10 원자 퍼센트 의 농도로 그리고 일 실시예에서 적어도 약 20 원자 퍼센트의 농도로 절연 재료에 존재한다. 상기에서 설명되고 및/또는 도면들에 도시된 임의의 다른 속성(들) 또는 측면(들)은 자기 터널 접합 디바이스 실시예들에 사용될 수 있다.
도면들 1 -5의 예시적인 실시예들은 단일 자기 터널 접합들 (SMTJs : single magnetic tunnel junctions)을 도시한다. 그러나, 듀얼 자기 터널 접합들 (DMTJs) 또는 듀얼 (두개) 이상의 자기 터널 접합들이 고려된다.
결어
일부 실시예들에서, 자기 터널 접합을 형성하는 동안 사용되는 방법은 자기 전극 재료 위에 비-자기 터널 절연체 재료를 형성하는 단계를 포함한다. 상기 터널 절연체 재료는 MgO를 포함하고 상기 자기 전극 재료는 Co 및 Fe를 포함한다. B는 상기 터널 절연체 재료와 상기 자기 전극 재료의 대향하여 마주하는 표면들에 근접한다. B-흡수 재료가 상기 자기 전극 재료 및 상기 터널 절연체 재료 중 적어도 하나의 측벽상에 형성된다. B는 근접한 상기 대향하여 마주하는 표면들로부터 측면에 상기 B-흡수 재료로 흡수된다.
일부 실시예들에서, 자기 터널 접합을 형성하는 방법은 아몰퍼스 제 1 자기 전극 재료, 상기 제 1 재료 위에 MgO를 포함하는 비-자기 터널 절연체 재료, 및 상기 터널 절연체 재료 위에 아몰퍼스 제 2 자기 전극 재료를 포함하는 스택(stack)을 형성하는 단계를 포함한다. 상기 제 1 및 제 2 재료들 중 적어도 하나는 Co, Fe, 및 B를 포함한다. 상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들은 결정질 제 1 및 제 2 자기 전극 재료들로 결정화된다. 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 하나는 형성되는 상기 자기 터널 접합의 자기 기준 재료(magnetic reference material)를 포함한다. 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 다른 것은 형성되는 상기 자기 터널 접합의 자기 레코딩 재료(magnetic recording material)를 포함한다. 상기 결정화 후에, B -흡수 재료가 각각의 상기 결정질 제 1 자기 전극 재료, 상기 터널 절연체 재료, 및 상기 제 2 자기 전극 재료의 대향하는 측벽들상에 형성된다. B는 Co, Fe, 및 B를 포함하는 상기 결정질 제 1 및 제 2 재료들 중 적어도 하나로부터 측면에 상기 대향하는 측벽들상에 있는 상기 B -흡수 재료로 흡수된다.
일부 실시예들에서, 자기 터널 접합을 형성하는 방법은 기판 위에 아몰퍼스 제 1 자기 전극 재료를 형성하는 단계를 포함한다. 상기 제 1 재료는 Co, Fe, 및 B를 포함한다. MgO를 포함하는 비-자기 터널 절연체 재료가 상기 제 1 재료 위에 형성된다. 아몰퍼스 제 2 자기 전극 재료가 상기 터널 절연체 재료 위에 형성되고 Co, Fe, 및 B를 포함한다. 상기 기판 위에 상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들 및 상기 터널 절연체 재료를 형성한 후에, 상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들은 결정질 제 1 및 제 2 자기 전극 재료들로 결정화된다. 상기 결정화된 후에, 상기 결정질 제 1 재료, 상기 터널 절연체 재료, 및 상기 결정질 제 2 재료는 개별적으로 상기 결정질 제 1 재료, 상기 터널 절연체 재료, 및 상기 결정질 제 2 재료를 포함하는 대향하는 측벽들을 갖는 자기 터널 접합 구조를 형성하기 위해 패터닝된다. 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 하나는 형성되는 상기 자기 터널 접합의 자기 기준 재료(magnetic reference material)를 포함한다. 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 다른 것은 형성되는 상기 자기 터널 접합의 자기 레코딩 재료(magnetic recording material)를 포함한다. 상기 대향하는 측벽들의 전부는 B-흡수 재료로 커버된다. B는 상기 제 1 및 제 2 재료들로부터 측면에 상기 대향하는 측벽들의 전부를 커버하는 상기 B -흡수 재료로 흡수된다. 상기 흡수된 B 중 적어도 일부는 상기 B-흡수 재료와 반응하여 B를 포함하는 반응 산물을 형성한다.
일부 실시예들에서, 자기 터널 접합은 자기 레코딩 재료를 전도성 제 1 자기 전극 및 자기 기준 재료를 포함하고 상기 제 1 전극으로부터 이격된 전도성 제 2 자기 전극을 포함한다. 비-자기 터널 절연체 재료가 상기 제 1 전극과 제 2 전극 사이에 있다. 상기 자기 레코딩 재료 및 상기 자기 기준 재료 중 적어도 하나는 Co 및 Fe를 포함한다. 상기 터널 절연체 재료는 MgO를 포함한다. 상기 제 1 자기 전극, 상기 제 2 자기 전극, 및 상기 터널 절연체 재료는 대향하는 측벽들을 갖는 스택을 포함한다. 절연 재료가 상기 대향하는 스택 측벽들에 측면으로 근접하여 있다. 이런 절연 재료는 B, Si 및 Al 중 적어도 하나, 및 N 및 O 중 적어도 하나를 포함한다.
일부 실시예들에서, 자기 터널 접합을 형성하는 방법은 아몰퍼스 제 1 자기 전극 재료, 상기 제 1 재료 위에 MgO를 포함하는 비-자기 터널 절연체 재료, 및 상기 터널 절연체 재료 위에 아몰퍼스 제 2 자기 전극 재료를 포함하는 스택(stack)을 형성하는 단계를 포함한다. 상기 제 1 및 제 2 재료들 중 적어도 하나는 Co, Fe, 및 B를 포함한다. B -흡수 재료가 각각의 상기 아몰퍼스 제 1 자기 전극 재료, 상기 터널 절연체 재료, 및 상기 아몰퍼스 제 2 자기 전극 재료의 대향하는 측벽들상에 형성된다. 상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들은 결정질 제 1 및 제 2 자기 전극 재료들로 결정화된다. 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 하나는 형성되는 상기 자기 터널 접합의 자기 기준 재료(magnetic reference material)를 포함한다. 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 다른 것은 형성되는 상기 자기 터널 접합의 자기 레코딩 재료(magnetic recording material)를 포함한다. 상기 결정화의 동작은 또한 Co, Fe, 및 B를 포함하는 상기 제 1 및 제 2 재료들 중 적어도 하나로부터 측면에 상기 대향하는 측벽들상에 있는 상기 B -흡수 재료로 B를 흡수된다.
상태에 따라, 여기에 개시된 주제는 구조적 및 체계적 특징들에 대해 보다 더 또는 보다 덜 특정적인 언어로 설명되어왔다. 그러나, 청구항들은 본 명세서에 개시된 수단이 대표적인 실시예들을 포함하므로, 도시되고 설명된 특정 특징들에 제한되지 않는다는 점이 이해되어야 한다. 청구항들은 따라서 문자그대로 표현된 전체 범위를 수용할 것이고, 등가물들의 원칙에 따라 적절하게 해석될 것이다.

Claims (41)

  1. 자기 터널 접합(magnetic tunnel junction)을 형성하는 동안 사용되는 방법에 있어서,
    자기 전극 재료 위에 비-자기 터널 절연체 재료를 형성하는 단계로서, 상기 터널 절연체 재료는 MgO를 포함하고, 상기 자기 전극 재료는 Co 및 Fe를 포함하고, B는 상기 터널 절연체 재료와 상기 자기 전극 재료의 대향하여 마주하는 표면들에 근접하는, 상기 자기 전극 재료 위에 비-자기 터널 절연체 재료를 형성하는 단계; 및
    상기 자기 전극 재료 및 상기 터널 절연체 재료 중 적어도 하나의 측벽(sidewall)상에 B-흡수 재료를 형성하는 단계 및 근접한 상기 대향하여 마주하는 표면들로부터 측면에 상기 B-흡수 재료로 B를 흡수하는 단계를 포함하는, 방법.
  2. 청구항 1에 있어서, 상기 흡수하는 단계는 상기 B -흡수 재료의 형성동안에 지배적으로 발생하는, 방법.
  3. 청구항 1에 있어서, 상기 흡수하는 단계는 상기 B -흡수 재료의 형성 후에 지배적으로 발생하는, 방법.
  4. 청구항 1에 있어서, 상기 흡수된 B 중 적어도 일부는 상기 B-흡수 재료와 화학적으로 반응하여 B를 포함하는 반응 산물을 형성하는, 방법.
  5. 청구항 1에 있어서, 상기 B-흡수 재료는 적어도 상기 흡수 후에 전도성인, 방법.
  6. 청구항 5에 있어서, 상기 B-흡수 재료는 원소-형태 금속 또는 두개 이상의 금속 원소들의 합금을 포함하는, 방법.
  7. 청구항 6에 있어서, 상기 금속은 Al, Ta, 또는 W을 포함하는, 방법.
  8. 청구항 1에 있어서, 상기 B-흡수 재료는 적어도 상기 흡수 후에 반전도성인, 방법.
  9. 청구항 8에 있어서, 상기 반전도성 B-흡수 재료는 AlN을 포함하는, 방법.
  10. 청구항 1에 있어서, 상기 B-흡수 재료는 적어도 상기 흡수 후에 절연성인, 방법.
  11. 청구항 10에 있어서, 상기 절연성인 B-흡수 재료는 Al2O3를 포함하는, 방법.
  12. 청구항 10에 있어서, 상기 절연성인 B-흡수 재료는 Si3N4 및 AlN의 조합을 포함하는, 방법.
  13. 청구항 10에 있어서, 상기 절연성인 B-흡수 재료는 SiO2 및 Al2O3의 조합을 포함하는, 방법.
  14. 청구항 1에 있어서, 상기 B -흡수 재료는 약 10 내지 200 옹스트롱의 최소 측면 두께(minimal lateral thickness)를 갖도록 형성되는, 방법.
  15. 청구항 14에 있어서, 상기 B -흡수 재료는 약 100 옹스트롱 이하의 최소 측면 두께를 갖도록 형성되는, 방법.
  16. 청구항 1에 있어서, 상기 B를 흡수한 후에, 상기 B -흡수 재료의 임의의 잔여물, 상기 B -흡수 재료와 B의 임의의 반응 산물의 임의의 잔여물, 및 상기 흡수된 B를 제거하는 단계를 포함하는, 방법.
  17. 청구항 1에 있어서, 상기 B -흡수 재료, 상기 B -흡수 재료와 B의 임의의 반응 산물의 임의의 잔여물, 및 상기 흡수된 B를 형성되는 상기 자기 터널 접합을 아우르는 마감(finished) 회로 구성에 통합시키는 단계를 포함하는, 방법.
  18. 청구항 1에 있어서, 상기 자기 전극 재료의 측벽의 전부를 상기 B-흡수 재료로 커버하는 단계를 포함하는, 방법.
  19. 청구항 1에 있어서, 상기 터널 절연체 재료의 측벽 상에 상기 B-흡수 재료를 형성하는 단계를 포함하는, 방법.
  20. 청구항 19에 있어서, 상기 자기 전극 재료의 측벽의 전부 및 상기 터널 절연체의 측벽의 전부를 상기 B-흡수 재료로 커버하는 단계를 포함하는, 방법.
  21. 청구항 1에 있어서, 약 50℃ 내지 450℃ 온도에서 상기 B -흡수 재료를 어닐링하는 단계를 포함하는, 방법.
  22. 청구항 1에 있어서, 상기 대향하여 마주하는 표면들, 상기 터널 절연체, 및 상기 자기 전극 재료는 상기 B를 흡수하는 단계 후에 B가 없는, 방법.
  23. 청구항 1에 있어서, 상기 B, 상기 터널 절연체 재료의 MgO 및 상기 자기 전극 재료의 Co 및 Fe는 서로 직접 맞닿은, 방법.
  24. 자기 터널 접합을 형성하는 방법에 있어서,
    아몰퍼스 제 1 자기 전극 재료, 상기 제 1 재료 위에 MgO를 포함하는 비-자기 터널 절연체 재료, 및 상기 터널 절연체 재료 위에 아몰퍼스 제 2 자기 전극 재료를 포함하는 스택(stack)을 형성하는 단계로서; 상기 제 1 재료 및 제 2 재료 중 적어도 하는 Co, Fe, 및 B를 포함하는, 상기 스택을 형성하는 단계;
    상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들을 결정질 제 1 및 제 2 자기 전극 재료들로 결정화 단계(crystallizing)로서, 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 하나는 형성되는 상기 자기 터널 접합의 자기 기준 재료(magnetic reference material)를 포함하고, 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 다른 것은 형성되는 상기 자기 터널 접합의 자기 레코딩 재료(magnetic recording material)를 포함하는, 상기 결정화 단계;
    상기 결정화 단계 후에, 각각의 상기 결정질 제 1 자기 전극 재료, 상기 터널 절연체 재료, 및 상기 제 2 자기 전극 재료의 대향하는 측벽들상에 B -흡수 재료를 형성하는 단계; 및
    Co, Fe, 및 B를 포함하는 상기 결정질 제 1 및 제 2 재료들 중 적어도 하나로부터 측면에 상기 대향하는 측벽들상에 있는 상기 B -흡수 재료로 B를 흡수하는 단계를 포함하는, 방법.
  25. 청구항 24에 있어서, 상기 대향하는 측벽들은 상기 스택을 패터닝함으로써 형성되고, 상기 대향하는 측벽들을 형성하는 상기 스택의 패터닝은 상기 결정화 후에 발생하는, 방법.
  26. 청구항 24에 있어서, 상기 대향하는 측벽들은 상기 스택을 패터닝(patterning)함으로써 형성되고, 상기 대향하는 측벽들을 형성하는 상기 스택의 패터닝은 상기 결정화 전에 발생하는, 방법.
  27. 청구항 24에 있어서, 적어도 상기 흡수단계 후에 상기 B-흡수 재료는 전도성 또는 반전도성이고, 상기 B를 흡수한 후에 상기 B -흡수 재료의 임의의 잔여물, 상기 B -흡수 재료와 B의 임의의 반응 산물의 임의의 잔여물, 및 상기 흡수된 B를 제거하는 단계를 더 포함하는, 방법.
  28. 청구항 24에 있어서, 상기 B-흡수 재료는 적어도 상기 흡수 후에 절연성이고,
    상기 B -흡수 재료, 상기 B -흡수 재료와 B의 임의의 반응 산물의 임의의 잔여물, 및 상기 흡수된 B를 형성되는 상기 자기 터널 접합을 아우르는 마감(finished) 회로 구성에 통합시키는 단계를 더 포함하는, 방법.
  29. 자기 터널 접합을 형성하는 방법에 있어서,
    아몰퍼스 제 1 자기 전극 재료, 상기 제 1 재료 위에 MgO를 포함하는 비-자기 터널 절연체 재료, 및 상기 터널 절연체 재료 위에 아몰퍼스 제 2 자기 전극 재료를 포함하는 스택(stack)을 형성하는 단계로서; 상기 제 1 재료 및 제 2 재료 중 적어도 하는 Co, Fe, 및 B를 포함하는, 상기 스택을 형성하는 단계;
    각각의 상기 아몰퍼스 제 1 자기 전극 재료, 상기 터널 절연체 재료, 및 상기 아몰퍼스 제 2 자기 전극 재료의 대향하는 측벽들상에 B -흡수 재료를 형성하는 단계; 및
    상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들을 결정질 제 1 및 제 2 자기 전극 재료들로 결정화 단계로서, 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 하나는 형성되는 상기 자기 터널 접합의 자기 기준 재료를 포함하고, 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 다른 것은 형성되는 상기 자기 터널 접합의 자기 레코딩 재료를 포함하고, 상기 결정화의 동작은 또한 Co, Fe, 및 B를 포함하는 상기 제 1 및 제 2 재료들 중 적어도 하나로부터 측면에 상기 대향하는 측벽들상에 있는 상기 B -흡수 재료로 B를 흡수하는, 상기 결정화 단계를 포함하는, 방법.
  30. 자기 터널 접합을 형성하는 방법에 있어서,
    기판 위에 아몰퍼스 제 1 자기 전극 재료를 형성하는 단계로서, 상기 제 1 재료는 Co, Fe, 및 B를 포함하는, 상기 아몰퍼스 제 1 자기 전극 재료를 형성하는 단계;
    상기 제 1 재료 위에 MgO를 포함하는 비-자기 터널 절연체 재료를 형성하는 단계;
    상기 터널 절연체 재료 위에 아몰퍼스 제 2 자기 전극 재료를 형성하는 단계로서, 상기 제 2 재료는 Co, Fe, 및 B를 포함하는, 상기 아몰퍼스 제 2 자기 전극 재료를 형성하는 단계;
    상기 기판 위에 상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들 및 상기 터널 절연체 재료를 형성한 후에, 상기 아몰퍼스 제 1 및 제 2 자기 전극 재료들을 결정질 제 1 및 제 2 자기 전극 재료들로 결정화하는 단계;
    상기 결정화 단계 후에, 개별적으로 상기 결정질 제 1 재료, 상기 터널 절연체 재료, 및 상기 결정질 제 2 재료를 포함하는 대향하는 측벽들을 갖는 자기 터널 접합 구조를 형성하기 위해 상기 결정질 제 1 재료, 상기 터널 절연체 재료, 및 상기 결정질 제 2 재료를 패터닝하는 단계로서; 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 하나는 형성되는 상기 자기 터널 접합의 자기 기준 재료(magnetic reference material)를 포함하고; 상기 결정질 제 1 재료 및 상기 결정질 제 2 재료 중 다른 것은 형성되는 상기 자기 터널 접합의 자기 레코딩 재료(magnetic recording material)를 포함하는, 상기 패터닝하는 단계;
    상기 대향하는 측벽들의 전부를 B-흡수 재료로 커버하는 단계;
    상기 제 1 및 제 2 재료들로부터 측면에 상기 대향하는 측벽들의 전부를 커버하는 상기 B -흡수 재료로 B를 흡수하는 단계; 및
    상기 흡수된 B 중 적어도 일부는 상기 B-흡수 재료와 반응하여 B를 포함하는 반응 산물을 형성하는 단계를 포함하는, 방법.
  31. 청구항 30에 있어서, 적어도 상기 흡수단계 후에 상기 B-흡수 재료는 전도성 또는 반전도성이고,
    상기 B를 흡수한 후에 상기 B -흡수 재료의 임의의 잔여물, 상기 반응 산물의 임의의 잔여물, 및 상기 흡수된 B를 제거하는 단계를 더 포함하는, 방법.
  32. 청구항 30에 있어서, 상기 B-흡수 재료는 적어도 상기 흡수단계 후에 절연성이고,
    상기 B -흡수 재료, 상기 반응 산물의 임의의 잔여물, 및 상기 흡수된 B를 형성되는 상기 자기 터널 접합을 아우르는 마감 회로 구성에 통합시키는 단계를 더 포함하는, 방법.
  33. 자기 터널 접합에 있어서,
    자기 레코딩 재료를 포함하는 전도성 제 1 자기 전극;
    자기 기준 재료를 포함하고 상기 제 1 전극으로부터 이격된 전도성 제 2 자기 전극;
    상기 제 1 전극과 제 2 전극 사이에 비-자기 터널 절연체 재료로서; 상기 자기 레코딩 재료 및 상기 자기 기준 재료 중 적어도 하나는 Co 및 Fe를 포함하고; 상기 터널 절연체 재료는 MgO를 포함하고; 상기 제 1 자기 전극, 상기 제 2 자기 전극, 및 상기 터널 절연체 재료는 대향하는 측벽들을 갖는 스택을 포함하는, 상기 비-자기 터널 절연체 재료; 및
    대향하는 스택 측벽들에 측면으로 근접한 절연 재료로서, 상기 절연 재료는 B, Si 및 Al 중 적어도 하나, 및 N 및 O 중 적어도 하나를 포함하는, 상기 절연 재료를 포함하는, 자기 터널 접합.
  34. 청구항 33에 있어서, 상기 절연 재료는 Al를 포함하는, 자기 터널 접합.
  35. 청구항 33에 있어서, 상기 절연 재료는 Si를 포함하는, 자기 터널 접합.
  36. 청구항 33에 있어서, 상기 절연 재료는 N를 포함하는, 자기 터널 접합.
  37. 청구항 36에 있어서, 상기 절연 재료는 Al를 포함하는, 자기 터널 접합.
  38. 청구항 33에 있어서, 상기 절연 재료는 O를 포함하는, 자기 터널 접합.
  39. 청구항 38에 있어서, 상기 절연 재료는 Al를 포함하는, 자기 터널 접합.
  40. 청구항 33에 있어서, B는 적어도 약 10 원자 퍼센트의 농도로 상기 절연 재료에 존재하는, 자기 터널 접합.
  41. 청구항 33에 있어서, B는 적어도 약 20 원자 퍼센트의 농도로 상기 절연 재료에 존재하는, 자기 터널 접합.
KR1020177023394A 2015-04-10 2016-02-16 자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들 KR101903308B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/684,110 US9502642B2 (en) 2015-04-10 2015-04-10 Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US14/684,110 2015-04-10
PCT/US2016/018015 WO2016164108A1 (en) 2015-04-10 2016-02-16 Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions

Publications (2)

Publication Number Publication Date
KR20170107513A true KR20170107513A (ko) 2017-09-25
KR101903308B1 KR101903308B1 (ko) 2018-11-13

Family

ID=57072876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023394A KR101903308B1 (ko) 2015-04-10 2016-02-16 자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들

Country Status (7)

Country Link
US (2) US9502642B2 (ko)
EP (1) EP3281236A4 (ko)
JP (1) JP6622317B2 (ko)
KR (1) KR101903308B1 (ko)
CN (1) CN107408627B (ko)
TW (1) TWI619279B (ko)
WO (1) WO2016164108A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
CN113113444A (zh) * 2021-06-11 2021-07-13 南京南机智农农机科技研究院有限公司 一种内存内计算的金属基可编程逻辑电路及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131649A1 (en) * 2012-11-14 2014-05-15 Kabushiki Kaisha Toshiba Magnetoresistance element and magnetic memory
US20140175581A1 (en) * 2012-12-24 2014-06-26 T3Memory, Inc. Magnetoresistive element having a novel cap multilayer
KR20150031311A (ko) * 2012-09-26 2015-03-23 인텔 코포레이션 자기 이방성 강화층과 결정화 장벽층을 포함하는 수직 mtj 적층

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949600A (en) * 1995-09-06 1999-09-07 Kabushiki Kaisha Toshiba Signal reproduction method and magnetic recording and reproducing apparatus using tunnel current
JP3091398B2 (ja) * 1995-09-14 2000-09-25 科学技術振興事業団 磁気−インピーダンス素子及びその製造方法
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6048632A (en) * 1997-08-22 2000-04-11 Nec Research Institute Self-biasing, non-magnetic, giant magnetoresistance sensor
US5898548A (en) * 1997-10-24 1999-04-27 International Business Machines Corporation Shielded magnetic tunnel junction magnetoresistive read head
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6788502B1 (en) 1999-09-02 2004-09-07 International Business Machines Corporation Co-Fe supermalloy free layer for magnetic tunnel junction heads
US6538921B2 (en) 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
TW546648B (en) 2001-01-19 2003-08-11 Matsushita Electric Ind Co Ltd Spin switch and magnetic storage element using the same
JP4405103B2 (ja) 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
US6735058B2 (en) 2002-02-04 2004-05-11 International Business Machines Corporation Current-perpendicular-to-plane read head with an amorphous magnetic bottom shield layer and an amorphous nonmagnetic bottom lead layer
US6600184B1 (en) 2002-03-25 2003-07-29 International Business Machines Corporation System and method for improving magnetic tunnel junction sensor magnetoresistance
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US6963500B2 (en) 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US7233024B2 (en) 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
KR100512180B1 (ko) 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
JP4142993B2 (ja) 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
US6949435B2 (en) 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
US6946697B2 (en) 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7324313B2 (en) 2004-09-30 2008-01-29 Hitachi Global Storage Technologies Netherlands B.V. Read sensor having an in-stack biasing structure and an AP coupled free layer structure for increased magnetic stability
TWI266413B (en) 2004-11-09 2006-11-11 Ind Tech Res Inst Magnetic random access memory with lower bit line current and manufacture method thereof
US7351483B2 (en) 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
US7532442B2 (en) 2005-09-19 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive (MR) elements having pinning layers formed from permanent magnetic material
US7423849B2 (en) 2005-09-19 2008-09-09 Hitachi Global Sotrage Technologies Netherlands B.V. Magnetoresistive (MR) elements having pinned layers with canted magnetic moments
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
JP4585476B2 (ja) 2006-03-16 2010-11-24 株式会社東芝 パターンド媒体および磁気記録装置
US7528457B2 (en) 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7672089B2 (en) 2006-12-15 2010-03-02 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane sensor with dual keeper layers
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US20090218645A1 (en) 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
JP2008211058A (ja) 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7755076B2 (en) 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
US8559141B1 (en) 2007-05-07 2013-10-15 Western Digital (Fremont), Llc Spin tunneling magnetic element promoting free layer crystal growth from a barrier layer interface
US20090046397A1 (en) 2007-08-15 2009-02-19 Freescale Semiconductor, Inc. Methods and apparatus for a synthetic anti-ferromagnet structure with improved thermal stability
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US8004881B2 (en) 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US8802451B2 (en) * 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
KR20090109804A (ko) 2008-04-16 2009-10-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8098520B2 (en) 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
KR20100001260A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
JP2010034153A (ja) 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
WO2010026667A1 (en) 2008-09-03 2010-03-11 Canon Anelva Corporation Ferromagnetic preferred grain growth promotion seed layer for amorphous or microcrystalline mgo tunnel barrier
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
JP2010080806A (ja) 2008-09-29 2010-04-08 Canon Anelva Corp 磁気抵抗素子の製造法及びその記憶媒体
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US20100135061A1 (en) 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
KR101583717B1 (ko) 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
WO2010101340A1 (ko) 2009-03-05 2010-09-10 광주과학기술원 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
JP4810581B2 (ja) 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
JP2010263211A (ja) 2009-05-04 2010-11-18 Samsung Electronics Co Ltd 積層メモリ素子
JP5588642B2 (ja) * 2009-09-02 2014-09-10 エイチジーエスティーネザーランドビーブイ トンネル接合型磁気抵抗効果ヘッド及びその製造方法
US9082534B2 (en) 2009-09-15 2015-07-14 Samsung Electronics Co., Ltd. Magnetic element having perpendicular anisotropy with enhanced efficiency
WO2011043063A1 (ja) 2009-10-05 2011-04-14 キヤノンアネルバ株式会社 基板冷却装置、スパッタリング装置および電子デバイスの製造方法
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
US8225489B2 (en) 2010-03-26 2012-07-24 Tdk Corporation Method of manufacturing magnetoresistive element having a pair of free layers
JP2012059808A (ja) 2010-09-07 2012-03-22 Sony Corp 記憶素子、メモリ装置
US9647202B2 (en) 2011-02-16 2017-05-09 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
JP5123365B2 (ja) 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5514059B2 (ja) 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8345471B2 (en) 2010-10-07 2013-01-01 Hynix Semiconductor Inc. Magneto-resistance element and semiconductor memory device including the same
US8427791B2 (en) 2010-11-23 2013-04-23 HGST Netherlands B.V. Magnetic tunnel junction having a magnetic insertion layer and methods of producing the same
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US9070464B2 (en) 2010-12-10 2015-06-30 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
EP2477227B1 (en) 2011-01-13 2019-03-27 Crocus Technology S.A. Magnetic tunnel junction comprising a polarizing layer
JP2012204432A (ja) 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8790798B2 (en) 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
KR20140037111A (ko) 2011-05-19 2014-03-26 더 리전트 오브 더 유니버시티 오브 캘리포니아 전압 제어 자기 이방성 스위치 및 자기 전기 메모리
US8507114B2 (en) 2011-06-30 2013-08-13 Seagate Technology Llc Recording layer for heat assisted magnetic recording
JP2013041912A (ja) 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ
JP5542761B2 (ja) * 2011-09-20 2014-07-09 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US9058885B2 (en) 2011-12-07 2015-06-16 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
US20130187247A1 (en) 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8617644B2 (en) 2012-03-08 2013-12-31 HGST Netherlands B.V. Method for making a current-perpendicular-to-the-plane (CPP) magnetoresistive sensor containing a ferromagnetic alloy requiring post-deposition annealing
US20130307097A1 (en) 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US20140001586A1 (en) 2012-06-28 2014-01-02 Industrial Technology Research Institute Perpendicularly magnetized magnetic tunnel junction device
TWI498888B (zh) * 2012-06-28 2015-09-01 Ind Tech Res Inst 垂直磁化自旋磁性記憶體元件
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
WO2014022304A1 (en) 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
JP5597899B2 (ja) 2012-09-21 2014-10-01 株式会社東芝 磁気抵抗素子および磁気メモリ
KR101967352B1 (ko) 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US9252710B2 (en) 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
JP2014135449A (ja) * 2013-01-11 2014-07-24 Toshiba Corp 磁気抵抗効果素子およびその製造方法
US20140203383A1 (en) 2013-01-24 2014-07-24 T3Memory, Inc. Perpendicular magnetoresistive memory element
US9196335B2 (en) 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9184374B2 (en) 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US9602103B2 (en) 2013-05-22 2017-03-21 Hitachi, Ltd. Spin wave device and logic circuit using spin wave device
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9461094B2 (en) 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
US9099124B1 (en) 2014-09-28 2015-08-04 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with MgO tunneling barrier layer and nitrogen-containing layer for minimization of boron diffusion
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9972774B2 (en) 2015-02-27 2018-05-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9177573B1 (en) 2015-04-30 2015-11-03 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with magnesium oxide tunneling barrier layer and free layer having insertion layer
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150031311A (ko) * 2012-09-26 2015-03-23 인텔 코포레이션 자기 이방성 강화층과 결정화 장벽층을 포함하는 수직 mtj 적층
US20140131649A1 (en) * 2012-11-14 2014-05-15 Kabushiki Kaisha Toshiba Magnetoresistance element and magnetic memory
US20140175581A1 (en) * 2012-12-24 2014-06-26 T3Memory, Inc. Magnetoresistive element having a novel cap multilayer

Also Published As

Publication number Publication date
JP2018518037A (ja) 2018-07-05
US20170077393A1 (en) 2017-03-16
KR101903308B1 (ko) 2018-11-13
CN107408627B (zh) 2020-10-16
WO2016164108A1 (en) 2016-10-13
EP3281236A4 (en) 2018-10-10
TW201709575A (zh) 2017-03-01
CN107408627A (zh) 2017-11-28
US20160301001A1 (en) 2016-10-13
EP3281236A1 (en) 2018-02-14
US9941466B2 (en) 2018-04-10
TWI619279B (zh) 2018-03-21
US9502642B2 (en) 2016-11-22
JP6622317B2 (ja) 2019-12-18

Similar Documents

Publication Publication Date Title
KR101903308B1 (ko) 자기 터널 접합들, 자기 터널 접합들을 형성하는 동안 사용되는 방법들, 및 자기 터널 접합들을 형성하는 방법들
JP6908639B2 (ja) 磁気トンネル接合
US9960346B2 (en) Magnetic tunnel junctions
JP6832326B2 (ja) 磁気トンネル接合の磁気電極を形成する方法および磁気トンネル接合を形成する方法
KR101903310B1 (ko) 자기 터널 접합

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant