KR20170051692A - 식각 후처리 방법 - Google Patents

식각 후처리 방법 Download PDF

Info

Publication number
KR20170051692A
KR20170051692A KR1020150152006A KR20150152006A KR20170051692A KR 20170051692 A KR20170051692 A KR 20170051692A KR 1020150152006 A KR1020150152006 A KR 1020150152006A KR 20150152006 A KR20150152006 A KR 20150152006A KR 20170051692 A KR20170051692 A KR 20170051692A
Authority
KR
South Korea
Prior art keywords
post
plasma
damaged
treatment
etching
Prior art date
Application number
KR1020150152006A
Other languages
English (en)
Other versions
KR102481166B1 (ko
Inventor
김광수
박병재
고용선
김경현
문창섭
박기종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150152006A priority Critical patent/KR102481166B1/ko
Priority to US15/242,190 priority patent/US10128120B2/en
Publication of KR20170051692A publication Critical patent/KR20170051692A/ko
Application granted granted Critical
Publication of KR102481166B1 publication Critical patent/KR102481166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 소자의 제조 방법을 제공한다. 반도체 소자의 제조 방법은 피식각막을 플라즈마 식각한 후, 피식각막 표면의 손상 영역을 완전하게 제거하는 방법을 포함한다. 방법은, 플라즈마 식각된 피식각막으로, 플라즈마 장치 내 스테이지의 전하와 동일한 전하를 갖는 제1 후처리 가스를 이용하여 플라즈마 일차 식각 후처리 공정하는 것을 포함한다.

Description

식각 후처리 방법 {METHOD OF POST-ETCHING}
본 발명은 식각 후처리 방법에 관련된 것으로, 더욱 상세하게는 플라즈마 식각 공정의 후처리 방법에 관련된 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 널리 사용되고 있다. 하지만, 전자 산업의 발전과 함께 반도체 소자는 점점 더 고집적화 되고 있어, 여러 문제점들을 야기시키고 있다. 예컨대, 반도체 소자의 고집적화에 의해 반도체 소자 내 패턴들의 선폭 및/또는 간격이 감소되는 반면에 상기 패턴들의 높이 및/또는 종횡비가 증가되고 있다. 이에 따라, 박막들의 증착 공정 및/또는 식각 공정 시 발생되는 오염물에 대하여 전기적 및/또는 물리적으로 영향을 많이 받아, 반도체 소자의 신뢰성이 저하되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 향상된 신뢰성을 가지며 보다 고집적화된 소자를 구현하기 위한 식각 후처리 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 식각 후처리 방법을 제공한다. 상기 식각 후처리 방법은: 피식각막을 플라즈마 장치 내 스테이지로 로딩하는 단계; 상기 플라즈마 장치로 식각 가스를 주입하고 상기 피식각막을 플라즈마 식각하는 단계; 상기 피식각막을 플라즈마 식각하는 동안, 상기 식각된 피식각막 표면에 제1 두께로 제1 손상 영역이 생성되는 단계; 상기 플라즈마 식각된 피식각막의 표면으로 제1 후처리 가스를 주입하는 일차 플라즈마 후처리 공정을 수행하여, 상기 제1 손상 영역을 제거하는 단계; 상기 일차 플라즈마 후처리 공정 동안, 상기 제1 손상 영역이 제거된 피식각막 표면에 제2 두께로 제2 손상 영역이 생성되는 단계; 상기 제2 손상 영역이 생성된 피식각막 표면으로 제2 후처리 가스를 주입하는 이차 플라즈마 후처리 공정을 수행하여, 상기 제2 손상 영역을 손상시키는 단계; 및 상기 손상된 제2 손상 영역을 세정 공정으로 제거하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 제1 후처리 가스로 일차 플라즈마 후처리하는 동안, 플라즈마 상태의 제1 후처리 가스의 이온들의 전하(charge)가 상기 스테이지에 인가되는 바이어스 전원의 전하와 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 플라즈마 식각 단계, 상기 일차 및 이차 플라즈마 후처리 단계들은 동일한 상기 플라즈마 장치 내에서(in-situ) 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 플라즈마 식각 단계, 상기 일차 및 이차 플라즈마 후처리 단계들 중 적어도 두 단계가 동일한 상기 플라즈마 장치에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 후처리 가스는 탄소를 포함하지 않는(carbon free) 가스를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 후처리 가스는 Cl2를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 후처리 가스는 불활성 가스를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 이차 플라즈마 후처리 공정 동안, 상기 손상된 제2 손상 영역 아래에 제3 손상 영역이 생성되며, 상기 세정 공정에서 상기 제2 및 제3 손상 영역들이 제거될 수 있다.
본 발명의 일 실시예에 따르면, 상기 세정 공정은 스트립(strip) 공정을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 세정 공정은 습식 세정 또는 건식 세정 공정을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 식각 후처리 방법은: 상기 세정 공정을 수행한 후 상기 피식각막 상에 도전막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 식각 후처리 방법은: 상기 세정 공정을 수행한 후 상기 피식각막 상에 에피택시얼 공정을 수행하여, 에피막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 개념에 따른 다른 실시예는 식각 후처리 방법을 제공한다. 상기 식각 후처리 방법은: 피식각막을 플라즈마 장치 내 스테이지로 로딩하는 단계; 상기 플라즈마 장치로 불소를 포함하는 식각 가스를 주입하고 상기 피식각막을 플라즈마 식각하되, 상기 식각된 피식각막 표면에 제1 두께로 제1 손상 영역이 형성되는 일차 플라즈마 후처리 단계; 상기 식각된 피식각막으로 염소를 포함하는 가스를 주입하여 상기 제1 손상 영역을 제거하되, 상기 제1 손상 영역이 제거된 피식각막 표면에 제2 두께로 제2 손상 영역이 형성되는 이차 플라즈마 후처리 단계; 상기 제2 손상 영역이 형성된 피식각막 표면으로 불활성 가스를 주입하여, 상기 제2 손상 영역을 손상시키는 단계; 및 상기 손상된 제2 손상 영역을 세정 공정을 통해 제거하는 단계를 포함하되, 상기 식각 공정, 상기 일차 후처리 공정 및 상기 이차 후처리 공정 중 적어도 두 공정들은 동일한 상기 플라즈마 장치 내에서 수행한다.
본 발명의 일 실시예에 따르면, 상기 이차 플라즈마 후처리 공정 시, 상기 손상된 제2 손상 영역 아래에 제3 손상 영역이 생성되며, 상기 세정 공정에서 상기 제2 및 제3 손상 영역들이 제거될 수 있다.
본 발명의 일 실시예에 따르면, 상기 세정 공정은 스트립 공정, 습식 세정 및 건식 세정 중 적어도 하나를 포함할 수 있다.
본 발명의 개념에 따른 실시예들에 의하면, 플라즈마 식각된 피식각막으로, 플라즈마 장치 내 스테이지의 전하와 동일한 전하를 갖는 제1 후처리 가스를 이용하여 플라즈마 일차 식각 후처리 공정하고, 불활성 가스로 이차 식각 후처리 공정을 수행하여 피식각막 표면의 손상 영역을 완전하게 제거할 수 있다. 손상 영역을 완전하게 제거함으로써, 완성되는 반도체 소자의 전기적 불량을 방지할 수 있다.
도 1은 플라즈마 식각 공정을 수행하는 플라즈마 식각 장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예들에 따른 식각 후처리 방법을 설명하기 위한 순서도이다.
도 3 내지 도 9는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 13은 비교예에 따른 식각 후처리 방법 및 본 발명의 실시예에 따른 식각 후처리 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 실시예들에 따른 반도체 소자의 형성 방법으로 형성된 패턴 구조물 표면의 탄소 양과, 비교예에 따른 반도체 소자의 형성 방법으로 형성된 패턴 구조물 표면의 탄소 양을 비교한 그래프이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 플라즈마 식각 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 플라즈마 식각 장치는, 공정 챔버(100), 피식각막(EL)이 로딩되는 스테이지(110), 플라즈마 발생부(120, 125), 가스 공급부(130) 및 가스 배기부(140)를 포함할 수 있다.
상기 공정 챔버(100)는 플라즈마를 형성하기 위한 식각 가스 또는 플라즈마 상태로 여기된 식각 가스가 유입되는 공간을 포함할 수 있다.
상기 스테이지(110)는 상기 공정 챔버(100) 내부에 구비되며, 상기 공정 챔버(100) 내부로 제공되는 피식각막(EL)을 지지할 수 있다. 상세하게 도시되지는 않으나, 상기 스테이지(110)는 구동부(도시되지 않음)와 연결되어 상하 구동할 수 있다. 또한, 상기 스테이지(110) 내부에 히터(도시되지 않음)가 구비되어, 상기 식각 공정을 수행하는 동안 상기 피식각막(EL)의 온도를 조절할 수 있다.
상기 플라즈마 발생부(120, 125)는 상기 공정 챔버(100) 내부로 제공되는 식각 가스를 플라즈마 상태로 여기시키기 위하여 공정 챔버(100)의 상부에 구비되는 상부 전극(120)을 포함할 수 있다.
상기 상부 전극(120)은 RF 생성부(125)와 연결될 수 있으며, 상기 RF 생성부(125)의 일 단은 접지될 수 있다. 상기 상부 전극(120)에 전압이 인가되면, 상기 상부 전극(120)과 상기 스테이지(110) 사이의 전압 차로 인하여 상기 피식각막(EL) 상에 전계가 형성될 수 있다. 상기 RF 생성부(125)로부터 발생되는 RF 에너지에 의하여 형성된 전계는 상기 식각 가스를 여기시켜 상기 피식각막(EL)을 식각하는 이온과 전자 등으로 분해된 플라즈마 상태를 형성할 수 있다.
상기 여기된 플라즈마를 상기 피식각막(EL) 상으로 용이하게 유도하기 위하여 상기 피식각막(EL)을 지지하고 있는 하부 전극을 갖는 스테이지(110)에 바이어스 전원부(115)를 연결할 수 있다. 일 예로, 상기 바이어스 전원부(115)에서 RF 에너지를 형성할 수 있다.
상기 가스 공급부(130)는 상기 공정 챔버(100)의 일 측에 연통되도록 구비될 수 있다. 상기 가스 공급부(130)는 상기 공정 챔버(100) 내부로 식각 가스를 제공할 수 있다. 이때, 상기 공정 챔버(100) 내부로 제공되는 식각 가스는 상기 피식각막(EL)의 종류에 따라 상이할 수 있다. 일 예로, 상기 피식각막(EL)이 실리콘 또는 폴리실리콘을 포함하는 경우, 상기 식각 가스는 SF6, CF4, CF4/H2, CHF3, CF4/O2, HBr, Cl2, 및 Cl2/HBr/O2 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 피식각막(EL)이 실리콘 산화물을 포함하는 경우, 상기 식각 가스는 SF6, NF3, CF4, CF4/H2, CHF3/O2, CF4/O2, C2H6, C3H8, 및 CHF3/C4F8/CO 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 피식각막(EL)이 실리콘 질화물을 포함하는 경우, 상기 식각 가스는 CF4/O2, CF4/H2, CHF3/O2, 및 CH2F2 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 피식각막(EL)이 알루미늄을 포함하는 경우, 상기 식각 가스는 Cl2, Cl2/CHCl3, 및 Cl2/N2 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 피식각막(EL)이 텅스텐을 포함하는 경우, 상기 식각 가스는 SF6, CF4, 및 Cl2 중 적어도 하나를 포함할 수 있다. 상기 피식각막(EL)이 티타늄 또는 티타늄 질화물을 포함하는 경우, 상기 식각 가스는 Cl2, Cl2/CHCl3, 및 CF4 중 적어도 하나를 포함할 수 있다. 상기 피식각막(EL)이 티타늄 실리사이드를 포함하는 경우, 상기 식각 가스는 Cl2, Cl2/CHCl3, 및 CF4/O2중 적어도 하나를 포함할 수 있다.
상기 가스 배기부(140)는 상기 공정 챔버(100)의 일 측에 연통되도록 구비되며, 진공 밸브(도시되지 않음) 및 진공 펌프(도시되지 않음)를 포함할 수 있다. 구체적으로, 상기 가스 배기부(140)는 상기 공정 챔버(100) 내부의 압력을 조절하는 역할 및 식각 공정 시 발생되는 식각 부산물들을 배출하는 역할을 할 수 있다. 상기 공정 챔버(100) 내부의 압력 조절 및 상기 식각 부산물을 배출하기 위해 상기 진공 밸브가 개방되면서 상기 진공 펌프가 작동될 수 있다.
도 1에 도시된 플라즈마 식각 장치는 예시적인 것으로 본 발명에서 상기 플라즈마 식각 장치를 이것으로 한정하는 것은 아니다.
도 2는 본 발명의 실시예들에 따른 식각 후처리 방법을 설명하기 위한 순서도이다. 도 3 내지 도 9는 본 발명의 실시예들에 따른 반도체 소자를 형성하기 위한 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 피식각막(200) 상에 마스크 패턴(210)을 형성할 수 있다.
상기 마스크 패턴(210)은 상기 피식각막(200)의 일부를 노출시키는 개구(215)를 포함할 수 있다. 예컨대, 상기 개구(215)는 홀 형상이거나 일 방향으로 연장하는 라인 형상을 가질 수 있다. 그러나, 본 발명에서 상기 개구(215)의 형상을 이로 한정하는 것은 아니다.
상기 피식각막(200)은 기판, 절연막 및/또는 도전막을 포함할 수 있다. 일 예로, 상기 피식각막(200)이 기판일 경우, 상기 기판은 실리콘 및/또는 게르마늄을 포함하는 반도체 기판이거나, SOI(silicon on insulation) 기판 또는 GOI(germanium on insulation) 기판을 포함할 수 있다. 일 예로, 상기 피식각막(200)이 절연막일 경우, 상기 절연막은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물 중 하나를 포함할 수 있다. 일 예로, 상기 피식각막(200)이 도전막일 경우, 상기 도전막은 폴리실리콘, 알루미늄, 텅스텐, 티타늄, 티타늄 질화물 및 티타늄 실리사이드 중 하나를 포함할 수 있다.
상기 마스크 패턴(210)은 상기 피식각막(200)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예컨대, 상기 마스크 패턴(210)은 포토레지스트 물질 또는 실리콘 질화물과 같은 절연물을 포함할 수 있다.
도 2 및 도 4를 참조하면, 상기 마스크 패턴(210)을 식각 마스크로 사용하여 상기 피식각막(200)을 식각하여 패턴 구조물(205)을 형성할 수 있다.(단계 S100) 상기 패턴 구조물(205)은 리세스(RC)를 포함할 수 있다.
실시예들에 따르면, 상기 피식각막(200)을 식각하는 것은 플라즈마를 이용한 이방성 식각일 수 있다. 상기 이방성 식각은 도 1에 도시된 플라즈마 식각 장치를 이용하여 수행될 수 있다.
상기 플라즈마 상태의 반응 가스가 상기 마스크 패턴(210)에 의해 노출된 피식각막(200)을 이방성으로 식각하면, 완성된 패턴 구조물(205)의 리세스(RC) 표면에는 플라즈마 손상을 입게 된다. 상기 플라즈마에 의해 손상되는 정도가 영역마다 상이할 수 있다. 도 2에 도시된 바와 같이, 상기 리세스(RC) 바닥면이 측면보다 더 많이 받으며, 상기 바닥면 및 측면이 만나는 모서리 부분에서 가장 많이 받을 수 있다. 설명의 용이함을 위하여 이하에서 손상된 영역의 두께를 가장 많이 손상 받은 부분의 두께로 일괄적으로 설명하기로 한다. 또한, 상기 식각 공정으로 손상된 부분의 손상 두께를 제1 두께(TK1)라 하며, 상기 손상된 영역을 제1 손상 영역(220)이라 한다. 상기 제1 손상 영역(220)은 내부의 원자들 사이의 결합이 약화되거나 끊어져 결합이 불안정하며, 외부의 충격에 의해 상기 패턴 구조물(205)로부터 쉽게 제거될 수 있다.
한편, 상기 식각 공정 후, 식각 잔류물(RSD)이 상기 패턴 구조물(205)의 리세스 표면에 잔류할 수 있다.
도 2 및 도 5를 참조하면, 상기 식각 공정을 수행한 챔버(100, 도 1 참조)와 동일한 챔버에서 인-시튜(in-situ)로 일차 식각 후처리(first post etch treatment) 공정을 수행할 수 있다. (단계 S120) 다른 실시예에 따르면, 상기 일차 식각 후처리 공정은 상기 식각 공정을 수행한 챔버에서 진행되지 않을 수도 있다.
상기 일차 식각 후처리 공정은 상기 제1 손상 영역(220)을 제거하기 위한 공정이다. 본 발명의 일 실시예에 따르면, 상기 일차 식각 후처리 공정은 도 1에 도시된 공정 챔버(100, 도 1 참조)로 제1 후처리 가스를 주입한 후, 플라즈마를 발생시켜 수행될 수 있다. 플라즈마 상태의 제1 후처리 가스의 이온들은 식각 공정으로 손상된 제1 손상 영역(220)이 형성된 패턴 구조물(205)의 표면에 스퍼터될 수 있다. 스퍼터된 이온들은 제1 손상 영역(220)에 충돌함으로써 상기 제1 손상 영역(220) 및 식각 잔류물(RSD)을 상기 패턴 구조물(205)로부터 제거할 수 있다.
상기 식각 잔류물(RSD)은 상기 제1 후처리 가스에 의해 먼저 제거될 수 있다. 이어서, 상기 제1 손상 영역(220)을 제거할 수 있다. 상기 제1 손상 영역(220)을 제거하는 공정을 아래에서 상세하게 설명한다.
본 발명의 일 실시예에 따르면, 상기 제1 후처리 가스의 종류 또는 유량 등을 조절하여, 상기 제1 후처리 가스의 플라즈마 이온들의 충돌 깊이(즉, 제2 깊이)를 조절할 수 있다. 상기 제1 후처리 가스의 이온들의 충돌 깊이는 상기 제1 두께(TK1)와 실질적으로 동일한 것이 바람직하다.
일 실시예에 따르면, 상기 제1 손상 영역(220)만을 제거하는 것이 바람직하나, 전술한 바와 같이 상기 식각 공정에 의해 손상되는 부위가 상기 패턴 구조물(205)의 위치에 따라 그 깊이가 상이하여, 상기 식각 공정에서 손상되지 않은 부위까지 상기 제1 후처리 가스의 이온들에 의해 손상될 수 있다. 또한, 상기 일차 식각 후처리 공정을 진행하는 중 공정 변수들이 발생할 수 있으며, 공정 변수들을 고려하여 상기 제1 손상 영역(220)뿐만 아니라 손상되지 않은 패턴 구조물의 일부까지 상기 일차 후처리 공정이 수행될 수 있다. 따라서, 상기 일차 식각 후처리 공정에 의해 패턴 구조물(205)의 리세스의 표면의 일부가 손상될 수 있으며, 이하 설명의 용이함을 위하여, 상기 제1 후처리 가스의 이온들에 의해 손상된 부위를 제2 손상 영역(230)이라 한다. 또한, 상기 제2 손상 영역(230)의 두께는 상기 패턴 구조물(205)의 리세스 측면 및 바닥면 등의 위치에 따라 상이하나, 전술한 바와 같이 가장 두껍게 손상된 부분의 두께를 상기 제2 손상 영역(230)의 두께라 하며 설명의 용이함을 위해 제2 두께(TK2)라 한다. 상기 제2 두께(TK2)는 상기 제1 손상 영역(220)이 제거된 리세스의 표면으로부터 상기 제2 손상 영역(230)의 바닥면까지의 거리일 수 있다.
다른 실시예에 따르면, 상기 일차 후처리 공정은 상기 제1 손상 영역(220)만을 제거할 수 있다. 이 경우, 상기 제2 손상 영역(230)은 생성되지 않을 수 있다. 다만, 상기 일차 후처리 공정에 의해 식각 잔류물(RSD)이 잔류하여 후속되는 이차 식각 후처리 공정을 수행할 수 있다.
일 실시예에서, 상기 제1 후처리 가스의 이온들의 전하와 바이어스 전원이 인가된 스테이지(110, 도 1 참조)의 전하를 이용하여 상기 이온들의 충돌 깊이를 조절할 수 있다. 구체적으로 설명하면, 상기 제1 후처리 가스에서 플라즈마에 의해 상태 변화한 이온들의 전하는, 상기 바이어스 전원(115, 도 1 참조)에 의해 인가된 스테이지(110)의 전하와 동일할 수 있다. 상기 이온의 전하와 상기 스테이지(110)에 인가된 전하가 동일함으로써, 둘 사이 반발력이 발생하고 이를 이용하여 상기 패턴 구조물(205)의 리세스 표면으로 투과하는 이온들의 양 또는 이온들이 투과되는 깊이가 감소할 수 있다. 따라서, 상기 패턴 구조물(205)이 상기 제1 후처리 가스의 이온들에 의해 손상되는 제2 손상 영역(230)의 두께(TK2)를 감소시킬 수 있다. 일 실시예에 따르면, 상기 제1 후처리 가스는 탄소를 포함하지 않은(carbon free) 가스를 포함할 수 있다. 상기 제1 후처리 가스는 플루오르(F), 염소(Cl) 및 브롬(Br)과 같은 할로겐족 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 제1 후처리 가스는 SF6, HBr, NF3, 및 Cl2 중 적어도 하나를 포함할 수 있다.
다른 실시예에서, 상기 제1 후처리 가스의 특성을 이용하여, 상기 제1 후처리 가스의 이온들의 충돌 깊이를 조절할 수 있다. 구체적으로 설명하면, 상기 제1 후처리 가스에서 플라즈마에 의해 상태 변화한 이온들 자체가 충돌력이 크지 않은 제1 후처리 가스를 선택할 수 있다. 이로써, 상기 이온들이 상기 패턴 구조물(205)의 리세스(RC) 표면으로 충돌하더라도, 깊게 충돌하지 못할 수 있다. 이러한 특성으로 상기 제1 후처리 가스의 이온들이 상기 제1 두께를 지나치게 넘어가지 않아, 상기 패턴 구조물(205) 표면이 손상되는 것을 방지할 수 있다.
도 5에서는 상기 제1 손상 영역(220)이 완전하게 제거된 것으로 도시되었으나, 상기 제1 손상 영역(220)의 일부가 잔류할 수도 있다. 또한, 상기 제1 손상 영역(220) 아래에 상기 식각 공정으로 손상되지 않은 패턴 구조물(205)의 표면의 일부가 제거될 수 있다.
또한, 상기 일차 식각 후처리 공정에서, 상기 패턴 구조물(205)의 리세스 표면에 상기 패턴 구조물(205) 표면에 상기 일차 후처리 공정에 사용되는 이온들(예를 들면, C+, Cl-, F-)이 오염 물질(RSD)로 잔류하게 될 수도 있다. 상기 오염 물질들(RSD)은 상기 제2 손상 영역(230)이 형성된 패턴 구조물(205) 표면에 잔류할 수 있다. 상기 오염 물질들(RSD)은 후속 완성되는 반도체 소자에서 결함으로 작용하여, 상기 반도체 소자의 전기적 신뢰성을 저하시킬 수 있다.
도 2 및 도 6을 참조하면, 상기 일차 식각 후처리 공정을 수행한 챔버와 동일한 챔버에서 인-시튜로 이차 식각 후처리 공정을 수행할 수 있다. (단계 S130) 다른 실시예에 따르면, 상기 이차 후처리 공정은 상기 일차 후처리 공정이 수행된 챔버와 다른 챔버에서 수행될 수도 있다.
도 2 및 도 5에서 설명된 바와 같이 상기 일차 식각 후처리 공정 후 상기 패턴 구조물(205)의 표면에 제2 손상 영역(230)이 형성되고 오염 물질(RSD)이 잔류할 수 있다. 상기 이차 식각 후처리 공정은 반응성이 없는 제2 후처리 가스를 이용하여 상기 제2 손상 영역(230)에 손상을 입히고, 상기 오염 물질(RSD)을 제거할 수 있다.
본 발명의 일 실시예에 따르면, 상기 이차 식각 후처리 공정은 도 1에 도시된 공정 챔버(100, 도 1 참조)로 제2 후처리 가스를 주입한 후, 플라즈마를 발생시켜 수행될 수 있다. 본 발명의 실시예들에 따르면, 상기 제2 후처리 가스는 불활성 가스를 포함할 수 있다. 예컨대, 상기 제2 후처리 가스는 헬륨(He), 아르곤(Ar) 및 질소(N2)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 이차 식각 후처리 공정에서, 상기 패턴 구조물(205)의 표면에 잔류하는 오염 물질들(RSD)을 물리적으로 탈착시켜 제거할 수 있다. 또한, 상기 불활성 가스를 이용하는 플라즈마 공정을 통해, 상기 제2 손상 영역(230)에 물리적인 손상만을 입히며, 더 이상의 오염물질을 생성시키지 않을 수 있다. 상기 제2 손상 영역(230)은 상기 이차 식각 후처리 공정에 의해 물리적으로 손상을 입어 그 내부의 결합이 약화되거나 끊어질 수 있다.
일 실시예에 따르면, 상기 이차 식각 후처리 공정에서, 상기 제2 손상 영역(230)만 손상시키는 것이 바람직하다. 그러나, 상기 제2 손상 영역(230)의 두께(TK2)가 상기 패턴 구조물(205)의 위치에 따라 동일하지 않을 수 있고, 상기 이차 후처리 공정을 진행하는 중 공정 변수들이 발생할 수 있다. 따라서, 상기의 제2 손상 영역(230)의 불균일한 두께(TK2)와 공정 변수들을 고려하여 상기 제2 손상 영역(230)뿐만 아니라 손상되지 않은 패턴 구조물(205)의 일부까지 상기 이차 후처리 공정이 수행될 수 있다.
상기 이차 식각 후처리 공정에 의해 손상된 부분을 제3 손상 영역(240)이라 하며, 상기 제3 손상 영역(240)은 상기 제2 손상 영역(230) 감싸며 형성될 수 있다. 또한, 상기 제3 손상 영역(240)의 두께는 상기 패턴 구조물의 리세스 측면 및 바닥면 등의 위치에 따라 상이하나, 전술한 바와 같이 가장 두껍게 손상된 부분의 두께를 상기 제3 손상 영역(240)의 두께라 하며 설명의 용이함을 위해 제3 두께(TK3)라 한다. 상기 제3 두께(TK3)는 상기 제1 손상 영역(220)이 제거된 리세스의 표면으로부터 상기 제3 손상 영역(240)의 바닥면까지의 거리일 수 있다. 상기 제3 두께(TK3)는 상기 제2 두께(TK2)보다 클 수 있다.
다른 실시예에 따르면, 상기 이차 식각 후처리 공정은 상기 제2 손상 영역(230)만을 손상시킬 수 있다. 이 경우, 상기 제3 손상 영역(240)은 생성되지 않을 수 있다.
도 2 및 도 7을 참조하면, 상기 제2 및 제3 손상 영역들(230, 240)을 제거하기 위한 세정 공정을 수행할 수 있다. (단계 S140)
본 발명의 실시예들에 따르면, 상기 제2 및 제3 손상 영역들(230, 240)은 제거 공정은 애싱 공정 없이, 스트립 공정만으로 수행될 수 있다.
일반적으로, 플라즈마 공정의 부산물을 애싱 공정과 스트립 공정으로 제거되는데, 본 발명의 실시예들에 따르면, 상기 제2 및 제3 손상 영역들(230, 240) 각각이 상기 제1 후처리 가스의 이온들 및 상기 제2 후처리 가스 이온들에 의해 손상된 부분들로서, 그 내부의 결합이 약하거나 끊어져서 상기 스트립 공정 만으로도 상기 패턴 구조물(205)로부터 용이하게 제거될 수 있다.
본 발명의 실시예들에 따르면, 상기 제거 공정은 습식 세정 공정 및 건식 세정 공정 중 적어도 하나를 포함할 수 있다. 상기에서 설명한 것과 유사하게, 제2 및 제3 손상 영역들(230, 240) 각각은 상기 제1 후처리 가스의 이온들 및 상기 제2 후처리 가스 이온들에 의해 손상된 부분들로서, 그 내부의 결합이 약하거나 끊어져서 습식 또는 건식 세정 공정으로 용이하게 제거될 수 있다.
상기 패턴 구조물(205)의 리세스(RC) 내부에 다양한 물질을 채워 다양한 반도체 소자로 사용할 수 있다.
도 8에 도시된 일 실시예에 따르면, 상기 패턴 구조물(205)의 리세스(RC) 내부를 도전물로 채워 콘택 플러그(250, 또는 배선)를 포함하는 반도체 소자를 완성할 수 있다. 상기 콘택 플러그(250, 또는 배선)와 상기 패턴 구조물(205) 사이에 손상된 영역이 있는 경우, 그 영역에서 누설 전류가 발생할 수 있으나, 본 실시예들에 따라 상기 손상 영역들을 제거함으로써 전기적 특성 열화를 방지할 수 있다.
도 9에 도시된 일 실시예에 따르면, 상기 패턴 구조물(205) 상에 에피택시얼(epitaxial) 공정을 이용하여, 에피 패턴(260)을 포함하는 반도체 소자를 완성할 수 있다. 상세하게 도시되지 않았으나, 상기 패턴 구조물(205)의 리세스(RC) 내측면을 따라 시드막(seed layer)을 형성할 수 있다. 상기 에피 패턴(260)과 상기 패턴 구조물(205) 사이에 손상된 영역이 있는 경우, 그 영역에서 누설 전류가 발생할 수 있으나, 본 실시예들에 따라 상기 손상 영역들을 제거함으로써 전기적 특성 열화를 방지할 수 있다.
본 발명에서는 상기 리세스(RC) 내부를 채우는 공정은 도 6 및 도 7을 참조하여 예시적으로 설명하였으나, 본 발명이 이로 한정되는 것은 아니다.
도 10 내지 도 13은 비교예에 따른 식각 후처리 방법 및 본 발명의 실시예에 따른 식각 후처리 방법을 설명하기 위한 단면도들이다. 도 10 내지 도 13의 왼쪽이 비교예를 도시하며, 오른쪽이 본 발명의 실시예를 도시한다.도 10을 참조하면, 본 발명의 실시예에 따른 피식각막(300) 및 일반적인 피식각막(305) 모두를 CF4가스를 이용하여 플라즈마 식각하면, 제1 손상 두께(TK1)로 제1 손상 영역들(310, 315)이 각각 형성된다. 상기 제1 손상 영역들(310, 315) 각각은 그 내부의 결합이 약하거나 끊어진 상태일 수 있다.
도 11의 왼쪽을 참조하면, 비교예에 따라 상기 피식각막(300) 표면에 일반적인 일차 식각 후처리 공정을 수행한다. 상기 일차 식각 후처리 공정은 식각 공정 시 사용되는 식각 가스와 동일한 가스를 사용한다. 구체적으로 설명하면, CF4가스를 이용하며, 상기 피식각막이 로딩된 스테이지로 음의 바이어스(bias)가 인가된다. CF4가스는 C+, F-, CF3, F 등으로 분해된다. 상기 분해된 원소들이 상기 제1 손상 영역(310)이 형성된 피식각막(300) 표면에 충돌하여, 상기 제1 손상 영역(310)을 제거한다. 그런데, 상기 분해된 원소들이 제1 손상 영역(310)뿐만 아니라 그 아래의 피식각막(305)까지 침투하게 되어 제2 손상 영역(320)을 형성하게 된다. 특히, C+는 원자량이 작고, 음의 바이어스를 갖는 스테이지와의 인력으로 상기 피식각막(300) 내측으로 깊게 침투하게 되며, 이는 오염층으로써 후속 완성되는 소자의 전기적 신뢰성을 저하시킨다. 상기 제2 손상 영역(320)은 제2 손상 두께(TK2)를 갖는데, 상기 제2 손상 두께(TK2)는 상기 제1 손상 영역(310)이 제거된 피식각막(300) 표면으로부터 상기 제2 손상 영역(320)의 바닥면까지의 거리이다.
도 11의 오른쪽을 참조하면, 본 실시예에 따라 상기 피식각막(305) 표면에 일차 식각 후처리 공정을 수행한다. 상기 일차 후처리 공정은 본 실시예에서는 상기 일차 식각 후처리 공정을 Cl2가스를 이용한 플라즈마 공정을 사용한다. 또한, 상기 피식각막(305)이 로딩된 스테이지로 음의 바이어스가 인가된다. 상기 Cl2 가스가 플라즈마 상태의 라디칼(Cl*) 또는 음의 이온들(Cl-)로 분해된다. 상기 분해된 원소들이 상기 제1 손상 영역(315)이 형성된 피식각막(305) 표면에 충돌하여, 상기 제1 손상 영역(315)을 제거한다. 그런데, 상기 분해된 원소들이 제1 손상 영역(315)뿐만 아니라 그 아래의 기판까지 침투하게 되어 제3 손상 영역(325)을 형성하게 된다. 본 실시예에 따르면, 음의 바이어스를 갖는 스테이지와 상기 Cl-는 반발력에 의해 상기 제3 손상 영역(325)은 상기 제2 두께(TK2)보다 작은 제3 두께(TK3)를 갖는다.
도 12의 왼쪽을 참조하면, 상기 제2 손상 영역(320)으로 이차 후처리 공정을 수행한다. 본 공정은 통상의 식각 후처리 공정에서 없는 공정이다. 그러나, 본 발명의 일차 후처리 공정에 관련된 특징을 변수로 하기 위하여, 본 이차 후처리 공정을 비교예에서 동일하게 수행한다.
구체적으로 Ar가스와 같은 불활성 가스를 이용하는 플라즈마 공정을 수행하여, 상기 제2 손상 영역(320)으로 물리적 충격을 가하여 물리적 손상을 입힌다. 이때, 상기 이차 후처리 공정에 의해 손상되는 두께는 상기 제2 두께(TK2)보다 작은 제4 두께(TK4)를 갖는다. 이는, 상기 일차 식각 후처리 공정 시, 사용된 CF4 가스 내 C+는 원자량이 작고, 음의 바이어스를 갖는 스테이지와의 인력으로 상기 기판 내측으로 깊게 침투함으로써, 일차 식긱 후처리 공정 후 손상 받은 부위가 깊게 형성되었고, 상기 이차 식각 후처리 공정 시, 불활성 가스는 상기 일차 식각 후처리 공정 시 손상 받은 깊이보다 작게 침투되기 때문이다.
상기 이차 후처리 공정에 의해 손상 받은 부분을 제4 손상 영역(330)이라하며, 상기 제4 손상 영역(330)은 상기 제2 손상 영역(320)의 상부에 포함된다. 또한, 상기 제4 손상 영역(330)은 상기 피식각막(305) 상부면에서 상기 제4 손상 영역(330)의 바닥면까지의 제4 두께(TK4)를 갖는다. 상기 제4 두께(TK4)는 상기 제2 두께(TK2)보다 작다.
상기 이차 후처리 공정으로 상기 제2 손상 영역(320)의 상부 일부 즉, 제4 손상 영역(330)에만 손상을 입히게 된다. 손상을 입은 제2 손상 영역(320)의 상부(제4 손상 영역, 330)는 그 결합이 약해지거나 끊어진 상태로 후속 세정 공정에서 용이하게 제거될 수 있으나, 손상 입지 않은 제2 손상 영역의 하부(320L)는 상부보다 제거되기 어렵다.
도 12의 오른쪽을 참조하면, 상기 제3 손상 영역(325)으로 이차 후처리 공정을 수행한다. 구체적으로 도 12a에서 수행된 이차 후처리 공정과 실질적으로 동일하며, 즉, 플라즈마 Ar가스와 같은 불활성 가스를 이용하는 플라즈마 공정을 수행하여, 상기 제3 손상 영역(325D)으로 물리적 충격을 가하여 물리적 손상을 입힌다. 더불어, 상기 제3 손상 영역(325D) 아래에 상기 이차 후처리 공정에 의해 손상되는 제5 손상 영역(335)이 형성될 수 있다. 상기 이차 후처리 공정으로 손상된 부위는 피식각막(305)의 상부면으로부터 상기 제5 손상 영역(335)의 바닥면까지 제5 두께(TK5)를 가질 수 있다. 상기 제5 두께(TK5)는 상기 제3 두께(TK3)보다 크며, 상기 제4 두께(TK4)와 실질적으로 동일하다.
상기 이차 후처리 공정으로, 상기 제3 손상 영역(325D)은 물리적으로 더 손상을 받게 되고, 상기 제5 손상 영역(335)은 불활성 가스를 사용함으로써 손상된 부위의 오염이 발생하지 않는다.
도 13의 왼쪽을 참조하면, 세정 공정을 수행한다. 상기 세정 공정은 애싱 공정 및 스트립 공정을 포함하는 두 단계로 진행하되, 상기 제4 손상 영역(제2 손상 영역의 상부, 330)은 제거되지만 상기 이차 식각 후처리 공정에서 손상 받지 못한 제2 손상 영역 하부(320R)는, 그 내부에 잔류하는 C+, F-, CF3, F 등에 의해 완전하게 제거되지 못한다. 제거되지 않은 제2 손상 영역(320R)은 완성되는 소자의 전기적 신뢰성을 저하시킬 수 있다.
도 13의 오른쪽 참조하면, 세정 공정을 수행하되, 상기 세정 공정은 애싱 공정 없이 스트립 공정으로 진행된다. 상기 세정 공정에 의해 물리적 손상을 받은 상기 제3 손상 영역(325D) 및 상기 제5 손상 영역(335)이 제거된다.
도 14는 본 발명의 실시예들에 따른 반도체 소자의 형성 방법으로 형성된 패턴 구조물 표면의 탄소 양과, 비교예에 따른 반도체 소자의 형성 방법으로 형성된 패턴 구조물 표면의 탄소 양을 비교한 그래프이다.
도 14를 참조하면, 본 발명의 실시예들에 따라 형성된 패턴 구조물의 표면의 탄소 양이 비교예에 따라 형성된 패턴 구조물의 표면의 탄소 양보다 실질적으로 절반 이상 적은 것을 알 수 있다. 이는, 본 발명의 실시예들에 따라 일차 식각 후처리 공정 시, 탄소를 포함하지 않으며 스테이지의 전하와 동일한 전하의 후처리 식각 가스를 사용하거나, 패턴 구조물 표면으로 투과되기 어려운 가스를 사용함으로써 탄소의 양을 감소시킨다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200: 피식각막
205: 패턴 구조물
210: 마스크 패턴
220: 제1 손상 영역
230: 제2 손상 영역
240: 제3 손상 영역

Claims (10)

  1. 피식각막을 플라즈마 장치 내 스테이지로 로딩하는 단계;
    상기 플라즈마 장치로 식각 가스를 주입하고 상기 피식각막을 플라즈마 식각하는 단계;
    상기 피식각막을 플라즈마 식각하는 동안, 상기 식각된 피식각막 표면에 제1 두께로 제1 손상 영역이 생성되는 단계;
    상기 플라즈마 식각된 피식각막의 표면으로 제1 후처리 가스를 주입하는 일차 플라즈마 후처리 공정을 수행하여, 상기 제1 손상 영역을 제거하는 단계;
    상기 일차 플라즈마 후처리 공정 동안, 상기 제1 손상 영역이 제거된 피식각막 표면에 제2 두께로 제2 손상 영역이 생성되는 단계;
    상기 제2 손상 영역이 생성된 피식각막 표면으로 제2 후처리 가스를 주입하는 이차 플라즈마 후처리 공정을 수행하여, 상기 제2 손상 영역을 손상시키는 단계; 및
    상기 손상된 제2 손상 영역을 세정 공정으로 제거하는 단계를 포함하는 식각 후처리 방법.
  2. 제1항에 있어서,
    상기 제1 후처리 가스로 일차 플라즈마 후처리하는 동안, 플라즈마 상태의 제1 후처리 가스의 이온들의 전하(charge)가 상기 스테이지에 인가되는 바이어스 전원의 전하와 동일한 식각 후처리 방법.
  3. 제1항에 있어서,
    상기 플라즈마 식각 단계, 상기 일차 및 이차 플라즈마 후처리 단계들은 동일한 상기 플라즈마 장치 내에서(in-situ) 수행되는 식각 후처리 방법.
  4. 제1항에 있어서,
    상기 플라즈마 식각 단계, 상기 일차 및 이차 플라즈마 후처리 단계들 중 적어도 두 단계가 동일한 상기 플라즈마 장치에서 수행되는 식각 후처리 방법.
  5. 제1항에 있어서,
    상기 제1 후처리 가스는 탄소를 포함하지 않는(carbon free) 가스를 포함하는 식각 후처리 방법.
  6. 제1항에 있어서,
    상기 제1 후처리 가스는 Cl2를 포함하는 식각 후처리 방법.
  7. 제1항에 있어서,
    상기 제2 후처리 가스는 불활성 가스를 포함하는 식각 후처리 방법.
  8. 제1항에 있어서,
    상기 이차 플라즈마 후처리 공정 동안, 상기 손상된 제2 손상 영역 아래에 제3 손상 영역이 생성되며,
    상기 세정 공정에서 상기 제2 및 제3 손상 영역들이 제거되는 식각 후처리 방법.
  9. 제1항에 있어서,
    상기 세정 공정은 스트립(strip) 공정을 포함하는 식각 후처리 방법.
  10. 제1항에 있어서,
    상기 세정 공정은 습식 세정 또는 건식 세정 공정을 포함하는 식각 후처리 방법.
KR1020150152006A 2015-10-30 2015-10-30 식각 후처리 방법 KR102481166B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150152006A KR102481166B1 (ko) 2015-10-30 2015-10-30 식각 후처리 방법
US15/242,190 US10128120B2 (en) 2015-10-30 2016-08-19 Method of treating a layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150152006A KR102481166B1 (ko) 2015-10-30 2015-10-30 식각 후처리 방법

Publications (2)

Publication Number Publication Date
KR20170051692A true KR20170051692A (ko) 2017-05-12
KR102481166B1 KR102481166B1 (ko) 2022-12-27

Family

ID=58635174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150152006A KR102481166B1 (ko) 2015-10-30 2015-10-30 식각 후처리 방법

Country Status (2)

Country Link
US (1) US10128120B2 (ko)
KR (1) KR102481166B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135210A (ja) * 2004-11-09 2006-05-25 Sony Corp 絶縁膜の加工方法
KR20070086312A (ko) * 2004-11-16 2007-08-27 어플라이드 머티어리얼스, 인코포레이티드 잔류물 제거를 위한 사후-에칭 처리
KR20070089062A (ko) * 2006-02-27 2007-08-30 어플라이드 머티어리얼스, 인코포레이티드 높은 종횡비 애플리케이션들을 위한 이방성 피쳐들을형성하는 에칭 방법
JP2013038388A (ja) * 2011-07-10 2013-02-21 Denso Corp 半導体基板の製造方法
KR20140082575A (ko) * 2012-12-21 2014-07-02 램 리써치 코포레이션 인시츄 금속 잔유물 세정
KR20140082850A (ko) * 2011-10-27 2014-07-02 어플라이드 머티어리얼스, 인코포레이티드 저 k 유전체 필름들 및 다른 유전체 필름들을 식각하기 위한 프로세스 챔버

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629355B1 (ko) 2000-01-07 2006-09-29 삼성전자주식회사 최종 보호막 형성 방법
JP2002025991A (ja) 2000-07-13 2002-01-25 Fuji Electric Co Ltd プラズマクリーニング方法、半導体装置の製造方法
KR20060116482A (ko) 2005-05-10 2006-11-15 삼성전자주식회사 반도체 제조 장치의 세정방법
JP2007305730A (ja) 2006-05-10 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR101423554B1 (ko) 2007-07-31 2014-07-25 (주)소슬 플라즈마 식각 장치 및 이를 이용한 웨이퍼 식각 방법
KR20090038066A (ko) 2007-10-15 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 식각부산물 제거방법
KR100955266B1 (ko) 2007-12-24 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR20120090996A (ko) 2009-08-27 2012-08-17 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 챔버 세정 후 프로세스 챔버의 제염 방법
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135210A (ja) * 2004-11-09 2006-05-25 Sony Corp 絶縁膜の加工方法
KR20070086312A (ko) * 2004-11-16 2007-08-27 어플라이드 머티어리얼스, 인코포레이티드 잔류물 제거를 위한 사후-에칭 처리
KR20070089062A (ko) * 2006-02-27 2007-08-30 어플라이드 머티어리얼스, 인코포레이티드 높은 종횡비 애플리케이션들을 위한 이방성 피쳐들을형성하는 에칭 방법
JP2013038388A (ja) * 2011-07-10 2013-02-21 Denso Corp 半導体基板の製造方法
KR20140082850A (ko) * 2011-10-27 2014-07-02 어플라이드 머티어리얼스, 인코포레이티드 저 k 유전체 필름들 및 다른 유전체 필름들을 식각하기 위한 프로세스 챔버
KR20140082575A (ko) * 2012-12-21 2014-07-02 램 리써치 코포레이션 인시츄 금속 잔유물 세정

Also Published As

Publication number Publication date
KR102481166B1 (ko) 2022-12-27
US20170125254A1 (en) 2017-05-04
US10128120B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
US9570317B2 (en) Microelectronic method for etching a layer
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
TWI283042B (en) Method for fabricating transistor of semiconductor device
US9543409B2 (en) Production of spacers at flanks of a transistor gate
US7091104B2 (en) Shallow trench isolation
JP4629421B2 (ja) ドライエッチング方法及びドライエッチング装置
JP2004503106A (ja) 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法
US9966312B2 (en) Method for etching a silicon-containing substrate
JP2003218247A (ja) フラッシュメモリセルの製造方法
KR100447891B1 (ko) 반도체 웨이퍼의 건식 식각 방법
US20040069223A1 (en) Wall liner and slot liner for process chamber
US9484217B2 (en) Method of forming contact openings for a transistor
KR102481166B1 (ko) 식각 후처리 방법
US6828237B1 (en) Sidewall polymer deposition method for forming a patterned microelectronic layer
CN113078178A (zh) 蚀刻方法及cmos图像传感器的制造方法
US20080274607A1 (en) Semiconductor device and fabrication process thereof
US6740593B2 (en) Semiconductor processing methods utilizing low concentrations of reactive etching components
JPH09162172A (ja) エッチングダメージの除去方法
JP2005197642A (ja) 半導体素子の酸化膜形成方法
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20080001530A (ko) 리세스 채널을 갖는 반도체 소자의 제조방법
JP2003115462A (ja) コンタクト構造の形成方法
KR100733558B1 (ko) 반도체 장치의 제조 방법
JP2000340543A (ja) ドライエッチング方法および装置
Grebs et al. Effect of Rie sequence and post-Rie surface processing on the reliability of gate oxide in a trench

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant