KR20170034903A - 고해상도 amoled 백플레인의 제조방법 - Google Patents

고해상도 amoled 백플레인의 제조방법 Download PDF

Info

Publication number
KR20170034903A
KR20170034903A KR1020177004225A KR20177004225A KR20170034903A KR 20170034903 A KR20170034903 A KR 20170034903A KR 1020177004225 A KR1020177004225 A KR 1020177004225A KR 20177004225 A KR20177004225 A KR 20177004225A KR 20170034903 A KR20170034903 A KR 20170034903A
Authority
KR
South Korea
Prior art keywords
layer
temperature polysilicon
source
insulating layer
forming
Prior art date
Application number
KR1020177004225A
Other languages
English (en)
Other versions
KR101850662B1 (ko
Inventor
위엔쥔 쒸
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170034903A publication Critical patent/KR20170034903A/ko
Application granted granted Critical
Publication of KR101850662B1 publication Critical patent/KR101850662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

고해상도 AMOLED 백플레인의 제조방법에 있어서, 상기 방법은 단계 10: 기판(200)에 제1 완충층(201)을 형성하는 단계; 단계 20: 상기 제1 완충층(201)에 저온폴리실리콘층(210)을 형성하는 단계; 단계 30: 상기 저온폴리실리콘층(210)을 패터닝하는 단계; 단계 40: 게이트 절연층(211)을 형성하고, 상기 게이트 절연층(211)상의 상기 TFT 소스/드레인 영역(22, 23) 및 저장 커패시터 영역(21)에 대응하여 적당한 포토레지스트 마스크(212)를 설치하며, 패턴화 저온폴리실리콘층(210)에 제1차 P+ 이온 도핑을 실시하는 단계; 단계 50: 게이트 전극(220)을 형성하고, 게이트 전극(220)을 하드 마스크로 하여 상기 패턴화 저온폴리실리콘층(210)에 대해 제2차 P+ 이온 도핑을 실시하는 단계; 단계 60: 게이트 전극(220)에 제1 절연층(221)을 형성하고, 상기 제1 절연층(221)에 소스/드레인 전극(230)을 형성하여, 소스/드레인 전극(230)을 접촉창을 통해 상기 TFT 소스/드레인 전극 영역(22, 23) 중 동시에 상기 제1차 P+ 이온 도핑 및 제2차 P+ 이온 도핑을 거친 부분과 접촉시키는 단계를 포함한다. 상기 고해상도 AMOLED 백플레인의 제조방법은 설계 규칙을 개선하여 패널의 해상도를 증가시키고; 소스/드레인 전극과 P+ 도핑 영역의 접촉 저항을 저하시킬 수 있다.

Description

고해상도 AMOLED 백플레인의 제조방법{MANUFACTURING METHOD FOR HIGH RESOLUTION AMOLED BACKPLANE}
본 발명은 디스플레이 분야에 관한 것으로서, 특히 고해상도 AMOLED 백플레인의 제조방법에 관한 것이다.
유기발광다이오드(Organic Light Emitting Diode, OLED) 디스플레이 장치는 현재의 주류 디스플레이 기술인 박막 트랜지스터 액정 디스플레이 장치(Thin Film Transistor Liquid Crystal Display, TFT-LCD)에 비해 광시야각, 고휘도, 고대비율, 저전력소모, 더욱 얇고 가볍다는 등의 장점을 지녀, 현재 평판 디스플레이 기술의 관심이 집중되는 대상이다. 유기발광 디스플레이 장치의 구동 방법은 수동 매트릭스형(PM, Passive Matrix)과 능동 매트릭스형(AM, Active Matrix) 두 종류로 구분된다. 수동 매트릭스형 구동에 비해, 능동 매트릭스형 구동은 디스플레이 정보량이 크고, 전력 소모가 낮으며, 소자의 수명이 길고, 화면의 대비율이 높다는 등 장점이 있다.
현재 능동 매트릭스형 유기발광 다이오드(AMOLED) 디스플레이 장치는 주로 저온 폴리실리콘 박막 트랜지스터(LTPS-TFT)를 사용하여 OLED를 발광시킨다. 일반적으로 능동 매트릭스형 유기발광 다이오드 디스플레이 장치는 주로 스위치 TFT(Switch TFT), 구동 TFT(Driving TFT), 저장 커패시터(Cst) 및 유기발광 다이오드(OLED)를 포함한다. 통상적인 AMOLED 디스플레이 장치 중, 저장 커패시터(Cst)는 스위치 TFT에 의해 스위칭된 데이터 신호를 저장하고, 상기 저장된 데이터 신호에 응답하여 구동 TFT를 구동시킴으로써, 데이터 신호에 상응하는 출력 전류를 이용하여 OLED를 발광시킨다.
도 1은 종래의 AMOLED 백플레인의 저온폴리실리콘 어레이(LTPS-Array) 구조도이다. 상기 AMOLED 백플레인의 제조 과정은 다음과 같다. 기판(100)에 제1 완충층(101) 및 제2 완충층(102)을 증착하며, 상기 제1 완충층(101)은 SiNx일 수 있고, 제2 완충층(102)은 SiOx일 수 있다; 제2 완충층(102)에 비정질 실리콘(a-Si)층을 증착한 후, 고온 탈수소 공정으로 a-Si층 중의 수소 함량을 제거하고, 저온폴리실리콘 공정을 통해 상기 a-Si 층을 저온폴리실리콘(Poly-Si)층으로 전환한 후, 상기 저온 폴리실리콘층을 패터닝하여 패턴화 저온폴리실리콘층(110)을 형성한다; 상기 패턴화 저온폴리실리콘층(110)에 P+이온 도핑 공정을 실시하여 P+ 이온을 주입한다; 상기 패턴화 저온폴리실리콘층(110)에 게이트 절연층(GI)(111)을 증착한다; 게이트 절연층(111) 상부에 게이트 금속층을 증착하고, 상기 게이트 금속층에 마스킹 공정을 이용하여 노광을 실시한 다음, 현상, 에칭 공정을 실시하여 게이트 전극(120)을 제작한다; 게이트 전극(120)에 제1 절연층(121) 및 제2 절연층(122)을 증착하고, 접촉창을 이용하여 소스/드레인 전극(130)을 제작한 후, 평탄층(PL)(140), 전극층(150), 유기층(Bank)(160), 및 스페이서(PS)(170)를 제작한다.
폴리실리콘층 또는 기타 층의 패터닝은 일반적으로 황색광 공정을 통해 구현되며, 그 구체적인 방식은 다음과 같다. 폴리실리콘층에 한 층의 감광(photo-sensitive) 재료를 피복한다. 상기 층은 즉 소위 포토레지스트층이며, 이후 마스크를 통해 광선을 포토레지스트에 조사하여 상기 포토레지스트층을 노출시킨다. 마스크에 폴리실리콘층의 패턴이 구비되므로, 일부 광선이 마스크를 관통하여 포토레지스트층에 조사되며, 포토레지스트층의 노광이 선택적으로 이루어짐으로써 마스크 상의 패턴이 포토레지스트에 완전하게 복사된다. 이후, 적합한 현상액(developer)을 이용하여 일부 포토레지스트를 제거하고, 포토레지스트층에 필요한 패턴이 나타나게 한다. 이어서, 에칭 공정을 통해 일부 폴리실리콘층을 제거한다. 여기서의 에칭 공정은 습식 에칭, 건식 에칭 또는 이들을 결합하여 사용하는 방법을 선택할 수 있다. 마지막으로, 나머지 패턴화된 포토레지스트층을 전부 제거하여 폴리실리콘층의 패터닝 공정을 완료한다.
도 1 및 본 발명의 기타 도면에서, "스위치 TFT", "구동 TFT" 및 "저장 커패시터"는 대체로 해당 도면 중 스위치 TFT, 구동 TFT 및 저장 커패시터 구조의 위치를 나타낸다. 저온폴리실리콘층의 패터닝을 통해 형성된 패턴화 저온폴리실리콘층(110)은 대체로 저장 커패시터 영역(1), TFT 소스/드레인 영역과 채널 영역(2), (3)을 포함하며, 저장 커패시터 영역(1)은 저장 커패시터를 형성하기 위한 것이고, TFT 소스/드레인 영역과 채널 영역(2)은 스위치 TFT의 소스/드레인과 채널을 형성하기 위한 것이며, TFT 소스/드레인 영역과 채널 영역(3)은 구동 TFT의 소스/드레인과 채널을 형성하기 위한 것이다. 도 1에 도시된 바와 같이, 종래 기술에서는 먼저 완충층 및 비정질 실리콘층을 증착하고, 비정질 실리콘층을 레이저 결정화를 통해 저온폴리실리콘층으로 변환시킨 후, 이어서 황색광/에칭 공정을 통해 패터닝하고, 저온폴리실리콘층에 도핑 공정을 실시하며, 기타 층은 각각 증착/황색광/에칭 공정을 통해 형성된다. 저장 커패시터를 형성해야 하기 때문에, P+는 게이트 전극(120)이 형성되기 전 도핑(doping)을 실시해야 하고, 황색광의 전이(shift)를 방지하기 위하여, 스위치 TFT, 구동 TFT는 단변의 중첩 길이(L)가 적어도 1.25μm인 게이트 중첩 TFT(gate overlap TFT)로 제작될 수 있으며, 반드시 게이트 전극의 폭을 넓혀야 하는 방법이므로, 패널의 투광율에 영향을 주게 되어 패널의 해상도를 향상시키기에 불리하다.
따라서, 본 발명의 목적은 패널의 해상도를 증가시키는 고해상도 AMOLED 백플레인의 제조방법을 제공하고자 하는데있다.
상기 목적을 구현하기 위하여, 본 발명은 고해상도 AMOLED 백플레인의 제조방법을 제공하며, 이는
단계 10: 기판에 제1 완충층을 형성하는 단계;
단계 20: 상기 제1 완충층에 저온폴리실리콘층을 형성하는 단계;
단계 30: 상기 저온폴리실리콘층을 패터닝하여 저장 커패시터 영역과 TFT 소스/드레인 영역 및 채널 영역을 포함하는 패턴화 저온폴리실리콘층을 형성하는 단계;
단계 40: 상기 패턴화 저온폴리실리콘층에 게이트 절연층을 형성하고, 상기 게이트 절연층상의 상기 TFT 소스/드레인 영역 및 저장 커패시터 영역에 대응하여 적당한 포토레지스트 마스크를 설치하며, 상기 패턴화 저온폴리실리콘층에 제1차 P+ 이온 도핑을 실시하는 단계;
단계 50: 상기 게이트 절연층에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하며, 상기 게이트 전극을 하드 마스크로 하여 상기 패턴화 저온폴리실리콘층에 대해 제2차 P+ 이온 도핑을 실시하는 단계;
단계 60: 상기 게이트 전극에 제1 절연층을 형성하고, 상기 제1 절연층에 소스/드레인 전극을 형성하여, 상기 소스/드레인 전극을 접촉창을 통해 상기 TFT 소스/드레인 전극 영역 중 동시에 상기 제1차 P+ 이온 도핑 및 제2차 P+ 이온 도핑을 거친 부분과 접촉시키는 단계를 포함한다.
그 중, 상기 제2차 P+ 이온 도핑은 상기 제1차 P+ 이온 도핑보다 P+ 이온을 상기 패턴화 저온 폴리실리콘층에 이식하는 심도가 크다.
그 중, 상기 제1 완충층과 저온폴리실리콘층 사이에 위치하는 제2 완충층을 형성하는 단계를 더 포함한다.
그 중, 상기 제1 절연층과 소스/드레인 전극 사이에 위치하는 제2 절연층을 형성하는 단계를 더 포함한다.
그 중, 상기 소스/드레인 전극에 평탄층을 형성하는 단계를 더 포함한다.
그 중, 상기 평탄층에 전극층을 형성하는 단계를 더 포함한다.
그 중, 상기 전극층에 유기층을 형성하는 단계를 더 포함한다.
그 중, 상기 유기층에 스페이서를 형성하는 단계를 더 포함한다.
그 중, 상기 게이트 전극은 금속 몰리브덴이다.
본 발명은 고해상도 AMOLED 백플레인의 제조방법을 더 제공한다. 이는
단계 10: 기판에 제1 완충층을 형성하는 단계;
단계 20: 상기 제1 완충층에 저온 폴리실리콘층을 형성하는 단계;
단계 30: 상기 저온 폴리실리콘층을 패터닝하여 저장 커패시터 영역과 TFT 소스/드레인 전극 영역 및 채널 영열을 포함하는 패턴화 저온 폴리실리콘층을 형성하는 단계;
단계 40: 상기 패턴화 저온 폴리실리콘층에 게이트 절연층을 형성하고, 상기 게이트 절연층상의 상기 TFT 소스/드레인 영역 및 저장 커패시터 영역에 대응하여 적당한 포토레지스트 마스크를 설치하며, 상기 패턴화 저온 폴리실리콘층에 제1차 P+ 이온 도핑을 실시하는 단계;
단계 50: 상기 게이트 절연층에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하며, 상기 게이트 전극을 하드 마스크로 하여 상기 패턴화 저온 폴리실리콘층에 대해 제2차 P+ 이온 도핑을 실시하는 단계;
단계 60: 상기 게이트 전극에 제1 절연층을 형성하고, 상기 제1 절연층에 소스/드레인 전극을 형성하여, 상기 소스/드레인 전극을 접촉창을 통해 상기 TFT 소스/드레인 전극 영역 중 동시에 상기 제1차 P+ 이온 도핑 및 제2차 P+ 이온 도핑을 거친 부분과 접촉시키는 단계를 포함하며;
그 중, 상기 제2차 P+ 이온 도핑은 상기 제1차 P+ 이온 도핑보다 P+ 이온을 상기 패턴화 저온 폴리실리콘층에 이식하는 심도가 크고;
상기 고해상도 AMOLED 백플레인의 제조방법은 상기 제1 완충층과 저온 폴리실리콘층 사이에 위치하는 제2 완충층을 형성하는 단계를 더 포함하며;
상기 고해상도 AMOLED 백플레인의 제조방법은 상기 제1 절연층과 소스/드레인 전극 사이에 위치하는 제2 절연층을 형성하는 단계를 더 포함하고;
상기 고해상도 AMOLED 백플레인의 제조방법은 상기 소스/드레인 전극에 평탄층을 형성하는 단계를 더 포함하며;
상기 고해상도 AMOLED 백플레인의 제조방법은 상기 평탄층에 전극층을 형성하는 단계를 더 포함하고;
상기 고해상도 AMOLED 백플레인의 제조방법은 상기 전극층에 유기층을 형성하는 단계를 더 포함하며;
상기 고해상도 AMOLED 백플레인의 제조방법은 상기 유기층에 스페이서를 형성하는 단계를 더 포함하고;
그 중, 상기 게이트는 금속 몰리브덴이다.
상기 내용을 종합해보면, 본 발명의 고해상도 AMOLED 배플레인의 제조방법은 2회의 P+ 이온 도핑을 통해 설계 규칙을 개선하여, 패널의 해상도를 증가시키고; 소스/드레인 전극과 P+ 이온 도핑 영역의 접촉 저항을 저하시킬 수 있다.
이하 첨부도면과 결합한 본 발명의 구체적인 실시예에 대한 상세한 설명을 통해 본 발명의 기술방안 및 기타 유익한 효과가 자명해질 것이다.
도면 중,
도 1은 종래의 AMOLED 백플레인의 저온폴리실리콘 어레이 구조도이다.
도 2는 본 발명의 고해상도 AMOLED 백플레인 제조방법의 바람직한 실시예에 따라 제조되는 AMOLED 백플레인의 구조도이다.
도 3 내지 도 5는 본 발명의 고해상도 AMOLED 백플레인의 제조방법의 바람직한 실시예 중 도핑 과정의 설명도이다.
도 6은 본 발명의 고해상도 AMOLED 백플레인의 제조방법의 바람직한 실시예의 흐름도이다.
도 6을 참조하면, 이는 본 발명의 고해상도 AMOLED 백플레인의 제조방법의 바람직한 실시예의 흐름도이다. 상기 방법은 주로 다음 단계를 포함한다.
단계 10: 기판에 제1 완충층을 형성하는 단계;
단계 20: 상기 제1 완충층에 저온폴리실리콘층을 형성하는 단계;
단계 30: 상기 저온폴리실리콘층을 패터닝하여 저장 커패시터 영역과 TFT 소스/드레인 영역 및 채널 영역을 포함하는 패턴화 저온폴리실리콘층을 형성하는 단계;
단계 40: 상기 패턴화 저온 폴리실리콘층에 게이트 절연층을 형성하고, 상기 게이트 절연층상의 상기 TFT 소스/드레인 영역 및 저장 커패시터 영역에 대응하여 적당한 포토레지스트 마스크를 설치하여, 상기 패턴화 저온 폴리실리콘층에 제1차 P+ 이온 도핑을 실시하는 단계;
단계 50: 상기 게이트 절연층에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하며, 상기 게이트 전극을 하드 마스크로 하여 상기 패턴화 저온 폴리실리콘층에 대해 제2차 P+ 이온 도핑을 실시하는 단계;
단계 60: 상기 게이트 전극에 제1 절연층을 형성하고, 상기 제1 절연층에 소스/드레인 전극을 형성하여, 상기 소스/드레인 전극을 접촉창을 통해 상기 TFT 소스/드레인 전극 영역 중 동시에 상기 제1차 P+ 이온 도핑 및 제2차 P+ 이온 도핑을 거친 부분과 접촉시키는 단계.
상기 방법은 종래의 AMOLED 백플레인 제조방법을 결합하여 사용할 수 있으며, 종래의 AMOLED 백플레인 제조방법과 다른 점은 2회의 P+ 이온 도핑을 이용한다는데 있다. 따라서 도 1에 도시된 바와 같이 황색광 공정 중 각 층별 위치 이동 오차를 고려하여 반드시 게이트 전극의 폭을 늘려야 하는 방법이 필요 없다. 따라서 투광율이 향상되며, 설계 규칙(design rule)의 개선을 통해 패널의 해상도를 증가시킬 수 있다.
도 2 및 도 3 내지 도 5를 참조하면, 도 2는 본 발명의 고해상도 AMOLED 백플레인 제조방법의 바람직한 실시예를 응용하여 제조한 AMOLED 백플레인의 구조도이고, 도 3 내지 도 5는 본 발명의 고해상도 AMOLED 백플레인 제조방법의 바람직한 실시예 중 도핑 과정 설명도이다. 상기 바람직한 실시예의 AMOLED 백플레인의 제조과정은 다음과 같다.
기판(200)에 제1 완충층(201) 및 제2 완충층(202)을 증착한다. 본 실시예에서, 기판(200)은 투명기판이며, 이는 유리기판 또는 플라스틱 기판일 수 있다. 제1 완충층(201)은 SiNx일 수 있고, 제2 완충층(202)은 SiOx일 수 있다. 제2 완충층(202)에 비정질 실리콘(a-Si)층을 증착한 다음, 고온 탈수소 공정으로 a-Si층 중의 수소 함량을 제거하고, 저온폴리실리콘 공정, 예를 들어 레이저 결정화를 통해 상기 a-Si층을 저온폴리실리콘(Poly-Si)층으로 변환시키고, 상기 저온폴리실리콘층을 패터닝하여 패턴화 저온폴리실리콘층(210)을 형성한다.
도 3은 본 발명의 바람직한 실시예 중 제1차 도핑 과정의 설명도이다. 패턴화 저온폴리실리콘층(210)은 대체로 저장 커패시터 영역(21), TFT 소스/드레인 영역 및 채널 영역(22), (23)을 포함하며, 저장 커패시터 영역(21)은 저장 커패시터를 형성하기 위한 것이고, TFT 소스/드레인 영역과 채널 영역(22)은 스위치 TFT의 소스/드레인 전극과 채널을 형성하기 위한 것이며, TFT 소스/드레인 영역(23)은 구동 TFT의 소스/드레인 전극과 채널을 형성하기 위한 것이다. 패턴화 저온폴리실리콘층(210)에 게이트 절연층(211)을 형성한 후, 상기 게이트 절연층(211)에 상기 TFT 소스/드레인 영역(22), (23)과 저장 커패시터 영역(21)에 대응하여 적당한 포토레지스트 마스크(PR)(212)를 설치하고, 패턴화 저온폴리실리콘층(210)에 대해 제1차 P+ 이온 도핑을 실시한다. 제1차 도핑 시, 저장 커패시터 부위에 대응하는 폴리실리콘은 포토레지스트 마스크로 차폐되지 않도록 함으로써, 이 부분의 폴리실리콘이 제1차 도핑을 거친 후 도전성능이 향상되고, 금속 전도체와 유사한 전도 특징을 지니도록 한다.
도 4 및 도 5에 도시된 바와 같이, 도 4는 본 발명의 바람직한 실시예 중 제2차 도핑 과정의 설명도이고, 도 5는 제2차 도핑 결과도이다. 도 4에 도시된 바와 같이, 패턴화 저온 폴리실리콘층(210)에 P+ 영역을 형성한다. 이후, 포토레지스트 마스크(212)를 제거하여, 게이트 절연층(211) 상부에 게이트 금속층을 증착한 후, 마스킹 공정을 이용하여 상기 게이트 금속층에 대해 노광을 실시하고, 현상, 에칭 공정을 거쳐 게이트 전극(220)을 제작하며, 상기 게이트 전극(220)은 몰리브덴일 수 있다. 상기 게이트 전극(220)을 하드 마스크(hard mask)로 하여, 직접 자체 정렬(self-align)을 실시하고, 상기 패턴화 저온폴리실리콘층에 대해 제2차 P+ 이온 도핑을 실시한다. 이온 주입기의 에너지 파라미터 등을 제어하여 상기 제1차 P+ 이온 도핑과 제2차 P+ 이온 도핑 과정에서 P+ 이온을 상기 패턴화 저온 폴리실리콘층(210)에 주입하는 심도를 다르게 할 수 있으며, 제2차 도핑 과정에서 이온 주입기의 발사 심도는 제1차보다 크다. 따라서, 도 5에 도시된 바와 같이, 원래의 패턴화 저온폴리실리콘층(210)의 양단에는 각각 P++ 도핑부와 P+ 도핑부가 구비되고, 저장 커패시터 영역은 즉 일반적인 농도의 P+ 도핑부를 갖게 된다. P++ 영역의 불순물 농도 분포는 2개의 상이한 심도의 가우스 분포의 중첩이다.
또한 게이트 전극(220)에 제1 절연층(221) 및 제2 절연층(222)을 증착할 수 있으며, 상기 제1 절연층(221) 및 제2 절연층(222)은 SiOx 및 SiNx일 수 있다. 이후, 접촉창을 이용하여 제2 절연층(222)에 소스/드레인 전극(230)을 제작하고, 초고농도의 P++ 영역과 접촉시켜, 소스/드레인 전극(230)과 P+ 도핑 영역의 접촉(contact) 저항을 저하시킬 수 있다. 따라서 후기의 OLED 공정에서 구동 TFT와 도통시켜 연결할 수 있으며, OLED의 명암 제어 시 더욱 작은 저항을 구현할 수 있다. 상기 소스/드레인 전극(230)은 스퍼터링을 통해 형성된 Ti/Al/Ti의 적층구조일 수 있으며, 저항값을 효과적으로 낮추어 TFT 응답 속도를 대폭 향상시킬 수 있어, 평면 디스플레이 장치의 해상도를 향상시키고 디스플레이 크기를 확대시키기에 유리하다.
이후, 소스/드레인 전극(230)에 평탄층(240)을 제작하고, 평탄층(240)에 전극층(250)을 형성하며, 전극층(250)에 유기 포토레지스트층(260)을 형성하고, 유기 포토레지스트층(260)에 스페이서(270)를 형성할 수 있다. 상기 전극층(250)은 ITO/Ag/ITO 적층구조일 수 있으며, 반사율을 효과적으로 향상시키고, OLED 디스플레이의 휘도를 증가시킬 수 있다. 결론적으로, 본 발명의 고해상도 AMOLED 백플레인 제조방법은 2회의 P+ 도핑 과정을 통해 설계 규칙을 개선하여, 패널의 해상도를 증가시키고; 소스/드레인 및 P+ 도핑 영역의 접촉 저항을 저하시킬 수 있다.
이상으로, 본 분야의 일반 기술자에게 있어서, 본 발명의 기술방안과 기술 구상에 따라 기타 각종 상응하는 변경과 변형을 실시할 수 있으며, 이러한 변경과 변형은 모두 본 발명에 첨부되는 청구항의 보호범위에 속한다.

Claims (10)

  1. 고해상도 AMOLED 백플레인의 제조방법에 있어서,
    단계 10: 기판에 제1 완충층을 형성하는 단계;
    단계 20: 상기 제1 완충층에 저온폴리실리콘층을 형성하는 단계;
    단계 30: 상기 저온폴리실리콘층을 패터닝하여 저장 커패시터 영역과 TFT 소스/드레인 영역 및 채널 영역을 포함하는 패턴화 저온폴리실리콘층을 형성하는 단계;
    단계 40: 상기 패턴화 저온폴리실리콘층에 게이트 절연층을 형성하고, 상기 게이트 절연층상의 상기 TFT 소스/드레인 영역 및 저장 커패시터 영역에 대응하여 적당한 포토레지스트 마스크를 설치하며, 상기 패턴화 저온폴리실리콘층에 제1차 P+ 이온 도핑을 실시하는 단계;
    단계 50: 상기 게이트 절연층에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하며, 상기 게이트 전극을 하드 마스크로 하여 상기 패턴화 저온폴리실리콘층에 대해 제2차 P+ 이온 도핑을 실시하는 단계;
    단계 60: 상기 게이트 전극에 제1 절연층을 형성하고, 상기 제1 절연층에 소스/드레인 전극을 형성하여, 상기 소스/드레인 전극을 접촉창을 통해 상기 TFT 소스/드레인 전극 영역 중 동시에 상기 제1차 P+ 이온 도핑 및 제2차 P+ 이온 도핑을 거친 부분과 접촉시키는 단계를 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  2. 제1항에 있어서,
    상기 제2차 P+ 이온 도핑은 상기 제1차 P+ 이온 도핑보다 P+ 이온을 상기 패턴화 저온 폴리실리콘층에 이식하는 심도가 큰 고해상도 AMOLED 백플레인의 제조방법.
  3. 제1항에 있어서,
    상기 제1 완충층과 저온폴리실리콘층 사이에 위치하는 제2 완충층을 형성하는 단계를 더 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  4. 제1항에 있어서,
    상기 제1 절연층과 소스/드레인 전극 사이에 위치하는 제2 절연층을 형성하는 단계를 더 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  5. 제1항에 있어서,
    상기 소스/드레인 전극에 평탄층을 형성하는 단계를 더 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  6. 제5항에 있어서,
    상기 평탄층에 전극층을 형성하는 단계를 더 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  7. 제6항에 있어서,
    상기 전극층에 유기층을 형성하는 단계를 더 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  8. 제7항에 있어서,
    상기 유기층에 스페이서를 형성하는 단계를 더 포함하는 고해상도 AMOLED 백플레인의 제조방법.
  9. 제1항에 있어서,
    상기 게이트 전극은 금속 몰리브덴인 고해상도 AMOLED 백플레인의 제조방법.
  10. 고해상도 AMOLED 백플레인의 제조방법에 있어서,
    단계 10: 기판에 제1 완충층을 형성하는 단계;
    단계 20: 상기 제1 완충층에 저온 폴리실리콘층을 형성하는 단계;
    단계 30: 상기 저온 폴리실리콘층을 패터닝하여 저장 커패시터 영역과 TFT 소스/드레인 전극 영역 및 채널 영역을 포함하는 패턴화 저온 폴리실리콘층을 형성하는 단계;
    단계 40: 상기 패턴화 저온 폴리실리콘층에 게이트 절연층을 형성하고, 상기 게이트 절연층상의 상기 TFT 소스/드레인 영역 및 저장 커패시터 영역에 대응하여 적당한 포토레지스트 마스크를 설치하며, 상기 패턴화 저온 폴리실리콘층에 제1차 P+ 이온 도핑을 실시하는 단계;
    단계 50: 상기 게이트 절연층에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하며, 상기 게이트 전극을 하드 마스크로 하여 상기 패턴화 저온 폴리실리콘층에 대해 제2차 P+ 이온 도핑을 실시하는 단계;
    단계 60: 상기 게이트 전극에 제1 절연층을 형성하고, 상기 제1 절연층에 소스/드레인 전극을 형성하여, 상기 소스/드레인 전극을 접촉창을 통해 상기 TFT 소스/드레인 전극 영역 중 동시에 상기 제1차 P+ 이온 도핑 및 제2차 P+ 이온 도핑을 거친 부분과 접촉시키는 단계를 포함하며;
    그 중, 상기 제2차 P+ 이온 도핑은 상기 제1차 P+ 이온 도핑보다 P+ 이온을 상기 패턴화 저온 폴리실리콘층에 이식하는 심도가 크고;
    상기 고해상도 AMOLED 백플레인의 제조방법은 상기 제1 완충층과 저온 폴리실리콘층 사이에 위치하는 제2 완충층을 형성하는 단계를 더 포함하며;
    상기 고해상도 AMOLED 백플레인의 제조방법은 상기 제1 절연층과 소스/드레인 전극 사이에 위치하는 제2 절연층을 형성하는 단계를 더 포함하고;
    상기 고해상도 AMOLED 백플레인의 제조방법은 상기 소스/드레인 전극에 평탄층을 형성하는 단계를 더 포함하며;
    상기 고해상도 AMOLED 백플레인의 제조방법은 상기 평탄층에 전극층을 형성하는 단계를 더 포함하고;
    상기 고해상도 AMOLED 백플레인의 제조방법은 상기 전극층에 유기층을 형성하는 단계를 더 포함하며;
    상기 고해상도 AMOLED 백플레인의 제조방법은 상기 유기층에 스페이서를 형성하는 단계를 더 포함하고;
    그 중, 상기 게이트는 금속 몰리브덴인 고해상도 AMOLED 백플레인의 제조방법.
KR1020177004225A 2014-08-07 2014-08-21 고해상도 amoled 백플레인의 제조방법 KR101850662B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410387118.4A CN104143533B (zh) 2014-08-07 2014-08-07 高解析度amoled背板制造方法
CN201410387118.4 2014-08-07
PCT/CN2014/084870 WO2016019602A1 (zh) 2014-08-07 2014-08-21 高解析度amoled背板制造方法

Publications (2)

Publication Number Publication Date
KR20170034903A true KR20170034903A (ko) 2017-03-29
KR101850662B1 KR101850662B1 (ko) 2018-04-19

Family

ID=51852677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004225A KR101850662B1 (ko) 2014-08-07 2014-08-21 고해상도 amoled 백플레인의 제조방법

Country Status (6)

Country Link
US (1) US9356239B2 (ko)
JP (1) JP6405036B2 (ko)
KR (1) KR101850662B1 (ko)
CN (1) CN104143533B (ko)
GB (1) GB2542532B (ko)
WO (1) WO2016019602A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104465702B (zh) * 2014-11-03 2019-12-10 深圳市华星光电技术有限公司 Amoled背板的制作方法
CN104538429B (zh) * 2014-12-26 2019-07-02 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
CN104810382A (zh) 2015-05-07 2015-07-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
CN104952884B (zh) * 2015-05-13 2019-11-26 深圳市华星光电技术有限公司 Amoled背板结构及其制作方法
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
CN106601778B (zh) 2016-12-29 2019-12-24 深圳市华星光电技术有限公司 Oled背板及其制作方法
US10672854B2 (en) * 2017-03-29 2020-06-02 Sharp Kabushiki Kaisha Display device
CN109300914A (zh) * 2018-09-27 2019-02-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197667B2 (ja) * 1993-03-24 2001-08-13 三洋電機株式会社 アキュムレーション型多結晶シリコン薄膜トランジスタ
US6127211A (en) * 1997-10-02 2000-10-03 Matsushita Electric Industrial Co., Ltd. Method of manufacturing transistor
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002359252A (ja) * 2000-09-29 2002-12-13 Toshiba Corp 平面表示装置及びその製造方法
JP2002185008A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 薄膜トランジスタ
US7379136B2 (en) * 2003-12-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Transflective type liquid crystal display device and method for fabricating the same
KR100579188B1 (ko) * 2004-02-12 2006-05-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터
CN100447964C (zh) * 2004-11-26 2008-12-31 中华映管股份有限公司 薄膜晶体管的制作方法
JP5089077B2 (ja) * 2005-04-28 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI270213B (en) * 2005-09-30 2007-01-01 Au Optronics Corp Low temperature poly-silicon thin film transistor display and method of fabricated the same
US7507998B2 (en) 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
CN101593730A (zh) * 2008-05-29 2009-12-02 统宝光电股份有限公司 影像显示系统及其制造方法
CN101877310A (zh) * 2009-12-03 2010-11-03 四川虹视显示技术有限公司 Oled用tft基板的金属诱导结晶化方法
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101856221B1 (ko) * 2011-09-20 2018-05-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
CN102522410B (zh) * 2011-12-22 2016-03-02 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103050410B (zh) * 2012-10-30 2015-09-16 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103137557B (zh) * 2013-02-05 2015-02-18 深圳市华星光电技术有限公司 阵列基板、显示装置及阵列基板的制造方法
CN103137497A (zh) * 2013-02-26 2013-06-05 深圳市华星光电技术有限公司 低温多晶硅晶体管的制作方法
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104240633B (zh) * 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
CN103456765B (zh) * 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法

Also Published As

Publication number Publication date
GB2542532B (en) 2019-12-11
JP2017524258A (ja) 2017-08-24
CN104143533B (zh) 2017-06-27
US9356239B2 (en) 2016-05-31
CN104143533A (zh) 2014-11-12
JP6405036B2 (ja) 2018-10-17
WO2016019602A1 (zh) 2016-02-11
KR101850662B1 (ko) 2018-04-19
GB201700512D0 (en) 2017-03-01
GB2542532A (en) 2017-03-22
US20160043351A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
KR101850662B1 (ko) 고해상도 amoled 백플레인의 제조방법
US9105524B2 (en) Method of fabricating a thin film transistor array substrate
US9941312B2 (en) Manufacturing method for LTPS TFT substrate
CN102074502B (zh) 制造阵列基板的方法
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
US9548324B2 (en) Array substrate and method for fabricating the same
US20160307929A1 (en) Manufacture method and structure of tft backplate applicable to amoled
KR101757443B1 (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
US9006059B2 (en) CMOS transistor and method for fabricating the same
CN107170759B (zh) 一种阵列基板及其制作方法、显示装置
TW201519416A (zh) 薄膜電晶體驅動背板及其製造方法
KR20130031098A (ko) 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
WO2017092172A1 (zh) Tft基板的制作方法
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
WO2021120378A1 (zh) 一种阵列基板及其制作方法
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
US20180069099A1 (en) Manufacture method of n type thin film transistor
CN107393953B (zh) 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
WO2015014070A1 (zh) 阵列基板及其制作方法、显示装置
WO2019071670A1 (zh) N型薄膜晶体管及其制备方法、oled显示面板的制备方法
KR20110066808A (ko) 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
KR20150066134A (ko) 어레이 기판 및 그 제조방법
KR102216153B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
WO2014131189A1 (zh) 低温多晶硅晶体管的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)