KR20160121424A - 기상 성장 방법 - Google Patents

기상 성장 방법 Download PDF

Info

Publication number
KR20160121424A
KR20160121424A KR1020160042101A KR20160042101A KR20160121424A KR 20160121424 A KR20160121424 A KR 20160121424A KR 1020160042101 A KR1020160042101 A KR 1020160042101A KR 20160042101 A KR20160042101 A KR 20160042101A KR 20160121424 A KR20160121424 A KR 20160121424A
Authority
KR
South Korea
Prior art keywords
nitride film
gallium nitride
aluminum
single crystal
forming
Prior art date
Application number
KR1020160042101A
Other languages
English (en)
Inventor
히데시 다카하시
유우스케 사토
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20160121424A publication Critical patent/KR20160121424A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/2018
    • H01L21/205
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050313th Group
    • H01L2924/05032AlN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10323Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 실리콘 기판 상에 질화갈륨을 형성할 때의 크랙 발생을 억제 가능한 기상 성장 방법을 제공한다.
실시 형태의 기상 성장 방법은, 실리콘 기판 상에 단결정의 질화알루미늄막을 형성하고, 질화알루미늄 상에 단결정의 질화알루미늄갈륨막을 형성하고, 질화알루미늄갈륨막 상에 단결정의 제1 질화갈륨막을 형성하고, 제1 질화갈륨막 상에, 제1 질화갈륨막의 형성보다도 높은 온도 그리고 높은 성장 속도로 단결정의 제2 질화갈륨막을 형성한다.

Description

기상 성장 방법{VAPOR DEPOSITION METHOD}
본 발명은 실리콘 기판 상에 질화갈륨을 형성하는 기상 성장 방법에 관한 것이다.
고품질의 반도체막을 성막하는 방법으로서, 웨이퍼 등의 기판에 기상 성장에 의해 단결정막을 성장시키는 에피택셜 성장 기술이 있다. 에피택셜 성장에서는, 웨이퍼를 가열하면서, 성막의 원료가 되는 소스 가스 등의 프로세스 가스를 웨이퍼 표면에 공급한다. 웨이퍼 표면에서는 소스 가스의 열반응 등이 발생하여, 웨이퍼 표면에 에피택셜 단결정막이 성막된다.
최근 들어, 발광 디바이스나 파워 디바이스의 재료로서, 질화갈륨(GaN)계의 반도체 디바이스가 주목받고 있다. GaN계의 반도체막을 성막하는 에피택셜 성장 기술로서, 유기 금속 기상 성장법(MOCVD법)이 있다.
예를 들어, 실리콘(Si) 기판 상에 질화갈륨막을 형성하는 경우, 질화갈륨막의 막 두께가 두꺼워지면, 실리콘과 질화갈륨의 열팽창 계수 등의 차이에 기인하여 질화갈륨막에 크랙이 발생한다는 문제가 있다. 예를 들어 일본 특허 공개 공보 특허 제2006-128626호에는, 이 문제를 해결하기 위해서, 질화알루미늄(AlN)의 버퍼층을 실리콘 기판 상에 형성한 후, 제1 압력에서 제1 질화갈륨을 형성하고, 제1 압력보다도 낮은 제2 압력에서 질화갈륨을 형성하는 방법이 기재되어 있다.
본 발명은 실리콘 기판 상에 질화갈륨을 형성할 때의 크랙 발생을 억제 가능한 기상 성장 방법을 제공한다.
본 발명의 일 형태의 기상 성장 방법은, 실리콘 기판 상에 단결정의 질화알루미늄막을 형성하고, 상기 질화알루미늄막 상에 단결정의 질화알루미늄갈륨막을 형성하고, 상기 질화알루미늄갈륨막 상에 단결정의 제1 질화갈륨막을 형성하고, 상기 제1 질화갈륨막 상에, 상기 제1 질화갈륨막의 형성보다도 높은 온도 그리고 높은 성장 속도로 단결정의 제2 질화갈륨을 형성한다.
상기 형태의 기상 성장 방법에 있어서, 상기 제1 질화갈륨막을 섬형으로 형성하고, 상기 제1 질화갈륨막의 높이의 평균을 10nm 이상 100nm 이하로 하는 것이 바람직하다.
상기 형태의 기상 성장 방법에 있어서, 상기 제1 질화갈륨막 형성 시의 V/III비가 상기 제2 질화갈륨막 형성 시의 V/III비보다 큰 것이 바람직하다.
상기 형태의 기상 성장 방법에 있어서, 상기 제1 질화갈륨막 형성 시의 성장 속도가 3㎛/hour 이하인 것이 바람직하다.
상기 형태의 기상 성장 방법에 있어서, 상기 제1 질화갈륨막 형성 시의 온도가 950℃ 이상 1050℃ 미만이고, 상기 제2 질화갈륨막 형성 시의 온도가 1000℃ 이상 1100℃ 미만인 것이 바람직하다.
본 발명에 따르면, 실리콘 기판 상에 질화갈륨막을 형성할 때의 크랙 발생을 억제하는 기상 성장 방법을 제공하는 것이 가능하게 된다.
도 1은 실시 형태의 기상 성장 방법의 프로세스 흐름도.
도 2는 실시 형태의 기상 성장 방법을 도시하는 모식 단면도.
도 3은 실시 형태의 기상 성장 방법을 도시하는 모식 단면도.
도 4는 실시 형태의 기상 성장 방법을 도시하는 모식 단면도.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다.
실시 형태의 기상 성장 방법은, 실리콘 기판 상에 단결정의 질화알루미늄막을 형성하고, 질화알루미늄막 상에 단결정의 질화알루미늄갈륨막을 형성하고, 질화알루미늄막 상에 단결정의 제1 질화갈륨막을 형성하고, 제1 질화갈륨막 상에, 제1 질화갈륨의 형성보다도 높은 온도 그리고 높은 성장 속도로 단결정의 제2 질화갈륨막을 형성한다.
도 1은, 실시 형태의 기상 성장 방법의 프로세스 흐름도이다. 또한, 도 2 내지 도 4는, 실시 형태의 기상 성장 방법을 도시하는 모식 단면도이다.
본 실시 형태의 기상 성장 방법은, 실리콘(Si) 기판 준비 스텝(S100), 질화알루미늄막(AlN) 형성 스텝(S110), 질화알루미늄갈륨막(AlGaN) 형성 스텝(S120), 제1 질화갈륨막(GaN) 형성 스텝(S130), 제2 질화갈륨막(GaN) 형성 스텝(S140)을 구비하고 있다. 본 실시 형태에서는, MOCVD법에 의해 성막이 행하여진다.
먼저, 예를 들어, 수소(H2) 중에서, 1100℃에서 베이크하여, 자연 산화막을 제거한 (111)면의 단결정 실리콘 기판(10)을 준비한다(S100). 실리콘 기판(10)의 두께는, 예를 들어, 300㎛ 이상 1500㎛ 이하이다.
이어서, 실리콘 기판(10) 상에 단결정의 질화알루미늄(AlN)막(12)을 형성한다(S110). 질화알루미늄막(12)은 실리콘 기판(10) 상에 에피택셜 성장시킨다.
질화알루미늄막(12)은 실리콘 기판(10)을 가열하고, 예를 들어, 수소(H2)로 희석된 트리메틸알루미늄(TMA)과, 수소(H2)로 희석된 암모니아(NH3)를 소스 가스로서 공급함으로써 성장시킨다. TMA는 알루미늄(Al)의 소스 가스이며, 암모니아는 질소(N)의 소스 가스이다.
질화알루미늄막(12)의 성장 온도는, 예를 들어, 1000℃ 이상 1200℃ 이하로 한다. 질화알루미늄막(12)의 결정성을 향상시키는 관점에서, 성장 온도는 1000℃ 이상인 것이 바람직하다. 질화알루미늄막(12)의 막 두께는, 예를 들어, 200nm 이상 300nm 이하로 한다.
질화알루미늄막(12)은 실리콘 기판(10) 상에 갈륨(Ga)을 포함하는 단결정막을 에피택셜 성장시킬 때, 실리콘과 갈륨의 반응이 발생하여, 갈륨을 포함하는 단결정막의 막질이 열화되는 것이나, 실리콘 기판이 멜트백되는 것을 억제한다. 또한, 실리콘과, 갈륨을 포함하는 단결정막과의 격자 부정합을 완화하는 버퍼층으로서 기능한다.
이어서, 질화알루미늄막(12) 상에 단결정의 질화알루미늄갈륨(AlXGa(1-X)N, 단 0<X<1)막(14)을 형성한다(S120, 도 2). 질화알루미늄갈륨막(14)은 질화알루미늄막(12) 상에 에피택셜 성장시킨다.
질화알루미늄갈륨막(14)은 실리콘 기판(10)을 가열하고, 예를 들어, 수소(H2)로 희석된 트리메틸알루미늄(TMA)과 트리메틸갈륨(TMG), 수소(H2)로 희석된 암모니아(NH3)를 소스 가스로서 공급함으로써 성장시킨다. TMA는 알루미늄(Al)의 소스 가스이며, TMG는 갈륨(Ga)의 소스 가스이며, 암모니아는 질소(N)의 소스 가스이다.
질화알루미늄갈륨막(14)의 성장 온도는, 예를 들어, 1000℃ 이상 1200℃ 이하로 한다. 질화알루미늄갈륨막(14)의 막 두께는, 예를 들어, 150nm 이상 500nm 이하로 한다.
질화알루미늄갈륨막(14)은 질화알루미늄막(12)과, 질화알루미늄갈륨막(14)의 상층에 형성되는 단결정 갈륨막과의 격자 부정합을 완화하는 버퍼층으로서 기능한다. 격자 부정합을 완화하는 관점에서, 질화알루미늄갈륨막(14) 중의 알루미늄 함유량을, 질화알루미늄갈륨막(14)으로부터 질화알루미늄갈륨막(14)의 상층에 형성되는 단결정 갈륨막을 향하는 방향으로 저감시키는 것이 바람직하다. 또한, 질화알루미늄갈륨막(14)은 질화알루미늄막(12)으로부터 연장되는 전위의 방향을 구부려서, 전위가 상층에 형성되는 단결정 갈륨막으로 연장되는 것을 억제하는 기능을 구비한다.
이어서, 질화알루미늄갈륨막(14) 상에 단결정의 제1 질화갈륨(GaN)막(16)을 형성한다(S130, 도 3). 제1 질화갈륨막(16)은 질화알루미늄갈륨막(14) 상에 섬형으로 에피택셜 성장시킨 섬형 막이다.
제1 질화갈륨막(16)은 실리콘 기판(10)을 가열하고, 예를 들어, 수소(H2)로 희석된 트리메틸갈륨(TMG), 수소(H2)로 희석된 암모니아(NH3)를 소스 가스로서 공급함으로써 성장시킨다. TMG는 갈륨(Ga)의 소스 가스이며, 암모니아는 질소(N)의 소스 가스이다.
그 때, 섬형의 제1 질화갈륨막(16)의 높이(도 3 중의 h)의 평균을 예를 들어 10nm 이상 100nm 이하, 폭(도 3 중의 w)의 평균을 10nm 이상 50nm로 한다. 제1 질화갈륨막(16)의 높이는, 예를 들어, 제1 질화갈륨막(16) 성장 후의 단면을 SEM(Scanning Electron Microscope)으로 관찰함으로써 구하는 것이 가능하다.
그리고, 제1 질화갈륨막(16) 형성 시의 V/III비를, 예를 들어 1000 이상으로 한다. 여기서, V/III비란, 질화갈륨을 에피택셜 성장시킬 때의 갈륨(III족 원소)의 소스 가스인 TMG와, 질소(V족 원소)의 소스 가스인 암모니아의 유량비이다. 각 소스 가스의 유량 단위는, ㎛ol/min이다.
또한, 제1 질화갈륨막(16) 형성 시의 성장 속도를, 예를 들어 3㎛/hour 이하, 온도를, 예를 들어 950℃ 이상 1050℃ 미만, 압력을, 예를 들어 20kPa 이상 35kPa 이하로 한다.
이어서, 섬형의 제1 질화갈륨막(16) 상에 제1 질화갈륨막(16)의 형성보다도 높은 온도 그리고 높은 성장 속도로 단결정의 제2 질화갈륨(GaN)막(18)을 형성한다(S140, 도 4). 제2 질화갈륨막(18)은 제1 질화갈륨막(16) 상에 층형으로 에피택셜 성장시킨다.
제2 질화갈륨막(18)은 실리콘 기판(10)을 가열하고, 예를 들어, 수소(H2)로 희석된 트리메틸갈륨(TMG), 수소(H2)로 희석된 암모니아(NH3)를 소스 가스로서 공급함으로써 성장시킨다. TMG는 갈륨(Ga)의 소스 가스이며, 암모니아는 질소(N)의 소스 가스이다.
제2 질화갈륨막(18)의 막 두께는, 예를 들어, 3㎛ 이상 10㎛ 이하로 한다. 제2 질화갈륨막(18)의 막 두께는, 예를 들어, 제2 질화갈륨막(18)의 성장 후의 단면을 SEM으로 관찰함으로써 구하는 것이 가능하다.
제2 질화갈륨막(18) 형성 시의 V/III비를 1000 이하로 한다. 또한, 제2 질화갈륨막(18) 형성 시의 성장 속도를, 제1 질화갈륨막(16) 형성 시의 성장 속도보다 높게, 예를 들어 3㎛/hour 이상으로 한다. 또한, 제2 질화갈륨막(18) 형성 시의 온도를, 예를 들어, 1000℃ 이상 1100℃ 미만, 압력을, 예를 들어, 20kPa 이상 35kPa 이하로 하고, 제1 질화갈륨막(16) 형성 시의 압력과 동일하게 한다.
또한, 제2 질화갈륨막(18)의 일부 또는 전부에, 예를 들어, 실리콘(Si)이나 마그네슘(Mg) 등의 도펀트를 첨가할 수 있다.
이어서, 실시 형태의 작용 및 효과에 대하여 설명한다.
실리콘 기판 상에 질화갈륨막을 형성하는 경우, 질화갈륨막의 막 두께가 두꺼워지면, 실리콘과 질화갈륨의 열팽창 계수 등의 차이에 기인하여 질화갈륨막에 크랙이 발생할 우려가 있다. 이것은, 질화갈륨막의 형성 중에, 질화갈륨막에 인장응력이 발생함으로써 발생된다고 생각된다. 특히, 질화갈륨막의 성장 속도를 빠르게 했을 경우에, 크랙이 발생하기 쉬워진다.
본 실시 형태에서는, 제1 질화갈륨막(16)을 섬형으로 3차원적으로 성장시킨다. 이때, 질화알루미늄갈륨막(14) 표면에 있어서의 핵 형성의 밀도를, 섬형의 제1 질화갈륨막(16)이 충분한 높이로 성장하기 전에 측면에서 접촉해버리는 경우가 없도록 제어한다. 그 후, 제2 질화갈륨막(18)을 제1 질화갈륨막(16)보다도 빠른 성장 속도로 층형으로 성장시킨다. 이 방법에 의해, 질화갈륨막의 형성을, 질화갈륨막에 압축 응력을 건 상태에서 행하는 것이 가능하게 된다. 따라서, 크랙의 발생을 억제하면서, 질화갈륨막의 고속 성장을 실현할 수 있다. 또한, 결정 결함을 저감한 질화갈륨막을 성막하는 것이 가능하게 된다.
제1 질화갈륨막(16)을 섬형으로 형성할 때, 섬형의 제1 질화갈륨막(16)의 높이(도 3 중의 h)의 평균을 10nm 이상 100nm 이하, 폭(도 3 중의 w)의 평균을 10nm 이상 50nm 이하로 하는 것이 바람직하다. 상기 범위를 하회하면, 제2 질화갈륨막(18) 성막 시에, 제2 질화갈륨막(18)의 응력이 압축 응력으로 되지 못할 우려가 있다. 또한, 제2 질화갈륨막(18)의 결정성이 열화될 우려가 있다. 상기 범위를 상회하면, 제2 질화갈륨막(18)의 표면 모폴로지가 열화될 우려가 있다. 제2 질화갈륨막(18)의 표면을 평탄하게 하는 관점에서, 제1 질화갈륨막(16)의 높이의 평균이 50nm 이하인 것이 바람직하다.
제1 질화갈륨막(16) 형성 시의 V/III비가(1000) 이상인 것이, 제1 질화갈륨막(16)의 성장 속도를 억제하고, 결정성을 향상시켜, 섬형으로 3차원적으로 성장시키는 관점에서 바람직하다. 제1 질화갈륨막(16) 형성 시의 성장 속도는 3㎛/hour 이하, 온도는 950℃ 이상 1050℃ 미만, 압력은 20kPa 이상 35kPa 이하인 것이, 제1 질화갈륨막(16)의, 결정성을 향상시켜, 섬형으로 3차원적으로 성장시키는 관점에서 바람직하다.
또한, 제2 질화갈륨막(18)의 성장 속도를 빠르게 하고, 생산성을 높이는 관점에서, 제2 질화갈륨막(18) 형성 시의 V/III비가(1000) 이하인 것이 바람직하고, 500 이하인 것이 보다 바람직하다. 제2 질화갈륨막(18) 형성 시의 V/III비는, 제1 질화갈륨막(16) 형성 시의 V/III비보다도 작은 것이 바람직하다. 그리고, 제2 질화갈륨막(18)의 성장 속도는, 3㎛/hour 이상인 것이, 생산성을 높이는 관점에서 바람직하다.
또한, 제2 질화갈륨막(18)의 성장 속도를 제1 질화갈륨막(16)의 성장 속도보다 빠르게 하는 관점에서, 1000℃ 이상 1100℃ 미만이며, 제1 질화갈륨막(16)의 형성보다도 높은 온도에서, 제2 질화갈륨막(18)의 형성을 행한다. 그리고, 생산성을 향상시키는 관점에서, 제2 질화갈륨막(18) 형성 시의 압력은, 압력은 20kPa 이상 35kPa 이하이며, 제1 질화갈륨막(16) 형성 시의 압력과 대략 동일한 것이 바람직하다.
본 실시 형태의 기상 성장 방법에 의하면, 실리콘 기판 상에 막 두께가 두꺼운 질화갈륨을 형성할 때의 크랙 발생을 억제하는 것이 가능하게 된다. 또한, 결정 결함이 저감된 막 두께가 두꺼운 질화갈륨막을, 고속으로 성막하는 것이 가능하게 된다.
이상, 구체예를 참조하면서 본 발명의 실시 형태에 대하여 설명하였다. 상기, 실시 형태는 어디까지나 예로서 예시되어 있을 뿐이며, 본 발명을 한정하는 것은 아니다. 또한, 각 실시 형태의 구성 요소를 적절히 조합해도 상관없다.
실시 형태에서는, 기상 성장 방법 등에서, 본 발명의 설명에 직접 필요로 하지 않는 부분 등에 대해서는 기재를 생략했지만, 필요로 하는 것들을 적절히 선택하여 사용할 수 있다. 기타, 본 발명의 요소를 구비하고, 당업자가 적절히 설계 변경할 수 있는 모든 기상 성장 방법은, 본 발명의 범위에 포함된다. 본 발명의 범위는, 특허 청구 범위 및 그 균등물의 범위에 의해 정의되는 것이다.
10: 실리콘 기판
12: 질화알루미늄막
14: 질화알루미늄갈륨막
16: 제1 질화갈륨막
18: 제2 질화갈륨막

Claims (5)

  1. 실리콘 기판 상에 단결정의 질화알루미늄막을 형성하고,
    상기 질화알루미늄막 상에 단결정의 질화알루미늄갈륨막을 형성하고,
    상기 질화알루미늄갈륨막 상에 단결정의 제1 질화갈륨막을 형성하고,
    상기 제1 질화갈륨막 상에, 상기 제1 질화갈륨막의 형성보다도 높은 온도 그리고 높은 성장 속도로, 단결정의 제2 질화갈륨막을 형성하는 기상 성장 방법.
  2. 제1항에 있어서, 상기 제1 질화갈륨막을 섬형으로 형성하고, 상기 제1 질화갈륨막의 높이의 평균을 10nm 이상 100nm 이하로 하는 기상 성장 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 질화갈륨막 형성 시의 V/III비가 상기 제2 질화갈륨막 형성 시의 V/III비보다 큰 기상 성장 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 질화갈륨막 형성 시의 성장 속도가 3㎛/hour 이하인 기상 성장 방법.
  5. 제1항 또는 제2항에 있어서, 상기 제1 질화갈륨막 형성 시의 온도가 950℃ 이상 1050℃ 미만이고, 상기 제2 질화갈륨막 형성 시의 온도가 1000℃ 이상 1100℃ 미만인 기상 성장 방법.
KR1020160042101A 2015-04-10 2016-04-06 기상 성장 방법 KR20160121424A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015081146A JP6480244B2 (ja) 2015-04-10 2015-04-10 気相成長方法
JPJP-P-2015-081146 2015-04-10

Publications (1)

Publication Number Publication Date
KR20160121424A true KR20160121424A (ko) 2016-10-19

Family

ID=57250867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042101A KR20160121424A (ko) 2015-04-10 2016-04-06 기상 성장 방법

Country Status (4)

Country Link
JP (1) JP6480244B2 (ko)
KR (1) KR20160121424A (ko)
CN (1) CN106057658B (ko)
TW (1) TWI579395B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388518B2 (en) 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
JP5383974B2 (ja) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
KR20130081956A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 질화물 반도체층 성장 방법
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
CN104037284B (zh) * 2014-06-10 2016-11-02 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法

Also Published As

Publication number Publication date
CN106057658A (zh) 2016-10-26
TWI579395B (zh) 2017-04-21
CN106057658B (zh) 2019-09-06
JP2016199436A (ja) 2016-12-01
TW201638372A (zh) 2016-11-01
JP6480244B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5127978B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
KR101672213B1 (ko) 반도체장치의 제조방법
US20090068822A1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP2010232322A (ja) 化合物半導体基板
US20140246679A1 (en) III-N MATERIAL GROWN ON ErAlN BUFFER ON Si SUBSTRATE
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
KR20150133637A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 반도체 장치
JP5914999B2 (ja) 半導体装置の製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5460751B2 (ja) 半導体装置
US20150294857A1 (en) Composite substrate, semiconductor device including the same, and method of manufacturing the same
KR20160121424A (ko) 기상 성장 방법
JP2012174705A (ja) 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN114005728A (zh) 一种低应力高质量氮化物材料外延方法
JP6108609B2 (ja) 窒化物半導体基板
JP6156833B2 (ja) 半導体基板の製造方法
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
JP7207588B1 (ja) Iii族窒化物半導体ウエーハ及びその製造方法
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
KR100839224B1 (ko) GaN 후막의 제조방법
JP2002211999A (ja) Iii族窒化物系化合物半導体の結晶成長基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal