KR20160118361A - 실장 장치 및 그 오프셋량 보정 방법 - Google Patents

실장 장치 및 그 오프셋량 보정 방법 Download PDF

Info

Publication number
KR20160118361A
KR20160118361A KR1020167024922A KR20167024922A KR20160118361A KR 20160118361 A KR20160118361 A KR 20160118361A KR 1020167024922 A KR1020167024922 A KR 1020167024922A KR 20167024922 A KR20167024922 A KR 20167024922A KR 20160118361 A KR20160118361 A KR 20160118361A
Authority
KR
South Korea
Prior art keywords
chip
correction
image
calculating
amount
Prior art date
Application number
KR1020167024922A
Other languages
English (en)
Other versions
KR101783424B1 (ko
Inventor
마코토 타카하시
아키라 사토
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20160118361A publication Critical patent/KR20160118361A/ko
Application granted granted Critical
Publication of KR101783424B1 publication Critical patent/KR101783424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop

Abstract

상하 2시야 카메라(20)에 의해 기준용 칩(12)의 상면의 화상과 보정용 칩(13)의 하면의 화상을 취득하여 각 칩(12, 13)의 각 위치를 계산하는 제1 칩 위치 계산 공정과, 각 칩의 각 위치로부터 계산한 각 칩 간의 어긋남량에 기초하여 각 칩 간의 이간 거리가 소정의 오프셋량이 되는 위치로 기준용 칩을 이동시킨 후, 보정용 칩(13)을 흡착 스테이지(11)에 재치하는 제2 칩 이동 공정과, 보정용 칩(13)의 상면의 화상을 취득하여 보정용 칩(13)의 제2 위치를 계산하는 제2 칩 위치 계산 공정과, 기준용 칩의 위치와 보정용 칩의 제2 위치에 기초하여 소정의 오프셋량의 보정량을 계산하는 보정량 계산 공정을 포함한다. 이것에 의해, 실장 위치의 경시적인 위치 어긋남을 억제하여 실장 품질의 향상을 도모한다.

Description

실장 장치 및 그 오프셋량 보정 방법{MOUNTING DEVICE AND OFFSET AMOUNT CORRECTION METHOD THEREFOR}
본 발명은 실장 장치의 구조 및 그 실장 장치의 오프셋량 보정 방법에 관한 것이다.
기판 혹은 다른 반도체칩의 위에 반도체칩을 본딩(실장)하는 본딩 장치가 많이 사용되고 있다. 이 중에는, 반도체칩의 전극면과 반대측의 면을 접착제 등으로 기판에 고정하는 다이 본딩 장치나, 웨이퍼로부터 픽업한 반도체칩을 반전시켜, 반도체칩의 전극면을 기판 등에 접합하고, 반도체의 전극과 기판의 전극을 직접 접합하는 플립 칩 본딩 장치 등이 사용되고 있다. 플립 칩 본딩 장치에서는, 반도체칩과 기판의 전극을 직접 접합하므로, 반도체칩의 전극의 위치와 기판의 전극의 위치를 정확하게 맞추는 것이 필요하게 되고 있다. 이 때문에, 플립 칩 본딩 장치에서는, 본딩 툴과 기판 사이에 상하 2시야 카메라를 진출시켜, 본딩 툴에 흡착된 반도체칩의 화상과, 기판의 화상을 동시에 촬상하고, 촬상한 2개의 화상으로부터, 반도체칩과 기판의 상대 위치를 검출하여, 본딩 스테이지를 XY 방향으로 이동시키거나, 본딩 헤드를 회전시키거나 하여, 기판의 위치와 반도체칩의 위치를 맞추는 방법이 사용되고 있다(예를 들면, 특허문헌 1, 단락 0003∼0004 참조).
일본 특허 제3937162호 공보
(발명의 개요)
(발명이 해결하고자 하는 과제)
그런데, 플립 칩 본딩 장치(실장 장치)에서는, 예를 들면, 반도체칩의 전극의 표면 혹은 기판의 전극의 표면에 금속의 범프를 형성해 두고, 고온의 본딩 툴에 의해 반도체칩을 기판에 누름과 아울러 가열하여 금속을 용융시킨 후, 그 금속을 응고시킴으로써 반도체칩의 전극과 기판의 전극을 접합하는 방법이 사용된다. 이 때문에, 플립 칩 본딩 장치는 본딩 동작을 계속하고 있으면, 본딩 장치의 각 구성 부품이나, 상하 2시야 카메라의 온도가 상승하여, 상하 2시야 카메라에 측정 오차가 발생하거나, 본딩 장치의 동작의 오차가 커지거나 함으로써, 경시적(經時的)으로 반도체칩과 기판의 위치 어긋남이 발생하여, 본딩 정밀도가 저하되어 버리는 경우가 있었다. 그러나, 접합면은 반도체칩과 기판 사이에 이루어져 있으므로, 소정의 본딩 시간, 또는 횟수 후에, 본딩한 반도체칩을 기판으로부터 벗겨 반도체칩의 전극이 기판의 전극의 소정의 위치에 접합되어 있는지 아닌지를 확인하거나(파괴 검사), X선 장치 등을 사용하여 사진 촬영에 의해 접합 위치를 확인하거나(X선에 의한 비파괴 검사) 하는 것이 행해지고 있다.
그러나, 제품의 파괴 검사나 X선에 의한 비파괴 검사는 플립 칩 본딩 장치의 가동 중에 연속해서 행할 수 없으므로, 불량품의 발견이 늦어, 결과적으로 제품의 불량률을 높여 버리는 경우가 있다.
그래서, 본 발명은, 실장 장치에 있어서, 실장 위치의 경시적인 위치 어긋남을 억제하여, 실장 품질의 향상을 도모하는 것을 목적으로 한다.
본 발명의 실장 장치는 실장 스테이지와, 실장 스테이지 위에 재치(載置)된 기준용 칩 및 보정용 칩과, 상하의 화상을 동시에 촬상하는 상하 2시야 카메라와, 기준용 칩과 보정용 칩의 위치를 이동시킴과 아울러, 상하 2시야 카메라의 화상을 처리하는 제어부를 포함하는 것을 특징으로 한다.
본 발명의 실장 장치에 있어서, 제어부는 보정용 칩을 픽업하고 소정의 오프셋량만큼 XY 방향으로 이동시켜, 기준용 칩의 바로 위에 위치시키는 제1 칩 이동 공정과, 보정용 칩과 기준용 칩 사이에 상하 2시야 카메라를 진출시켜, 상하 2시야 카메라에 의해 기준용 칩 상면의 화상과 보정용 칩 하면의 화상을 동시에 취득하는 제1 화상 취득 공정과, 제1 화상 취득 공정에 의해 취득한 화상을 처리하여, 기준용 칩의 XY 방향 위치와 보정용 칩의 XY 방향 위치를 계산하는 제1 칩 위치 계산 공정과, 기준용 칩의 XY 방향 위치와 보정용 칩의 XY 방향 위치로부터 기준용 칩과 보정용 칩의 XY 방향의 어긋남량을 계산하고, 계산한 어긋남량에 기초하여 기준용 칩과 보정용 칩의 XY 방향의 이간 거리가 소정의 오프셋량이 되는 XY 방향의 위치로 기준용 칩을 이동시킨 후, 실장 스테이지 위에 보정용 칩을 재치하는 제2 칩 이동 공정과, 보정용 칩의 위에 상하 2시야 카메라를 진출시켜, 상하 2시야 카메라에 의해 실장 스테이지 위에 재치된 보정용 칩의 상면의 화상을 취득하는 제2 화상 취득 공정과, 제2 화상 취득 공정에 의해 취득한 화상을 처리하여, 보정용 칩의 XY 방향의 제2 위치를 계산하는 제2 칩 위치 계산 공정과, 제1 칩 위치 계산 공정에 의해 계산한 기준용 칩의 XY 방향 위치와, 제2 칩 위치 계산 공정에 의해 계산한 보정용 칩의 XY 방향의 제2 위치에 기초하여 소정의 오프셋량의 보정량을 계산하는 보정량 계산 공정을 포함하고, 각 공정을 실시 가능하게 구성해도 된다.
본 발명의 실장 장치의 오프셋량 보정 방법은 실장 스테이지와, 실장 스테이지 위에 재치된 기준용 칩 및 보정용 칩과, 상하의 화상을 동시에 촬상하는 상하 2시야 카메라와, 기준용 칩과 보정용 칩의 위치를 이동시킴과 아울러 상하 2시야 카메라의 화상을 처리하는 제어부를 구비하는 실장 장치를 준비하는 공정과, 보정용 칩을 픽업하고 소정의 오프셋량만큼 XY 방향으로 이동시켜, 기준용 칩의 바로 위에 위치시키는 제1 칩 이동 공정과, 보정용 칩과 기준용 칩 사이에 상하 2시야 카메라를 진출시켜, 상하 2시야 카메라에 의해 기준용 칩 상면의 화상과 보정용 칩 하면의 화상을 동시에 취득하는 제1 화상 취득 공정과, 제1 화상 취득 공정에 의해 취득한 화상을 처리하여, 기준용 칩의 XY 방향 위치와 보정용 칩의 XY 방향 위치를 계산하는 제1 칩 위치 계산 공정과, 기준용 칩의 XY 방향 위치와 보정용 칩의 XY 방향 위치로부터 기준용 칩과 보정용 칩의 XY 방향의 어긋남량을 계산하고, 계산한 어긋남량에 기초하여 기준용 칩과 보정용 칩의 XY 방향의 이간 거리가 소정의 오프셋량이 되는 XY 방향의 위치로 기준용 칩을 이동시킨 후, 실장 스테이지 위에 보정용 칩을 재치하는 제2 칩 이동 공정과, 보정용 칩의 위에 상하 2시야 카메라를 진출시켜, 상하 2시야 카메라에 의해 실장 스테이지 위에 재치된 보정용 칩의 상면의 화상을 취득하는 제2 화상 취득 공정과, 제2 화상 취득 공정에 의해 취득한 화상을 처리하여, 보정용 칩의 XY 방향의 제2 위치를 계산하는 제2 칩 위치 계산 공정과, 제1 칩 위치 계산 공정에 의해 계산한 기준용 칩의 XY 방향 위치와, 제2 칩 위치 계산 공정에 의해 계산한 보정용 칩의 XY 방향의 제2 위치에 기초하여 소정의 오프셋량의 보정량을 계산하는 보정량 계산 공정을 포함하는 것을 특징으로 한다.
본 발명은, 실장 장치에 있어서, 실장 위치의 경시적인 위치 어긋남을 억제하여, 실장 품질의 향상을 도모할 수 있다고 하는 효과를 얻을 수 있다.
도 1은 본 발명의 실시형태에 있어서의 실장 장치의 구성을 나타내는 계통도이다.
도 2는 본 발명의 실시형태에 있어서의 실장 장치의 동작을 나타내는 플로우차트이다.
도 3은 도 2에 나타내는 플로우차트의 보정 시퀀스의 상세를 나타내는 플로우차트이다.
도 4는 본 발명의 실시형태에 있어서의 실장 장치의 동작을 나타내는 설명도이다.
도 5는 본 발명의 실시형태에 있어서의 상하 2시야 카메라의 시야를 나타내는 설명도이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하면서 본 발명의 실시형태에 대해 설명한다. 이하의 실시형태에서는, 실장 장치의 일례로서 본딩 장치에 발명을 적용한 경우에 대해 설명한다. 발명은, 본딩 장치 이외의 전자 부품의 실장 장치에 적용할 수 있는 것은 말할 필요도 없다. 도 1에 도시하는 바와 같이, 본 실시형태의 실장 장치인 본딩 장치(100)는 기판(15) 또는 그 위에 반도체칩이 본딩되는 제1 반도체칩을 흡착하는 실장 스테이지인 본딩 스테이지(10)와, 제2 반도체칩(14)을 흡착하여 기판(15) 또는 본딩 스테이지(10)에 흡착된 제1 반도체칩 위에 제2 반도체칩(14)을 본딩하는 본딩 툴(30)과, 기판(15) 또는 제1 반도체칩의 상면의 화상과 제2 반도체칩(14)의 하면의 화상을 동시에 촬상 가능한 상하 2시야 카메라(20)를 구비하고 있다.
본딩 스테이지(10)는 도시하지 않은 XY 구동 기구를 포함하며, XY 방향으로 이동한다. 또한 본딩 헤드(32)는 프레임(16)에 부착된 Z 방향 가이드에 의해 상하 방향으로 이동하고, Z 방향 모터(33)에 의해 상하 방향 및 Z축 둘레의 회전 방향(Z 방향, θ 방향)으로 구동된다. 실장 툴인 본딩 툴(30)은 본딩 헤드(32)에 부착된 섕크(31)에 고정되어 있고, 본딩 헤드(32)와 함께 상하 방향(기판(15)과 접리 방향)으로 이동한다. 상하 2시야 카메라(20)는 내부에 2개의 촬상 소자와 광학계를 구비하고, 도 1에 도시하는 바와 같이, 동축 상에서 기판(15)의 상면과 제2 반도체칩(14)의 하면의 화상을 동시에 촬상할 수 있다. 또한 상하 2시야 카메라(20)에는, 온도 센서(17)가 부착되어 있다. 본딩 스테이지(10)의 옆에는, 기준용 칩(12)과 보정용 칩(13)을 흡착 가능한 흡착 스테이지(11)가 부착되어 있다. 흡착 스테이지(11)는 본딩 스테이지(10)와 함께 XY 방향으로 이동 가능하다. 기준용 칩(12)과 보정용 칩(13)은 실제의 반도체칩이 아니라 유리 칩이며, 도 4에 해칭으로 나타내는 바와 같이, 상면으로부터도 하면으로부터도 시인할 수 있는 위치 마크가 들어 있는 것이다. 도 4(a)에 도시하는 바와 같이, 기준용 칩(12)과 보정용 칩(13)은 흡착 스테이지(11)의 위에 Y 방향으로 소정의 오프셋량(a)만큼 이간하여 재치되어 있다.
본딩 스테이지(10)와, 본딩 헤드(32)를 구동하는 Z 방향 모터(33)는 제어부(40)의 지령에 의해 구동된다. 또한 상하 2시야 카메라(20), 온도 센서(17)도 제어부(40)에 접속되고, 상하 2시야 카메라(20)에서 촬상한 화상 및 온도 센서(17)에서 검출한 온도 데이터는 제어부(40)에 입력되어, 화상 처리 및 연산 처리가 행해진다. 제어부(40)는 화상 처리나 연산을 행하는 CPU(41)와, 제어 프로그램(59), 제어 데이터(58) 등을 저장하는 기억부(42)와, 본딩 스테이지(10), Z 방향 모터(33), 상하 2시야 카메라(20)가 접속되는 기기 인터페이스(43)를 구비하고 있고, CPU(41)와 기억부(42)와 기기 인터페이스(43)가 데이터 버스(44)로 접속되어 있는 컴퓨터이다. 제어부(40)의 기억부(42)에는, 뒤에서 설명하는, 제1, 제2 칩 이동 프로그램(51, 52), 제1, 제2 화상 취득 프로그램(53, 54), 제1, 제2 칩 위치 계산 프로그램(55, 56), 보정량 계산 프로그램(57)이 저장되어 있다. 또한, 도 1에 있어서, 지면 좌우 방향을 본딩 장치(100)의 X 방향, 상하 방향을 Z 방향, 지면 수직 방향을 Y 방향으로 하여 설명한다.
이상과 같이 구성된 본딩 장치(100)의 동작에 대해 도 2로부터 도 5를 참조하여 설명한다. 도 2의 단계(S101)에 나타내는 바와 같이, 제어부(40)는, 도 1에 도시하는 온도 센서(17)로부터 상하 2시야 카메라(20)의 온도를 취득하고, 도 2의 단계(S102)에 나타내는 바와 같이, 전회(前回) 보정 동작 실시로부터의 온도 변화(온도차)가 소정의 설정값을 초과했는지 아닌지 판단한다. 그리고, 상하 2시야 카메라(20)의 온도 변화가 소정의 설정값보다도 큰 경우에는, 제어부(40)는 도 2의 단계(S103)로 이동하여 도 3에 나타내는 보정 시퀀스를 실행한다.
상하 2시야 카메라(20)의 온도 변화가 소정의 설정값을 초과한 경우에는, 도 4, 도 5에 도시하는 상하 2시야 카메라(20)의 광축(20c)이 어긋나거나 기울거나 하여, 상하 2시야 카메라(20)에 계측 오차가 발생하고 있는 것을 생각할 수 있다. 또한 동시에, 본딩 장치(100)의 프레임(16)이나 본딩 스테이지(10)의 온도가 상승하여, 그 위치가 어긋나 가고 있는 경우 등을 생각할 수 있다. 그리고, 이 두 가지의 위치 어긋남에 의해 도 1에 도시하는 제2 반도체칩(14)의 본딩 위치(실장 위치)가 소정의 위치로부터 어긋나 버려, 제2 반도체칩(14)의 전극과 기판(15)의 전극을 정확하게 접합할 수 없는 경우가 있다. 상하 2시야 카메라(20)는 기본적으로는 프레임(16)에 부착되어 있으므로, 제2 반도체칩(14)을 본딩할 때에 발생하는 위치 어긋남(오차) 중, 상기의 두 가지의 원인에 의해 발생하는 각 오차(위치 어긋남)를 각각 계측, 파악하는 것은 곤란하지만, 최종적으로 발생하는 위치 어긋남 오차를 파악하고, 그것을 보정할 수 있다면 본딩 위치(실장 위치)의 어긋남을 수정하기에는 충분하다. 본 실시형태는, 상기한 바와 같이, 최종적으로 발생하는 본딩의 위치 어긋남을 파악하고, 그것을 보정함으로써 본딩 위치(실장 위치)의 어긋남(본딩 위치(실장 위치)의 오차)을 수정하는 것이다.
이하의 설명에서는, 편의상, 상하 2시야 카메라(20)의 중심축 또는 상하의 광축(20c)의 위치, 경사는 변화되지 않고, 프레임이나 본딩 스테이지(10)가 열에 의해 이동하고 있다고 하는 가정 상에서 설명한다. 최종적으로는, 이하에 설명하는 본 실시형태의 본딩 장치(100)가 취득하는 보정량(s)은 상하 2시야 카메라(20)의 계측 오차에 의한 위치 어긋남과 기계 부품의 온도 변화에 의해 발생하는 위치 어긋남의 합계의 위치 어긋남량을 보정하는 보정량이다.
도 3의 단계(S201)에 나타내는 바와 같이, 제어부(40)는 도 1에 도시하는 제1 칩 이동 프로그램(51)(제1 칩 이동 공정)을 실행한다. 제어부(40)는, 도 4(a)에 도시하는 바와 같이, 소정의 오프셋량(a)(소정의 이간 거리(ΔY))으로 흡착 스테이지(11)의 위에 재치되어 있는 기준용 칩(12)과 보정용 칩(13) 중, 보정용 칩(13)의 위에 본딩 툴(30)을 강하시켜 본딩 툴(30)에 의해 보정용 칩(13)을 흡착하고, 도 4(b)에 도시하는 바와 같이, 보정용 칩(13)을 픽업한다.
다음에 제어부(40)는, 도 3의 단계(S202)에 도시하는 바와 같이, 흡착 스테이지(11)를 Y 방향으로 소정의 오프셋량(a)만큼 이동시킨다. 그러면, 도 4(c)에 도시하는 바와 같이, 보정용 칩(13)은 기준용 칩(12)의 바로 위로 이동한다. 그러나, 실제로는, 기계 부품의 열 영향 등에 의해, 기준용 칩(12)의 중심과 보정용 칩(13)의 중심 위치는, 도 4(c)에 도시하는 바와 같이, Y 방향으로 약간 어긋나 있다(제1 칩 이동 프로그램(51)(제1 칩 이동 공정)의 종료).
다음에 제어부(40)는 도 1에 나타내는 제1 화상 취득 프로그램(53)(제1 화상 취득 공정)을 실행한다. 제어부(40)는, 도 4(d)에 도시하는 바와 같이, 본딩 툴(30)에 흡착된 보정용 칩(13)과 흡착 스테이지(11)의 위에 재치된 기준용 칩(12) 사이에 상하 2시야 카메라(20)를 진출시킨다. 앞에 기술한 바와 같이, 이 설명에서는, 편의상, 상하 2시야 카메라(20)의 광축, 검출, 위치는 변화되지 않은 것으로 하고 있으므로, 상하 2시야 카메라(20)는 그 광축(20c)이 본딩 장치(100)의 원점으로부터 절대 위치(Y0)의 위치로 진출해 있다. 다음에 제어부(40)는 상하 2시야 카메라(20)의 하측 카메라에 의해 기준용 칩(12)의 상면의 화상을 촬상하고, 상측 카메라에 의해 보정용 칩(13)의 화상을 촬상한다. 도 4(d)에 도시하는 바와 같이, 기준용 칩(12)의 중심(12c)의 Y 방향 위치는 상하 2시야 카메라(20)의 광축(20c)으로부터 거리(b)만큼 마이너스측으로 어긋나 있고, 보정용 칩(13)의 중심 위치는 상하 2시야 카메라(20)의 광축(20c)의 위치로부터 Y 방향 플러스 쪽으로 거리(c)만큼 어긋나 있다. 따라서, 도 5(a)에 도시하는 바와 같이, 상측 카메라의 시야(20a)에서는, 보정용 칩(13)의 위치는 상하 2시야 카메라(20)의 중심축(20c)(상하 2시야 카메라(20)의 광축)으로부터 도면 중의 우측으로 비킨 위치가 되고, 그 중심(13c)도 시야(20a)의 중심축(20c)으로부터 거리(c)만큼 우측으로 비킨 위치로 보인다. 또한 도 5(b)에 도시하는 바와 같이, 하측 카메라의 시야(20b)에서는, 기준용 칩(12)의 위치는 상하 2시야 카메라(20)의 중심축(20c)으로부터 도면 중의 좌측으로 비킨 위치가 되고, 그 중심(12c)도 시야(20b)의 중심축(20c)(상하 2시야 카메라(20)의 광축)으로부터 거리(b)만큼 좌측으로 비킨 위치로 되어 있다(제1 화상 취득 프로그램(53)(제1 화상 취득 공정)의 종료).
다음에 제어부(40)는 도 1에 도시하는 제1 칩 위치 계산 프로그램(55)(제1 칩 위치 계산 공정)을 실행한다. 제어부(40)는 기준용 칩(12)의 화상, 보정용 칩(13)의 화상을 처리하고, 상하 2시야 카메라(20)의 중심축(광축)(20c)으로부터의 거리(b, c)를 구한다. 다음에 제어부(40)는 기준용 칩(12)에 있어서의 본딩 장치(100)의 원점으로부터의 Y 방향 절대 위치(Y1)와, 보정용 칩(13)에 있어서의 본딩 장치(100)의 원점으로부터의 Y 방향 절대 위치(Y2)(보정용 칩의 제1 위치)를 계산한다. Y 방향 절대 위치(Y1)는, 도 4(d), 도 5(b)에 도시하는 바와 같이, Y1=Y0-b이며, Y 방향 절대 위치(Y2)는, 도 4(d), 도 5(b)에 도시하는 바와 같이, Y2=Y0+c이다(제1 칩 위치 계산 프로그램(55)(제1 칩 위치 계산 공정)의 종료).
다음에 제어부(40)는 도 1에 도시하는 제2 칩 이동 프로그램(52)(제2 칩 이동 공정)을 실행한다. 우선, 제어부(40)는 기준용 칩(12)의 중심(12c)과 보정용 칩(13)의 중심(13c)의 어긋남량(ΔYe)을 소정의 오프셋량(a)으로 하기 위해 필요한 보정용 칩(13)의 중심(13c)의 이동량을 계산한다. 도 4(d), 도 5 (a), 도 5(b)에 도시하는 바와 같이, 기준용 칩(12)의 중심(12c)과 보정용 칩(13)의 중심(13c)은 어긋남량(ΔYe)(=b+c)만큼 어긋나 있으므로, 각 중심(12c, 13c) 간의 거리를 소정의 오프셋량(a)으로 하기 위해서는, 도 4(e)에 도시하는 기준용 칩(12)의 중심(12c)의 위치(Y 방향의 절대 위치(Y1))를 기준으로 하여 보정용 칩(13)을 Y 방향 플러스측으로 (a-ΔYe)=a'만큼 이동시키거나, 또는, 반대로, 도 4(e)에 도시하는 바와 같이, 기준용 칩(12)의 중심(12c)의 위치(기준 위치)를 Y 방향 마이너스측으로 (a-ΔYe)=a'만큼 이동시키면 된다. 제어부(40)는, 도 3의 단계(S204), 도 4(e)에 도시하는 바와 같이, 흡착 스테이지(11)를 Y 방향 마이너스측으로 (a-ΔYe)=a'만큼 이동시킨다. 그러면, 도 4(d)에 도시하는 바와 같이, 기준용 칩(12)의 중심(12c)의 Y 방향의 절대 위치는 Y3=Y1-a+ΔYe가 된다. 보정용 칩(13)의 중심(13c)의 Y 방향 절대 위치는 변화되지 않고, Y2=Y1+ΔYe이므로, 기준용 칩(12)과 보정용 칩(13)의 Y 방향의 이간 거리(ΔY)는 ΔY=Y2-Y3=Y2=Y1+ΔYe-(Y1-a+ΔYe)=a가 되고, 본딩 툴(30)에 흡착되어 있는 보정용 칩(13)을 흡착 스테이지(11)의 위에 재치하면 기준용 칩(12)의 중심(12c)과 보정용 칩(13)의 중심(13c)의 이간 거리(ΔY)는 소정의 오프셋량(a)으로 될 것이다. 그리고, 제어부(40)는, 도 3의 단계(S205), 도 4(d)에 도시하는 바와 같이, 본딩 툴(30)을 강하시켜 보정용 칩(13)을 흡착 스테이지(11)의 표면에 재치한다(제2 칩 이동 프로그램(52)(제2 칩 이동 공정)의 종료).
상기의 동작은, 달리 말하면, 기준용 칩(12)의 중심(12c)과 보정용 칩(13)의 중심(13c)의 어긋남량(ΔYe)=(b+c)을 보정한 것이므로, 오프셋량(a)이 제로인 경우에는, 기준용 칩(12)의 중심(12c)과 보정용 칩(13)의 중심(13c)이 일치된 상태로 겹쳐져 있게 된다.
다음에 제어부(40)는 도 1에 도시하는 제2 화상 취득 프로그램(54)(제2 화상 취득 공정)을 실행한다. 제어부(40)는 본딩 툴(30)을 상승시킨 후, 도 4(e)에 도시하는 바와 같이, 다시, 상하 2시야 카메라(20)의 중심축(20c)(광축)이 본딩 장치(100)의 원점으로부터 절대 위치(Y0)의 위치가 되도록 진출시킨다. 다음에 제어부(40)는, 도 3의 단계(S206)에 나타내는 바와 같이, 상하 2시야 카메라(20)의 하측 카메라에 의해 흡착 스테이지(11)의 위에 재치한 보정용 칩(13)의 상면을 촬상하고, 도 1에 도시하는 제2 칩 위치 계산 프로그램(56)(제2 칩 위치 계산 공정)을 실행하고, 촬상한 화상을 처리하여 재치한 보정용 칩(13)의 중심(13c)의 Y 방향 절대 위치(Y4)(보정용 칩(13)의 제 2 위치)를 계산한다.
앞에 기술한 바와 같이, 상기의 동작은 오프셋량(a)을 가지고 가상적으로 기준용 칩(12)의 위에 보정용 칩(13)을 겹치는 동작이기 때문에, 흡착 스테이지(11)의 위에 재치된 보정용 칩(13)을 하측 카메라로 촬상했을 때는, 먼저, 보정용 칩(13)의 중심(13c)은 기준용 칩(12)을 하측 카메라로 촬상했을 때의 기준용 칩(12)의 중심(12c)과 마찬가지로, Y 방향의 절대 위치가 Y1으로 되어 있을 것이다. 그러나, 실제로는, 측정된 보정용 칩(13)의 중심(13c)의 Y 방향의 절대 위치(보정용 칩(13)의 제2 위치)(Y4)는 Y0으로부터 거리(d)만큼 떨어진 위치이며, 그 Y 방향 절대 위치(보정용 칩(13)의 제2 위치)(Y4)는 Y4=Y0+d가 된다. 이 Y1(기준용 칩(12)의 최초의 Y 방향의 절대 위치)과 Y4(보정용 칩(13)의 제2 Y 방향의 절대 위치)의 차는 기준용 칩(12)의 위에 보정용 칩(13)을 겹쳤을 때의 어긋남량이며, 상하 2시야 카메라(20)의 광축(20c)의 어긋남량과 기계 부품의 열팽창에 의해 발생하는 어긋남의 합계 어긋남량이 된다. 그래서, 제어부(40)는, 도 3의 단계(S207)에 나타내는 바와 같이, Y1(기준용 칩(12)의 최초의 Y 방향의 절대 위치)과 Y4(보정용 칩(13)의 제2 Y 방향의 절대 위치)의 차(Y1-Y4)를 보정량(s)으로 하여 오프셋량(a)을 보정하고, 도 3의 단계(S208)에 나타내는 바와 같이, 오프셋량(a)을 a=a+s=a+(Y1-Y4)로 갱신한다(도 1에 나타내는 보정량 계산 프로그램(57)(보정량 계산 공정)의 실행).
이상에서 제어부(40)는 도 2의 단계(S103)에 나타내는 보정 시퀀스를 종료하고, 도 3의 단계(S104)에 나타내는 바와 같이 본딩을 계속한다. 그리고, 도 2의 단계(S105)에 나타내는 바와 같이, 본딩이 모두 종료되었는지 아닌지를 확인하고, 모든 본딩이 종료되고 생산 정지이면, 본딩 장치(100)를 정지하고, 생산 종료가 아니면, 도 2의 단계(S101)로 되돌아가 상하 2시야 카메라(20)의 온도를 감시한다.
또한 제어부(40)는 본딩 사이클수의 카운트도 행하고 있으며, 도 2의 단계(S106)에 나타내는 바와 같이, 본딩 사이클수가 소정의 임계값에 도달한 경우에는, 상하 2시야 카메라(20)의 온도의 변화가 소정의 설정값을 초과해 있지 않아도, 도 2의 단계(S103)에 나타내는 보정 시퀀스를 행한다.
이상에서 설명한 보정 시퀀스는, 오프셋량이 a인 경우의 상하 2시야 카메라(20)의 광축(20c)의 어긋남량과 기계 부품의 열팽창에 의해 발생하는 어긋남의 합계 어긋남량을 계측하고, 그 어긋남량을 보정량(s)으로 하여 오프셋량(a)을 보정함으로써, 본딩 장치(100)에 있어서의 본딩 위치(실장 위치)의 경시적인 위치 어긋남을 효과적으로 억제하여, 본딩 품질(실장 품질)의 향상을 도모할 수 있다고 하는 효과를 얻을 수 있다. 또한 본 실시형태에서는, Y1(기준용 칩(12)의 최초의 Y 방향의 절대 위치)과 Y4(보정용 칩(13)의 제2 Y 방향의 절대 위치)의 차(Y1-Y4)를 보정량(s)으로 하여 오프셋량(a)을 보정하는 것으로 설명했지만, 예를 들면, (Y1-Y4)의 1/2을 보정량(s)으로 하여 오프셋량(a)을 보정하거나, (Y1-Y4)와 보정량(s)의 비율을 시간 혹은 본딩 횟수, 보정 횟수 등에 따라 변화시키거나 해도 된다.
이상의 설명에서는, 흡착 스테이지(11)를 XY 방향으로 이동시킴으로써 보정량(s)의 산출을 행하는 것으로서 설명했지만, 기준용 칩(12)과 보정용 칩(13)을 XY 방향으로 상대적으로 오프셋량(a)만큼 이동할 수 있으면 되므로, 본딩 헤드(32)가 XY 방향으로 이동 가능한 본딩 장치에서는, 흡착 스테이지(11) 대신에 본딩 헤드(32)를 XY 방향으로 이동시키도록 하여 보정량(s)을 계산하도록 해도 된다. 또한 본 실시형태는 플립 칩 본딩 장치, 다이 본딩 장치 등 본딩 장치에 일반적으로 적용 가능한 것이다. 또한 상기의 실시형태에서는, Y 방향에 대해 보정량(s)을 구하는 것으로서 설명했지만, X 방향에 대해서도 동일하다. 또한 흡착 스테이지를 경사 방향으로 이동시켜 XY 방향의 보정량(s)을 동시에 구하도록 해도 된다.
본 발명은 이상에서 설명한 실시형태에 한정되는 것은 아니며, 청구범위에 의해 규정되어 있는 본 발명의 기술적 범위 또는 본질로부터 일탈하지 않는 모든 변경 및 수정을 포함하는 것이다.
10: 본딩 스테이지 11: 흡착 스테이지
12: 기준용 칩 12c, 13c: 중심
13: 보정용 칩 14: 제2 반도체칩
15: 기판 16: 프레임
17: 온도 센서 20: 상하 2시야 카메라
20a, 20b: 시야 20c: 광축(중심축)
30: 본딩 툴 31: 섕크
32: 본딩 헤드 33: Z 방향 모터
40: 제어부 41: CPU
42: 기억부 43: 기기 인터페이스
44: 데이터 버스 51, 52: 제1, 제2 칩 이동 프로그램
53, 54: 제1, 제2 화상 취득 프로그램
55, 56: 제1, 제2 칩 위치 계산 프로그램
57: 보정량 계산 프로그램 58: 제어 데이터
59: 제어 프로그램.

Claims (3)

  1. 실장 스테이지와,
    상기 실장 스테이지 위에 재치된 기준용 칩 및 보정용 칩과,
    상하의 화상을 동시에 촬상하는 상하 2시야 카메라와,
    상기 기준용 칩과 상기 보정용 칩의 위치를 이동시킴과 아울러, 상기 상하 2시야 카메라의 화상을 처리하는 제어부
    를 포함하는 것을 특징으로 하는 실장 장치.
  2. 제1 항에 있어서,
    상기 제어부는,
    상기 보정용 칩을 픽업하고 소정의 오프셋량만큼 XY 방향으로 이동시켜, 상기 기준용 칩의 바로 위에 위치시키는 제1 칩 이동 공정과,
    상기 보정용 칩과 상기 기준용 칩의 사이에 상기 상하 2시야 카메라를 진출시켜, 상기 상하 2시야 카메라에 의해 상기 기준용 칩 상면의 화상과 상기 보정용 칩 하면의 화상을 동시에 취득하는 제1 화상 취득 공정과,
    상기 제1 화상 취득 공정에 의해 취득한 화상을 처리하여, 상기 기준용 칩의 XY 방향 위치와 상기 보정용 칩의 XY 방향 위치를 계산하는 제1 칩 위치 계산 공정과,
    상기 기준용 칩의 XY 방향 위치와 상기 보정용 칩의 XY 방향 위치로부터 상기 기준용 칩과 상기 보정용 칩의 XY 방향의 어긋남량을 계산하고, 계산한 상기 어긋남량에 기초하여 상기 기준용 칩과 상기 보정용 칩의 XY 방향의 이간 거리가 상기 소정의 오프셋량이 되는 XY 방향의 위치로 상기 기준용 칩을 이동시킨 후, 상기 실장 스테이지 위에 상기 보정용 칩을 재치하는 제2 칩 이동 공정과,
    상기 보정용 칩의 위에 상기 상하 2시야 카메라를 진출시켜, 상기 상하 2시야 카메라에 의해 상기 실장 스테이지 위에 재치된 상기 보정용 칩의 상면의 화상을 취득하는 제2 화상 취득 공정과,
    상기 제2 화상 취득 공정에 의해 취득한 화상을 처리하여, 상기 보정용 칩의 XY 방향의 제2 위치를 계산하는 제2 칩 위치 계산 공정과,
    상기 제1 칩 위치 계산 공정에 의해 계산한 상기 기준용 칩의 XY 방향 위치와, 상기 제2 칩 위치 계산 공정에 의해 계산한 상기 보정용 칩의 XY 방향의 제2 위치에 기초하여 상기 소정의 오프셋량의 보정량을 계산하는 보정량 계산 공정을 포함하고, 각 공정을 실시 가능하게 구성한 것을 특징으로 하는 실장 장치.
  3. 실장 장치의 오프셋량 보정 방법으로서,
    실장 스테이지와, 상기 실장 스테이지 위에 재치된 기준용 칩 및 보정용 칩과, 상하의 화상을 동시에 촬상하는 상하 2시야 카메라와, 상기 기준용 칩과 상기 보정용 칩의 위치를 이동시킴과 아울러, 상기 상하 2시야 카메라의 화상을 처리하는 제어부를 구비하는 실장 장치를 준비하는 공정과,
    상기 보정용 칩을 픽업하고 소정의 오프셋량만큼 XY 방향으로 이동시켜, 상기 기준용 칩의 바로 위에 위치시키는 제1 칩 이동 공정과,
    상기 보정용 칩과 상기 기준용 칩의 사이에 상기 상하 2시야 카메라를 진출시켜, 상기 상하 2시야 카메라에 의해 상기 기준용 칩 상면의 화상과 상기 보정용 칩 하면의 화상을 동시에 취득하는 제1 화상 취득 공정과,
    상기 제1 화상 취득 공정에 의해 취득한 화상을 처리하여, 상기 기준용 칩의 XY 방향 위치와 상기 보정용 칩의 XY 방향 위치를 계산하는 제1 칩 위치 계산 공정과,
    상기 기준용 칩의 XY 방향 위치와 상기 보정용 칩의 XY 방향 위치로부터 상기 기준용 칩과 상기 보정용 칩의 XY 방향의 어긋남량을 계산하고, 계산한 상기 어긋남량에 기초하여 상기 기준용 칩과 상기 보정용 칩의 XY 방향의 이간 거리가 상기 소정의 오프셋량이 되는 XY 방향의 위치로 상기 기준용 칩을 이동시킨 후, 상기 실장 스테이지 위에 상기 보정용 칩을 재치하는 제2 칩 이동 공정과,
    상기 보정용 칩의 위에 상기 상하 2시야 카메라를 진출시켜, 상기 상하 2시야 카메라에 의해 상기 실장 스테이지 위에 재치된 상기 보정용 칩의 상면의 화상을 취득하는 제2 화상 취득 공정과,
    상기 제2 화상 취득 공정에 의해 취득한 화상을 처리하여, 상기 보정용 칩의 XY 방향의 제2 위치를 계산하는 제2 칩 위치 계산 공정과,
    상기 제1 칩 위치 계산 공정에 의해 계산한 상기 기준용 칩의 XY 방향 위치와, 상기 제2 칩 위치 계산 공정에 의해 계산한 상기 보정용 칩의 XY 방향의 제2 위치에 기초하여 상기 소정의 오프셋량의 보정량을 계산하는 보정량 계산 공정을 포함하는 것을 특징으로 하는 실장 장치의 오프셋량 보정 방법.
KR1020167024922A 2014-02-10 2015-02-09 실장 장치 및 그 오프셋량 보정 방법 KR101783424B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-023042 2014-02-10
JP2014023042 2014-02-10
PCT/JP2015/053534 WO2015119274A1 (ja) 2014-02-10 2015-02-09 実装装置及びそのオフセット量補正方法

Publications (2)

Publication Number Publication Date
KR20160118361A true KR20160118361A (ko) 2016-10-11
KR101783424B1 KR101783424B1 (ko) 2017-09-29

Family

ID=53778071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024922A KR101783424B1 (ko) 2014-02-10 2015-02-09 실장 장치 및 그 오프셋량 보정 방법

Country Status (7)

Country Link
US (1) US10068872B2 (ko)
JP (1) JP6256486B2 (ko)
KR (1) KR101783424B1 (ko)
CN (1) CN106165075B (ko)
SG (1) SG11201606609QA (ko)
TW (1) TWI567859B (ko)
WO (1) WO2015119274A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004872A (ko) * 2019-07-05 2021-01-13 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 고정밀 본드 헤드 위치 결정 방법 및 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6554800B2 (ja) * 2015-01-30 2019-08-07 Tdk株式会社 電子部品の実装システムと実装方法
US10893639B2 (en) * 2017-01-12 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Component mounting using feedback correction
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN108860717B (zh) * 2017-05-16 2021-08-31 太阳诱电株式会社 电子部件插入装置和方法、电子部件收纳带制造装置和方法
TWI688016B (zh) * 2017-08-28 2020-03-11 日商新川股份有限公司 相對於對象物使第一移動體和第二移動體直線移動的裝置以及方法
CN107589123B (zh) * 2017-09-01 2021-01-29 中科慧远视觉技术（洛阳）有限公司 一种用于智能设备防护盖板外观检测的装置
TWI744849B (zh) 2019-04-15 2021-11-01 日商新川股份有限公司 接合裝置以及接合頭的移動量補正方法
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
TWI775198B (zh) * 2019-12-17 2022-08-21 日商新川股份有限公司 半導體裝置的製造裝置以及半導體裝置的製造方法
CN112968117B (zh) * 2020-10-27 2022-04-19 重庆康佳光电技术研究院有限公司 一种芯片转移对位方法、设备、显示面板及存储介质
CN114505817B (zh) * 2022-03-11 2024-04-19 深圳市凯威达电子有限公司 一种智能照明驱动芯片生产用可精准定位的插接装置
US20230288822A1 (en) * 2022-03-12 2023-09-14 Applied Materials, Inc. Package imaging for die location correction in digital lithography
CN115866383B (zh) * 2023-01-06 2023-07-07 深圳中科精工科技有限公司 一种侧面芯片主动对准装配方法、装置、电子设备及介质
CN117080127B (zh) * 2023-10-11 2024-01-05 江苏快克芯装备科技有限公司 芯片吸取异常检测装置及检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937162B2 (ja) 2002-10-07 2007-06-27 ソニー株式会社 部品実装装置および部品実装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189707A (en) * 1985-10-11 1993-02-23 Hitachi, Ltd. Method of loading surface mounted device and an apparatus therefor
JP2760547B2 (ja) 1989-02-28 1998-06-04 株式会社東芝 チップボンディング装置
DE69832337T2 (de) * 1997-07-28 2006-08-03 Matsushita Electric Industrial Co., Ltd., Kadoma Bauteilzuführer und Vorrichtung zur Bestückung
JP3523480B2 (ja) * 1998-01-27 2004-04-26 株式会社日立ハイテクインスツルメンツ カメラ位置の補正装置
JP3569820B2 (ja) * 2000-04-26 2004-09-29 澁谷工業株式会社 位置合わせ装置及び位置合わせ方法
JP4322092B2 (ja) * 2002-11-13 2009-08-26 富士機械製造株式会社 電子部品実装装置における校正方法および装置
JP4147923B2 (ja) * 2002-12-03 2008-09-10 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP2004207569A (ja) 2002-12-26 2004-07-22 Nippon Avionics Co Ltd チップボンディング装置
JP2007266425A (ja) * 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd 実装装置および実装方法
JP5277266B2 (ja) * 2011-02-18 2013-08-28 株式会社日立ハイテクインスツルメンツ ダイボンダ及び半導体製造方法
JP5876000B2 (ja) * 2012-06-11 2016-03-02 株式会社新川 ボンディング装置およびボンディング方法
KR102238649B1 (ko) 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937162B2 (ja) 2002-10-07 2007-06-27 ソニー株式会社 部品実装装置および部品実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004872A (ko) * 2019-07-05 2021-01-13 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 고정밀 본드 헤드 위치 결정 방법 및 장치

Also Published As

Publication number Publication date
CN106165075B (zh) 2018-10-26
CN106165075A (zh) 2016-11-23
SG11201606609QA (en) 2016-09-29
US20160351528A1 (en) 2016-12-01
US10068872B2 (en) 2018-09-04
WO2015119274A1 (ja) 2015-08-13
JP6256486B2 (ja) 2018-01-10
JPWO2015119274A1 (ja) 2017-03-30
KR101783424B1 (ko) 2017-09-29
TWI567859B (zh) 2017-01-21
TW201532180A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
KR101783424B1 (ko) 실장 장치 및 그 오프셋량 보정 방법
JP6407827B2 (ja) 半導体チップボンディング装置及びその動作方法
TWI442491B (zh) Grain bonding machine and semiconductor manufacturing method
KR101718717B1 (ko) 프로브 본딩장치 및 이를 이용한 프로브 본딩방법
US7952713B2 (en) Bonding agent sticking inspection apparatus, mounting apparatus, and method of manufacturing electrical component
KR101605587B1 (ko) 다이 본더 및 그 본드 헤드 장치와 콜릿 위치 조정 방법
US20180153063A1 (en) Component mounting device and component mounting method
JP5359801B2 (ja) 電子部品検査装置、および電子部品搬送装置
WO2015029209A1 (ja) 部品実装装置、その制御方法および部品実装装置用プログラム
JP6712260B2 (ja) 実装装置、撮像処理方法及び撮像ユニット
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
JP6271514B2 (ja) 生産設備
JP4728293B2 (ja) 部品移載装置
KR102616981B1 (ko) 본딩 장치 및 본딩 헤드의 이동량 보정 방법
JP2009010177A5 (ko)
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
US20180174871A1 (en) Bonding apparatus
KR102401710B1 (ko) 실장 장치
WO2015029210A1 (ja) 部品実装装置、その制御方法および部品実装装置用プログラム
JP2018037586A (ja) 実装装置
WO2022168275A1 (ja) ボンディング装置及びボンディング方法
WO2011004617A1 (ja) ボンディング装置及びボンディング装置におけるボンディング位置を補正する方法
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
JP4655194B2 (ja) 電子部品組立方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant