KR20160111867A

KR20160111867A - 반도체 장치

Info

Publication number: KR20160111867A
Application number: KR1020160031342A
Authority: KR
Inventors: 미카 에비하라
Original assignee: 에스아이아이 세미컨덕터 가부시키가이샤
Priority date: 2015-03-17
Filing date: 2016-03-16
Publication date: 2016-09-27
Also published as: JP2016173317A; US20160276577A1; US10205087B2; CN105988091B; CN105988091A; TWI675211B; JP6604730B2; TW201704768A

Abstract

자기의 방향을 검출하는 자기 센서를 가지는 반도체 장치로서, 자성체인 자기 집속판에 의한 응력이 작은 것을 특징으로 한다.
반도체 기판 표면에 설치된 홀 소자와 상기 홀 소자의 각각을 적어도 부분적으로 덮고 있는, 자기 증폭 기능을 가지는 자성체로 이루어지는 자기 집속판을 구비한 자기 센서이며, 상기 자성체에는 슬릿 또는 슬롯이 들어가 있어, 홀 소자에 발생하는 응력을 억제한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은, 반도체 장치에 관한 것이며, 특히, 자기의 방향을 검출하는 센서를 가지는 반도체 장치에 관한 것이다.

종래부터, 홀 소자와 자기의 증폭 기능을 가지는 자성체(자기 집속판)를 조합한 자기 센서의 기술은 주지되고 있다. 예를 들면, 특허 문헌 1에서 개시되어 있는 기술은, 수직 자장과 수평 자장을 검출할 수 있도록 한 자장 방향 검출 센서에 관한 것이다. 이 센서는 반도체 칩 표면에 형성된 평평한 형상을 가지는 자기 집속판과, 복수의 홀 소자를 구비하고, 이들 홀 소자가 자기 집속판의 단부 영역에 배치되어 이루어지는 것이다. 이러한 구성에 의해, 홀 소자의 영역의 자기를 증폭시킬 수 있다는 효과를 가지고 있다.

도 5는 종래의 자기 센서를 설명하기 위한 구성도(특허 문헌 2 참조)에서, 자기 센서는 반도체 기판(1), 홀 소자(2a, 2b), 보호층(3), 하지 금속층(4), 자기 집속판(5)을 가지고 있다. 이 종래의 자기 센서는, 자기의 증폭 기능을 가지는 자기 집속판을 구비하고, 그 자기 집속판의 단부로부터 누출되는 자속을 홀 소자에 의해 검출하는 자기 센서의 제조 방법에 관한 것으로, 반도체 기판(1) 상에 보호층(3)을 통하여 하지 금속층(4)을 설치하고, 또한 그 위에 자기의 증폭 기능을 가지는 두께 15μm의 자기 집속판(5)을 설치한 것이다. 이러한 제조 방법에 의해, 홀 소자 및 연자성 재료에 의한 자기 집속판을 가지는 자기 센서를, 소형이며 용이하게 제조할 수 있으며, 홀 소자에 자기 집속판을 접근시킬 수 있어, 자기 센서의 고감도화를 실현할 수 있다는 효과를 가지고 있다.

도 6은 종래의 자기 센서의 자기 집속판의 제조 방법을 설명하기 위한 공정도이며, 자성체 테이프를 반도체 기판(11)에 붙이는 프로세스를 나타내고 있다. 우선, IC가공이 완료된 웨이퍼를 준비한다. 다음에, 웨이퍼 상에 에폭시 접착제를 이용하여 자성체 테이프(비정질 금속 테이프)를 접착한다. 다음에, 자속 집속 패턴(14)을 포토리소그래피에 의해 형성한다. 다음에, 비정질 금속 에칭을 행한다. 이와 같이 하여, 반도체 기판(11) 상에 자기 집속판을 형성한다. 이 경우의 자기 집속판의 막두께는 20μm 이상이다.

이와 같이, 도 5에 나타낸 자기 센서에 있어서는, 자기 집속판의 막두께는 15μm 이상이며, 또, 도 6에 나타낸 자기 센서에 있어서는, 반도체 기판(11) 상에 설치된 자기 집속판의 두께는, 자성체 테이프에 의해 20μm 이상의 두께로 구성되어 있다. 이러한 자성체 테이프를 이용하는 경우에는, 반도체 기판(11) 상에 에폭시 접착제(12)를 이용하여 접착하므로, 하방의 홀 소자에 큰 응력이 발생한다는 문제가 있었다.

그래서, 도 7은 이러한 문제를 해결하기 위해(특허 문헌 3 참조), 복수의 홀 소자가 설치된 반도체 기판과, 반도체 기판의 표면에 설치되어 홀 소자의 각각을 적어도 부분적으로 덮고 있는 자기 증폭 기능을 가지는 단일의 자성체(자기 집속판)를 구비하고, 홀 소자가 자기 집속판의 단부 근방에 위치한 자기 센서에 있어서, 자기 집속판이, 전해 도금으로 형성되어 있으며, 그 자기 집속판의 막두께가 6.1~14μm이며, 홀 소자에 큰 응력이 발생하지 않도록 하여, 피에조 효과에 의한 오프셋 전압의 발생이 억제되는 효과를 가지고 있다.

일본국 특허 제4936299호 공보 일본국 특허공개 2003-142752호 공보 일본국 특허 제5064706호 공보

그러나, 특허 문헌 3에 의해 개시된 기술(도 7 참조)에서는, 자성체(자기 집속판)의 막두께가 얇아져 자기 증폭 기능이 저하되어 버리는 문제를 가지고 있다. 또, 자기 집속판의 막두께가 얇아도, 자성체가 홀 소자를 일부 내지 전부 덮고 있기 때문에 응력이 발생하여, 피에조 효과에 의한 오프셋 전압 등의 발생을 충분히 억제할 수 없다는 문제를 가지고 있다. 또, 자성체 아래에는 홀 소자 이외의 소자도 배치되기 때문에, 마찬가지로 응력에 의한 특성 변동도 문제가 된다. 본 발명은, 이러한 문제를 감안하여 이루어진 것이며, 그 과제로 하는 바는, 홀 소자와 자기 증폭 기능을 가지는 자성체인 자기 집속판을 조합하여, 이 자기 집속판의 두께에 관계없이 홀 소자에 응력이 가능한 한 발생하지 않도록 한 자기 센서를 제공하는 것이다.

본 발명은, 상기 과제를 해결하기 위해, 홀 소자와 자기 증폭 기능을 가지는 자성체(자기 집속판)를 조합한 자기 센서에 있어서, 반도체 기판 상에 설치된 홀 소자와, 그 반도체 기판의 표면에 설치되어 상기 홀 소자의 각각을 적어도 부분적으로 덮고 있는 자기 증폭 기능을 가지는 자성체가 구비된 자기 센서에 있어서, 상기 자성체에 슬릿 또는 슬롯이 들어가 있어, 상기 자성체의 막두께에 관계없이, 상기 홀 소자에 가능한 한 응력이 발생하지 않도록 한 것을 특징으로 하는 반도체 장치로 한다.

또, 상기 자성체는 전해 도금에 의해 형성되어 있는 것을 특징으로 하고 있다.

또, 상기 자성체는 자성체박을 가공하여 형성되어 있어도 된다.

또, 상기 자성체의 슬릿 및 슬롯의 폭이 1~50μm인 것을 특징으로 한다.

본 발명에서는, 자성체(자기 집속판)에 슬릿 또는 슬롯이 들어가 있기 때문에, 홀 소자뿐만 아니라 자성체 아래에 배치되어 있는 트랜지스터, 저항, 용량 등의 소자 모두에 응력이 가능한 한 발생하지 않도록 할 수 있어, 응력 조정이 가능한 반도체 장치를 염가로 간단하게 제공할 수 있다.

도 1은 본 발명의 반도체 장치의 일실시예인 평면도이다.
도 2는 본 발명의 반도체 장치의 일실시예를 나타내는 모식 단면도이다.
도 3은 본 발명의 반도체 장치의 일실시예인 평면도이다.
도 4는 본 발명의 반도체 장치의 일실시예인 평면도이다.
도 5는 종래의 자기 센서를 설명하기 위한 모식 단면도이다.
도 6은 종래의 자기 센서의 자기 집속판의 제조 방법을 설명하기 위한 공정도이다.
도 7은 종래의 자기 센서를 설명하기 위한 모식 단면도이다.

이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 설명한다.

도 1(a), (b), (c)는 본 발명의 반도체 장치인 자기 센서의 일실시예를 나타내는 평면도이다. 반도체 기판(31)의 표면에 홀 소자(32a, 32b)가 이격하여 배치되며, 그 위에 자기 집속판(33)이, 홀 소자(32a, 32b) 상에 설치된 보호막을 통하여 설치되어 있다. 자기 집속판(33)은 외주인 그 가장자리가 홀 소자(32a, 32b) 상에 오도록 배치되어 있다. 자기 집속판(33)에는 슬릿(6)이 설치되어 있다. 여기서, 슬릿(6)이란, 자기 집속판(33)의 외주(가장자리)로부터 내부에 걸쳐 설치된 홈인 것으로 한다. 홈은 자기 집속판(33)의 상면으로부터 하면까지 관통하고 있다.

자기 집속판(33)은 전해 도금에 의해 형성하는 것이 가능하다. 또, 자기 집속판(33)은 자성체박을 가공하여 형성하는 것도 가능하다.

본 발명의 자기 센서는 홀 소자(32a, 32b)와 자기 증폭 기능을 가지는 자성체(자기 집속판)(33)를 가지고 있다. 자기 집속판(33)은 연자성 재료로 이루어지며, 보다 높은 투자율(透磁率)이며 유지력이 낮은 막이 바람직하다. 그 때문에, 자기 집속판(33)의 재료로서 퍼멀로이, 뮤 메탈, 메탈 유리 또는 슈퍼멀로이(Supermalloy)가 바람직하다. 또, 자기 집속판(33)의 형상은 원형이어도 다각형이어도 된다. 자기 집속판(33)은, 복수의 홀 소자(32a, 32b)가 차지하는 영역을 적어도 부분적으로 덮도록 배치되어 있다. 자기 집속판(33)의 가장자리가 복수의 홀 소자(32a, 32b)의 영역을 횡단하고 있다. 홀 소자(32a, 32b)는 자기 집속판이 원형이면, 그 직경 정도, 자기 집속판이 다각형이면, 그 서로 마주 보는 변 사이의 길이 정도 이격하여 배치된다.

상술한 특허 문헌 3에서는, 자기 집속판의 막두께의 상한치는 14μm로 되어 있지만, 막두께가 얇으면 상술한 바와 같이 자기 증폭 기능이 저하되어 버린다. 그래서, 본 발명에서는 자기 집속판(33)에 슬릿을 넣음으로써 응력을 완화한다. 도 1(a)에 나타내는 바와 같이, 원형의 자기 집속판(33)의 중심 부분에 인가되는 자기 방향에 대해 수직 방향으로 슬릿(6)이 설치되어 있으며, 자기 집속판(33)은 2개의 부분으로 분할되어 있다. 그 슬릿의 폭 A는 1μm~50μm의 사이에서 설치되어 있다. 슬릿폭이 너무 커지면, 자기 집속판 단부 아래에 있는 홀 소자(32a)와 홀 소자(32b)의 감도에 차가 생겨 버리는 원인이 되기 때문에, 50μm 이하로 할 필요가 있다. 그러나, 반드시 이 구조로 할 필요는 없고, 홀 소자의 특성에 맞추어 슬릿(6)을 도 1(b)와 같이 2개 넣어 자기 집속판(33)을 3개의 부분으로 분할해도 된다. 또, 슬릿(6)을 3개 이상 넣어도 상관없다. 또, 도 1(c)와 같이 중심 부분은 남기고, 상하에 슬릿(6)을 넣어도 상관없다. 단, 모든 경우에 있어서 슬릿의 폭은 1μm~50μm로 할 필요가 있다.

도 7(b)에서 나타낸 종래예에 있어서는, 자기 집속판(23)의 단부 하방에 배치된 홀 소자(22a, 22b)에 걸리는 스트레스는 슬릿이 없기 때문에 자기 집속판(23)의 막두께가 두꺼우면 커지며, 오프셋이 피에조 효과로 증대한다. 그러나, 도 2(a)에서 나타내는 바와 같이, 슬릿을 넣음으로써 홀 소자(32a, 32b)에 걸리는 스트레스는 저감한다. 그것에 의해, 오프셋의 변화가 작아져, 검출 정밀도의 저하가 억제된다. 도 2(b)에 나타내는 바와 같이, 슬릿을 2개 넣으면 홀 소자(32a, 32b)에 걸리는 스트레스는 더 저감할 수 있으며, 한층 더 검출 정밀도의 저하가 억제된다.

도 3(a), (b), (c)는 사각형 혹은 장방형의 형상의 자기 집속판(33)을 가지는 본 발명의 반도체 장치의 일실시예를 나타내는 평면도이다. 도 3(a)에 나타내는 바와 같이 슬릿을 1개 넣어도, 또는 도 3(b)에 나타내는 바와 같이 슬릿(6)을 2개 넣어도 된다. 어느 경우도 인가되는 자장의 방향과 수직 방향으로 슬릿(6)이 들어가 있다. 슬릿(6)은 3개 이상 넣어도 된다. 또, 도 3(c)에 나타내는 바와 같이 중심 부분은 남기고, 상하에 슬릿(6)을 넣어도 된다.

도 4(a) 내지 (d)는 원형의 자기 집속판(33)을 가지는 본 발명의 반도체 장치의 일실시예인 평면도이다. 본 실시예에 있어서는 도 4(a)에 나타내는 바와 같이, 원형의 자기 집속판(33)의 중심 부분에 슬롯(7)을 넣음으로써 응력의 완화가 가능하다. 슬롯(7)은 이른바 개구부이며, 자기 집속판(33)의 외주에 걸리는 것은 없는 것으로 한다. 그 때문에, 자기 집속판(33)은 슬롯(7)에 의해, 2개 이상의 부분으로 분할되는 일은 없다. 슬롯의 폭 A는 1μm~50μm로 설정할 필요가 있다. 슬롯을 넣는 방법은 반드시 인가되는 자장의 방향과 수직 방향으로 넣을 필요는 없으며, 도 4(c)에 나타내는 바와 같이 병행 방향으로 넣어도 된다. 또, 슬롯(7)은 1개가 아닌 응력에 따라 도 4(b) 혹은 (d)에 나타내는 바와 같이 복수 넣어도 된다. 또, 자기 집속판의 형상은 원형일 필요는 없고, 사각형 또는 직사각형 등의 다각형이어도 된다.

이와 같이, 자기 집속판의 막두께를 얇게 14μm 이하로 하지 않고도 슬릿 또는 슬롯의 적어도 한쪽을 넣음으로써, 응력 완화는 가능하며, 응력에 의한 오프셋 전압의 발생을 억제하는 것이 가능해진다.

1, 11, 31: 반도체 기판 2a, 2b, 22a, 22b, 32: 홀 소자
3: 보호층 4: 하지 금속층
5, 21, 23, 33: 자기 집속판 6, 7: 슬릿
12: 에폭시 접착제 14: 자속 집속 패턴

Claims

반도체 기판의 표면에 설치된 홀 소자와, 상기 반도체 기판 상에 설치된, 상기 홀 소자의 각각을 적어도 부분적으로 덮고 있는 자기 집속판을 구비한 자기 센서를 가지는 반도체 장치로서, 상기 자기 집속판은, 외주의 한 점으로부터 다른 점에 걸쳐 설치된 슬릿을 복수 가지며, 상기 복수의 슬릿에 의해 상기 자기 집속판이 3개 이상의 부분으로 나누어져 있는 것을 특징으로 하는 반도체 장치.
반도체 기판의 표면에 설치된 홀 소자와, 상기 반도체 기판 상에 설치된, 상기 홀 소자의 각각을 적어도 부분적으로 덮고 있는 자기 집속판을 구비한 자기 센서를 가지는 반도체 장치로서, 상기 자기 집속판은, 외주로부터 내측에 걸쳐 설치된 복수의 슬릿을 가지며, 상기 자기 집속판의 중심에는 상기 복수의 슬릿이 도달하고 있지 않고, 2개 이상의 부분으로 분리되어 있지 않은 것을 특징으로 하는 반도체 장치.
반도체 기판의 표면에 설치된 홀 소자와, 상기 반도체 기판 상에 설치된, 상기 홀 소자의 각각을 적어도 부분적으로 덮고 있는 자기 집속판을 구비한 자기 센서를 가지는 반도체 장치로서, 상기 자기 집속판은, 내측에 개구부인 슬롯을 가지고 있으며, 상기 자기 집속판은, 상기 슬롯에 의해 2개 이상의 부분으로 분리되어 있지 않은 것을 특징으로 하는 반도체 장치.
청구항 1 또는 청구항 2에 있어서,
상기 슬릿의 폭은 1~50μm인 것을 특징으로 하는 반도체 장치.
청구항 3에 있어서,
상기 슬롯의 폭은 1~50μm인 것을 특징으로 하는 반도체 장치.