KR20160104044A - 스캐닝 구동 회로와 유기 발광 디스플레이 - Google Patents

스캐닝 구동 회로와 유기 발광 디스플레이 Download PDF

Info

Publication number
KR20160104044A
KR20160104044A KR1020167020703A KR20167020703A KR20160104044A KR 20160104044 A KR20160104044 A KR 20160104044A KR 1020167020703 A KR1020167020703 A KR 1020167020703A KR 20167020703 A KR20167020703 A KR 20167020703A KR 20160104044 A KR20160104044 A KR 20160104044A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
level
signal
scanning
Prior art date
Application number
KR1020167020703A
Other languages
English (en)
Other versions
KR101878380B1 (ko
Inventor
난 양
쓰밍 휘
팅팅 장
샤오빠오 장
하지메 나가이
씨우치 후앙
Original Assignee
쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디.
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디., 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디.
Publication of KR20160104044A publication Critical patent/KR20160104044A/ko
Application granted granted Critical
Publication of KR101878380B1 publication Critical patent/KR101878380B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

스캐닝 구동 회로가 제공된다. 종래의 스캐닝 구동 회로에 비해 더 적은 클록 신호 및 트랜지스터가 이용된다. 이것은 회로의 안정성을 대폭 향상시키고, 설계 및 제조 비용을 감소시킬 수 있다. 상기 스캐닝 구동 회로에 기초한 유기 발광 디스플레이 또한 개시된다.

Description

스캐닝 구동 회로와 유기 발광 디스플레이{SCANNING DRIVE CIRCUIT AND ORGANIC LIGHT-EMITTING DISPLAY}
본 발명은 스캐닝 구동 회로 분야에 관한 것으로, 특히 스캐닝 구동 유기 발광 소자 픽셀 회로에 응용되는 스캐닝 구동 회로 및 유기 발광 디스플레이에 관한 것이다.
유기 발광 디스플레이는 발광 소자로서 유기 발광 다이오드(OLED)가 장착된 디스플레이다. 현재 유행하고 있는 플랫-패널(flat-panal) 디스플레이 기술인 박막 트랜지스터 액정 디스플레이(TFT-LCD)와 비교하면, 유기 발광 디스플레이는 높은 콘트라스트(contrast), 넓은 시각, 낮은 전력 소비, 체적이 더욱 얇은 등의 장점을 가진다. LCD를 이어 차세대 태블릿 디스플레이 기술로 자리매김 할 수 있는 바, 현재 태블릿 디스플레이 기술에서 가장 주목 받고 있는 기술 중의 하나이다.
전통적인 유기 발광 디스플레이는 데이터 버스에 데이터 신호를 제공하는 데이터 드라이버, 순차적으로 그 중의 하나의 스캐닝 라인에 스캐닝 신호를 제공하는 제1 스캐닝 드라이버, 순차적으로 다른 스캐닝 라인에 스캐닝 신호를 제공하는 제2 스캐닝 드라이버, 제1 스캐닝 드라이버와 제2 스캐닝 드라이버에 타이밍 신호(timing signal)와 고 레벨 및 저 레벨 신호를 제공하는 타이밍 컨트롤러(timing controller) 및 다수의 픽셀의 디스플레이 유닛을 포함한다. 제1 스캐닝 드라이버와 제2 스캐닝 드라이버의 기능은 디스플레이 패널에 제공되는 구동 신호를 순차적으로 생성하고 디스플레이 패널 중의 픽셀 밝기를 제어하는 것이다.
그러나, 전통적인 제1 스캐닝 드라이버와 제2 스캐닝 드라이버의 각각의 캐스케이드(cascade) 구조가 비교적 많은 입력 클록 신호(적어도 3개임)를 포함하고 대량의 트랜지스터(10개보다 많음)를 포함하였기에, 이로 인해 발생되는 문제의 위험도도 상응하게 증가되고, 생산 및 설계의 단가와 위험이 모두 비교적 높아진다. 따라서, 제품의 신뢰성을 확보하기 어렵다.
이에 기반하여, 클록 신호와 트랜지스터 수량을 감소시킬 수 있는 스캐닝 구동 회로를 제공할 필요가 있다. 이 밖에, 유기 발광 디스플레이도 더 제공한다.
본 실시의 일 양상에 따르면, 스캐닝 구동 회로는, 다수의 제1 캐스케이드(cascade) 구조를 포함하고 선택 신호를 순차적으로 출력하는 제1 스캐닝 드라이버와, 다수의 제2 캐스케이드 구조를 포함하고 송신 신호를 순차적으로 출력하는 제2 스캐닝 드라이버를 포함하고, 상기 제1 캐스케이드 구조 및 상기 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조는, 바로 이전의 캐스케이드 구조의 스캐닝 신호 입력단 또는 스캐닝 신호 출력단과 서로 연결되는 입력단, 제1 클록(clock)단과 연결되는 게이트단 및 출력단을 포함하는 제1 트랜지스터; 제1 트랜지스터의 출력단과 연결되는 게이트단, 제2 클록단과 연결되는 입력단 및 스캐닝 신호 출력단과 연결되는 출력단을 포함하는 제2 트랜지스터; 제1 레벨단과 연결되는 입력단, 스캐닝 신호 출력단과 연결되는 게이트단 및 출력단을 포함하는 제3 트랜지스터; 제3 트랜지스터의 출력단과 연결되는 입력단, 제1 클록단과 연결되는 게이트단 및 제2 레벨단과 연결되는 출력단을 포함하는 제4 트랜지스터; 제1 레벨단과 연결되는 입력단, 제3 트랜지스터의 출력단과 연결되는 게이트단 및 스캐닝 신호 출력단과 연결되는 출력단과 연결되는 제5 트랜지스터; 제1 레벨단과 연결되는 입력단, 스캐닝 신호 출력단과 연결되는 게이트단 및 출력단을 포함하는 제6 트랜지스터;제6 트랜지스터의 출력단과 연결되는 입력단, 제1 클록단과 연결되는 게이트단 및 제2 레벨단과 연결되는 출력단을 포함하는 제7 트랜지스터; 제1 레벨단과 연결되는 입력단, 스캐닝 신호 출력단과 연결되는 게이트단 및 구동 신호 출력단과 연결되는 출력단을 포함하는 제8 트랜지스터; 구동 신호 출력단과 연결되는 입력단, 제6 트랜지스터의 출력단과 연결되는 게이트단 및 제3 레벨단과 연결되는 출력단을 포함하는 제9 트랜지스터; 및 제2 트랜지스터의 게이트단과 출력단 사이에 연결되는 제1 커패시터를 포함한다.
여기서 하나의 실시예에 있어서, 상기 제1 캐스케이드 구조와 상기 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조의 제1 클록단에 의해 수신된 신호와 제2 클록단에 의해 수신된 신호의 주파수가 일치하고, 제1 클록단에 의해 수신된 신호가 고 레벨(high level)일 경우 제2 클록단에 의해 수신된 신호는 저 레벨(low level)이며, 제1 클록단에 의해 수신된 신호가 저 레벨일 경우 제2 클록단에 의해 수신된 신호는 고 레벨이다.
여기서 하나의 실시예에 있어서, 상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터 및 제9 트랜지스터는 박막 전계효과 트랜지스터(Thin Film Field Effect Transistors)이다.
여기서 하나의 실시예에 있어서, 상기 제1 레벨단과 상기 제6 트랜지스터의 게이트단 사이에는 제2 커패시터가 연결되어 있다.
여기서 하나의 실시예에 있어서, 상기 제2 레벨단과 상기 제9 트랜지스터의 게이트단 사이에는 제3 커패시터가 연결되어 있다.
여기서 하나의 실시예에 있어서, 상기 구동 신호 출력단과 상기 제9 트랜지스터의 게이트단 사이에는 제3 커패시터가 연결되어 있다.
여기서 하나의 실시예에 있어서, 상기 제3 레벨단과 상기 제2 레벨단은 동일한 레벨단이다.
여기서 하나의 실시예에 있어서, 상기 제3 레벨단에서 입력된 전압 값은 상기 제2 레벨단에서 입력된 전압 값보다 작다.
여기서 하나의 실시예에 있어서, 상기 제1 레벨단에서 입력된 전압은 고 레벨이고, 상기 제2 레벨단과 제3 레벨단에서 입력된 전압은 저 레벨이다.
상기 스캐닝 구동 회로는 2개의 클록 신호와 9개의 트랜지스터만 사용하였고, 이는 전통적인 스캐닝 구동 회로에 비해 적으며, 회로의 신뢰성을 대폭 향상시킬 수 있고, 아울러 설계 단가와 생산 단가도 감소시켰다.
유기 발광 디스플레이는, 픽셀 회로, 데이터 드라이버와 타이밍 컨트롤러(timing controller)를 포함하고, 상기 스캐닝 구동 회로를 더 포함하며, 상기 타이밍 컨트롤러는 상기 스캐닝 구동 회로의 제1 클록단, 제2 클록단, 스캐닝 신호 입력단, 제1 레벨단, 제2 레벨단과 제3 레벨단에 타이밍 신호와 고 레벨 및 저 레벨 신호를 제공하고, 상기 스캐닝 구동 회로의 구동 신호 출력단이 상기 픽셀 회로의 구동 신호 입력단에 연결되어, 상기 픽셀 회로가 동작하도록 구동시키기 위한 구동 신호를 출력한다.
상기 스캐닝 구동 회로를 응용한 유기 발광 디스플레이는 비교적 적은 트랜지스터를 사용하였기에, 제품의 신뢰성을 대폭 향상시킬 수 있으며, 아울러 제품 설계 단가와 생산 단가도 감소시킨다.
도 1은 본 발명의 제1 실시예에 따른 스캐닝 구동 회로의 제1 스캐닝 드라이버의 모듈 모식도이다.
도 2는 도 1에 도시된 제1 스캐닝 드라이버의 캐스케이드 구조의 회로 모식도이다.
도 3은 도 1에 도시된 제1 스캐닝 드라이버의 신호 중 일부의 타이밍 모식도이다.
도 4는 본 발명의 제2 실시예에 따른 스캐닝 구동 회로의 제1 스캐닝 드라이버의 캐스케이드 구조의 회로 모식도이다.
도 5는 본 발명의 제3 실시예에 따른 스캐닝 구동 회로의 제1 스캐닝 드라이버의 캐스케이드 구조의 회로 모식도이다.
도 6은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 회로 모듈 모식도이다.
아래에서는 도면과 결부하여 본 발명의 구체적인 실시 형태에 대해 상세하게 설명한다. 이해를 돕기 위해, 이하 설명에서 단자 번호를 이용하여 대응하는 신호를 나타낸다.
실시예 1
도 1과 도 2를 참조하면, 본 실시예는 스캐닝 구동 회로를 제공한다. 상기 스캐닝 구동 회로는 선택 신호를 순차적으로 출력하는 제1 스캐닝 드라이버와 송신 신호를 순차적으로 출력하는 제2 스캐닝 드라이버를 포함한다. 제1 스캐닝 드라이버는 다수의 제1 캐스케이드 구조를 포함하고, 제2 스캐닝 드라이버는 다수의 제2 캐스케이드 구조를 포함한다. 제1 캐스케이드 구조 및 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조는 하기와 같은 구조를 포함할 수 있다. 상기 실시예에서, 제1 캐스케이드 구조와 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조는 모두 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9), 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3), 스캐닝 신호 입력단(IN), 스캐닝 신호 출력단(OUT), 제1 클록단(CKL1), 제2 클록단(CLK2), 제1 레벨단(VGH), 제2 레벨단(VGL1), 제3 레벨단(VGL2) 및 구동 신호 출력단(EM)을 포함한다.
제1 트랜지스터(M1)는 바로 이전의 캐스케이드 구조의 스캐닝 신호 입력단(IN) 또는 스캐닝 신호 출력단(OUT)과 서로 연결되는 입력단, 제1 클록단(CKL1)과 연결되는 게이트단 및 출력단을 포함한다. 제2 트랜지스터(M2)는 제1 트랜지스터(M1)의 출력단과 연결되는 게이트단, 제2 클록단(CKL2) 과 연결되는 입력단 및 스캐닝 신호 출력단(OUT)과 연결되는 출력단을 포함한다. 제3 트랜지스터(M3)은 제1 레벨단(VGH)과 연결되는 입력단, 스캐닝 신호 출력단(OUT)과 연결되는 게이트단 및 출력단을 포함한다. 제4 트랜지스터(M4)는 제3 트랜지스터(M3)의 출력단과 연결되는 입력단, 제1 클록단(CKL1)과 연결되는 게이트단 및 제2 레벨단(VGL1)과 연결되는 출력단을 포함한다. 제5 트랜지스터(M5)는 제1 레벨단(VGH)과 연결되는 입력단, 제3 트랜지스터(M3)의 출력단과 연결되는 게이트단 및 스캐닝 신호 출력단(OUT)과 연결되는 출력단을 포함한다. 제6 트랜지스터(M6)는 제1 레벨단(VGH)과 연결되는 입력단, 스캐닝 신호 출력단(OUT)과 연결되는 게이트단 및 출력단을 포함한다. 제7 트랜지스터(M7)는 제6 트랜지스터(M6)의 출력단과 연결되는 입력단, 제1 클록단(CKL1)과 연결되는 게이트단 및 제2 레벨단(VGL1)과 연결되는 출력단을 포함한다. 제8 트랜지스터(M8)는 제1 레벨단(VGH)과 연결되는 입력단, 스캐닝 신호 출력단(OUT)과 연결되는 게이트단 및 구동 신호 출력단(EM)과 연결되는 출력단을 포함한다. 제9 트랜지스터(M9)는 구동 신호 출력단(EM)과 연결되는 입력단, 제6 트랜지스터(M6)의 출력단과 연결되는 게이트단 및 제3 레벨단(VGL2)과 연결되는 출력단을 포함한다.
제1 트랜지스터(M1)의 게이트, 제4 트랜지스터(M4)의 게이트 및 제7 트랜지스터(M7)의 게이트는 단락(short circuit)되고, 제1 트랜지스터(M1)의 제2 극, 제2 트랜지스터(M2)의 게이트와 제1 커패시터(C1)의 제1 단이 단락되며, 제2 트랜지스터(M2)의 제2 극, 제3 트랜지스터(M3)의 게이트, 제5 트랜지스터(M5)의 제2 극, 제6 트랜지스터(M6)의 게이트, 제8 트랜지스터(M8)의 게이트, 제1 커패시터(C1)의 제1 단 및 제2 커패시터(C2)의 제2 단이 단락되고, 제3 트랜지스터(M3)의 제1 극, 제5 트랜지스터(M5)의 제1 극, 제6 트랜지스터(M6)의 제1 극, 제8 트랜지스터(M8)의 제1 극 및 제2 커패시터(C2)의 제1 단이 단락되며, 제3 트랜지스터(M3)의 제2 극은 제4 트랜지스터(M4)의 제1 극 및 제5 트랜지스터(M5)의 게이트와 단락되고, 제4 트랜지스터(M4)의 제2 극, 제7 트랜지스터(M7)의 제2 극과 제3 커패시터(C3)의 제2 단이 단락되며, 제6 트랜지스터(M4)의 제2 극, 제7 트랜지스터(M7)의 제1 극, 제3 커패시터(C3)의 제1 단과 제9 트랜지스터(M9)의 게이트가 단락되고, 제8 트랜지스터(M8)의 제2 극과 제9 트랜지스터(M9)의 제1 극이 단락된다.
제1 트랜지스터(M1)의 제1 극은 스캐닝 신호 입력단(IN)과 연결되고, 제2 트랜지스터(M2)의 제2 극은 스캐닝 신호 출력단(OUT)과 연결되며, 제1 트랜지스터(M1)의 게이트는 제1 클록단(CLK1)과 연결되고, 제2 트랜지스터(M2)의 제1 극은 제2 클록단(CLK2)과 연결되며, 제3 트랜지스터(M3)의 제1 극은 제1 레벨단(VGH)과 연결되고, 제4 트랜지스터(M4)의 제2 극은 제2 레벨단(VGL1)과 연결되며, 제9 트랜지스터(M9)의 제2 극은 제2 저 레벨 신호 입력단(VGL2)과 연결되고, 제8 트랜지스터(M8)의 제2 극은 구동 신호 출력단(EM)과 연결된다.
고 레벨 신호는 제1 레벨단(VGH)에서 입력되고(제1 레벨단(VGH)의 입력 전압이 정압(positive)인 것을 의미한다), 제1 클록 신호는 제1 클록단(CLK1)으로부터 입력되며, 제2 클록 신호는 제2 클록단(CLK2)으로부터 입력되고, 스캐닝 신호는 스캐닝 신호 입력단(IN)으로부터 입력되며, 제1 저 레벨 신호는 제2 레벨단(VGL1)으로부터 입력되고(제2 레벨단(VGL1)의 입력 전압이 부압(negative)인 것을 의미한다), 제2 저 레벨 신호는 제2 저 레벨 신호 입력단(VGL2)으로부터 입력되며(제2 저 레벨 신호 입력단(VGL2)의 입력 전압이 부압(negative)인 것으로 이해할 수 있음), 구동 신호는 구동 신호 출력단(EM)으로부터 출력되고, 출력 스캐닝 신호는 스캐닝 신호 출력단(OUT)으로부터 출력된다.
제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9)는 전계효과 트랜지스터로서, 바람직하게는 P채널형 전계효과 트랜지스터이다. 더욱 구체적으로는 박막 전계효과 트랜지스터(TFT)이고, 바람직하게는 P채널형 박막 전계효과 트랜지스터이다.
상기 스캐닝 구동 회로의 제1 스캐닝 드라이버와 제2 스캐닝 드라이버의 캐스케이드 구조 각각은 9개의 트랜지스터를 포함하고, 2개의 클록 신호만을 필요로 하기 때문에, 상기 스캐닝 구동 회로에 사용되는 트랜지스터의 수량이 비교적 적을 수 있다. 따라서, 제품의 신뢰성을 대폭 향상시킬 수 있으며, 아울러 제품 설계 단가와 생산 단가도 감소시킨다. 나아가, 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9)의 존재는 상기 스캐닝 구동 회로의 구동 신호 출력단(EM)의 출력이 더욱 정확하고 신빙성을 갖도록 할 수 있다.
설명해야 할 것은, 스캐닝 신호 출력단(OUT)에 부하 커패시터가 연결되어 있으면, 제2 커패시터(C2)와 제3 커패시터(C3)는 여기서 생략될 수도 있다. 상기 실시예에서 제1 레벨단(VGH), 제2 레벨단(VGL1), 제3 레벨단(VGL2)의 전류를 감소시키기 위해서, 제2 커패시터(C2)와 제3 커패시터(C3)가 제공된다.
아래에서 제1 스캐닝 드라이버를 예로 들어 다수의 캐스케이드 구조의 연결 관계를 구체적으로 소개한다.
제1 스캐닝 드라이버는 N레벨의 캐스케이드 구조를 포함하고, 제1 레벨 캐스케이드 구조의 스캐닝 신호 출력단은 제2 레벨 캐스케이드 구조의 스캐닝 신호 입력단에 연결되며, 제2 레벨 캐스케이드 구조의 스캐닝 신호 출력단은 제3 레벨 캐스케이드 구조의 스캐닝 신호 입력단에 연결되고…, 제N-1레벨 캐스케이드 구조의 스캐닝 신호 출력단은 제N레벨 캐스케이드 구조의 스캐닝 신호 입력단에 연결된다.
홀수레벨의 캐스케이드 구조의 제1 클록단은 짝수레벨의 캐스케이드 구조의 제2 클록단과 단락되고, 홀수레벨의 캐스케이드 구조의 제2 클록단은 짝수레벨의 캐스케이드 구조의 제1 클록단과 단락된다.
제1 클록 신호(CLK1)는 제1 레벨 캐스케이드 구조의 제1 클록단으로 입력되고, 제2 클록 신호(CLK2)는 제1 레벨 캐스케이드 구조의 제2 클록단으로 입력된다.
각 레벨의 캐스케이드 구조의 구동 신호 출력단은, 픽셀 회로를 구동하기 위하여 구동 신호(EM.1, EM.2, EM.3, …EM.N)를 다수의 유기 발광 디스플레이의 픽셀 회로에 각각 출력한다.
아래에서는 도면과 결부하여 스캐닝 주기(T)에서의 회로의 동작 원리를 설명한다. 도 1, 도 2 및 도 3을 참조하면, 제1 레벨단(VGH)으로부터 입력된 전압은 고 레벨이고, 제2 레벨단(VGL1)과 제3 레벨단(VGL2)으로부터 입력된 전압은 저 레벨이다. 제1 캐스케이드 구조와 제2 캐스케이드 구조의 각 캐스케이드 구조의 제1 클록단(CLK1)에 의해 수신된 신호와 제2 클록단(CLK2)에 의해 수신된 신호의 주파수는 동일하다. 제1 클록단(CLK1)에 의해 수신된 신호가 고 레벨일 경우 제2 클록단(CLK2)에 의해 수신된 신호는 저 레벨이며, 제1 클록단(CLK1)에 의해 수신된 신호가 저 레벨일 경우 제2 클록단(CLK2)에 의해 수신된 신호는 고 레벨이다. 이는 제1 캐스케이드 구조와 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조의 제1 클록단(CLK1)과 제2 클록단(CLK2)에 의해 수신된 신호의 위상이 반대라는 것을 의미한다. 이해의 편의를 위해, 단자 번호를 인용하여 상기 신호를 표시하는 바, 즉 스캐닝 신호는 IN이고, 출력된 스캐닝 신호는 OUT이며, 제1 클록 신호는 CKL1이고, 제2 클록 신호는 CLK2이며, 구동 신호는 EM이다. 참조 번호를 이용함으로써 상이한 소자를 구분하는 바, 예를 들면 제1 트랜지스터(M1)는 트랜지스터M1이고, 제1 커패시터(C1)는 커패시터C1이다.
첫 번째 클록 주기(t1) 내에서: 제1 클록단(CLK1)에 의해 수신된 클록 신호(즉 CLK1임)는 저 레벨이고, 트랜지스터M1, 트랜지스터M4, 트랜지스터M7이 모두 도통(ON)되면, IN은 저 레벨(커패시터C1 충전)이고, 제2 클록단 단(CLK2)에 의해 수신된 클록 신호(즉 CLK2임)는 고 레벨이며, 이로써 트랜지스터M2가 도통(ON)되고, 출력 스캐닝 신호 OUT이 고 레벨이 된다. 트랜지스터M7가 도통(ON)되어 트랜지스터(M9)의 게이트도 저 레벨이며, M9가 도통(ON)되어 EM은 저 레벨이 된다.
두 번째 클록 주기(t2) 내에서: CLK1은 고 레벨이고, 트랜지스터M1, 트랜지스터M4, 트랜지스터M7이 불통(OFF)이 되고, 커패시터C1는 방전하고, CLK2는 저 레벨이다. 커패시터(C1)의 커플링 작용으로 인해, 트랜지스터M2의 게이트는 계속하여 더욱 낮은 저 레벨이며, M2를 도통(ON)시키고, M3을 도통(ON)시키며, 아울러 M5가 불통(OFF)이며, 이로써 OUT는 저 레벨이다. M2가 도통(ON)되어 트랜지스터M6와 트랜지스터M8이 모두 도통(ON)되고, 트랜지스터M9가 불통(OFF)이고, 따라서 EM이 고 레벨이 된다.
세 번째 클록 주기(t3) 내에서: CLK1은 저 레벨이고, CLK2는 고 레벨이다. 트랜지스터M1, 트랜지스터M4, 트랜지스터M7가 모두 도통(ON)되면, IN은 고 레벨이고, M2는 불통(OFF)이다. M4가 도통(ON)되어 M5를 도통(ON)시키고(커패시터C2 충전), OUT은 고 레벨이다. 트랜지스터M7가 도통(ON)됨으로써 트랜지스터M9의 게이트도 저 레벨(커패시터C3 충전)이고, M9가 도통(ON)되어, EM이 저 레벨이 된다.
네 번째 클록 주기(t4)내에서: CLK1은 고 레벨이고, CLK2는 저 레벨이며, IN은 고 레벨이다. 트랜지스터M1, 트랜지스터M2, 트랜지스터M4, 트랜지스터M7은 불통(OFF)이 됨으로써 M3, M5이 모두 불통(OFF)이고, 커패시터C2는 방전함으로써 OUT이 고 레벨이 된다. 커패시터C3가 방전함으로써 M9이 도통(ON)되고, EM은 저 레벨이 된다.
따라서, OUT은 나머지 스캐닝 주기 시간 내에서 모두 고 레벨이고, EM은 나머지 스캐닝 주기 시간 내에서 모두 저 레벨인 바, 구동 신호EM의 출력, 및 스캐닝 신호IN의 하나의 클록 신호의 푸시(push)를 실현한다(즉, OUT은 IN보다 하나의 신호 주기만큼 뒤로 쉬프팅된다).
OUT은 IN보다 하나의 신호 주기만큼 뒤로 쉬프팅된다. 추가적으로, CLK1과 CLK2는 짝수와 홀수가 교차되는 방식에 따라 각 레벨의 캐스케이드 구조를 연결시키고, CLK1과 CLK2는 고 레벨과 저 레벨이 마침 교차되는 바, 즉 CLK1, CLK2 및 OUT의 동기화된 쉬프팅이 실현된다. 따라서, 각 레벨의 캐스케이드 구조는 모두 필요한 구동 신호(EM.1, EM.2, EM.3, …EM.N)를 출력할 수 있다.
상기 스캐닝 구동 회로는 전통적인 스캐닝 구동 회로에 비해 적은, 2개의 클록 신호와 9개의 트랜지스터만 사용하였다. 이는 회로의 신뢰성을 대폭 향상시킬 수 있고, 아울러 설계 단가와 생산 단가도 감소시킨다.
실시예 2
도 4를 참조하면, 본 실시예에서, 제1 저 레벨 신호(VGL1)와 제2 저 레벨 신호(VGL2)는 동일한 저 레벨 신호이다. 즉, 제2 저 레벨 신호 입력단(VGL2)은 제2 레벨단(VGL1)에 연결되고, 제9 트랜지스터(M9)의 제2 극이 제2 레벨단(VGL1)에 직접 연결되는 것과 동일하고, 이 경우 제1 저 레벨 신호(VGL1)와 제2 저 레벨 신호(VGL2)에 의해 입력된 전압 값은 동일하다. 회로 작동 과정에서, 제7 트랜지스터(M7)가 도통(ON)되면, 동시에 제9 트랜지스터(M9)의 게이트는 저 레벨 vgl1+Vth(vgl1은 제1 저 레벨 신호의 전압 값이고, Vth는 P채널형 박막 전계효과 트랜지스터의 임계값 전압 절대치임)이므로, 제9 트랜지스터(M9)가 도통(ON)되고, 이 때 제9 트랜지스터(M9)의 소스 전극도 저 레벨(vgl1)이다. 이는, 제9 트랜지스터(M9)의 게이트 전극과 드레인이 단락되는 것과, 제9 트랜지스터(M9)가 다이오드 연결을 형성하는 것과 동일하다. 제9 트랜지스터(M9)의 소스 출력 전압은 vgl1+Vth인데, 이렇게 되면 구동 신호가 요구되는 vgl1보다 Vth만큼 더 높게 된다. 결과적으로, 구동 신호 출력단(EM)에 의해 출력된 구동 신호가 vgl1이 되게 하기 위해, 기타 실시예에서, 구동 과정에서 제2 저 레벨 신호의 전압 값(vgl2)은 제1 저 레벨 신호의 전압 값(vgl1)보다 작고, 바람직하게는 제2 저 레벨 신호의 전압 값(vgl2)은 제1 저 레벨 신호의 전압 값(vgl1)보다 Vth 작다.
설명해야 할 것은, 스캐닝 신호 출력단(OUT)에 부하 커패시터가 연결되어 있으면, 제2 커패시터(C2)는 생략될 수 있지만, 제3 커패시터(C3)는 생략하지 못한다. 제3 커패시터(C3)의 기능은 제9 트랜지스터(M9)의 게이트 전압을 안정시키는 것이다.
스캐닝 신호(IN)는, 상기 스캐닝 신호(IN)의 하나의 스캐닝 주기(T)에서의 첫 번째 클록 주기(t)에서 저 레벨 신호이고, 나머지 시간에서는 고 레벨 신호이다; 상기 스캐닝 신호(IN)가 저 레벨 신호일 경우, 제1 클록 신호(CLK1)도 저 레벨 신호이다. 제1 클록 신호(CLK1)와 제2 클록 신호(CLK2)의 주파수는 일치한다. 제1 클록 신호(CLK1)가 고 레벨일 경우 제2 클록 신호(CLK2)는 저 레벨이고, 제1 클록 신호(CLK1)가 저 레벨일 경우 제2 클록 신호(CLK2)는 고 레벨이다. 스캐닝 신호(IN)는 하나의 스캐닝 주기(T)의 첫 번째 클록 주기(t)에서 제1 클록 신호(CLK1)와 저 레벨로 동기화된다.
실시예 3
본 실시예에서, 단지 제3 커패시터(C3)의 연결 방식을 개변시키는 것만으로 출력 신호(EM)의 신속한 고 레벨 전환을 향상시킬 수 있다. 구체적으로 제3 커패시터(C3)를 구동 신호 출력단(EM)과 제9 트랜지스터(M9)의 게이트단 사이에 연결되게 개변시키는 바, 도 5를 참조하기 바란다.
설명해야 할 것은, 스캐닝 신호 출력단(OUT)에 부하 커패시터가 연결되어 있으면, 제2 커패시터(C2)는 생략할 수 있지만, 제3 커패시터(C3)는 생략하지 못한다. 제3 커패시터(C3)는 양의 피드백(positive feedback) 효과를 가진다.
회로 작동 과정에서, 첫 번째 클록 주기(t1)에서 두 번째 클록 주기(t2)로 넘어갈(flipping) 경우, 제3 커패시터(C3)의 양단 전압 점프(voltage jump)와 양의 피드백 효과를 이용하여, 출력 신호(EM)는 저 레벨에서 고 레벨로 신속하게 변하였다. 두 번째 클록 주기(t2)에서 세 번째 클록 주기(t3)로 점프될 경우, 제3 커패시터(C3)의 양단 전압 점프과 양의 피드백 작용을 이용하여, 출력 신호(EM)는 고 레벨에서 저 레벨로 신속하게 변하였다. 본 실시예에서 제3 커패시터(C3)를 사용하여 양의 피드백의 작용을 일으킴으로써, 고 레벨 및 저 레벨의 출력이 더욱 신속하고 안정되게 한다. 따라서, 구동 회로의 부하 능력과 고 레벨-저 레벨 전환 능력을 향상시켜 고 레벨과 저 레벨의 출력단이 전원 레벨에 더욱 근접하게 출력한다.
도 6을 참조하면, 본 발명은 유기 발광 디스플레이를 제공하는 바, 상기 실시예 1 또는 실시예 2 또는 실시예 3의 스캐닝 구동 회로와 유기 발광 디스플레이의 다수의 픽셀 회로(112)를 포함한다. 여기서, 스캐닝 구동 회로는 제1 스캐닝 드라이버(110)와 제2 스캐닝 드라이버(116)를 포함한다. 제1 스캐닝 드라이버(110) 중의 각 레벨의 캐스케이드 구조의 구동 신호 출력단(EM.1, EM.2, EM.3, …EM.N)은 유기 발광 디스플레이 소자의 픽셀 회로(112)의 구동 신호 입력단과 각각 연결되어, 구동 신호(EM.1, EM.2, EM.3,…EM.N)를 각각 출력하여 유기 발광 디스플레이의 픽셀 회로(112)를 구동시킨다.
상기 유기 발광 디스플레이는 데이터 드라이버(114) 및 타이밍 컨트롤러(118)를 더 포함한다. 데이터 드라이버(114)는 각각 유기 발광 디스플레이의 픽셀 회로(112)에 데이터 신호를 제공하도록 구성되고, 제2 스캐닝 드라이버(116)는 유기 발광 디스플레이의 픽셀 회로(112)에 스캐닝 신호를 제공하도록 구성되며, 타이밍 컨트롤러(118)는 제1 스캐닝 드라이버(110)와 제2 스캐닝 드라이버(116)의 제1 클록단, 제2 클록단, 스캐닝 신호 입력단, 제1 레벨단, 제2 레벨단 및 제3 레벨단에 타이밍 신호와 고 레벨 및 저 레벨 신호를 제공하도록 구성되며, ELVDD는 모든 유기 발광 디스플레이의 픽셀 회로(112)에 전원 신호를 제공하도록 구성된다.
상기 스캐닝 구동 회로를 이용한 유기 발광 디스플레이는, 제품의 신뢰성을 대폭 향상시킬 수 있고, 아울러 제품 설계 단가와 생산 단가도 감소시킨다.
이상 상기 실시예는 단지 본 발명의 몇 가지 실시 형태를 설명하기 위한 것으로, 서술이 비교적 구체적이고 상세하지만, 이로 인해 본 발명의 특허범위를 제한한다고 이해할 수 없다. 본 발명의 사상을 벗어나지 않는 전제하에서, 본 기술분야의 통상의 기술자는 소정의 변화와 개선도 진행할 수 있는 바, 이는 모두 본 발명의 보호범위에 속해야 함을 지적하는 바이다. 따라서, 본 발명 특허의 보호범위는 첨부된 특허청구범위를 기준으로 해야 한다.

Claims (10)

  1. 다수의 제1 캐스케이드(cascade) 구조를 포함하고 선택 신호를 순차적으로 출력하는 제1 스캐닝 드라이버와, 다수의 제2 캐스케이드 구조를 포함하고 송신 신호를 순차적으로 출력하는 제2 스캐닝 드라이버를 포함하고,
    상기 제1 캐스케이드 구조 및 상기 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조는,
    바로 이전의 캐스케이드 구조의 스캐닝 신호 입력단 또는 스캐닝 신호 출력단과 서로 연결되는 입력단, 제1 클록(clock)단과 연결되는 게이트단 및 출력단을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터의 출력단과 연결되는 게이트단, 제2 클록단과 연결되는 입력단 및 상기 스캐닝 신호 출력단과 연결되는 출력단을 포함하는 제2 트랜지스터;
    제1 레벨단과 연결되는 입력단, 상기 스캐닝 신호 출력단과 연결되는 게이트단 및 출력단을 포함하는 제3 트랜지스터;
    상기 제3 트랜지스터의 출력단과 연결되는 입력단, 상기 제1 클록단과 연결되는 게이트단 및 제2 레벨단과 연결되는 출력단을 포함하는 제4 트랜지스터;
    상기 제1 레벨단과 연결되는 입력단, 상기 제3 트랜지스터의 출력단과 연결되는 게이트단 및 상기 스캐닝 신호 출력단과 연결되는 출력단을 포함하는 제5 트랜지스터;
    상기 제1 레벨단과 연결되는 입력단, 상기 스캐닝 신호 출력단과 연결되는 게이트단 및 출력단을 포함하는 제6 트랜지스터;
    상기 제6 트랜지스터의 출력단과 연결되는 입력단,상기 제1 클록단과 연결되는 게이트단 및 상기 제2 레벨단과 연결되는 출력단을 포함하는 제7 트랜지스터;
    상기 제1 레벨단과 연결되는 입력단, 상기 스캐닝 신호 출력단과 연결되는 게이트단 및 상기 구동 신호 출력단과 연결되는 출력단을 포함하는 제8 트랜지스터;
    상기 구동 신호 출력단과 연결되는 입력단, 상기 제6 트랜지스터의 출력단과 연결되는 게이트단 및 제3 레벨단과 연결되는 출력단을 포함하는 제9 트랜지스터; 및
    상기 제2 트랜지스터의 게이트단과 출력단 사이에 연결되는 제1 커패시터를 포함하는 것을 특징으로 하는 스캐닝 구동 회로.
  2. 제1항에 있어서,
    상기 제1 캐스케이드 구조와 상기 제2 캐스케이드 구조 중의 각각의 캐스케이드 구조의 제1 클록단에 의해 수신된 신호와 제2 클록단에 의해 수신된 신호의 주파수가 일치하고, 상기 제1 클록단에 의해 수신된 신호가 고 레벨(high level)일 경우 상기 제2 클록단에 의해 수신된 신호는 저 레벨(low level)이며, 상기 제1 클록단에 의해 수신된 신호가 저 레벨일 경우 상기 제2 클록단에 의해 수신된 신호는 고 레벨인 것을 특징으로 하는 스캐닝 구동 회로.
  3. 제2항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터는 박막 전계효과 트랜지스터(Thin Film Field Effect Transistors)인 것을 특징으로 하는 스캐닝 구동 회로.
  4. 제1항에 있어서,
    상기 제1 레벨단과 상기 제6 트랜지스터의 게이트단 사이에는 제2 커패시터가 연결되어 있는 것을 특징으로 하는 스캐닝 구동 회로.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 구동 신호 출력단과 상기 제9 트랜지스터의 게이트단 사이에는 제3 커패시터가 연결되어 있는 것을 특징으로 하는 스캐닝 구동 회로.
  6. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 제2 레벨단과 상기 제9 트랜지스터의 게이트단 사이에는 제3 커패시터가 연결되어 있는 것을 특징으로 하는 스캐닝 구동 회로.
  7. 제6항에 있어서,
    상기 제3 레벨단과 상기 제2 레벨단은 동일한 레벨단인 것을 특징으로 하는 스캐닝 구동 회로.
  8. 제6항에 있어서,
    상기 제3 레벨단으로부터 입력된 전압 값은 상기 제2 레벨단으로부터 입력된 전압 값보다 작은 것을 특징으로 하는 스캐닝 구동 회로.
  9. 제6항에 있어서,
    상기 제1 레벨단에서 입력된 전압은 고 레벨이고, 상기 제2 레벨단과 제3 레벨단에서 입력 전압은 저 레벨인 것을 특징으로 하는 스캐닝 구동 회로.
  10. 픽셀 회로, 데이터 드라이버와 타이밍 컨트롤러(timing controller)를 포함하는 유기 발광 디스플레이에 있어서,
    제1항 내지 제9항 중 어느 한 항에 따른 스캐닝 구동 회로를 더 포함하고, 상기 타이밍 컨트롤러는 상기 스캐닝 구동 회로의 제1 클록단, 제2 클록단, 스캐닝 신호 입력단, 제1 레벨단, 제2 레벨단 및 제3 레벨단에 타이밍 신호와 고 레벨 및 저 레벨 신호를 제공하고, 상기 스캐닝 구동 회로의 구동 신호 출력단이 상기 픽셀 회로의 구동 신호 입력단에 연결되어, 상기 픽셀 회로가 동작하도록 구동시키기 위한 구동 신호를 출력하는 것을 특징으로 하는 유기 발광 디스플레이.
KR1020167020703A 2013-12-30 2014-12-29 스캐닝 구동 회로와 유기 발광 디스플레이 KR101878380B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201310744988 2013-12-30
CN201310744988.8 2013-12-30
CN201410464972.6 2014-09-12
CN201410464972.6A CN104183219B (zh) 2013-12-30 2014-09-12 扫描驱动电路和有机发光显示器
PCT/CN2014/095370 WO2015101261A1 (zh) 2013-12-30 2014-12-29 扫描驱动电路和有机发光显示器

Publications (2)

Publication Number Publication Date
KR20160104044A true KR20160104044A (ko) 2016-09-02
KR101878380B1 KR101878380B1 (ko) 2018-07-13

Family

ID=51964212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020703A KR101878380B1 (ko) 2013-12-30 2014-12-29 스캐닝 구동 회로와 유기 발광 디스플레이

Country Status (7)

Country Link
US (1) US10013919B2 (ko)
EP (1) EP3091532B1 (ko)
JP (1) JP6316437B2 (ko)
KR (1) KR101878380B1 (ko)
CN (1) CN104183219B (ko)
TW (1) TWI534781B (ko)
WO (1) WO2015101261A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024465A (ko) * 2017-08-31 2019-03-08 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 유기발광 표시장치
KR20200078233A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 발광신호 발생회로부 및 이를 포함하는 발광표시장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751769A (zh) * 2013-12-25 2015-07-01 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
CN104361860B (zh) * 2014-11-19 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路以及显示装置
CN105741749B (zh) * 2014-12-08 2019-03-12 上海和辉光电有限公司 一种发光控制信号驱动电路以及有源矩阵式显示面板
CN105788644B (zh) * 2014-12-23 2019-08-23 昆山工研院新型平板显示技术中心有限公司 移位寄存器、扫描驱动器和有机发光显示器
CN104485065B (zh) * 2014-12-30 2017-02-22 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104867438B (zh) * 2015-06-24 2018-02-13 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106920498B (zh) * 2015-12-25 2019-10-25 昆山工研院新型平板显示技术中心有限公司 Gip电路及其驱动方法和平板显示装置
KR102476721B1 (ko) * 2016-06-30 2022-12-15 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
CN108573677B (zh) * 2017-03-07 2019-12-24 昆山工研院新型平板显示技术中心有限公司 控制信号驱动电路与驱动方法以及像素电路驱动方法
CN108573679B (zh) * 2017-03-07 2019-12-24 昆山工研院新型平板显示技术中心有限公司 控制信号驱动电路与驱动方法以及像素电路驱动方法
CN108665854A (zh) * 2017-03-27 2018-10-16 昆山工研院新型平板显示技术中心有限公司 控制信号驱动电路与驱动方法以及像素电路驱动方法
CN108665838A (zh) * 2017-03-27 2018-10-16 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路及其驱动方法和平板显示装置
CN108665853B (zh) * 2017-03-27 2020-11-13 昆山工研院新型平板显示技术中心有限公司 控制信号驱动电路与驱动方法以及像素电路驱动方法
CN108665837B (zh) * 2017-03-27 2021-07-30 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路及其驱动方法和平板显示装置
CN109427285B (zh) * 2017-08-31 2022-06-24 乐金显示有限公司 选通驱动电路和使用该选通驱动电路的电致发光显示器
KR102511046B1 (ko) * 2017-11-20 2023-03-16 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 전계발광 표시장치
TWI627617B (zh) * 2017-09-05 2018-06-21 友達光電股份有限公司 顯示裝置
CN107591139B (zh) * 2017-09-22 2020-12-25 京东方科技集团股份有限公司 扫描触发单元、栅极驱动电路及其驱动方法和显示装置
CN108039150B (zh) * 2017-11-16 2020-05-19 武汉华星光电半导体显示技术有限公司 移位寄存电路及移位寄存单元
US10839751B2 (en) 2018-01-19 2020-11-17 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Scan driving circuit, scan driver and display device
CN108447448B (zh) * 2018-01-19 2020-10-30 昆山国显光电有限公司 一种扫描驱动电路、扫描驱动器及显示装置
CN108711399B (zh) * 2018-05-29 2020-07-07 昆山国显光电有限公司 发射控制驱动电路、发射控制驱动器及有机发光显示装置
CN110619852B (zh) 2019-09-26 2020-11-13 昆山工研院新型平板显示技术中心有限公司 一种扫描电路、显示面板和显示装置
KR20220065166A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224629A (ja) 1992-02-18 1993-09-03 Sharp Corp アクティブマトリクス表示装置の駆動回路
KR100507551B1 (ko) * 2002-06-20 2005-08-26 로무 가부시키가이샤 능동 매트릭스형 유기 ｅｌ 패널의 구동 회로 및 이 구동회로를 이용한 유기 ｅｌ 디스플레이 장치
TWI284881B (en) 2004-09-14 2007-08-01 Wintek Corp High-reliability shift circuit using amorphous silicon thin-film transistor
JP2007007034A (ja) * 2005-06-29 2007-01-18 Aruze Corp 遊技機
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
KR100646992B1 (ko) * 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
KR100830296B1 (ko) * 2006-09-22 2008-05-19 삼성에스디아이 주식회사 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
JP4944689B2 (ja) * 2007-03-02 2012-06-06 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその駆動回路
TWI380275B (en) 2008-07-11 2012-12-21 Wintek Corp Shift register
KR100969784B1 (ko) * 2008-07-16 2010-07-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
KR101549248B1 (ko) * 2008-07-16 2015-09-14 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 평판 표시장치
KR100958023B1 (ko) * 2008-11-04 2010-05-17 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
KR102099548B1 (ko) 2008-11-28 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8605028B2 (en) * 2008-11-28 2013-12-10 Sharp Kabushiki Kaisha Scanning signal line drive circuit, shift register and display device
TWI413050B (zh) 2009-03-17 2013-10-21 Au Optronics Corp 高可靠度閘極驅動電路
KR102071057B1 (ko) 2009-06-25 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101964933A (zh) 2009-07-23 2011-02-02 先歌国际影音股份有限公司 多方向发声结构和多方向发声系统
KR101101105B1 (ko) * 2009-11-04 2012-01-03 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101065411B1 (ko) * 2009-12-11 2011-09-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101056434B1 (ko) 2010-02-05 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101719187B1 (ko) * 2010-09-14 2017-03-24 삼성디스플레이 주식회사 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
KR101479297B1 (ko) * 2010-09-14 2015-01-05 삼성디스플레이 주식회사 주사 구동부 및 그를 이용한 유기전계발광 표시장치
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
CN202058418U (zh) * 2010-12-29 2011-11-30 广东中显科技有限公司 一种显示器驱动电路
TWI415052B (zh) 2010-12-29 2013-11-11 Au Optronics Corp 開關裝置與應用該開關裝置之移位暫存器電路
KR101944465B1 (ko) * 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101839953B1 (ko) * 2011-01-21 2018-03-20 삼성디스플레이 주식회사 구동 장치 및 이를 이용한 표시 장치
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TW201301289A (zh) 2011-06-29 2013-01-01 Au Optronics Corp 移位暫存器電路
KR101878374B1 (ko) * 2012-04-26 2018-07-16 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20130143318A (ko) * 2012-06-21 2013-12-31 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN102857207B (zh) * 2012-07-25 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN102881248B (zh) * 2012-09-29 2015-12-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
KR101988590B1 (ko) * 2012-10-24 2019-06-13 삼성디스플레이 주식회사 발광제어선 구동부
CN103021358B (zh) 2012-12-07 2015-02-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
TWI529731B (zh) 2013-06-17 2016-04-11 群創光電股份有限公司 顯示器面板與雙向移位暫存器電路
KR20150016706A (ko) * 2013-08-05 2015-02-13 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) * 2013-08-29 2020-01-03 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102138865B1 (ko) * 2013-12-17 2020-07-29 삼성디스플레이 주식회사 표시 장치
CN104751769A (zh) * 2013-12-25 2015-07-01 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
KR102117987B1 (ko) * 2014-02-24 2020-06-10 삼성디스플레이 주식회사 유기전계발광 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024465A (ko) * 2017-08-31 2019-03-08 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 유기발광 표시장치
KR20200078233A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 발광신호 발생회로부 및 이를 포함하는 발광표시장치

Also Published As

Publication number Publication date
JP6316437B2 (ja) 2018-04-25
TW201528241A (zh) 2015-07-16
US10013919B2 (en) 2018-07-03
CN104183219A (zh) 2014-12-03
CN104183219B (zh) 2017-02-15
US20160321999A1 (en) 2016-11-03
TWI534781B (zh) 2016-05-21
JP2017503208A (ja) 2017-01-26
WO2015101261A1 (zh) 2015-07-09
KR101878380B1 (ko) 2018-07-13
EP3091532A4 (en) 2017-08-30
EP3091532B1 (en) 2020-04-08
EP3091532A1 (en) 2016-11-09

Similar Documents

Publication Publication Date Title
KR101878380B1 (ko) 스캐닝 구동 회로와 유기 발광 디스플레이
US10643563B2 (en) Display device
US9640276B2 (en) Shift register unit and gate driving circuit
EP2672479B1 (en) Gate on array driver unit, gate on array driver circuit, and display device
US9496293B2 (en) Pixel circuit and method for driving the same, display panel and display apparatus
US20180144811A1 (en) Shift register units, gate driving circuit and driving methods thereof, and display apparatus
US9978328B2 (en) Scan driver which reduces a voltage ripple
US20150043704A1 (en) Shift register unit, gate driving circuit and display device
US10290262B2 (en) Scanning drive circuit and flat display device
US10621940B2 (en) Display device
KR101297241B1 (ko) 액정표시장치의 구동장치
KR20140086192A (ko) 쉬프트 레지스터와 이의 구동방법
US10204559B2 (en) Shift register unit, gate driving circuit and display device
WO2016004693A1 (zh) 像素电路及其驱动方法和显示装置
US20160275847A1 (en) Shift register device and display apparatus
US9208724B2 (en) Display device and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant