KR101065411B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101065411B1
KR101065411B1 KR1020090123320A KR20090123320A KR101065411B1 KR 101065411 B1 KR101065411 B1 KR 101065411B1 KR 1020090123320 A KR1020090123320 A KR 1020090123320A KR 20090123320 A KR20090123320 A KR 20090123320A KR 101065411 B1 KR101065411 B1 KR 101065411B1
Authority
KR
South Korea
Prior art keywords
input
transistor
signal
terminal
source terminal
Prior art date
Application number
KR1020090123320A
Other languages
English (en)
Other versions
KR20110066594A (ko
Inventor
엄기명
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090123320A priority Critical patent/KR101065411B1/ko
Priority to US12/960,391 priority patent/US8854349B2/en
Publication of KR20110066594A publication Critical patent/KR20110066594A/ko
Application granted granted Critical
Publication of KR101065411B1 publication Critical patent/KR101065411B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 소비 전력을 감소시키고, 공정을 단순화시킬 수 있는 기술을 개시한다. 이를 위해, 본 발명은 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선 및 복수의 주사선과 복수의 데이터선에 각각 연결된 복수의 화소를 포함하는 표시부 및 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받고, 복수의 순차 구동 신호를 생성하고, 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호에 따라 복수의 순차 구동 신호 중 표시 영역에 대응하는 복수의 순차 구동 신호에 의해 온 전압 레벨의 주사 신호를 생성하고, 영역 선택 신호가 반전된 반전 영역 선택 신호에 따라 비표시 영역의 대응하는 복수의 주사선에 오프 전압 레벨의 주사 신호를 인가하는 주사 구동부를 포함한다.
Figure R1020090123320
표시 영역, 비표시 영역

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 유기 전계 발광 표시 장치 및 그 구동 방법에 관한 기술이다.
표시장치는 매트릭스 형태로 배열된 복수의 화소로 구성된 표시 패널을 포함한다. 표시 패널은 행 방향으로 형성된 복수의 주사선 및 열 방향으로 형성된 복수의 데이터 선을 포함하고, 복수의 주사선 및 복수의 데이터 선은 교차하면서 배열되어 있다. 복수의 화소 각각은 대응하는 주사선 및 데이터 선으로부터 전달되는 주사 신호 및 데이터 신호에 의해 구동된다.
표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스형 발광 표시장치와 액티브(Active) 매트릭스형 발광 표시장치로 구분된다. 이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소 마다 선택하여 점등하는 액티브 매트릭스형이 주류가 되고 있다.
이러한 표시장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기발광소자를 이용한 유기 전계 발광 표시장치, 플라즈마 패널을 이용한 PDP 등이 알려져 있다. 최근에 음극선관과 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가빠른 유기 전계 발광 표시장치가 주목 받고 있다.
그런데, 표시 패널은 표시 영역과 비표시 영역으로 나누어지는 기간이 발생한다. 이 기간 동안에도 모든 주사선 및 데이터 선에 주사 신호 및 데이터 신호가 공급된다. 이는 불필요한 소비 전력을 발생시켜, 소비 전력이 증가하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 소비 전력을 감소시키고, 공정을 단순화시킬 수 있는 표시 장치 및 그 구동 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 표시 장치는, 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선 및 상기 복수의 주사선과 상기 복수의 데이터선에 각각 연결된 복수의 화소를 포함하는 표시부; 및 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받고, 복수의 순차 구동 신호를 생 성하고, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호에 따라 상기 복수의 순차 구동 신호 중 상기 표시 영역에 대응하는 복수의 순차 구동 신호에 의해 온 전압 레벨의 주사 신호를 생성하고, 상기 영역 선택 신호가 반전된 반전 영역 선택 신호에 따라 상기 비표시 영역의 대응하는 복수의 주사선에 오프 전압 레벨의 주사 신호를 인가하는 주사 구동부를 포함한다.
상기 주사 구동부는, 상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 순차 구동 신호로 출력하는 복수의 제1 순차 구동부; 상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 순차 구동 신호로 출력하는 복수의 제2 순차 구동부; 대응하는 제1 순차 구동 신호, 상기 영역 선택 신호, 상기 반전 영역 선택 신호 및 상기 제2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제1 주사 신호로 출력하는 복수의 제1 출력 선택부; 및 대응하는 상기 제2 순차 구동 신호, 상기 영역 선택 신호, 상기 반전 영역 선택 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 주사 신호로 출력하는 복수의 제1 출력 선택부를 포함한다.
상기 복수의 제1 순차 구동부 각각은, 상기 동기 신호 또는 상기 복수의 제2 순차 구동부 중 자신보다 앞서고 인접한 제2 순차 구동부로부터 출력된 제2 순차 구동 신호를 상기 제1 입력 신호로 전달받는다. 상기 복수의 제1 순차 구동부 각각 은, 상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 입력 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제2 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제3 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제3 트랜지스터의 게이트 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제4 트랜지스터; 상기 제1 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제3 트랜지스터의 소스 단자에 연결된 일단 및 상기 제4 트랜지스터의 소스 단자에 연결된 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제6 트랜지스터를 포함한다.
상기 복수의 제2 순차 구동부 각각은, 상기 복수의 제1 순차 구동부 중 자신보다 앞서고 인접한 제1 순차 구동부로부터 출력된 상기 제1 순차 구동 신호를 상기 제2 입력 신호로 전달받는다. 상기 복수의 제2 순차 구동부 각각은, 상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제2 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 제1 순차 구동 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제2 트랜지스터; 상 기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제3 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제3 트랜지스터의 게이트 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제4 트랜지스터; 상기 제2 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제3 트랜지스터의 소스 단자에 연결된 일단 및 상기 제4 트랜지스터의 소스 단자에 연결된 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제6 트랜지스터를 포함한다.
상기 복수의 제1 출력 선택부 각각은, 상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 순차 구동 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 제2 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제4 트랜지스터; 상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제4 트랜 지스터의 소스 단자에 연결된 소스 단자를 포함하는 제5 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제5 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터; 상기 제5 트랜지스터의 소스 단자에 연결된 일단 및 상기 제8 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제9 트랜지스터를 포함한다.
상기 복수의 제1 출력 선택부 각각은, 상기 제1 순차 구동 신호가 입력되는 게이트 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제1 트랜지스터; 상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제1 순차 구동 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제2 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제4 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이 트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제1 초기화 신호가 입력되는 게이트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 상기 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제7 트랜지스터; 상기 제4 트랜지스터의 소스 단자에 연결된 일단 및 상기 제7 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제8 트랜지스터를 포함한다.
상기 복수의 제2 출력 선택부 각각은, 상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제2 순차 구동 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 제2 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제4 트랜지스터; 상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제4 트랜 지스터의 소스 단자에 연결된 소스 단자를 포함하는 제5 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제5 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제2 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터; 상기 제5 트랜지스터의 소스 단자에 연결된 일단 및 상기 제8 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제9 트랜지스터를 포함한다.
상기 복수의 제2 출력 선택부 각각은. 상기 제2 순차 구동 신호가 입력되는 게이트 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제1 트랜지스터; 상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제2 순차 구동 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제2 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제4 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이 트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제2 초기화 신호가 입력되는 게이트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 상기 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제7 트랜지스터; 상기 제4 트랜지스터의 소스 단자에 연결된 일단 및 상기 제7 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제8 트랜지스터를 포함한다.
상기 표시 영역의 복수의 데이터 선에 유효 데이터를 전달하고, 상기 상기 비표시 영역의 복수의 데이터 선에 무효 데이터를 전달하는 데이터 구동부를 더 포함한다. 상기 데이터 구동부는, 상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 유효 데이터를 상기 복수의 데이터 선에 전달하고, 상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 무효 데이터를 상기 복수의 데이터 선에 전달한다.
본 발명에 따른 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선 및 상기 복수의 주사선과 상기 복수의 데이터선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하는 표시 장치의 구동 방법 에 있어서, 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받아, 복수의 순차 구동 신호를 생성하는 단계; 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호에 따라 상기 복수의 순차 구동 신호 중 상기 표시 영역에 대응하는 복수의 순차 구동 신호에 의해 온 전압 레벨의 주사 신호를 생성하는 단계; 및 상기 영역 선택 신호가 반전된 반전 영역 선택 신호에 따라 상기 비표시 영역의 대응하는 복수의 주사선에 오프 전압 레벨의 주사 신호를 생성하는 단계를 포함한다.
상기 복수의 순차 구동 신호를 생성하는 단계는, 상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 순차 구동 신호로 생성하는 단계; 및 상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 순차 구동 신호로 생성하는 단계를 포함한다. 상기 제1 입력 신호는 상기 동기 신호 또는 상기 복수의 제2 순차 구동 신호 중 대응하는 제2 순차 구동 신호이다. 상기 제2 입력 신호는 상기 복수의 제1 순차 구동 신호 중 대응하는 제1 순차 구동 신호이다.
상기 온 전압 레벨의 주사 신호를 생성하는 단계는, 상기 순차 구동 신호 및 상기 영역 선택 신호에 따라 상기 제1 및 제2 발광 클럭 신호 중 하나를 상기 주사 신호로 생성하는 단계를 포함한다. 상기 오프 전압 레벨의 주사 신호를 생성하는 단계는, 상기 순차 구동 신호 및 상기 반전 영역 선택 신호에 따라 제1 전원전압을 상기 주사 신호로 생성하는 단계를 포함한다. 상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 유효 데이터를 전달하는 단계; 및 상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 무효 데이터를 전달하는 단계를 더 포함한다.
이상에서 설명한 바와 같이 본 발명의 특징에 따르면, 소비 전력을 감소시키고, 공정을 단순화시킬 수 있는 효과를 제공한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 " 포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 나타낸 블록도이고, 도 2는 도 1에 도시된 화소(PX)의 등가 회로도이다. 도 3은 도 1에 도시된 표시부(100)에 표시되는 영상을 도시한 도면이다.
도 1을 참조하면, 본 발명의 표시 장치는 표시부(100), 주사 구동부(200), 데이터 구동부(300) 및 제어부(400)를 포함한다. 표시부(100)는 등가 회로로 볼 때 복수의 신호선(signal line)(S1~Sn, D1~Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 신호선(S1~Sn, D1~Dm)은 주사 신호를 전달하는 복수의 주사선(S1~Sn)과 데이터 신호를 전달하는 복수의 데이터선(D1~Dm)을 포함한다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 복수의 데이터선(D1~Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다. 표시부(100)는 도 3에 도시된 바와 같이, 영상이 표시되는 표시 영역(DA)과 영상이 비표시되는 비표시 영역(NDA)을 포함한다. 도 3의 표시부(100)는 핸드폰의 대기 화면을 예를 들어 도시한 것으로, 본 발명의 실시 예에서는 대기 화면에서 상태 표시를 위한 아이콘 등이 표시되는 영역을 표시 영역(DA)으로 정의하고, 표시 영역(DA)을 제외한 나머지 영역을 비표시 영역(NDA)으로 정의하여 설명한다. 본 발명의 실시 예에서는 표시 영역(DA)을 주사선(S4~S8)에 대응하는 영역으로 예를 들어 설명한다.
도 2를 참조하면, 각 화소(PX), 예를 들면 i번째(i=1, 2, … , n) 주사 선(Si)과 j번째(j=1, 2, … , m) 데이터선(Dj)에 연결된 화소(PXij)는 유기 발광 다이오드(organic light emitting diode)(OLED), 구동 트랜지스터(M1), 커패시터(Cst) 및 스위칭 트랜지스터(M2)를 포함한다. 구동 트랜지스터(M1)는 소스 단자로 구동전압(VDD)을 입력 받고, 드레인 단자는 유기 발광 소자(OLED)의 애노드 단자와 연결되어 있다. 구동 트랜지스터(M1)의 게이트 단자는 스위칭 트랜지스터(M2)의 드레인 단자와 연결되어 있다. 구동 트랜지스터(M1)는 게이트 단자와 드레인 단자 사이에 걸리는 전압에 따라 크기가 달라지는 구동 전류(IOLED)를 유기 발광 소자(OLED)로 흘린다. 스위칭 트랜지스터(M2)의 게이트 단자는 주사선(Si)과 연결되어 있고, 소스 단자는 데이터선(Dj)과 연결되어 있다. 스위칭 트랜지스터(M2)는 주사선(Si)에 인가되는 주사 신호에 응답하여 스위칭 동작하며, 스위칭 트랜지스터(M2)가 턴 온 되면 데이터선(Dj)에 인가되는 데이터 신호, 즉 데이터 전압이 구동 트랜지스터(M1)의 게이트 단자에 전달된다.
커패시터(Cst)는 구동 트랜지스터(M1)의 소스 단자와 게이트 단자 사이에 연결되어 있다. 커패시터(Cst)는구동 트랜지스터(M1)의 게이트 단자에 인가되는 데이터 전압을 충전하고 스위칭 트랜지스터(M2)가 턴 오프된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(M1)의 출력 단자와 연결되어 있는 애노드(anode) 및 공통 전압(VSS)과 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(M1)가 공급하는 전류(IOLED)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
유기 발광 다이오드(OLED)는 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상을 표시한다. 이 경우에 일부 유기 발광 다이오드(OLED)는 백색의 빛을 낼 수 있으며 이렇게 하면 휘도가 높아진다. 이와는 달리, 모든 화소(PX)의 유기 발광 다이오드(OLED)가 백색의 빛을 낼 수 있으며, 일부 화소(PX)는 유기 발광 다이오드(OLED)에서 나오는 백색광을 기본색광 중 어느 하나로 바꿔주는 색필터(도시하지 않음)를 더 포함할 수 있다.
구동 트랜지스터(M1) 및 스위칭 트랜지스터(M2)는 p-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(M2) 및 구동 트랜지스터(M1) 중 적어도 하나는 n-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(M1, M2), 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계가 바뀔 수 있다. 도 2에 도시한 화소(PXij)는 표시 장치의 한 화소의 한 예이며, 적어도 두 개의 트랜지스터 및 적어도 하나의 커패시터를 포함하는 다른 형태의 화소가 사용될 수 있다.
다시, 도 1을 참고하면, 주사 구동부(200)는 표시부(100)의 주사선(S1-Sn)에 연결되어 있으며, 주사 제어신호(CONT1)에 따라 주사선(S1-Sn)에 순차적으로 주사 신호를 인가한다. 본 발명의 실시 예에 따른 주사 구동부(200)는 복수의 주사선(S1~Sn) 중 표시부(100)의 표시 영역(DA)에 대응하는 주사선에 온 전압(Von) 레벨의 주사 신호가 인가되도록 제어하고, 비표시 영역(NDA)에 대응하는 주사선에는 오프 전압(Voff) 레벨의 주사 신호가 인가되도록 제어한다. 여기서, 온 전압(Von) 은 스위칭 트랜지스터(M2)를 턴 온 시킬 수 있는 전압이고, 오프 전압(Voff)은 스위칭 트랜지스터(M2)를 턴 오프 시킬 수 있는 전압이다. 따라서, 표시 영역(DA)에 대응하는 화소(PX)는 발광하고, 비표시 영역(NDA)에 대응하는 화소(PX)는 비발광한다. 주사 구동부(200)는 P모스 트랜지스터로 구현되며, 구체적인 구성은 도 4를 참조하여 설명한다.
데이터 구동부(300)는 표시부(100)의 데이터선(D1-Dm)에 연결되어 있으며, 데이터 제어신호(CONT2)에 따라 신호 제어부(400)로부터 입력되는 영상 데이터(DR, DG, DB)를 데이터 전압으로 변환하여 데이터선(D1-Dm)에 인가한다.
데이터 구동부(300)는 표시 영역(DA)에 입력되는 복수의 주사 신호에 동기되어 영상 데이터(DR, DG, DB)에 대응하는 복수의 데이터 전압을 복수의 데이터 선(D1~Dm)에 전달한다. 반면, 데이터 구동부(300)는 비표시 영역(NDA)에 데이터 전압이 전달되는 기간 동안 복수의 비발광 데이터 전압을 복수의 데이터 선에 전달한다. 데이터 구동부(300)는 영역 선택 신호(PTA)에 따라 표시 영역(DA) 및 비표시 영역(NDA)에 복수의 데이터 전압이 전달되는 기간을 구분할 수 있다.
예를 들어, 데이터 구동부(300)는 로우 레벨의 영역 선택 신호(PTA)가 입력되는 기간 동안 복수의 데이터 선(D1~Dm)에 복수의 데이터 전압을 전달하고, 하이 레벨의 영역 선택 신호(PTA)가 입력되는 기간 동안 복수의 데이터 선(D1~Dm)에 복수의 비발광 데이터 전압을 전달한다. 이하, 표시 영역(DA)에 전달되는 복수의 데이터 전압을 유효 데이터(VD)라 하고, 비표시 영역(NDA)에 전달되는 복수의 데이터 전압을 무효 데이터(NVD)라 한다. 본 발명의 화소(PX) 구조는 전압 기입형 화소 구 조로서, 데이터 구동부(300)는 영상 데이터(DR, DG, DB)에 대응하는 복수의 데이터 전압을 생성하여 복수의 데이터 선(D1~Dm)에 전달한다. 그러나 본 발명은 이에 한정되지 않으며, 유기 발광 표시 장치가 전류 기입형 화소 구조를 포함하는 경우, 데이터 구동부(300)는 영상 데이터(DR, DG, DB)에 대응하는 복수의 데이터 전류를 생성하여 복수의 데이터 선(D1~Dm)에 전달할 수 있다.
제어부(400)는 외부로부터 입력 신호(R, G, B) 수평동기신호(Hsync), 수직동기신호(Vsync) 및 메인 클록 신호(MCLK)를 입력 받아 영상 데이터(DR, DG, DB), 주사 제어신호(CONT1) 및 데이터 제어신호(CONT2)를 생성한다.
본 발명의 실시 예에 따른 주사 제어신호(CONT1)는 동기 신호(FLM), 제1 발광 클럭 신호(CLK1), 제2 발광 클럭 신호(CLK2), 제1 초기화 신호(INT1), 제2 초기화 신호(INT2), 영역 선택 신호(PTA) 및 반전 영역 선택 신호(PTB)를 포함한다.
동기 신호(FLM)는 수직 동기 신호(Vsync)에 동기되어 발생하는 신호로서, 프레임의 시작 시점을 지시한다. 여기서, 수직 동기 신호(Vsync)는 한 프레임의 영상이 표시되는 기간을 한 주기로 가지는 신호로서, 프레임의 시작을 지시하는 로우 레벨 펄스를 한 주기 단위로 포함한다. 동기 신호(FLM)는 수직 동기 신호(Vsync)의 로우 레벨 펄스가 발생한 시점 이후 최초 발생하는 제1 발광 클럭 신호(CLK1)의 로우 레벨 펄스에 동기되는 로우 레벨 펄스를 포함한다. 제1 발광 클럭 신호(CLK1)는 소정의 주기에 따라 발생하는 복수의 로우 레벨 펄스를 포함한다. 제2 발광 클럭 신호(CLK2)는 제1 발광 클럭 신호(CLK1)가 반 주기만큼 시프트 된 클럭 신호이다. 제1 및 제2 발광 클럭 신호(CLK1, CLK2)는 서로 동일한 주파수를 갖는다. 제1 초기 화 신호(INT1)는 제2 발광 클럭 신호(CLK2)에 대해 소정의 위상 지연을 가지고 생성되며, 제2 발광 클럭 신호(CLK2)와 동일한 주파수를 갖는다.
제2 초기화 신호(INT2)는 제1 발광 클럭 신호(CLK1)에 대해 소정의 위상 지연을 가지고 생성되며, 제1 발광 클럭 신호(CLK1)와 동일한 주파수를 갖는다. 영역 선택 신호(PTA)는 표시 영역(DA)에 대한 정보를 포함하며, 복수의 주사선(S1~Sn) 중 표시 영역(DA)에 대응하는 주사선에 주사 신호가 인가될 때 생성되는 신호이다. 반전 영역 선택 신호(PTB)는 영역 선택 신호(PTA)가 반전된 신호이다. 본 발명의 실시 예에서 표시 영역(DA)은 주사선(S4~S8)에 대응하는 영역이므로, 영역 선택 신호(PTA)는 동기 신호(FLM)가 생성된 이후, 4번째 클럭 펄스가 생성된 시점부터 8번째 클럭 펄스가 생성된 시점까지 로우 레벨을 갖는다.
데이터 제어신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터 신호(DR, DG, DB)를 데이터 구동부(300)로의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1~Dm)에 데이터 전압을 인가하라는 로드 신호(LOAD)를 포함한다. 또한, 본 발명의 제1 실시 예에 따른 데이터 제어신호(CONT2)는 영역 선택 신호(PTA)에 따라 유효 데이터(valid data)를 출력하기 위한 부분 데이터 구동 신호(PD)를 포함한다.
도 4는 도 1에 도시된 주사 구동부(200)를 도시한 블록도이다.
도 4를 참조하면, 주사 구동부(200)는 복수의 순차 구동부(210_1~210_s) 및 복수의 출력 선택부(220_1~220_k)를 포함한다.
복수의 순차 구동부(210_1~210_s)는 복수의 순차 구동 신호(G1~Gn) 중 짝수 번째 순차 구동 신호를 생성하는 복수의 순차 구동부(210_x; x는 짝수)(이하, 제1 순차 구동부라 함) 및 홀수 번째 순차 구동 신호를 생성하는 복수의 순차 구동부(210_y; y는 홀수)(이하, 제2 순차 구동부라 함)를 포함한다.
복수의 제1 순차 구동부 각각은 제1 초기화 신호(INT1), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)를 입력 받는다. 또한, 복수의 제1 순차 구동부 각각은 복수의 제2 순차 구동부 중 자신보다 앞서고 인접한 제2 순차 구동부로부터 출력된 순차 구동 신호를 입력 받는다. 복수의 제1 순차 구동부는 제1 발광 클럭 신호(CLK1)에 동기 되어, 대응하는 순차 구동 신호 및 제1 초기화 신호(INT1)에 따라 제2 발광 클럭 신호(CLK2) 및 제1 전원전압(VDD) 중 하나를 자신의 순차 구동 신호로 출력한다. 여기서, 복수의 제1 순차 구동부 중 첫번째 제1 순차 구동부(220_1)는 순차 구동 신호 대신 동기 신호(FLM)를 입력받는다. 따라서, 제1 순차 구동부(220_1)는 제1 발광 클럭 신호(CLK1)에 동기되어, 동기 신호(FLM) 및 제1 초기화 신호(INT1)에 따라 제2 발광 클럭 신호(CLK2) 및 제1 전원전압(VDD) 중 하나를 순차 구동 신호(G1)로 출력한다.
복수의 제2 순차 구동부 각각은 제2 초기화 신호(INT2), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)를 입력받는다. 그리고, 복수의 제2 순차 구동부 각각은 복수의 제1 순차 구동부 중 자신보다 앞서고 인접한 제1 순차 구동부로부터 출력된 순차 구동 신호를 입력받는다. 복수의 제2 순차 구동부 각각은 제2 발광 클럭 신호(CLK2)에 동기되어, 대응하는 순차 구동 신호 및 제2 초기화 신호(INT2)에 따라 제1 발광 클럭 신호(CLK1) 및 제1 전원전압(VDD) 중 하나를 자신의 순차 구동 신호 로 출력한다.
복수의 출력 선택부(220_1~220_k)는 복수의 주사 신호(SS1~SSn) 중 짝수번째 주사 신호를 생성하는 복수의 출력 선택부(220_x; x는 짝수)(이하, 제1 출력 선택부라 함) 및 홀수번째 주사 신호를 생성하는 복수의 출력 선택부(220_y; y는 홀수)(이하, 제2 출력 선택부라 함)를 포함한다.
복수의 제1 출력 선택부는 영역 선택 신호(PTA), 반전 영역 선택 신호(PTB), 제2 초기화 신호(INT2), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)를 입력 받는다. 복수의 제1 출력 선택부 각각은 대응하는 복수의 제1 순차 구동부로부터 출력된 순차 구동 신호를 입력받는다. 복수의 제1 출력 선택부는 대응하는 순차 구동 신호, 영역 선택 신호(PTA), 반전 영역 선택 신호(PTB), 제2 초기화 신호(INT2)에 따라 제1 발광 클럭 신호(CLK1) 및 제1 전원전압(VDD) 중 하나를 주사 신호로 출력한다.
복수의 제2 출력 선택부는 영역 선택 신호(PTA), 반전 영역 선택 신호(PTB), 제1 초기화 신호(INT1), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)를 입력 받는다. 복수의 제2 출력 선택부 각각은 대응하는 복수의 제2 순차 구동부로부터 출력된 순차 구동 신호를 입력 받는다. 복수의 제2 출력 선택부는 대응하는 순차 구동 신호, 영역 선택 신호(PTA), 반전 영역 선택 신호(PTB), 제1 초기화 신호(INT1)에 따라 제2 발광 클럭 신호(CLK2) 및 제1 전원전압(VDD) 중 하나를 주사 신호로 출력한다.
도 5는 도 1에 도시된 주사 구동부(200)의 상세 회로도이다. 도 5는 설명의 편의를 위해 순차 구동부(210_1, 210_2) 및 출력 선택부(220_1, 220_2)만 도시하였으나, 나머지 순차 구동부 및 출력 선택부의 회로 구성도 이와 동일하다.
도 5를 참조하면, 제1 순차 구동부(210_1)는 복수의 트랜지스터(P1~P6) 및 복수의 커패시터(C1, C2)를 포함한다. 여기서, 복수의 트랜지스터(P1~P6)는 P모스 트랜지스터로 구성된다. P모스 트랜지스터는 게이트, 소스 및 드레인 단자를 포함하고, 게이트 단자에 입력되는 전압 레벨과 소스 단자의 전압 차에 따라 도통 정도가 결정된다.
트랜지스터(P1)는 동기 신호(FLM)가 입력되는 게이트 단자 및제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P2)는 동기 신호(FLM)가 입력되는 드레인 단자 및 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자를 포함한다. 트랜지스터(P3)는 트랜지스터(P1)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P2)의 소스 단자에 연결된 드레인 단자 및, 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P2)의 소스 단자 및 트랜지스터(P3)의 드레인 단자는 트랜지스터(P6)의 게이트 단자에 연결되어 있다. 트랜지스터(P2)가 제1 클록 신호(CLK1)에 의해 도통되었을 때, 동기 신호(FLM)가 로우 레벨이면 트랜지스터(P6)는 도통된다. 트랜지스터(P3)가 도통되면 전원 전압(VDD)에 의해 트랜지스터(P6)는 턴 오프된다.
트랜지스터(P4)는 제1 초기화 전압(INT1)이 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및 커패시터(C1)의 타단에 연결된 소스 단자를 포함한다. 트랜지스터(P5)는 트랜지스터(P4)의 소스 단자 및 커패시터(C1)의 타단에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P6)의 소스 단자에 연결된 드레인 단자를 포함한다. 커패시터(C1)의 일단은 제1 전원전압(VDD) 단자에 연결되어 있다.
트랜지스터(P6)는 커패시터(C2)의 일단에 연결된 게이트 단자 및 제2 발광 클럭 신호(CLK2)가 입력되는 드레인 단자를 포함한다. 커패시터(C2)의 타단은 트랜지스터(P6)의 소스 단자에 연결되어 있다. 트랜지스터(P5)의 드레인 단자 및 트랜지스터(P6)의 소스 단자의 접점이 순차 구동 신호(G1)의 출력 단자가 된다.
제2 순차 구동부(210_2)는 복수의 트랜지스터(P7~P12) 및 복수의 커패시터(C3, C4)를 포함한다. 여기서, 복수의 트랜지스터(P7~P12)는 P모스 트랜지스터로 구성된다. 트랜지스터(P7)는 순차 구동 신호(G1)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P8)는 트랜지스터(P7)의 게이트 단자에 연결되어 있는 드레인 단자, 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 순차 구동 신호(G1)가 입력되는 소스 단자를 포함한다.
트랜지스터(P9)는 트랜지스터(P7)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P8)의 소스 단자에 연결된 드레인 단자 및, 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P10)는 제2 초기화 전압(INT2)이 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및 커패시터(C3)의 타단에 연결된 소스 단자를 포함한다. 트랜지스터(P11)는 트랜지스터(P10)의 소스 단자 및 커패시터(C3)의 타단에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P12)의 소스 단자에 연결된 드레인 단자를 포함한다. 커패시터(C3)의 일단은 제1 전원전압(VDD) 단자에 연결되어 있다.
트랜지스터(P12)는 커패시터(C4)의 일단에 연결된 게이트 단자 및 제1 발광 클럭 신호(CLK1)가 입력되는 드레인 단자를 포함한다. 커패시터(C4)의 타단은 트랜지스터(P12)의 소스 단자에 연결되어 있다. 트랜지스터(P11)의 드레인 단자 및 트랜지스터(P12)의 소스 단자의 접점이 순차 구동 신호(G2)의 출력 단자가 된다.
출력 선택부(220_1)는 복수의 트랜지스터(P13~P21) 및 복수의 커패시터(C5, C6)를 포함한다. 여기서, 복수의 트랜지스터(P13~P21)는 P모스 트랜지스터로 구성된다. 트랜지스터(P13)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및, 트랜지스터(P14)의 드레인 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P14)는 순차 구동 신호(G1)가 입력되는 소스 단자 및 영역 선택 신호(PTA)가 입력되는 게이트 단자를 포함한다. 트랜지스터(P15)는 트랜지스터(P13)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P16)는 트랜지스터(P14)의 드레인 단자에 연결된 소스 단자 및 제2 발광 클럭 신호(CLK2)를 입력받는 게이트 단자를 포함한다.
트랜지스터(P17)는 트랜지스터(P15)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P16)의 드레인 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P18)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및, 트랜지스터(P17)의 드레인 단자에 연결된 소스 단자를 포함한다. 트랜지스터(P19)는 제2 초기화 신호(INT2)가 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및 커패시터(C5)의 타단에 연결된 소스 단자를 포함한다. 트랜지스터(P20)는 커패시터(C5)의 타단에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P21)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P21)는 커패시터(C6)의 일단에 연결된 게이트 단자 및 제1 발광 클럭 신호(CLK1)를 입력받는 드레인 단자를 포함한다. 트랜지스터(P20)의 드레인 단자 및 트랜지스터(P21)의 소스 단자의 접점은 주사 신호(SS1)의 출력 단자가 된다. 커패시터(C5)의 일단은 제1 전원전압(VDD) 단자에 연결되어 있고, 커패시터(C5)의 타단은 트랜지스터(P20)의 게이트 단자에 연결되어 있다. 커패시터(C6)의 일단은 트랜지스터(P21)의 드레인 단자에 연결되어 있고, 타단은 트랜지스터(P20)의 소스 단자에 연결되어 있다.
출력 선택부(220_2)는 복수의 트랜지스터(P22~P30) 및 복수의 커패시터(C7, C8)를 포함한다. 여기서, 복수의 트랜지스터(P22~P30)는 P모스 트랜지스터로 구성된다. 트랜지스터(P22)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및, 트랜지스터(P23)의 드레인 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P23)는 순차 구동 신호(G2)가 입력되는 소스 단자 및영역 선택 신호(PTA)가 입력되는 게이트 단자를 포함한다. 트랜지스터(P24)는 트랜지스터(P22)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P25)는 트랜지스터(P23)의 드레인 단자에 연결된 소스 단자 및 제1 발광 클럭 신호(CLK1)를 입력받는 게이트 단자를 포함한다.
트랜지스터(P26)는 트랜지스터(P24)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P25)의 드레인 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P27)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및, 트랜지스터(P26)의 드레인 단자에 연결된 소스 단자를 포함한다. 트랜지스터(P28)는 제1 초기화 신호(INT1)가 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및 커패시터(C7)의 타단에 연결된 소스 단자를 포함한다.
트랜지스터(P29)는 커패시터(C7)의 타단에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및트랜지스터(P30)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P30)는 커패시터(C8)의 일단에 연결된 게이트 단자 및 제2 발광 클럭 신호(CLK2)를 입력받는 드레인 단자를 포함한다. 트랜지스터(P29)의 드레인 단자 및 트랜지스터(P30)의 소스 단자의 접점은 주사 신호(SS2)의 출력 단자가 된다. 커패시터(C7)의 일단은 제1 전원전압(VDD) 단자에 연결되어 있고, 커패시터(C7)의 타단은 트랜지스터(P29)의 게이트 단자에 연결되어 있다. 커패시터(C8)의 일단은 트랜지스터(P30)의 드레인 단자에 연결되어 있고, 타단은 트랜지스터(P29)의 소스 단자에 연결되어 있다.
도 6은 도 1에 도시된 주사 구동부(200)의 동작을 설명하기 위한 파형도이다. 도 6은 도 5에 도시된 주사 구동부(200)의 상세 회로도를 참조하여 설명한다. 도 6에서 구간(T1) 및 구간(T3)은 각각 제1 초기화 신호(INT1)의 한 주기를 나타내고, 구간(T2) 및 구간(T4)은 제2 초기화 신호(INT2)의 한 주기를 나타낸다.
도 6을 참조하면, 먼저 시점(A1)에 제1 초기화 신호(INT1)가 로우 레벨로 생 성되면 트랜지스터(P4)가 턴 온된다. 그러면, 제2 전원전압(VSS)에 의해 트랜지스터(P5)가 턴 온되어 순차 구동 신호(G1)가 제1 전원전압(VDD) 레벨로 생성된다.
그 다음, 시점(A2)에, 동기 신호(FLM)가 로우 레벨의 펄스로 생성되면 제1 발광 클럭 신호(CLK1)가 로우 레벨로 생성된다. 그러면, 트랜지스터(P2)가 턴 온되고, 동기 신호(FLM)에 의해 트랜지스터(P6)가 턴 온된다. 이에 따라, 제2 발광 클럭 신호(CLK2)가 순차 구동 신호(G1)로 생성된다. 순차 구동 신호(G1)는 제1 초기화 신호(INT1)의 한 주기, 즉 구간(T1) 동안 제2 발광 클럭 신호(CLK2)로 생성된다.
시점(A3)에 제2 초기화 신호(INT2)가 로우 레벨로 생성되면, 트랜지스터(P10)가 턴 온된다. 제2 전원전압(VSS)에 의해 트랜지스터(P11)가 턴 온되어 순차 구동 신호(G2)가 제1 전원전압(VDD) 레벨로 생성된다.
그 다음, 시점(A4)에 제2 발광 클럭 신호(CLK2)에 의해 트랜지스터(P8)가 턴 온되고, 순차 구동 신호(G1)에 의해 트랜지스터(P12)가 턴 온된다. 이에 따라, 제1 발광 클럭 신호(CLK1)가 순차 구동 신호(G2)로 생성된다. 순차 구동 신호(G2)는 제2 초기화 신호(INT2)의 한 주기, 즉 구간(T2) 동안 제1 발광 클럭 신호(CLK1)로 생성된다. 이와 같이, 순차 구동 신호(G1~Gn)는 순차적으로 출력된다.
한편, 구간(T1) 및 구간(T2) 동안, 반전 영역 선택 신호(PTB)는 로우 레벨이므로, 트랜지스터(P18) 및 트랜지스터(P27)가 턴 온된다. 그러면, 제2 전원전압(VSS)에 의해 트랜지스터(P20) 및 트랜지스터(P29)가 턴 온되어주사신호(SS1, SS2)가 제1 전원전압(VDD) 레벨로 생성된다. 주사 신호(SS3)도 이와 같이 제1 전원 전압(VDD) 레벨로 생성된다.
이 상태에서, 시점(A5)에, 영역 선택 신호(PTA)가 로우 레벨이 되면, 트랜지스터(P23)가 턴 온된다. 그리고, 제1 발광 클럭 신호(CLK1)에 의해 트랜지스터(P25)가 턴 온된다. 그러면, 순차 구동 신호(G4)에 의해 트랜지스터(P30)가 턴 온되어구간(T3) 동안, 제2 발광 클럭 신호(CLK2)가 주사 신호(SS4)로 생성된다.
그리고, 시점(A6)에, 제2 발광 클럭 신호(CLK2)에 의해 트랜지스터(P16)가 턴 온된다. 그러면, 순차 구동 신호(G5)에 의해 트랜지스터(P21)가 턴 온되어 구간(T4) 동안, 제1 발광 클럭 신호(CLK1)가 주사 신호(SS5)로 생성된다. 이와 같은 방법으로 영역 선택 신호(PTA)가 로우 레벨인 구간 동안 주사 신호(SS4~SS8)가 생성된다. 따라서, 표시 영역(DA)에 대응하는 주사선(S4~S8)에만 주사 신호가전달되어 해당 화소(PX)만 발광한다. 또한, 데이터 구동부(300)는 영역 선택 신호(PTA)가 로우 레벨인구간 동안에만 유효 데이터(VD)에 대응하는 데이터 전압을 복수의 데이터선(D1~Dm)에 전달함으로써 소비 전력을 감소시킬 수 있다. 그리고, 영역 선택 신호(PTA)에 의해 표시 영역(DA)과 비표시 영역(NDA)을 임의로 선택 및 구동이 가능하다.
도 7은 도 1에 도시된 주사 구동부(200)의 다른 구성을 도시한 상세 회로도이다. 도 7은 순차 구동부(210'_1, 210'_2) 및 출력 선택부(220'_1, 220'_2)의 다른 구성을 도시한 상세 회로도이다. 도 7은 설명의 편의를 위해 순차 구동부(210'_1, 210'_2) 및 출력 선택부(220'_1, 220'_2)만 도시하였으나, 나머지 순차 구동부 및 출력 선택부의 회로 구성도 이와 동일하다.
도 7을 참조하면, 순차 구동부(210'_1)는 복수의 트랜지스터(P31~P36) 및 복수의 커패시터(C9, C10)를 포함한다. 여기서, 복수의 트랜지스터(P31~P36)는 P모스 트랜지스터로 구성된다.
트랜지스터(P31)는 동기 신호(FLM)가 입력되는 게이트 단자 및제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P32)는 동기 신호(FLM)가 입력되는 드레인 단자 및 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자를 포함한다. 트랜지스터(P33)는 트랜지스터(P31)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P32)의소스 단자에 연결된 드레인 단자 및, 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P32)의 소스 단자 및 트랜지스터(P33)의 드레인 단자는 트랜지스터(P36)의 게이트 단자에 연결되어 있다. 트랜지스터(P32)가 제1 클록 신호(CLK1)에 의해 도통되었을 때, 동기 신호(FLM)가 로우 레벨이면 트랜지스터(P36)는 도통된다. 트랜지스터(P33)가 도통되면 전원 전압(VDD)에 의해 트랜지스터(P36)는 턴 오프된다.
트랜지스터(P34)는 제1 초기화 전압(INT1)이 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및 커패시터(C9)의 타단에 연결된 소스 단자를 포함한다. 트랜지스터(P35)는 트랜지스터(P34)의 소스 단자 및 커패시터(C9)의 타단에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P36)의 소스 단자에 연결된 드레인 단자를 포함한다. 커패시터(C9)의 일단은 제1 전원전압(VDD) 단자에 연결되어 있다.
트랜지스터(P36)는 커패시터(C10)의 일단에 연결된 게이트 단자 및 제2 발광 클럭 신호(CLK2)가 입력되는 드레인 단자를 포함한다. 커패시터(C10)의 타단은 트랜지스터(P36)의 소스 단자에 연결되어 있다. 트랜지스터(P35)의 드레인 단자 및 트랜지스터(P36)의 소스 단자의 접점이 순차 구동 신호(G1)의 출력 단자가 된다.
제2 순차 구동부(210'_2)는 복수의 트랜지스터(P37~P42) 및 복수의 커패시터(C11, C12)를 포함한다. 여기서, 복수의 트랜지스터(P37~P42)는 P모스 트랜지스터로 구성된다.
트랜지스터(P37)는 순차 구동 신호(G1)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P38)는 트랜지스터(P37)의 게이트 단자에 연결되어 있는 드레인 단자, 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 순차 구동 신호(G1)가 입력되는 소스 단자를 포함한다.
트랜지스터(P39)는 트랜지스터(P37)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P38)의 소스 단자에 연결된 드레인 단자 및, 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P40)는 제2 초기화 전압(INT2)이 입력되는 게이트 단자, 제2 전원전압(VSS)이 입력되는 드레인 단자 및 커패시터(C11)의 타단에 연결된 소스 단자를 포함한다. 트랜지스터(P41)는 트랜지스터(P40)의 소스 단자 및 커패시터(C11)의 타단에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P42)의 소스 단자에 연결된 드레인 단자를 포함한다. 커패시터(C11)의 일단은 제1 전원전압(VDD) 단자에 연결되어 있다.
트랜지스터(P42)는 커패시터(C12)의 일단에 연결된 게이트 단자 및 제1 발광 클럭 신호(CLK1)가 입력되는 드레인 단자를 포함한다. 커패시터(C12)의 타단은 트 랜지스터(P42)의 소스 단자에 연결되어 있다. 트랜지스터(P41)의 드레인 단자 및 트랜지스터(P42)의 소스 단자의 접점이 순차 구동 신호(G2)의 출력 단자가 된다.
출력 선택부(220'_1)는 복수의 트랜지스터(P43~P50) 및 복수의 커패시터(C13, C14)를 포함한다. 여기서, 복수의 트랜지스터(P43~P50)는 P모스 트랜지스터로 구성된다. 트랜지스터(P43)는 순차 구동 신호(G1)가 입력되는 게이트 단자, 트랜지스터(P44)의 드레인 단자에 연결된 소스 단자 및, 제2 전원전압(VSS)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P44)는 영역 선택 신호(PTA)가 입력되는 게이트 단자 및 트랜지스터(P47)의 드레인 단자에 연결된 소스 단자를 포함한다. 트랜지스터(P45)는 순차 구동 신호(G1)이 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P46)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 트랜지스터(P45)의 드레인 단자에 연결된 소스 단자 및, 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P47)는 트랜지스터(P45)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및, 트랜지스터(P44)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P48)는 제2 초기화 신호(INT2)가 입력되는 게이트 단자, 트랜지스터(P47)의 게이트 단자에 연결된 소스 단자 및, 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P49)는 커패시터(C13)의 타측에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및, 트랜지스터(P50)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P50)는 트랜지스터(P44)의 소스 단자에 연결된 게이 트 단자 및 제1 발광 클럭 신호(CLK1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P49)의 드레인 단자 및 트랜지스터(P50)의 소스 단자의 접점이 주사 신호(SS1)의 출력 단자가 된다. 커패시터(C13)는 일측이 제1 전원전압(VDD) 단자에 연결되어 있고, 타측이 트랜지스터(P49)의 게이트 단자에 연결되어 있다. 커패시터(C14)는 일측이 트랜지스터(P50)의 게이트 단자에 연결되어 있고, 타측이 트랜지스터(P50)의 소스 단자에 연결되어 있다.
출력 선택부(220'_2)는 복수의 트랜지스터(P51~P58) 및 복수의 커패시터(C15, C16)를 포함한다. 여기서, 복수의 트랜지스터(P51~P58)는 P모스 트랜지스터로 구성된다. 트랜지스터(P51)는 순차 구동 신호(G1)가 입력되는 게이트 단자, 트랜지스터(P52)의 드레인 단자에 연결된 소스 단자 및, 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P52)는 영역 선택 신호(PTA)가 입력되는 게이트 단자 및 트랜지스터(P55)의 드레인 단자에 연결된 소스 단자를 포함한다. 트랜지스터(P53)는 순차 구동 신호(G2)이 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P54)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 트랜지스터(P53)의 드레인 단자에 연결된 소스 단자 및, 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P55)는 트랜지스터(P53)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및, 트랜지스터(P52)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P56)는 제2 초기화 신호(INT2)가 입력되는 게이트 단자, 트랜지스터(P55)의 게이트 단자에 연결된 소스 단자 및, 제2 전원전 압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P57)는 커패시터(C15)의 타측에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및, 트랜지스터(P58)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P58)는 트랜지스터(P52)의 소스 단자에 연결된 게이트 단자 및 제2 발광 클럭 신호(CLK2)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P57)의 드레인 단자 및 트랜지스터(P58)의 소스 단자의 접점이 주사 신호(SS2)의 출력 단자가 된다. 커패시터(C15)는 일측이 제1 전원전압(VDD) 단자에 연결되어 있고, 타측이 트랜지스터(P57)의 게이트 단자에 연결되어 있다. 커패시터(C16)는 일측이 트랜지스터(P58)의 게이트 단자에 연결되어 있고, 타측이 트랜지스터(P58)의 소스 단자에 연결되어 있다.
상기한 구성을 갖는 주사 구동부(200)의 동작을 도6을 참조하여 설명하면 다음과 같다. 복수의 순차 구동 신호(G1~Gn)를 출력하는 구성은 도 6의 동작 설명과 동일하므로 이에 대한 설명은 생략하고, 이하 복수의 주사신호(SS1~SSn)에 대한 설명을 한다.
시점(A5)에, 영역 선택 신호(PTA)가 로우 레벨이 되면 트랜지스터(P52)가 턴 온된다. 이때, 순차 구동 신호(G4)는 로우 레벨이므로 트랜지스터(P51)도 턴 온된다. 그러면, 제2 전원전압(VSS)에 의해 트랜지스터(P58)가 턴 온되어 구간(T3) 동안 제2 발광 클럭 신호(CLK2)가 주사신호(SS4)로 생성된다.
그리고, 시점(A6)에 순차 구동 신호(G5)에 의해 트랜지스터(P43)가 턴 온된다. 그러면, 제2 전원전압(VSS)에 의해 트랜지스터(P50)가 턴 온되어 구간(T4) 동 안 제1 발광 클럭 신호(CLK1)가 주사신호(SS5)로 생성된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 나타낸 블록도.
도 2는 도 1에 도시된 화소(PX)의 등가 회로도.
도 3은 도 1에 도시된 표시부(100)에 표시되는 영상을 도시한 도면.
도 4는 도 1에 도시된 주사 구동부(200)를 도시한 블록도.
도 5는 도 1에 도시된 주사 구동부(200)의 상세 회로도.
도 6은 도 1에 도시된 주사 구동부(200)의 동작을 설명하기 위한 파형도.
도 7은 도 1에 도시된 주사 구동부(200)의 다른 구성을 도시한 상세 회로도.

Claims (19)

  1. 삭제
  2. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선 및 상기 복수의 주사선과 상기 복수의 데이터선에 각각 연결된 복수의 화소를 포함하는 표시부 및
    수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받고, 복수의 순차 구동 신호를 생성하고, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호에 따라 상기 복수의 순차 구동 신호 중 상기 표시 영역에 대응하는 복수의 순차 구동 신호에 의해 온 전압 레벨의 주사 신호를 생성하고, 상기 영역 선택 신호가 반전된 반전 영역 선택 신호에 따라 상기 비표시 영역의 대응하는 복수의 주사선에 오프 전압 레벨의 주사 신호를 인가하는 주사 구동부를 포함하고,
    상기 주사 구동부는,
    상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 순차 구동 신호로 출력하는 복수의 제1 순차 구동부;
    상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 순차 구동 신호로 출력하는 복수의 제2 순차 구동부;
    대응하는 제1 순차 구동 신호, 상기 영역 선택 신호, 상기 반전 영역 선택 신호 및 상기 제2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제1 주사 신호로 출력하는 복수의 제1 출력 선택부; 및
    대응하는 상기 제2 순차 구동 신호, 상기 영역 선택 신호, 상기 반전 영역 선택 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 주사 신호로 출력하는 복수의 제2 출력 선택부
    를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 제1 순차 구동부 각각은,
    상기 동기 신호 또는 상기 복수의 제2 순차 구동부 중 자신보다 앞서고 인접한 제2 순차 구동부로부터 출력된 제2 순차 구동 신호를 상기 제1 입력 신호로 전달받는 표시 장치.
  4. 제2 항에 있어서,
    상기 복수의 제1 순차 구동부 각각은,
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 입력 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제2 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제3 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및 상기 제3 트랜지스터의 게이트 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제4 트랜지스터;
    상기 제1 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 연결된 일단 및 상기 제4 트랜지스터의 소스 단자에 연결된 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제6 트랜지스터
    를 포함하는 표시 장치.
  5. 제2 항에 있어서,
    상기 복수의 제2 순차 구동부 각각은,
    상기 복수의 제1 순차 구동부 중 자신보다 앞서고 인접한 제1 순차 구동부로부터 출력된 상기 제1 순차 구동 신호를 상기 제2 입력 신호로 전달받는 표시 장치.
  6. 제2 항에 있어서,
    상기 복수의 제2 순차 구동부 각각은,
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제2 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 제1 순차 구동 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제2 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제3 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및 상기 제3 트랜지스터의 게이트 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제4 트랜지스터;
    상기 제2 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 연결된 일단 및 상기 제4 트랜지스터의 소스 단자에 연결된 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제6 트랜지스터
    를 포함하는 표시 장치.
  7. 제2 항에 있어서,
    상기 복수의 제1 출력 선택부 각각은,
    상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 순차 구동 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 제2 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제4 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제4 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제5 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제5 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터;
    상기 제5 트랜지스터의 소스 단자에 연결된 일단 및 상기 제8 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제9 트랜지스터
    를 포함하는 표시 장치.
  8. 제2 항에 있어서,
    상기 복수의 제1 출력 선택부 각각은,
    상기 제1 순차 구동 신호가 입력되는 게이트 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제1 트랜지스터;
    상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제1 순차 구동 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제2 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제4 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제1 초기화 신호가 입력되는 게이트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 상기 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및 상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제7 트랜지스터;
    상기 제4 트랜지스터의 소스 단자에 연결된 일단 및 상기 제7 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제8 트랜지스터
    를 포함하는 표시 장치.
  9. 제2 항에 있어서,
    상기 복수의 제2 출력 선택부 각각은,
    상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제2 순차 구동 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 제2 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제4 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제4 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제5 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제5 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및 상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제2 초기화 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터;
    상기 제5 트랜지스터의 소스 단자에 연결된 일단 및 상기 제8 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제9 트랜지스터
    를 포함하는 표시 장치.
  10. 제2 항에 있어서,
    상기 복수의 제2 출력 선택부 각각은.
    상기 제2 순차 구동 신호가 입력되는 게이트 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제1 트랜지스터;
    상기 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제2 순차 구동 신호가 입력되는 게이트 단자 및 상기 제1 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 연결된 게이트 단자, 상기 제1 전원전압이 입력되는 드레인 단자 및 상기 제2 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제4 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 제2 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제2 초기화 신호가 입력되는 게이트 단자, 상기 제4 트랜지스터의 게이트 단자에 연결된 드레인 단자 및 상기 제2 전원전압이 입력되는 소스 단자를 포함하는 제6 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및상기 제6 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입 력되는 드레인 단자를 포함하는 제7 트랜지스터;
    상기 제4 트랜지스터의 소스 단자에 연결된 일단 및 상기 제7 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 소스 단자를 포함하는 제8 트랜지스터
    를 포함하는 표시 장치.
  11. 제2 항에 있어서,
    상기 표시 영역의 복수의 데이터 선에 유효 데이터를 전달하고, 상기 상기 비표시 영역의 복수의 데이터 선에 무효 데이터를 전달하는 데이터 구동부를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 데이터 구동부는,
    상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 유효 데이터를 상기 복수의 데이터 선에 전달하고, 상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 무효 데이터를 상기 복수의 데이터 선에 전달하는 표시 장치.
  13. 삭제
  14. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선 및 상기 복수의 주사선과 상기 복수의 데이터선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하는 표시 장치의 구동 방법에 있어서,
    수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받아, 복수의 순차 구동 신호를 생성하는 단계;
    상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호에 따라 상기 복수의 순차 구동 신호 중 상기 표시 영역에 대응하는 복수의 순차 구동 신호에 의해 온 전압 레벨의 주사 신호를 생성하는 단계; 및
    상기 영역 선택 신호가 반전된 반전 영역 선택 신호에 따라 상기 비표시 영역의 대응하는 복수의 주사선에 오프 전압 레벨의 주사 신호를 생성하는 단계를 포함하고,
    상기 복수의 순차 구동 신호를 생성하는 단계는,
    상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 순차 구동 신호로 생성하는 단계 및
    상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 순차 구동 신호로 생성하는 단계
    를 포함하는 표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    상기 제1 입력 신호는 상기 동기 신호 또는 상기 복수의 제2 순차 구동 신호 중 대응하는 제2 순차 구동 신호인 표시 장치의 구동 방법.
  16. 제14 항에 있어서,
    상기 제2 입력 신호는 상기 복수의 제1 순차 구동 신호 중 대응하는 제1 순차 구동 신호인 표시 장치의 구동 방법.
  17. 제14 항에 있어서,
    상기 온 전압 레벨의 주사 신호를 생성하는 단계는,
    상기 순차 구동 신호 및 상기 영역 선택 신호에 따라 상기 제1 및 제2 발광 클럭 신호 중 하나를 상기 주사 신호로 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  18. 제14 항에 있어서,
    상기 오프 전압 레벨의 주사 신호를 생성하는 단계는,
    상기 순차 구동 신호 및 상기 반전 영역 선택 신호에 따라 제1 전원전압을상기 주사 신호로 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  19. 제14 항에 있어서,
    상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기복수의 데이터 선에 유효 데이터를 전달하는 단계 및
    상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 무효 데이터를 전달하는 단계를 더 포함하는 표시 장치의 구동 방법.
KR1020090123320A 2009-12-11 2009-12-11 표시 장치 및 그 구동 방법 KR101065411B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090123320A KR101065411B1 (ko) 2009-12-11 2009-12-11 표시 장치 및 그 구동 방법
US12/960,391 US8854349B2 (en) 2009-12-11 2010-12-03 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090123320A KR101065411B1 (ko) 2009-12-11 2009-12-11 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20110066594A KR20110066594A (ko) 2011-06-17
KR101065411B1 true KR101065411B1 (ko) 2011-09-16

Family

ID=44142380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123320A KR101065411B1 (ko) 2009-12-11 2009-12-11 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8854349B2 (ko)
KR (1) KR101065411B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9795957B2 (en) 2009-08-16 2017-10-24 G-Con Manufacturing, Inc. Modular, self-contained, mobile clean room
KR101125571B1 (ko) * 2010-02-05 2012-03-22 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR101917765B1 (ko) 2012-02-13 2018-11-14 삼성디스플레이 주식회사 표시장치를 위한 주사 구동 장치 및 그 구동 방법
US9454935B2 (en) * 2013-11-21 2016-09-27 Lg Display Co., Ltd. Organic light emitting diode display device
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
KR102559544B1 (ko) * 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
IL290639B (en) 2019-08-15 2022-08-01 G Con Mfg Inc Removable roof panel for a modular and self-contained mobile cleanroom
KR20210085919A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 플렉시블 디스플레이
KR20220001037A (ko) 2020-06-26 2022-01-05 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
US11492795B2 (en) 2020-08-31 2022-11-08 G-Con Manufacturing, Inc. Ballroom-style cleanroom assembled from modular buildings

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080030795A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074402B1 (ko) * 2004-09-23 2011-10-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101294016B1 (ko) 2006-11-28 2013-08-08 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
US8514163B2 (en) * 2006-10-02 2013-08-20 Samsung Display Co., Ltd. Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same
JP2008209690A (ja) 2007-02-27 2008-09-11 Epson Imaging Devices Corp 表示装置、表示装置の駆動方法及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080030795A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US8854349B2 (en) 2014-10-07
US20110141091A1 (en) 2011-06-16
KR20110066594A (ko) 2011-06-17

Similar Documents

Publication Publication Date Title
KR101065411B1 (ko) 표시 장치 및 그 구동 방법
KR101056434B1 (ko) 표시 장치 및 그 구동 방법
KR102072201B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
KR100666646B1 (ko) 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
KR102417120B1 (ko) 유기발광표시장치
KR101152464B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR101073556B1 (ko) 표시 장치
KR101155897B1 (ko) 표시 장치
KR100649246B1 (ko) 역다중화 장치와, 이를 이용한 표시 장치 및 그 표시 패널
US20120105496A1 (en) Organic light emitting display and method of driving the same
KR20120062494A (ko) 표시 장치
JP2006146158A (ja) 発光表示装置及びその駆動方法
KR102621755B1 (ko) 데이터 드라이버 및 디스플레이 구동 회로
KR101049809B1 (ko) 표시 장치 및 그 구동 방법
KR20110123584A (ko) 주사 구동 장치 및 그 구동 방법
KR100578838B1 (ko) 역다중화 장치와, 이를 이용한 표시 장치 및 그 표시 패널
CN115602125A (zh) 选通驱动器和使用其的显示装置
WO2017188529A1 (en) Led display module, display apparatus and controlling method thereof
KR20210079789A (ko) 표시 장치
CN111028787A (zh) 通道控制单元和使用通道控制单元的显示装置
JP2007065614A (ja) エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル
KR101035625B1 (ko) 표시 장치 및 그 구동 방법
KR20210142872A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR100583127B1 (ko) 게이트 구동부와 에미션 구동부를 구비하는 발광 표시장치
KR20160082817A (ko) 유기 발광 표시 장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 9