KR20160078311A - 반도체 디바이스 및 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20160078311A
KR20160078311A KR1020160076815A KR20160076815A KR20160078311A KR 20160078311 A KR20160078311 A KR 20160078311A KR 1020160076815 A KR1020160076815 A KR 1020160076815A KR 20160076815 A KR20160076815 A KR 20160076815A KR 20160078311 A KR20160078311 A KR 20160078311A
Authority
KR
South Korea
Prior art keywords
region
semiconductor
dopant
semiconductor layer
dopant profile
Prior art date
Application number
KR1020160076815A
Other languages
English (en)
Other versions
KR101733922B1 (ko
Inventor
피터 브랜들
마르쿠스 준델
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160078311A publication Critical patent/KR20160078311A/ko
Application granted granted Critical
Publication of KR101733922B1 publication Critical patent/KR101733922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 디바이스는 반도체 본체의 제 1 영역의 수직 IGFET를 포함하고, 수직 IGFET는 본체 구역과 드레인 전극 사이에 드리프트 구역을 갖고, 드리프트 구역은 드레인 전극으로부터 거리 증가에 따라 감소하고 드레인 전극의 옆의 제 1 구역의 수직 도펀트 프로파일을 좌우하는 제 1 도펀트 프로파일과, 확장된 피크 도펀트 프로파일이고 본체 구역 옆의 제 2 구역의 수직 도펀트 프로파일을 좌우하는 제 2 도펀트 프로파일의 중첩인 제 1 도전형의 수직 도펀트 프로파일을 갖는다.

Description

반도체 디바이스 및 반도체 디바이스의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
반도체 기술의 일 적용 분야는 다양한 센서 및 보호 기능을 갖는 전원 스위치(power switch)이다. 하나의 전원 칩 내의 다른 반도체 부품과 함께 예를 들어 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 수직 절연 게이트 전계 효과 트랜지스터(IGFET)를 일체화하는 것이 유리한 것으로 입증되었다. 다른 반도체 부품은 온도 센서 또는 전류 센서와 같은 쌍극 반도체 디바이스 또는 센서 구조체일 수 있다. 추가의 반도체 부품과 함께 금속 산화물 전계 효과 트랜지스터와 같은 수직 절연 게이트 전계 효과 트랜지스터를 일체화할 때 가요성을 향상시키는 것이 바람직하다.
반도체 디바이스의 실시예에 따르면, 반도체 디바이스는 반도체 본체의 제 1 영역의 수직 IGFET를 포함한다. 수직 IGFET는 본체 구역과 드레인 전극 사이에 드리프트 구역을 갖는다. 드리프트 구역은, 드레인 전극으로부터 거리 증가에 따라 감소하고 드레인 전극의 옆의 제 1 구역의 수직 도펀트 프로파일을 좌우하는 제 1 도펀트 프로파일과, 확장된 피크 도펀트 프로파일이고 본체 구역 옆의 제 2 구역의 수직 도펀트 프로파일을 좌우하는 제 2 도펀트 프로파일의 중첩인 제 1 도전형의 수직 도펀트 프로파일을 갖는다. 반도체 디바이스는 반도체 본체의 제 2 영역에 형성된 다른 반도체 부품을 포함하고, 드리프트 구역의 제 2 도펀트 프로파일은 제 2 영역에는 존재하지 않는다.
반도체 디바이스의 다른 실시예에 따르면, 반도체 디바이스는 제 1 영역 및 제 2 영역을 갖는 제 1 도전형의 반도체 기판을 포함한다. 반도체 디바이스는, 반도체 기판으로부터 거리 증가에 따라 감소하는 제 1 도펀트 프로파일과, 반도체 기판의 제 1 영역에 선택적으로 형성된 확장된 피크 도펀트 프로파일인 제 2 도펀트 프로파일의 중첩인 제 1 도전형의 수직 도펀트 프로파일을 갖는 반도체 기판 상의 반도체층 구조체를 포함한다. 반도체 디바이스는 제 1 영역의 반도체층 구조체에 형성된 트렌치를 더 포함한다.
반도체 디바이스의 제조 방법의 실시예에 따르면, 방법은 연속적인 제 1 영역 및 제 2 영역을 갖는 제 1 도전형의 반도체 기판 상에 제 1 반도체층을 형성하는 단계를 포함한다. 방법은 제 1 반도체층의 연속적인 제 1 영역에 제 1 도전형의 도펀트를 주입하는 단계를 더 포함한다. 방법은 제 1 반도체층 상에 제 2 반도체층을 형성하는 단계를 더 포함한다. 방법은 연속적인 제 1 영역의 제 2 반도체층에 트렌치를 형성하는 단계를 더 포함한다.
당 기술 분야의 숙련자들은 이하의 상세한 설명의 숙독시에 그리고 첨부 도면의 검토시에 부가의 특징 및 장점을 인식할 수 있을 것이다.
첨부 도면은 본 발명의 추가의 이해를 제공하도록 포함된 것이고, 명세서에 합체되어 그 부분을 구성한다. 도면은 본 발명의 실시예를 도시하고, 상세한 설명과 함께 본 발명의 원리를 설명하는 기능을 한다. 본 발명의 다른 실시예 및 다수의 의도된 장점은 이하의 상세한 설명을 참조하여 더 양호하게 이해됨에 따라 즉시 이해될 수 있을 것이다. 도면의 요소는 반드시 서로에 대해 실제 축적대로 도시되어 있는 것은 아니다. 유사한 도면 부호는 대응하는 유사한 부분을 나타낸다.
도 1은 실시예에 따른 반도체 디바이스의 부분의 개략 단면도이다.
도 2a 및 도 2b는 반도체 디바이스의 깊이에 대한 전체 도펀트 농도를 도시하는 그래프이다.
도 3 내지 도 6은 실시예에 따른 반도체 디바이스의 제조 방법을 도시하는 개략 단면도이다.
도 7은 실시예에 따른 반도체 본체의 제 1 및 제 2 영역의 깊이에 대한 특정 도펀트 농도를 도시하는 그래프이다.
도 8은 실시예에 따른 열 확산 프로세스를 도시하는 반도체 본체의 단면도이다.
도 9는 실시예에 따른 열 확산 프로세스 후에 반도체 본체의 제 1 및 제 2 영역의 깊이에 대한 특정 도펀트 농도를 도시하는 그래프이다.
도 10 및 도 11은 실시예에 따른 반도체 디바이스의 제조 방법을 도시하는 단면도이다.
이하의 상세한 설명에서, 그 부분을 형성하고 본 발명이 실시될 수 있는 특정 실시예가 예시로서 도시되어 있는 첨부 도면을 참조한다. 다른 실시예가 이용될 수도 있고 구조적 및 논리적 변경이 본 발명의 범주로부터 벗어나지 않고 이루어질 수 있다는 것이 이해되어야 한다. 예를 들어, 일 실시예에 대해 도시되거나 설명되어 있는 특징들은 또 다른 실시예를 생성하기 위해 다른 실시예에 또는 다른 실시예와 조합하여 사용될 수 있다. 본 발명은 이러한 수정 및 변형을 포함하는 것으로 의도된다. 예들은 첨부된 청구범위의 범주를 한정하는 것으로서 해석되어서는 안되는 특정 언어를 사용하여 설명된다. 도면은 실제 축적대로 도시되어 있는 것은 아니고 단지 예시를 위한 것이다. 명료화를 위해, 대응 요소들은 달리 지시되지 않으면 상이한 도면에서 동일한 도면 부호에 의해 나타내고 있다.
용어 "갖는", "함유하는", "구비하는", "포함하는" 등은 개방 용어이고, 이 용어들은 언급된 구조, 요소 또는 특징의 존재를 지시하고, 부가의 요소 또는 특징을 배제하지 않는다.
용어 "차례로", "연속적으로" 등은 순서화된 요소들 사이에 배치된 부가의 요소들을 배제하지 않는 요소의 개략의 순서화를 지시한다.
단수 표현의 용어는 문맥상 명백하게 달리 지시하지 않으면, 복수 뿐만 아니라 단수를 포함하도록 의도된다.
본 명세서에서, n-형 또는 n-도핑이라는 것은 제 1 도전형(conductivity type)을 칭할 수도 있고, p-형 또는 p-도핑이라는 것은 제 2 도전형을 칭한다. 반도체 디바이스는 제 1 도전형이 p-도핑일 수 있고 제 2 도전형이 n-도핑일 수 있도록 반대 도핑 관계를 갖고 형성될 수 있다. 더욱이, 몇몇 도면은 도핑형 다음에 "-" 또는 "+"를 지시함으로써 상대 도핑 농도를 도시한다. 예를 들어, "n_"는 "n"-도핑 영역의 도핑 농도보다 낮은 도핑 농도를 의미하고, 반면에 "n+"-도핑 영역은 "n"-도핑 영역보다 큰 도핑 농도를 갖는다. 그러나, 상대 도핑 농도를 지시하는 것은 달리 지시되지 않으면 동일한 상대 도핑 농도의 도핑 영역들이 동일한 절대 도핑 농도를 갖는 것을 의미하는 것은 아니다. 예를 들어, 2개의 상이한 n+ 영역은 상이한 절대 도핑 농도를 가질 수 있다. 동일한 것이 예를 들어 n+ 및 p+ 영역에 적용된다.
제 2 도전형이 상보적이면, 제 1 도전형은 n- 또는 p-형일 수도 있다.
용어 "전기적으로 접속된"은 전기적으로 접속된 요소들 사이의 영구적 저저항 접속, 예를 들어 금속 및/또는 접속된 소자들 사이의 직접 접촉 또는 금속 또는 고농도 도핑된 반도체를 거친 저저항 접속을 설명한다.
본 명세서에 설명된 다양한 실시예들은 구체적으로 달리 언급되지 않으면, 서로 조합될 수도 있다는 것이 이해되어야 한다.
도 1은 실시예에 따른 반도체 디바이스(100)의 부분의 개략 단면도를 도시한다. 반도체 디바이스(100)는 반도체 본체(200)를 포함한다. 반도체 본체(200)는 예를 들어, 실리콘(Si), 실리콘 카바이드(SiC), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 갈륨 니트라이드(GaN) 또는 갈륨 비소(GaAs)와 같은 반도체 재료를 포함한다. 반도체 본체(200)는 반도체 기판(210) 상에 예를 들어 에피택셜층(들)과 같은 하나 이상의 반도체층(들)을 갖는 반도체층 구조체(220)를 포함할 수 있다. 도시된 부분의 외부에, 반도체 본체(200)는 특히 예를 들어 다른 도핑 및 미도핑 섹션, 반도체층, 절연 및 도전 구조체를 포함할 수도 있다.
반도체 본체(200)는 제 1 표면(202) 및 제 1 표면(202)에 대향하는 제 2 표면(204)을 갖는다. 반도체 디바이스(100)는 적어도 하나의 수직 IGFET(310)를 갖는 제 1 영역(300) 및 적어도 하나의 다른 반도체 부품(410)을 갖는 제 2 영역(400)을 포함할 수 있다.
수직 IGFET(310)는 수직 방향에서 제 1 표면(202)으로부터 반도체 본체(200) 내로 연장하는 트렌치(312)를 포함한다. 용어 "수직"은 본 명세서에서 사용될 때 반도체 본체(200)의 제 1 표면(202)에 수직으로 배열된 배향을 설명하도록 의도된다. 트렌치(312)는 예를 들어 반도체 본체(200) 내의 반도체층 구조체(220)에 인접하는 게이트 산화 구조체와 같은 게이트 절연 구조체(314)를 상부 부분에 갖고 형성된다. 게이트 절연 구조체(314)는 예를 들어 트렌치(312)의 하부 부분 내의 필드 산화물 구조체와 같은 필드 유전 구조체(316) 내에 병합한다. 제 2 영역(400) 옆에 배치된 종료 트렌치(312')는 게이트 절연 유전체를 포함하지 않고, 마찬가지로 수직 IGFET(310)의 에지 종료부로 기능한다. 트렌치(312)는 전극 구조체(318)로 충전된다. 전극 구조체(318)는 트렌치(312)의 하부 부분 내의 필드 전극 및 트렌치(312)의 상부 부분 내의 수직 IGFET(310)의 채널 전도도를 제어하기 위한 게이트 전극으로서 기능한다. 다른 실시예에 따르면, 수직 IGFET(310)는 게이트 전극을 포함하지만 어떠한 필드 전극도 포함하지 않을 수 있다. 또 다른 실시예에 따르면, 수직 IGFET(310)는 1개, 2개, 3개 또는 그 이상의 필드 전극을 포함한다. 필드 전극은 유전체에 의해 서로로부터 전기적으로 분리될 수 있다. 필드 전극은 또한 예를 들어 소스 전위가 같은 동일한 기준 전압에 또는 상이한 기준 전압(들)에 전기적으로 결합될 수 있다.
수직 IGFET(310)에서, 본체 구역(320)은 부가적으로 인접한 트렌치(312) 사이의 메사 구역(mesa zone)에 형성된다. 본체 구역(320) 내에서, 소스 구역(322)은 마찬가지로 게이트 유전 구조체(314)에 인접하는 방식으로 제공되고, 소스 구역(322)은 반도체 본체(200)의 제 1 표면(202)까지 도달한다. 본체 구역(320)은 반도체 본체(200)의 제 2 표면(204)에서 소스 구역(322)과 드레인 구역(326) 사이에 게이트-제어 전류를 유도하는 드리프트 구역(324)에 인접한다.
드레인 구역(326)은 반도체 기판(210)을 포함할 수 있고, 드리프트 구역(324)은 반도체층 구조체(220)의 적어도 일부를 포함할 수 있다. 소스 구역(322), 드리프트 구역(324), 드레인 구역(326)은 제 1 도전형이고, 본체 구역(320)은 제 2 도전형이다. 트렌치(312)는 제 1 표면(202)으로부터 본체 구역(320)을 통해 드리프트 구역(324)으로 연장하고 깊이(a)를 갖는다.
제 2 영역(400)의 반도체 부품(410)은 개략적인 방식으로 도시되어 있고, 논리 회로, 스위치 또는 온도 센서 또는 전류 센서와 같은 센서 구조체의 부품들과 같은 복수의 상이한 디바이스를 포함할 수 있다. 반도체 부품(410)은 반도체 본체(200) 내에 형성되고, 제 1 표면(202)에 인접한다. 반도체 부품(410)은 접합 격리 구역(420)을 거쳐 드레인 전극(328) 및/또는 드레인 구역(326)으로부터 전기적으로 격리된다. 접합 격리 구역(420)은 접합 격리 구역(420)에 인접한 중간 반도체 구역(430)으로부터, 그리고 따라서 드레인 구역(326) 및 드레인 전극(328)으로부터 반도체 부품(410)을 격리하기 위한 제 2 도전형일 수 있다. 중간 반도체층은 제 1 도전형의 도펀트로 저농도 도핑될 수도 있고 또는 심지어 도핑되지 않을 수도 있다. 제 1 도전형의 중간 반도체 구역(430)의 도펀트 농도는 제 2 영역(400)의 접합 격리 구역(420)과 중간 반도체 구역(430)의 pn 접합부가 제 1 영역(300)의 수직 IGFET(310)보다 높은 파괴 전압을 갖도록 하는 양으로 설정될 수도 있다.
반도체 부품(410) 및 적어도 하나의 수직 IGFET(310)는 패터닝된 배선 구조체(510) 및 1개, 2개, 3개 또는 심지어 더 많은 배선 레벨, 예를 들어 금속 및 절연 레벨을 포함하는 패터닝된 격리 구조체(520)를 갖는 배선 및 격리 영역(500)을 거쳐 전기적으로 접속될 수 있다.
반도체층 구조체(220)는 제 1 영역(300)의 수직 IGFET(310)를 위한 본체 구역(320) 및 드리프트 구역(324)으로서 작용하고, 제 2 영역(400)의 반도체 기판(210)으로부터 반도체 부품(410)을 절연하는 접합 절연 구역(420) 및 중간 반도체 구역(430)으로서 작용한다. 이는 이하에 예시되는 바와 같이, 제 1 영역(300) 및 제 2 영역(400)에서 반도체 본체(200)의 반도체층 구조체(220) 내의 상이한 수직 도펀트 프로파일에 의해 야기된다.
도 2a에 도시된 바와 같이, 반도체 본체(200)는, 본체 구역(320)이 제 2 도전형의 수직 도펀트 프로파일에 의해 지배되는 제 1 영역(300) 내의 수직 전체 도펀트 프로파일을 갖는다. 반도체 기판(210)은 제 1 도전형이다. 드레인 구역(326) 또는 반도체 기판(210)과 본체 구역(320) 사이의 드리프트 구역(324)은 드레인 전극(328)으로부터 거리 증가에 따라 감소하고 드레인 전극 옆의 제 1 구역에서 수직 도펀트 프로파일을 좌우하는 제 1 도펀트 프로파일(A)과 확장된 피크 도펀트 프로파일이고 본체 구역(320) 옆의 제 2 구역에서 수직 도펀트 프로파일을 좌우하는 제 2 도펀트 프로파일(B)의 중첩인 제 1 도전형의 수직 도펀트 프로파일을 갖는다.
제 2 영역(400)의 반도체 본체(200)의 수직 도펀트 프로파일은 드리프트 구역(324)의 제 1 도전형의 제 2 도펀트 프로파일(B)이 중간 반도체 구역(430) 내의 제 2 영역(400)에 존재하지 않는 점에서 제 1 영역(300)의 수직 도펀트 프로파일과는 상이하다. 실시예에 따르면, 제 1 영역(300)의 드리프트 구역(324)의 수직 도펀트 프로파일은 도 2a에 도시된 바와 같이, 본체 구역(320) 옆의 제 2 구역에 로컬 도펀트 최대값(C)을 갖는다. 실시예에 따르면, 로컬 도펀트 최대값(C)은 도 1 및 도 2a에 점선(D)으로 도시된 바와 같이, 트렌치(312), 예를 들어 수직 IGEFT(310)의 게이트 트렌치 아래에 위치된다.
다른 실시예에서, 도 2b에 도시된 바와 같이, 제 1 도전형의 수직 도펀트 프로파일은 반도체 디바이스(100)의 제 1 영역(300)의 본체 구역(320) 옆의 제 2 구역에 숄더부(E)를 갖는다. 숄더부(E)는 제 2 도펀트 프로파일(B)의 최대값이 제 1 도펀트 프로파일(A)에 의해 커버되는 경우에 발생된다. 도 9에 도시된 바와 같이 그리고 이하에 상세히 설명되는 바와 같이, 제 1 도펀트 프로파일(A) 및 제 2 도펀트 프로파일(B)은 인 또는 비소와 같은 상이한 도펀트를 포함할 수 있다. 확장된 피크 도펀트 프로파일(B)은 피크 프로파일의 열 확산 확장에 의해 발생된 가우스 프로파일(Gaussian profile)일 수도 있다. 특히, 도펀트의 열 버젯(budget) 및 확산 파라미터에 의존하여, 도 2a 또는 도 2b에 도시된 바와 같은 도펀트 프로파일은 제 1 영역(300)을 생성할 수 있다.
따라서, 제 2 반도체 디바이스(100)는 제 1 영역(300) 및 제 2 영역(400)을 갖는 제 1 도전형의 반도체 기판(210)과, 반도체 기판(210)으로부터 거리 증가에 따라 감소하는 제 1 도펀트 프로파일(A)과 반도체 기판(210)의 제 1 영역(300)에 선택적으로 형성된 확장된 피크 도펀트 프로파일인 제 2 도펀트 프로파일(B)의 중첩인 제 1 도전형의 수직 도펀트 프로파일을 갖는 반도체 기판(210) 상의 반도체층 구조체(220)를 포함하고, 트렌치(312)는 제 1 영역(300)의 반도체층 구조체(220)에 형성된다. 반도체 기판(210)의 제 1 영역(300)은 수직 IGFET(310)를 포함하고, 제 2 영역(400)은 다른 반도체 부품(410)을 포함한다. 반도체층 구조체(220)는 반도체 기판(210)의 제 1 영역(300)에 수직 IGFET(310)의 본체 구역(320)과, 반도체 기판(210)의 제 2 영역(400)의 반도체 기판(210)으로부터 다른 반도체 부품(410)을 절연하기 위한 접합 격리 구역(420)을 포함한다.
도 3 내지 도 11에서, 실시예에 따른 반도체 디바이스(100)의 제조 방법이 선택된 프로세스의 도시를 위한 단면도를 참조하여 설명될 것이다.
도 3 및 도 4에서, 제 1 반도체층(222)은 예를 들어 에피택셜 성장 또는 증착에 의해 제 1 도전형의 반도체 기판(210) 상에 형성된다. 실시예에서, 제 1 반도체층(222)은 미도핑층일 수도 있다. 다른 실시예에서, 제 1 반도체층(222)은 제 1 도전형의 낮은 도펀트 농도를 갖는 에피택셜층이다. 도핑은 인 시츄(in-situ)로 그리고/또는 이온 주입에 의해 수행될 수 있다.
도 5에 도시된 바와 같이, 주입 마스크(224)가 제 1 반도체층(222)의 표면 상에 형성되고 리소그래픽 방식으로 패터닝되어, 예를 들어 인 및/또는 비소와 같은 도펀트를 연속적인 제 1 영역(300)의 제 1 반도체층(222) 내에 선택적으로 주입한다. 실시예에서, 제 1 도전형의 도펀트는 피크 형상(도 7, 제 1 영역(300) 참조)을 갖는 제 1 반도체층(222)의 표면에서 도펀트 농도 프로파일을 발생하기 위해 제 1 반도체층(222)의 표면에 인접하는 얕은 구역에 주입된다.
도 6에 도시된 바와 같이, 주입 마스크(224)를 제거한 후에, 제 2 반도체층(228)은 예를 들어 반도체 본체(200)의 제 1 표면(202)가지 제 1 반도체층(222) 상에 에피택셜 성장 또는 증착에 의해 형성된다. 그 후에, 붕소와 같은 제 2 도전형의 도펀트(230)가 제 1 영역(300) 및 제 2 영역(400)에서 제 2 반도체층(228) 내에 주입된다. 도 6에 도시된 실시예에서, 제 2 도전형의 도펀트(230)는 임의의 패터닝된 주입 마스크 없이 반도체 본체(200)의 전체 표면 영역 내에 주입된다. 따라서, 반도체 부품(410)을 위한 접합 격리 구역(420) 및 본체 구역(320)은 동시 주입 단계에 의해 형성될 수도 있어, 반도체 부품(410)의 개별 절연 우물을 위한 부가의 포토리소그래픽 단계 및 부가의 주입 단계가 생략될 수 있기 때문에, 제조 비용의 감소를 유도한다. 그러나, 제 1 영역(300) 또는 제 2 영역(400) 내의 사전 결정된 영역 내에 제 2 도전형의 도펀트를 선택적으로 주입하는 것도 또한 가능하다.
제 2 반도체층(228)의 성장 프로세스 중에 제 2 도전형의 도펀트(230)를 주입하는 것이 또한 가능하다. 실시예에 따르면, 제 2 반도체층(228)은 미도핑층이다. 다른 실시예에서, 제 2 반도체층(228)은 제 1 도전형의 본래의 낮은 도펀트 농도를 갖고 성장된다. 따라서, 제 1 반도체층(222)과 제 2 반도체층(228) 중 적어도 하나는 미도핑층일 수 있다. 실시예에서, 양 반도체층(222, 228)은 미도핑층이다. 도 5 및 도 6의 주입 프로세스 후의 반도체 본체(200)의 수직 도펀트 프로파일이 도 7에 도시되어 있다.
도 7에 도시된 바와 같이, 반도체 기판(210)은 제 1 도전형의 큰 도펀트 농도를 갖는다. 실시예에서, 반도체 기판(210)의 도펀트 농도는 제 1 반도체층(222) 및/또는 제 2 반도체층(228)의 도펀트 농도보다 102 내지 105 배 높다. 제 2 반도체층(228)의 상부 부분에서, 제 2 도전형의 도펀트(230)가 제공된다. 제 1 반도체층(222)과 제 2 반도체층(228) 사이의 경계에서, 제 1 도전형의 도펀트(226)는 피크 도펀트 프로파일, 즉 높은 도펀트 농도를 갖는 얇은층이 제공되는 이러한 방식으로 위치된다. 주입 상태(as-implanted) 피크 도펀트 프로파일의 반치전폭(full width of half maximum: FWHM)은 10 nm 내지 200 nm의 범위일 수 있다. 피크 도펀트 프로파일의 최대값의 도펀트 농도는 1016 cm-3 내지 1021 cm-3의 범위일 수도 있다.
도 8은 반도체 본체(200) 내의 도펀트의 열 유도 확산 프로세스를 도시한다. 여기서, 제 1 도전형의 도펀트(232)는 기판(210)으로부터 제 1 반도체층(222) 내로 확산한다. 제 1 도전형의 도펀트(226)는 제 1 반도체층(222) 내로 그리고 제 2 반도체층(228) 내로 확산하고, 그 각각은 제 1 반도체층(222)과 제 2 반도체층(228) 사이의 경계층(234)에 비교하여 낮은 도펀트 농도를 갖는다. 제 2 도전형의 도펀트(230)는 제 2 반도체층(228)의 상부 부분으로부터 제 1 반도체층(222)과 반도체 기판(210)의 방향으로 확산한다.
도펀트(226)의 열 유도 확산에 기인하여, 도 7에 도시된 바와 같은 도펀트(226)의 피크 도펀트 프로파일은 확장되어, 예를 들어 도 9에 도시된 바와 같은 제 2 도펀트 프로파일(B)을 생성한다. 게다가, 제 1 반도체층(222) 내로의 기판(210) 외부로의 제 1 도전형의 도펀트(232)의 확산은 드레인 전극(328) 또는 반도체 기판(210)으로부터의 거리 증가에 따라 감소하는 제 1 도전형의 수직 도펀트 프로파일을 유도하여, 제 1 도펀트 프로파일(A)을 형성한다. 반도체 기판(210)의 도펀트(232)는 피크 도펀트 프로파일(B)의 도펀트(226)에 상이할 수도 있다. 예를 들어, 반도체 기판(210)의 도펀트(232)는 인을 포함할 수 있고, 여기서 피크 도펀트 프로파일의 도펀트(226)는 비소를 포함할 수도 있고 또는 그 반대도 마찬가지이다. 도펀트(226, 232)의 종은 또한 동일할 수도 있다. 확장된 피크 도펀트 프로파일인 제 2 도펀트 프로파일(B)의 열 유도 확산 확장에 기인하여, 전기 도전성 드리프트 구역(324)이 제 2 도전형의 본체 구역(320)과 기판(210) 또는 드레인 전극(238) 사이에 제공된다. 제 2 도펀트 프로파일(B)은 제 2 영역(400)(도 9 참조)에 존재하지 않기 때문에, 제 2 영역(400)의 반도체 부품(410)은 제 1 영역(300)의 수직 IGFET(310)보다 높은 파괴 전압을 갖는다.
제 1 영역(300)에서 열 확산 단계 후에 반도체 본체(200)의 결과적인 수직 전체 도펀트 농도는 반도체 기판(210)의 균질한 도펀트, 반도체 기판(110)으로부터 제 1 반도체층(222) 내로 확산된 도펀트(332)의 확산 테일, 제 1 반도체층(222)과 제 2 반도체층(228) 사이의 경계 주위에 중심 설정된 도펀트(226)의 확장된 피크 도펀트 농도, 및 제 1 표면(202)에서의 주입 구역의 중첩에 의해 규정되어, 본체 구역(320)과 소스 구역(322)과 같은 수직 IGFET의 채널 특성을 결정한다.
따라서, 수직 IGFET(310)를 위한 제 1 영역의 반도체 영역은 제 2 영역(400)의 반도체 부품(410)으로부터 발생하는 제한 없이, 도펀트 프로파일 및 도펀트 농도에 대해 선택적으로 최적화될 수 있다. 게다가, 수직 IGFET(310)의 트렌치(312)의 게이트 트렌치 아래에만 제 2 도펀트 프로파일(B)을 제공하는 것이 가능하고, 여기서 제 2 도펀트 프로파일(B)은 수직 IGFET(310)의 파괴 전압을 증가시키기 위해 수직 IGFET(310)의 트렌치(312)의 에지 종료 트렌치 아래에는 존재하지 않는다. 확장된 피크 도펀트 프로파일(B)에 기인하여, 제 1 도전형의 도펀트 농도는 반도체 기판(210)의 방향에서 제 1 표면(202)으로부터 트렌치(312)의 저부 영역까지 거리 증가에 따라 증가한다. 따라서, 영역 특정 온-상태 저항의 향상이 성취된다.
도 10에 도시된 바와 같이, 적어도 하나의 수직 IGFET(310)의 트렌치(312)는 제 2 반도체층(228) 내에 형성되고, 필드 유전 구조체(316)는 트렌치(312) 내에 형성된다. 트렌치(312)는 연속적인 제 1 영역(300)의 제 2 반도체층(228) 내에 형성될 수 있다. 트렌치(312)는 이들 트렌치가 제 2 반도체층(228)에서 종료하고 제 1 반도체층(222) 내로 연장하지 않는 이러한 방식으로 형성될 수 있다. 이 경우에, 제 2 도펀트 프로파일(B)의 최대값(C)은 수직 IGFET(310)의 트렌치(312) 아래에 위치된다.
도 11에 도시된 바와 같이, 트렌치(312)의 측벽을 라이닝하는 게이트 유전 구조체(314)는 건식 산화 프로세스에 의해 형성된다. 게다가, 소스 구역(322)은 제 1 도전형의 도펀트로의 카운트 도핑에 의해 본체 구역(320) 내에 형성된다. 더욱이, 반도체 부품(410)은 제 2 도전형의 접합 격리 구역(420) 내에 형성된다. 더욱이, 배선 및 절연 구역(500)은 도 1에 도시된 바와 같이 반도체(200) 상에 형성된다.
특정 실시예가 본 명세서에 도시되고 설명되었지만, 다양한 대안적인 및/또는 등가의 구현예가 본 발명의 범주로부터 벗어나지 않고 도시되고 설명된 특정 실시예를 대체할 수도 있다는 것이 당 기술 분야의 숙련자들에 의해 이해될 수 있을 것이다. 본 출원은 본 명세서에 설명된 특정 실시예의 임의의 적응 또는 변형을 커버하도록 의도된다. 따라서, 본 발명은 단지 청구범위 및 그 등가물에 의해서만 제한되도록 의도된다.
100: 반도체 디바이스 200: 반도체 본체
202: 제 1 표면 204: 제 2 표면
300: 제 1 영역 310: IGFET
312: 트렌치 320: 본체 구역
322: 소스 구역 324: 드리프트 구역
400: 제 2 영역 410: 다른 반도체 부품

Claims (6)

  1. 연속적인 제 1 영역 및 제 2 영역을 갖는 제 1 도전형의 반도체 기판 상에 제 1 반도체층을 형성하는 단계와,
    상기 제 1 반도체층의 연속적인 제 1 영역에 제 1 도전형의 도펀트를 주입하는 단계와,
    상기 제 1 반도체층 상에 제 2 반도체층을 형성하는 단계와,
    상기 연속적인 제 1 영역의 제 2 반도체층에 트렌치를 형성하는 단계를 포함하는
    반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 트렌치는 상기 제 2 반도체층에서 종료하는
    반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반도체 기판의 도펀트와 상기 제 1 반도체층의 도펀트를 상기 제 1 반도체층 및 상기 제 2 반도체층 내로 열 유도 확산하는 단계를 더 포함하는
    반도체 디바이스의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 반도체층 및 상기 제 2 반도체층 중 적어도 하나는 미도핑층(undoped layer)인
    반도체 디바이스의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 기판의 도펀트 및 상기 제 1 반도체층의 도펀트는 상이한
    반도체 디바이스의 제조 방법.
  6. 제 1 항에 있어서,
    상기 반도체 기판에 드레인 구역을 갖는 상기 반도체 기판의 제 1 영역에 수직 IGFET을 형성하고, 상기 반도체 기판으로부터 전기적으로 절연되는 상기 반도체 기판의 제 2 영역에 추가 반도체 부품을 형성하는 단계를 더 포함하는
    반도체 디바이스의 제조 방법.
KR1020160076815A 2013-10-04 2016-06-20 반도체 디바이스 및 반도체 디바이스의 제조 방법 KR101733922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/045,925 2013-10-04
US14/045,925 US9349854B2 (en) 2013-10-04 2013-10-04 Semiconductor device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140133518A Division KR101700483B1 (ko) 2013-10-04 2014-10-02 반도체 디바이스 및 반도체 디바이스의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160078311A true KR20160078311A (ko) 2016-07-04
KR101733922B1 KR101733922B1 (ko) 2017-05-08

Family

ID=52693385

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140133518A KR101700483B1 (ko) 2013-10-04 2014-10-02 반도체 디바이스 및 반도체 디바이스의 제조 방법
KR1020160076815A KR101733922B1 (ko) 2013-10-04 2016-06-20 반도체 디바이스 및 반도체 디바이스의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140133518A KR101700483B1 (ko) 2013-10-04 2014-10-02 반도체 디바이스 및 반도체 디바이스의 제조 방법

Country Status (4)

Country Link
US (2) US9349854B2 (ko)
KR (2) KR101700483B1 (ko)
CN (1) CN104518032B (ko)
DE (1) DE102014114312A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114230B4 (de) * 2014-09-30 2021-10-07 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren hierfür
EP3951887A1 (en) * 2015-09-11 2022-02-09 Nexperia B.V. A semiconductor device and a method of making a semiconductor device
TWI581425B (zh) * 2015-11-24 2017-05-01 Macroblock Inc And a power semiconductor device having an edge terminal structure having a gradation concentration
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
US11056434B2 (en) 2017-01-26 2021-07-06 Epistar Corporation Semiconductor device having specified p-type dopant concentration profile
US10971652B2 (en) 2017-01-26 2021-04-06 Epistar Corporation Semiconductor device comprising electron blocking layers
IT201700046614A1 (it) * 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
CN109935517B (zh) * 2017-12-15 2020-11-27 深圳尚阳通科技有限公司 Sgt器件及其制造方法
JP6966377B2 (ja) * 2018-04-19 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978555A (ja) 1982-10-27 1984-05-07 Toshiba Corp 半導体装置
JPH0685441B2 (ja) 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US5843796A (en) * 1995-09-11 1998-12-01 Delco Electronics Corporation Method of making an insulated gate bipolar transistor with high-energy P+ im
TW594946B (en) 2002-01-16 2004-06-21 Sanken Electric Co Ltd Manufacturing method of semiconductor device
DE10207309B4 (de) * 2002-02-21 2015-07-23 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10341793B4 (de) 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004024885B4 (de) * 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7355228B2 (en) * 2004-10-15 2008-04-08 Omnivision Technologies, Inc. Image sensor pixel having photodiode with multi-dopant implantation
DE102005009020B4 (de) 2005-02-28 2012-04-26 Infineon Technologies Austria Ag Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
DE102005009000B4 (de) * 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
JP4783050B2 (ja) * 2005-04-13 2011-09-28 パナソニック株式会社 半導体装置及びその製造方法
DE102005049593B4 (de) 2005-10-17 2012-02-02 Infineon Technologies Ag Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102008056195B4 (de) 2007-11-08 2013-05-23 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Epitaxieschicht und Verfahren zum Herstellen eines Halbleiterbeuelements
US9093521B2 (en) * 2008-06-30 2015-07-28 Alpha And Omega Semiconductor Incorporated Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
CN102947928B (zh) * 2010-06-17 2015-04-01 富士电机株式会社 半导体器件及其制造方法
DE102011052605B4 (de) 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US8878237B2 (en) * 2012-08-02 2014-11-04 Pakal Technologies Llc Active edge structures providing uniform current flow in insulated gate turn-off thyristors

Also Published As

Publication number Publication date
CN104518032A (zh) 2015-04-15
KR101700483B1 (ko) 2017-01-26
US9349854B2 (en) 2016-05-24
CN104518032B (zh) 2017-10-27
KR20150040236A (ko) 2015-04-14
US20160268422A1 (en) 2016-09-15
KR101733922B1 (ko) 2017-05-08
US20150097233A1 (en) 2015-04-09
US10115817B2 (en) 2018-10-30
DE102014114312A1 (de) 2015-04-09

Similar Documents

Publication Publication Date Title
KR101733922B1 (ko) 반도체 디바이스 및 반도체 디바이스의 제조 방법
JP6048317B2 (ja) 炭化珪素半導体装置
JP5812029B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101671651B1 (ko) 전계 효과 트랜지스터 및 반도체 장치
KR101552022B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
CN103137494B (zh) 半导体器件和场电极
US9006748B2 (en) Semiconductor device and method for manufacturing same
JP6485382B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
JP2010034381A (ja) ワイドバンドギャップ半導体装置
US9614031B2 (en) Methods for forming a high-voltage super junction by trench and epitaxial doping
JP2004335990A (ja) Ｍｉｓ型半導体装置
JP2017224719A (ja) 半導体装置
WO2016058277A1 (zh) 一种浅沟槽半超结vdmos器件及其制造方法
KR101960077B1 (ko) 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
JP2017152489A (ja) 化合物半導体装置およびその製造方法
US9224806B2 (en) Edge termination structure with trench isolation regions
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US20180097105A1 (en) Trenchmos
US10923587B2 (en) Power MOSFET and method for producing a power MOSFET
KR101262853B1 (ko) 반도체 소자 및 그 제조 방법
KR20220124346A (ko) 플로팅 영역을 포함하는 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal