KR20160063009A - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR20160063009A
KR20160063009A KR1020140166453A KR20140166453A KR20160063009A KR 20160063009 A KR20160063009 A KR 20160063009A KR 1020140166453 A KR1020140166453 A KR 1020140166453A KR 20140166453 A KR20140166453 A KR 20140166453A KR 20160063009 A KR20160063009 A KR 20160063009A
Authority
KR
South Korea
Prior art keywords
tunneling layer
conductivity type
region
conductive
barrier
Prior art date
Application number
KR1020140166453A
Other languages
English (en)
Other versions
KR102286289B1 (ko
Inventor
양영성
최재우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140166453A priority Critical patent/KR102286289B1/ko
Publication of KR20160063009A publication Critical patent/KR20160063009A/ko
Application granted granted Critical
Publication of KR102286289B1 publication Critical patent/KR102286289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 위치하며, 반절연 물질을 포함하는 터널링층; 상기 터널링층에 또는 상기 터널링층 위에 형성되는 도전형 영역; 및 상기 도전형 영역에 연결되는 전극을 포함한다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것으로서, 좀더 상세하게는, 터널링 구조를 구비하는 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 태양 전지의 효율을 최대화할 수 있는 태양 전지 및 이의 제조 방법이 요구된다.
본 발명은 효율을 향상할 수 있는 태양 전지를 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 위치하며, 반절연 물질을 포함하는 터널링층; 상기 터널링층에 또는 상기 터널링층 위에 형성되는 도전형 영역; 및 상기 도전형 영역에 연결되는 전극을 포함한다.
본 실시예에서는 터널링층을 반절연 물질로 형성하며 도전형 도펀트를 포함하는 도전형 부분을 구비하는 것에 의하여 터널링 효과를 그대로 유지하면서도 저항을 낮춰 캐리어의 이동도를 높일 수 있다. 이에 의하여 전기 전도성이 향상되어 태양 전지의 효율을 향상할 수 있다. 그리고 제1 및 제2 부분 사이에 우수한 절연 특성을 가지는 제1 배리어 부분을 위치시켜 제1 배리어 부분에서의 캐리어 터널링을 효과적으로 방지할 수 있다. 이에 의하여 원하지 않는 전자와 정공의 재결합은 방지하면서 광전 변환을 위한 캐리어의 터널링은 원활하게 이루어지도록 하여 태양 전지의 효율을 향상할 수 있다.
도 1는 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지를 상세하게 설명한다.
도 1는 본 발명의 실시예에 따른 태양 전지의 단면도이고, 도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 1 및 도 2을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(110)을 포함하는 반도체 기판(10)과, 반도체 기판(10)의 일면 위에 형성되며(일 예로, 접촉하며) 반절연 물질(semi-insulating material)을 포함하는 터널링층(20)과, 터널링층(20)에 또는 터널링층(20) 위에 형성되는 도전형 영역(32, 34)과, 도전형 영역(32, 34)에 연결되는 전극(42, 44)을 포함한다. 앞서 언급한 바와 같이, 터널링층(20)은 절연 물질과 다른 조성 및/또는 결정 구조를 가지는 반절연 물질로 구성될 수 있다. 본 실시예에서 도전형 영역(32, 34)은 제1 도전형을 가지는 제1 도전형 영역(32)과 제2 도전형을 가지며 제1 도전형 영역(32)과 동일 평면 상에 위치하는 제2 도전형 영역(34)을 포함할 수 있고, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에는 배리어 영역(36)이 위치할 수 있다. 그리고 태양 전지(100)는 패시베이션막(24), 반사 방지막(26), 절연막(40) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 반도체 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 베이스 영역(110)이 단결정 실리콘으로 구성되면, 태양 전지(100)가 단결정 실리콘 태양 전지를 구성하게 된다. 이와 같이 단결정 반도체를 가지는 태양 전지(100)는 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(10)을 기반으로 하므로 전기적 특성이 우수하다.
제2 도전형은 p형 또는 n형일 수 있다. 일 예로, 베이스 영역(110)이 n형을 가지면 베이스 영역(110)과 광전 변환에 의하여 캐리어를 형성하는 접합(일 예로, 터널링층(20)을 사이에 둔 pn 접합)을 형성하는 p형의 제1 도전형 영역(32)을 넓게 형성하여 광전 변환 면적을 증가시킬 수 있다. 또한, 이 경우에는 넓은 면적을 가지는 제1 도전형 영역(32)이 이동 속도가 상대적으로 느린 정공을 효과적으로 수집하여 광전 변환 효율 향상에 좀더 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 반도체 기판(10)은 전면 쪽에 위치하는 전면 전계 영역(130)을 포함할 수 있다. 전면 전계 영역(130)은 베이스 영역(110)과 동일한 도전형을 가지면서 베이스 영역(110)보다 높은 도핑 농도를 가질 수 있다.
본 실시예에서는 전면 전계 영역(130)이 반도체 기판(10)에 제2 도전형 도펀트를 상대적으로 높은 도핑 농도로 도핑하여 형성된 도핑 영역으로 구성된 것을 예시하였다. 이에 따라 전면 전계 영역(130)이 제2 도전형을 가지는 결정질(단결정 또는 다결정) 반도체를 포함하여 반도체 기판(10)의 일부를 구성하게 된다. 일 예로, 전면 전계 영역(130)은 제2 도전형을 가지는 단결정 반도체 기판(일 예로, 단결정 실리콘 웨이퍼 기판)의 일부분을 구성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(10)과 다른 별개의 반도체층(예를 들어, 비정질 반도체층, 미세 결정 반도체층, 또는 다결정 반도체층)에 제2 도전형 도펀트를 도핑하여 전면 전계 영역(130)을 형성할 수도 있다. 또는, 전면 전계 영역(130)이 반도체 기판(10)에 인접하여 형성된 층(예를 들어, 패시베이션막(24) 및/또는 반사 방지막(26))의 고정 전하에 의하여 도핑된 것과 유사한 역할을 하는 전계 영역으로 구성될 수도 있다. 예를 들어, 베이스 영역(110)이 n형인 경우에는 패시베이션막(24)이 고정 음전하를 가지는 산화물(예를 들어, 알루미늄 산화물)로 구성되어 베이스 영역(110)의 표면에 반전 영역(inversion layer)를 형성하여 이를 전계 영역으로 이용할 수 있다. 이 경우에는 반도체 기판(10)이 별도의 도핑 영역을 구비하지 않고 베이스 영역(110)만으로 구성되어, 반도체 기판(10)의 결함을 최소화할 수 있다. 그 외의 다양한 방법에 의하여 다양한 구조의 전면 전계 영역(130)을 형성할 수 있다.
본 실시예에서 반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(110)과 제1 도전형 영역(32)에 의하여 형성된 pn 접합까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 본 실시예와 같이 반도체 기판(10)의 후면 쪽에 제1 및 제2 도전형 영역(32, 34)이 함께 형성되는 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지(100)의 특성이 크게 달라질 수 있기 때문이다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않아 패시베이션 특성을 향상할 수 있고, 이에 의하여 태양 전지(100)의 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 경우에 따라 반도체 기판(10)의 후면에 텍스쳐링에 의한 요철을 형성할 수도 있다. 그 외의 다양한 변형도 가능하다.
반도체 기판(10)의 후면 위에는 터널링층(20)이 형성될 수 있다. 이때, 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 이에 따라 별도의 패터닝 없이 쉽게 형성될 수 있다. 일 예로, 터널링층(20)은 반도체 기판(10)의 후면에 직접 접촉하여 형성될 수 있으며, 터널링층(20)의 일부가 도전형 영역(32, 34)의 적어도 일부를 구성할 수 있다.
터널링층(20)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 다수 캐리어(majority carrier)만이 터널링층(20)을 통과할 수 있도록 한다. 이때, 본 실시예에서 터널링층(20)은 우수한 전기 전도성을 가져 다수 캐리어의 이동도를 증가시켜 터널링이 좀더 쉽게 일어날 수 있도록 한다. 이에 대해서는 추후에 좀더 상세하게 설명한다. 또한, 터널링층(20)은 도전형 영역(32, 34)의 도펀트가 반도체 기판(10)으로 지나치게 확산하는 것을 방지하는 확산 배리어로서의 역할을 수행할 수 있다.
본 실시예에서 터널링층(20)은 상술한 터널링 역할을 충분하게 수행하면서도 전자 및 정공은 좀더 안정적이고 쉽게 전달할 수 있도록 반절연 물질로 구성될 수 있다. 이러한 터널링층(20)에 대해서는, 터널링층(20)에 또는 터널링층(20) 위에 형성되는 도전형 영역(32, 34) 및 배리어 영역(36)에 대하여 상세하게 설명한 후에 좀더 상세하게 설명한다.
본 실시예에서 도전형 영역(32, 34)은 제1 도전형 도펀트를 가져 제1 도전형을 나타내는 제1 도전형 영역(32)과, 제2 도전형 도펀트를 가져 제2 도전형을 나타내는 제2 도전형 영역(34)을 포함할 수 있다. 여기서, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 터널링층(20)에서 또는 터널링층(20) 위에서 서로 동일 평면 상에 위치할 수 있고, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에서 이들과 동일 평면 상에 배리어 영역(36)이 위치할 수 있다. 즉, 제1 도전형 영역(32), 배리어 영역(36) 및 제2 도전형 영역(34)은 서로 적어도 일부의 측면이 인접하여 위치할 수 있다.
제1 도전형 영역(32)은 베이스 영역(110)과 pn 접합(또는 pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다. 그리고 제2 도전형 영역(34)은 후면 전계(back surface field)를 형성하여 반도체 기판(10)의 표면(좀더 정확하게는, 반도체 기판(10)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다. 그리고 배리어 영역(36)은 제1 도전형 영역(32)과 제2 도전형 영역(34)을 평면 상에서 서로 이격시킨다. 제1 도전형 영역(32)과 제2 도전형 영역(34)이 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지(100)의 성능을 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)을 위치시켜 불필요한 션트를 방지할 수 있다.
본 실시예에서 제1 도전형 영역(32)은, 터널링층(20)에 형성되며 제1 도전형을 가지는 제1 부분(20a)과, 터널링층(20)의 제1 부분(20a) 위에 위치하며 제1 도전형을 가지는 제1 도핑 부분(30a)을 포함할 수 있다. 제1 부분(20a)은 제1 도핑 부분(30a)의 형성 공정에서의 열처리 또는 제1 도핑 부분(30a)의 형성 공정 이후에 수행되는 열처리에 의하여 제1 도핑 부분(30a) 내의 제1 도전형 도펀트가 터널링층(20)으로 확산하여 형성된 부분일 수 있다. 이에 따라 제1 부분(20a)과 제1 도핑 부분(30a)은 평면에서 볼 때 서로 동일한 위치에서 대응되는 형상을 가지도록 형성되어 서로 겹쳐져서 위치할 수 있다. 상술한 바와 같이 제1 도핑 부분(30a)은 도핑에 의하여 형성되고 제1 부분(20a)은 도핑 후의 도펀트의 확산에 의하여 형성될 경우에, 제1 부분(20a)의 제1 도전형 도펀트와 제1 도핑 부분(30a)의 제1 도전형 도펀트가 서로 동일한 물질이고, 제1 부분(20a)의 도핑 농도는 제1 도핑 부분(30a)의 도핑 농도과 같거나 그보다 작을 수 있다. 특히, 제1 부분(20a)의 도핑 농도는 제1 도핑 부분(30a)의 도핑 농도보다 작을 수 있다.
제1 도전형 영역(32)에서 제1 도전형 도펀트는 베이스 영역(110)과 반대되는 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제1 도전형이 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 제1 도전형 도펀트로 사용할 수 있다. 제1 도전형이 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 제1 도전형 도펀트로 사용할 수 있다.
그리고 제2 도전형 영역(34)은, 터널링층(20)에 형성되며 제2 도전형을 가지는 제2 부분(20b)과, 터널링층(20)의 제2 부분(20b) 위에 위치하며 제2 도전형을 가지는 제2 도핑 부분(30b)을 포함할 수 있다. 제2 부분(20b)은 제2 도핑 부분(30b)의 형성 공정에서의 열처리 또는 제2 도핑 부분(30b)의 형성 공정 이후에 수행되는 열처리에 의하여 제2 도핑 부분(30b) 내의 제2 도전형 도펀트가 터널링층(20)으로 확산하여 형성된 부분일 수 있다. 이에 따라 제2 부분(20b)과 제2 도핑 부분(30b)은 평면에서 볼 때 서로 동일한 위치에서 대응되는 형상을 가지도록 형성되어 서로 겹쳐져서 위치할 수 있다. 상술한 바와 같이 제2 도핑 부분(30b)은 도핑에 의하여 형성되고 제2 부분(20b)은 도핑 후의 도펀트의 확산에 의하여 형성될 경우에, 제2 부분(20b)의 제2 도전형 도펀트와 제2 도핑 부분(30b)의 제2 도전형 도펀트가 서로 동일한 물질이고, 제2 부분(20b)의 도핑 농도는 제2 도핑 부분(30b)의 도핑 농도과 같거나 그보다 작을 수 있다. 특히, 제2 부분(20b)의 도핑 농도는 제2 도핑 부분(30b)의 도핑 농도보다 작을 수 있다.
제2 도전형 영역(34)에서 제2 도전형 도펀트는 베이스 영역(110)과 동일한 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제2 도전형이 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 제2 도전형 도펀트로 사용할 수 있다. 제2 도전형이 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 제2 도전형 도펀트로 사용할 수 있다.
본 실시예에서 배리어 영역(36)은, 터널링층(20)에서 제1 부분(20a)과 제2 부분(20b) 사이에 위치하는 제1 배리어 부분(20c)과, 반도체층(30)에서 제1 도핑 부분(30a)과 제2 도핑 부분(30b) 사이에 위치하는 제2 배리어 부분(30c)을 포함할 수 있다. 제1 배리어 부분(20c)과 제2 배리어 부분(30c)은 제1 및 제2 도전형 도펀트를 실질적으로 포함하지 않는 진성 또는 언도프트(undoped)된 물질을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니고, 제2 배리어 부분(30c)은 다양한 물질로 구성될 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
이하에서는 터널링층(20)의 제1 배리어 부분(20c), 그리고 제1 및 제2 부분(20a, 20b)을 상세하게 설명한 다음, 반도체층(30)의 제2 배리어 부분(30c), 그리고 제1 및 제2 도핑 부분(30a, 30b)을 상세하게 설명한다.
앞서 설명한 바와 같이, 터널링층(20)은, 제1 또는 제2 도전형을 가지며 도전형 영역(32, 34)의 일부를 구성하는 도전형 부분인 제1 부분(20a) 및 제2 부분(20b)을 포함할 수 있다. 이때, 도전형 부분은, 제1 도전형을 가져 제1 도전형 영역(32)의 일부를 구성하는 제1 부분(20a)과, 제2 도전형 영역을 가져 제2 도전형 영역(34)의 일부를 구성하는 제2 부분(20b)을 포함할 수 있다. 그리고 터널링층(20)은 제1 부분(20a)과 제2 부분(20b) 사이에 위치하는 제1 배리어 부분(20c)를 포함할 수 있다.
이와 같이 터널링층(20)은, 각기 정공 및 전자가 원활하게 이동할 수 있도록 제1 및 제2 도전형 도펀트를 각기 포함하는 제1 및 제2 부분(20a, 20b)과, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에서 전자와 정공의 재결합을 방지하기 위하여 정공 및 전자의 터널링을 방지하도록 우수한 절연 특성을 가지는 제1 배리어 부분(20c)이 함께 위치하게 된다. 따라서 터널링층(20)은 제1 배리어 부분(20c)에서는 캐리어의 터널링을 방지하여야 하고 제1 및 제2 부분(20a, 20b)에서는 도핑에 의하여 제1 및 제2 도전형 영역(32, 34)으로의 역할을 수행할 수 있어야 한다. 이를 고려하여 본 실시예에서 터널링층(20)이 반절연 물질로 구성될 수 있다. 여기서, 반절연 물질은 도펀트가 포함되지 않을 경우에는 절연 물질로 기능하고, 도펀트가 포함될 경우에는 캐리어의 터널링이 좀더 쉽게 이루어질 수 있도록 제1 및 제2 도전형 영역(32, 34)으로 기능할 수 있는 물질을 의미할 수 있다.
본 실시예에서는 터널링층(20)이 반절연 물질이 될 수 있는 물질, 조성, 결정 구조 등을 가질 수 있다. 즉, 동일한 물질이라고 하더라도 그 조성, 결정 구조 등에 따라 절연 특성을 가지는 절연막이 될 수도 있고, 본 실시예에서와 같이 반절연 특성을 가지는 반절연막이 될 수 있기 때문이다. 절연막으로 기능하는 반사 방지막(24), 패시베이션막(26), 또는 절연층(40)은 터널링층(20)과 다른 물질로 구성되거나, 동일한 물질로 구성되더라도 다른 조성, 결정 구조 등을 가질 수 있다.
일 예로, 터널링층(20)은 적어도 일부가 다결정 구조를 가지는 실리콘 산화물층으로 구성될 수 있다. 좀더 구체적으로, 터널링층(20)은 전체적으로 다결정 구조를 가지는 실리콘 산화물층으로 구성될 수 있다. 여기서, 다결정 구조라 함은 일정한 결정 방향을 가지는 결정립이 복수 개 구비된 것을 의미한다. 터널링층(20)이 다결정 구조를 가지는 실리콘 산화물층으로 구성되면 에너지 밴드갭을 조절하는 것에 의하여 도펀트를 쉽게 도핑할 수 있고 열 안정성이 우수하며 터널링이 잘 일어나는 터널링층(20)을 형성할 수 있기 때문이다.
이때, 터널링층(20)에서 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 1% 내지 25%(일 예로, 5% 내지 25%)로 포함될 수 있다. 즉, 다결정 구조에서 각 결정립 내에는 결정 구조를 이루기 위하여 격자 위치에 산소 또는 실리콘이 위치하게 되는데, 이에 의하여 각 결정립 내에는 실리콘-산소 결합과 실리콘-실리콘 결합을 함께 구비하게 된다. 이때, 산소를 포함하지 않는 실리콘 단일층에서 실리콘-실리콘 결합의 총 개수를 100%라고 할 때 터널링층(20)에서 다결정 구조를 형성하는(즉, 각 결정립 내에서 결정립의 결정 구조를 형성하도록 서로 결합된) 실리콘-실리콘 결합의 총 개수가 1% 내지 25%일 수 있다. 상술한 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 1% 미만이면, 비정질 부분이 존재하게 되어 열적 안정성이 저하되어 결함 사이트(defect site)로 작용할 수 있다. 그리고 비정질 부분에는 도핑이 잘 되지 않으므로 제1 및 제2 부분(20a, 20b)의 저항이 높아질 수 있다. 이를 좀더 고려하면 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율을 5% 이상으로 할 수 있다. 그리고 상술한 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 25%를 초과하면, 실리콘-산소 결합이 상대적으로 적어 제1 배리어 부분(20c)의 절연 특성이 낮아져서 누설 전류가 흐를 수 있고 패시베이션 특성이 낮을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
절연막으로 기능하는 반사 방지막(24), 패시베이션막(26) 및 절연층(40) 중 적어도 하나가 터널링층(20)과 동일한 실리콘 산화물층으로 구성되는 경우에는 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 거의 0에 가까운 비정질 구조를 전체적으로 가질 수 있다. 여기서, 실리콘-실리콘 결합의 비율은 다양한 방법에 의하여 측정될 수 있는데, 일 예로, 라만(Raman) 분석에 의하여 측정될 수 있다.
그리고 터널링층(20)에서 다결정 구조를 가지는 부분에서 결정 크기의 평균이 5nm 이하(일 예로, 1nm 내지 5nm)일 수 있다. 상기 결정 크기가 5nm를 초과하면 제1 배리어 부분(20c)에서 절연 특성이 우수하지 않을 수 있다. 그리고 결정 크기가 1nm 미만이면, 제1 및 제2 부분(20a, 20b)에서의 저항이 높을 수 있다. 즉, 터널링층(20)에서 결정 크기의 평균은 제1 및 제2 부분(20a, 20b), 그리고 배리어 부분(20c)의 특성을 모두 고려하여 결정된 것이다.
그리고 터널링층(20)은 SiOx(x는 0.2 내지 1.5, 좀더 구체적으로는 0.2 내지 1.0, 일 예로, 0.5 내지 1.0)의 화학식을 가질 수 있다. 또는, 터널링층(20)이 10 내지 45 at%(일 예로, 20 내지 40 at%)의 산소 함량을 가지는 부분을 포함할 수 있다. 특히, 터널링층(20)에서 반도체 기판(10)에 인접한 부분의 산소 함량이 10 내지 45 at%(일 예로, 20 내지 40 at%)일 수 있다. 상기 산소 함량이 10% 미만이면, 제1 배리어 부분(20c)에서 절연 특성이 우수하지 않을 수 있다. 그리고 산소 함량이 45%를 초과하면, 제1 및 제2 부분(20a, 20b)에서의 저항이 높을 수 있다. 이때, 제1 및 제2 부분(20a, 20b), 그리고 배리어 부분(20c)의 특성을 좀더 고려하면, 산소 함량이 20 내지 40 at%일 수 있다.
참고로, 절연막으로 기능하는 반사 방지막(24), 패시베이션막(26) 및 절연층(40) 중 적어도 하나가 터널링층(20)과 동일한 실리콘 산화물층으로 구성되는 경우에는 실리콘 산화물층의 화학식이 대략 SiO2과 같거나 이와 유사한 화학식(예를 들어, SiOy 여기서, y는 1.9 내지 2.1)을 가지거나 60 내지 70 at%의 산소 함량을 가질 수 있다.
실리콘 산화물층의 화학식이 대략 SiO2과 같거나 이와 유사한 화학식(예를 들어, SiOy 여기서, y는 1.9 내지 2.1)을 가지거나 60 내지 70 at%의 산소 함량을 가지면 절연 특성이 우수한 반면, 본 실시예의 터널링층(20)과 같이 산소 함량이 상대적으로 적으면 실리콘-도펀트 결합이 쉽게 이루어질 수 있다. 즉, 기존의 실리콘 산화물층에 비하여 산소 함량을 상대적으로 적게 하여 실리콘-도펀트 결합이 잘 일어나서 제1 및 제2 부분(20a, 20b)을 안정적으로 형성할 수 있다. 그러면, 저항을 낮추어 제1 및 제2 부분(20a, 20b)으로의 캐리어 흐름을 원활하게 할 수 있다. 그리고 상술한 산소 함량을 가지더라도 제1 배리어 부분(20c)에서 캐리어 터널링을 효과적으로 방지할 수 있으며, 좀더 우수한 터널링 방지를 위해서는 터널링층(20)의 두께를 상대적으로 크게 할 수 있다.
좀더 구체적으로 설명하면, 터널링 확률은 터널링층(20)의 두께와 큰 상관 관계를 가져서 터널링층(20)의 두께가 일정 수준을 초과(예를 들어, 2nm 초과)하면 터널링 확률이 거의 0에 가깝게 수렴하게 된다. 이에 따라 종래와 같이 터널링층에 의하여 이격된 반도체 기판과 제1 및 제2 도전형 영역의 사이에서 높은 터널링 확률을 확보하기 위해서는 터널링층의 두께가 매우 작아야 한다. 반면, 본 실시예에서는 터널링층(20)이 제1 및 제2 도전형 영역(22, 32)의 일부를 각기 구성하는 제1 및 제2 부분(20a, 20b)을 포함하므로 터널링층(20)의 두께가 다소 두껍더라도 쉽게 제1 및 제2 부분(20a, 20b)을 통한 터널링이 이루어질 수 있다.
예를 들어, 본 실시예에서 터널링층(20)의 두께(T1)는 1nm 내지 10nm(좀더 구체적으로, 1nm 내지 4nm, 일 예로, 2nm 내지 4nm)일 수 있다. 터널링층(20)의 두께(T1)가 1nm 미만이면 터널링층(20)이 안정적으로 형성되기 어렵거나 터널링층(20)에 의한 효과가 충분하지 않을 수 있고, 10nm를 초과하면 터널링이 원활하게 일어나지 않을 수 있다. 터널링층(20)의 안정적인 형성 및 터널링 효과 증가 등을 좀더 고려하면, 터널링층(20)의 두께(T1)가 1nm 내지 4nm (좀더 구체적으로 2nm 내지 4nm)일 수 있다.
이때, 터널링층(20)의 두께(T1)는 절연막으로 기능하는 반사 방지막(24), 패시베이션막(26) 및 절연층(40) 중 적어도 하나의 두께보다 작을 수 있다. 이는 터널링층(20)이 터널링이 잘 이루어질 수 있도록 상대적으로 작은 두께를 가지고, 반사 방지막(24), 패시베이션막(26) 및 절연층(40)은 충분한 절연 특성을 가질 수 있도록 상대적으로 큰 두께를 가지기 때문이다.
그리고 터널링층(20)의 밴드갭 에너지가 7.4eV 이하(좀더 구체적으로, 3.0 eV 내지 7.4eV, 일 예로, 3.0eV 내지 6eV)일 수 있다. 밴드갭 에너지가 높으면 절연 특성이 높아지고, 밴드갭 에너지가 낮으면 저항을 낮출 수 있다. 이를 고려하여 본 실시예에서는 제1 및 제2 부분(20a, 20b)은 도전형 영역(32, 34)으로 기능할 수 있을 정도의 낮은 저항을 가지고 제1 배리어 부분(20c)은 배리어 영역(36)으로서의 절연 특성을 가질 수 있는 밴드갭 에너지를 가지도록 한 것이다. 절연막으로 기능하는 반사 방지막(24), 패시베이션막(26) 및 절연층(40) 중 적어도 하나가 터널링층(20)과 동일한 실리콘 산화물층으로 구성되는 경우에는 밴드갭 에너지가 8.9eV 내지 9.0eV일 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 터널링층(20) 및 터널링층(20)의 결정화도, 결정 크기, 화학식, 산소 함량, 두께, 실리콘 산화물 분율, 밴드갭 에너지 등은 다양한 값을 가질 수 있다.
터널링층(20)의 제1 배리어 부분(20c)은 상술한 물질, 결정 구조, 결정화도, 결정 크기, 화학식, 산소 함량, 두께, 실리콘 산화물 분율, 밴드갭 에너지 등을 가지면서 제1 및 제2 도전형 도펀트가 포함되지 않은 영역이다. 터널링층(20)의 제1 부분(20a)은 상술한 물질, 결정 구조, 결정화도, 결정 크기, 화학식, 산소 함량, 두께, 실리콘 산화물 분율, 밴드갭 에너지 등을 가지면서 제1 도전형 도펀트가 포함된 영역이고, 터널링층(20)의 제2 부분(20b)은 상술한 물질, 결정 구조, 결정화도, 결정 크기, 화학식, 산소 함량, 두께, 실리콘 산화물 분율, 밴드갭 에너지 등을 가지면서 제2 도전형 도펀트가 포함된 영역이다. 즉, 터널링층(20)의 제1 부분(20a)은 산소 함량이 10 내지 45% 이며 화학식이 SiOx(여기서, x는 0.2 내지 1.5)인 실리콘 산화물층에 제1 도전형 도펀트가 도핑된 영역이고, 제2 부분(20b)은 산소 함량이 10 내지 45% 이며 화학식이 SiOx(여기서, x는 0.2 내지 1.5)인 실리콘 산화물층에 제2 도전형 도펀트가 도핑된 영역이다. 그리고 제1 배리어 부분(20c)은 제1 부분(20a)과 제2 부분(20b) 사이에서 배리어 영역(36) 또는 제2 배리어 부분(30c)에 대응하여 위치하여 도펀트가 도핑되지 않은 언도프트 또는 진성 영역이다.
특히, 앞서 간단하게 언급한 바와 같이 제1 및 제2 부분(20a, 20b)에서 도펀트는 터널링층(20)을 구성하는 반절연 물질의 반도체 물질(즉, 실리콘)에 결합된 형태로 위치하게 된다. 즉, 터널링층(20)의 제1 및 제2 부분(20a, 20b)에는 실리콘-도펀트 결합이 존재하게 된다. 예를 들어, 제1 부분(20a)에서 p형의 도펀트로 보론(B)을 사용한 경우에 제1 부분(20a)에는 실리콘-보론 결합(Si-B 결합)이 존재하게 된다. 예를 들어, 제2 부분(20b)에서 n형의 도펀트로 인(P)을 사용한 경우에 제2 부분(20b)에는 실리콘-인 결합(Si-P 결합)이 존재하게 된다. 이와 같이 제1 및 제2 도전형 도펀트가 터널링층(20)의 반도체 물질(즉, 실리콘)과 활성화된(activated) 상태로 존재하므로, 도전형 영역(32, 34)의 일부로 기능할 수 있게 된다. 이러한 실리콘-도펀트 결합은 이차이온질량 분석(secondary ion mass spectrometry, SIMS) 등의 다양한 분석 방법에 의하여 검출될 수 있다.
본 실시예에서 제1 부분(20a)은 제1 도전형 도펀트를 포함하며 절연 특성을 가지는 실리콘 산화물인 SiO2보다 낮은 산소 농도를 가지는 실리콘 산화물층으로 구성된다. 이에 따라 제1 부분(20a)에서 제1 도전형 도펀트의 농도가 산소의 농도보다 클 수 있다. 이는 제1 부분(20a)의 낮은 산소 농도에 의하여 제1 도전형 도펀트가 실리콘과 결합하여 실리콘-도펀트 결합을 쉽게 형성할 수 있어, 제1 도전형 도펀트가 상대적으로 많이 도핑될 수 있기 때문이다. 이에 의하여 제1 부분(20a)은 낮은 저항에 의하여 캐리어가 좀더 잘 흐르도록 할 수 있다.
이와 유사하게, 제2 부분(20b)은 제2 도전형 도펀트를 포함하며 절연 특성을 가지는 실리콘 산화물인 SiO2보다 낮은 산소 농도를 가지는 실리콘 산화물층으로 구성된다. 이에 따라 제2 부분(20b)에서 제2 도전형 도펀트의 농도가 산소의 농도보다 클 수 있다. 이는 제2 부분(20b)의 낮은 산소 농도에 의하여 제2 도전형 도펀트가 실리콘과 결합하여 실리콘-도펀트 결합을 쉽게 형성할 수 있어, 제2 도전형 도펀트가 상대적으로 많이 도핑될 수 있기 때문이다. 이에 의하여 제2 부분(20b)은 낮은 저항에 의하여 캐리어가 좀더 잘 흐르도록 할 수 있다.
그리고 제1 배리어 부분(20c)은 제1 및 제2 도전형 도펀트를 포함하지 않거나 제1 및 제2 부분(20a, 20b)은 보다 낮은 농도로(실질적으로는 매우 미량으로) 포함하는 실리콘 산화물층으로 구성된다. 이에 따라 제1 배리어 부분(20c)에서는 제1 및 제2 도전형 도펀트의 농도보다 산소의 농도가 훨씬 클 수 있다. 이에 의하여 제1 배리어 부분(20c)은 우수한 절연 특성을 가질 수 있다.
이와 같이 제1 및 제2 부분(20a, 20b)은 각기 제1 및 제2 도전형 도펀트를 포함하는 부분이고, 제1 배리어 부분(20c)은 제1 및 제2 도전형 도펀트를 포함하지 않거나 매우 미량으로 포함하는 부분이다. 따라서 도핑 이후에 수행되는 열처리에 의한 재결정 거동에 차이가 있어 결정 크기에 차이가 발생하게 된다. 즉, 도전형 영역(32, 34)을 형성하기 위한 도핑 이후에 이들을 활성화하기 위한 열처리 또는 그 외의 다양한 열처리에 의하여 터널링층(20)이 어닐링될 수 있다.
이때, 제1 또는 제2 도전형 도펀트를 포함하는 제1 및 제2 부분(20a, 20b)은 어닐링 시에 다결정 구조의 결정 크기가 증가하게 된다. 결정 크기가 크면 활성화 에너지(activation energy)가 낮아지고 결정립계(grain boundary)가 명확하므로(well-defined), 활성화되는 도펀트가 많아져서 저항이 감소한다. 이에 의하면 제1 및 제2 부분(20a, 20b)으로의 캐리어의 이동도가 증가되어 태양 전지(100)의 효율을 향상하는 데 기여할 수 있다. 반면, 제1 및 제2 도전형 도펀트를 실질적으로 포함하지 않는 제1 배리어 부분(20c)은 어닐링 시에 다결정 구조의 결정 크기의 증가가 거의 일어나지 않아 제1 및 제2 부분(20a, 20b)보다 작은 결정 크기를 갖게 되고, 큐어링(curing)이 일어나게 되면 상대적으로 높은 산소 함량을 가지게 된다. 즉, 어닐링 후에 제1 배리어 부분(20c)의 결정 크기가 제1 및 제2 부분(20a, 20b)의 결정 크기보다 작고, 제1 배리어 부분(20c)의 산소 농도가 제1 및 제2 부분(20a, 20b)의 산소 농도보다 클 수 있다. 이에 따라 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율은 제1 및 제2 부분(20a, 20b)보다 제1 배리어 부분(20c)에서 작을 수 있다. 이에 의하여 제1 배리어 부분(20c)의 절연 특성이 좀더 우수하게 된다.
앞서 설명한 바와 같이, 터널링층(20)의 결정 크기의 평균이 5nm 이하(일 예로, 1nm 내지 5nm)일 수 있고, 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 1% 내지 25%일 수 있다. 일 예로, 제1 및 제2 부분(20a, 20b)의 결정 크기의 평균이 3nm 내지 5nm이고, 제1 배리어 부분(20c)의 결정 크기의 평균이 1nm 내지 3nm일 수 있다. 그리고 제1 및 제2 부분(20a, 20b)에서 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 10 내지 25%일 수 있고, 제1 배리어 부분(20c)에서 1 내지 10%일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
터널링층(20) 위에 위치하는 반도체층(30)은, 제1 도전형 영역(32)의 일부를 구성하는 제1 도핑 부분(30a)과, 제2 도전형 영역(34)의 일부를 구성하는 제2 도핑 부분(30b)과, 제1 도핑 부분(30a)과 제2 도핑 부분(30b) 사이에 위치하며 진성을 가지는 제2 배리어 부분(30c)을 포함할 수 있다. 일 예로, 터널링층(20)은 반도체층(30)에 직접 접촉하여 형성될 수 있다.
제1 부분(20a) 위에 위치하는 제1 도핑 부분(30a)은 베이스 영역(110)과 반대되는 제1 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제1 도핑 부분(30a)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위에 위치한 제1 부분(20a)의 위)에서 반도체 기판(10)과 별개로 형성되며 제1 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제1 도핑 부분(30a)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도핑 부분(30a)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 제1 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
제2 부분(20b) 위에 위치하는 제2 도핑 부분(30b)은 베이스 영역(110)과 동일한 제2 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제2 도핑 부분(30b)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위에 위치한 제2 부분(20b)의 위)에서 반도체 기판(10)과 별개로 형성되며 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제2 도핑 부분(30b)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도핑 부분(30b)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 제2 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
제2 배리어 부분(30c)은 제1 도핑 부분(30a)과 제2 도핑 부분(30b) 사이에서 이들을 실질적으로 절연할 수 있는 다양한 물질을 포함할 수 있다. 예를 들어, 제2 배리어 부분(30c)이 진성 반도체를 포함할 수도 있다. 이때, 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)과 제2 배리어 부분(30c)이 동일 평면 상에서 형성되며 실질적으로 동일한 두께를 가지며 동일한 반도체(일례로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘)로 구성될 수 있다. 그리고 제2 배리어 부분(30c)은 실질적으로 도펀트를 포함하지 않을 수 있다. 일 예로, 반도체 물질을 포함하는 반도체층을 형성한 다음, 반도체층의 일부 영역에 제1 도전형 도펀트를 도핑하여 제1 도핑 부분(30a)을 형성하고 다른 영역 중 일부에 제2 도전형 도펀트를 도핑하여 제2 도핑 부분(30b)을 형성하면, 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)이 형성되지 않은 영역이 제2 배리어 부분(30c)을 구성하게 될 수 있다. 이에 의하면 제1 도핑 부분(30a), 제2 도핑 부분(30b) 및 제2 배리어 부분(30c)의 제조 방법을 단순화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 배리어 부분(30c)을 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)과 별도로 형성한 경우에는 제2 배리어 부분(30c)의 두께가 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)과 다를 수 있다. 일례로, 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)의 션트를 좀더 효과적으로 막기 위하여 제2 배리어 부분(30c)이 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)보다 더 두꺼운 두께를 가질 수도 있다. 또는, 제2 배리어 부분(30c)을 형성하기 위한 원료를 절감하기 위하여 제2 배리어 부분(30c)의 두께를 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)의 두께보다 작게 할 수도 있다. 이외 다양한 변형이 가능함은 물론이다. 또한, 제2 배리어 부분(30c)의 기본 구성 물질이 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)과 다른 물질을 포함할 수도 있다. 이 경우에 제2 배리어 부분(30c)이 도핑되지 않은 절연 물질(예를 들어, 산화물, 질화물) 등으로 구성될 수 있다. 또는, 제2 배리어 부분(30c)이 제1 도핑 부분(30a) 및 제2 도핑 부분(30b) 사이에 위치한 빈 공간(예를 들어, 트렌치)으로 구성될 수도 있다.
그리고 제2 배리어 부분(30c)이 제1 도핑 부분(30a)과 제2 도핑 부분(30b)의 경계의 일부만을 이격시키도록 형성될 수도 있다. 이에 의하면 제1 도핑 부분(30a) 및 제2 도핑 부분(30b)의 경계의 다른 일부는 서로 접촉할 수도 있다. 이 경우에는 배리어 영역(36)(또는 제1 배리어 부분(20c)) 역시 제1 도전형 영역(32)(또는 제1 부분(20a))과 제2 도전형 영역(또는 제2 부분(20b))의 경계의 일부만을 이격시키도록 형성되고, 경계의 다른 일부는 서로 접촉할 수 있다. 또한, 제2 배리어 부분(30c)이 반드시 구비되어야 하는 것은 아니며, 제1 도핑 부분(30a)과 제2 도핑 부분(30b)이 전체적으로 접촉하여 형성되는 것도 가능하다. 이 경우에는 제1 도전형 영역(32)(또는 제1 부분(20a))과 제2 도전형 영역(또는 제2 부분(20b))이 전체적으로 접촉하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
본 실시예에서는 도전형 영역(32, 34)이 반도체 기판(10)의 후면에서 터널링층(20) 및 이 위에 형성된 반도체층(30)으로 구성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도전형 영역(32, 34) 중 적어도 하나가 반도체 기판(10)에 도펀트를 도핑하여 형성된 도핑 영역을 포함하는 것도 가능하다. 즉, 도전형 영역(32, 34)이 반도체 기판(10)의 일부를 구성하는 단결정 반도체 구조의 도핑 영역을 포함할 수 있다. 그 외의 다양한 방법에 의하여 도전형 영역(32, 34)이 형성될 수 있다.
본 실시예에서는 베이스 영역(110)과 동일한 도전형을 가지는 제2 도전형 영역(34)의 면적보다 베이스 영역(110)과 다른 도전형을 가지는 제1 도전형 영역(32)의 면적을 넓게 형성할 수 있다. 이에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 사이에서 터널링층(20)을 통하여 형성되는 pn 접합을 좀더 넓게 형성할 수 있다. 이때, 베이스 영역(110) 및 제2 도전형 영역(34)이 n형의 도전형을 가지고 제1 도전형 영역(32)이 p형의 도전형을 가질 경우에, 넓게 형성된 제1 도전형 영역(32)에 의하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다. 이러한 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 평면 구조는 추후에 도 2을 참조하여 좀더 상세하게 설명한다.
도전형 영역(32, 34) 및 배리어 영역(36) 위에 절연층(40)이 형성될 수 있다. 절연층(40)은 제1 도전형 영역(32)과 제1 전극(42)의 연결을 위한 제1 개구부(402)와, 제2 도전형 영역(34)과 제2 전극(44)의 연결을 위한 제2 개구부(404)를 구비한다. 이에 의하여 절연층(40)은 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 연결되어야 하지 않을 전극(즉, 제1 도전형 영역(32)의 경우에는 제2 전극(44), 제2 도전형 영역(34)의 경우에는 제1 전극(42))과 연결되는 것을 방지하는 역할을 한다. 또한, 절연층(40)은 제1 및 제2 도전형 영역(32, 34) 및/또는 배리어 영역(36)을 패시베이션하는 효과를 가질 수 있다.
반도체층(30) 위에서 전극(42, 44) 위치하지 않는 부분에 절연층(40)이 위치할 수 있다. 절연층(40)은 터널링층(20)보다 두꺼운 두께를 가질 수 있다. 이에 의하여 절연 특성 및 패시베이션 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
절연층(40)은 다양한 절연 물질(예를 들어, 산화물, 질화물 등)로 이루어질 수 있다. 일례로, 절연층(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, Al2O3, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(40)이 다양한 물질을 포함할 수 있음은 물론이다.
반도체 기판(10)의 후면에 위치하는 전극(42, 44)은, 제1 도전형 영역(32)에 전기적 및 물리적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(34)에 전기적 및 물리적으로 연결되는 제2 전극(44)을 포함한다.
이때, 제1 전극(42)은 절연층(40)의 제1 개구부(402)를 관통하여 제1 도전형 영역(32)에 연결되고, 제2 전극(44)은 절연층(40)의 제2 개구부(404)를 관통하여 제2 도전형 영역(34)에 연결된다. 이러한 제1 및 제2 전극(42, 44)으로는 다양한 금속 물질을 포함할 수 있다. 그리고 제1 및 제2 전극(42, 44)은 서로 전기적으로 연결되지 않으면서 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다. 즉, 본 발명이 제1 및 제2 전극(42, 44)의 평면 형상에 한정되는 것은 아니다.
이하에서는 도 2를 참조하여, 제1 도전형 영역(32) 및 제2 도전형 영역(34), 배리어 영역(36), 그리고 제1 및 제2 전극(42, 44)의 평면 형상을 상세하게 설명한다.
도 2를 참조하면, 본 실시예에서는, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 각기 스트라이프 형상을 이루도록 길게 형성되면서, 길이 방향과 교차하는 방향에서 서로 교번하여 위치하고 있다. 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들을 이격하는 배리어 영역(36)이 위치할 수 있다. 도면에 도시하지는 않았지만, 서로 이격된 복수의 제1 도전형 영역(32)이 일측 가장자리에서 서로 연결될 수 있고, 서로 이격된 복수의 제2 도전형 영역(34)이 타측 가장자리에서 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 도전형 영역(32)의 면적이 제2 도전형 영역(34)의 면적보다 클 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 면적은 이들의 폭을 다르게 하는 것에 의하여 조절될 수 있다. 즉, 제1 도전형 영역(32)의 폭(W1)이 제2 도전형 영역(34)의 폭(W2)보다 클 수 있다. 이에 의하여 에미터 영역을 구성하는 제1 도전형 영역(32)의 면적을 충분하게 형성하여 광전 변환이 넓은 영역에서 일어나도록 할 수 있다. 이때, 제1 도전형 영역(32)이 p형을 가질 경우에 제1 도전형 영역(32)의 면적을 충분하게 확보하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다.
그리고 제1 전극(42)이 제1 도전형 영역(32)에 대응하여 스트라이프 형상으로 형성되고, 제2 전극(44)이 제2 도전형 영역(34)에 대응하여 스트라이프 형상으로 형성될 수 있다. 제1 및 제2 개구부(도 1의 참조부호 402, 404 참조, 이하 동일) 각각이 제1 및 제2 전극(42, 44)에 대응하여 제1 및 제2 전극(42, 44)의 전체 면적에 형성될 수도 있다. 이에 의하면 제1 및 제2 전극(42, 44)과 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 접촉 면적을 최대화하여 캐리어 수집 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및 제2 개구부(402, 404)가 제1 및 제2 전극(42, 44)의 일부만을 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결하도록 형성되는 것도 가능함은 물론이다. 예를 들어, 제1 및 제2 개구부(402, 404)가 복수 개의 컨택홀로 구성될 수 있다. 그리고 도면에 도시하지는 않았지만, 제1 전극(42)이 일측 가장자리에서 서로 연결되어 형성되고, 제2 전극(44)이 타측 가장자리에서 서로 연결되어 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
다시 도 1를 참조하면, 반도체 기판(10) 위에 패시베이션막(24)이 위치하고, 패시베이션막(24) 위에 반사 방지막(26)이 위치할 수 있다. 패시베이션막(24) 및 반사 방지막(26)은 실질적으로 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 여기서, 전체적으로 형성되었다 함은 물리적으로 완벽하게 모두 형성된 것뿐만 아니라, 불가피하게 일부 제외된 부분이 있는 경우를 포함한다.
패시베이션막(24)은 반도체 기판(10)에 접촉하여 형성되어 반도체 기판(10)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.반사 방지막(26)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 패시베이션막(24) 및 반사 방지막(26)에 의해 태양 전지(100)의 개방 전압 및 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
패시베이션막(24) 또는 반사 방지막(26)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(24) 또는 반사 방지막(26)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(24)은 실리콘 산화물을 포함하고 반사 방지막(26)은 실리콘 질화물을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션막(24) 및 반사 방지막(26)으로는 다양한 물질, 구조 등일 적용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10)이 패시베이션막(24) 및 반사 방지막(26) 중 어느 하나만을 포함하는 것도 가능하며, 그 외의 다양한 변형이 가능하다.
본 실시예에 따른 태양 전지(100)에 광이 입사되면 베이스 영역(110)과 제1 도전형 영역(32) 사이에 형성된 pn 접합에서의 광전 변환에 의하여 전자와 정공이 생성되고, 생성된 정공 및 전자는 터널링층(20)을 터널링하여 각기 제1 도전형 영역(32) 및 제2 도전형 영역(34)로 이동한 후에 제1 및 제2 전극(42, 44)으로 이동한다. 이에 의하여 전기 에너지를 생성하게 된다.
본 실시예에와 같이 반도체 기판(10)의 후면에 전극(42, 44)이 형성되고 반도체 기판(10)의 전면에는 전극이 형성되지 않는 후면 전극 구조의 태양 전지(100)에서는 반도체 기판(10)의 전면에서 쉐이딩 손실(shading loss)를 최소화할 수 있다. 이에 의하여 태양 전지(100)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및 제2 도전형 영역(32, 34) 중 적어도 하나와 이에 연결되는 제1 및 제2 전극(42, 44) 중 적어도 하나가 반도체 기판(10)의 전면에 위치하는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
그리고 제1 및 제2 도전형 영역(32, 34)이 터널링층(20) 및 이 위에 위치하는 반도체층(30)에 형성되므로 반도체 기판(10)과 다른 별개의 층으로 구성된다. 이에 의하여 반도체 기판(10)에 도펀트를 도핑하여 형성된 도핑 영역을 도전형 영역으로 사용하는 경우보다 재결합에 의한 손실을 최소화할 수 있다.
또한, 터널링층(20)을 반절연 물질로 형성하며 제1 및 제2 부분(20a, 20b)을 구비하는 것에 의하여 터널링 효과를 그대로 유지하면서도 저항을 낮춰 캐리어의 이동도를 높일 수 있다. 이에 의하여 전도도가 증가되어 태양 전지(100)의 효율을 향상할 수 있다. 그리고 제1 및 제2 부분(20a, 20b) 사이에 위치한 제1 배리어 부분(20c)은 우수한 절연 특성을 가져 캐리어의 터널링을 효과적으로 방지할 수 있어 전자와 정공의 재결합에 의한 문제를 효과적으로 방지할 수 있다. 이에 의하여 원하지 않는 전자와 정공의 재결합은 방지하면서 광전 변환을 위한 캐리어의 터널링은 원활하게 이루어지도록 하여 태양 전지(100)의 효율을 향상할 수 있다.
상술한 구조에서는 터널링층(20)의 제1 및 제2 부분(20a, 20b), 그리고 제1 배리어 부분(20c)의 배치와 도전형 영역(32, 34)의 제1 및 제2 도핑 부분(30a, 30b), 그리고 제2 배리어 부분(30c)의 배치가 일치하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 부분(20a, 20b)을 제1 및 제2 도핑 부분(30a, 30b)과 별개로 도핑하여 형성하여, 제1 및 제2 부분(20a, 20b)과 제1 및 제2 도핑 부분(30a, 30b)의 배치가 서로 다를 수 있다. 그 외의 다양한 변형이 가능하다.
그리고 터널링층(20)이 반도체 기판(10)의 후면에만 위치하고 제1 및 제2 도전형 영역(32, 34)이 함께 후면에 위치하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 도전형 영역(32, 34) 중 적어도 하나가 반도체 기판(10)의 전면에 위치하는 등 다양한 변형이 가능하다. 또한, 제1 및 제2 도전형 영역(32, 34) 사이에 배리어 영역(36)이 위치하지 않는 것도 가능하며 그 외의 다양한 변형이 가능하다.
상술한 구조의 태양 전지(100)의 제조 방법을 도 3a 내지 도 3g를 참조하여 상세하게 설명한다. 도 3a 내지 도 3g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
먼저, 도 3a에 도시한 바와 같이, 제2 도전형 도펀트를 가지는 베이스 영역(110)으로 구성되는 반도체 기판(10)을 준비한다. 본 실시예에서 반도체 기판(10)은 n형의 도펀트를 가지는 실리콘 기판(일 예로, 실리콘 웨이퍼)으로 이루어질 수 있다. n형의 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 베이스 영역(110)이 p형의 도펀트를 가질 수도 있다.
이때, 반도체 기판(10)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링될 수 있다. 반도체 기판(10)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.
일 예로, 반도체 기판(10)의 전면이 요철을 가지도록 텍스쳐링되고, 반도체 기판(10)의 후면이 경면 연마 등에 의하여 처리되어 반도체 기판(10)의 전면보다 작은 표면 거칠기를 가지는 편평한 면으로 구성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 구조의 반도체 기판(10)을 사용할 수 있다.
이어서, 도 3b에 도시한 바와 같이, 반도체 기판(10)의 후면에 터널링층(20)을 형성한다. 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다.
터널링층(20)은 상압 화학 기상 증착(APCVD), 저압 화학 기상 증착(LPCVD) 등과 같은 다양한 공정에 의하여 제조될 수 있다. 이때, 터널링층(20)을 원하는 조성의 다결정 구조를 가지는 실리콘 산화물층으로 형성하기 위하여 터널링층(20)을 저압 화학 기상 증착으로 형성할 수 있다. 터널링층(20)의 결정성이 압력에 영향을 받기 때문에 우수한 결정도를 가지는 터널링층(20)을 형성하기 위해서는 저압 화학 기상 증착을 사용하는 것이 좋기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
실리콘 산화물층으로 구성되는 터널링층(20)을 형성하기 위한 원료 가스로는 다양한 물질을 사용할 수 있는데, 일 예로, 산화 질소(N2O) 및 실란(SiH4)를 사용할 수 있고, 그 비율은 1:0.01 내지 1:0.35일 수 있다. 이에 의하여 안정적으로 원하는 조성의 터널링층(20)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 원료 가스를 사용할 수 있다.
이때, 터널링층(20)의 형성 온도는 550 내지 1000℃(좀더 구체적으로는, 600 내지 675℃)일 수 있다. 온도가 550℃ 미만인 경우에는 비정질 구조의 실리콘 산화물층이 형성될 수 있고, 온도가 1000℃를 초과하면 부분적으로 단결정 구조의 실리콘 산화물층이 형성될 수 있기 때문이다. 다결정 구조의 특성을 최대화하기 위해서는 터널링층(20)의 형성 온도가 600 내지 675℃일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층(20)의 형성 온도가 다양하게 변화될 수 있다.
이때, 터널링층(20)은 도핑이 되지 않은 상태로 형성되어 제1 배리어 부분(20c)으로만 이루어질 수 있다.
상술한 실시예에서는 터널링층(20)이 실리콘 산화물층을 포함하는 것을 예시로 하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 터널링층(20)이 다른 물질, 조성, 결정 구조 등을 가지는 것도 가능하다.
이어서, 도 3c 및 도 3d에 도시한 바와 같이, 제1 도전형 영역(32)과 제2 도전형 영역(34)을 형성한다. 이를 좀더 구체적으로 설명하면 다음과 같다.
먼저, 도 3c에 도시한 바와 같이, 터널링층(20) 위에, 좀더 상세하게는 터널링층(20) 위에 진성의 반도체층(300)을 형성한다. 반도체층(300)은 미세 결정질, 비정질, 또는 다결정 반도체로 구성될 수 있다. 반도체층(300)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 반도체층(300)이 형성될 수 있다.
이어서, 도 3d에 도시한 바와 같이, 도펀트의 도핑에 의하여 제1 도전형 영역(32), 제2 도전형 영역(34), 및 배리어 영역(36)을 형성한다.
예를 들어, 제1 도핑 부분(30a)에 해당하는 영역에 이온 주입법, 열 확산법, 레이저 도핑법 등과 같은 다양한 방법에 의하여 제1 도전형 도펀트를 도핑하고, 제2 도핑 부분(30b)에 해당하는 영역에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의한 다양한 방법에 의하여 제2 도전형 도펀트를 도핑할 수 있다. 그러면, 제1 도핑 부분(30a)과 제2 도핑 부분(30b) 사이에 위치한 영역이 제2 배리어 부분(30c)을 구성하게 된다.
그리고 이온 주입법 이후에 이루어지는 활성화 열처리 공정, 또는 열 확산법, 레이저 도핑법 등의 공정 중의 열처리에 의하여 제1 도핑 부분(30a) 내의 제1 도전형 도펀트가 터널링층(20)으로 확산되어 제1 부분(20a)을 형성한다. 이와 마찬가지로 제2 도핑 부분(30b) 내의 제2 도전형 도펀트가 터널링층(20)으로 확산되어 제2 부분(20b)을 형성한다. 제2 배리어 부분(30c)에 대응하여 위치하여 제1 및 제2 도전형 도펀트가 확산되지 않는 부분은 제1 배리어 부분(20c)으로 남게 된다.
이에 의하여 제1 부분(20a)과 제1 도핑 부분(30a)으로 구성되는 제1 도전형 영역(32), 제2 부분(20b)과 제2 도핑 부분(30b)을 구성되는 제2 도전형 영역(34), 제1 배리어 부분(20c)과 제2 배리어 부분(30c)으로 구성되는 배리어 영역(36)이 형성된다.
본 실시예에서는 터널링층(20)의 제1 및 제2 부분(20a, 20b)을 제1 및 제2 도핑 부분(30a, 30b)의 도핑 공정 또는 후속 열처리 공정에서 함께 형성하는 것을 예시하였다. 이에 의하여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며. 제1 및 제2 부분(20a, 20b)을 별도의 도핑에 의하여 형성하는 등의 다양한 변형이 가능하다. 또한, 도전형 영역(32, 34), 그리고 배리어 영역(36)을 형성하는 방법으로는 알려진 다양한 방법이 사용될 수 있다. 그리고 배리어 영역(36)을 형성하지 않는 등과 같은 다양한 변형이 가능하다.
이어서, 도 3e에 도시한 바와 같이, 반도체 기판(10)의 전면에 제2 도전형 도펀트를 도핑하여 전면 전계 영역(130)을 형성할 수 있다. 전면 전계 영역(130)은 이온 주입법, 열 확산법, 레이저 도핑법 등과 같은 다양한 방법에 의하여 형성될 수 있다. 그 외의 다양한 방법이 사용될 수 있다. 또한, 전면 전계 영역(130)이 별도로 형성되지 않는 것도 가능하다.
이어서, 도 3f에 도시한 바와 같이, 반도체 기판(10)의 전면에 패시베이션막(24) 및 반사 방지막(26)을 차례로 형성하고, 반도체 기판(10)의 후면에 절연층(40)을 형성한다. 즉, 반도체 기판(10)의 전면 위에 패시베이션막(24) 및 반사 방지막(26)을 전체적으로 형성하고, 반도체 기판(10)의 후면 위에 제1 및 제2 도전형 영역(32, 34)을 덮도록 전체적으로 절연층(40)을 형성한다. 패시베이션막(24), 반사 방지막(26) 및 절연층(40)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 패시베이션막(24) 및 반사 방지막(26), 그리고 절연층(40)의 형성 순서는 다양하게 변형될 수 있다.
이어서, 도 3g에 도시한 바와 같이, 제1 및 제2 도전형 영역(32, 34)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
일례로, 절연층(40)에 제1 및 제2 개구부(402, 404)를 형성하고, 제1 및 제2 개구부(402, 404) 내에 도금법, 증착법 등의 다양한 방법으로 제1 및 제2 전극(42, 44)을 형성할 수 있다. 다른 실시예로, 제1 및 제2 전극 형성용 페이스트를 절연층(40) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 제1 및 제2 개구부(402, 404)가 형성되므로, 별도로 제1 및 제2 개구부(402, 404)를 형성하는 공정을 추가하지 않아도 된다.
본 실시예에 따르면 제1 배리어 부분(20c), 그리고 제1 및 제2 부분(20a, 20b)을 포함하는 터널링층(20)을 단순한 공정에 의하여 제조하여 우수한 효율을 가지는 태양 전지(100)의 생산성을 향상할 수 있다.
이하, 도 4를 참조하여 본 발명의 다른 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상술한 설명이 그대로 적용될 수 있으므로 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 4를 참조하면, 본 실시예에서는 터널링층(20)의 제1 부분(20a)이 제1 도전형 영역(32)을 전체적으로 구성하고, 터널링층(20)의 제2 부분(20b)이 제2 도전형 영역(34)을 전체적으로 구성하고, 터널링층(20)의 제1 배리어 부분(20c)이 배리어 영역(36)을 전체적으로 구성한다. 즉, 제1 도전형 영역(32)이 제1 부분(20a)만으로 이루어지고, 제2 도전형 영역(34)이 제2 부분(20b)으로만 이루어지고, 배리어 영역(36)이 제1 배리어 부분(20c)으로만 이루어진다.
앞서 설명한 바와 같이, 터널링층(20)의 제1 및 제2 부분(20a, 20b)은 도전형 영역(32, 34)으로 기능할 수 있으므로, 본 실시예에서는 별도의 반도체층(도 1의 참조부호 30, 이하 동일)을 형성하지 않고 터널링층(20)만으로 도전형 영역(32, 34)을 구성한 것이다. 이에 의하면 태양 전지(100)의 구조를 단순화하고 제조 공정을 단순화할 수 있다.
이와 같이 터널링층(20)이 단독으로 도전형 영역(32, 34)으로 기능하는 태양 전지(100)는, 도 3b에 도시한 바와 같이 제1 배리어 부분(20c)으로 이루어진 터널링층(20)을 형성한 후에, 터널링층(20)에 제1 및 제2 도전형 도펀트를 도핑하는 것에 의하여 제조될 수 있다. 제1 및 제2 도전형 도펀트의 도핑은 도 3d를 참조한 반도체층(30)의 도핑에 관한 설명이 그대로 적용될 수 있으므로 상세한 설명을 생략한다.
본 실시예에서 터널링층(20)은 300nm 이하(좀더 구체적으로, 2nm 내지 300nm)의 두께를 가질 수 있다. 터널링층(20)이 도전형 영역(32, 34)으로 기능하기에 적합한 정도로 충분한 두께를 가져야 하기 때문이다. 터널링층(20)이 도전형 영역(32, 34)으로 기능하는 것을 고려한다면 터널링층(20)의 두께는 100nm 내지 300nm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층(20)이 다양한 두께를 가질 수 있다.
터널링층(20)은 그 두께 방향에서 일정한 산소 함량을 가질 수 있다. 즉, 도 1을 참조하여 설명한 바와 같이 터널링층(20)의 산소 함량은 두께 방향에서 균일하게 10 내지 45at%의 범위 내에서 일정한 값을 가질 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 터널링층(20)에서 터널링층(20)에 인접한 부분에서는 불필요한 터널링을 효과적으로 막을 수 있도록 상대적으로 높은 산소 함량 및 낮은 실리콘 함량을 가지고, 터널링층(20)에서 터널링층(20)과 멀리 떨어진 부분(즉, 전극(42, 44))과 인접한 부분에서는 우수한 전기적 특성을 가지도록 상대적으로 낮은 산소 함량 및 높은 실리콘 함량을 가질 수 있다. 예를 들어, 터널링층(20)에서 터널링층(20)에 인접한 부분에서는 산소 함량이 10 내지 45%일 수 있고, 터널링층(20)에서 터널링층(20)과 멀리 떨어진 부분에서는 산소 함량이 10 at% 이하(즉, 0 at% 내지 10 at%)이고 실리콘 함량이 90 at% 이상(즉, 90 내지 100 at%)일 수 있다. 일 예로, 터널링층(20)에서 터널링층(20)에 인접한 부분에서 멀어질수록 산소 함량이 점진적으로 줄어들고 실리콘 함량이 점진적으로 늘어나도록 할 수 있다. 이러한 터널링층(20)의 형성 시에 사용되는 원료 가스의 함량 등을 점진적으로 변경하는 것에 의하여 제조될 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
20: 터널링층
20a: 제1 부분
20b: 제2 부분
20c: 제1 배리어 부분
30: 반도체층
30a: 제1 도핑 부분
30b: 제2 도핑 부분
30c: 제2 배리어 부분
32: 제1 도전형 영역
34: 제2 도전형 영역
36: 배리어 영역
40: 절연층
42: 제1 전극
44: 제2 전극

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판의 일면 위에 위치하며, 반절연 물질을 포함하는 터널링층;
    상기 터널링층에 또는 상기 터널링층 위에 형성되는 도전형 영역; 및
    상기 도전형 영역에 연결되는 전극
    을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 터널링층이 실리콘 산화물층을 포함하는 태양 전지.
  3. 제2항에 있어서,
    상기 터널링층이 다결정 구조를 가지는 부분을 포함하는 태양 전지.
  4. 제2항에 있어서,
    상기 터널링층의 산소 함량이 10 내지 45 at%인 부분을 포함하는 태양 전지.
  5. 제2항에 있어서,
    상기 터널링층은 화학식이 SiOx (여기서, x는 0.2 내지 1.5)인 부분을 포함하는 태양 전지.
  6. 제3항에 있어서,
    상기 터널링층에서 상기 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 1% 내지 25%인 태양 전지.
  7. 제3항에 있어서,
    상기 터널링층의 결정 크기의 평균이 1nm 내지 5nm인 태양 전지.
  8. 제2항에 있어서,
    상기 터널링층의 밴드갭이 7.4 eV 이하인 태양 전지.
  9. 제1항에 있어서,
    상기 터널링층의 두께가 1nm 내지 10nm인 태양 전지.
  10. 제1항에 있어서,
    상기 터널링층은, 상기 도전형 영역의 적어도 일부를 구성하도록 제1 또는 제2 도전형 도펀트를 포함하는 도전형 부분을 포함하는 태양 전지.
  11. 제10항에 있어서,
    상기 터널링층이 실리콘 산화물층으로 구성되고,
    상기 도전형 부분에서 상기 제1 또는 제2 도전형 도펀트의 농도가 산소의 농도보다 큰 태양 전지.
  12. 제10항에 있어서,
    상기 도전형 부분은, 상기 제1 도전형 도펀트를 가지는 제1 부분과, 상기 제2 도전형 도펀트를 가지는 제2 부분을 포함하고,
    상기 터널링층은 상기 제1 부분과 상기 제2 부분 사이에 위치하며 진성을 가지는 제1 배리어 부분을 포함하는 태양 전지.
  13. 제12항에 있어서,
    상기 제1 배리어 부분에서 상기 제1 및 제2 도전형 도펀트의 농도가 상기 산소의 농도보다 작은 태양 전지.
  14. 제12항에 있어서,
    상기 터널링층이 다결정 구조를 가지고,
    상기 제1 배리어 부분의 결정 크기가 상기 제1 부분 또는 상기 제2 부분의 결정 크기보다 작은 태양 전지.
  15. 제14항에 있어서,
    상기 제1 또는 제2 부분의 결정 크기의 평균이 3nm 내지 5nm이고,
    상기 제1 배리어 부분의 결정 크기의 평균이 1nm 내지 3nm인 태양 전지.
  16. 제12항에 있어서,
    상기 터널링층이 다결정 구조를 가지고,
    상기 터널링층에서 상기 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 상기 제1 부분 또는 상기 제2 부분보다 상기 제1 배리어 부분에서 더 작을 태양 전지.
  17. 제16항에 있어서,
    상기 제1 또는 제2 부분에서 상기 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 10% 내지 25%이고,
    상기 제1 배리어 부분에서 상기 다결정 구조를 형성하는 실리콘-실리콘 결합의 비율이 1% 내지 10%인 태양 전지.
  18. 제1항에 있어서,
    상기 도전형 영역은, 상기 터널링층 위에 위치하며, 제1 도전형을 가지는 제1 도전형 영역 및 제2 도전형을 가지는 제2 도전형 영역을 포함하고,
    상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 위치하는 배리어 영역을 더 포함하고,
    상기 터널링층이 상기 제1 및 제2 도전형 영역, 그리고 상기 배리어 영역의 적어도 일부를 구성하는 태양 전지.
  19. 제18항에 있어서,
    상기 터널링층은, 상기 제1 도전형을 가지는 제1 부분과, 상기 제2 도전형을 가지는 제2 부분을 포함하고,
    상기 제1 도전형 영역이 상기 제1 부분으로 이루어지고,
    상기 제2 도전형 영역이 상기 제2 부분으로 이루어지며,
    상기 배리어 영역이 상기 버퍼 부분으로 이루어지는 태양 전지.
  20. 제16항에 있어서,
    상기 터널링층은, 상기 제1 도전형을 가지는 제1 부분과, 상기 제2 도전형을 가지는 제2 부분을 포함하고,
    상기 제1 도전형 영역은, 상기 제1 부분과, 상기 제1 도전형을 가지며 상기 제1 부분 위에 위치하는 제1 도핑 부분을 포함하고,
    상기 제2 도전형 영역은, 상기 제2 부분과, 상기 제2 도전형을 가지며 상기 제2 부분 위에 위치하는 제2 도핑 부분을 포함하며,
    상기 제1 부분의 도핑 농도가 상기 제1 도핑 부분의 도핑 농도보다 작고,
    상기 제2 부분의 도핑 농도가 상기 제2 도핑 부분의 도핑 농도보다 작은 태양 전지.
KR1020140166453A 2014-11-26 2014-11-26 태양 전지 KR102286289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140166453A KR102286289B1 (ko) 2014-11-26 2014-11-26 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140166453A KR102286289B1 (ko) 2014-11-26 2014-11-26 태양 전지

Publications (2)

Publication Number Publication Date
KR20160063009A true KR20160063009A (ko) 2016-06-03
KR102286289B1 KR102286289B1 (ko) 2021-08-04

Family

ID=56192290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140166453A KR102286289B1 (ko) 2014-11-26 2014-11-26 태양 전지

Country Status (1)

Country Link
KR (1) KR102286289B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845689A (zh) * 2016-09-19 2018-03-27 Lg电子株式会社 太阳能电池及其制造方法
KR20180087875A (ko) * 2017-01-25 2018-08-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20190039899A (ko) * 2016-09-19 2019-04-16 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209780A (ja) * 1980-03-31 1991-09-12 Semiconductor Energy Lab Co Ltd 光電変換装置
KR20140040216A (ko) * 2011-06-15 2014-04-02 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 폴리실리콘 에미터 솔라 셀들에 대한 패턴화된 도핑
KR20140126872A (ko) * 2013-04-23 2014-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209780A (ja) * 1980-03-31 1991-09-12 Semiconductor Energy Lab Co Ltd 光電変換装置
KR20140040216A (ko) * 2011-06-15 2014-04-02 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 폴리실리콘 에미터 솔라 셀들에 대한 패턴화된 도핑
KR20140126872A (ko) * 2013-04-23 2014-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845689A (zh) * 2016-09-19 2018-03-27 Lg电子株式会社 太阳能电池及其制造方法
KR20190039899A (ko) * 2016-09-19 2019-04-16 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10686087B2 (en) 2016-09-19 2020-06-16 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR20180087875A (ko) * 2017-01-25 2018-08-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR102286289B1 (ko) 2021-08-04

Similar Documents

Publication Publication Date Title
KR101622091B1 (ko) 태양 전지 및 이의 제조 방법
US10910502B2 (en) Solar cell and method for manufacturing the same
KR102397970B1 (ko) 태양 전지 및 이의 제조 방법
KR101631450B1 (ko) 태양 전지
KR20140143277A (ko) 태양 전지 및 이의 제조 방법
KR101569417B1 (ko) 태양 전지
US11522091B2 (en) Solar cell
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
KR102286289B1 (ko) 태양 전지
KR101625876B1 (ko) 태양 전지 및 이의 제조 방법
KR102053140B1 (ko) 태양 전지
KR102397002B1 (ko) 태양 전지
KR20150029203A (ko) 태양 전지
KR102005444B1 (ko) 태양 전지 및 태양 전지 제조 방법
KR20160111623A (ko) 태양 전지
KR102298671B1 (ko) 태양 전지 및 이의 제조 방법
KR20190007509A (ko) 태양 전지
KR101850326B1 (ko) 태양 전지 및 이의 제조 방법
KR102024084B1 (ko) 태양 전지 및 이의 제조 방법
KR20160111622A (ko) 태양 전지
KR20160005569A (ko) 태양 전지의 제조 방법
KR20160111624A (ko) 태양 전지 및 이의 제조 방법
KR20150104430A (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant