KR20160013983A

KR20160013983A - 구리박, 캐리어 부착 구리박, 구리 피복 적층체, 프린트 배선판, 반도체 패키지용 회로 형성 기판, 반도체 패키지, 전자 기기, 수지 기재, 회로의 형성 방법, 세미 애디티브 공법, 프린트 배선판의 제조 방법

Info

Publication number: KR20160013983A
Application number: KR1020157036469A
Authority: KR
Inventors: 마사후미 이시이
Original assignee: 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date: 2013-05-29
Filing date: 2014-05-29
Publication date: 2016-02-05
Also published as: JP5470487B1; TWI590720B; JP2015007261A; TW201515532A; CN105264123A; CN105264123B; WO2014192895A1; KR101822251B1

Abstract

수지 기재에 적층시켜 전면 에칭했을 때에, 구리박 표면 프로파일이 전사된 수지 기재의 에칭면과 도금 피막의 밀착력이 양호해지는 세미 애디티브 공법용 구리박을 제공한다. 구리박 벌크층, 조화 처리층 및 크롬을 함유하는 녹방지 처리층을 이 순서로 구비하는 구리박으로서, 수지 기재 상에 상기 구리박을 상기 조화 처리층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 상기 구리박을 전면 에칭한 경우에, 상기 전면 에칭 후의 상기 수지 기재의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인 구리박.

Description

구리박, 캐리어 부착 구리박, 구리 피복 적층체, 프린트 배선판, 반도체 패키지용 회로 형성 기판, 반도체 패키지, 전자 기기, 수지 기재, 회로의 형성 방법, 세미 애디티브 공법, 프린트 배선판의 제조 방법{COPPER FOIL, COPPER FOIL WITH CARRIER, COPPER-CLAD LAMINATE, PRINTED CIRCUIT BOARD, CIRCUIT FORMING SUBSTRATE FOR SEMICONDUCTOR PACKAGE, SEMICONDUCTOR PACKAGE, ELECTRONIC DEVICE, RESIN SUBSTRATE, CIRCUIT FORMING METHOD, SEMIADDITIVE METHOD, AND PRINTED CIRCUIT BOARD MANUFACTURING METHOD}

본 발명은, 구리박, 캐리어 부착 구리박, 구리 피복 적층체, 프린트 배선판, 반도체 패키지용 회로 형성 기판, 반도체 패키지, 전자 기기, 수지 기재, 회로의 형성 방법, 세미 애디티브 공법, 프린트 배선판의 제조 방법에 관한 것이다.

프린트 배선 기판 및 반도체 패키지 기판의 회로 형성 공법은 서브트랙티브 공법이 주류이지만, 최근의 추가적인 미세 배선화에 의해 m-SAP (Modified Semi-Additive Process) 나 구리박의 표면 프로파일을 사용한 세미 애디티브 공법과 같은 새로운 공법이 대두되고 있다.

이들 새로운 회로 형성 공법 중, 후자인 구리박의 표면 프로파일을 사용한 세미 애디티브 공법의 일례로서, 다음을 들 수 있다. 즉, 먼저, 수지 기재에 적층시킨 구리박을 전면 (全面) 에칭하고, 구리박 표면 프로파일이 전사된 에칭 기재면을 레이저 등으로 구멍 형성하고, 구멍 형성부를 도통시키기 위한 무전해 구리 도금층을 실시하고, 무전해 구리 도금 표면을 드라이 필름으로 피복하고, UV 노광 및 현상에 의해 회로 형성부의 드라이 필름을 제거하고, 드라이 필름에 피복되어 있지 않은 무전해 구리 도금면에 전기 구리 도금을 실시하고, 드라이 필름을 박리시키고, 마지막으로 황산, 과산화수소수를 함유하는 에칭액 등에 의해 무전해 구리 도금층을 에칭 (플래시 에칭, 퀵 에칭) 함으로써 미세한 회로를 형성한다. 또, 본 프로세스 예에서는, 무전해 구리 도금을 위한 촉매 처리, 구리 표면을 클린화하기 위한 산세 처리 등은 각사마다 각양 각색이어서, 그 기재는 생략하였다 (특허문헌 1, 특허문헌 2).

일본 공개특허공보 2006-196863호 일본 공개특허공보 2007-242975호

미세 배선을 형성하기 위해서는, 전사된 구리박의 표면 프로파일이 작은 편이 바람직하지만, 프로파일이 지나치게 작으면 무전해 구리 도금 피막의 밀착력이 약해져, 프린트 배선 기판 혹은 반도체 패키지 기판에 요구되는 신뢰성을 저해시킬 우려가 있다.

그래서, 본 발명은, 수지 기재에 적층시켜 전면 에칭했을 때에, 구리박 표면 프로파일이 전사된 수지 기재의 에칭면과 도금 피막의 밀착력이 양호해지는 구리박, 그것을 사용한 반도체 패키지용 구리 피복 적층체, 수지 기재 및 세미 애디티브 공법을 제공하는 것을 목적으로 한다.

본 발명자는 예의 연구를 거듭한 결과, 적당한 조도를 갖는 조화 처리층이 형성된 베이스 구리박에 적절한 녹방지 처리를 실시함으로써, 본 공법에 적합한 구리박이 얻어지는 것을 알아냈다.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 구리박 벌크층, 조화 처리층 및 크롬을 함유하는 녹방지 처리층을 이 순서로 구비하는 구리박으로서,

수지 기재 상에 상기 구리박을 상기 조화 처리층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 상기 구리박을 전면 에칭한 경우에, 상기 전면 에칭 후의 상기 수지 기재의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인 구리박이다.

본 발명은 다른 일 측면에 있어서, 구리박 벌크층, 조화 처리층, 크롬을 함유하는 녹방지 처리층 및 수지층을 이 순서로 구비하는 구리박으로서,

수지 기재 상에 상기 구리박을 상기 수지층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 상기 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭한 경우에, 상기 전면 에칭 후의 상기 수지 기재 상의 상기 수지층의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인 구리박이다.

본 발명은 또다른 일 측면에 있어서, 구리박 벌크층, 크롬을 함유하는 녹방지 처리층 및 수지층을 이 순서로 구비하는 구리박으로서,

본 발명의 구리박은 일 실시형태에 있어서, 상기 Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.5 ∼ 5 ％ 이다.

본 발명의 구리박은 다른 일 실시형태에 있어서, 상기 Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 1 ∼ 3 ％ 이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 수지층이 접착용 수지이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 수지층이 프라이머이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 수지층이 반경화 상태의 수지이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 수지층이 블록 공중합 폴리이미드 수지층 또는 블록 공중합 폴리이미드 수지와 폴리말레이미드 화합물을 함유하는 수지층이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 구리박 벌크층과 상기 녹방지 처리층 사이에 형성된 상기 조화 처리층이 구상 (球狀) 입자 또는 미세 입자로 이루어지고, 표면 조도 (Rz) 가 0.3 ∼ 4.0 ㎛ 이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 조화 처리층과 상기 녹방지 처리층 사이에 배리어층이 형성되어 있다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 구리박 벌크층과 상기 녹방지 처리층 사이에 배리어층이 형성되어 있다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 배리어층이 진유 도금층 또는 아연·니켈 합금 도금층으로 구성되어 있다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 수지 기재 적층측의 표면에 실란 커플링제층이 형성되어 있다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 녹방지 처리층과 상기 수지층 사이에 실란 커플링제층이 형성되어 있다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 구리박 벌크층의 두께가 12 ㎛ 이하이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 상기 에칭액이 황산-과산화수소 용액, 염화제2구리 용액, 염화제2철 용액 또는 과황산염계 용액이다.

본 발명의 구리박은 또다른 일 실시형태에 있어서, 세미 애디티브 공법에 사용된다.

본 발명은 또다른 일 측면에 있어서, 캐리어의 일방 표면 또는 양방 표면에, 중간층을 개재하여 본 발명의 구리박이 상기 구리박 벌크층측에서부터 형성된 캐리어 부착 구리박이다.

본 발명은 또다른 일 측면에 있어서, 상기 캐리어의 일방 표면에, 중간층을 개재하여 본 발명의 구리박이 상기 구리박 벌크층측에서부터 형성되고, 상기 캐리어의 타방 표면에, 조화 처리층이 형성된 캐리어 부착 구리박이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 구리박을 사용한 구리 피복 적층체이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 구리박을 사용한 반도체 패키지용 구리 피복 적층체이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 구리박을 사용한 프린트 배선판이다.

본 발명은 또다른 일 측면에 있어서, 기재 표면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인 수지 기재이다.

본 발명의 수지 기재는 일 실시형태에 있어서, 표면 조도 (Rz) 가 0.3 ∼ 4.0 ㎛ 이다.

본 발명의 수지 기재는 다른 일 실시형태에 있어서, 세미 애디티브 공법에 사용된다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 구리박을 사용하여 세미 애디티브 공법에 의해 회로를 형성하는 공정을 포함하는 회로의 형성 방법이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 구리 피복 적층체를 사용하여 회로를 형성하는 세미 애디티브 공법이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 수지 기재를 사용하여 회로를 형성하는 세미 애디티브 공법이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 수지 기재의 표면에, 세미 애디티브 공법에 의해 라인/스페이스가 30/30 ㎛ 이하인 회로를 형성한 반도체 패키지용 회로 형성 기판이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 반도체 패키지용 회로 형성 기판을 구비한 반도체 패키지이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 구리박을 사용하여 세미 애디티브 공법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 수지 기재를 사용한 프린트 배선판이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층시키는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층시킨 후에, 상기 캐리어 부착 구리박의 캐리어를 박리시키는 공정을 거쳐 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또다른 일 측면에 있어서, 본 발명의 캐리어 부착 구리박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어 부착 구리박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,

상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및

상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명에 따르면, 수지 기재에 적층시켜 전면 에칭했을 때에, 구리박 표면 프로파일이 전사된 수지 기재의 에칭면과 도금 피막의 밀착력이 양호해지는 구리박을 제공할 수 있다.

도 1 은 구리박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타낸다.
도 2 는 실시예 및 비교예의 데이터를 얻기 위한 샘플 제작 플로우를 나타낸다.
도 3 은 실시예 1 의 구리박 표면의 SEM 사진을 나타낸다.
도 4 는 실시예 2 의 구리박 표면의 SEM 사진을 나타낸다.
도 5 는 실시예 3 의 구리박 표면의 SEM 사진을 나타낸다.
도 6 은 실시예 4 의 구리박 표면의 SEM 사진을 나타낸다.
도 7 은 실시예 5 의 구리박 표면의 SEM 사진을 나타낸다.
도 8 은 실시예 6 의 구리박 표면의 SEM 사진을 나타낸다.
도 9 는 비교예 2 의 구리박 표면의 SEM 사진을 나타낸다.
도 10 은 비교예 6 의 구리박 표면의 SEM 사진을 나타낸다.
도 11 은 비교예 9 의 구리박 표면의 SEM 사진을 나타낸다.

본 발명에 있어서 사용하는 구리박은, 구리박 벌크층과, 구리박 벌크층 상에 형성된 조화 처리층, 및 조화 처리층 상에 형성된 크롬을 함유하는 녹방지 처리층을 구비하고 있다. 또, 구리박 벌크층과 조화 처리층 사이에 다른 층을 형성해도 된다. 또한, 조화 처리층과 크롬을 함유하는 녹방지 처리층 사이에 다른 층을 형성해도 된다. 구리박 벌크층은 전해 구리박 혹은 압연 구리박 중 어느 것으로 형성되어 있어도 된다.

본 발명에 있어서, 「구리박 벌크층」이란, 조화 처리층, 배리어층, 녹방지층, 실란 커플링층 등의 표면 처리층을 제외한 구리박 본체 (생 (生) 구리박) 부분을 나타낸다.

또, 프린트 배선 기판 또는 반도체 패키지 기판 제조 프로세스에서의 구리박 에칭량을 줄인다는 관점에서, 구리 두께가 12 ㎛ 이하인 극박 구리박 (캐리어 부착 극박 구리박을 포함한다) 을 사용해도 된다.

조화 처리층은, 황산알킬에스테르염, 텅스텐 이온, 비소 이온에서 선택된 물질 중 적어도 1 종 이상을 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여 형성할 수 있고, 전해 처리 조건을 적절히 조정함으로써 원하는 표면 조도를 얻을 수 있다. 조화 처리층은, 구상 입자 또는 미세 입자로 이루어지고, 표면 조도 (Rz) 가 0.3 ∼ 4.0 ㎛ 인 것이 바람직하다. 표면 조도 (Rz) 가 0.3 ㎛ 미만이면, 미세 배선 형성능에 대해서는 유리하게 작용하지만, 무전해 도금 구리와 기재의 밀착력이 저하되어, 프린트 배선 기판 혹은 반도체 패키지 기판에 요구되는 신뢰성을 저해시킬 우려가 있다. 예를 들어, 프린트 배선판 메이커, 반도체 패키지 기판 메이커 혹은 이들 이후의 고객 프로세스에 있어서, 구리 회로가 기재로부터 박리되는 문제가 발생할 우려가 있다. 표면 조도 (Rz) 가 4.0 ㎛ 초과이면, 구리박의 프로파일이 전사된 기재측의 앵커 효과에 의해 무전해 구리 도금과 기재의 밀착력은 향상되지만, 세미 애디티브 공법에 있어서의 상기 서술한 플래시 에칭 프로세스에 있어서, 미세 배선 형성능이 열화되는 문제가 발생될 우려가 있다. 또, 표면 조도 (Rz) 는 0.3 ∼ 3.0 ㎛ 인 것이 바람직하고, 0.5 ∼ 2.0 ㎛ 인 것이 보다 바람직하다. 조화 처리는 공지된 방법을 적절히 조정하여 실시할 수 있는데, 일례로서 조화 처리의 조건을 이하에 나타낸다.

(처리액 조성)

CuSO₄·5H₂O : 39.3 ∼ 118 g/ℓ

Cu : 10 ∼ 30 g/ℓ

H₂SO₄ : 10 ∼ 150 g/ℓ

Na₂WO₄·2H₂O : 0 ∼ 90 ㎎/ℓ

W : 0 ∼ 50 ㎎/ℓ

도데실황산나트륨 : 0 ∼ 50 ㎎/ℓ

H₃AsO₃ (60 ％ 수용액) : 0 ∼ 6315 ㎎/ℓ

As : 0 ∼ 2000 ㎎/ℓ

(전기 도금 조건 1)

온도 : 30 ∼ 70 ℃

(전류 조건 1)

전류 밀도 : 25 ∼ 110 A/d㎡

조화 쿨롱량 : 50 ∼ 500 A/d㎡

도금 시간 : 0.5 ∼ 20 초

(액 조성 2)

CuSO₄·5H₂O : 78 ∼ 314 g/ℓ

Cu : 20 ∼ 80 g/ℓ

H₂SO₄ : 50 ∼ 200 g/ℓ

(전기 도금 조건 2)

온도 : 30 ∼ 70 ℃

(전류 조건 2)

전류 밀도 : 5 ∼ 50 A/d㎡

조화 쿨롱량 : 50 ∼ 300 A/d㎡

도금 시간 : 1 ∼ 60 초

녹방지 처리층은, 구리박의 조화 처리층 상에 소정의 조건에서 크로메이트 처리를 실시함으로써 형성할 수 있다. 구리박의 수지 기재와의 접착측 표면 (M 면) 의 녹방지 피막의 최외층 근방에 고농도 크롬을 함유시키는 크로메이트 처리를 실시하면, 구리박을 전면 에칭한 후에도 미량의 크롬이 에칭 기재 표면에 잔존하여, 무전해 구리 도금 피막의 밀착력이 향상된다. 이 때문에, 예를 들어 순크롬의 크로메이트욕 혹은 Zn 농도를 0.1 g/ℓ 이하까지 낮춘 크로메이트욕에서 녹방지 피막을 형성한다. Cr 을 잔존시키기 위한 녹방지 처리 조건은, 전해 크로메이트에 있어서, 크로메이트 처리 후, 액 샤워 배관을 사용하여 전해 크로메이트와 동일한 크로메이트욕을 사용하여 조화 처리면 전면을 샤워 링한다. 이로써, 녹방지층 표면의 크로메이트층을 보다 치밀한 것으로 하여, 에칭 기재면 상의 Cr 잔존이 확실해진다.

또, 조화 처리층과 녹방지 처리층 사이에 배리어층을 형성해도 된다. 배리어층은 진유 도금층 또는 아연·니켈 합금 도금층 등으로 구성할 수 있다. 또한, 녹방지 처리층 상에 실란 커플링제를 도포함으로써 형성된 실란 커플링제층이 형성되어 있어도 된다. 실란 커플링제는 공지된 것을 사용할 수 있고, 특별히 한정되지 않는다.

본 발명의 구리박을, 조화 처리측에서부터 수지 기재에 프레스법 또는 라미네이트법 등에 의해 적층시킴으로써, 구리 피복 적층체를 형성할 수 있다. 이 구리 피복 적층체의 구리박을, 황산-과산화수소 용액, 염화제2구리 용액, 염화제2철 용액 또는 과황산염계 용액 등의 에칭액을 사용하여 전면 에칭함으로써 제거하면, 구리박이 제거된 수지 기재의 표면에 구리박의 조화면의 요철이 전사된다. 이 수지 기재 표면의 요철은, 상기 서술한 본 발명의 구리박의 표면 조도 (Rz) 에 의해 제어되어, 수지 기재와 당해 기재 상에 형성되는 구리 도금의 밀착성 (필 강도) 에 영향을 미친다.

또, 본 발명의 구리박은, 상기 구리 피복 적층체의 구리박을 전면 에칭한 후의 수지 기재의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 이다. 상기 서술한 바와 같이 구리박에 크로메이트 처리에 의한 녹방지 처리층이 형성되어 있는 경우 등, 구리박을 전면 에칭에 의해 제거한 후의 수지 기재 (전면 에칭 기재) 표면에는 Cr 이 잔존한다. 이 Cr 함유 비율이, XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 의 합계에 대해 0.1 ∼ 10 ％ 이기 때문에, 수지 기재 (전면 에칭 기재) 와 당해 기재 상에 형성되는 구리 도금의 양호한 밀착성 (필 강도) 이 얻어진다. Cr 함유 비율 (％) 이 극단적으로 높은 값인 경우, 구리박의 에칭 잔류물이 수지 기재 표면에 많이 존재할 가능성이 있다. 그래서, Cr 함유 비율 (％) 이 극단적으로 높은 값인 경우, 내마이그레이션성이 악화될 가능성이 있다. 그래서, Cr 함유 비율 (％) 은 바람직하게는 0.5 ∼ 5.0 ％ 이고, 보다 바람직하게는 1.0 ∼ 3.0 ％ 이다. 여기서, 일반적으로 상기 XPS 표면 분석에 의해 분석되는 수지 기재 (전면 에칭 기재) 의 영역은, 수지 기재 표면으로부터 깊이 10 ㎚ 정도까지의 영역이다.

또한, 「전면 에칭」이란, 구리박이 두께분, 모두 제거되어, 전체면에 수지가 노출될 때까지 에칭하는 것을 말한다.

본 발명의 구리박을 사용하여 세미 애디티브 공법에 의해 미세 회로를 형성할 수 있다. 도 1 에 구리박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타낸다. 당해 공법에서는 구리박의 표면 프로파일을 사용하고 있다. 구체적으로는, 먼저 수지 기재에 본 발명의 구리박을 적층시켜 구리 피복 적층체를 제조한다. 다음으로, 구리 피복 적층체의 구리박을 전면 에칭한다. 다음으로, 구리박 표면 프로파일이 전사된 수지 기재 (전면 에칭 기재) 의 표면에 무전해 구리 도금을 실시한다. 그리고, 수지 기재 (전면 에칭 기재) 의 회로를 형성하지 않은 부분을 드라이 필름 등으로 피복하고, 드라이 필름에 피복되어 있지 않은 무전해 구리 도금층의 표면에 전기 (전해) 구리 도금을 실시한다. 그 후, 드라이 필름을 제거한 후에, 회로를 형성하지 않은 부분에 형성된 무전해 구리 도금층을 제거함으로써 미세한 회로를 형성한다. 본 발명에서 형성되는 미세 회로는, 본 발명의 구리박 표면 프로파일이 전사된 수지 기재 (전면 에칭 기재) 의 에칭면과 밀착되어 있기 때문에, 그 밀착력 (필 강도) 이 양호해진다.

또, 세미 애디티브 공법의 다른 일 실시형태는 이하와 같다.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 구리박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 구리박과 절연 기판을 준비하는 공정,

상기 구리박과 절연 기판을 적층시키는 공정,

상기 구리박과 절연 기판을 적층시킨 후에, 상기 구리박이 캐리어를 갖는 경우에는 당해 캐리어를 박리시키는 공정,

상기 구리박 (상기 구리박이 캐리어를 갖는 경우에는 캐리어를 박리시켜 노출시킨 구리박) 을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,

상기 구리박을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,

상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 구리박과 절연 기판을 준비하는 공정,

상기 구리박과 절연 기판을 적층시키는 공정,

상기 구리박 (상기 구리박이 캐리어를 갖는 경우에는, 상기 캐리어를 박리시켜 노출시킨 구리박) 을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,

상기 구리박을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

이와 같이 하여, 구리 피복 적층체의 구리박을 전면 에칭에 의해 제거한 후의 전면 에칭 기재 (수지 기재) 의 에칭면에, 라인/스페이스가 30/30 ㎛ 이하, 바람직하게는 20/20 ㎛ 이하의 미세 회로를 형성하여 반도체 패키지용 회로 형성 기판을 제작할 수 있다. 또한 당해 회로 형성 기판을 사용하여 반도체 패키지를 제작할 수 있다.

본 발명의 구리박 및 수지 기재는, 세미 애디티브 공법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법에 적합하다.

또, 본 발명의 구리박은, 서브트랙티브 공법, 파틀리 애디티브 공법 또는 모디파이드 세미 애디티브 공법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법에도 사용할 수도 있다. 서브트랙티브 공법, 파틀리 애디티브 공법 또는 모디파이드 세미 애디티브 공법은 특별히 한정되지는 않고, 공지된 공법을 이용할 수 있다.

본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 구리박의 불필요 부분을, 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용 구멍을 형성하여 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 부여를 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층시키고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께를 부여한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.

(캐리어 부착 구리박)

본 발명의 캐리어 부착 구리박은, 캐리어의 일방 표면 또는 양방 표면에, 중간층을 개재하여 본 발명의 세미 애디티브 공법용 구리박이 구리박 벌크층측에서부터 형성되어 구성되어 있다. 이 경우, 본 발명의 세미 애디티브 공법용 구리박은, 구리박 벌크층으로서의 극박 구리층과, 극박 구리층 (구리박 벌크층) 상에 형성된 조화 처리층 및 조화 처리층 상에 형성된 크롬을 함유하는 녹방지 처리층을 구비하고, 추가로 극박 구리층 (구리박 벌크층) 의 조화 처리층과 반대측 표면에 중간층 및 캐리어가 이 순서로 형성되어 있다. 그리고, 캐리어의 상기 구리박 벌크층의 반대측 표면에는, 동일하게 상기 중간층, 극박 구리층 (구리박 벌크층), 조화 처리층, 크롬을 함유하는 녹방지 처리층이 이 순서로 형성되어 있어도 된다. 또, 당해 캐리어의 상기 구리박 벌크층의 반대측 표면에는 조화 처리층을 형성해도 된다. 당해 조화 처리층은 공지된 방법을 이용하여 형성해도 되고, 상기 서술한 조화 처리에 의해 형성해도 된다. 캐리어의 상기 구리박 벌크층의 반대측 표면에 조화 처리층을 형성하는 것은, 캐리어를 당해 조화 처리층을 갖는 표면측에서부터 수지 기판 등의 지지체에 적층시킬 때, 캐리어와 수지 기판이 잘 박리되지 않는다는 이점을 갖는다. 또, 상기 극박 구리층 (구리박 벌크층) 과 상기 조화 처리층 사이에는 다른 층을 형성해도 된다. 또한, 상기 조화 처리층과 상기 크롬을 함유하는 녹방지 처리층 사이에는 다른 층을 형성해도 된다. 또, 상기 캐리어와 상기 중간층 사이에는 다른 층을 형성해도 된다. 또한, 상기 중간층과 상기 극박 구리층 (구리박 벌크층) 사이에는 다른 층을 형성해도 된다.

＜캐리어＞

상기 캐리어는 전형적으로는 금속박 또는 수지 필름이고, 예를 들어 구리박, 구리 합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP (액정 폴리머) 필름, 불소 수지 필름의 형태로 제공된다.

본 발명에 사용할 수 있는 캐리어는 전형적으로는 압연 구리박이나 전해 구리박의 형태로 제공된다. 일반적으로는, 전해 구리박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출시켜 제조되고, 압연 구리박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 구리박의 재료로서는 터프 피치동 (JIS H 3100 합금 번호 C1100) 이나 무산소동 (JIS H 3100 합금 번호 C1020 또는 JIS H 3510 합금 번호 C1011) 과 같은 고순도 구리 이외, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금와 같은 구리 합금도 사용 가능하다.

캐리어의 두께에 대해서도 특별히 제한되지는 않지만, 캐리어로서의 역할을 다함에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 5 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 비용이 비싸지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8 ∼ 70 ㎛ 이고, 보다 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다. 또, 원료 비용을 저감시키는 관점에서는 캐리어의 두께는 작은 것이 바람직하다. 그래서, 캐리어의 두께는 전형적으로는 5 ㎛ 이상 35 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 18 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 12 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 11 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 10 ㎛ 이하이다. 또, 캐리어의 두께가 작은 경우에는, 캐리어 통과시에 접힌 주름이 발생하기 쉽다. 접힌 주름의 발생을 방지하기 위해, 예를 들어 캐리어 부착 구리박 제조 장치의 반송 롤을 평활하게 하는 것이나, 반송 롤과 그 다음의 반송 롤의 거리를 짧게 하는 것이 유효하다.

＜중간층＞

상기 중간층은, 캐리어 부착 구리박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리될 수 있는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어 부착 구리박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이것들의 합금, 이것들의 수화물, 이것들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 함유해도 된다. 또, 중간층은 복수의 층이어도 된다.

또, 예를 들어, 중간층은 캐리어측에서부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 혹은 산화물 혹은 유기물로 이루어지는 층, 또는 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 또는 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성함으로써 구성할 수 있다.

중간층이 형성된 캐리어의 반대면에는 Ni 도금층 등의 녹방지층을 형성하는 것이 바람직하다. 또, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 형성한 경우에는, 크롬이나 아연 등, 부착된 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있는 것으로 생각할 수 있다.

＜스트라이크 도금＞

중간층 상에 극박 구리층을 형성하기 전에, 극박 구리층의 핀홀을 저감시키기 위해서 구리-인 합금에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금에는 피롤린산구리 도금액 등을 들 수 있다.

＜극박 구리층 (구리박 벌크층)＞

극박 구리층 (구리박 벌크층) 은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 구리박에서 사용되며, 고전류 밀도에서의 구리박 형성이 가능하기 때문에 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한되지는 않지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 1 ∼ 5 ㎛, 보다 전형적으로는 2 ∼ 5 ㎛ 이다.

또, 본 발명의 구리박은, 다른 일 측면에 있어서, 상기 구리박 벌크층, 상기 구리박 벌크층 상에 형성된 상기 조화 처리층, 상기 조화 처리층 상에 형성된 크롬을 함유하는 상기 녹방지 처리층 및 상기 녹방지 처리층 상에 형성된 수지층을 구비하는 구리박으로서, 수지 기재 상에 구리박을 수지층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭한 경우에, 전면 에칭 후의 상기 수지 기재 상의 상기 수지층의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인 구리박이다. 또, 상기 구리박 벌크층과 상기 조화 처리층 사이에는 다른 층을 형성해도 된다. 또한, 상기 조화 처리층과 크롬을 함유하는 상기 녹방지 처리층 사이에는 다른 층을 형성해도 된다. 또, 크롬을 함유하는 상기 녹방지 처리층과 상기 수지층 사이에는 다른 층을 형성해도 된다. 예를 들어, 녹방지 처리층과 수지층 사이에 실란 커플링제층을 형성해도 된다. 구리박에 크로메이트 처리에 의한 녹방지 처리층이 형성되어 있는 경우 등, 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭에 의해 제거한 후의 상기 수지 기재 상의 상기 수지층 표면에는 Cr 이 잔존한다. 이 Cr 함유율이, XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 의 합계에 대해 0.1 ∼ 10 ％ 이기 때문에, 수지 기재와 당해 기재 상에 형성되는 구리 도금의 양호한 밀착성 (필 강도) 이 얻어진다. Cr 함유 비율 (％) 은 바람직하게는 0.5 ∼ 5.0 ％ 이고, 보다 바람직하게는 1.0 ∼ 3.0 ％ 이다. 여기서, 일반적으로 상기 XPS 표면 분석에 의해 분석되는 수지 기재 (전면 에칭 기재) 의 영역은, 수지 기재 표면으로부터 깊이 10 ㎚ 정도까지의 영역이다.

또, 「전면 에칭」이란, 구리박의 구리박 벌크층에서부터 녹방지 처리층까지가 두께분 모두 제거되어, 전면에 수지가 노출될 때까지 에칭하는 것을 말한다.

또, 본 발명의 구리박은, 또다른 일 측면에 있어서, 상기 구리박 벌크층, 상기 구리박 벌크층 상에 형성된 크롬을 함유하는 상기 녹방지 처리층 및 상기 녹방지 처리층 상에 형성된 수지층을 구비하는 구리박으로서, 수지 기재 상에 구리박을 수지층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭한 경우에, 전면 에칭 후의 상기 수지 기재 상의 상기 수지층의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인 구리박이다. 또, 상기 구리박 벌크층과 크롬을 함유하는 상기 녹방지 처리층 사이에는 다른 층을 형성해도 된다. 예를 들어, 상기 구리박 벌크층과 상기 녹방지 처리층 사이에 배리어층을 형성해도 된다. 또, 크롬을 함유하는 상기 녹방지 처리층과 상기 수지층 사이에는 다른 층을 형성해도 된다. 예를 들어, 녹방지 처리층과 수지층 사이에 실란 커플링제층을 형성해도 된다. 구리박에 크로메이트 처리에 의한 녹방지 처리층이 형성되어 있는 경우 등, 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭에 의해 제거한 후의 상기 수지 기재 상의 상기 수지층 표면에는 Cr 이 잔존한다. 이 Cr 함유율이, XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 의 합계에 대해 0.1 ∼ 10 ％ 이기 때문에, 수지 기재와 당해 기재 상에 형성되는 구리 도금의 양호한 밀착성 (필 강도) 이 얻어진다. Cr 함유 비율 (％) 은, 바람직하게는 0.5 ∼ 5.0 ％ 이고, 보다 바람직하게는 1.0 ∼ 3.0 ％ 이다. 여기서, 일반적으로 상기 XPS 표면 분석에 의해 분석되는 수지 기재 (전면 에칭 기재) 의 영역은, 수지 기재 표면으로부터 깊이 10 ㎚ 정도까지의 영역이다.

상기 수지층은 접착제여도 되고, 접착용 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩시켜 보관할 수 있고, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

또, 상기 수지층은 프라이머여도 된다. 본 발명에 있어서 「프라이머」란, 무전해 구리 도금층과 수지 기재를 특별히 강고하게 접착시킬 수 있는 수지층을 나타낸다. 프라이머에는 공지된 프라이머를 사용할 수 있다.

또한 상기 수지층은 열경화성 수지를 함유해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 함유해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지 등을 함유하는 수지를 바람직한 것으로서 들 수 있다. 또, 수지층이 블록 공중합 폴리이미드 수지층 또는 블록 공중합 폴리이미드 수지와 폴리말레이미드 화합물을 함유하는 수지층이어도 된다.

상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체 (무기 화합물 및/또는 유기 화합물을 함유하는 유전체, 금속 산화물을 함유하는 유전체 등 어떠한 유전체를 사용해도 된다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용하여 형성해도 된다.

이들 수지를 예를 들어 메틸에틸케톤 (MEK), 톨루엔 등의 용제에 용해시켜 수지액으로 하고, 이를 상기 극박 구리층 상, 혹은 상기 내열층, 녹방지층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조노를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다.

상기 수지층을 구비한 구리박 (수지가 부착된 구리박) 은, 그 수지층을 기재에 중첩시킨 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 구리박을 전면 에칭한 후에, 당해 수지 상에 회로를 형성한다는 양태에서 사용된다. 또 구리박을 전면 에칭하지 않고 소정의 배선 패턴을 형성한다는 양태에서 사용해도 된다.

이 수지가 부착된 구리박을 사용하면, 다층 프린트 배선 기판 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 또한, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나 프리프레그재를 전혀 사용하지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더 코트하여 표면의 평활성을 더 개선시킬 수도 있다.

또, 프리프레그재를 사용하지 않은 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략해지므로 경제적으로 유리해지고, 게다가 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.

이 수지층의 두께는 0.1 ∼ 80 ㎛ 인 것이 바람직하다.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키지 않고 이 수지가 부착된 구리박을 내층재를 구비한 기재에 적층시켰을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다.

한편, 수지층의 두께를 80 ㎛ 보다 두껍게 하면, 1 회 도포 공정에서 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공수 (工數) 이 더해지기 때문에 경제적으로 불리해진다. 또한, 형성된 수지층은 그 가요성이 열등하므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또 내층재와의 열 압착시에 과잉 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.

또한, 이 수지가 부착된 구리박의 다른 하나의 제품 형태로는, 구리박의 구리박 벌크층이 캐리어를 갖고, 또한 상기 녹방지 처리층 상을 수지층으로 피복하여 반경화 상태로 한 후, 이어서 캐리어를 박리시켜, 캐리어가 존재하지 않는 수지가 부착된 구리박 벌크층의 형태로 제조할 수도 있다.

여기서, 본 발명의 캐리어 부착 구리박을 사용한 프린트 배선판의 제조 방법의 구체예를 상세하게 설명한다.

공정 1 : 먼저, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 구리박 (1 층째) 을 준비한다.

공정 2 : 다음으로, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정 형상으로 에칭한다.

공정 3 : 다음으로, 회로용 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.

공정 4 : 다음으로, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층시키고, 계속해서 다른 캐리어 부착 구리박 (2 층째) 을 극박 구리층측에서부터 접착시킨다.

공정 5 : 다음으로, 2 층째의 캐리어 부착 구리박으로부터 캐리어를 박리시킨다. 또, 2 층째에는 캐리어를 갖지 않는 구리박을 사용해도 된다.

공정 6 : 다음으로, 2 층째의 극박 구리층 또는 구리박 및 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.

공정 7 : 다음으로, 블라인드 비아에 구리를 매립하여 비아 필을 형성한다.

공정 8 : 다음으로, 비아 필 상에, 상기 공정 2 및 3 과 같이 하여 회로 도금을 형성한다.

공정 9 : 다음으로, 1 층째의 캐리어 부착 구리박으로부터 캐리어를 박리시킨다.

공정 10 : 다음으로, 플래시 에칭에 의해 양 표면의 극박 구리층 (2 층째에 구리박을 형성한 경우에는 구리박) 을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

공정 11 : 다음으로, 수지층 내의 회로 도금 위에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 구리박을 사용한 프린트 배선판을 제작한다.

상기 다른 캐리어 부착 구리박 (2 층째) 은, 본 발명의 캐리어 부착 구리박을 사용해도 되고, 종래의 캐리어 부착 구리박을 사용해도 되며, 또한 통상적인 구리박을 사용해도 된다. 또, 공정 8 에 있어서의 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그것들의 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.

상기 서술한 바와 같은 프린트 배선판의 제조 방법에 따르면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 공정 10 과 같은 플래시 에칭에 의한 극박 구리층 제거시에, 회로 도금이 수지층에 의해 보호되고, 그 형상이 유지되며, 이로써 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되고, 회로 배선의 도통이 양호하게 억제된다. 그래서, 미세 회로의 형성이 용이해진다. 또, 공정 10 및 공정 11 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 추가로 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.

또, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리천인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또한, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또한, 상기 1 층째에 사용되는 캐리어 부착 구리박은, 당해 캐리어 부착 구리박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 구리박은 지지되고, 주름이 잘 형성되지 않기 때문에, 생산성이 향상된다는 이점이 있다. 또, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어 부착 구리박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서, 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.

또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또, 당해 프린트 배선판을 사용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제작해도 된다.

실시예

이하에 본 발명의 실시예를 나타내는데, 이들 실시예는 본 발명 및 그 이점을 보다 잘 이해하기 위해서 제공하는 것으로, 발명이 한정되는 것을 의도하는 것은 아니다.

도 2 에, 실시예 및 비교예의 데이터를 얻기 위한 샘플 제작 플로우를 나타낸다.

실시예 1 ∼ 31 및 비교예 1 ∼ 15 로 하여 이하의 구리박 벌크층 (생박 (生箔)) 을 준비하였다.

·일반 전해 생박

구리 농도 80 ∼ 120 g/ℓ, 황산 농도 80 ∼ 120 g/ℓ, 염화물 이온 농도 30 ∼ 100 ppm, 아교 농도 1 ∼ 5 ppm, 전해액 온도 57 ∼ 62 ℃ 의 황산구리 전해액을 전해 구리 도금욕으로 하고, 애노드와 캐소드 (구리박용 전착용 금속제 드럼) 의 사이를 흐르는 전해액의 선 속도를 1.5 ∼ 2.5 m/초, 전류 밀도 70 A/d㎡ 로 두께 12 ㎛ (중량 두께 95 g/㎡) 의 일반 전해 생박을 제조하였다.

·양면 플랫 전해 생박

·캐리어 부착 극박 생구리박

전술한 양면 플랫 전해 생박 제조 조건에서 두께 18 ㎛ 의 양면 플랫 전해 생박을 제조하였다. 이것을 구리박 캐리어로 하고, 이하의 방법에 의해 박리층, 극박 구리층을 형성하여, 두께 3 ㎛ 의 캐리어 부착 극박 구리박을 얻었다.

(1) Ni 층 (박리층 : 하지 도금 1)

구리박 캐리어의 S 면에 대해, 이하의 조건에서 롤·투·롤형의 연속 도금 라인에서 전기 도금함으로써 1000 ㎍/d㎡ 부착량의 Ni 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

황산니켈 : 270 ∼ 280 g/ℓ

염화니켈 : 35 ∼ 45 g/ℓ

아세트산니켈 : 10 ∼ 20 g/ℓ

붕산 : 30 ∼ 40 g/ℓ

광택제 : 사카린, 부틴디올 등

도데실황산나트륨 : 55 ∼ 75 ppm

pH : 4 ∼ 6

욕 온도 : 55 ∼ 65 ℃

전류 밀도 : 10 A/d㎡

(2) Cr 층 (박리층 : 하지 도금 2)

다음으로, (1) 에서 형성된 Ni 층 표면을 수세 및 산세 후, 계속해서 롤·투·롤형의 연속 도금 라인 상에서 Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건에서 전해 크로메이트 처리함으로써 부착시켰다.

중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 g/ℓ

pH : 7 ∼ 10

액 온도 : 40 ∼ 60 ℃

전류 밀도 : 2 A/d㎡

(3) 극박 구리층

다음으로, (2) 에서 형성된 Cr 층 표면을 수세 및 산세 후, 계속해서 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 2 ㎛ 의 극박 구리층을 이하의 조건에서 전기 도금함으로써 형성하여, 캐리어 부착 극박 구리박을 제조하였다.

구리 농도 : 80 ∼ 120 g/ℓ

황산 농도 : 80 ∼ 120 g/ℓ

전해액 온도 : 50 ∼ 80 ℃

전류 밀도 : 100 A/d㎡

·압연 구리박 : JX 닛코 닛세키 킨조쿠 주식회사 제조 터프 피치동 (JIS H 3100 C1100R), 두께 12 ㎛ 를 준비하였다.

다음으로, 상기 생박의 수지 기재와의 접착측 표면인 M 면 (압연 구리박은 규정하지 않음) 에, 조화 처리, 배리어 처리, 녹방지 처리, 실란 커플링제 도포의 각 표면 처리를 이 순서로 실시하였다. 각 처리 조건을 이하에 나타낸다.

[조화 처리]

·구상 조화 (통상) :

앞서 기재한 각종 생박의 M 면 및 캐리어 부착 극박 생구리박의 표면에, 하기 조건에서 조화 처리를 실시하였다.

(전해액 조성)

Cu : 20 ∼ 30 g/ℓ (황산구리5수화물로 첨가, 이하 동일)

H₂SO₄：80 ∼ 120 g/ℓ

비소 : 1.0 ∼ 2.0 g/ℓ

(전해액 온도)

35 ∼ 40 ℃

(전류 조건)

전류 밀도 : 70 A/d㎡ (욕의 한계 전류 밀도 이상)

상기 조건에서 조화 처리를 실시한 각종 구리박의 M 면, 캐리어 부착 극박 구리박의 표면에, 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산구리로 이루어지는 구리 전해욕에서 피 (被) 도금을 실시하였다. 피도금 조건을 이하에 기재한다.

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액 온도)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 29 A/d㎡ (욕의 한계 전류 밀도 미만)

·미세 조화 (1) :

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

텅스텐 농도 : 1 ∼ 10 mg/ℓ (텅스텐산나트륨2수화물로 첨가)

도데실황산나트륨 농도 : 1 ∼ 10 mg/ℓ

(전해액 온도)

35 ∼ 45 ℃

(전류 조건)

전류 밀도 : 54 A/d㎡

상기 조건에서 조화 처리를 실시한 각종 구리박의 M 면, 캐리어 부착 극박 구리박의 표면에, 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산구리로 이루어지는 구리 전해욕에서 피도금을 실시하였다. 피도금 조건을 이하에 기재한다.

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄: 80 ∼ 120 g/ℓ

(전해액 온도)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/d㎡ (욕의 한계 전류 밀도 미만)

·미세 조화 (2) :

앞서 기재한 양면 플랫 전해 생박의 M 면 및 캐리어 부착 극박 생구리박의 표면에, 하기 조건에서 조화 처리를 실시하였다.

(전해액 조성)

Cu : 10 ∼ 20 g/ℓ

Co : 1 ∼ 10 g/ℓ

Ni : 1 ∼ 10 g/ℓ

pH : 1 ∼ 4

(전해액 온도)

40 ∼ 50 ℃

(전류 조건)

전류 밀도 : 25 A/d㎡

상기 조건에서 조화 처리를 실시한 양면 플랫 구리박의 M 면 및 캐리어 부착 극박 구리박의 표면에, Co-Ni 의 피도금을 실시하였다. 피도금 조건을 이하에 기재한다.

(전해액 조성)

Co : 1 ∼ 30 g/ℓ

Ni : 1 ∼ 30 g/ℓ

pH : 1.0 ∼ 3.5

(전해액 온도)

30 ∼ 80 ℃

(전류 조건)

전류 밀도 5.0 A/d㎡

또, 실시예 30, 31, 비교예 14, 15 는 조화 처리를 실시하지 않고, 구리박 벌크층 상에 후술하는 녹방지 처리를 실시하였다.

[배리어 처리]

배리어 처리를 하기 조건에서 실시하여 진유 도금층 또는 아연·니켈 합금 도금층을 형성하였다.

실시예 23 의 배리어층 (진유 도금) 형성 조건 :

구리 농도 50 ∼ 80 g/ℓ, 아연 농도 2 ∼ 10 g/ℓ, 수산화나트륨 농도 50 ∼ 80 g/ℓ, 시안화나트륨 농도 5 ∼ 30 g/ℓ, 온도 60 ∼ 90 ℃ 의 진유 도금욕을 사용하여, 전류 밀도 5 ∼ 10 A/d㎡ (다단 처리) 이며 도금 전기량 30 As/d㎡ 를, 조화 처리층을 형성한 M 면에 부여하였다.

실시예 24 의 배리어층 (아연·니켈 도금) 형성 조건 :

Ni : 10 g/ℓ ∼ 30 g/ℓ, Zn : 1 g/ℓ ∼ 15 g/ℓ, 황산 (H₂SO₄) : 1 g/ℓ ∼ 12 g/ℓ, 염화물 이온 : 0 g/ℓ ∼ 5 g/ℓ 를 첨가한 도금욕을 사용하여, 전류 밀도 1.3 A/d㎡ 이며 도금 전기량 5.5 As/d㎡ 를, 조화 처리층을 형성한 M 면에 부여하였다.

[녹방지 처리]

녹방지 처리 (크로메이트 처리) 를 하기 조건에서 실시하여 녹방지 처리층을 형성하였다.

(크로메이트 조건 1) CrO₃ : 2.5 g/ℓ, Zn : 0.4 g/ℓ, Na₂SO₄ : 10 g/ℓ, pH 4.8, 54 ℃ 의 크로메이트욕에서 0.7 As/d㎡ 의 전기량을 부가. 또한, 크로메이트욕에서의 녹방지 처리 종료 직후, 액 샤워 배관을 사용하고, 동일한 크로메이트욕을 사용하여 조화 처리면 전면을 샤워 링하였다.

(크로메이트 조건 2) CrO₃ : 2.5 g/ℓ, Zn : 0.7 g/ℓ, Na₂SO₄ : 10 g/ℓ, pH 4.8, 54 ℃ 의 크로메이트욕에서 0.7 As/d㎡ 의 전기량을 부가. 또한, 크로메이트욕에서의 녹방지 처리 종료 직후, 액 샤워 배관을 사용하며, 동일한 크로메이트욕을 사용하여 조화 처리면 전면을 샤워 링하였다.

(크로메이트 조건 3) 조화 처리를 실시한 전해 생박 M 면에, 구리박 K₂Cr₂O₇ : 4 g/ℓ, pH 10, 온도 37 ℃ 의 알칼리성 순크로메이트욕에서 0.7 As/d㎡ 의 전기량을 부가. 또한, 크로메이트욕에서의 녹방지 처리 종료 직후, 액 샤워 배관을 사용하며, 동일한 크로메이트욕을 사용하여 조화 처리면 전면을 샤워 링하였다.

(알칼리욕이므로, Zn²⁺ 는 Zn(OH)₂ 가 되어 침전되기 때문에, 프리 Zn 은 존재하지 않는다.)

(크로메이트 조건 4) CrO₃ : 2.5 g/ℓ, Zn : 0.2 g/ℓ, Na₂SO₄: 10 g/ℓ, pH 4.8, 54 ℃ 의 크로메이트욕에서 0.7 As/d㎡ 의 전기량을 부가.

(크로메이트 조건 5) CrO₃ : 2.5 g/ℓ, Zn : 0.4 g/ℓ, Na₂SO₄ : 10 g/ℓ, pH 4.8, 54 ℃ 의 크로메이트욕에서 0.7 As/d㎡ 의 전기량을 부가.

[실란 커플링제 도포]

실시예 25 에 대해, 구리박의 조화 처리면에 0.2 ∼ 2 중량％ 의 알콕시실란을 함유하는 pH 7 ∼ 8 의 용액을 분무함으로써, 실란 커플링제 도포 처리를 실시하였다.

실시예 28 ∼ 31 에 대해서는, 녹방지 처리 후, 추가로 하기 조건에서 수지층의 형성을 실시하였다.

(수지 합성예)

스테인리스제 닻형 교반봉, 질소 도입관과 스톱 콕이 부착된 트랩 상에, 구슬이 주입된 냉각관을 장착한 환류 냉각기를 장착한 2 리터의 3 구 플라스크에, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 117.68 g (400 m㏖), 1,3-비스(3-아미노페녹시)벤젠 87.7 g (300 m㏖), γ-발레로락톤 4.0 g (40 m㏖), 피리딘 4.8 g (60 m㏖), N-메틸-2-피롤리돈 (이하, NMP 라고 기재한다) 300 g, 톨루엔 20 g 을 첨가하고, 180 ℃ 에서 1 시간 가열한 후 실온 부근까지 냉각시킨 후, 3,4,3',4'-비페닐테트라카르복실산2무수물 29.42 g (100 m㏖), 2,2-비스{4-(4-아미노페녹시)페닐}프로판 82.12 g (200 m㏖), NMP 200 g, 톨루엔 40 g 을 첨가하고, 실온에서 1 시간 혼합 후, 180 ℃ 에서 3 시간 가열하여, 고형분 38 ％ 의 블록 공중합 폴리이미드를 얻었다. 이 블록 공중합 폴리이미드는, 하기에 나타내는 일반식 (1)：일반식 (2) = 3：2 이고, 수평균 분자량：70000, 중량 평균 분자량：150000 이었다.

[화학식 1]

합성예에서 얻어진 블록 공중합 폴리이미드 용액을 NMP 로 추가로 희석하고, 고형분 10 ％ 의 블록 공중합 폴리이미드 용액으로 하였다. 이 블록 공중합 폴리이미드 용액에 비스(4-말레이미드페닐)메탄 (BMI-H, 케이·아이 화성) 을 고형분 중량 비율 35, 블록 공중합 폴리이미드의 고형분 중량 비율 65 로 하여 (즉, 수지 용액에 함유되는 비스(4-말레이미드페닐)메탄 고형분 중량：수지 용액에 함유되는 블록 공중합 폴리이미드 고형분 중량 = 35：65) 60 ℃, 20 분간 용해 혼합하여 수지 용액으로 하였다. 그 후, 실시예 28, 30 에서는 구리박의 M 면 (고광택면) 에, 실시예 29, 31 에서는 구리박의 극박 구리 표면에, 리버스 롤 도공기를 사용하여 상기 수지 용액을 도공하고, 질소 분위기하에서, 120 ℃ 에서 3 분간, 160 ℃ 에서 3 분간 건조 처리 후, 마지막으로 300 ℃ 에서 2 분간 가열 처리를 실시하여, 수지층을 구비하는 구리박을 제조하였다. 또, 수지층의 두께는 실시예 28, 30 에서는 2 ㎛, 실시예 29, 31 에서는 1.3 ㎛ 로 하였다.

상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 구리박에 대해 가로 세로 20 cm 사이즈의 하기 수지 기재를 준비하고, 수지 기재와 구리박을, 구리박의 조화 처리층을 갖는 면을 수지 기재에 접하도록 하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은 각 기재 메이커의 추장 조건을 이용하였다.

수지 (1) : 미츠비시 가스 화학사 GHPL-830MBT

수지 (2) : 히타치 화성 공업사 제조 679-FG

수지 (3) : 스미토모 베이크라이트사 제조 EI-6785TS-F

다음으로, 수지 기재 상의 구리박 (실시예 28 ∼ 31 에 대해서는 구리박 벌크층에서부터 녹방지 처리층까지) 을 하기 에칭 조건에서 전면 에칭으로 제거하였다.

(에칭 조건 1) 에칭액 : 황산-과산화수소 용액, H₂O₂ 농도 : 2.5 퍼센트, H₂SO₄ 농도 : 4.0 퍼센트, 액 온도 : 30 ℃

(에칭 조건 2) 에칭액 : 염화제2구리 용액, HCl 농도 : 3.5 mol/ℓ, 온도 : 50 ℃, 비중 1.26 이 되도록 CuCl₂ 농도 조절

(에칭 조건 3) 에칭액 : 염화제2철 용액, HCl 농도 : 3.5 mol/ℓ, 온도 : 25 ℃, 비중 1.28 이 되도록 FeCl₃ 농도 조절

(에칭 조건 4) 에칭액 : 과황산나트륨 용액, Na₂S₂O₈ 농도 : 36 g/ℓ, HgCl₂ 농도 : 15 ppm, H₃PO₄ 농도 : 15 ㎖/ℓ

다음으로, 수지 기재 (전면 에칭 기재) 의 에칭면 (실시예 28 ∼ 31 에 대해서는 수지층의 에칭면) 에, 무전해 구리를 석출시키기 위한 촉매 부여 및 칸토 화성 제조의 KAP-8 욕을 사용하여 하기 조건에서 무전해 구리 도금을 실시하였다. 얻어진 무전해 구리 도금의 두께는 0.5 ㎛ 였다.

CuSO₄ 농도 : 0.06 mol/ℓ, HCHO 농도 : 0.5 mol/ℓ, EDTA 농도 : 0.12 mol/ℓ, pH 12.5, 첨가제 : 2,2'-디피리딜, 첨가제 농도 : 10 mg/ℓ, 표면 활성제 : REG-1000, 표면 활성제 농도 : 500 mg/ℓ

다음으로, 무전해 구리 도금 상에 추가로 하기 전해액을 사용하여 전해 도금을 실시하였다. 구리 두께 (무전해 도금 및 전해 도금의 총 두께) 는 12 ㎛ 가 되었다.

단순 황산구리 전해액 : Cu 농도 : 100 g/ℓ, H₂SO₄ 농도 : 80 g/ℓ

상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 샘플에 대해 각종 평가를 하기와 같이 실시하였다. 또, 각 시험의 조건 및 평가를 표 1 ∼ 3 에 나타낸다.

(1) 표면 조도 (Rz) :

주식회사 코사카 연구소 제조 접촉식 조도계 SP-11 을 사용하여, JIS B 0601-1994 에 준거하여 10 점 평균 조도를 구리박 조화면에 대해 측정하였다. 또한, 배리어층, 녹방지층, 실란 커플링층은 생박이나 조화 입자의 두께와 비교하여 무시할 수 있고, 구리박 조화면의 표면 조도는 생박과 조화 입자의 조합에 의해 정해지기 때문에, 생박과 조화 입자가 동일 조건의 것은 표면 조도는 동일하게 하였다 (실제로 측정했는데 동일하였다). 또한, 측정은 시작 (試作) 샘플의 폭 방향 10 점에 대해 실시하고, 그 평균값을 구하여 표면 조도로 하였다.

(2) 필 강도 :

상기 3 종류의 수지 기재를 사용하여 수지 기재와 각 실시예, 비교예에서 얻어진 구리박을, 구리박의 조화 처리층을 갖는 면을 수지 기재에 접하도록 하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은 각 기재 메이커의 추장 조건을 이용하였다. 그리고, 구리박을 전면 에칭 후, 수지 기재 (전면 에칭 기재) (실시예 28 ∼ 31 에 대해서는 수지층의 에칭면) 에 무전해 구리 도금, 전해 구리 도금을 실시하여 구리층 두께를 12 ㎛ 로 한 도금 구리가 부착된 적층판에 대해 폭 10 mm 의 구리 회로를 습식 에칭에 의해 제작하였다. JIS-C-6481 에 준하여 이 구리 회로를 90 도로 박리시켰을 때의 강도를 측정하여 필 강도로 하였다.

(3) Cr 함유 비율 :

수지 기재 (전면 에칭 기재) [실시예 28 ∼ 31 에 대해서는 수지층의 에칭면] 의 에칭면의 임의의 3 군데에 대해 시마즈/KRATOS 사 제조 고성능 광전자 분광 분석 장치 AXIS-HS 를 사용하여 XPS 표면 분석을 실시하였다. 또한, XPS 표면 분석은 「제19회 X 선 광전자 분석 (ESCA) 강습회 텍스트 1997. 6. 26 ∼ 27 하타노 주식회사 시마즈 제작소 표면·반도체 기기부 고객 서포트 센터」의 6-15 페이지 ∼ 6-19 페이지 「2.3 정량 분석」에 준하여 실시하였다. 전술한 임의의 3 군데에 대해 분석 결과로부터 얻어진 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 하고, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 을 산출하여, 전술한 임의의 3 군데의 Cr 함유 비율 (％) 의 평균값을 Cr 함유 비율 (％) 의 값으로 하였다.

(평가 결과)

실시예 1 ∼ 31 은, 모두 상기 Cr 함유 비율 (％) 이 0.1 ∼ 10 ％ 로, 양호한 필 강도가 얻어졌다.

또, 도 1 에 나타내는 프로세스에 준하여, 실시예 2, 실시예 3, 실시예 5 의 구리박을 사용하여 미세 배선 기판을 제작한 바, 각각 라인/스페이스가 20 ㎛/20 ㎛, 15 ㎛/15 ㎛, 10 ㎛/10 ㎛ 인 초미세 회로를 형성할 수 있음을 확인하였다.

비교예 1 ∼ 6, 12 ∼ 14 는 크롬을 함유하는 녹방지 처리층을 형성하고 있지 않고, 상기 Cr 함유 비율 (％) 을 검출할 수 없어 필 강도가 불량하였다.

비교예 7 은 조화 입자층 및 수지층 모두 형성되지 않아 필이 불량하였다.

비교예 8 ∼ 11, 15 는 크롬을 함유하는 녹방지 처리층의 형성 조건이 부적당하고, 상기 Cr 함유 비율 (％) 을 검출할 수 없어 필 강도가 불량하였다.

도 3 ∼ 8 에 실시예 1 ∼ 6, 도 9 ∼ 11 에 비교예 2, 비교예 6, 비교예 9의 구리박 처리면의 SEM 사진을 각각 나타낸다.

Claims

구리박 벌크층, 조화 처리층 및 크롬을 함유하는 녹방지 처리층을 이 순서로 구비하는 구리박으로서,
수지 기재 상에 상기 구리박을 상기 조화 처리층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 상기 구리박을 전면 에칭한 경우에, 상기 전면 에칭 후의 상기 수지 기재의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인, 구리박.
구리박 벌크층, 조화 처리층, 크롬을 함유하는 녹방지 처리층 및 수지층을 이 순서로 구비하는 구리박으로서,
수지 기재 상에 상기 구리박을 상기 수지층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 상기 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭한 경우에, 상기 전면 에칭 후의 상기 수지 기재 상의 상기 수지층의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인, 구리박.
구리박 벌크층, 크롬을 함유하는 녹방지 처리층 및 수지층을 이 순서로 구비하는 구리박으로서,
수지 기재 상에 상기 구리박을 상기 수지층을 갖는 면측에서부터 적층시키고, 에칭액을 사용하여 상기 구리박의 구리박 벌크층에서부터 녹방지 처리층까지를 전면 에칭한 경우에, 상기 전면 에칭 후의 상기 수지 기재 상의 상기 수지층의 에칭면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인, 구리박.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.5 ∼ 5 ％ 인, 구리박.
제 4 항에 있어서,
상기 Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 1 ∼ 3 ％ 인, 구리박.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 수지층이 접착용 수지인, 구리박.
제 6 항에 있어서,
상기 수지층이 프라이머인, 구리박.
제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 수지층이 반경화 상태의 수지인, 구리박.
제 2 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 수지층이 블록 공중합 폴리이미드 수지층 또는 블록 공중합 폴리이미드 수지와 폴리말레이미드 화합물을 함유하는 수지층인, 구리박.
제 1 항, 제 2 항 및 제 4 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 구리박 벌크층과 상기 녹방지 처리층 사이에 형성된 상기 조화 처리층이 구상 입자 또는 미세 입자로 이루어지고, 표면 조도 (Rz) 가 0.3 ∼ 4.0 ㎛ 인, 구리박.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 조화 처리층과 상기 녹방지 처리층 사이에 배리어층이 형성된, 구리박.
제 3 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 구리박 벌크층과 상기 녹방지 처리층 사이에 배리어층이 형성된, 구리박.
제 11 항 또는 제 12 항에 있어서,
상기 배리어층이 진유 도금층 또는 아연·니켈 합금 도금층으로 구성되어 있는, 구리박.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
수지 기재 적층측의 표면에 실란 커플링제층이 형성된, 구리박.
제 2 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 녹방지 처리층과 상기 수지층 사이에 실란 커플링제층이 형성된, 구리박.
제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 구리박 벌크층의 두께가 12 ㎛ 이하인, 구리박.
제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 에칭액이 황산-과산화수소 용액, 염화제2구리 용액, 염화제2철 용액 또는 과황산염계 용액인, 구리박.
제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
세미 애디티브 공법에 사용되는, 구리박.
캐리어의 일방 표면 또는 양방 표면에, 중간층을 개재하여 제 1 항 내지 제 18 항 중 어느 한 항에 기재된 구리박이 상기 구리박 벌크층측에서부터 형성된 캐리어 부착 구리박.
캐리어의 일방 표면에, 중간층을 개재하여 제 1 항 내지 제 18 항 중 어느 한 항에 기재된 구리박이 상기 구리박 벌크층측에서부터 형성되고, 상기 캐리어의 타방 표면에, 조화 처리층이 형성된 캐리어 부착 구리박.
제 1 항 내지 제 20 항 중 어느 한 항에 기재된 구리박을 사용한 구리 피복 적층체.
제 1 항 내지 제 20 항 중 어느 한 항에 기재된 구리박을 사용한, 반도체 패키지용 구리 피복 적층체.
제 1 항 내지 제 20 항 중 어느 한 항에 기재된 구리박을 사용한, 프린트 배선판.
기재 표면을 XPS 에 의해 표면 분석했을 때의 Cr, Zn, C, O, Si 의 중량 농도 (wt％) 를 각각 A, B, C, D, E 로 했을 때, Cr 함유 비율 (％) [＝A/(A＋B＋C＋D＋E)×100] 이 0.1 ∼ 10 ％ 인, 수지 기재.
제 24 항에 있어서,
표면 조도 (Rz) 가 0.3 ∼ 4.0 ㎛ 인, 수지 기재.
제 24 항 또는 제 25 항에 있어서,
세미 애디티브 공법에 사용되는, 수지 기재.
제 1 항 내지 제 20 항 중 어느 한 항에 기재된 구리박을 사용하여 세미 애디티브 공법에 의해 회로를 형성하는 공정을 포함하는, 회로의 형성 방법.
제 21 항 또는 제 22 항에 기재된 구리 피복 적층체를 사용하여 회로를 형성하는, 세미 애디티브 공법.
제 24 항 내지 제 26 항 중 어느 한 항에 기재된 수지 기재를 사용하여 회로를 형성하는, 세미 애디티브 공법.
제 24 항 내지 제 26 항 중 어느 한 항에 기재된 수지 기재의 표면에, 세미 애디티브 공법에 의해 라인/스페이스가 30/30 ㎛ 이하인 회로를 형성한, 반도체 패키지용 회로 형성 기판.
제 30 항에 기재된 반도체 패키지용 회로 형성 기판을 구비한, 반도체 패키지.
제 1 항 내지 제 20 항 중 어느 한 항에 기재된 구리박을 사용하여 세미 애디티브 공법에 의해 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
제 24 항 내지 제 26 항 중 어느 한 항에 기재된 수지 기재를 사용한, 프린트 배선판.
제 23 항 또는 제 33 항에 기재된 프린트 배선판을 사용한, 전자 기기.
제 19 항 또는 제 20 항에 기재된 캐리어 부착 구리박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 구리박과 절연 기판을 적층시키는 공정,
상기 캐리어 부착 구리박과 절연 기판을 적층시킨 후에, 상기 캐리어 부착 구리박의 캐리어를 박리시키는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
제 19 항 또는 제 20 항에 기재된 캐리어 부착 구리박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 구리박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및
상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.