TWI590720B - Copper foil, carrier-attached copper foil, copper-clad laminate, printed wiring board, circuit board for semiconductor package, semiconductor package, electronic apparatus, resin substrate, circuit formation method, semiaddition method, printed wiring board Manufacturing method - Google Patents

Copper foil, carrier-attached copper foil, copper-clad laminate, printed wiring board, circuit board for semiconductor package, semiconductor package, electronic apparatus, resin substrate, circuit formation method, semiaddition method, printed wiring board Manufacturing method Download PDF

Info

Publication number
TWI590720B
TWI590720B TW103118927A TW103118927A TWI590720B TW I590720 B TWI590720 B TW I590720B TW 103118927 A TW103118927 A TW 103118927A TW 103118927 A TW103118927 A TW 103118927A TW I590720 B TWI590720 B TW I590720B
Authority
TW
Taiwan
Prior art keywords
copper foil
layer
resin
copper
carrier
Prior art date
Application number
TW103118927A
Other languages
English (en)
Other versions
TW201515532A (zh
Inventor
Masahumi Ishii
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50749763&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI590720(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201515532A publication Critical patent/TW201515532A/zh
Application granted granted Critical
Publication of TWI590720B publication Critical patent/TWI590720B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C23C18/405—Formaldehyde
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

銅箔、附有載體之銅箔、覆銅積層體、印刷配線板、半導體封裝用電路形成基板、半導體封裝、電子機器、樹脂基材、電路之形成方法、半加成法、印刷配線板之製造方法
本發明係關於一種銅箔、附有載體之銅箔、覆銅積層體、印刷配線板、半導體封裝用電路形成基板、半導體封裝、電子機器、樹脂基材、電路之形成方法、半加成法、印刷配線板之製造方法。
印刷配線基板及半導體封裝基板之電路形成方法係以減成法為主流，近年來，因進一步之微細配線化，m-SAP(Modified Semi-Additive Process，改良半加成法)、或使用銅箔之表面輪廓之半加成法等新穎方法正在興起。
於該等新穎之電路形成方法中，作為後者之使用銅箔之表面輪廓之半加成法之一例，可列舉下述方法。即，首先對積層於樹脂基材上之銅箔進行全面蝕刻，利用雷射等對轉印有銅箔表面輪廓之蝕刻基材面進行開孔，實施用以使開孔部導通之無電解鍍銅層，利用乾膜被覆無電解鍍銅表面，藉由UV曝光及顯影而去除電路形成部之乾膜，對未被乾膜被覆之無電解鍍銅面實施電氣鍍銅，並將乾膜剝離，最後藉由含有硫酸、過氧化氫水之蝕刻液等對無電解鍍銅層進行蝕刻(快閃蝕刻、快速蝕刻)，藉此形成微細之電路。再者，於本製程例中，用以無電解鍍銅之觸媒處理、用以 將銅表面清潔化之酸洗處理等因各公司而異，故而省略其記載。(專利文獻1、專利文獻2)。
[專利文獻1]日本特開2006-196863號公報
[專利文獻2]日本特開2007-242975號公報
為了形成微細配線，較佳為所轉印之銅箔之表面輪廓較小，但若輪廓過小，則有無電解鍍銅皮膜之密接力變弱，而損害印刷配線基板或半導體封裝基板所要求之可靠性之虞。
因此，本發明之目的在於提供一種銅箔、使用其之半導體封裝用覆銅積層體、樹脂基材及半加成法，該銅箔積層於樹脂基材並進行全面蝕刻時，轉印有銅箔表面輪廓之樹脂基材之蝕刻面與鍍敷皮膜之密接力變得良好。
本發明者反覆努力地研究，結果發現：藉由對形成有具有適度之粗度之粗化處理層之基底銅箔實施適當之防銹處理，可獲得適合於本方法之銅箔。
基於以上之見解而完成之本發明於一方面係一種銅箔，其依序具備銅箔主體層、粗化處理層、及含有鉻之防銹處理層，於將該銅箔自具有該粗化處理層之面側積層於樹脂基材上，並使用蝕刻液對該銅箔進行全面蝕刻之情形時，將藉由XPS對該全面蝕刻後之該樹脂基材之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
本發明於另一方面係一種銅箔，其依序具備銅箔主體層、粗化處理層、含有鉻之防銹處理層、及樹脂層， 於將該銅箔自具有該樹脂層之面側積層於樹脂基材上，並使用蝕刻液對該銅箔之銅箔主體層至防銹處理層進行全面蝕刻之情形時，將藉由XPS對該全面蝕刻後之該樹脂基材上之該樹脂層之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×1001為0.1~10%。
本發明於進而另一方面係一種銅箔，其依序具備銅箔主體層、含有鉻之防銹處理層、及樹脂層，且於將該銅箔自具有該樹脂層之面側積層於樹脂基材上，並使用蝕刻液對該銅箔之銅箔主體層至防銹處理層進行全面蝕刻之情形時，將藉由XPS對該全面蝕刻後之該樹脂基材上之該樹脂層之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
本發明之銅箔於一實施形態中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.5~5%。
本發明之銅箔於另一實施形態中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為1~3%。
本發明之銅箔於進而另一實施形態中，該樹脂層為接著用樹脂。
本發明之銅箔於進而另一實施形態中，該樹脂層為底塗劑。
本發明之銅箔於進而另一實施形態中，該樹脂層為半硬化狀態之樹脂。
本發明之銅箔於進而另一實施形態中，該樹脂層為嵌段共聚聚醯亞胺樹脂層或含有嵌段共聚聚醯亞胺樹脂及聚馬來亞醯胺化合物之樹脂層。
本發明之銅箔於進而另一實施形態中，形成於該銅箔主體層 與該防銹處理層之間之該粗化處理層係由球狀粒子或微細粒子構成，且表面粗度Rz為0.3~4.0μm。
本發明之銅箔於進而另一實施形態中，於該粗化處理層與該防銹處理層之間形成有屏障層。
本發明之銅箔於進而另一實施形態中，於該銅箔主體層與該防銹處理層之間形成有屏障層。
本發明之銅箔於進而另一實施形態中，該屏障層係由鍍黃銅層或鍍鋅-鎳合金層構成。
本發明之銅箔於進而另一實施形態中，於樹脂基材積層側之表面設置有矽烷偶合劑層。
本發明之銅箔於進而另一實施形態中，於該防銹處理層與該樹脂層之間設置有矽烷偶合劑層。
本發明之銅箔於進而另一實施形態中，該銅箔主體層之厚度為12μm以下。
本發明之銅箔於進而另一實施形態中，該蝕刻液為硫酸-過氧化氫溶液、二氯化銅溶液、三氯化鐵溶液、或過硫酸鹽系溶液。
本發明之銅箔於進而另一實施形態中，用於半加成法。
本發明於進而另一方面係一種附有載體之銅箔，其於載體之一表面或兩表面介隔中間層而自該銅箔主體層側設置有本發明之銅箔。
本發明於進而另一方面係一種附有載體之銅箔，其於該載體之一表面介隔中間層而自該銅箔主體層側設置有本發明之銅箔，於該載體之另一表面設置有粗化處理層。
本發明於進而另一方面係一種覆銅積層體，其使用有本發明之銅箔。
本發明於進而另一方面係一種半導體封裝用覆銅積層體，其 使用有本發明之銅箔。
本發明於進而另一方面係一種印刷配線板，其使用有本發明之銅箔。
本發明於進而另一方面係一種樹脂基材，其於將藉由XPS對基材表面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
本發明之樹脂基材於一實施形態中，表面粗度Rz為0.3~4.0μm。
本發明之樹脂基材於另一實施形態中，用於半加成法。
本發明於進而另一方面係一種電路之形成方法，其含有下述步驟：使用本發明之銅箔，並藉由半加成法而形成電路。
本發明於進而另一方面係一種半加成法，其使用本發明之覆銅積層體而形成電路。
本發明於進而另一方面係一種半加成法，其使用本發明之樹脂基材而形成電路。
本發明於進而另一方面係一種半導體封裝用電路形成基板，其於本發明之樹脂基材之表面，藉由半加成法形成有線/間隙為30/30μm以下之電路。
本發明於進而另一方面係一種半導體封裝，其具備本發明之半導體封裝用電路形成基板。
本發明於進而另一方面係一種印刷配線板之製造方法，其含有下述步驟：使用本發明之銅箔，並藉由半加成法而形成電路。
本發明於進而另一方面係一種印刷配線板，其使用有本發明之樹脂基材。
本發明於進而另一方面係一種電子機器，其使用有本發明之印刷配線板。
本發明於進而另一方面係一種印刷配線板之製造方法，其含有下述步驟：準備本發明之附有載體之銅箔及絕緣基板；將該附有載體之銅箔與絕緣基板積層；於將該附有載體之銅箔與絕緣基板積層後，經過將該附有載體之銅箔之載體剝離之步驟而形成覆銅積層板，其後，藉由半加成法、減成法、部分加成法或改良半加成法中之任一方法而形成電路。
本發明於進而另一方面係一種印刷配線板之製造方法，其含有下述步驟：於本發明之附有載體之銅箔之該極薄銅層側表面形成電路；以掩埋該電路之方式於該附有載體之銅箔之該極薄銅層側表面形成樹脂層；於該樹脂層上形成電路；於該樹脂層上形成電路後，將該載體剝離；及將該載體剝離後，去除該極薄銅層，藉此使形成於該極薄銅層側表面之掩埋於該樹脂層之電路露出。
根據本發明，可提供一種銅箔，其積層於樹脂基材並進行全面蝕刻時，轉印有銅箔表面輪廓之樹脂基材之蝕刻面與鍍敷皮膜之密接力變得良好。
圖1表示使用銅箔之輪廓之半加成法之概略例。
圖2表示用以獲得實施例及比較例之資料之樣品製作流程。
圖3表示實施例1之銅箔表面之SEM照片。
圖4表示實施例2之銅箔表面之SEM照片。
圖5表示實施例3之銅箔表面之SEM照片。
圖6表示實施例4之銅箔表面之SEM照片。
圖7表示實施例5之銅箔表面之SEM照片。
圖8表示實施例6之銅箔表面之SEM照片。
圖9表示比較例2之銅箔表面之SEM照片。
圖10表示比較例6之銅箔表面之SEM照片。
圖11表示比較例9之銅箔表面之SEM照片。
本發明中所使用之銅箔具備：銅箔主體層；形成於銅箔主體層上之粗化處理層；及形成於粗化處理層上之含有鉻之防銹處理層。再者，亦可於銅箔主體層與粗化處理層之間設置其他層。又，亦可於粗化處理層與含有鉻之防銹處理層之間設置其他層。銅箔主體層可由電解銅箔或壓延銅箔之任一者形成。
於本發明中，所謂「銅箔主體層」，表示除粗化處理層、屏障層、防銹層、矽烷偶合層等表面處理層以外之銅箔本體(生銅箔)部分。
又，就減少印刷配線基板或半導體封裝基板製造製程中之銅箔蝕刻量之觀點而言，可使用銅厚12μm以下之極薄銅箔(包括附有載體之極薄銅箔)。
粗化處理層可使用含有選自硫酸烷基酯鹽、鎢離子、砷離子中之至少一種以上物質之由硫酸-硫酸銅構成之電解浴而形成，可藉由適當調整電解處理條件而獲得所需之表面粗度。粗化處理層較佳為由球狀粒子或微細粒子構成，且表面粗度Rz為0.3~4.0μm。若表面粗度Rz未達 0.3μm，則對微細配線形成能力發揮有利作用，但有無電解鍍銅與基材之密接力降低，而損害印刷配線基板或半導體封裝基板所要求之可靠性之虞。例如有於印刷配線板製造商、半導體封裝基板製造商或其等之將來之顧客製程中產生銅電路自基材剝離之問題之虞。若表面粗度Rz超過4.0μm，則因轉印有銅箔之輪廓之基材側之投錨效應(anchor effect)而使無電解鍍銅與基材之密接力提高，但有於半加成法中之上述快閃蝕刻製程中產生微細配線形成能力劣化之問題之虞。又，表面粗度Rz較佳為0.3~3.0μm，更佳為0.5~2.0μm。粗化處理可適當調整公知之方法而進行，以下表示粗化處理之條件作為一例。
(處理液組成)
CuSO4‧5H2O：39.3~118g/L
Cu：10~30g/L
H2SO4：10~150g/L
Na2WO4‧2H2O：0~90mg/L
W：0~50mg/L
十二烷基硫酸鈉：0~50mg/L
H3AsO3(60%水溶液)：0~6315mg/L
As：0~2000mg/L
(電鍍條件1)
溫度：30~70℃
(電流條件1)
電流密度：25~110A/dm2
粗化庫侖量：50~500A/dm2
鍍敷時間：0.5~20秒
(液組成2)
CuSO4‧5H2O：78~314g/L
Cu：20~80g/L
H2SO4：50~200g/L
(電鍍條件2)
溫度：30~70℃
(電流條件2)
電流密度：5~50A/dm2
粗化庫侖量：50~300A/dm2
鍍敷時間：1~60秒
防銹處理層可藉由於規定之條件下於銅箔之粗化處理層上進行鉻酸鹽處理而形成。若實施使銅箔之與樹脂基材之接著側表面(M面)之防銹皮膜之最外層附近含有高濃度鉻之鉻酸鹽處理，則於對銅箔進行全面蝕刻後亦有微量之鉻殘留於蝕刻基材表面，而使無電解鍍銅皮膜之密接力提高。為此，例如利用純鉻之鉻酸鹽浴、或將Zn濃度降低至0.1g/L以下之鉻酸鹽浴而形成防銹皮膜。關於用以使Cr殘留之防銹處理條件，於為電解鉻酸鹽時，於鉻酸鹽處理後，使用液體噴射管，並使用與電解鉻酸鹽相同之鉻酸鹽浴噴淋粗化處理面整個面。藉此，使防銹層表面之鉻酸鹽層成為更緻密者，而使蝕刻基材面上之Cr殘留變得確實。
又，可於粗化處理層與防銹處理層之間形成屏障層。屏障層可由鍍黃銅層或鍍鋅-鎳合金層等構成。進而，亦可於防銹處理層上設置藉由塗佈矽烷偶合劑而形成之矽烷偶合劑層。矽烷偶合劑可使用公知者，並無特別限定。
可藉由利用壓製法或層疊法等將本發明之銅箔自粗化處理側積層於樹脂基材，而形成覆銅積層體。若將該覆銅積層體之銅箔藉由使用硫酸-過氧化氫溶液、二氯化銅溶液、三氯化鐵溶液、或過硫酸鹽系溶液 等蝕刻液進行全面蝕刻而去除，則銅箔之粗化面之凹凸轉印至去除了銅箔之樹脂基材之表面。該樹脂基材表面之凹凸係藉由上述本發明之銅箔之表面粗度Rz而控制，會對樹脂基材與形成於該基材上之鍍銅之密接性(剝離強度)產生影響。
又，本發明之銅箔於將藉由XPS對將上述覆銅積層體之銅箔全面蝕刻後之樹脂基材之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。於如上所述般於銅箔形成有利用鉻酸鹽處理所得之防銹處理層之情形等時，會於藉由全面蝕刻去除銅箔後之樹脂基材(全面蝕刻基材)表面殘留Cr。由於該Cr含有比率相對於藉由XPS進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)之合計而為0.1~10%，故而可獲得樹脂基材(全面蝕刻基材)與形成於該基材上之鍍銅之良好之密接性(剝離強度)。於Cr含有比率(%)為極高之值之情形時，有銅箔之蝕刻殘渣大量存在於樹脂基材表面之可能性。因此，於Cr含有比率(%)為極高之值之情形時，有耐電子遷移性會惡化之可能性。因此，Cr含有比率(%)較佳為0.5~5.0%，更佳為1.0~3.0%。此處，一般而言，藉由上述XPS表面分析進行分析之樹脂基材(全面蝕刻基材)之區域為自樹脂基材表面至深度10nm左右之區域。
又，所謂「全面蝕刻」係指進行蝕刻直至將銅箔與厚度相應地全部去除而於整個面露出樹脂。
可使用本發明之銅箔，藉由半加成法而形成微細電路。圖1中表示使用銅箔之輪廓之半加成法之概略例。於該方法中，使用銅箔之表面輪廓。具體而言，首先，使本發明之銅箔積層於樹脂基材而製作覆銅積層體。其次，對覆銅積層體之銅箔進行全面蝕刻。其次，對轉印有銅箔表面輪廓之樹脂基材(全面蝕刻基材)之表面實施無電解鍍銅。然後，利用 乾膜等被覆樹脂基材(全面蝕刻基材)之不形成電路之部分，並對未被乾膜被覆之無電解鍍銅層之表面實施電氣(電解)鍍銅。其後，將乾膜去除後，將形成於不形成電路之部分之無電解鍍銅層去除，藉此形成微細之電路。本發明中所形成之微細電路與轉印有本發明之銅箔表面輪廓之樹脂基材(全面蝕刻基材)之蝕刻面密接，因此其密接力(剝離強度)變得良好。
又，半加成法之另一實施形態如下所述。
於本發明中，所謂半加成法，係指於絕緣基板或銅箔籽晶層上進行較薄之無電解鍍敷，形成圖案後，使用電鍍及蝕刻而形成導體圖案的方法。
因此，使用半加成法之本發明之印刷配線板之製造方法之一實施形態中含有下述步驟：準備本發明之銅箔及絕緣基板；將上述銅箔與絕緣基板積層；於將上述銅箔與絕緣基板積層後，於上述銅箔具有載體之情形時將該載體剝離；藉由使用酸等腐蝕溶液之蝕刻或電漿等方法將上述銅箔(於上述銅箔具有載體之情形時為將載體剝離而露出之銅箔)全部去除；於藉由利用蝕刻去除上述銅箔而露出之上述樹脂設置通孔或/及盲孔；對包含上述通孔或/及盲孔之區域進行除膠渣處理；對上述樹脂及包含上述通孔或/及盲孔之區域設置無電解鍍敷層；於上述無電解鍍敷層上設置鍍敷阻劑；對上述鍍敷阻劑進行曝光，其後，將形成電路之區域之鍍敷阻劑去除；於去除了上述鍍敷阻劑之上述形成電路之區域設置電解鍍敷層；將上述鍍敷阻劑去除；及藉由快閃蝕刻等將存在於上述形成電路之區域以外之區域之無電解鍍敷層去除。
使用半加成法之本發明之印刷配線板之製造方法之另一實施形態中含有下述步驟：準備本發明之銅箔及絕緣基板；將上述銅箔與絕緣基板積層；於將上述銅箔與絕緣基板積層後，於上述銅箔具有載體之情形時將該載體剝離；藉由使用酸等腐蝕溶液之蝕刻或電漿等方法將上述銅箔(於上述銅箔具有載體之情形時為將上述載體剝離而露出之銅箔)全部去除；對藉由利用蝕刻去除上述銅箔而露出之上述樹脂之表面設置無電解鍍敷層；於上述無電解鍍敷層上設置鍍敷阻劑；對上述鍍敷阻劑進行曝光，其後，將形成電路之區域之鍍敷阻劑去除；於去除了上述鍍敷阻劑之上述形成電路之區域設置電解鍍敷層；將上述鍍敷阻劑去除；及藉由快閃蝕刻等將存在於上述形成電路之區域以外之區域之無電解鍍敷層及極薄銅層去除。
如此，可於藉由全面蝕刻去除覆銅積層體之銅箔後之全面蝕刻基材(樹脂基材)之蝕刻面形成線/間隙為30/30μm以下、較佳為20/20μm以下之微細電路，而製作半導體封裝用電路形成基板。進而，可使用該電路形成基板製作半導體封裝。
本發明之銅箔及樹脂基材適合於含有藉由半加成法而形成電路之步驟之印刷配線板之製造方法。
再者，本發明之銅箔亦可用於含有藉由減成法、部分加成法或改良半加成法而形成電路之步驟之印刷配線板之製造方法。減成法、部分加成法或改良半加成法並無特別限定，可使用公知之方法。
於本發明中，所謂減成法，係指藉由蝕刻等將覆銅積層板上之銅箔之 無用部分選擇性地去除，而形成導體圖案之方法。
於本發明中，所謂部分加成法係指如下方法：於設置導體層而成且視需要穿設通孔或導通孔用之孔而成之基板上賦予觸媒核，並進行蝕刻而形成導體電路，視需要設置阻焊劑或鍍敷阻劑後，藉由無電解鍍敷處理對上述導體電路上、通孔或導通孔等進行加厚，藉此製造印刷配線板。
於本發明中，所謂改良半加成法係指如下方法：於絕緣層上積層金屬箔，並利用鍍敷阻劑保護非電路形成部，藉由電解鍍敷進行電路形成部之銅加厚後，將抗蝕劑去除，並藉由(快閃)蝕刻將上述電路形成部以外之金屬箔去除，藉此於絕緣層上形成電路。
(附有載體之銅箔)
本發明之附有載體之銅箔於載體之一表面或兩表面介隔中間層而自銅箔主體層側設置有本發明之半加成法用銅箔而構成。於該情形時，本發明之半加成法用銅箔具備作為銅箔主體層之極薄銅層、形成於極薄銅層(銅箔主體層)上之粗化處理層、及形成於粗化處理層上之含有鉻之防銹處理層，進而，於極薄銅層(銅箔主體層)之與粗化處理層為相反側之表面依序形成有中間層及載體。並且，於載體之與上述銅箔主體層為相反側之表面，可同樣依序設置有上述中間層、極薄銅層(銅箔主體層)、粗化處理層、含有鉻之防銹處理層。又，亦可於該載體之與上述銅箔主體層為相反側之表面設置粗化處理層。該粗化處理層可使用公知之方法設置，亦可藉由上述粗化處理而設置。於載體之與上述銅箔主體層為相反側之表面設置粗化處理層具有如下優點：於將載體自具有該粗化處理層之表面側積層於樹脂基板等支持體時，載體與樹脂基板變得難以剝離。再者，亦可於上述極薄銅層(銅箔主體層)與上述粗化處理層之間設置其他層。又，亦可於上述粗化處理層與上述含有鉻之防銹處理層之間設置其他層。又，亦可於上述載體與上述中間層之間設置其他層。又，亦可於上述中間層與上述極薄銅 層(銅箔主體層)之間設置其他層。
<載體>
上述載體典型而言為金屬箔或樹脂膜，例如以銅箔、銅合金箔、鎳箔、鎳合金箔、鐵箔、鐵合金箔、不鏽鋼箔、鋁箔、鋁合金箔、絕緣樹脂膜、聚醯亞胺膜、LCP(液晶聚合物)膜、氟樹脂膜之形態提供。
可用於本發明之載體典型而言係以壓延銅箔或電解銅箔之形態提供。一般而言，電解銅箔係自硫酸銅鍍浴中將銅電解析出於鈦或不鏽鋼之滾筒上而製造，壓延銅箔係反覆進行利用壓延輥之塑性加工與熱處理而製造。作為銅箔之材料，除精銅(JIS H3100合金編號C1100)或無氧銅(JIS H3100合金編號C1020或JIS H3510合金編號C1011)等高純度銅以外，例如亦可使用如含Sn銅、含Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜系銅合金之銅合金。
關於載體之厚度亦無特別限制，只要適當調節為在發揮作為載體之作用之方面合適之厚度即可，例如可設為5μm以上。但是，若過厚則生產成本變高，因此一般較佳為設為35μm以下。因此，載體之厚度典型而言為8~70μm，更典型而言為12~70μm，更典型而言為18~35μm。又，就降低原料成本之觀點而言，較佳為載體之厚度較小。因此，載體之厚度典型而言為5μm以上35μm以下，較佳為5μm以上18μm以下，更佳為5μm以上12μm以下，進而較佳為5μm以上11μm以下，進而更佳為5μm以上10μm以下。再者，於載體之厚度小之情形時，容易於載體之通箔時產生折痕。為了防止折痕之產生，較有效為例如使附有載體之銅箔製造裝置之搬送輥變得平滑或縮短搬送輥與其下一搬送輥之距離。
<中間層>
上述中間層只要為如下之構成，則無特別限定，即，於附有載體之銅箔積層於絕緣基板之步驟前極薄銅層難以自載體剝離，但於積層於絕緣基 板之步驟後極薄銅層可自載體剝離。例如，本發明之附有載體之銅箔之中間層可含有選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、該等之合金、該等之水合物、該等之氧化物、有機物組成之群中之一種或兩種以上。又，中間層亦可為複數層。
又，例如中間層可藉由如下方式構成：自載體側形成由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種元素構成之單一金屬層、或者由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種或兩種以上元素構成之合金層，並於其上形成由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種或兩種以上元素之水合物或氧化物或有機物構成之層、或由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種元素構成之單一金屬層、或由選自以Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種或兩種以上元素構成之合金層。
較佳為於形成有中間層之載體之相反面設置鍍Ni層等防銹層。再者，認為於藉由鉻酸鹽處理或鋅鉻酸鹽處理或鍍敷處理而設置中間層之情形時，有鉻或鋅等附著之金屬之一部分成為水合物或氧化物之情形。
<打底鍍敷(strike plating)>
於中間層上設置極薄銅層前，可為了降低極薄銅層之針孔而進行利用銅-磷合金之打底鍍敷。打底鍍敷時可列舉焦磷酸銅鍍敷液等。
<極薄銅層(銅箔主體層)>
極薄銅層(銅箔主體層)可藉由利用硫酸銅、焦磷酸銅、胺基磺酸銅、氰化銅等電解浴之電鍍而形成，就可於一般之電解銅箔中使用，且可於高電流密度下形成銅箔而言，較佳為硫酸銅浴。極薄銅層之厚度並無特別限制，一般而言薄於載體，例如為12μm以下。典型而言為0.5~12μm，更典型而言為1~5μm，更典型而言為2~5μm。
又，本發明之銅箔於另一方面係如下銅箔：其具備上述銅箔主體層、形成於上述銅箔主體層上之上述粗化處理層、形成於上述粗化處理層上之含有鉻之上述防銹處理層、及形成於上述防銹處理層上之樹脂層，且於將銅箔自具有樹脂層之面側積層於樹脂基材上，並使用蝕刻液對銅箔之銅箔主體層至防銹處理層進行全面蝕刻之情形時，將藉由XPS對全面蝕刻後之上述樹脂基材上之上述樹脂層之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。再者，亦可於上述銅箔主體層與上述粗化處理層之間設置其他層。又，亦可於上述粗化處理層與含有鉻之上述防銹處理層之間設置其他層。又，亦可於含有鉻之上述防銹處理層與上述樹脂層之間設置其他層。例如，可於防銹處理層與樹脂層之間設置矽烷偶合劑層。於銅箔形成有利用鉻酸鹽處理所得之防銹處理層之情形等時，會於藉由全面蝕刻去除銅箔之銅箔主體層至防銹處理層後之上述樹脂基材上之上述樹脂層表面殘留Cr。由於該Cr含有率相對於藉由XPS進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)之合計而為0.1~10%，故而可獲得樹脂基材與形成於該基材上之鍍銅之良好之密接性(剝離強度)。Cr含有比率(%)較佳為0.5~5.0%，更佳為1.0~3.0%。此處，一般而言，藉由上述XPS表面分析進行分析之樹脂基材(全面蝕刻基材)之區域為自樹脂基材表面至深度10nm左右之區域。
又，所謂「全面蝕刻」係指進行蝕刻直至將銅箔之銅箔主體層至防銹處理層與厚度相應地全部去除而於整個面露出樹脂。
又，本發明之銅箔於進而另一方面係如下銅箔：其具備上述銅箔主體層、形成於上述銅箔主體層上之含有鉻之上述防銹處理層、及形成於上述防銹處理層上之樹脂層，且於將銅箔自具有樹脂層之面側積層於樹脂基材上，並使用蝕刻液對銅箔之銅箔主體層至防銹處理層進行全面蝕 刻之情形時，將藉由XPS對全面蝕刻後之上述樹脂基材上之上述樹脂層之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。再者，亦可於上述銅箔主體層與含有鉻之上述防銹處理層之間設置其他層。例如可於上述銅箔主體層與上述防銹處理層之間設置屏障層。又，亦可於含有鉻之上述防銹處理層與上述樹脂層之間設置其他層。例如可於防銹處理層與樹脂層之間設置矽烷偶合劑層。於銅箔形成有利用鉻酸鹽處理所得之防銹處理層之情形等時，會於藉由全面蝕刻去除銅箔之銅箔主體層至防銹處理層後之上述樹脂基材上之上述樹脂層表面殘留Cr。由於該Cr含有率相對於藉由XPS進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)之合計而為0.1~10%，故而可獲得樹脂基材與形成於該基材上之鍍銅之良好之密接性(剝離強度)。Cr含有比率(%)較佳為0.5~5.0%，更佳為1.0~3.0%。此處，一般而言，藉由上述XPS表面分析進行分析之樹脂基材(全面蝕刻基材)之區域為自樹脂基材表面至深度10nm左右之區域。
上述樹脂層可為接著劑，亦可為接著用之半硬化狀態(B階段狀態)之絕緣樹脂層。所謂半硬化狀態(B階段狀態)，包含即便用手指觸摸其表面亦無黏著感，可將該絕緣樹脂層重合而保管，若進而受到加熱處理則發生硬化反應之狀態。
又，上述樹脂層亦可為底塗劑。於本發明中，所謂「底塗劑」表示可使無電解鍍銅層與樹脂基材特別牢固地接著之樹脂層。底塗劑可使用公知之底塗劑。
又，上述樹脂層可含有熱硬化性樹脂，亦可為熱塑性樹脂。又，上述樹脂層亦可含有熱塑性樹脂。其種類並無特別限定，例如可列舉包括環氧樹脂、聚醯亞胺樹脂、多官能性氰酸酯化合物、馬來亞醯胺化合 物、聚乙烯醇縮乙醛樹脂、胺基甲酸酯樹脂等之樹脂作為較佳者。又，樹脂層亦可為嵌段共聚聚醯亞胺樹脂層或含有嵌段共聚聚醯亞胺樹脂及聚馬來亞醯胺化合物之樹脂層。
上述樹脂層可含有公知之樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體(可使用包含無機化合物及/或有機化合物之介電體、包含金屬氧化物之介電體等任何介電體)、反應觸媒、交聯劑、聚合物、預浸料、骨架材料等。又，上述樹脂層例如亦可使用如下專利中所記載之物質(樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸料、骨架材料等)及/或樹脂層之形成方法、形成裝置而形成：國際公開編號WO2008/004399號、國際公開編號WO2008/053878、國際公開編號WO2009/084533、日本特開平11-5828號、日本特開平11-140281號、日本專利第3184485號、國際公開編號WO97/02728、日本專利第3676375號、日本特開2000-43188號、日本專利第3612594號、日本特開2002-179772號、日本特開2002-359444號、日本特開2003-304068號、日本專利第3992225號、日本特開2003-249739號、日本專利第4136509號、日本特開2004-82687號、日本專利第4025177號、日本特開2004-349654號、日本專利第4286060號、日本特開2005-262506號、日本專利第4570070號、日本特開2005-53218號、日本專利第3949676號、日本專利第4178415號、國際公開編號WO2004/005588、日本特開2006-257153號、日本特開2007-326923號、日本特開2008-111169號、日本專利第5024930號、國際公開編號WO2006/028207、日本專利第4828427號、日本特開2009-67029號、國際公開編號WO2006/134868、日本專利第5046927號、日本特開2009-173017號、國際公開編號WO2007/105635、日本專利第5180815號、國際公開編號WO2008/114858、國際公開編號WO2009/008471、日本特開2011-14727號、國際公開編號WO2009/001850、國際公開編號WO2009/145179、國際公開編 號WO2011/068157、日本特開2013-19056號。
將該等樹脂溶解於例如甲基乙基酮(MEK)、甲苯等溶劑中而製成樹脂液，並藉由例如輥式塗佈法等將其塗佈於上述極薄銅層上、或上述耐熱層、防銹層、或上述鉻酸鹽處理層、或上述矽烷偶合劑層上，繼而視需要進行加熱乾燥而去除溶劑，使其成為B階段狀態。乾燥時例如只要使用熱風乾燥爐即可，乾燥溫度只要為100~250℃、較佳為130~200℃即可。
具備上述樹脂層之銅箔(附有樹脂之銅箔)係以如下態樣使用：將該樹脂層重合於基材後，將整體進行熱壓接而使該樹脂層熱硬化，繼而對銅箔進行全面蝕刻後，於該樹脂上形成電路。又，亦可以不對銅箔進行全面蝕刻而形成規定之配線圖案之態樣使用。
若使用該附有樹脂之銅箔，則可減少多層印刷配線基板之製造時之預浸材料之使用片數。而且，可將樹脂層之厚度設為如可確保層間絕緣之厚度，或即便完全不使用預浸材料亦可製造覆銅積層板。又，此時，亦可將絕緣樹脂底塗於基材之表面而進一步改善表面之平滑性。
再者，於不使用預浸材料之情形時，由於節約預浸材料之材料成本，又，積層步驟亦變得簡略，故而於經濟上有利，而且具有所製造之多層印刷配線基板之厚度與預浸材料之厚度相應地變薄，可製造一層之厚度為100μm以下之極薄多層印刷配線基板之優點。
該樹脂層之厚度較佳為0.1~80μm。
若樹脂層之厚度薄於0.1μm，則有接著力降低，於未介置預浸材料而將該附有樹脂之銅箔積層於具備內層材料之基材時，難以確保與內層材料之電路之間之層間絕緣之情形。
另一方面，若樹脂層之厚度厚於80μm，則難以利用1次塗佈步驟形成目標厚度之樹脂層，由於花費額外之材料費與步驟數，故而於 經濟上不利。進而，所形成之樹脂層由於其可撓性較差，故而容易於處理時產生龜裂等，又，有與內層材料之熱壓接時產生過度之樹脂流動而難以順利地積層之情形。
進而，作為該附有樹脂之銅箔之另一製品形態，亦可使銅箔之銅箔主體層具有載體，且利用樹脂層被覆上述防銹處理層上，使其成為半硬化狀態後，繼而將載體剝離，而以載體不存在之附有樹脂之銅箔主體層之形態製造。
此處，對使用本發明之附有載體之銅箔之印刷配線板之製造方法之具體例進行詳細說明。
步驟1：首先，準備具有表面形成有粗化處理層之極薄銅層之附有載體之銅箔(第1層)。
步驟2：其次，於極薄銅層之粗化處理層上塗佈抗蝕劑，並進行曝光、顯影，而將抗蝕劑蝕刻成規定之形狀。
步驟3：其次，形成電路用之鍍敷後，將抗蝕劑去除，藉此形成規定形狀之電路鍍敷。
步驟4：其次，以覆蓋電路鍍敷之方式(以掩埋電路鍍敷之方式)於極薄銅層上設置嵌入樹脂而積層樹脂層，繼而自極薄銅層側接著另一附有載體之銅箔(第2層)。
步驟5：其次，自第2層之附有載體之銅箔剝離載體。再者，第2層亦可使用不具有載體之銅箔。
步驟6：其次，於第2層之極薄銅層或銅箔及樹脂層之規定位置進行雷射開孔，使電路鍍敷露出而形成盲孔。
步驟7：其次，於盲孔中嵌入銅而形成灌孔(via fill)。
步驟8：其次，於灌孔上以上述步驟2及3之方式形成電路鍍敷。
步驟9：其次，自第1層之附有載體之銅箔剝離載體。
步驟10：其次，藉由快閃蝕刻去除兩表面之極薄銅層(於第2層設置有銅箔之情形時為銅箔)，而使樹脂層內之電路鍍敷之表面露出。
步驟11：其次，於樹脂層內之電路鍍敷上形成凸塊，並於該焊料上形成銅柱。如此製作使用本發明之附有載體之銅箔之印刷配線板。
上述另一附有載體之銅箔(第2層)可使用本發明之附有載體之銅箔，可使用習知之附有載體之銅箔，進而亦可使用通常之銅箔。又，可於步驟8中之第2層之電路上進一步形成一層或複數層電路，可藉由半加成法、減成法、部分加成法或改良半加成法中之任一方法而進行該等電路形成。
根據如上所述之印刷配線板之製造方法，由於成為電路鍍敷嵌入至樹脂層之構成，故而於例如步驟10之利用快閃蝕刻去除極薄銅層時，電路鍍敷被樹脂層保護，而保持其形狀，藉此容易形成微細電路。又，由於電路鍍敷被樹脂層保護，故而耐電子遷移性提高，而良好地抑制電路之配線之導通。因此，容易形成微細電路。又，如步驟10及步驟11所示般，由於藉由快閃蝕刻而去除極薄銅層時，電路鍍敷之露出面成為自樹脂層凹陷之形狀，故而容易於該電路鍍敷上形成凸塊，進而容易於其上形成銅柱，製造效率得到提高。
再者，嵌入樹脂(resin)可使用公知之樹脂、預浸料。例如可使用BT(雙馬來亞醯胺三)樹脂或作為含浸有BT樹脂之玻璃布之預浸料、Ajinomoto Fine-Techno股份有限公司製造之ABF膜或ABF。又，上述嵌入樹脂(resin)可使用本說明書中所記載之樹脂層及/或樹脂及/或預浸料。
又，上述第一層所使用之附有載體之銅箔亦可於該附有載體之銅箔之表面具有基板或樹脂層。藉由具有該基板或樹脂層，第一層所使用之附有載體之銅箔得到支持，而不易產生皺褶，因此具有生產性提高之優點。再者，上述基板或樹脂層只要為發揮支持上述第一層所使用之附有 載體之銅箔之效果者，則可使用所有基板或樹脂層。例如，可使用本案說明書中所記載之載體、預浸料、樹脂層、或公知之載體、預浸料、樹脂層、金屬板、金屬箔、無機化合物之板、無機化合物之箔、有機化合物之板、有機化合物之箔作為上述基板或樹脂層。
進而，藉由對印刷配線板搭載電子零件類，而完成印刷電路板。於本發明中，「印刷配線板」亦包括如此搭載有電子零件類之印刷配線板及印刷電路板及印刷基板。
又，可使用該印刷配線板製作電子機器，可使用該搭載有電子零件類之印刷電路板製作電子機器，亦可使用該搭載有電子零件類之印刷基板製作電子機器。
[實施例]
以下例示本發明之實施例，但該等實施例係為了更好地理解本發明及其優點而提供者，並非意欲限定發明。
圖2中表示用以獲得實施例及比較例之資料之樣品製作流程。
作為實施例1~31及比較例1~15，準備以下之銅箔主體層(生箔)。
‧一般電解生箔
將銅濃度80~120g/L、硫酸濃度80~120g/L、氯化物離子濃度30~100ppm、膠濃度1~5ppm、電解液溫度57~62℃之硫酸銅電解液作為電解鍍銅浴，並以流動於陽極與陰極(銅箔用電鍍用金屬製滾筒)之間之電解液之線速度1.5~2.5m/秒、電流密度70A/dm2而製作厚度12μm(重量厚度95g/m2)之一般電解生箔。
‧兩面平坦電解生箔
將銅濃度80~120g/L、硫酸濃度80~120g/L、氯化物離子濃度30~100ppm、膠濃度1~5ppm、電解液溫度57~62℃之硫酸銅電解液作為電解 鍍銅浴，並以流動於陽極與陰極(銅箔用電鍍用金屬製滾筒)之間之電解液之線速度1.5~2.5m/秒、電流密度70A/dm2而製作厚度12μm(重量厚度95g/m2)之一般電解生箔。
‧附有載體之極薄生銅箔
於上述兩面平坦電解生箔之製造條件下，製作厚度18μm之兩面平坦電解生箔。將其作為銅箔載體，藉由以下方法形成剝離層、極薄銅層，而獲得厚度3μm之附有載體之極薄銅箔。
(1)Ni層(剝離層：基底鍍敷1)
於以下條件下利用輥對輥(roll to roll)型連續鍍敷線對銅箔載體之S面進行電鍍，藉此形成1000μg/dm2之附著量之Ni層。具體鍍敷條件如下所示。
硫酸鎳：270~280g/L
氯化鎳：35~45g/L
乙酸鎳：10~20g/L
硼酸：30~40g/L
光澤劑：糖精、丁炔二醇等
十二烷基硫酸鈉：55~75ppm
pH值：4~6
浴溫：55~65℃
電流密度：10A/dm2
(2)Cr層(剝離層：基底鍍敷2)
其次，對(1)中所形成之Ni層表面進行水洗及酸洗後，繼而，於輥對輥型連續鍍敷線上，藉由於以下條件下進行電解鉻酸鹽處理而於Ni層上附著11μg/dm2之附著量之Cr層。
重鉻酸鉀1~10g/L、鋅0g/L
pH值：7~10
液溫：40~60℃
電流密度：2A/dm2
(3)極薄銅層
其次，對(2)中所形成之Cr層表面進行水洗及酸洗後，繼而，於輥對輥型連續鍍敷線上，藉由於以下條件下進行電鍍而於Cr層上形成厚度2μm之極薄銅層，從而製作附有載體之極薄銅箔。
銅濃度：80~120g/L
硫酸濃度：80~120g/L
電解液溫度：50~80℃
電流密度：100A/dm2
‧壓延銅箔：準備JX日礦日石金屬股份有限公司製造之精銅(JIS H3100 C1100R)，厚度12μm。
其次，於上述生箔之與樹脂基材之接著側表面即M面(壓延銅箔並無規定)，依序實施粗化處理、屏障處理、防銹處理、矽烷偶合劑塗佈之各表面處理。各處理條件如下所示。
[粗化處理]
‧球狀粗化(通常)：
對上述記載之各種生箔之M面及附有載體之極薄生銅箔之表面於下述條件下進行粗化處理。
(電解液組成)
Cu：20~30g/L(以硫酸銅五水合物添加，以下相同)
H2SO4：80~120g/L
砷：1.0~2.0g/L
(電解液溫度)
35~40℃
(電流條件)
電流密度：70A/dm2(浴之極限電流密度以上)
於以上述條件實施有粗化處理之各種銅箔之M面、附有載體之極薄銅箔之表面，為了防止粗化粒子之脫落及提高剝離強度，而利用由硫酸-硫酸銅構成之銅電解浴進行覆蓋鍍敷。覆蓋鍍敷條件如下所示。
(電解液組成)
Cu：40~50g/L
H2SO4：80~120g/L
(電解液溫度)
43~47℃
(電流條件)
電流密度：29A/dm2(未達浴之極限電流密度)
‧微細粗化(1)：
對上述記載之各種生箔之M面及附有載體之極薄生銅箔之表面於下述條件下進行粗化處理。
(電解液組成)
Cu濃度：10~20g/L
H2SO4濃度：80~120g/L
鎢濃度：1~10mg/L(以鎢酸鈉二水合物添加)
十二烷基硫酸鈉濃度：1~10mg/L
(電解液溫度)
35~45℃
(電流條件)
電流密度：54A/dm2
於以上述條件實施有粗化處理之各種銅箔之M面、附有載體之極薄銅箔之表面，為了防止粗化粒子之脫落及提高剝離強度，而利用由硫酸-硫酸銅構成之銅電解浴進行覆蓋鍍敷。覆蓋鍍敷條件如下所示。
(電解液組成)
Cu：40~50g/L
H2SO4：80~120g/L
(電解液溫度)
43~47℃
(電流條件)
電流密度：41A/dm2(未達浴之極限電流密度)
‧微細粗化(2)：
對上述記載之兩面平坦電解生箔之M面及附有載體之極薄生銅箔之表面於下述條件下進行粗化處理。
(電解液組成)
Cu：10~20g/L
Co：1~10g/L
Ni：1~10g/L
pH值：1~4
(電解液溫度)
40~50℃
(電流條件)
電流密度：25A/dm2
於以上述條件實施有粗化處理之兩面平坦銅箔之M面及附有載體之極薄銅箔之表面進行Co-Ni之覆蓋鍍敷。覆蓋鍍敷條件如下所示。
(電解液組成)
Co：1~30g/L
Ni：1~30g/L
pH值：1.0~3.5
(電解液溫度)
30~80℃
(電流條件)
電流密度5.0A/dm2
再者，對於實施例30、31、比較例14、15，不進行粗化處理，而於銅箔主體層上進行下述防銹處理。
[屏障處理]
於下述條件下進行屏障處理，而形成鍍黃銅層或鍍鋅-鎳合金層。
實施例23之屏障層(鍍黃銅)形成條件：
使用銅濃度50~80g/L、鋅濃度2~10g/L、氫氧化鈉濃度50~80g/L、氰化鈉濃度5~30g/L、溫度60~90℃之黃銅鍍浴，並以電流密度5~10A/dm2(多段處理)對形成有粗化處理層之M面賦予鍍敷電量30As/dm2。
實施例24之屏障層(鍍鋅-鎳)形成條件：
使用添加有Ni：10g/L~30g/L、Zn：1g/L~15g/L、硫酸(H2SO4)：1g/L~12g/L、氯化物離子：0g/L~5g/L之鍍浴，並以電流密度1.3A/dm2對形成有粗化處理層之M面賦予鍍敷電量5.5As/dm2。
[防銹處理]
於下述條件下進行防銹處理(鉻酸鹽處理)，而形成防銹處理層。
(鉻酸鹽條件1)利用CrO3：2.5g/L、Zn：0.4g/L、Na2SO4：10g/L、pH值4.8、54℃之鉻酸鹽浴附加0.7As/dm2之電量。進而，於利用鉻酸鹽浴之防銹處理剛結束後，使用液體噴射管，並使用相同之鉻酸鹽浴噴淋粗化處理面整個面。
(鉻酸鹽條件2)利用CrO3：2.5g/L、Zn：0.7g/L、Na2SO4：10g/L、pH值4.8、54℃之鉻酸鹽浴附加0.7As/dm2之電量。進而，於利用鉻酸鹽浴之防銹處理剛結束後，使用液體噴射管，並使用相同之鉻酸鹽浴噴淋粗化處理面整個面。
(鉻酸鹽條件3)於實施有粗化處理之電解生箔M面，利用K2Cr2O7：4g/L、pH值10、溫度37℃之鹼性純鉻酸鹽浴對銅箔附加0.7As/dm2之電量。進而，於利用鉻酸鹽浴之防銹處理剛結束後，使用液體噴射管，並使用相同之鉻酸鹽浴噴淋粗化處理面整個面。
(由於為鹼性浴，故而Zn2+成為Zn(OH)2而沈澱，因此不存在自由之Zn)
(鉻酸鹽條件4)利用CrO3：2.5g/L、Zn：0.2g/L、Na2SO4：10g/L、pH值4.8、54℃之鉻酸鹽浴附加0.7As/dm2之電量。
(鉻酸鹽條件5)利用CrO3：2.5g/L、Zn：0.4g/L、Na2SO4：10g/L、pH值4.8、54℃之鉻酸鹽浴附加0.7As/dm2之電量。
[矽烷偶合劑塗佈]
對於實施例25，藉由對銅箔之粗化處理面噴霧含有0.2~2重量%之烷氧基矽烷之pH值7~8之溶液，而進行矽烷偶合劑塗佈處理。
對於實施例28~31，於防銹處理後，進而於下述條件下形成樹脂層。
(樹脂合成例)
於安裝有不鏽鋼製之錨型攪拌棒、氮氣導入管、及於帶活栓之收集器(trap)上安裝有球形冷凝管之回流冷凝器之2升之三口燒瓶中，添加3,4,3',4'-聯苯四羧酸二酐117.68g(400mmol)、1,3-雙(3-胺基苯氧基)苯87.7g(300mmol)、γ-戊內酯4.0g(40mmol)、吡啶4.8g(60mmol)、N-甲基-2-吡咯啶酮(以下記為NMP)300g、甲苯20g，並以180℃加熱1小時後，冷卻至室溫附近，其後，添加3,4,3',4'-聯苯四羧酸二酐29.42g(100mmol)、2,2- 雙{4-(4-胺基苯氧基)苯基}丙烷82.12g(200mmol)、NMP 200g、甲苯40g，於室溫下混合1小時後，以180℃加熱3小時，而獲得固形物成分38%之嵌段共聚聚醯亞胺。關於該嵌段共聚聚醯亞胺，下述所示之通式(1)：通式(2)=3：2，數量平均分子量：70000，重量平均分子量：150000。
利用NMP將合成例中所獲得之嵌段共聚聚醯亞胺溶液進一步稀釋，而製成固形物成分10%之嵌段共聚聚醯亞胺溶液。於該嵌段共聚聚醯亞胺溶液中，將雙(4-馬來亞醯胺苯基)甲烷(BMI-H，K-I化成)之固形物成分重量比率設為35，將嵌段共聚聚醯亞胺之固形物成分重量比率設為65(即，樹脂溶液所含有之雙(4-馬來亞醯胺苯基)甲烷固形物成分重量：樹脂溶液所含有之嵌段共聚聚醯亞胺固形物成分重量=35：65)，於60℃溶解混合20分鐘而製成樹脂溶液。其後，於實施例28、30中對銅箔之M面(高光澤面)使用逆輥塗佈機塗佈上述樹脂溶液，於實施例29、31中對銅箔之極薄銅表面使用逆輥塗佈機塗佈上述樹脂溶液，於氮氣氛圍下以120℃乾燥處理3分鐘，且以160℃乾燥處理3分鐘後，最後以300℃加熱處理2分鐘，而製作具備樹脂層之銅箔。再者，關於樹脂層之厚度，於實施例28、30中設為2μm，於實施例29、31中設為1.3μm。
對於以上述方式製作之實施例及比較例之各銅箔，準備 20cm見方大小之下述樹脂基材，並將樹脂基材與銅箔以使銅箔之具有粗化處理層之面與樹脂基材接觸之方式進行積層壓製。積層壓製之溫度、壓力、時間係使用各基材製造商之推薦條件。
樹脂(1)：三菱瓦斯化學公司GHPL-830MBT
樹脂(2)：日立化成工業公司製造之679-FG
樹脂(3)：Sumitomo Bakelite公司製造之EI-6785TS-F
其次，於下述蝕刻條件下將樹脂基材上之銅箔(於實施例28~31中為銅箔主體層至防銹處理層)藉由全面蝕刻而去除。
(蝕刻條件1)蝕刻液：硫酸-過氧化氫溶液，H2O2濃度：2.5%，H2SO4濃度：4.0%，液溫：30℃
(蝕刻條件2)蝕刻液：二氯化銅溶液，HCl濃度：3.5mol/L，溫度：50℃，以比重成為1.26之方式調節CuCl2濃度
(蝕刻條件3)蝕刻液：三氯化鐵溶液，HCl濃度：3.5mol/L，溫度：25℃，以比重成為1.28之方式調節FeCl3濃度
(蝕刻條件4)蝕刻液：過硫酸鈉溶液，Na2S2O8濃度：36g/L，HgCl2濃度：15ppm，H3PO4濃度：15mL/L
其次，於樹脂基材(全面蝕刻基材)之蝕刻面(於實施例28~31中為樹脂層之蝕刻面)實施用以使無電解銅析出之觸媒賦予，並使用關東化成製造之KAP-8浴於下述條件下實施無電解鍍銅。所獲得之無電解鍍銅之厚度為0.5μm。
CuSO4濃度：0.06mol/L，HCHO濃度：0.5mol/L，EDTA濃度：0.12mol/L，pH值12.5，添加劑：2,2'-二吡啶，添加劑濃度：10mg/L，表面活性劑：REG-1000，表面活性劑濃度：500mg/L
其次，於無電解鍍銅上進而使用下述電解液實施電解鍍敷。銅厚度(無電解鍍敷及電解鍍敷之總厚度)成為12μm。
單純硫酸銅電解液：Cu濃度：100g/L，H2SO4濃度：80g/L
對於以上述方式製作之實施例及比較例之各樣品，如下述般進行各種評價。又，將各試驗之條件及評價示於表1~3。
(1)表面粗度Rz：
使用小坂研究所股份有限公司製造之接觸式粗糙度計SP-11，依據JIS B0601-1994對銅箔粗化面測定十點平均粗糙度。再者，由於屏障層、防銹層、矽烷偶合層與生箔或粗化粒子之厚度相比可忽視，銅箔粗化面之表面粗度係根據生箔與粗化粒子之組合而決定，故而生箔及粗化粒子為相同條件者設為表面粗度相同(實際測定為相同)。又，測定係對試製樣品之寬度方向之10點進行，並求出其平均值而設為表面粗度。
(2)剝離強度：
使用上述3種樹脂基材，將樹脂基材與各實施例、比較例中所獲得之銅箔以使銅箔之具有粗化處理層之面與樹脂基材接觸之方式進行積層壓製。積層壓製之溫度、壓力、時間係使用各基材製造商之推薦條件。然後，對銅箔進行全面蝕刻後，對樹脂基材(全面蝕刻基材)(於實施例28~31中為樹脂層之蝕刻面)實施無電解鍍銅、電解鍍銅而將銅層厚度設為12μm，對由此獲得之附有鍍銅之積層板藉由濕式蝕刻而製作寬度10mm之銅電路。依據JIS-C-6481測定以90度剝離該銅電路時之強度，並設為剝離強度。
(3)Cr含有比率：
使用島津/KRATOS公司製造之高性能光電子分光分析裝置AXIS-HS，對樹脂基材(全面蝕刻基材)[於實施例28~31中為樹脂層之蝕刻面]之蝕刻面之任意3個部位進行XPS表面分析。再者，XPS表面分析係依據「第19次X射線光電子分析(ESCA)講習會講義1997.6.26~27秦野島津製作所股份有限公司表面-半導體機器部客戶支持中心」之6-15頁~6-19頁 之「2.3定量分析」而進行。對於上述任意3個部位，將由分析結果所獲得之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E，並算出Cr含有比率(%)[=A/(A+B+C+D+E)×100]，將上述任意3個部位之Cr含有比率(%)之平均值作為Cr含有比率(%)之值。
(評價結果)
實施例1~31之上述Cr含有比率(%)均為0.1~10%，可獲得良好之剝離強度。
又，根據圖1所示之製程，使用實施例2、實施例3、實施例5之銅箔來製作微細配線基板，結果確認分別可形成線/間隙為20μm/20μm、15μm/15μm、10μm/10μm之超微細電路。
關於比較例1~6、12~14，未形成含有鉻之防銹處理層，無法檢測出上述Cr含有比率(%)，而剝離強度不良。
關於比較例7，未形成粗化粒子層及樹脂層之任一者，而剝離不良。
關於比較例8~11、15，含有鉻之防銹處理層之形成條件不適當，無法檢測出上述Cr含有比率(%)，而剝離強度不良。
圖3~8中分別表示實施例1~6之銅箔處理面之SEM照片，圖9~11中分別表示比較例2、比較例6、比較例9之銅箔處理面之SEM照片。

Claims (41)

  1. 一種銅箔，其依序具備銅箔主體層、粗化處理層、及含有鉻之防銹處理層，於將該銅箔自具有該粗化處理層之面側積層於樹脂基材上，並使用蝕刻液對該銅箔進行全面蝕刻之情形時，將藉由XPS對該全面蝕刻後之該樹脂基材之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
  2. 如申請專利範圍第1項之銅箔，其中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.5~5%。
  3. 如申請專利範圍第2項之銅箔，其中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為1~3%。
  4. 如申請專利範圍第1至3項中任一項之銅箔，其中，於樹脂基材積層側之表面設置有矽烷偶合劑層。
  5. 一種銅箔，其依序具備銅箔主體層、粗化處理層、含有鉻之防銹處理層、及樹脂層，且於將該銅箔自具有該樹脂層之面側積層於樹脂基材上，並使用蝕刻液對該銅箔之銅箔主體層至防銹處理層進行全面蝕刻之情形時，將藉由XPS對該全面蝕刻後之該樹脂基材上之該樹脂層之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
  6. 如申請專利範圍第5項之銅箔，其中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.5~5%。
  7. 如申請專利範圍第6項之銅箔，其中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為1~3%。
  8. 如申請專利範圍第1至3、5至7項中任一項之銅箔，其中，形成於該銅箔主體層與該防銹處理層之間之該粗化處理層係由球狀粒子或微細粒子構成，且表面粗度Rz為0.3~4.0μm。
  9. 如申請專利範圍第1至3、5至7項中任一項之銅箔，其中，於該粗化處理層與該防銹處理層之間形成有屏障層。
  10. 如申請專利範圍第9項之銅箔，其中，該屏障層係由鍍黃銅層或鍍鋅-鎳合金層構成。
  11. 一種銅箔，其依序具備銅箔主體層、含有鉻之防銹處理層、及樹脂層，且於將該銅箔自具有該樹脂層之面側積層於樹脂基材上，並使用蝕刻液對該銅箔之銅箔主體層至防銹處理層進行全面蝕刻之情形時，將藉由XPS對該全面蝕刻後之該樹脂基材上之該樹脂層之蝕刻面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
  12. 如申請專利範圍第11項之銅箔，其中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.5~5%。
  13. 如申請專利範圍第12項之銅箔，其中，該Cr含有比率(%)[=A/(A+B+C+D+E)×100]為1~3%。
  14. 如申請專利範圍第5至7、11至13項中任一項之銅箔，其中，該樹脂層為接著用樹脂。
  15. 如申請專利範圍第14項之銅箔，其中，該樹脂層為底塗劑。
  16. 如申請專利範圍第5至7、11至13項中任一項之銅箔，其中，該樹脂層為半硬化狀態之樹脂。
  17. 如申請專利範圍第5至7、11至13項中任一項之銅箔，其中，該樹脂層為嵌段共聚聚醯亞胺樹脂層或含有嵌段共聚聚醯亞胺樹脂及聚馬來 亞醯胺化合物之樹脂層。
  18. 如申請專利範圍第11至13項中任一項之銅箔，其中，於該銅箔主體層與該防銹處理層之間形成有屏障層。
  19. 如申請專利範圍第18項之銅箔，其中，該屏障層係由鍍黃銅層或鍍鋅-鎳合金層構成。
  20. 如申請專利範圍第5至7、11至13項中任一項之銅箔，其中，於該防銹處理層與該樹脂層之間設置有矽烷偶合劑層。
  21. 如申請專利範圍第1至3、5至7、11至13項中任一項之銅箔，其中，該銅箔主體層之厚度為12μm以下。
  22. 如申請專利範圍第1至3、5至7、11至13項中任一項之銅箔，其中，該蝕刻液為硫酸-過氧化氫溶液、二氯化銅溶液、三氯化鐵溶液、或過硫酸鹽系溶液。
  23. 如申請專利範圍第1至3、5至7、11至13項中任一項之銅箔，其用於半加成法。
  24. 一種附有載體之銅箔，其於載體之一表面或兩表面介隔中間層而自該銅箔主體層側設置有申請專利範圍第1至23項中任一項之銅箔。
  25. 一種附有載體之銅箔，其於該載體之一表面介隔中間層而自該銅箔主體層側設置有申請專利範圍第1至23項中任一項之銅箔，且於該載體之另一表面設置有粗化處理層。
  26. 一種覆銅積層體，其使用有申請專利範圍第1至3、5至7、11至13項中任一項之銅箔、或申請專利範圍第24或25項之附有載體之銅箔。
  27. 如申請專利範圍第26項之覆銅積層體，其用於半導體封裝。
  28. 一種印刷配線板，其使用有申請專利範圍第1至3、5至7、11至13項中任一項之銅箔、或申請專利範圍第24或25項之附有載體之銅箔。
  29. 一種樹脂基材，其係含有Cr之樹脂基材，且於將藉由XPS對該樹脂基 材表面進行表面分析時之Cr、Zn、C、O、Si之重量濃度(wt%)分別設為A、B、C、D、E時，Cr含有比率(%)[=A/(A+B+C+D+E)×100]為0.1~10%。
  30. 如申請專利範圍第29項之樹脂基材，其表面粗度Rz為0.3~4.0μm。
  31. 如申請專利範圍第29項之樹脂基材，其用於半加成法。
  32. 一種電路之形成方法，其含有下述步驟：使用申請專利範圍第1至3、5至7、11至13項中任一項之銅箔，並藉由半加成法而形成電路。
  33. 一種半加成法，其使用申請專利範圍第26項之覆銅積層體而形成電路。
  34. 一種半加成法，其使用申請專利範圍第29至31項中任一項之樹脂基材而形成電路。
  35. 一種半導體封裝用電路形成基板，其於申請專利範圍第29至31項中任一項之樹脂基材之表面，藉由半加成法形成有線/間隙為30/30μm以下之電路。
  36. 一種半導體封裝，其具備有申請專利範圍第35項之半導體封裝用電路形成基板。
  37. 一種印刷配線板之製造方法，其含有下述步驟：使用申請專利範圍第1至3、5至7、11至13項中任一項之銅箔，並藉由半加成法而形成電路。
  38. 一種印刷配線板，其使用有申請專利範圍第29至31項中任一項之樹脂基材。
  39. 一種電子機器，其使用有申請專利範圍第28項之印刷配線板。
  40. 一種印刷配線板之製造方法，其含有下述步驟：準備申請專利範圍第24或25項之附有載體之銅箔及絕緣基板；將該附有載體之銅箔與絕緣基板積層；於將該附有載體之銅箔與絕緣基板積層後，經過將該附有載體之銅箔之載體剝離之步驟而形成覆銅積層板， 其後，藉由半加成法、減成法、部分加成法或改良半加成法中之任一方法而形成電路。
  41. 一種印刷配線板之製造方法，其含有下述步驟：於申請專利範圍第24或25項之附有載體之銅箔之該極薄銅層側表面形成電路；以掩埋該電路之方式於該附有載體之銅箔之該極薄銅層側表面形成樹脂層；於該樹脂層上形成電路；於該樹脂層上形成電路後，將該載體剝離；及將該載體剝離後，去除該極薄銅層，藉此使形成於該極薄銅層側表面之掩埋於該樹脂層之電路露出。
TW103118927A 2013-05-29 2014-05-29 Copper foil, carrier-attached copper foil, copper-clad laminate, printed wiring board, circuit board for semiconductor package, semiconductor package, electronic apparatus, resin substrate, circuit formation method, semiaddition method, printed wiring board Manufacturing method TWI590720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013113322 2013-05-29
JP2013121955A JP5470487B1 (ja) 2013-05-29 2013-06-10 銅箔、それを用いた半導体パッケージ用銅張積層体、プリント配線板、プリント回路板、樹脂基材、回路の形成方法、セミアディティブ工法、半導体パッケージ用回路形成基板及び半導体パッケージ

Publications (2)

Publication Number Publication Date
TW201515532A TW201515532A (zh) 2015-04-16
TWI590720B true TWI590720B (zh) 2017-07-01

Family

ID=50749763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118927A TWI590720B (zh) 2013-05-29 2014-05-29 Copper foil, carrier-attached copper foil, copper-clad laminate, printed wiring board, circuit board for semiconductor package, semiconductor package, electronic apparatus, resin substrate, circuit formation method, semiaddition method, printed wiring board Manufacturing method

Country Status (5)

Country Link
JP (1) JP5470487B1 (zh)
KR (1) KR101822251B1 (zh)
CN (1) CN105264123B (zh)
TW (1) TWI590720B (zh)
WO (1) WO2014192895A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852671B1 (ko) 2015-01-21 2018-06-04 제이엑스금속주식회사 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
JP6204430B2 (ja) * 2015-09-24 2017-09-27 Ｊｘ金属株式会社 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
KR101908815B1 (ko) * 2016-12-23 2018-10-16 주식회사 포스코 내식성과 가공성이 우수한 Zn-Ni 전기도금강판 및 그 제조방법
US11895770B2 (en) 2018-10-05 2024-02-06 Panasonic Intellectual Property Management Co., Ltd. Copper-clad laminate, wiring board, and copper foil provided with resin
JPWO2021079819A1 (zh) * 2019-10-25 2021-04-29
CN111356284B (zh) * 2020-04-11 2021-04-30 万安裕维电子有限公司 一种抗氧化的裸铜pcb板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101024315A (zh) * 2001-07-06 2007-08-29 钟渊化学工业株式会社 层压体及其制造方法
JP3664708B2 (ja) * 2001-12-10 2005-06-29 三井化学株式会社 ポリイミド金属積層板およびその製造方法
US7473458B2 (en) * 2002-03-05 2009-01-06 Hitachi Chemical Co., Ltd. Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
JP4740692B2 (ja) * 2004-12-14 2011-08-03 三菱瓦斯化学株式会社 プリント配線板の製造法
JP4829647B2 (ja) * 2006-03-10 2011-12-07 三菱瓦斯化学株式会社 プリント配線板及びその製造方法
KR102104161B1 (ko) * 2009-03-27 2020-04-23 제이엑스금속주식회사 프린트 배선판용 동박 및 그 제조 방법
JP5399489B2 (ja) * 2009-06-19 2014-01-29 Ｊｘ日鉱日石金属株式会社 銅箔及びその製造方法
TWI511876B (zh) * 2009-07-14 2015-12-11 Ajinomoto Kk Production method of copper laminated board and copper clad laminate
JP4927963B2 (ja) * 2010-01-22 2012-05-09 古河電気工業株式会社 表面処理銅箔、その製造方法及び銅張積層基板
CN103124810A (zh) * 2010-09-24 2013-05-29 吉坤日矿日石金属株式会社 印刷电路板用铜箔的制造方法以及印刷电路板用铜箔
JP5685061B2 (ja) * 2010-11-19 2015-03-18 株式会社Ｓｈカッパープロダクツ プリント配線板用銅箔、及びプリント配線板
CN102560584B (zh) * 2012-02-14 2014-06-11 联合铜箔(惠州)有限公司 一种电解铜箔用添加剂及甚低轮廓电解铜箔表面处理工艺

Also Published As

Publication number Publication date
JP2015007261A (ja) 2015-01-15
JP5470487B1 (ja) 2014-04-16
WO2014192895A1 (ja) 2014-12-04
KR101822251B1 (ko) 2018-01-25
TW201515532A (zh) 2015-04-16
KR20160013983A (ko) 2016-02-05
CN105264123B (zh) 2019-04-05
CN105264123A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
TWI601457B (zh) Surface-treated copper foil, copper foil with carrier, base material, resin base material, printed wiring board, copper-clad laminated board, and the manufacturing method of a printed wiring board
TWI508850B (zh) A carrier copper foil, a method for producing a carrier copper foil, a carrier copper foil for printed wiring board, and a printed wiring board
TWI590720B (zh) Copper foil, carrier-attached copper foil, copper-clad laminate, printed wiring board, circuit board for semiconductor package, semiconductor package, electronic apparatus, resin substrate, circuit formation method, semiaddition method, printed wiring board Manufacturing method
US10187983B2 (en) Copper foil provided with carrier, laminate, printed wiring board, electronic device, and method for fabricating printed wiring board
TWI638590B (zh) Carrier copper foil, laminated body, printed wiring board, and printed wiring board manufacturing method
TWI613940B (zh) 附載體之銅箔、印刷配線板、積層體、電子機器及印刷配線板之製造方法
TWI577256B (zh) 表面處理銅箔、附載體銅箔、基材、樹脂基材、印刷配線板、覆銅積層板及印刷配線板之製造方法
TWI526299B (zh) Manufacturing method of supporting copper foil, printed wiring board, copper clad sheet, electronic machine and printed wiring board
TW201504038A (zh) 附載體銅箔、覆銅積層板、印刷配線板、電子機器及附載體銅箔之製造方法
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
WO2014136785A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
TWI641294B (zh) Carrier copper foil, printed wiring board, laminated body, electronic device, and printed wiring board manufacturing method
TWI597390B (zh) Electrolytic copper foil, manufacturing method of electrolytic copper foil, copper clad laminated board, printed wiring board, the manufacturing method of a printed wiring board, and the manufacturing method of an electronic device
TWI659826B (zh) 表面處理銅箔、及關於其之製品
TWI586851B (zh) Manufacturing method of copper foil, laminate, printed wiring board, electronic machine and printed wiring board
JP6546836B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP5746402B2 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及び、プリント配線板の製造方法
JP6570430B2 (ja) キャリア付銅箔の製造方法、プリント配線板の製造方法及び電子機器の製造方法