KR20160012248A - 노이즈 해석 장치, 전자 장치 및 노이즈원 특정 시스템 - Google Patents

노이즈 해석 장치, 전자 장치 및 노이즈원 특정 시스템 Download PDF

Info

Publication number
KR20160012248A
KR20160012248A KR1020167001181A KR20167001181A KR20160012248A KR 20160012248 A KR20160012248 A KR 20160012248A KR 1020167001181 A KR1020167001181 A KR 1020167001181A KR 20167001181 A KR20167001181 A KR 20167001181A KR 20160012248 A KR20160012248 A KR 20160012248A
Authority
KR
South Korea
Prior art keywords
noise
input signal
output signals
digital filters
signal
Prior art date
Application number
KR1020167001181A
Other languages
English (en)
Inventor
사토루 소노다
겐고 가토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160012248A publication Critical patent/KR20160012248A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

노이즈 해석 장치는 복수의 디지털 필터와 노이즈 해석부를 구비한다. 복수의 디지털 필터는 다른 필터 특성을 가지고, 같은 입력 신호를 필터링함으로써 복수의 출력 신호를 각각 출력한다. 노이즈 해석부는 복수의 출력 신호에 기초하여, 입력 신호에 있어서의 노이즈의 유무를 검출한다. 보다 상세하게는, 노이즈 해석부는 복수의 출력 신호의 값이 일치하는지 여부에 기초하여, 입력 신호에 있어서의 노이즈의 유무를 검출한다.

Description

노이즈 해석 장치, 전자 장치 및 노이즈원 특정 시스템{NOISE ANALYSIS DEVICE, ELECTRONIC DEVICE, AND NOISE SOURCE SPECIFICATION SYSTEM}
본 발명은 노이즈 해석 장치, 전자 장치 및 노이즈원(noise-source) 특정 시스템에 관한 것이다.
전자기기를 노이즈가 발생하는 환경하에서 동작시키는 경우, 노이즈가 전자기기의 동작에 악영향을 미칠 가능성이 있다. 그 때문에, 노이즈를 제거하는 디지털 필터(예를 들면, 특허 문헌 1을 참조)가 이용되는 경우가 있다. 예를 들면, 시퀀서의 입력 유닛은, 스위치나 센서 등의 디바이스로부터의 입력 신호를, 디지털 필터를 통해 취득하고 있다.
단, 디지털 필터는 노이즈를 제거할 수 있지만, 노이즈의 유무나 노이즈 레벨을 검출할 수 없다. 노이즈의 유무나 노이즈 레벨과 같은 정보는, 노이즈원의 특정 등에 유용하여, 그 취득이 바람직하다.
특허 문헌 2는, 모터 제어 장치를 개시하고 있다. 그 모터 제어 장치는, 인버터 회로와, 인버터 회로의 3상 교류 출력의 전류를 검출하는 전류 검출 장치를 구비한다. 전류 검출 장치에는, AD 변환기의 클록 신호와 데이터 신호가 입력된다. 그리고 일정시간 동안의 클록수를 측정함으로써, 노이즈 레벨이 검출된다.
특허 문헌 1: 일본 특개 2000-134070호 공보 특허 문헌 2: 일본 특개 2012-105455호 공보
본 발명의 하나의 목적은, 간단한 구성으로 노이즈의 유무를 검출할 수 있는 기술을 제공하는 것에 있다.
본 발명의 하나의 관점에 있어서, 노이즈 해석 장치가 제공된다. 그 노이즈 해석 장치는, 복수의 디지털 필터와 노이즈 해석부를 구비한다. 복수의 디지털 필터는 다른 필터 특성을 가지고, 같은 입력 신호를 필터링함으로써 복수의 출력 신호를 각각 출력한다. 노이즈 해석부는 복수의 출력 신호에 기초하여, 입력 신호에 있어서의 노이즈의 유무를 검출한다. 보다 상세하게는, 노이즈 해석부는 복수의 출력 신호의 값이 일치하는지 여부에 기초하여, 입력 신호에 있어서의 노이즈의 유무를 검출한다.
본 발명에 의하면, 간단한 구성으로 노이즈의 유무를 검출하는 것이 가능해진다.
도 1은 본 발명의 실시 형태 1에 있어서 이용되는 디지털 필터의 구성예를 나타내는 회로도이다.
도 2는 노이즈와 디지털 필터의 필터링 시간의 관계를 설명하기 위한 개념도이다.
도 3은 노이즈와 디지털 필터의 필터링 시간의 관계를 설명하기 위한 개념도이다.
도 4는 본 발명의 실시 형태 1에 따른 노이즈 해석 장치의 구성예를 나타내는 블록도이다.
도 5는 본 발명의 실시 형태 1에 따른 노이즈 해석 장치의 동작예를 나타내는 타이밍 차트이다.
도 6은 본 발명의 실시 형태 1에 따른 노이즈 해석 장치의 노이즈 검출 기능을 설명하기 위한 로직도이다.
도 7은 도 6에서 도시된 노이즈 검출 기능을 설명하기 위한 진리치표이다.
도 8은 본 발명의 실시 형태 1에 따른 노이즈 해석 장치의 다른 기능예를 설명하기 위한 블록도이다.
도 9는 본 발명의 실시 형태 1에 따른 노이즈 해석 장치의 또 다른 기능예를 설명하기 위한 블록도이다.
도 10은 본 발명의 실시 형태 1에 따른 노이즈 해석 장치의 또 다른 기능예를 설명하기 위한 블록도이다.
도 11은 도 10에서 도시된 기능을 설명하기 위한 진리치표이다.
도 12는 본 발명의 실시 형태 2에 따른 노이즈 해석 장치의 구성예를 나타내는 블록도이다.
도 13은 본 발명의 실시 형태 3에 따른 전자 장치의 구성예를 나타내는 블록도이다.
도 14는 본 발명의 실시 형태 4에 있어서의 디지털 필터의 동작예를 나타내는 타이밍 차트이다.
도 15는 본 발명의 실시 형태 5에 따른 노이즈원 특정 시스템의 구성예를 나타내는 블록도이다.
첨부 도면을 참조하여, 본 발명의 실시 형태를 설명한다.
실시 형태 1.
＜디지털 필터의 구성예＞
도 1은 본 실시 형태에 있어서 이용되는 디지털 필터(10)의 구성예를 나타내는 회로도이다. 이 디지털 필터(10)는 입력 신호 IN을 수취하고, 출력 신호 OUT을 출력한다. 보다 상세하게는, 디지털 필터(10)는 복수의 D 플립플롭(11), AND 회로(12), 음논리(negative logic)의 OR 회로(13) 및 RS 플립플롭(14)을 구비하고 있다.
복수의 D 플립플롭(11)(도 1의 예에서는, 3단의 D 플립플롭(11-1~11-3))은, 시프트 레지스터를 구성하도록 직렬로 접속되어 있다. 초단(初段)의 플립플롭(11-1)에는 입력 신호 IN이 공급된다. 각각의 D 플립플롭(11)은 클록 신호 CLK에 기초하여 동작하고, 그것에 의해, 입력 신호 IN이 시프트 레지스터를 차례로 시프트해 간다.
입력 신호 IN 및 복수의 D 플립플롭(11)의 각각으로부터의 출력 신호는, AND 회로(12) 및 음논리의 OR 회로(13)에 입력된다. AND 회로(12)의 출력 신호는 RS 플립플롭(14)의 세트 단자에 입력된다. 음논리의 OR 회로(13)의 출력 신호는, RS 플립플롭(14)의 리셋 단자에 입력된다. 또, RS 플립플롭(14)도 클록 신호 CLK에 기초하여 동작한다. 이 RS 플립플롭(14)의 출력 신호가, 상기의 출력 신호 OUT이다.
이상과 같은 구성에 의해, 디지털 필터(10)는 입력 신호 IN에 소정의 필터링 시간 변화가 없으면, 당해 입력 신호 IN을 취득하여, 출력 신호 OUT으로서 출력한다. 반대로 말하면, 디지털 필터(10)는 소정의 필터링 시간보다 짧은 펄스 모양의 변화를, 노이즈로서 제거한다. 그 소정의 필터링 시간은, 다음의 식 (1)에 의해 주어진다.
식 (1)：［필터링 시간］=［시프트 레지스터의 단수］×[클록 주기］
따라서 시프트 레지스터를 구성하는 D 플립플롭(11)의 단수나 클록 신호 CLK의 주파수를 바꿈으로써, 디지털 필터(10)로 제거 가능한 노이즈의 특성을 조정하는 것이 가능하다.
도 2 및 도 3은, 노이즈와 디지털 필터(10)의 필터링 시간의 관계를 설명하기 위한 개념도이다. 도 2 및 도 3을 참조하여, 노이즈를 제거하는 경우와 제거하지 않는 경우를 설명한다. 또한, 노이즈의 특성을 규정하는 파라미터로서는, 도 2에 도시되는 노이즈 주기, 노이즈폭, 노이즈 강도(노이즈 진폭)가 있다.
여기에서는, 일례로서, 2개의 디지털 필터(10-A, 10-B)를 생각한다. 디지털 필터(10-A, 10-B)에 있어서, 시프트 레지스터의 단수는 같지만, 클록 주기는 다른 것으로 한다. 구체적으로는, 도 2에 도시되는 것처럼, 디지털 필터(10-A)로의 클록 신호 CLK-A의 주기는, 디지털 필터(10-B)로의 클록 신호 CLK-B의 주기보다도 짧은 것으로 한다. 그 결과, 디지털 필터(10-A)의 필터링 시간 FT-A는, 디지털 필터(10-B)의 필터링 시간 FT-B보다도 짧게 되어 있다.
도 2에 도시되는 것처럼, 노이즈 주기가 필터링 시간 FT-A보다도 길고 필터링 시간 FT-B보다도 짧은 노이즈가, 디지털 필터(10-A, 10-B)의 각각에 입력되었을 경우를 생각한다. 이 경우, 노이즈 주기보다 짧은 필터링 시간 FT-A의 디지털 필터(10-A)는, 그 노이즈를 완전하게 제거할 수 없다. 결과적으로, 디지털 필터(10-A)로부터의 출력 신호 OUT-A에는, 그 노이즈에 상당하는 신호가 혼입(混入)되게 된다. 한편, 노이즈 주기보다 긴 필터링 시간 FT-B의 디지털 필터(10-B)는, 그 노이즈를 제거할 수 있다. 결과적으로, 디지털 필터(10-B)로부터의 출력 신호 OUT-B에는, 노이즈는 반영되지 않는다.
다음으로, 도 3을 참조하여, 2종류의 노이즈 N1, N2가 입력되는 경우를 생각한다. 노이즈 N2의 노이즈 주기는, 노이즈 N1의 노이즈 주기보다도 길다. 일반적으로, 노이즈 주기가 길수록, 노이즈 강도도 높다. 즉, 노이즈 N2의 강도는, 노이즈 N1의 강도보다도 높다. 이후의 설명에 있어서, 노이즈 주기가 길고, 노이즈 강도가 높은 노이즈는, 「큰 노이즈」라고 불리는 경우가 있다. 반대로, 노이즈 주기가 짧고, 노이즈 강도가 낮은 노이즈는, 「작은 노이즈」라고 불리는 경우가 있다.
도 3에 도시되는 예에서는, 작은 노이즈 N1에 관해서는, 디지털 필터(10-A)는 당해 노이즈 N1을 제거하지 않고, 디지털 필터(10-B)는 당해 노이즈 N1을 제거하고 있다. 그러나 큰 노이즈 N2에 관해서는, 디지털 필터(10-A도 10-B)도, 당해 노이즈 N2를 제거하고 있지 않다. 즉, 같은 디지털 필터(10-A, 10-B)를 이용하는 경우에도, 출력 신호 OUT-A, OUT-B의 조합은, "노이즈의 크기"에 따라서 변동한다. 반대로 말하면, 필터링 시간이 다른 디지털 필터(10-A, 10-B)의 각각으로부터의 출력 신호 OUT-A, OUT-B의 조합으로부터, "노이즈의 크기"에 관한 정보를 취득할 수 있다.
본원 발명은 이상의 도 2나 도 3을 이용하여 설명한 지견(知見)에 기초한 것이다.
또한, 디지털 필터(10)의 구성은, 도 1에서 도시된 것으로 한정되지 않는다. 예를 들면, 특허 문헌 1에 기재되어 있는 것 같은 구성이어도 상관없다.
＜노이즈 해석 장치의 구성예＞
본 실시 형태에 의하면, 상술한 디지털 필터(10)를 복수 개 이용함으로써, 간단한 구성으로 노이즈의 유무를 검출하는 것이 가능해진다. 도 4는 그러한 기능을 구비하는 노이즈 해석 장치(1)의 구성예를 나타내는 블록도이다. 도 5는 그 노이즈 해석 장치(1)의 동작예를 나타내는 타이밍 차트이다.
도 4에 도시되는 노이즈 해석 장치(1)는 복수의 디지털 필터(10-1~10-4), 지연 회로(20) 및 노이즈 해석부(30)를 구비하고 있다. 또한, 복수의 디지털 필터(10)의 수는 4개로 한정되지 않는다.
복수의 디지털 필터(10-1~10-4)에는, 같은 입력 신호 IN이 공통되어 입력된다. 그리고 복수의 디지털 필터(10-1~10-4)는, 각각, 클록 신호 CLK1~CLK4에 기초하여 입력 신호 IN의 필터링을 행하여, 복수의 출력 신호 OUT1~OUT4를 출력한다. 또한, 클록 신호 CLK1~CLK4의 주기(주파수)는, 서로 달라도 되고, 같아도 된다.
본 실시 형태에 의하면, 복수의 디지털 필터(10-1~10-4)는 각각 다른 필터 특성을 가지고 있다. 보다 상세하게는, 상술한 필터링 시간(즉, 제거 가능한 노이즈 주기)이, 복수의 디지털 필터(10-1~10-4) 사이에서 다르다. 이러한 설정은, 디지털 필터(10-1~10-4)의 각각에 있어서의 시프트 레지스터의 단수나 클록 신호의 주기를 조정함으로써 가능하다.
일례로서, 디지털 필터(10-1)의 필터링 시간이 가장 짧고, 디지털 필터(10-2, 10-3, 10-4)의 순서로, 필터링 시간이 단계적으로 길게 되어 있는 경우를 생각한다. 이 경우, 노이즈를 제거할 수 있는 디지털 필터(10)와, 노이즈를 제거할 수 없는 디지털 필터(10)의 양쪽이 발생할 가능성이 있다. 예를 들면 도 5에 도시되는 예에서는, 디지털 필터(10-3, 10-4)는 노이즈를 제거하지만, 디지털 필터(10-1)는 당해 노이즈를 제거하고 있지 않고, 또 디지털 필터(10-2)는 당해 노이즈의 일부를 제거하고 있지 않다. 그 결과, 디지털 필터(10-1, 10-2)로부터의 출력 신호 OUT1, OUT2에는 노이즈가 반영되게 된다. 즉, 같은 입력 신호 IN을 필터링하는 디지털 필터(10-1~10-4)로부터의 출력 신호 OUT1~OUT4의 값이 불일치하게 된다.
노이즈 해석부(30)는, 이러한 디지털 필터(10-1~10-4)의 각각으로부터의 출력 신호 OUT1~OUT4를 수취하고, 수취한 출력 신호 OUT1~OUT4에 기초하여 입력 신호 IN에 있어서의 노이즈의 해석을 행한다. 이 노이즈 해석부(30)의 기능예는, 후술 된다. 또한, 노이즈 해석부(30)는 로직 회로로 구성되어도 되고, 마이크로 컴퓨터등의 프로세서로 구성되어도 된다. 혹은, 노이즈 해석부(30)는 로직 회로와 프로세서의 조합이어도 된다.
또한, 복수의 디지털 필터(10-1~10-4)의 각각에 있어서의 신호 지연량이 다른 경우, 도 4에 도시되는 것처럼, 그들 디지털 필터(10-1~10-4)와 노이즈 해석부(30)의 사이에 지연 회로(20)가 마련되는 것이 매우 적합하다. 도 5에 도시되는 것처럼, 지연 회로(20)는 디지털 필터(10-1~10-4) 사이에서 발생하는 신호 지연의 차를 감소시키는 역할을 한다. 즉, 지연 회로(20)는 디지털 필터(10-1~10-4)의 각각으로부터의 출력 신호 OUT1~OUT4를 동기시킨다. 도 4 및 도 5에 도시되는 예에서는, 지연 회로(20)는 지연량이 다른 지연 소자(20-1, 20-2, 20-3)가 출력 신호 OUT1, OUT2, OUT3의 각각의 신호선상에 배치됨으로써 구성되어 있다.
이러한 지연 회로(20)에 의해, 노이즈 해석부(30)에 의한 해석 정밀도는 향상된다. 단, 원리상, 복수의 디지털 필터(10) 사이에서 신호 지연의 차가 발생하지 않는 것이면, 지연 회로(20)는 불필요하다.
또, 복수의 디지털 필터(10) 중에, 필터링 시간이 같은 것이 포함되어 있어도 된다. 이 경우, 필터링 시간이 같은 디지털 필터(10)의 일부가 고장나도, 정상적인 디지털 필터(10)로부터의 신호로 노이즈를 검지할 수 있을 가능성이 있기 때문에, 해석 정밀도는 향상된다. 또, 기판 배선 패턴 등에 기인하여 클록 신호의 지연이 발생했을 경우에도, 같은 입력 파형에 대해서 다점(多点)에서 필터링하기 때문에, 노이즈 해석의 정밀도는 향상된다.
＜노이즈 해석부(30)의 다양한 기능예＞
상술한 대로, 같은 입력 신호 IN을 필터링하는 디지털 필터(10-1~10-4)로부터의 출력 신호 OUT1~OUT4의 값이 불일치하게 되는 경우가 있다. 이것은, 입력 신호 IN에 노이즈가 발생해 있는 것을 의미한다. 따라서 노이즈 해석부(30)는, 출력 신호 OUT1~OUT4의 값이 일치하는지 여부에 기초하여, 입력 신호 IN에 있어서의 노이즈의 유무를 검출할 수 있다. 즉, 출력 신호 OUT1~OUT4의 값이 일치하는 경우, 노이즈 해석부(30)는, 입력 신호 IN에 노이즈는 없다고 판정한다. 한편, 출력 신호 OUT1~OUT4의 값이 불일치인 경우, 노이즈 해석부(30)는 입력 신호 IN에 노이즈가 있다고 판정한다.
도 6은 이러한 노이즈 검출의 기능을 담당하는 노이즈 검출부(40)의 로직 구성예를 나타내고 있다. 노이즈 검출부(40)는 노이즈 해석부(30)가 구비하는 1개의 기능 블록이다. 노이즈 검출부(40)는 출력 신호 OUT1~OUT4에 기초하여 입력 신호 IN에 있어서의 노이즈의 유무를 검출하여, 당해 검출의 결과를 나타내는 노이즈 검출 신호 SD를 출력한다.
보다 상세하게는, 노이즈 검출부(40)는 AND 회로(41), OR 회로(42), 및 EXOR 회로(43)를 구비하고 있다. AND 회로(41)는 출력 신호 OUT1~OUT4의 논리곱을 나타내는 신호 SA를 출력한다. OR 회로(42)는 출력 신호 OUT1~OUT4의 논리합을 나타내는 신호 SB를 출력한다. EXOR 회로(43)는 신호 SA와 신호 SB의 배타적 논리합을 노이즈 검출 신호 SD로서 출력한다.
도 7의 진리치표에 도시되는 것처럼, 출력 신호 OUT1~OUT4의 값이 일치하는 경우, 노이즈 검출 신호 SD는 Low 레벨이다. 이것은 노이즈가 검출되지 않았다는 것을 의미한다. 한편, 출력 신호 OUT1~OUT4의 값이 불일치인 경우, 노이즈 검출 신호 SD는 High 레벨이 된다. 이것은 노이즈가 검출되었다는 것을 의미한다. 이와 같이, 매우 간단한 구성으로, 노이즈 검출 기능이 실현되고 있는 것을 알 수 있다.
도 8은 노이즈 해석부(30)가 구비하는 다른 기능예를 설명하기 위한 블록도이다. 노이즈 해석부(30)가 구비하는 카운터(50)는, 상술한 노이즈 검출부(40)로부터 노이즈 검출 신호 SD를 수취하고, 노이즈 검출 신호 SD가 High 레벨이 된 횟수, 즉, 노이즈가 검출된 횟수를 카운트한다. 그리고 카운터(50)는, 일정 기간 내에 얻어진 카운트치, 즉, 노이즈의 발생 빈도를 나타내는 노이즈 빈도 신호 SF를 출력한다. 이와 같이, 입력 신호 IN에 있어서의 노이즈의 유무에 기초하여, 입력 신호 IN에 있어서의 노이즈의 발생 빈도를 산출할 수도 있다.
도 9는 노이즈 해석부(30)가 구비하는 또 다른 기능예를 설명하기 위한 블록도이다. 노이즈 해석부(30)가 구비하는 모니터부(60)는, 상술한 노이즈 검출부(40)로부터 출력되는 노이즈 검출 신호 SD를 모니터하여, 노이즈 검출 신호 SD가 High 레벨이 되어 있는 기간, 즉, 노이즈의 발생 기간을 검출한다. 그리고 모니터부(60)는, 검출된 노이즈의 발생 기간을 나타내는 노이즈 기간 신호 SM을 출력한다. 이와 같이, 입력 신호 IN에 있어서의 노이즈의 유무에 기초하여, 입력 신호 IN에 있어서의 노이즈의 발생 기간을 검출할 수도 있다.
도 10은 노이즈 해석부(30)가 구비하는 또 다른 기능예를 설명하기 위한 블록도이다. 노이즈 해석부(30)가 구비하는 파형 해석부(70)는, 출력 신호 OUT1~OUT4를 비교함으로써, 검출 노이즈의 파형(강도, 주기 등)에 관한 노이즈 정보 SN을 취득한다.
예를 들면, 도 5의 기간 P1, P2의 양쪽에 있어서, 출력 신호 OUT1~OUT4는 불일치여서, 노이즈가 검출된다. 단, 그 불일치의 상황, 즉, 출력 신호 OUT1~OUT4의 "조합"은, 기간 P1과 기간 P2에서 다르다. 필터링 시간이 디지털 필터(10-1~10-4) 사이에서 다르기 때문에, 그러한 출력 신호 OUT1~OUT4의 "조합"은, 검출 노이즈의 크기에 관한 정보를 포함하고 있다. 출력 신호의 조합이 검출 노이즈의 크기에 관한 정보를 포함하는 것에 관해서는, 기출의 도 3도 참조된다.
따라서 파형 해석부(70)는 출력 신호 OUT1~OUT4를 비교함으로써, 검출 노이즈의 크기에 관한 정보를 취득할 수 있다. 구체적으로는, 도 11에 도시되는 진리치표와 같다. 도 11 중의 "/"는 노이즈가 없는 것을 의미하고, "소(小)" 및 "대(大)"는, 검출되는 노이즈의 크기를 나타내고 있다. 예를 들면, 「OUT1, OUT2, OUT3, OUT4」= 「1, 0, 0, 0」인 경우와, 「OUT1, OUT2, OUT3, OUT4」= 「1, 1, 1, 0」의 경우는, 전자가 노이즈가 작고, 후자가 노이즈가 크다.
또한, 도 10 및 도 11과 같은 해석의 정밀도를 향상시키려면, 복수의 디지털 필터(10-1~10-4)의 각각의 필터링 시간을, 단계적으로 다르게 하는 것이 바람직하다. 예를 들면, 복수의 디지털 필터(10-1~10-4)의 각각의 필터링 시간은, 등간격으로 설정된다.
노이즈 해석부(30)는 파형 해석부(70)에 의해서 얻어진 노이즈 정보 SN을, RAM나 플래쉬 메모리와 같은 기억장치에 격납한다. 그 기억장치의 장소는 특히 한정되지 않지만, 노이즈 해석부(30)가 마이크로컴퓨터에 의해 실현되는 경우는, 그 기억장치는 마이크로컴퓨터에 내장되어 있어도 된다.
또한, 이상에 설명된 기능의 조합도 당연 가능하다.
＜효과＞
이상에 설명된 것처럼, 본 실시 형태에 의하면, 복수의 디지털 필터(10-1~10-4)로부터의 출력 신호 OUT1~OUT4에 기초하여, 노이즈의 유무를 검출하는 것이 가능하다. 여기서, 디지털 필터(10)로서는 범용적인 것을 사용할 수 있어, 노이즈 검출을 위한 전용 회로를 준비할 필요는 없다. 즉, 본 실시 형태에 의하면, 간단한 구성으로 노이즈의 유무를 검출하는 것이 가능해진다.
또, 본 실시 형태에 의하면, 노이즈의 유무에 기초하여, 노이즈의 발생 빈도나 발생 기간을 검출하는 것도 가능하다. 또한, 본 실시 형태에 의하면, 검출 노이즈의 파형에 관한 노이즈 정보 SN도 취득하는 것이 가능하다. 이들 정보는, 사용 환경하에서의 노이즈원을 특정할 때에 유용하고, 노이즈 대책 나아가서는 시스템의 안정 동작에 공헌한다.
실시 형태 2.
도 12는 실시 형태 2에 따른 노이즈 해석 장치(1)의 구성예를 나타내는 블록도이다. 본 실시 형태에서는, 노이즈 해석부(30)가 마이크로컴퓨터(30')에 의해서 실현된다. 클록 신호 CLK1~CLK4는 마이크로컴퓨터(30')로부터 공급되고 있다. 마이크로컴퓨터(30')는 상술한 노이즈 해석부(30')의 기능을 실행한다. 예를 들면, 마이크로컴퓨터(30')는 노이즈의 발생 빈도나 발생 기간을 정기적으로 검출하여, 검출 결과를 데이터 베이스로서 축적한다. 축적된 데이터 베이스는 노이즈원의 특정에 유용하다.
마이크로컴퓨터(30')가 클록 신호 CLK1~CLK4를 생성하는 기능을 탑재하고 있는 경우, 별개의 부품으로 클록 신호 CLK1~CLK4를 생성할 필요가 없다. 이것은, 부품점수의 삭감, 회로의 간략화, 공간절약에 기여하여, 매우 적합하다.
또, 노이즈에 의한 오동작이 발생하고 있음에도 불구하고, 디지털 필터(10-1~10-4)의 모두에 있어서 노이즈를 제거할 수 없는 일이 일어날 가능성도 있다. 이 경우, 클록 신호 CLK1~CLK4의 주기를 변경하여, 각각의 필터링 시간을 재설정하는 것을 생각할 수 있다. 이 경우에도, 마이크로컴퓨터(30')가 클록 신호 CLK1~CLK4를 생성하는 기능을 탑재하고 있으면, 간단하게 클록 신호 CLK1~CLK4의 주기를 변경할 수 있어, 매우 적합하다.
실시 형태 3.
도 13은 노이즈 해석 장치(1)가 적용된 전자 장치의 구성예를 나타내고 있다. 도 13에 도시되는 전자 장치는, 상술한 노이즈 해석 장치(1) 및 가변 디지털 필터(80)를 구비하고 있다.
가변 디지털 필터(80)의 필터 특성(필터링 시간)은, 설정 신호 CONF에 의해서 가변으로 설정 가능하다. 이 가변 디지털 필터(80)에도 같은 입력 신호 IN이 입력된다. 가변 디지털 필터(80)는, 클록 신호 CLK에 기초하여 입력 신호 IN의 필터링을 행하여, 출력 신호 OUT을 출력한다.
노이즈 해석 장치(1)의 노이즈 해석부(30)는, 출력 신호 OUT1~OUT4를 비교함으로써, 디지털 필터(10-1~10-4) 중에서 노이즈를 제거 가능한 디지털 필터(10)를 식별한다. 또한, 노이즈 해석부(30)는 노이즈를 제거 가능한 디지털 필터(10) 중에서 최적인 것을 선택하고, 선택된 디지털 필터(10)의 필터링 시간에 따라서, 가변 디지털 필터(80)의 필터링 시간을 결정한다. 그리고 노이즈 해석부(30)는 결정한 필터링 시간을 나타내는 설정 신호 CONF를 가변 디지털 필터(80)에 출력함으로써, 가변 디지털 필터(80)의 필터링 시간을 자동적으로 설정한다.
예를 들면, 도 5에서 도시된 예에서는, 디지털 필터(10-3, 10-4)가 노이즈를 제거 가능하다. 이들 디지털 필터(10-3, 10-4) 중, 필터링 시간이 보다 짧은 것은 디지털 필터(10-3) 쪽이다. 따라서 노이즈 해석부(30)는, 디지털 필터(10-3)를 선택하고, 가변 디지털 필터(80)의 필터링 시간을, 선택한 디지털 필터(10-3)의 필터링 시간과 일치하도록 자동 설정한다. 이것에 의해, 입력 신호 IN의 노이즈를 제거하면서, 가변 디지털 필터(80)에 있어서의 신호 지연을 억제하는 것이 가능해진다. 즉, 시스템의 오동작을 방지하면서, 퍼포먼스도 향상시키는 것이 가능해진다.
또한, 가변 디지털 필터(80)의 필터링 시간을 수동으로 설정하는 것도 가능하다. 이 경우, 예를 들면, 노이즈 해석부(30)에 있어서, 자동 설정보다도 수동 설정의 우선도 쪽을 높게 설정해 두는 것을 생각할 수 있다.
실시 형태 4.
상술한 실시 형태에서는, 필터링 시간이 복수의 디지털 필터(10) 사이에서 달랐다. 그 대신에, 입력 신호 IN에 대한 임계값 레벨(threshold level)이, 복수의 디지털 필터(10) 사이에서 달라도 된다.
예를 들면 도 14의 예에서는, 디지털 필터(10-1)의 임계값 레벨 TH1은, 디지털 필터(10-2)의 임계값 레벨 TH2보다 낮게 되어 있다. 그 때문에, 디지털 필터(10-1)는 미소(微小)한 노이즈도 입력 신호 IN으로서 취득하고, 그 결과, 출력 신호 OUT1과 출력 신호 OUT2가 불일치가 되는 기간이 발생하고 있다. 따라서 기출의 실시 형태의 경우와 마찬가지로, 노이즈 해석부(30)는 출력 신호 OUT1, OUT2의 값이 일치하는지 여부에 기초하여, 입력 신호 IN에 있어서의 노이즈의 유무를 검출할 수 있다.
또, 임계값 레벨이 다른 복수의 디지털 필터(10)가 이용되기 때문에, 검출 노이즈의 레벨도 판정하는 것이 가능해진다. 디지털 필터(10)의 수를 늘려, 임계값 레벨의 차이를 작게 함으로써, 노이즈 레벨의 판정 정밀도는 향상된다.
실시 형태 5.
도 15는 노이즈 해석 장치(1)의 응용예를 나타내고 있다. 구체적으로는, 도 15는 시퀀서 시스템의 입력 유닛(100) 및 그 주변의 구성을 나타내고 있다. 입력 유닛(100)은 복수의 스위치로부터 신호선(110-1~110-3)의 각각을 통해서 입력 신호 IN1~IN3을 수취한다. 신호선(110-1)의 근방에는 모터(200)가 배치되어 있고, 신호선(110-3)의 근방에는 모터(300)가 배치되어 있다.
여기서, 신호선(110-1~110-3)(입력 신호 IN1~IN3)의 각각에 대해서, 노이즈 해석 장치(1-1~1-3)가 적용된다. 노이즈 해석 장치(1-1~1-3)는 입력 신호 IN1~IN3의 각각에 관하여, 기출의 도 10에서 도시된 것 같은 노이즈 정보 SN1~SN3를 취득한다. 노이즈원 특정 장치(120)는 노이즈 해석 장치(1-1~1-3)로부터 노이즈 정보 SN1~SN3을 수취하고, 그들 노이즈 정보 SN1~SN3에 기초하여 노이즈원을 특정한다.
예를 들면, 신호선(110-1)(입력 신호 IN1)에 관한 검출 노이즈가 제일 크고, 신호선(110-3)(입력 신호 IN3)에 관한 검출 노이즈가 제일 작은 경우, 노이즈원 특정 장치(120)는 모터(200)를 노이즈원으로서 특정한다. 한편, 신호선(110-3)(입력 신호 IN3)에 관한 검출 노이즈가 제일 크고, 신호선(110-1)(입력 신호 IN1)에 관한 검출 노이즈가 제일 작은 경우, 노이즈원 특정 장치(120)는 모터(300)를 노이즈원으로서 특정한다.
노이즈원이 특정되면, 특정된 노이즈원 근방의 배선 루트를 변경하는 등하여, 간단하게 노이즈 대책을 실시할 수 있다. 이와 같이, 노이즈 정보를 유효 활용함으로써, 노이즈 대책을 실시하여, 시스템의 안정 동작에 공헌할 수 있다.
또한, 도 15에서 도시된 노이즈 해석 장치(1-1~1-3) 및 노이즈원 특정 장치(120)는, 전체적으로 「노이즈원 특정 시스템」을 구성하고 있다고 말할 수 있다.
이상, 본 발명의 실시 형태가 첨부된 도면을 참조함으로써 설명되었다. 단, 본 발명은 상술한 실시 형태로 한정되지 않고, 요지를 일탈하지 않는 범위에서 당업자에 의해 적당히 변경될 수 있다.
1, 1-1~1-3: 노이즈 해석 장치, 10, 10-1~10-4: 디지털 필터,
11: D 플립플롭, 12: AND 회로,
13: 음논리의 OR 회로, 14: RS 플립플롭,
20: 지연 회로, 20-1, 20-2, 20-3: 지연 소자,
30: 노이즈 해석부, 30＇: 마이크로컴퓨터,
40: 노이즈 검출부, 41: AND 회로,
42: OR 회로, 43: EXOR 회로,
50: 카운터, 60: 모니터부,
70: 파형 해석부, 80: 가변 디지털 필터,
100: 입력 유닛, 110-1~110-3: 신호선,
120: 노이즈원 특정 장치, 200: 모터,
300: 모터,
CLK, CLK1~CLK4, CLK-A, CLK-B 클록 신호,
CONF: 설정 신호, FT-A, FT-B: 필터링 시간,
IN, IN1~IN3: 입력 신호,
OUT, OUT1~OUT4, OUT-A, OUT-B: 출력 신호,
SD: 노이즈 검출 신호, SF: 노이즈 빈도 신호,
SM: 노이즈 기간 신호, SN, SN1~SN3: 노이즈 정보.

Claims (10)

  1. 다른 필터 특성을 가지고, 같은 입력 신호를 필터링함으로써 복수의 출력 신호를 각각 출력하는 복수의 디지털 필터와,
    상기 복수의 출력 신호에 기초하여, 상기 입력 신호에 있어서의 노이즈의 유무를 검출하는 노이즈 해석부를 구비하고,
    상기 노이즈 해석부는, 상기 복수의 출력 신호의 값이 일치하는지 여부에 기초하여, 상기 입력 신호에 있어서의 노이즈의 유무를 검출하는 노이즈 해석 장치.
  2. 청구항 1에 있어서,
    상기 복수의 디지털 필터와 상기 노이즈 해석부의 사이에 마련되어, 상기 복수의 디지털 필터 사이의 신호 지연차를 감소시키는 지연 회로를 추가로 구비하는 노이즈 해석 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 필터 특성은 필터링 시간인 노이즈 해석 장치.
  4. 청구항 3에 있어서,
    상기 복수의 디지털 필터의 각각의 상기 필터링 시간은, 단계적으로 다른 노이즈 해석 장치.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 필터 특성은, 상기 입력 신호에 대한 임계값 레벨(threshold level)인 노이즈 해석 장치.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 노이즈 해석부는, 상기 입력 신호에 있어서의 노이즈의 유무에 기초하여, 상기 입력 신호에 있어서의 노이즈의 발생 빈도를 산출하는 노이즈 해석 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 노이즈 해석부는, 상기 입력 신호에 있어서의 노이즈의 유무에 기초하여, 상기 입력 신호에 있어서의 노이즈의 발생 기간을 검출하는 노이즈 해석 장치.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 노이즈 해석부는, 상기 복수의 출력 신호를 비교함으로써, 상기 검출된 노이즈의 파형에 관한 노이즈 정보를 취득하는 노이즈 해석 장치.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 노이즈 해석 장치와,
    상기 입력 신호가 입력되는, 필터 특성이 가변인 가변 디지털 필터를 구비하고,
    상기 노이즈 해석부는, 상기 복수의 출력 신호를 비교함으로써 상기 복수의 디지털 필터 중에서 상기 노이즈를 제거 가능한 디지털 필터를 식별하고, 상기 식별된 디지털 필터의 상기 필터 특성에 기초하여 상기 가변 디지털 필터의 상기 필터 특성을 설정하는 전자 장치.
  10. 청구항 8에 기재된 노이즈 해석 장치와,
    상기 노이즈 해석 장치가 적용되는 복수의 신호선과,
    상기 복수의 신호선에 관한 상기 노이즈 정보에 기초하여, 노이즈원을 특정하는 노이즈원 특정 장치를 구비하는 노이즈원 특정 시스템.
KR1020167001181A 2014-06-02 2014-06-02 노이즈 해석 장치, 전자 장치 및 노이즈원 특정 시스템 KR20160012248A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/064623 WO2015186175A1 (ja) 2014-06-02 2014-06-02 ノイズ解析装置、電子装置、及びノイズ源特定システム

Publications (1)

Publication Number Publication Date
KR20160012248A true KR20160012248A (ko) 2016-02-02

Family

ID=54192532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001181A KR20160012248A (ko) 2014-06-02 2014-06-02 노이즈 해석 장치, 전자 장치 및 노이즈원 특정 시스템

Country Status (6)

Country Link
US (1) US9673794B2 (ko)
JP (1) JP5774257B1 (ko)
KR (1) KR20160012248A (ko)
CN (1) CN105409126B (ko)
DE (1) DE112014003074B4 (ko)
WO (1) WO2015186175A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107809225B (zh) * 2017-11-16 2020-12-01 湖南工业大学 窄干扰脉冲过滤方法
JP2019097075A (ja) * 2017-11-24 2019-06-20 オムロン株式会社 デジタルノイズフィルタ
CN109379063B (zh) * 2018-10-29 2022-06-28 无锡中微爱芯电子有限公司 一种mcu时钟切换电路
JP6959214B2 (ja) * 2018-11-29 2021-11-02 ファナック株式会社 数値制御装置
JP7252070B2 (ja) * 2019-06-18 2023-04-04 株式会社日立製作所 ノイズ源特定方法、及び情報処理システム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115213A (ja) 1987-10-28 1989-05-08 Nec Ic Microcomput Syst Ltd ノイズ除去回路
JP2585372B2 (ja) * 1988-05-26 1997-02-26 株式会社日立製作所 フイルタ回路
US5502711A (en) * 1995-03-20 1996-03-26 International Business Machines Corporation Dual digital phase locked loop clock channel for optical recording
JPH11214964A (ja) * 1998-01-21 1999-08-06 Sony Corp ノイズ除去装置
CA2239675C (en) * 1998-06-04 2007-11-13 Tet Hin Yeap Suppression of rfi and impulse noise in communications channels
JP2000134070A (ja) 1998-10-21 2000-05-12 Victor Co Of Japan Ltd ノイズ除去回路
JP3736190B2 (ja) * 1999-03-30 2006-01-18 富士電機機器制御株式会社 ディジタルフィルタ
DE19960785A1 (de) 1999-12-16 2001-06-21 Thomson Brandt Gmbh Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms
JP2001352579A (ja) 2000-06-07 2001-12-21 Nec Corp 携帯電話機のセキュリティシステム及びセキュリティ方法
JP2002204147A (ja) * 2000-11-06 2002-07-19 Fuji Electric Co Ltd ノイズキャンセル回路
JP2003148997A (ja) * 2001-11-19 2003-05-21 Fuji Electric Co Ltd 耐ノイズ性を高める情報処理・制御装置およびそのノイズ耐量検知手段
JP2004185570A (ja) 2002-12-06 2004-07-02 Hitachi Industrial Equipment Systems Co Ltd プログラマブルコントローラ及びプログラマブルコントローラのノイズ検知用プログラム
JP2004233235A (ja) 2003-01-31 2004-08-19 Matsushita Electric Ind Co Ltd ノイズ検知回路および情報処理装置
JP2007201619A (ja) * 2006-01-24 2007-08-09 Canon Inc ノイズ検出回路
JP5284131B2 (ja) * 2009-02-04 2013-09-11 株式会社東芝 位相同期回路及びこれを用いた受信機
US7821437B1 (en) 2009-04-08 2010-10-26 Rosemount Inc. Line noise analysis and detection and measurement error reduction
JP5401180B2 (ja) * 2009-06-17 2014-01-29 ルネサスエレクトロニクス株式会社 ディジタルノイズフィルタ回路
US8488663B2 (en) * 2009-09-23 2013-07-16 Maxlinear, Inc. Impulse noise mitigation under out-of-band interference conditions
JP5523286B2 (ja) 2010-11-10 2014-06-18 株式会社日立産機システム モータ制御装置
JP5900848B2 (ja) * 2011-12-23 2016-04-06 株式会社豊田中央研究所 信号再生装置及び信号再生方法
JP2014023066A (ja) * 2012-07-20 2014-02-03 Renesas Electronics Corp ノイズ検出回路および半導体装置
US9568526B2 (en) * 2012-09-13 2017-02-14 Microchip Technology Incorporated Noise detection and correction routines

Also Published As

Publication number Publication date
DE112014003074B4 (de) 2021-01-14
JP5774257B1 (ja) 2015-09-09
WO2015186175A1 (ja) 2015-12-10
DE112014003074T5 (de) 2016-03-31
CN105409126A (zh) 2016-03-16
US9673794B2 (en) 2017-06-06
US20160182027A1 (en) 2016-06-23
JPWO2015186175A1 (ja) 2017-04-20
CN105409126B (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
KR20160012248A (ko) 노이즈 해석 장치, 전자 장치 및 노이즈원 특정 시스템
EP2912773B1 (en) Pulse frequency measurement device and method and control system
US20180175840A1 (en) Delay circuit, count value generation circuit, and physical quantity sensor
CN110011659B (zh) 分频器及其芯片
JP2006329987A (ja) ジッタ測定装置、及びジッタ測定方法
US7733995B2 (en) Noise filter and filtering method
US9702942B2 (en) Measurement device, semiconductor device and impedance adjustment method
JP5210646B2 (ja) 被測定信号の変化点を検出する装置、方法および試験装置
JP5608023B2 (ja) 半導体集積回路及びノイズ耐性検査方法
CN112825480A (zh) 用于数字信号、特别是用于时钟信号的延时电路
US10756716B2 (en) Electronic device and noise removal system
KR101584917B1 (ko) 멀티 스테이지 필터 장치 및 그것을 이용한 필터링 방법
JP2007525114A5 (ko)
JP6862901B2 (ja) 周波数比測定装置および物理量センサー
CN114280467A (zh) 一种基于fpga的时频参数测量装置
US10530339B2 (en) Fixed latency configurable tap digital filter
JP2011199743A (ja) クロック異常検出回路
KR100392337B1 (ko) 최소 온/오프 펄스폭 생성회로
JP2004233235A (ja) ノイズ検知回路および情報処理装置
KR0133375Y1 (ko) 두 입력신호를 고속으로 계수하기 위한 신호처리 장치
KR100275684B1 (ko) 디지탈필터
JP2004252834A (ja) クロック異常検出回路及びその検出方法
CN107092436A (zh) 一种示波器及其自动采集模式下的定时设置方法、系统
JP2004357201A (ja) パルス信号の波形整形回路
JP2009092624A (ja) 信号品質測定装置、半導体集積回路、データ保持回路、信号品質測定方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment