CN105409126B - 噪声解析装置、电子装置以及噪声源确定系统 - Google Patents

Abstract

噪声解析装置具有噪声解析部和多个数字滤波器。多个数字滤波器具有不同的滤波器特性，通过对相同输入信号进行滤波而分别输出多个输出信号。噪声解析部基于多个输出信号，对输入信号中噪声的有无进行检测。更详细地说，噪声解析部基于多个输出信号的值是否一致，对输入信号中噪声的有无进行检测。

Description

噪声解析装置、电子装置以及噪声源确定系统

技术领域

本发明涉及噪声解析装置、电子装置以及噪声源确定系统。

背景技术

在使电子机器在发生噪声的环境下进行动作的情况下，有可能由噪声对电子机器的动作造成坏影响。因此，有时利用除去噪声的数字滤波器(例如，参照专利文献1)。例如，定序器的输入单元将来自开关、传感器等设备的输入信号在通过数字滤波器后导入。

但是，虽然数字滤波器能够除去噪声，但不能检测噪声的有无、噪声电平(noiselevel)。噪声的有无、噪声电平这样的信息对噪声源的确定等有用，希望取得该信息。

专利文献2公开了电动机控制装置。该电动机控制装置具有逆变器电路、以及对逆变器电路的3相交流输出的电流进行检测的电流检测装置。向电流检测装置输入AD交换器的时钟信号和数据信号。而且，通过对一定时间中的时钟数进行测定而检测噪声电平。

专利文献1：日本特开2000-134070号公报

专利文献2：日本特开2012-105455号公报

发明内容

本发明的一个目的在于提供一种能够以简单的结构对噪声的有无进行检测的技术。

在本发明的一个观点中，提供噪声解析装置。该噪声解析装置具有噪声解析部和多个数字滤波器。多个数字滤波器具有不同的滤波器特性，通过对相同输入信号进行滤波而分别输出多个输出信号。噪声解析部基于多个输出信号，对输入信号中噪声的有无进行检测。更加详细地说，噪声解析部基于多个输出信号的值是否一致而对输入信号中噪声的有无进行检测。

发明的效果

根据本发明，能够以简单的结构对噪声的有无进行检测。

附图说明

图1是表示在本发明的实施方式1中所使用的数字滤波器的结构例的电路图。

图2是用于说明噪声与数字滤波器的滤波时间的关系的概念图。

图3是用于说明噪声与数字滤波器的滤波时间的关系的概念图。

图4是表示本发明的实施方式1涉及的噪声解析装置的结构例的框图。

图5是表示本发明的实施方式1涉及的噪声解析装置的动作例的时序图。

图6是用于说明本发明的实施方式1涉及的噪声解析装置的噪声检测功能的逻辑图。

图7是用于说明图6所示的噪声检测功能的真值表。

图8是用于说明本发明的实施方式1涉及的噪声解析装置的其他的功能例的框图。

图9是用于说明本发明的实施方式1涉及的噪声解析装置的另外的功能例的框图。

图10是用于说明本发明的实施方式1涉及的噪声解析装置的另外的功能例的框图。

图11是用于说明图10所示的功能的真值表。

图12是表示本发明的实施方式2涉及的噪声解析装置的结构例的框图。

图13是表示本发明的实施方式3涉及的电子装置的结构例的框图。

图14是表示本发明的实施方式4中的数字滤波器的动作例的时序图。

图15是表示本发明的实施方式5涉及的噪声源确定系统的结构例的框图。

具体实施方式

参照附图对本发明的实施方式进行说明。

实施方式1

＜数字滤波器的结构例＞

图1是表示在本实施方式中所使用的数字滤波器10的结构例的电路图。该数字滤波器10接收输入信号IN，将输出信号OUT输出。更详细地说，数字滤波器10具有：多个D触发器11、AND电路12、负逻辑的OR电路13、以及RS触发器14。

多个D触发器11(图1的例子中3级D触发器11-1～11-3)以构成移位寄存器的方式串联连接。向初级的触发器11-1供给输入信号IN。各个D触发器11基于时钟信号CLK进行动作，由此，输入信号IN在移位寄存器中依次移位。

输入信号IN以及分别来自多个D触发器11的输出信号被输入至AND电路12以及负逻辑的OR电路13。AND电路12的输出信号被输入至RS触发器14的置位端子。负逻辑的OR电路13的输出信号被输入至RS触发器14的复位端子。另外，RS触发器14也基于时钟信号CLK进行动作。该RS触发器14的输出信号是上述的输出信号OUT。

根据如上述的结构，如果在输入信号IN中没有规定的滤波时间变化，则数字滤波器10将该输入信号IN导入，并作为输出信号OUT而输出。反过来说，数字滤波器10将比规定的滤波时间短的脉冲状的变化作为噪声而除去。该规定的滤波时间根据下面的式(1)赋予。

式(1):[滤波时间]＝[移位寄存器的级数]×[时钟周期]

从而，通过对构成移位寄存器的D触发器11的级数、时钟信号CLK的频率进行改变，能够对可利用数字滤波器10除去的噪声的特性进行调整。

图2以及图3是用于说明噪声与数字滤波器10的滤波时间的关系的概念图。参照图2以及图3，对除去噪声的情况和未除去的情况进行说明。此外，作为对噪声的特性进行规定的参数具有如图2所示的噪声周期、噪声宽度、以及噪声强度(噪声振幅)。

在这里，作为一个例子，考虑2个数字滤波器10-A、10-B。在数字滤波器10-A、10-B中，设为移位寄存器的级数相同，但时钟周期不同。具体地说，如图2所示，设为向数字滤波器10-A提供的时钟信号CLK-A的周期短于向数字滤波器10-B提供的时钟信号CLK-B的周期。其结果，数字滤波器10-A的滤波时间FT-A变得短于数字滤波器10-B的滤波时间FT-B。

如图2所示，考虑将噪声周期比滤波时间FT-A长而比滤波时间FT-B短的噪声分别输入至数字滤波器10-A、10-B的情况。在这种情况下，滤波时间FT-A比噪声周期短的数字滤波器10-A不能将该噪声彻底除去。作为结果，在来自数字滤波器10-A的输出信号OUT-A中，混入相当于该噪声的信号。另一方面，滤波时间FT-B比噪声周期长的数字滤波器10-B能够除去该噪声。作为结果，在来自数字滤波器10-B的输出信号OUT-B中，未反映出噪声。

下面，参照图3，考虑输入2种噪声N1、N2的情况。噪声N2的噪声周期比噪声N1的噪声周期长。通常，噪声周期越长，噪声强度也越高。即，噪声N2的强度比噪声N1的强度高。在以下的说明中，有时将噪声周期长、噪声强度高的噪声称为“大噪声”。相反，有时将噪声周期短、噪声强度低的噪声称为“小噪声”。

在图3所示的例子中，关于小噪声N1，数字滤波器10-A未除去该噪声N1，数字滤波器10-B除去了该噪声N1。但是，关于大噪声N2，数字滤波器10-A和10-B均未除去该噪声N2。即，即使在使用相同数字滤波器10-A、10-B的情况下，输出信号OUT-A、OUT-B的组合也随“噪声的大小”而变动。反过来说，根据分别来自滤波时间不同的数字滤波器10-A、10-B的输出信号OUT-A、OUT-B的组合，能够取得与“噪声的大小”相关的信息。

本发明是基于使用上述的图2、图3说明的见解的发明。

此外，数字滤波器10的结构并不限于图1中所示。例如，也可以是如专利文献1中记载的结构。

＜噪声解析装置的结构例＞

根据本实施方式，通过利用多个上述的数字滤波器10，能够以简单的结构对噪声的有无进行检测。图4是表示具有如上述的功能的噪声解析装置1的结构例的框图。图5是表示该噪声解析装置1的动作例的时序图。

图4所示的噪声解析装置1具有：多个数字滤波器10-1～10-4、延迟电路20、以及噪声解析部30。此外，多个数字滤波器10的数量不限于4个。

向多个数字滤波器10-1～10-4，共通地输入相同的输入信号IN。而且，多个数字滤波器10-1～10-4分别基于时钟信号CLK-1～CLK-4而进行输入信号IN的滤波，并输出多个输出信号OUT1～OUT4。此外，时钟信号CLK-1～CLK-4的周期(频率)既可以彼此不同，也可以相同。

根据本实施方式，多个数字滤波器10-1～10-4分别具有不同的滤波器特性。更详细地说，上述的滤波时间(即，能够除去的噪声周期)在多个数字滤波器10-1～10-4之间不同。这样的设定能够通过对各个数字滤波器10-1～10-4中的移位寄存器的级数、时钟信号的周期进行调整而实现。

作为一个例子，考虑下述情况：数字滤波器10-1的滤波时间最短，以数字滤波器10-2、10-3、10-4的顺序，滤波时间阶梯式地变长。在该情况下，有可能产生能够除去噪声的数字滤波器10和不能除去噪声的数字滤波器10这两者。例如在图5所示的例子中，数字滤波器10-3、10-4除去噪声，但数字滤波器10-1未除去该噪声，另外，数字滤波器10-2则是该噪声的一部分没有被除去。其结果，在来自数字滤波器10-1、10-2的输出信号OUT1、OUT2中反映出噪声。即，来自对相同输入信号IN进行滤波的数字滤波器10-1～10-4的输出信号OUT1～OUT4的值不一致。

噪声解析部30接收分别来自这样的数字滤波器10-1～10-4的输出信号OUT1～OUT4，基于接收到的输出信号OUT1～OUT4而进行输入信号IN中的噪声的解析。该噪声解析部30的功能例将后述。此外，噪声解析部30既可以由逻辑电路构成，也可以由微型计算机等处理器构成。或者，噪声解析部30也可以是逻辑电路与处理器的组合。

此外，在多个数字滤波器10-1～10-4各自中的信号延迟量不同的情况下，如图4所示，优选在这些数字滤波器10-1～10-4与噪声解析部30之间设置延迟电路20。如图5所示，延迟电路20起到减小数字滤波器10-1～10-4之间发生的信号延迟差的作用。即，延迟电路20使分别来自数字滤波器10-1～10-4的输出信号OUT1～OUT4同步。在图4以及图5所示的例子中，延迟电路20通过将延迟量不同的延迟元件20-1、20-2、20-3配置在输出信号OUT1、OUT2、OUT3各自的信号线上而构成。

根据如上述的延迟电路20，噪声解析部30的解析精度提高。但是，在原理上，如果在多个数字滤波器10之间不发生信号延迟差，则不需要延迟电路20。

另外，在多个数字滤波器10之中，也可以包含有滤波时间相同的数字滤波器。在该情况下，即使滤波时间相同的数字滤波器10的一部分发生故障，也有可能可以利用来自正常的数字滤波器10的信号检测噪声，因此解析精度提高。另外，即使在以基板配线图案等为起因而发生时钟信号的延迟的情况下，也由于对相同输入波形在多点处进行滤波，因此噪声解析的精度提高。

＜噪声解析部30的各种功能例＞

如上所述，有时来自对相同输入信号IN进行滤波的数字滤波器10-1～10-4的输出信号OUT1～OUT4的值不一致。这意味着在输入信号IN中发生噪声。从而，噪声解析部30基于输出信号OUT1～OUT4的值是否一致，能够对输入信号IN中噪声的有无进行检测。即，在输出信号OUT1～OUT4的值一致的情况下，噪声解析部30判定为输入信号IN中无噪声。另一方面，在输出信号OUT1～OUT4的值不一致的情况下，噪声解析部30判定为输入信号IN中有噪声。

图6表示担当如上述的噪声检测的功能的噪声检测部40的逻辑结构例。噪声检测部40是噪声解析部30所具有的1个功能块。噪声检测部40基于输出信号OUT1～OUT4而对输入信号IN中噪声的有无进行检测，输出表示该检测的结果的噪声检测信号SD。

更详细地说，噪声检测部40具有：AND电路41、OR电路42、以及EXOR电路43。AND电路41将表示输出信号OUT1～OUT4的逻辑与的信号SA输出。OR电路42将表示输出信号OUT1～OUT4的逻辑或的信号SB输出。EXOR电路43将信号SA与信号SB的逻辑异或作为噪声检测信号SD而输出。

如图7的真值表所示，在输出信号OUT1～OUT4的值一致的情况下，噪声检测信号SD是低电平。这意味着未检测出噪声。另一方面，在输出信号OUT1～OUT4的值不一致的情况下，噪声检测信号SD成为高电平。这意味着检测出噪声。如上所述，可知以极简单的结构实现了噪声检测功能。

图8是用于说明噪声解析部30所具有的其他的功能例的框图。噪声解析部30所具有的计数器50从上述的噪声检测部40接收噪声检测信号SD，对噪声检测信号SD成为了高电平的次数即检测出噪声的次数进行计数。而且，计数器50将一定期间内得到的计数值即表示噪声的发生频率的噪声频率信号SF输出。如上所述，基于输入信号IN中噪声的有无，还能够计算输入信号IN中噪声的发生频率。

图9是用于说明噪声解析部30所具有的另外的功能例的框图。噪声解析部30具有的监视部60对从上述的噪声检测部40输出的噪声检测信号SD进行监视，并对噪声检测信号SD成为高电平的期间即噪声的发生期间进行检测。而且，监视部60将表示检测出的噪声的发生期间的噪声期间信号SM输出。如上所述，基于输入信号IN中噪声的有无，还能够对输入信号IN中噪声的发生期间进行检测。

图10是用于说明噪声解析部30所具有的另外的功能例的框图。噪声解析部30所具有的波形解析部70通过对输出信号OUT1～OUT4进行比较，取得与被检测出的噪声的波形(强度、周期等)相关的噪声信息SN。

例如，在图5的期间P1、P2这两者，输出信号OUT1～OUT4不一致，检测出噪声。但是，该不一致的状况即输出信号OUT1～OUT4的“组合”在期间P1与期间P2中不同。滤波时间在数字滤波器10-1～10-4之间不同，因此如上述的输出信号OUT1～OUT4的“组合”包含有与被检测出的噪声的大小相关的信息。关于输出信号的组合包含与被检测出的噪声的大小相关的信息，还请参照前文提到的图3。

从而，波形解析部70通过对输出信号OUT1～OUT4进行比较，能够取得与被检测出的噪声的大小相关的信息。具体地说，如图11所示的真值表那样。图11中的“/”意味着无噪声，“小”以及“大”表示被检测的噪声的大小。例如，在“OUT1，OUT2，OUT3，OUT4”＝“1，0，0，0”的情况和“OUT1，OUT2，OUT3，OUT4”＝“1，1，1，0”的情况下，前者噪声小，后者噪声大。

此外，为了提高如图10以及图11那样的解析的精度，优选使多个数字滤波器10-1～10-4各自的滤波时间阶梯式地不同。例如，将多个数字滤波器10-1～10-4各自的滤波时间设定为等间隔。

噪声解析部30将由波形解析部70得到的噪声信息SN储存在RAM、闪存这样的存储装置中。虽然没有特别地限定该存储装置的位置，但在利用微型计算机实现噪声解析部30的情况下，该存储装置也可以内置于微型计算机。

此外，当然也能够将以上说明的功能进行组合。

<效果>

如以上说明的那样，根据本实施方式，基于来自多个数字滤波器10-1～10-4的输出信号OUT1～OUT4，能够对噪声的有无进行检测。此处，作为数字滤波器10能够使用通用的数字滤波器，不需要准备用于噪声检测的专用电路。即，根据本实施方式，能够以简单的结构对噪声的有无进行检测。

另外，根据本实施方式，基于噪声的有无，还能够对噪声的发生频率、发生期间进行检测。并且，根据本实施方式，还能够取得与被检测出的噪声的波形相关的噪声信息SN。这些信息在对使用环境下的噪声源进行确定时有用，对噪声对策乃至系统的稳定动作做出贡献。

实施方式2

图12是表示实施方式2涉及的噪声解析装置1的结构例的框图。在本实施方式中，噪声解析部30由微型计算机30’实现。时钟信号CLK1～CLK4是从微型计算机30’供给的。微型计算机30’执行上述的噪声解析部30的功能。例如，微型计算机30’定期地检测噪声的发生频率、发生期间，将检测结果作为数据库进行积累。积累的数据库对噪声源的确定有用。

在微型计算机30’搭载有生成时钟信号CLK1～CLK4的功能的情况下，不需要利用其他部件生成时钟信号CLK1～CLK4。这有助于部件个数的削减、电路的简化以及省空间，是优选的。

另外，也有可能发生如下情况，即，虽然发生由噪声导致的误动作，但数字滤波器10-1～10-4全部都无法除去噪声。在该情况下，考虑变更时钟信号CLK1～CLK4的周期，对各自的滤波时间进行再设定。在该情况下，同样地，如果微型计算机30’搭载有生成时钟信号CLK1～CLK4的功能，则能够简单地变更时钟信号CLK1～CLK4的周期，是优选的。

实施方式3

图13表示应用了噪声解析装置1的电子装置的结构例。图13所示的电子装置具有上述的噪声解析装置1以及可变数字滤波器80。

可变数字滤波器80的滤波器特性(滤波时间)通过设定信号CONF能够可变地进行设定。也向该可变数字滤波器80输入相同输入信号IN。可变数字滤波器80基于时钟信号CLK进行输入信号IN的滤波，将输出信号OUT输出。

噪声解析装置1的噪声解析部30通过对输出信号OUT1～OUT4进行比较，从数字滤波器10-1～10-4之中识别能够除去噪声的数字滤波器10。进而，噪声解析部30从能够除去噪声的数字滤波器10之中选择最优的数字滤波器10，与选择出的数字滤波器10的滤波时间相对应地，决定可变数字滤波器80的滤波时间。然后，噪声解析部30通过将表示决定出的滤波时间的设定信号CONF输出至可变数字滤波器80，从而自动地设定可变数字滤波器80的滤波时间。

例如，在图5所示的例子中，数字滤波器10-3、10-4能够除去噪声。在这些数字滤波器10-3、10-4之中，滤波时间较短的是数字滤波器10-3。因此，噪声解析部30选择数字滤波器10-3，将可变数字滤波器80的滤波时间自动设定为，与选择出的数字滤波器10-3的滤波时间一致。由此，能够除去输入信号IN的噪声，并且对可变数字滤波器80中的信号延迟进行抑制。即，能够防止系统的误动作，同时，还能使性能提高。

此外，也能够手动设定可变数字滤波器80的滤波时间。在该情况下，例如，可以考虑在噪声解析部30中，将手动设定的优先度设定得高于自动设定。

实施方式4

在上述的实施方式中，滤波时间在多个数字滤波器10之间不同。取而代之，也可以是相对于输入信号IN的阈值电平(threshold level)在多个数字滤波器10之间不同。

例如在图14的例子中，数字滤波器10-1的阈值电平TH1比数字滤波器10-2的阈值电平TH2低。因此，数字滤波器10-1将微小的噪声也作为输入信号IN而取得，其结果，发生输出信号OUT1与输出信号OUT2变得不一致的期间。因此，与以上的实施方式的情况相同，噪声解析部30基于输出信号OUT1、OUT2的值是否一致，能够对输入信号IN中噪声的有无进行检测。

另外，由于使用阈值电平不同的多个数字滤波器10，因此还能够对被检测出的噪声的电平进行判定。通过增加数字滤波器10的数量，减小阈值电平的差，从而提高噪声电平的判定精度。

实施方式5

图15表示噪声解析装置1的应用例。具体地说，图15表示定序器系统的输入单元100以及其周边的结构。输入单元100从多个开关分别经由信号线110-1～110-3而接收输入信号IN1～IN3。在信号线110-1的附近配置有电动机200，在信号线110-3的附近配置有电动机300。

此处，对于信号线110-1～110-3(输入信号IN1～IN3)分别应用噪声解析装置1-1～1-3。噪声解析装置1-1～1-3针对输入信号IN1～IN3各自，取得前文提到的图10所示那样的噪声信息SN1～SN3。噪声源确定装置120从噪声解析装置1-1～1-3接收噪声信息SN1～SN3，基于这些噪声信息SN1～SN3而确定噪声源。

例如，在与信号线110-1(输入信号IN1)相关的被检测出的噪声最大、与信号线110-3(输入信号IN3)相关的被检测出的噪声最小的情况下，噪声源确定装置120将电动机200确定为噪声源。另一方面，在与信号线110-3(输入信号IN3)相关的被检测出的噪声最大、与信号线110-1(输入信号IN1)相关的被检测出的噪声最小的情况下，噪声源确定装置120将电动机300确定为噪声源。

如果噪声源被确定，则能够对确定出的噪声源附近的配线路径进行变更等，简单地实施噪声对策。如上所述，通过有效活用噪声信息，从而能够实施噪声对策，对系统的稳定动作做出贡献。

此外，可以认为，图15所示的噪声解析装置1-1～1-3以及噪声源确定装置120作为整体而构成“噪声源确定系统”。

以上，通过参照附图对本发明的实施方式进行了说明。但是，本发明并不限定于上述的实施方式，在不脱离主旨的范围内能够由本领域技术人员进行适当变更。

标号的说明

1、1-1～1-3噪声解析装置，10、10-1～10-4数字滤波器，11D触发器，12AND电路，13负逻辑的OR电路，14RS触发器，20延迟电路，20-1、20-2、20-3延迟元件，30噪声解析部，30’微型计算机，40噪声检测部，41AND电路，42OR电路，43EXOR电路，50计数器，60监视部，70波形解析部，80可变数字滤波器，100输入单元，110-1～110-3信号线，120噪声源确定装置，200电动机，300电动机，CLK、CLK1～CLK4、CLK-A、CLK-B时钟信号，CONF设定信号，FT-A、FT-B滤波时间，IN、IN1～IN3输入信号，OUT、OUT1～OUT4、OUT-A、OUT-B输出信号，SD噪声检测信号，SF噪声频率信号，SM噪声期间信号，SN、SN1～SN3噪声信息。

Claims (10)

1.一种噪声解析装置，其具有：

多个数字滤波器，它们被共通地输入相同的输入信号，所述多个数字滤波器具有不同的滤波器特性，通过对所述输入信号进行滤波而分别输出多个输出信号；以及

噪声解析部，其接收分别来自所述多个数字滤波器的所述多个输出信号，基于所述多个输出信号，对所述输入信号中噪声的有无进行检测，

所述噪声解析部基于所述多个输出信号的值是否一致，对所述输入信号中噪声的有无进行检测。

2.根据权利要求1所述的噪声解析装置，其中，

还具有延迟电路，该延迟电路设置在所述多个数字滤波器与所述噪声解析部之间，减小所述多个数字滤波器之间的信号延迟差。

3.根据权利要求1或2所述的噪声解析装置，其中，

所述滤波器特性是滤波时间。

4.根据权利要求3所述的噪声解析装置，其中，

所述多个数字滤波器各自的所述滤波时间阶梯式地不同。

5.根据权利要求1或2所述的噪声解析装置，其中，

所述滤波器特性是相对于所述输入信号的阈值电平。

6.根据权利要求1或2所述的噪声解析装置，其中，

所述噪声解析部基于所述输入信号中噪声的有无，对所述输入信号中噪声的发生频率进行计算。

7.根据权利要求1或2所述的噪声解析装置，其中，

所述噪声解析部基于所述输入信号中噪声的有无，对所述输入信号中噪声的发生期间进行检测。

8.根据权利要求1或2所述的噪声解析装置，其中，

所述噪声解析部通过对所述多个输出信号进行比较，取得与所述检测出的噪声的波形相关的噪声信息。

9.一种电子装置，其具有：

权利要求1或2所述的噪声解析装置；以及

可变数字滤波器，其被输入所述输入信号，滤波器特性可变，

所述噪声解析部通过对所述多个输出信号进行比较而从所述多个数字滤波器之中识别能够除去所述噪声的数字滤波器，基于所述识别出的数字滤波器的所述滤波器特性而对所述可变数字滤波器的所述滤波器特性进行设定。

10.一种噪声源确定系统，其具有：

权利要求8所述的噪声解析装置；

应用所述噪声解析装置的多个信号线；以及

噪声源确定装置，其基于与所述多个信号线相关的所述噪声信息，对噪声源进行确定。