KR20150136973A - 메탈 라인의 마이크로구조물 제조 방법 - Google Patents

메탈 라인의 마이크로구조물 제조 방법 Download PDF

Info

Publication number
KR20150136973A
KR20150136973A KR1020140108229A KR20140108229A KR20150136973A KR 20150136973 A KR20150136973 A KR 20150136973A KR 1020140108229 A KR1020140108229 A KR 1020140108229A KR 20140108229 A KR20140108229 A KR 20140108229A KR 20150136973 A KR20150136973 A KR 20150136973A
Authority
KR
South Korea
Prior art keywords
trench
layer
width
metal line
metal
Prior art date
Application number
KR1020140108229A
Other languages
English (en)
Inventor
위-처우 예
치-밍 후
치우-청 추이
Original Assignee
제이 터치 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이 터치 코퍼레이션 filed Critical 제이 터치 코퍼레이션
Publication of KR20150136973A publication Critical patent/KR20150136973A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/121—Metallo-organic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

메탈 라인 마이크로구조물 제조 방법이 제공된다. 먼저, 기판이 제공된다. 그다음, 시드 레이어가 기판의 표면 상에 형성된다. 그다음, 포토레지스트 레이어가 시드 레이어의 표면 상에 형성되고, 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어에 트렌치가 형성되고, 여기서 트렌치는 특정폭을 가진다. 그다음, 전기도금 공정이 수행되어 전도성 레이어가 트렌치 내에 채워진다. 그 후, 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 메탈 라인 마이크로구조물이 생성된다.

Description

메탈 라인의 마이크로구조물 제조 방법 {METHOD OF MANUFACTURING MICROSTRUCTURES OF METAL LINES}
발명의 분야
본 발명은 마이크로구조물(microstructure) 제조 방법에 관한 것이고, 더욱 구체적으로는 메탈 라인(metal line)의 마이크로구조물 제조 방법에 관한 것이다.
발명의 배경
최근, 사용자가 용이하게 전자제품의 작동을 제어하기 위한 터치 제어 기술이 다양한 전자제품의 터치 제어 장치에 널리 적용된다. 디스플레이 기능을 획득하기 위하여, 종래의 터치 패널의 투명 전극은 투명 특성 및 전기-전도성 특성을 가진다. 예를 들어, 투명 전극은 인듐 주석 산화물(ITO)로 제조된다. 터치 패널 설계 경향이 점차 대형 터치 패널을 지향함에 따라, 투명 전극의 제작 방법 및 구조는 많은 단점을 가진다. 예를 들어, 전기 저항이 더 높고, 응답 속도가 더 느리며, 더욱 많은 제작 단계가 요구되고, 제작 비용이 더 높다. 따라서, ITO 투명 전극이 점차 메탈 라인(또는 메탈 메쉬[metal mesh])으로 대체된다.
ITO 투명 전극과 비교하여, 메탈 메쉬는 더 낮은 전기 저항, 더 우수한 전기 전도도, 더 빠른 응답 속도 및 더 낮은 제작 비용을 가진다. 메탈 라인 제조의 현행 방법에 따르면, 메탈 라인 패턴이 기판에 직접 프린팅된다. 공지된 바와 같이, 프린팅 공정에 의하여 메탈 라인의 정밀도를 제어하기가 어렵다. 특히, 프린팅 공정을 이용하여 5μm보다 작은 폭을 가지는 메탈 라인을 제조하는 것이 어렵다. 다시 말해서, 성능, 투명도 및 라인 비가시성(invisibility)이 보통 불만족스럽다. 더욱이, 프린팅 공정에서 스텐실을 이용할 필요가 있다. 스텐실 제작 및 스텐실 세척 절차가 메탈 라인의 제작 비용을 증가시킬 수 있다. 더욱이, 수회의 프린팅 사이클 후, 일반적으로 스텐실이 변형을 겪고 따라서 스텐실의 프린팅 정확도가 저하된다. 빈번한 스텐실 교체 방식은 전체 비용을 증가시킬 수 있다. 더욱이, 5μm보다 작은 폭을 가지는 메탈 라인 제조를 위하여, 정밀도가 정교하게 제어되어야 한다. 이러한 상황에서, 제작 비용이 크게 증가하고, 메탈 라인이 쉽게 파괴되며, 수율이 감소된다. 더욱이, 메탈 라인이 은, 알루미늄 또는 구리로 제조되는 경우에, 메탈 라인이 산화될 가능성이 있다. 산화 방지 공정이 또한 제작 복잡성 및 제작 비용을 증가시킨다.
그러므로, 상기 결점을 제거하기 위하여 메탈 라인의 마이크로구조물 제조 방법을 제공할 필요가 있다.
발명의 요약
본 발명은 메탈 라인의 마이크로구조물 제조 방법을 제공한다. 본 발명의 제조 방법에 의하여, 메탈 라인이 더 가늘어지고, 제작 비용이 감소하며, 메탈 라인의 투과도 및 비가시성 양자가 모두 향상된다.
본 발명은 또한 메탈 라인의 선폭이 5μm보다 작도록 정밀하게 제어하기 위한 메탈 라인의 마이크로구조물 제조 방법을 제공한다. 따라서, 제품의 수율이 증가하고, 메탈 라인의 산화가 최소화된다.
본 발명은 메탈 라인의 마이크로구조물 제조 방법을 추가로 제공하는데, 여기서 터치 패널의 가시적 터치 영역의 메탈 라인 및 비-터치 영역의 배선 부분이 동일한 제작 단계에서 기판에 동시에 형성될 수 있다. 따라서, 터치 패널의 제작 절차가 단순화되고, 터치 패널의 제작 비용이 감소된다.
본 발명의 한 양태에 따르면, 메탈 라인 마이크로구조물의 제조 방법이 제공된다. 먼저, 기판이 제공된다. 그다음, 시드 레이어(seed layer)가 기판의 표면 상에 형성된다. 그다음, 포토레지스트 레이어(photoresist layer)가 시드 레이어의 표면 상에 형성되고, 포토리소그래피(photolithography) 및 식각 공정이 수행되어 포토레지스트 레이어에 트렌치(trench)가 형성되고, 여기서 트렌치는 특정폭(specified width)을 가진다. 그다음, 전기도금 공정이 수행되어 전도성 레이어가 트렌치 내에 채워진다. 그 후, 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 메탈 라인 마이크로구조물이 생성된다.
본 발명의 또 다른 양태에 따르면, 메탈 라인 마이크로구조물의 제조 방법이 제공된다. 먼저, 기판이 제공된다. 그다음, 시드 레이어가 기판의 표면 상에 형성된다. 그다음, 포토레지스트 레이어가 시드 레이어의 표면 상에 형성되고, 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어에 트렌치가 형성되고, 여기서 트렌치는 특정폭을 가진다. 그다음, 전기도금 공정이 수행되어 전도성 레이어가 트렌치 내에 채워진다. 그다음, 항-산화 레이어가 트렌치 내에 채워지고 항-산화 레이어가 전도성 레이어 상에 형성된다. 그 후, 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 메탈 라인 마이크로구조물이 생성된다.
본 발명의 또 다른 양태에 따르면, 메탈 라인 마이크로구조물의 제조 방법이 제공된다. 먼저, 기판이 제공된다. 그다음, 시드 레이어가 기판의 표면 상에 형성된다. 그다음, 포토레지스트 레이어가 시드 레이어의 표면 상에 형성되고, 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어에 제1트렌치 및 제2트렌치가 형성되고, 여기서 제1트렌치는 제1폭을 가지고 제2트렌치는 제2폭을 가지며 제2폭은 제1폭보다 크다. 그다음, 전도성 레이어가 제1트렌치 및 제2트렌치 내에 채워진다. 그 후, 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 제1 메탈 라인 마이크로구조물 및 제2 메탈 라인 마이크로구조물이 생성된다.
본 발명의 상기 내용은 다음의 상세한 설명 및 첨부 도면을 검토한 후 당해 분야의 숙련가에게 더욱 명백해질 것이고, 도면에서:
도 1A~1E는 본 발명의 제1실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 개략적인 단면도이고;
도 2는 본 발명의 제1실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 흐름도이고;
도 3A~3F는 본 발명의 제2실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 개략적인 단면도이고;
도 4는 본 발명의 제2실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 흐름도이고;
도 5A~5E는 본 발명의 제3실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 개략적인 단면도이고;
도 6은 본 발명의 제3실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 흐름도이고;
도 7은 본 발명의 제3실시양태에 따른 제조 방법에 의하여 형성된 메탈 라인을 개략적으로 도해한다.
바람직한 실시양태의 상세한 설명
본 발명은 이제 다음의 실시양태에 관하여 더욱 구체적으로 기재될 것이다. 본 발명의 바람직한 실시양태의 하기 기재가 설명 및 기재의 목적으로만 본 명세서에 제시됨에 유념해야 한다. 이는 개시된 정확한 형태로 제한하거나 포괄적인 것으로 의도되지 않는다.
도 1A~1E는 본 발명의 제1실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 개략적인 단면도이다. 도 2는 본 발명의 제1실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 흐름도이다.
우선, 도 1A 및 도 2의 단계 S20에 나타나는 바와 같이, 기판(11)이 제공된다. 기판(11)은 투명 기판, 유연성 기판 또는 유연성 투명 기판이다. 바람직하게는, 기판(11)의 두께는 20μm 내지 800μm의 범위이다. 기판(11)은 폴리에틸렌 테레프탈레이트(PET), 폴리에테르이미드(PEI), 폴리페닐렌설폰(PPSU), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 환형 올레핀 공중합체(COC), 액정 고분자(LCP), 유리 또는 이들의 조합으로 만들어진다. 더욱 바람직하게는, 기판(11)은 폴리에틸렌 테레프탈레이트(PET)로 만들어진 유연성 투명 기판이다. 따라서, 기판(11)은 더 큰 내충격성, 더 작은 취성 및 더 큰 투과도를 가진다.
그다음, 도 1B 및 도 2의 단계 S21에 나타나는 바와 같이, 시드 레이어(12)가 기판(11)의 표면 상에 형성된다. 한 실시양태에서, 증착 공정을 수행하여 기판(11)의 표면 상에 금속 필름을 형성함에 의하여 시드 레이어(12)가 생성된다. 예를 들어, 증착 공정은 스퍼터링 공정 또는 증발 공정이다. 더욱 바람직하게는, 증착 공정은 스퍼터링 공정이다. 시드 레이어(12)는 우수한 전기적 특성을 가지고 기판(11)에 대한 우수한 흡착성을 가진다. 시드 레이어(12)는 추후의 전기도금 공정에서 비-금속 기판(11)과 전도성 레이어를 연결시키는 인터페이스로서 이용될 수 있다. 다시 말해서, 시드 레이어(12)는 추후의 전기도금 공정의 출발 레이어로서 이용될 수 있다. 시드 레이어(12)의 배열은 마이크로구조물의 강도 및 전기적 특성을 증가시킬 수 있다. 더욱이, 시드 레이어(12)의 두께는 5nm 내지 100nm의 범위이다. 시드 레이어(12)의 두께는 실제 요건에 따라 변할 수 있음이 주목된다. 일부 실시양태에서, 시드 레이어(12)는 금속 또는 금속 합금으로 만들어진다. 시드 레이어(12)의 예는 Cr/Au 금속 필름, Ti/Au 금속 필름, Ti/Cu 금속 필름, Cu/Cu 금속 필름 또는 Ti-W/Au 금속 필름을 포함하지만 이에 제한되지 않는다.
그다음, 도 1C 및 도 2의 단계 S22에 나타나는 바와 같이, 포토레지스트 레이어(13)이 시드 레이어(12)의 표면 상에 형성된다. 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어(13)에 트렌치(14)가 형성되어, 시드 레이어(12)의 일부가 노출된다. 다시 말해서, 포토리소그래피 및 식각 공정에 의하여, 소정의 포토마스크 패턴이 포토레지스트 레이어(13)에 전사되고, 트렌치(14)가 포토레지스트 레이어(13)에 형성된다. 이 실시양태에서, 포토레지스트 레이어(13)은 습윤 필름 포토레지스트 레이어 또는 건조 필름 포토레지스트 레이어이고, 이는 시드 레이어(12)의 표면 상에 코팅되거나 부착된다. 포토레지스트 레이어(13)의 포토레지스트 재료는 포지티브형 포토레지스트 재료 또는 네거티브형 포토레지스트 재료일 수 있다. 포지티브형 포토레지스트 재료 또는 네거티브형 포토레지스트 재료의 적용 및 원리가 당해 분야의 숙련가에게 공지이고, 본 명세서에 장황하게 기술되지 않는다. 더욱이, 포토마스크 패턴, 노출량, 노출 시간 및/또는 다른 파라미터를 변화시켜, 트렌치(14)의 폭 및/또는 깊이가 조정될 수 있다. 이 실시양태에서, 트렌치(14)의 폭은 1μm 내지 20μm의 범위, 바람직하게는 1μm 내지 5μm의 범위이고, 더욱 바람직하게는 3μm보다 작다. 더욱이, 트렌치(14)의 깊이는 0.1μm 내지 20μm의 범위, 바람직하게는 0.1μm 내지 2μm의 범위이다.
그다음, 도 1D 및 도 2의 단계 S23에 나타나는 바와 같이, 전기도금 공정이 수행되어 전도성 레이어(15)가 트렌치(14) 내에 채워진다. 전도성 레이어(15)는 트렌치(14)의 바닥에 노출된 시드 레이어(12)의 일부와 접촉한다. 전도성 레이어(15)가 전기도금 공정에 의하여 트렌치(14) 내에 채워지기 때문에, 전도성 레이어(15)의 형성이 빠르고 전도성 레이어(15)의 두께가 쉽게 제어된다. 더욱이, 전도성 레이어(15)를 추가로 처리할 필요가 없으므로, 제작 절차가 단순화된다. 일부 실시양태에서, 전도성 레이어(15)의 재료는 구리, 금, 은, 알루미늄, 텅스텐, 철, 니켈, 크롬, 티타늄, 몰리브덴, 인듐, 주석 또는 이들의 조합으로부터 선택된다. 이 실시양태에서, 전도성 레이어(15)의 두께는 0.1μm 내지 20μm의 범위, 바람직하게는 0.1μm 내지 2μm의 범위, 더욱 바람직하게는 0.1μm 내지 0.5μm의 범위이다.
그다음, 도 1E 및 도 2의 단계 S24에 나타나는 바와 같이, 포토레지스트 레이어(13) 및 전도성 레이어(15)에 의하여 피복되지 않은 시드 레이어(12)의 일부(즉 포토레지스트 레이어(13)에 의하여 피복된 시드 레이어(12)의 일부)가 제거된다. 따라서, 메탈 라인 마이크로구조물(16)이 생성된다. 포토레지스트 레이어(13)이 습윤 필름 포토레지스트 레이어인 경우에, 포토레지스트 레이어(13)은 식각 공정에 의하여 제거될 수 있다. 포토레지스트 레이어(13)이 건조 필름 포토레지스트 레이어인 경우에, 포토레지스트 레이어(13)은 스트리핑 공정에 의하여 제거될 수 있다. 더욱이, 전도성 레이어(15)에 의하여 피복되지 않은 시드 레이어(12)의 일부가 식각 공정에 의하여 제거되지만, 이에 제한되지 않는다. 이 실시양태에서, 메탈 라인 마이크로구조물(16)의 선폭은 트렌치(14)의 폭과 실질적으로 동일하다. 다시 말해서, 메탈 라인 마이크로구조물(16)의 선폭은 1μm 내지 20μm의 범위, 바람직하게는 1μm 내지 5μm의 범위이고, 더욱 바람직하게는 3μm보다 작다. 메탈 라인 마이크로구조물(16)의 선폭이 트렌치(14)의 폭에 따라 1μm 내지 5μm의 범위(더욱 바람직하게는 3μm보다 작음)로 제어되어야 하는 경우에, 메탈 라인 마이크로구조물(16)이 터치 패널의 가시적 터치 영역의 메탈 라인(또는 메탈 메쉬)에 적용될 때, 메탈 라인의 투과도 및 비가시성 양자가 모두 향상된다. 메탈 라인 마이크로구조물(16)의 선폭이 1μm 내지 20μm의 범위(더욱 바람직하게는 5μm 내지 20μm의 범위)로 제어되어야 하는 경우에 메탈 라인 마이크로구조물(16)이 터치 패널의 비-터치 영역의 메탈 라인에 적용될 수 있다. 바꾸어 말하면, 메탈 라인 마이크로구조물(16)이 터치 패널의 주변부에서 배선 부분으로서 사용될 수 있다. 메탈 라인 마이크로구조물(16)의 높이는 트렌치(14)의 깊이와 실질적으로 동일하다 (예를 들어 0.1μm 내지 20μm의 범위). 메탈 라인 마이크로구조물(16)의 높이는 임피던스 값의 요건에 따라 결정될 수 있고, 이에 의하여 메탈 라인의 안정성이 증가된다.
도 3A~3F는 본 발명의 제2실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 개략적인 단면도이고; 도 4는 본 발명의 제2실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 흐름도이다.
우선, 도 3A 및 도 4의 단계 S40에 나타나는 바와 같이, 기판(11)이 제공된다. 기판(11)은 투명 기판, 유연성 기판 또는 유연성 투명 기판이다. 바람직하게는, 기판(11)의 두께는 20μm 내지 800μm의 범위이다. 기판(11)은 폴리에틸렌 테레프탈레이트(PET), 폴리에테르이미드(PEI), 폴리페닐렌설폰(PPSU), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 환형 올레핀 공중합체(COC), 액정 고분자(LCP), 유리 또는 이들의 조합으로 만들어진다. 더욱 바람직하게는, 기판(11)은 폴리에틸렌 테레프탈레이트(PET)로 만들어진 유연성 투명 기판이다. 따라서, 기판(11)은 더 큰 내충격성, 더 작은 취성 및 더 큰 투과도를 가진다.
그다음, 도 3B 및 도 4의 단계 S41에 나타나는 바와 같이, 시드 레이어(12)가 기판(11)의 표면 상에 형성된다. 한 실시양태에서, 증착 공정을 수행하여 기판(11)의 표면 상에 금속 필름을 형성함에 의하여 시드 레이어(12)가 생성된다. 예를 들어, 증착 공정은 스퍼터링 공정 또는 증발 공정이다. 더욱 바람직하게는, 증착 공정은 스퍼터링 공정이다. 시드 레이어(12)는 우수한 전기적 특성을 가지고 기판(11)에 대한 우수한 흡착성을 가진다. 시드 레이어(12)는 추후의 전기도금 공정에서 비-금속 기판(11)과 전도성 레이어를 연결시키는 인터페이스로서 이용될 수 있다. 다시 말해서, 시드 레이어(12)는 추후의 전기도금 공정의 출발 레이어로서 이용될 수 있다. 시드 레이어(12)의 배열은 마이크로구조물의 강도 및 전기적 특성을 증가시킬 수 있다. 더욱이, 시드 레이어(12)의 두께는 5nm 내지 100nm의 범위이다. 시드 레이어(12)의 두께는 실제 요건에 따라 변할 수 있음이 주목된다. 일부 실시양태에서, 시드 레이어(12)는 금속 또는 금속 합금으로 만들어진다. 시드 레이어(12)의 예는 Cr/Au 금속 필름, Ti/Au 금속 필름, Ti/Cu 금속 필름, Cu/Cu 금속 필름 또는 Ti-W/Au 금속 필름을 포함하지만 이에 제한되지 않는다.
그다음, 도 3C 및 도 4의 단계 S42에 나타나는 바와 같이, 포토레지스트 레이어(13)이 시드 레이어(12)의 표면 상에 형성된다. 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어(13)에 트렌치(14)가 형성되어, 시드 레이어(12)의 일부가 노출된다. 다시 말해서, 포토리소그래피 및 식각 공정에 의하여, 소정의 포토마스크 패턴이 포토레지스트 레이어(13)에 전사되고, 트렌치(14)가 포토레지스트 레이어(13)에 형성된다. 이 실시양태에서, 포토레지스트 레이어(13)은 습윤 필름 포토레지스트 레이어 또는 건조 필름 포토레지스트 레이어이고, 이는 시드 레이어(12)의 표면 상에 코팅되거나 부착된다. 포토레지스트 레이어(13)의 포토레지스트 재료는 포지티브형 포토레지스트 재료 또는 네거티브형 포토레지스트 재료일 수 있다. 포지티브형 포토레지스트 재료 또는 네거티브형 포토레지스트 재료의 적용 및 원리가 당해 분야의 숙련가에게 공지이고, 본 명세서에 장황하게 기술되지 않는다. 더욱이, 포토마스크 패턴, 노출량, 노출 시간 및/또는 다른 파라미터를 변화시켜, 트렌치(14)의 폭 및/또는 깊이가 조정될 수 있다. 이 실시양태에서, 트렌치(14)의 폭은 1μm 내지 20μm의 범위, 바람직하게는 1μm 내지 5μm의 범위이고, 더욱 바람직하게는 3μm보다 작다. 더욱이, 트렌치(14)의 깊이는 0.1μm 내지 20μm의 범위, 바람직하게는 0.1μm 내지 2μm의 범위이다.
그다음, 도 3D 및 도 4의 단계 S43에 나타나는 바와 같이, 전기도금 공정이 수행되어 전도성 레이어(15)가 트렌치(14) 내에 채워진다. 전도성 레이어(15)는 트렌치(14)의 바닥에 노출된 시드 레이어(12)의 일부와 접촉한다. 전도성 레이어(15)가 전기도금 공정에 의하여 트렌치(14) 내에 채워지기 때문에, 전도성 레이어(15)의 형성이 빠르고 전도성 레이어(15)의 두께가 쉽게 제어된다. 더욱이, 전도성 레이어(15)를 추가로 처리할 필요가 없으므로, 제작 절차가 단순화된다. 일부 실시양태에서, 전도성 레이어(15)의 재료는 구리, 금, 은, 알루미늄, 텅스텐, 철, 니켈, 크롬, 티타늄, 몰리브덴, 인듐, 주석 또는 이들의 조합으로부터 선택된다. 이 실시양태에서, 전도성 레이어(15)의 두께는 0.1μm 내지 20μm의 범위, 바람직하게는 0.1μm 내지 2μm의 범위, 더욱 바람직하게는 0.1μm 내지 0.5μm의 범위이다.
그다음, 도 3E 및 도 4의 단계 S44에 나타나는 바와 같이, 항-산화 레이어(17)가 트렌치(14) 내에 채워지고 전도성 레이어(15) 상에 형성된다. 한 실시양태에서, 항-산화 레이어(17)은 항-산화 금속 레이어이다. 항-산화 레이어(17)은 페놀 수지, 감광성 화합물, 유기 착색 고분자 염료, 무기 착색 고분자 염료 및 용매를 함유할 수 있고, 여기서 무기 착색 염료는 금속 성분을 함유한다. 항-산화 레이어(17)은 검정일 수 있지만, 이에 제한되지 않는다. 항-산화 레이어(17)의 배열은 전도성 레이어(15)를 보호할 수 있고, 전도성 레이어(15)의 산화를 방지할 수 있으며, 메탈 라인의 색상 변화를 피할 수 있다. 따라서, 메탈 라인의 비가시성이 향상된다.
그다음, 도 3F 및 도 4의 단계 S45에 나타나는 바와 같이, 포토레지스트 레이어(13) 및 전도성 레이어(15)에 의하여 피복되지 않은 시드 레이어(12)의 일부(즉 포토레지스트 레이어(13)에 의하여 피복된 시드 레이어(12)의 일부)가 제거된다. 따라서, 메탈 라인 마이크로구조물(18)이 생성된다. 포토레지스트 레이어(13)이 습윤 필름 포토레지스트 레이어인 경우에, 포토레지스트 레이어(13)은 식각 공정에 의하여 제거될 수 있다. 포토레지스트 레이어(13)이 건조 필름 포토레지스트 레이어인 경우, 포토레지스트 레이어(13)는 스트리핑 공정에 의하여 제거될 수 있다. 더욱이, 전도성 레이어(15)에 의하여 피복되지 않은 시드 레이어(12)의 일부가 식각 공정에 의하여 제거되지만, 이에 제한되지 않는다. 이 실시양태에서, 메탈 라인 마이크로구조물(18)의 선폭은 트렌치(14)의 폭과 실질적으로 동일하다. 다시 말해서, 메탈 라인 마이크로구조물(18)의 선폭은 1μm 내지 20μm의 범위, 바람직하게는 1μm 내지 5μm의 범위이고, 더욱 바람직하게는 3μm보다 작다. 메탈 라인 마이크로구조물(18)의 선폭이 트렌치(14)의 폭에 따라 1μm 내지 5μm의 범위(더욱 바람직하게는 3μm보다 작음)로 제어되어야 하는 경우에, 메탈 라인 마이크로구조물(18)이 터치 패널의 가시적 터치 영역의 메탈 라인(또는 메탈 메쉬)에 적용될 때, 메탈 라인의 투과도 및 비가시성 양자가 모두 향상된다. 메탈 라인 마이크로구조물(18)의 선폭이 1μm 내지 20μm의 범위(더욱 바람직하게는 5μm 내지 20μm의 범위)로 제어되어야 하는 경우에 메탈 라인 마이크로구조물(18)이 터치 패널의 비-터치 영역의 메탈 라인에 적용될 수 있다. 바꾸어 말하면, 메탈 라인 마이크로구조물(18)이 터치 패널의 주변부에서 배선 부분으로서 사용될 수 있다. 메탈 라인 마이크로구조물(18)의 높이는 트렌치(14)의 깊이와 실질적으로 동일하다 (예를 들어 0.1μm 내지 20μm의 범위). 메탈 라인 마이크로구조물(18)의 높이는 임피던스 값의 요건에 따라 결정될 수 있고, 이에 의하여 메탈 라인의 안정성이 증가된다.
도 5A~5E는 본 발명의 제3실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 개략적인 단면도이고; 도 6은 본 발명의 제3실시양태에 따른 메탈 라인의 마이크로구조물 제조 방법을 도해하는 흐름도이다.
우선, 도 5A 및 도 6의 단계 S60에 나타나는 바와 같이, 기판(31)이 제공된다. 기판(31)은 투명 기판, 유연성 기판 또는 유연성 투명 기판이다. 바람직하게는, 기판(31)의 두께는 20μm 내지 800μm의 범위이다. 기판(31)은 폴리에틸렌 테레프탈레이트(PET), 폴리에테르이미드(PEI), 폴리페닐렌설폰(PPSU), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 환형 올레핀 공중합체(COC), 액정 고분자(LCP), 유리 또는 이들의 조합으로 만들어진다. 더욱 바람직하게는, 기판(31)은 폴리에틸렌 테레프탈레이트(PET)로 만들어진 유연성 투명 기판이다. 따라서, 기판(31)은 더 큰 내충격성, 더 작은 취성 및 더 큰 투과도를 가진다.
그다음, 도 5B 및 도 6의 단계 S61에 나타나는 바와 같이, 시드 레이어(32)가 기판(31)의 표면 상에 형성된다. 한 실시양태에서, 시드 레이어(32)가 증착 공정을 수행하여 기판(31)의 표면 상에 금속 필름을 형성함에 의하여 생성된다. 예를 들어, 증착 공정은 스퍼터링 공정 또는 증발 공정이다. 더욱 바람직하게는, 증착 공정은 스퍼터링 공정이다. 시드 레이어(32)는 우수한 전기적 특성을 가지고 기판(31)에 대한 우수한 흡착성을 가진다. 시드 레이어(32)는 추후의 전기도금 공정에서 비-금속 기판(31)과 전도성 레이어를 연결시키는 인터페이스로서 이용될 수 있다. 다시 말해서, 시드 레이어(32)는 추후의 전기도금 공정의 출발 레이어로서 이용될 수 있다. 시드 레이어(32)의 배열은 마이크로구조물의 강도 및 전기적 특성을 증가시킬 수 있다. 더욱이, 시드 레이어(32)의 두께는 5nm 내지 100nm의 범위이다. 시드 레이어(32)의 두께는 실제 요건에 따라 변할 수 있음이 주목된다. 일부 실시양태에서, 시드 레이어(32)는 금속 또는 금속 합금으로 만들어진다. 시드 레이어(32)의 예는 Cr/Au 금속 필름, Ti/Au 금속 필름, Ti/Cu 금속 필름, Cu/Cu 금속 필름 또는 Ti-W/Au 금속 필름을 포함하지만 이에 제한되지 않는다.
그다음, 도 5C 및 도 6의 단계 S62에 나타나는 바와 같이, 포토레지스트 레이어(33)이 시드 레이어(32)의 표면 상에 형성된다. 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어(33)에 제1트렌치(34) 및 제2트렌치(35)가 형성되어, 시드 레이어(32)의 일부가 노출된다. 다시 말해서, 포토리소그래피 및 식각 공정에 의하여, 소정의 포토마스크 패턴이 포토레지스트 레이어(3)에 전사되고, 제1트렌치(34) 및 제2트렌치(35)가 포토레지스트 레이어(33)에 형성된다. 이 실시양태에서, 포토레지스트 레이어(33)은 습윤 필름 포토레지스트 레이어 또는 건조 필름 포토레지스트 레이어이고, 이는 시드 레이어(32)의 표면 상에 코팅되거나 부착된다. 포토레지스트 레이어(33)의 포토레지스트 재료는 포지티브형 포토레지스트 재료 또는 네거티브형 포토레지스트 재료일 수 있다. 포지티브형 포토레지스트 재료 또는 네거티브형 포토레지스트 재료의 적용 및 원리가 당해 분야의 숙련가에게 공지이고, 본 명세서에 장황하게 기술되지 않는다. 더욱이, 포토마스크 패턴, 노출량, 노출 시간 및/또는 다른 파라미터를 변화시켜, 제1트렌치(34) 및 제2트렌치(35)의 폭 및/또는 깊이가 조정될 수 있다. 제1트렌치(34)는 제1폭 W1 및 특정깊이(specified depth)를 가진다. 제2트렌치(35)는 제2폭 W2 및 특정깊이를 가진다. 제2폭 W2는 제1폭 W1보다 크다. 바람직하게는, 제1트렌치(34) 및 제2트렌치(35) 각각은 1μm 내지 20μm의 범위이다. 바람직하게는, 제1폭 W1은 1μm 내지 5μm의 범위이다. 더욱 바람직하게는, 제1폭 W1은 3μm보다 작다. 바람직하게는, 제2폭 W2는 5μm 내지 20μm의 범위이다. 특정깊이는 0.1μm 내지 20μm의 범위, 바람직하게는 0.1μm 내지 2μm의 범위이다.
그다음, 도 5D 및 도 6의 단계 S63에 나타나는 바와 같이, 전기도금 공정이 수행되어 전도성 레이어(35) 및 (36)가 제1트렌치(34) 및 제2트렌치(35) 각각 내에 채워진다. 전도성 레이어(36)은 제1트렌치(34)의 바닥에 노출된 시드 레이어(32) 의 일부와 접촉한다. 전도성 레이어(37)는 제2트렌치(35)의 바닥에 노출된 시드 레이어(32) 의 일부와 접촉한다. 전도성 레이어(36) 및 (37)이 전기도금 공정에 의하여 제1트렌치(34) 및 제2트렌치(35) 내에 채워지기 때문에, 전도성 레이어(36) 및 (37)의 형성이 빠를 것이고 전도성 레이어(36) 및 (37)의 두께가 쉽게 제어될 수 있다. 더욱이, 전도성 레이어(36) 및 (37)을 추가로 처리할 필요가 없으므로, 제작 절차가 단순화된다. 전도성 레이어(36)의 재료 및 전도성 레이어(37)의 재료는 동일하거나 상이할 수 있다. 일부 실시양태에서, 전도성 레이어(36)의 재료 및 전도성 레이어(37)의 재료 각각은 구리, 금, 은, 알루미늄, 텅스텐, 철, 니켈, 크롬, 티타늄, 몰리브덴, 인듐, 주석 또는 이들의 조합으로부터 선택된다. 이 실시양태에서, 전도성 레이어(36) 및 (37) 각각의 두께는 0.1μm 내지 20μm의 범위, 바람직하게는 0.1μm 내지 2μm의 범위, 더욱 바람직하게는 0.1μm 내지 0.5μm의 범위이다.
그다음, 도 5E 및 도 6의 단계 S64에 나타나는 바와 같이, 포토레지스트 레이어(33) 및 전도성 레이어(36) 및 (37)에 의하여 피복되지 않은 시드 레이어(32)의 일부(즉 포토레지스트 레이어(33)에 의하여 피복된 시드 레이어(32)의 일부)가 제거된다. 따라서, 제1 메탈 라인 마이크로구조물(38) 및 제2 메탈 라인 마이크로구조물(39)가 생성된다. 포토레지스트 레이어(33)가 습윤 필름 포토레지스트 레이어인 경우에, 포토레지스트 레이어(33)은 식각 공정에 의하여 제거될 수 있다. 포토레지스트 레이어(33)이 건조 필름 포토레지스트 레이어인 경우, 포토레지스트 레이어(33)는 스트리핑 공정에 의하여 제거될 수 있다. 더욱이, 전도성 레이어(36) 및 (37)에 의하여 피복되지 않은 시드 레이어(32)의 일부가 식각 공정에 의하여 제거되지만, 이에 제한되지 않는다. 이 실시양태에서, 제1 메탈 라인 마이크로구조물(38)의 선폭은 제1트렌치(34)의 제1폭 W1과 실질적으로 동일하고, 제2 메탈 라인 마이크로구조물(39)의 선폭은 제2트렌치(35)의 제2폭 W2와 실질적으로 동일하다. 다시 말해서, 제1 메탈 라인 마이크로구조물(38) 및 제2 메탈 라인 마이크로구조물(39) 각각의 선폭은 1μm 내지 20μm의 범위, 바람직하게는 1μm 내지 5μm의 범위이고, 더욱 바람직하게는 3μm보다 작다. 제1 메탈 라인 마이크로구조물(38)의 선폭이 트렌치(14)의 폭에 따라 1μm 내지 5μm의 범위 (더욱 바람직하게는 3μm보다 작음)로 제어되어야 하는 경우에, 제1 메탈 라인 마이크로구조물(38)이 터치 패널의 가시적 터치 영역의 메탈 라인(또는 메탈 메쉬)에 적용될 때, 메탈 라인의 투과도 및 비가시성 양자가 모두 향상된다. 제2 메탈 라인 마이크로구조물(39)의 선폭이 1μm 내지 20μm의 범위 (더욱 바람직하게는 5μm 내지 20μm의 범위)로 제어되어야 하는 경우에, 제2 메탈 라인 마이크로구조물(39)가 터치 패널의 비-터치 영역의 메탈 라인에 적용될 수 있다. 바꾸어 말하면, 제2 메탈 라인 마이크로구조물(39)가 터치 패널의 주변부에서 배선 부분으로서 사용될 수 있다. 제1 메탈 라인 마이크로구조물(38)의 높이는 제1트렌치(34)의 깊이와 실질적으로 동일하고 (예를 들어 0.1μm 내지 20μm의 범위), 제2 메탈 라인 마이크로구조물(39)의 높이는 제2트렌치(35)의 깊이와 실질적으로 동일하다 (예를 들어 0.1μm 내지 20μm의 범위). 제1 메탈 라인 마이크로구조물(38)의 높이 및 제2 메탈 라인 마이크로구조물(39)의 높이는 임피던스 값의 요건에 따라 결정될 수 있고, 이에 의하여 메탈 라인의 안정성이 증가된다.
도 7은 본 발명의 제3실시양태에 따른 제조 방법에 의하여 형성된 메탈 라인을 개략적으로 도해한다. 도 7에 나타나는 바와 같이, 제1 메탈 라인 마이크로구조물(38) 및 제2 메탈 라인 마이크로구조물(39)가 터치 패널(1)의 가시적 터치 영역 및 비-터치 영역 각각에 위치된다. 제1 메탈 라인 마이크로구조물(38)의 선폭은 1μm 내지 5μm의 범위에서 (더욱 바람직하게는 3μm보다 작음) 제어되어야 한다. 따라서, 선폭이 미소하고, 메탈 라인의 투과도 및 비가시성 양자가 모두 향상된다. 제2 메탈 라인 마이크로구조물(39)의 선폭은 5μm 내지 20μm의 범위에서 제어되어야 한다. 따라서, 제2 메탈 라인 마이크로구조물(39)가 터치 패널(1)의 주변부에서 배선 부분으로서 사용될 수 있다. 도 5A~5E, 6 및 7을 다시 참조하라. 제1 메탈 라인 마이크로구조물(38) 및 제2 메탈 라인 마이크로구조물(39)는 동일한 제작 단계에서 기판에 형성될 수 있다. 바꾸어 말하면, 제1 메탈 라인 마이크로구조물(38) 및 제2 메탈 라인 마이크로구조물(39)는 각각 터치 패널(1)의 가시적 터치 영역의 메탈 라인 및 비-터치 영역의 배선 부분으로서 이용될 수 있다. 따라서, 터치 패널(1)의 제작 절차가 단순화되고, 터치 패널(1)의 제작 비용이 감소된다.
상기 기재로부터, 본 발명은 메탈 라인의 마이크로구조물 제조 방법을 제공한다. 본 발명의 제조 방법에 의하여, 메탈 라인이 더 가늘고, 제작 비용이 감소하며, 메탈 라인의 투과도 및 비가시성 양자가 모두 향상된다. 더욱이, 메탈 라인의 선폭이 5μm보다 더 작게 정밀하게 제어될 수 있으므로, 제품의 수율이 증가하고, 메탈 라인의 산화가 최소화된다. 더욱이, 터치 패널의 가시적 터치 영역의 메탈 라인 및 비-터치 영역의 배선 부분이 동일한 제작 단계에서 기판에 동시에 형성될 수 있으므로, 터치 패널의 제작 절차가 단순화되고, 터치 패널의 제작 비용이 감소된다.
비록 본 발명이 가장 실제적이고 바람직한 실시양태인 것으로 현재 간주되는 것에 관하여 기재되기는 했지만, 본 발명이 개시된 실시양태로 한정되어야 할 필요가 없음을 이해해야 한다. 이에 반해, 그러한 모든 변형 및 유사한 구조를 포함하도록 최광의 해석에 따라야 하는 첨부된 청구범위의 사상 및 범위 내에 포함되는 다양한 변형 및 유사한 조정을 포괄하도록 의도된다.

Claims (13)

  1. 메탈 라인 마이크로구조물의 제조 방법에 있어서, 다음 단계를 포함하는 방법:
    (a) 기판을 제공하는 단계;
    (b) 기판의 표면 상에 시드 레이어를 형성하는 단계;
    (c) 포토레지스트 레이어가 시드 레이어의 표면 상에 형성되고, 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어에 트렌치가 형성되는 단계, 여기서 트렌치는 특정폭을 가짐.
    (d) 전기도금 공정을 수행하여 전도성 레이어를 트렌치 내에 채우는 단계; 및
    (e) 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 메탈 라인 마이크로구조물이 생성되는 단계.
  2. 제1항에 있어서, 기판은 투명 기판, 유연성 기판 또는 유연성 투명 기판인 방법.
  3. 제1항에 있어서, 시드 레이어의 두께는 5nm 내지 100nm의 범위이고, 시드 레이어는 금속 또는 금속 합금으로 만들어지며, 금속 또는 금속 합금은 Cr/Au 금속 필름, Ti/Au 금속 필름, Ti/Cu 금속 필름, Cu/Cu 금속 필름 또는 Ti-W/Au 금속 필름으로부터 선택되는 방법.
  4. 제1항에 있어서, 트렌치의 특정폭은 1μm 내지 20μm의 범위이고, 트렌치는 0.1μm 내지 2μm의 범위의 특정깊이를 가지는 방법.
  5. 제4항에 있어서, 트렌치의 특정폭은 1μm 내지 5μm의 범위이고, 트렌치의 특정깊이는 0.1μm 내지 2μm의 범위인 방법.
  6. 제4항에 있어서, 트렌치의 특정폭은 3μm보다 작은 방법.
  7. 제1항에 있어서, 단계 (c)에서, 시드 레이어의 일부가 노출되고, 단계 (d)에서, 전도성 레이어가 시드 레이어의 노출된 부분과 접촉하는 방법.
  8. 제1항에 있어서, 전도성 레이어는 구리, 금, 은, 알루미늄, 텅스텐, 철, 니켈, 크롬, 티타늄, 몰리브덴, 인듐, 주석 또는 이들의 조합으로 만들어지는 방법.
  9. 제1항에 있어서, 전도성 레이어의 폭은 트렌치의 특정폭에 따라 결정되고, 전도성 레이어의 두께는 0.1μm 내지 2μm의 범위인 방법.
  10. 메탈 라인 마이크로구조물의 제조 방법에 있어서, 다음 단계를 포함하는 방법:
    (a) 기판을 제공하는 단계;
    (b) 기판의 표면 상에 시드 레이어를 형성하는 단계;
    (c) 포토레지스트 레이어가 시드 레이어의 표면 상에 형성되고, 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어에 트렌치가 형성되는 단계, 여기서 트렌치는 특정폭을 가짐.
    (d) 전기도금 공정을 수행하여 전도성 레이어를 트렌치 내에 채우는 단계;
    (e) 항-산화 레이어를 트렌치에 채우고 항-산화 레이어를 전도성 레이어 상에 형성하는 단계;및
    (f) 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 메탈 라인 마이크로구조물이 생성되는 단계.
  11. 제10항에 있어서, 항-산화 레이어는 항-산화 금속 레이어이고, 항-산화 레이어는 페놀 수지, 감광성 화합물, 유기 착색 고분자 염료, 무기 착색 염료 및 용매를 함유하는 방법.
  12. 메탈 라인 마이크로구조물의 제조 방법에 있어서, 다음 단계를 포함하는 방법:
    (a) 기판을 제공하는 단계;
    (b) 기판의 표면 상에 시드 레이어를 형성하는 단계;
    (c) 포토레지스트 레이어가 시드 레이어의 표면 상에 형성되고, 포토리소그래피 및 식각 공정이 수행되어 포토레지스트 레이어에 제1트렌치 및 제2트렌치가 형성되는 단계, 여기서 제1트렌치는 제1폭을 가지고 제2트렌치는 제2폭을 가지며 제2폭은 제1폭보다 큼.
    (d) 전도성 레이어가 제1트렌치 및 제2트렌치 내에 채워지는 단계; 및
    (e) 포토레지스트 레이어 및 전도성 레이어에 의하여 피복되지 않은 시드 레이어의 일부가 제거되어, 제1 메탈 라인 마이크로구조물 및 제2 메탈 라인 마이크로구조물이 생성되는 단계.
  13. 제12항에 있어서, 제1트렌치의 제1폭은 1μm 내지 5μm의 범위이고, 제2트렌치의 제2폭은 5μm 내지 20μm의 범위이고, 제1 메탈 라인 마이크로구조물의 선폭은 제1폭과 실질적으로 동일하고, 제2 메탈 라인 마이크로구조물의 선폭은 제2폭과 실질적으로 동일한 방법.
KR1020140108229A 2014-05-28 2014-08-20 메탈 라인의 마이크로구조물 제조 방법 KR20150136973A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103118566A TW201545215A (zh) 2014-05-28 2014-05-28 金屬線路微結構之製法
TW103118566 2014-05-28

Publications (1)

Publication Number Publication Date
KR20150136973A true KR20150136973A (ko) 2015-12-08

Family

ID=54701081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140108229A KR20150136973A (ko) 2014-05-28 2014-08-20 메탈 라인의 마이크로구조물 제조 방법

Country Status (4)

Country Link
US (1) US20150345042A1 (ko)
JP (1) JP2015225650A (ko)
KR (1) KR20150136973A (ko)
TW (1) TW201545215A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047608A1 (ja) * 2016-09-08 2018-03-15 富士フイルム株式会社 導電性フィルムの製造方法、導電性フィルム、タッチパネルセンサー、アンテナ、指紋認証部、および、タッチパネル
CN106406628A (zh) * 2016-11-17 2017-02-15 武汉华星光电技术有限公司 触摸屏及触摸屏的制备方法
KR20190089206A (ko) 2017-02-27 2019-07-30 후지필름 가부시키가이샤 도전성 필름의 제조 방법, 및 도전성 필름
WO2019065782A1 (ja) * 2017-09-29 2019-04-04 富士フイルム株式会社 導電性フィルム、タッチパネルセンサー、タッチパネル、導電性フィルムの製造方法
WO2020073157A1 (zh) * 2018-10-08 2020-04-16 日本光电子化学株式会社 第二电极线路层的制作方法
JPWO2020137178A1 (ja) * 2018-12-27 2021-11-18 パナソニックＩｐマネジメント株式会社 フィルム体及びタッチセンサとタッチセンサの検査方法、製造方法
CN110021461B (zh) * 2019-03-06 2020-05-12 苏州蓝沛光电科技有限公司 透明导电膜结构的制作方法
CN110379322A (zh) * 2019-07-15 2019-10-25 深圳市华星光电半导体显示技术有限公司 显示面板、显示模组及显示装置
CN112584623A (zh) * 2019-09-27 2021-03-30 恒煦电子材料股份有限公司 电镀金属导线的制作方法
WO2021171718A1 (ja) 2020-02-28 2021-09-02 富士フイルム株式会社 導電性パターンの製造方法、タッチセンサー、電磁波シールド、アンテナ、配線基板、導電性加熱素子、及び構造体
CN111355026B (zh) * 2020-03-03 2023-02-03 安徽精卓光显技术有限责任公司 透明天线及其制作方法、电子设备
CN114300356B (zh) * 2021-12-07 2024-03-19 华东光电集成器件研究所 一种用于雪崩二极管的微结构金属引脚制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
JP3038953B2 (ja) * 1991-02-28 2000-05-08 ソニー株式会社 配線形成方法
JP2001217248A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置の配線形成方法
JP2003209415A (ja) * 2002-01-11 2003-07-25 Murata Mfg Co Ltd 金属配線の形成方法
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
JP5047504B2 (ja) * 2005-02-05 2012-10-10 三星電子株式会社 ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
JP5145671B2 (ja) * 2006-08-24 2013-02-20 凸版印刷株式会社 電磁波シールド部材の製造方法及び電磁波シールド部材並びに画像表示装置
JP2010040693A (ja) * 2008-08-04 2010-02-18 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法
US8334202B2 (en) * 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
US20120009777A1 (en) * 2010-07-07 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. UBM Etching Methods
US9190325B2 (en) * 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US8580687B2 (en) * 2010-09-30 2013-11-12 Infineon Technologies Ag Semiconductor structure and method for making same
KR20120056051A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
KR20140057047A (ko) * 2012-11-02 2014-05-12 삼성전기주식회사 터치 스크린 패널 및 이를 포함하는 휴대용 전자 장치
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
TW201545215A (zh) 2015-12-01
US20150345042A1 (en) 2015-12-03
JP2015225650A (ja) 2015-12-14

Similar Documents

Publication Publication Date Title
KR20150136973A (ko) 메탈 라인의 마이크로구조물 제조 방법
JP6856793B2 (ja) タッチパネル及びタッチパネルの製造方法
TWI522855B (zh) 觸控結構及其製造方法
KR20120032734A (ko) 터치스크린패널 및 그 제조방법
KR101199155B1 (ko) 터치 패널 및 이의 제조 방법
CN103748537A (zh) 透明导电性元件、输入装置、电子设备及透明导电性元件制作用母盘
TW201530385A (zh) 觸控感應器
TW201508587A (zh) 觸感電極及含此之觸控螢幕面板
JP2013175152A (ja) 透明導電性素子およびその製造方法、入力装置、電子機器、ならびに薄膜のパターニング方法
JP2014146308A (ja) タッチパネル
TW201512958A (zh) 觸感電極及觸控螢幕面板
US20140104227A1 (en) Touch panel and method for manufacturing the same
KR101241632B1 (ko) 터치 패널의 제조 방법
WO2015093397A1 (ja) 透明電極静電容量センサ及びその製造方法
KR20130128928A (ko) 터치 패널 및 전극 형성 방법
KR101279599B1 (ko) 터치스크린 패널의 전극 형성방법
TWI605361B (zh) 電極基板與觸控面板
TW201629728A (zh) 觸控螢幕面板及含此之影像顯示
TWI521575B (zh) 觸控電極結構及其制程工藝
CN111722742A (zh) 透明导电膜及其制备方法
US20150090578A1 (en) Touch panel and method of manufacturing the same
KR101365332B1 (ko) 도전 기판 및 그 제조방법
CN104063107A (zh) 一种基于塑料薄膜的触感电路层的制造方法
CN105278709A (zh) 金属线路微结构的制法
KR101573377B1 (ko) 메쉬 형태의 그라운드 전극을 갖는 터치패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application