KR20150135480A - 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 - Google Patents

금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20150135480A
KR20150135480A KR1020157030733A KR20157030733A KR20150135480A KR 20150135480 A KR20150135480 A KR 20150135480A KR 1020157030733 A KR1020157030733 A KR 1020157030733A KR 20157030733 A KR20157030733 A KR 20157030733A KR 20150135480 A KR20150135480 A KR 20150135480A
Authority
KR
South Korea
Prior art keywords
compound
forming
metal
oxide film
metal oxide
Prior art date
Application number
KR1020157030733A
Other languages
English (en)
Other versions
KR101835194B1 (ko
Inventor
유키 나카무라
나오유키 우에다
신지 마쓰모토
미키코 다카다
유지 소네
료이치 사오토메
사다노리 아라에
유키코 아베
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20150135480A publication Critical patent/KR20150135480A/ko
Application granted granted Critical
Publication of KR101835194B1 publication Critical patent/KR101835194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

인듐 화합물; 마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물로 이루어진 군에서 선택되는 1 이상; 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물로 이루어진 군에서 선택되는 1 이상; 및 유기 용매를 포함하는 금속 산화물 막 형성용 도포액을 제공한다.

Description

금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법{COATING LIQUID FOR FORMING METAL OXIDE FILM, METAL OXIDE FILM, FIELD-EFFECT TRANSISTOR, AND METHOD FOR PRODUCING FIELD-EFFECT TRANSISTOR}
본 발명은 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
종래에 안티몬 도핑 산화주석(ATO) 및 주석 도핑 산화인듐(ITO)과 같은 금속 산화물이 투명 도전막으로서 디스플레이 소자(예컨대 액정 디스플레이 소자 및 엘렉트로루미네센스 디스플레이 소자)의 전극이나, 또는 자동차, 항공기 또는 건축물의 윈드스크린 또는 창유리의 흐림 또는 결빙 방지를 위한 열 부재에 사용되어 왔다.
최근에는, 금속 산화물의 일종인 ZnO, In2O3 및 In-Ga-Zn-O와 같은 산화물 반도체가 아모퍼스 규소에 비해 높은 캐리어 이동도를 나타내는 반도체임이 밝혀졌다. 또한, 활성층에 이러한 산화물 반도체를 사용하는 전계 효과형 트랜지스터(FET)의 개발이 활발하게 수행되고 있다.
이러한 금속 산화물의 박막을 형성하는 방법으로서, 진공 증착 및 스퍼터링이 일반적이다. 예컨대 스퍼터링과 같은 진공 성막 기술을 이용하여 형성된 박막 반도체가 인듐, 양 2가 원소(특히 아연, 마그네슘, 구리, 코발트, 니켈 및 칼슘) 및 산소를 포함하며, 10-1 Ωcm 내지 108 Ωcm의 비저항을 가짐이 개시되어 있다(예컨대 특허문헌 1 참조).
그러나, 이 문제를 해결하기 위해, 복잡하고 고가의 장비를 준비할 필요가 있다. 또한, 이 방법으로 대면적의 박막을 형성하는 것은 어렵다.
따라서, 더욱 간단하게 대면적의 박막의 형성을 가능하게 하는 방법으로서, 각각 직경이 1 ㎛ 이하인 소위 나노 입자로 불리우는 금속 또는 반도체 입자를 기상 또는 액상으로 형성하고 나노 입자를 용매에 분산시켜 제조되는 금속(반도체) 나노 입자 잉크가 활발히 개발되고 있다. 그러나, 금속(반도체) 나노 입자 잉크는 잉크 탱크 또는 유로 내에서의 분리, 응집 및 침전을 피할 수 없어, 이의 균일한 분산성 및 보관 안정성을 확보하기 어렵다. 따라서, 장기간에 걸쳐 금속(반도체) 나노 입자를 사용하기 어렵다. 금속 또는 합금 나노 입자가 분산된 잉크를 도포하고 소성을 통해 나노 입자 내부까지 산화시키기 위해서는, 고온에서 소성을 수행할 필요가 있다. 따라서, 금속 원소와 산소 사이의 조성비를 균일하게 하는 것이 어렵다. 산화물 나노 입자가 분산된 잉크를 사용하는 경우, 또한 균일한 입자 직경을 갖는 나노 입자를 제조하고 소성 동안 나노 입자 사이의 접촉 저항을 감소시키는 것이 어렵다.
한편, 무기 금속 화합물 또는 유기 금속 화합물이 유기 용매에 용해되고 더 높은 도전성을 부여하기 위해 다른 금속이 활제로서 첨가되는 도포액을 사용하는 도포 방법이 고려된다. 이 경우, 함유된 화합물이 용매에 균일하게 용해되어, 도포액 중 농도의 불균일한 분포 또는 도포액 중에서의 분리가 거의 일어나지 않고, 도포액을 장기간에 걸쳐 사용할 수 있다. 또한, 이 도포액을 사용하여 제조된 박막은 균일한 조성을 가져서, 전계 효과형 트랜지스터의 활성층으로서 박막을 사용시 우수한 특성 균일성을 갖는다.
예컨대, 높은 도전성 및 투명성을 갖는 박막을 형성할 목적으로, 무기 인듐 화합물, 마그네슘 화합물 및 인듐에 배위될 수 있는 유기 화합물을 함유하는 투명 도전막 형성용 조성물이 개시되어 있다(예컨대 특허문헌 2 참조). 또한, 질산인듐, 다가 알콜의 농축물 및 활제가 유기 용매가 용해된 투명 도전막 형성용 조성물이 개시되어 있다(예컨대 특허문헌 3 참조).
그러나, 이들 개시된 방법은 투명 도전막 형성용 조성물과 관련된 방법으로서, 얻을 수 있는 투명 도전막은 전계 효과형 트랜지스터의 활성층으로서 충분한 기능을 갖지 않는다. 따라서, 이러한 막의 사용은 한정되어 있다.
또한, 금속 산화물 전구체가 유기 금속 염이고 무기 금속 염이 물 또는 에탄올인 용매에 용해된 금속 산화물 전구체의 용액, 및 상기 금속 산화물 전구체의 용액을 기재에 도포하여 산화물 반도체를 형성하는 것을 포함하는 방법이 개시되어 있다(예컨대 특허문헌 4 참조). 이 문헌에서, 얻어진 산화물 반도체의 전계 효과형 트랜지스터의 활성층에의 사용이 논의되어 있다.
그러나, 특허문헌 4에서의 금속 염의 기재는 단지 상온 및 상압에서 가스인 원소, 귀금속, 할로겐, 16족 원소, 15족에 속하는 P 및 As, 및 방사성 원소를 제외한 금속만 열거하고 있으며, 또한 상기 언급한 금속 중에서, 인듐, 주석 및 아연으로 이루어진 군에서 선택되는 1 이상이 포함되는 것이 바람직하다고만 기재하고 있다. 개시된 방법에 따르면, 또한, 금속 산화물 전구체의 용액을 기재에 도포하면 기재 상에 얇게 퍼지고, 이에 따라 얻어진 산화물 반도체의 형상의 정확도가 낮다.
또한, 소정 형상의 막을 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄와 같은 인쇄 공정에 의해 직접 형성하는 경우, 인쇄를 폴리카르보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)와 같은 플라스틱 기판 또는 두께가 50 ㎛ 내지 70 ㎛인 박판 유리를 이용하여 롤투롤 처리로 수행하는 방식이 검토되어 있다. 이 경우, 기판의 내열성 또는 열 신장의 감소를 고려하여 공정 온도의 감소가 강하게 요망된다.
따라서, 소정 체적 저항율을 갖는 금속 산화물 막을 낮은 공정 온도에서 용이하게 그리고 대면적으로 제조할 수 있으며 소정 형상의 금속 산화물 막을 높은 정확도로 형성할 수 있는 금속 산화물 막 형성용 도포액이 현재 요구되고 있다.
특허문헌 1: 국제 공개 제WO 2007/058248호 특허문헌 2: 일본 특허 출원 공개(JP-A) 제06-96619호 특허문헌 3: JP-A 제07-320541호 특허문헌 4: JP-A 제2009-177149호
본 발명은 당업계의 상기 언급한 다양한 문제를 해결하고 상기 목적을 달성하는 것을 목표로 한다. 본 발명의 목적은 낮은 공정 온도에서 원하는 체적 저항율을 갖는 대면적의 금속 산화물 막을 용이하게 제조할 수 있고 소정 형상의 금속 산화물 막을 정확하게 형성할 수 있는 금속 산화물 막 형성용 도포액을 제공하는 것이다.
상기 언급한 문제를 해결하기 위한 수단은 하기와 같다.
본 발명에 따른 금속 산화물 막 형성용 도포액은 하기를 함유한다:
인듐 화합물;
마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물로 이루어진 군에서 선택되는 1 이상;
산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물로 이루어진 군에서 선택되는 1 이상; 및
유기 용매.
본 발명은 당업계의 상기 언급한 다양한 문제를 해결할 수 있고, 낮은 공정 온도에서 원하는 체적 저항율을 갖는 대면적의 금속 산화물 막을 용이하게 제조할 수 있고 소정 형상의 금속 산화물 막을 정확하게 형성할 수 있는 금속 산화물 막 형성용 도포액을 제공할 수 있다.
도 1은 바텀 게이트/바텀 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구조도이다.
도 2는 바텀 게이트/탑 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구조도이다.
도 3은 탑 게이트/바텀 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구조도이다.
도 4는 탑 게이트/탑 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구조도이다.
도 5A는 본 발명에 따른 전계 효과형 트랜지스터의 형성 방법의 일례를 도시하는 도면이다(파트 1).
도 5B는 본 발명에 따른 전계 효과형 트랜지스터의 형성 방법의 일례를 도시하는 도면이다(파트 2).
도 5C는 본 발명에 따른 전계 효과형 트랜지스터의 형성 방법의 일례를 도시하는 도면이다(파트 3).
도 5D는 본 발명에 따른 전계 효과형 트랜지스터의 형성 방법의 일례를 도시하는 도면이다(파트 4).
도 6은 금속 산화물 막 형성용 도포액의 도포성이 우수한 상태를 도시하는 개략도이다.
도 7은 금속 산화물 막 형성용 도포액의 도포성이 불량한 상태를 도시하는 개략도이다.
도 8은 실시예 1에서 제조된 전계 효과형 트랜지스터의 게이트 전극 Vgs와, 소스와 드레인 사이의 전류 Ids 사이의 관계를 도시하는 그래프이다.
(금속 산화물 막용 도포액)
본 발명에 따른 금속 산화물 막 형성용 도포액은 적어도 하기를 함유한다: 인듐 화합물; 마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물로 이루어진 군에서 선택되는 1 이상; 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물로 이루어진 군에서 선택되는 1 이상; 및 유기 용매. 도포액은 필요에 따라 추가로 다른 성분을 함유할 수 있다.
금속 산화물 막 형성용 도포액은 바람직하게는 유기 금속 화합물 또는 무기 금속 화합물이 유기 용매에 용해된 도포액이다. 유기 금속 화합물 및 무기 금속 화합물은 유기 용매에 균일하게 용해될 수 있고 해리하면서 이온을 형성할 수 있는 한 특별히 한정되지 않는다. 유기 금속 화합물 또는 무기 금속 화합물이 금속 산화물 막 형성용 도포액에 용해된 경우, 금속 산화물 막 형성용 도포액 중 농도의 분리 또는 불균일한 분포가 거의 일어나지 않아서, 금속 산화물 막 형성용 도포액을 장기간에 걸쳐 사용할 수 있다. 또한, 도포막을 사용하여 제조된 박막이 균일한 조성을 가져서, 박막을 전계 효과형 트랜지스터의 활성층으로서 사용하는 경우, 박막이 우수한 특성 균일성을 갖는다.
금속 산화물 막 형성용 도포액의 사용으로 원하는 체적 저항율을 갖는 금속 산화물 막을 제공할 수 있다.
금속 산화물 막 형성용 도포액은 또한 성분이 용해된 용매의 유형 및 금속 화합물의 농도와 같은 이의 조건에 의해 결과로 나오는 금속 산화물 막(예컨대 산화물 반도체 막)의 체적 저항율을 제어할 수 있음을 주지하라. 또한, 이의 체적 저항율은 또한 In-Mg계 산화물, In-Ca계 산화물, In-Sr계 산화물 및 In-Ba계 산화물을 구성하는 각각의 원소의 일부를 주석, 몰리브덴, 안티몬 및 텅스텐과 같은 금속 원소로 대체하여 제어할 수 있다.
또한, 이의 체적 저항율은 도포 후 수행되는 열 처리의 조건, 구체적으로 소성 온도, 소성 기간, 가열 속도, 냉각 속도 및 소성 분위기(가스 분율 및 압력)에 의해 제어할 수 있다.
또한, 광에 의한 원료의 분해 및 반응의 효과의 가속화도 이용할 수 있다. 이의 체적 저항율이 성막 후 수행되는 어닐링에 의해 변화하므로, 어닐링 온도 또는 분위기를 최적화하는 방법도 효과적이다.
<인듐 화합물>
인듐 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 인듐 화합물 및 무기 인듐 화합물을 포함한다.
-유기 인듐 화합물-
유기 인듐 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 인듐 및 유기기를 함유하는 화합물이다. 인듐 및 유기기는 예컨대 이온 결합, 공유 결합 또는 배위 결합으로 서로 결합된다.
유기기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 치환기를 포함할 수 있는 알콕시기, 치환기를 포함할 수 있는 아실옥시기 및 치환기를 포함할 수 있는 아세틸아세토네이토기를 포함한다. 알콕시기의 예는 C1-C6 알콕시기를 포함한다. 아실옥시기의 예는 C1-C10 아실옥시기를 포함한다.
치환기의 예는 할로겐 및 테트라히드로푸르푸릴기를 포함한다.
유기 인듐 화합물의 예는 트리에톡시 인듐, 인듐 2-에틸헥사노에이트 및 인듐 아세틸아세토네이트를 포함한다.
-무기 인듐 화합물-
무기 인듐 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 인듐 옥소산, 할로겐화 인듐, 수산화인듐 및 시안화인듐을 포함한다.
인듐 옥소산의 예는 질산인듐, 황산인듐, 탄산인듐 및 인산인듐을 포함한다.
할로겐화 인듐의 예는 염화인듐, 브롬화인듐 및 요오드화인듐을 포함한다.
이들 중에서, 인듐 옥소산 및 할로겐화 인듐이 다양한 용매에 대한 높은 용해도를 가져서 바람직하고, 질산인듐, 황산인듐 및 염화인듐이 더욱 바람직하다.
질산인듐은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 질산인듐 수화물을 포함한다. 질산인듐 수화물의 예는 질산인듐 삼수화물, 질산인듐 오수화물을 포함한다.
황산인듐은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 황산인듐 무수물 및 황산인듐 수화물을 포함한다. 황산인듐 수화물의 예는 황산인듐 구수화물을 포함한다.
염화인듐은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 염화인듐 수화물을 포함한다. 염화인듐 수화물의 예는 염화인듐 사수화물을 포함한다.
이들 인듐 화합물은 사용을 위해 합성하거나, 또는 시판품으로부터 선택할 수 있다.
<마그네슘 화합물>
마그네슘은 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 마그네슘 화합물 및 무기 마그네슘 화합물을 포함한다.
-유기 마그네슘 화합물-
유기 마그네슘 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 마그네슘 및 유기기를 함유하는 화합물이다. 마그네슘 및 유기기는 예컨대 이온 결합, 공유 결합 또는 배위 결합으로 서로 결합된다.
유기기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 인듐 화합물의 설명에서 열거된 유기기를 포함한다.
유기 마그네슘 화합물의 예는 마그네슘 2-에틸헥사노에이트, 마그네슘 에톡시드, 마그네슘 메톡시드, 마그네슘 메톡시에톡시드 및 마그네슘 아세틸아세토네이트를 포함한다.
-무기 마그네슘 화합물-
무기 마그네슘 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 마그네슘 옥소산, 할로겐화 마그네슘, 수산화마그네슘 및 시안화마그네슘을 포함한다.
마그네슘 옥소산의 예는 질산마그네슘, 황산마그네슘, 탄산마그네슘 및 인산마그네슘을 포함한다.
할로겐화 마그네슘의 예는 염화마그네슘, 브롬화마그네슘 및 요오드화마그네슘을 포함한다.
이들 중에서, 마그네슘 옥소산 및 할로겐화 마그네슘이 다양한 용매에 대한 높은 용해도를 가져서 바람직하고, 질산마그네슘, 황산마그네슘 및 염화마그네슘이 더욱 바람직하다.
질산마그네슘은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 질산마그네슘 수화물을 포함한다. 질산마그네슘 수화물의 예는 질산마그네슘 삼수화물 및 질산마그네슘 육수화물을 포함한다.
황산마그네슘은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 황산마그네슘 수화물을 포함한다. 황산마그네슘 수화물의 예는 황산마그네슘 일수화물 및 황산마그네슘 칠수화물을 포함한다.
염화마그네슘은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 염화마그네슘 수화물을 포함한다. 염화마그네슘 수화물의 예는 염화마그네슘 육수화물을 포함한다.
이들 마그네슘 화합물은 사용을 위해 합성하거나, 또는 시판품으로부터 선택할 수 있다.
<칼슘 화합물>
칼슘 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 칼슘 화합물 및 무기 칼슘 화합물을 포함한다.
-유기 칼슘 화합물-
유기 칼슘 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 칼슘 및 유기기를 포함하는 화합물이다. 칼슘 및 유기기는 예컨대 이온 결합, 공유 결합 또는 배위 결합으로 서로 결합된다.
유기기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기인듐 화합물의 설명에서 열거된 유기기를 포함한다.
유기 칼슘 화합물의 예는 칼슘 2-에틸헥사노에이트, 칼슘 에톡시드, 칼슘 메톡시드, 칼슘 메톡시에톡시드 및 칼슘 아세틸아세토네이트를 포함한다.
-무기 칼슘 화합물-
무기 칼슘 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 칼슘 옥소산, 할로겐화 칼슘, 수산화칼슘 및 시안화칼슘을 포함한다.
칼슘 옥소산의 예는 질산칼슘, 황산칼슘, 탄산칼슘 및 인산칼슘을 포함한다.
할로겐화 칼슘의 예는 염화칼슘, 브롬화칼슘 및 요오드화칼슘을 포함한다.
이들 중에서, 칼슘 옥소산 및 할로겐화 칼슘이 다양한 용매에 대한 높은 용해도를 가져서 바람직하고, 질산칼슘, 황산칼슘 및 염화칼슘이 더욱 바람직하다.
질산칼슘은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 질산칼슘 수화물을 포함한다. 질산칼슘 수화물의 예는 질산칼슘 삼수화물, 질산칼슘 사수화물 및 질산칼슘 육수화물을 포함한다.
황산칼슘은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 황산칼슘 수화물을 포함한다. 황산칼슘 수화물의 예는 황산칼슘 일수화물, 황산칼슘 칠수화물을 포함한다.
염화칼슘은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 염화칼슘 수화물을 포함한다. 염화칼슘 수화물의 예는 염화칼슘 육수화물을 포함한다.
이들 칼슘 화합물은 사용을 위해 합성하거나, 또는 시판품으로부터 선택할 수 있다.
<스트론튬 화합물>
스트론튬 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 스트론튬 화합물 및 무기 스트론튬 화합물을 포함한다.
-유기 스트론튬 화합물-
유기 스트론튬 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 스트론튬 및 유기기를 포함하는 화합물이다. 스트론튬 및 유기기는 예컨대 이온 결합, 공유 결합 또는 배위 결합으로 서로 결합된다.
유기기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기인듐 화합물의 설명에서 열거된 유기기를 포함한다.
유기 스트론튬 화합물의 예는 스트론튬 2-에틸헥사노에이트, 스트론튬 에톡시드, 스트론튬 메톡시드, 스트론튬 메톡시에톡시드 및 스트론튬 아세틸아세토네이트를 포함한다.
-무기 스트론튬 화합물-
무기 스트론튬 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 스트론튬 옥소산, 할로겐화 스트론튬, 수산화스트론튬 및 시안화스트론튬을 포함한다.
스트론튬 옥소산의 예는 질산스트론튬, 황산스트론튬, 탄산스트론튬 및 인산스트론튬을 포함한다.
할로겐화 스트론튬의 예는 염화스트론튬, 브롬화스트론튬 및 요오드화스트론튬을 포함한다.
이들 중에서, 스트론튬 옥소산 및 할로겐화 스트론튬이 다양한 용매에 대한 높은 용해도를 가져서 바람직하고, 질산스트론튬, 황산스트론튬 및 염화스트론튬이 더욱 바람직하다.
질산스트론튬은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 질산스트론튬 수화물을 포함한다. 질산스트론튬 수화물의 예는 질산스트론튬 삼수화물 및 질산스트론튬 육수화물을 포함한다.
황산스트론튬은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 황산스트론튬 무수물 및 황산스트론튬 수화물을 포함한다. 황산스트론튬 수화물의 예는 황산스트론튬 이수화물 및 황산스트론튬 칠수화물을 포함한다.
염화스트론튬은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 염화스트론튬 무수물 및 염화스트론튬 수화물을 포함한다. 염화스트론튬 수화물의 예는 염화스트론튬 이수화물, 염화스트론튬 사수화물 및 염화스트론튬 육수화물을 포함한다.
이들 스트론튬 화합물은 사용을 위해 합성하거나, 또는 시판품으로부터 선택할 수 있다.
<바륨 화합물>
바륨 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 바륨 화합물 및 무기 바륨 화합물을 포함한다.
-유기 바륨 화합물-
유기 바륨 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 바륨 및 유기기를 포함하는 화합물이다. 바륨 및 유기기는 예컨대 이온 결합, 공유 결합 또는 배위 결합으로 서로 결합된다.
유기기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기인듐 화합물의 설명에서 열거된 유기기를 포함한다.
유기 바륨 화합물의 예는, 바륨 비스테트라히드로푸르푸릴옥사이드, 바륨 2-에틸헥사노에이트 및 바륨 아세틸아세토네이트를 포함한다.
-무기 바륨 화합물-
무기 바륨 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 바륨 옥소산, 할로겐화 바륨, 수산화바륨 및 시안화바륨을 포함한다.
바륨 옥소산의 예는 질산바륨, 아세트산바륨, 탄산바륨 및 인산바륨을 포함한다.
할로겐화 바륨의 예는 염화바륨, 브롬화바륨 및 요오드화바륨을 포함한다.
염화바륨은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 염화바륨 무수물 및 염화바륨 수화물을 포함한다. 염화바륨 수화물의 예는 염화바륨 이수화물을 포함한다.
브롬화바륨은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 브롬화바륨 무수물 및 브롬화바륨 수화물을 포함한다. 브롬화바륨 수화물의 예는 브롬화바륨 이수화물을 포함한다.
요오드화바륨은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 요오드화바륨 무수물 및 요오드화바륨 수화물을 포함한다. 요오드화바륨 수화물의 예는 요오드화바륨 일수화물 및 요오드화바륨 이수화물을 포함한다.
이들 중에서, 바륨 비스테트라히드로푸르푸릴옥사이드, 질산바륨, 탄산바륨, 아세트산바륨, 수산화바륨, 염화바륨, 브롬화바륨 및요오드화바륨이 다양한 용매에 대한 높은 용해도를 가져서 바람직하고, 바륨 비스테트라히드로푸르푸릴옥사이드, 염화바륨, 브롬화바륨 및 요오드화바륨이 더욱 바람직하다.
이들 바륨 화합물은 사용을 위해 합성하거나, 또는 시판품으로부터 선택할 수 있다.
<산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물>
산화수의 양의 최대치가 IV인 금속을 함유하는 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 금속 화합물 및 무기 금속 화합물을 포함한다.
산화수의 양의 최대치가 IV인 금속의 예는 게르마늄, 주석, 티탄, 지르코늄 및 하프늄을 포함한다.
산화수의 양의 최대치가 V인 금속을 함유하는 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 금속 화합물 및 무기 금속 화합물을 포함한다.
산화수의 양의 최대치가 V인 금속의 예는 바나듐, 니오븀, 탄탈 및 안티몬을 포함한다.
산화수의 양의 최대치가 VI인 금속을 함유하는 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기 금속 화합물 및 무기 금속 화합물을 포함한다.
산화수의 양의 최대치가 VI인 금속의 예는 몰리브덴 및 텅스텐을 포함한다.
산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물에서의 금속은 화합물 내 산화수의 양의 최대치를 가질 필요가 있다.
상기 금속은 다른 원료와 혼합, 용해 또는 소성될 때 산화수의 양의 최대치를 취하는 것이 바람직하다.
-유기 금속 화합물-
산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물에서의 유기 금속 화합물은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 각각 금속 및 유기기를 포함하는 화합물이다. 금속 및 유기기는 예컨대 이온 결합, 공유 결합 또는 배위 결합으로 서로 결합된다.
유기기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유기인듐 화합물의 설명에서 열거된 유기기를 포함한다.
유기 금속 화합물의 예는 금속 2-에틸헥사노에이트, 금속 에톡시드, 금속 메톡시드, 금속 메톡시에톡시드, 금속 아세테이트 및 금속 아세틸아세토네이트를 포함한다.
-무기 금속 화합물-
산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물 각각에서의 무기 금속 화합물의 예는 옥소산의 금속 염, 할로겐화 금속, 금속 수산화물, 금속 산화물, 금속 옥시염화물, 카르보닐 금속 및 시안화금속을 포함한다.
옥소산의 금속 염의 예는 질산의 금속 염, 황산의 금속 염, 탄산의 금속 염 및 인산의 금속 염을 포함한다.
할로겐화 금속의 예는 금속 염화물, 금속 브롬화물 및 금속 요오드화물을 포함한다.
이들 중에서, 옥소산의 금속 염 및 할로겐화 금속이 다양한 용매에 대한 높은 용해도를 가져서 바람직하고, 질산의 금속 염 및 금속 염화물이 더욱 바람직하다.
이들 화합물은 사용을 위해 합성하거나, 또는 시판품으로부터 선택할 수 있다.
산화수의 양의 최대치가 IV인 금속, 산화수의 양의 최대치가 V인 금속 및 산화수의 양의 최대치가 VI인 금속으로의 n형 치환 도핑을 달성하기 위해서는, 더 큰 가수를 갖는 치환 양이온을 치환하고자 하는 양이온 측에 도입하고 국소 구조를 유지할 필요가 있다. X선 회절에 의해 아모퍼스로 보이는(장거리 구조에 주기성 없음) 경우에라도, 단거리 구조 및 중거리 구조가 유지된다. 따라서, 적절한 에너지 수준의 도펀트가 치환하고자 하는 양이온 측에 도입될 수 있는 한, 캐리어가 생성된다. 2가 마그네슘 이온, 2가 칼슘 이온, 2가 스트론튬 이온, 2가 바륨 이온 또는 3가 인듐 이온을 더 큰 가수를 갖는 도펀트, 즉, 3가 금속 이온, 5가 금속 이온 및 6가 금속 이온으로 이루어진 군에서 선택되는 1 이상으로 치환하여 n형 도핑을 수행함으로써 전자 캐리어가 생성될 수 있다.
금속 산화물 막 형성용 도포액 중의, 인듐 화합물의 인듐 원자수(A), 및 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B)는 바람직하게는 하기 식 (1)을 만족시킨다.
0.04 ≤ [B/A] ≤ 0.5 식 (1).
인듐 원자, 마그네슘 원자, 칼슘 원자, 스트론튬 원자 및 바륨 원자는 이온 상태로 존재할 수 있음을 주지하라.
또한, 금속 산화물 막 형성용 도포액 중의, 인듐 화합물의 인듐 원자수(A), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속(D 금속)의 원자수의 합계(C)가 바람직하게는 하기 식 (2)를 만족시킨다.
0.0001 ≤ [C/A] ≤ 0.1 식 (2).
인듐 원자 및 D 금속 원자는 이온 상태로 존재할 수 있음을 주지하라.
식 (1) 또는 식 (2) 또는 둘다를 만족시키는 금속 산화물 막 형성용 도포액을 산화물 반도체 막 형성용 도포액이라고 할 수도 있다.
스퍼터링에 의해 형성된 산화인듐 막은 수% 내지 약 20%의 주석, 아연 또는 갈륨의 첨가를 통해 낮은 저항율, 즉 약 10-3 Ωcm 내지 약 10-4 Ωcm의 저항율을 달성할 수 있음이 공지되어 있다. 그러나, 이러한 낮은 체적 저항율의 막은 전계 효과형 트랜지스터의 활성층으로서 효과적으로 기능하지 않는다.
금속 산화물 막 형성용 도포액이 식 (1) 또는 식 (2) 또는 둘다를, 바람직하게는 식 (1) 및 (2) 둘다를 만족시킬 때, 금속 산화물 막 형성용 도포액을 도포하여 형성된 산화물 반도체 막의 체적 저항율을, 산화물 반도체 막이 전계 효과형 트랜지스터의 활성층으로서 효과적으로 기능할 수 있는 체적 저항율로 제어할 수 있다.
[B/A]가 0.04 미만 또는 0.5 초과일 경우, 결과로 나오는 산화물 반도체 막의 체적 저항율이 너무 높아서, 이러한 산화물 반도체 막을 활성층으로서 사용하는 전계 효과형 트랜지스터는 낮은 온/오프 비를 가지며, 우수한 트랜지스터 특성을 나타내지 않을 수 있다.
[C/A]가 0.0001 미만일 경우, 결과로 나오는 산화물 반도체 막이 산소 결핍에 의해 민감하게 영향을 받아서, 우수한 특성을 얻기 위한 공정 범위가 좁아질 수 있다. [C/A]가 0.1을 초과하는 경우, 결과로 나오는 산화물 반도체 막의 체적 저항율이 증가하여 이동도를 낮추고, 첨가된 원소가 분리되면서 균일성이 손상될 수도 있다.
디스플레이의 구동 회로에 사용되는 전계 효과형 트랜지스터의 활성층으로서 사용되는 산화물 반도체 막은 높은 캐리어 이동도를 갖고 소위 노멀리 오프(normally-off) 특성을 가질 것이 요구된다. 높은 캐리어 이동도 및 노멀리 오프 특성을 달성하기 위해, 산화물 반도체 막의 체적 저항율을 10-2 Ωcm 내지 109 Ωcm 범위로 제어하는 것이 바람직하다.
활성층으로서 사용되는 금속 산화물 막의 체적 저항율이 높을 경우, 게이트 전압을 제어하여 생성되는 온 상태에서 높은 캐리어 이동도를 실현하기 어렵다. 따라서, 금속 산화물 막의 체적 저항율은 더욱 바람직하게는 106 Ωcm 이하이다.
활성층으로서 사용되는 금속 산화물 막의 체적 저항율이 낮을 경우, 게이트 전압을 제어하여 생성되는 오프 상태에서 Ids(소스와 드레인 사이의 전류)를 제어하기 어렵다. 따라서, 금속 산화물 막의 체적 저항율은 더욱 바람직하게는 10-1 Ωcm 이상이다.
금속 산화물의 체적 저항율 ρ(Ωcm)은 하기 식 (3)에 따라 결정된다.
ρ = 1/nQμ 식 (3)
식 (3)에서, Q(C)는 캐이러 전하이고, n(개수/m3)은 캐리어 밀도이며, μ(m2/V/s)는 캐리어 이동도이다.
따라서, 이들 n, Q 및 μ를 변경하여 체적 저항율을 제어할 수 있다
금속 산화물 막의 체적 저항율의 제어하는 방법의 구체예는 통상적으로, 막 내 산소 함량(산소 결함의 농도)을 조정하여 캐리어 밀도를 변경하는 방법, 및 상이한 가수를 갖는 양이온으로 양이온의 일부를 치환하여 캐리어 밀도를 변경하는 방법을 포함한다.
특히, 금속 산화물 막 내 2가 또는 3가 비치환 양이온을 더 높은 가수를 갖는 치환 양이온으로 치환하여 효율적으로 캐리어를 생성시킬 수 있다. 따라서, 소성 공정에서 산소 결함을 증가시켜 캐리어를 생성시킬 필요가 없어서, 공정 온도를 낮게 할 수 있다.
금속 산화물 막 형성용 도포액으로부터 형성된 산화물 반도체 막의 체적 저항율을 제어하는 방법으로서, 식 (1) 또는 (2)를 만족시키는 것이 가장 효과적이다. 식 (1) 및 (2)를 만족시킴으로써, 전계 효과형 트랜지스터의 활성층으로서 효과적인 산화물 반도체 막을 얻을 수 있다.
<유기 용매>
유기 용매는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 유기 용매는 바람직하게는 글리콜 에테르 및/또는 디올이다. 구체적으로, 금속 산화물 막 형성용 도포액은 바람직하게는 글리콜 에테르 또는 디올 또는 둘다를 함유한다.
-글리콜 에테르-
금속 산화물 막 형성용 도포액에의 글리콜 에테르의 사용은 높은 균일성 및 적은 결함을 갖는 금속 산화물 막(예컨대 산화물 반도체 막)의 형성에 기여할 수 있는데, 글리콜 에테르가 인듐 화합물, 마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물, 바륨 화합물, 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물을 매우 잘 용해시키고, 용해 후 안정성이 높기 때문이다.
또한, 금속 산화물 막에의 글리콜 에테르의 사용은 정확도가 높은 소정 형상의 금속 산화물 막(예컨대 산화물 반도체 막)의 형성을 실현시킨다.
글리콜 에테르는 환원제로서 기능하는 것으로 여겨진다. n형 반도체인 In-Mg계 산화물 반도체, n형 반도체인 In-Ca계 산화물 반도체, n형 반도체인 In-Sr계 산화물 반도체 및 n형 반도체인 In-Ba계 산화물 반도체는 산화 결함이 생성되면서 도전성 전자를 생성시킨다. 따라서, 이들 재료는 평형이 환원 측으로 이동시에 높은 도전성의 재료가 된다. 금속 산화물 막 형성용 도포액은 글리콜 에테르를 함유하므로, 이에 따라 소성 후 수행되는 열 처리 동안 환원이 일어나서, 더 낮은 체적 저항율을 갖는 산화물 반도체 막이 제조된다.
글리콜 에테르는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이는 바람직하게는 알킬렌 글리콜 모노알킬 에테르이다. 글리콜 에테르의 탄소 원자수는 바람직하게는 3 내지 6 개이다.
알킬렌 글리콜 모노알킬 에테르는 바람직하게는 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노이소프로필 에테르, 에틸렌 글리콜 모노부틸 에테르 및 에틸렌 글리콜 모노이소부틸 에테르로 이루어진 군에서 선택되는 1 이상이다. 이들 알킬렌 글리콜 모노알킬 에테르는 그다지 높지 않은 비점, 즉, 약 120℃ 내지 약 180℃의 비점을 가지며, 높은 증발 속도를 가져서 빨리 건조된다. 따라서, 이들 알킬렌 글리콜 모노알킬 에테르 중 임의의 것을 사용하는 금속 산화물 막 형성용 도포액은 습윤에 의해 원하지 않게 퍼지지 않는다. 상기 언급한 바람직한 화합물의 사용으로 소성 온도를 감소시킬 수 있고, 비교적 단기간에 소성을 달성할 수 있다. 또한, 금속 산화물 막(예컨대 산화물 반도체 막)은 소성 후 탄소 및 유기물과 같은 불순물이 적다. 그 결과, 캐리어 이동도가 증가한다. 활성층으로서 산화물 반도체 막을 사용하는 전계 효과형 트랜지스터의 게이트 전압 Vgs과 소스 전극과 드레인 전극 사이의 전류 Ids의 관계를 도시하는 그래프에서, 이에 따라, 오프에서 온으로 스위칭시 상승 기울기가 증가하여, 스위칭 특성을 우수하게 하고, 이에 의해 필요한 온 전류를 얻기 위한 구동 전압이 낮아진다.
이들은 단독 사용 또는 병용할 수 있다.
디올과 같은 비교적 높은 비점을 갖는 용매를 알킬렌 글리콜 모노알킬 에테르와 혼합하는 경우, 예컨대 상당량의 고비점 용매가 공비로 인해 저비점 용매와 함께 증발된다. 따라서, 금속 산화물 막 형성용 도포액을 즉시 건조시키는 효과가 기대될 수 있다. 잉크젯 인쇄에 의해 토출되고 기판 상에의 분무에 의해 퍼지는 도포액이 즉시 증발되므로, 도포액에 용해된 금속 산화물이 균일한 조성으로 침전되고, 소성 후 얻어지는 금속 산화물 막의 조성이 균일해진다. 또한, 건조 동안 금속 산화물 막의 형상은 요철이 적고 비교적 평탄한 형상이다.
금속 산화물 막 형성용 도포액이 고비점을 갖는 용매만을 함유하거나, 또는 금속 산화물 막 형성용 도포액의 전체 용매에서의 고비점 용매 함량이 과도하게 높을 경우, 기판에 분무된 도포액을 건조시키는 데에 장시간이 걸려서, 건조 후 막의 형상을 제어하는 것이 어렵다. 두께가 큰 금속 산화물 막을 형성하기 위해 하나의 위치에서 인쇄를 중복할 필요가 있는 경우, 기판 표면의 방향 및 막 두께 방향을 따라 막의 형상을 제어하는 것이 어려운데, 용매가 증발되기 전에 기판의 표면에 부착된 도포액에 도포액이 인쇄 및 중첩되기 때문이다.
분자량이 작은 저비점 용매를 금속 산화물 막 형성용 도포액에 사용하는 경우, 도포액의 휘발성이 높다. 따라서, 용매가 잉크젯 노즐 내부에서 또는 노즐의 가장자리에서 쉽게 증발되어, 도포액(잉크)의 농도가 변경되어 그 안에 함유된 성분이 침전되거나 노즐 막힘을 초래할 수 있다.
금속 산화물 막 형성용 도포액 중 글리콜 에테르의 양은 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 양은 바람직하게는 10 질량% 내지 80 질량%이다. 이의 양이 10 질량% 미만일 경우, 상기 언급한 효과(높은 균일성 및 적은 결함을 갖는 금속 산화물 막을 형성하는 효과, 높은 정확도로 소정 형상의 금속 산화물 막을 형성하는 효과, 및 낮은 체적 저항율을 갖는 산화물 반도체 막을 제공하는 효과)는 얻을 수 없다. 이의 양이 80 질량%를 초과하는 경우, 1 회 코팅에 의해 형성 가능한 금속 산화물 막(예컨대 산화물 반도체 막)의 두께가 얇아질 수 있다.
-디올-
글리콜 에테르는 바람직하게는 디올과 병용한다. 글리콜 에테르를 디올과 병용시, 잉크젯 인쇄에 의해 금속 산화물 막 형성용 도포액을 도포하는 경우, 용매의 건조와 함께 초래될 수 있는 잉크젯 노즐의 막힘을 디올의 작용으로 인해 방지할 수 있다. 또한, 기재 등에 부착된 도포액이 글리콜 에테르의 작용으로 인해 즉시 건조되어, 불필요한 영역으로의 도포액의 퍼짐을 억제할 수 있다. 전계 효과형 트랜지스터를 제조하는 경우, 예컨대 채널에 부착된 도포액이 즉시 건조되어 이에 의해 채널 영역 외의 영역에 도포액이 퍼지는 것이 방지된다.
글리콜 에테르는 통상적으로 점성이 낮으므로, 즉 약 1.3 cP 내지 약 3.5 cP의 점도를 가지므로, 점도가 높은 디올과 혼합함으로써 금속 산화물 막 형성용 도포액의 점도를 용이하게 조정할 수 있다.
디올이 인듐 염, 마그네슘 염, 칼슘 염, 스트론튬 염, 바륨 염 및 도펀트 금속 염에 배위되어, 금속 염의 열 안정성을 증강시키는 작용을 하는 것으로 여겨진다.
디올은 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이는 바람직하게는 알칸 디올 및 디알킬렌 글리콜이다. 디올의 탄소 원수는 바람직하게는 2 내지 4 개이다. 탄소 원자수가 5개 이상일 경우, 이의 휘발성이 낮고, 디올이 형성된 금속 산화물 막(예컨대 산화물 반도체 막)에 남는 경향이 있어서, 소성 후 금속 산화물 막(예컨대 산화물 반도체 막)의 치밀성이 감소할 수 있다. 치밀성이 낮은 산화물 반도체 막을 사용하는 경우, 또한, 캐리어 이동도가 감소하여, 이에 따라 온 전류가 감소할 수 있다.
C2-C4 디올은 약 180℃ 내지 약 250℃의 비점을 가지므로, 금속 산화물 막 형성용 도포액의 도포 후 수행되는 소성 동안 디올이 증발하여, 디올이 결과로 나오는 금속 산화물 막(예컨대 산화물 반도체 막)에 거의 남지 않는다. C2-C4 디올은 약 10 cP 내지 약 110 cP의 점도를 가지므로, 도포액이 예컨대 잉크젯 인쇄에 의해 도포되는 경우, 도포액이 기판 등에 착탄되면서 금속 산화물 막 형성용 도포액의 퍼짐을 억제하는 효과가 있다.
디올은 소성 후 금속 산화물 막(예컨대 산화물 반도체 막)의 치밀성 및 소성 온도의 점에서, 더욱 바람직하게는 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 및 1,3-부탄디올로 이루어진 군에서 선택되는 1 이상이다.
이들은 단독 사용 또는 병용할 수 있다.
금속 산화물 막 형성용 도포액 중 유기 용매의 양은 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 양은 바람직하게는 50 질량% 내지 97 질량%, 더욱 바람직하게는 80 질량% 내지 97 질량%이다. 이의 양이 50 질량% 미만일 경우, 금속 산화물 막 형성용 도포액 중 무기 금속 화합물의 농도가 과도하게 높아져서, 무기 금속 화합물의 침전이 용매의 증발로 인해 노즐의 가장자리에서 초래되는 경향이 있다. 나머지의 대부분이 통상적인 무기 용매인 물일 경우, 결과로 나오는 도포액의 표면 장력은 72 dyn/cm로 높아서, 잉크젯에 의한 도포액의 토출성이 불량하다. 물의 비점은 100℃로 낮아서, 결과로 나오는 도포액(잉크)이 노즐의 가장자리에서 빠르게 건조되어, 노즐 막힘을 초래하는 경향이 있다. 유기 용매의 양이 97 질량%를 초래하는 경우, 결과로 나오는 도포액의 건조 후 무기 금속 화합물의 부착량이 적어서, 필요한 두께의 금속 산화물 막을 얻기 위해 도포되는 도포 회수가 증가하여 생산성을 저하시킨다. 유기 용매의 양이 상기 언급된 더욱 바람직한 범위 내에 있을 경우, 결과로 나오는 도포액의 표면 장력이 작아져서, 토출성 및 건조 특성의 점에서 유리하다.
금속 산화물 막 형성용 도포액 중 금속 산화물 막의 원료(예컨대 인듐 화합물, 마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물) 대 유기 용매(예컨대 디올 및 글리콜 에테르)의 비는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 금속 산화물 막의 원료의 합계가 유기 용매 1 L에 대하여 0.1 몰 내지 0.5 몰인 것이 바람직하다. 이 비가 0.1 몰 미만일 경우, 소성 후 형성된 금속 산화물 막의 두께가 과도하게 얇아져서, 연속 막을 형성하는 것이 어려울 수 있다. 또한, 필요한 두께의 금속 산화물 막을 얻기 위해 반복적으로 도포 및 건조를 수행할 필요가 있다. 이 비가 0.5 몰을 초과할 경우, 결과로 나오는 도포액을 잉크젯 인쇄에 의해 도포하는 경우, 잉크젯 노즐의 가장자리에서의 노즐 막힘의 발생 빈도가 높아질 수 있다.
금속 산화물 막 형성용 도포액에 있어서, 인듐 화합물, 마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물로 이루어진 군에서 선택되는 1 이상 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물로 이루어진 군에서 선택되는 1 이상을 바람직하게는 유기 용매에 용해시킨다.
<금속 산화물 막 형성용 도포액의 제조 방법>
금속 산화물 막 형성용 도포액의 제조 방법은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 금속 염의 디올 용액 및 금속 염의 글리콜 에테르 용액을 개별적으로 제조한 후, 이들 용액을 소정 비로 혼합하는 방법을 포함한다.
본 발명에 따른 금속 산화물 막 형성용 도포액은 금속 산화물 막의 제조에 사용되는 도포액으로서 적절하며, 식 (1) 또는 식 (2) 또는 둘다(바람직하게는 식 (1) 및 (2) 둘다)를 만족시키는 금속 산화물 막 형성용 도포액(예컨대 산화물 반도체 막 형성용 도포액)이 전계 효과형 트랜지스터의 활성층 제조에 사용되는 도포액으로서 특히 적절하다.
(금속 산화물 막)
본 발명의 금속 산화물 막은 본 발명의 금속 산화물 막 형성용 도포액을, 도포하려는 기재에 도포하고, 건조한 후 소성하여 얻어진다.
금속 산화물 막의 예는 산화물 반도체 막을 포함한다.
식 (1) 또는 식 (2) 또는 둘다(바람직하게는 식 (1) 및 (2) 둘다)를 만족시키는 금속 산화물 막 형성용 도포액(산화물 반도체 막 형성용 도포액)을 금속 산화물 막 형성용 도포액으로서 사용하는 경우, 전계 효과형 트랜지스터의 활성층으로서 특히 적절한 산화물 반도체 막이 얻어진다.
도포하려는 기재는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유리 기재 및 플라스틱 기재를 포함한다.
금속 산화물 막을 산화물 반도체 막으로서 전계 효과형 트랜지스터의 활성층에 사용하는 경우, 도포하려는 기재의 예는 기재 및 게이트 절연층을 포함한다. 기재의 형상, 구조 및 크기는 제한 없이 의도하는 목적에 따라 적절히 선택된다. 기재의 재료는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유리 기재 및 플라스틱 기재를 포함한다.
도포 방법은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 스크린 인쇄, 롤 코팅, 딥 코팅, 스핀 코팅, 잉크젯 인쇄 및 나노임프린팅을 포함한다. 이들 중에서, 소정 형상의 금속 산화물 막, 예컨대 전계 효과형 트랜지스터의 제조에서, 설계 상의 규정된 채널 폭(즉, 활성층의 소정 형상)이 얻어질 수 있으므로, 도포액의 부착량을 제어할 수 있는 잉크젯 인쇄 및 나노임프린팅이 바람직하다. 도포액을 잉크젯 인쇄 또는 나노임프린팅에 의해 도포하는 경우, 실온에서 도포가 가능하지만, 기재 표면에 부착 직후의 도포액의 습윤 및 퍼짐이 방지되므로, 기재(도포하려는 기재)를 바람직하게는 약 40℃ 내지 약 100℃의 범위로 가열한다.
건조는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 금속 산화물 막 형성용 도포액 중 휘발성 성분이 제거될 수 있는 조건 하에서 수행된다. 소성에 부정적인 영향을 미치지 않는 정도로 휘발성 성분이 제거되는 한, 건조 동안 휘발성 성분을 완전히 제거할 필요는 없음을 주지하라.
소성 온도는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 인듐, 마그네슘, 칼슘, 스트론튬, 바륨, 산화수의 양의 최대치가 IV인 금속, 산화수의 양의 최대치가 V인 금속 및 산화수의 양의 최대치가 VI인 금속이 산화물을 형성하는 온도 이상이고, 기재(도포하려는 기재)의 열 변형 온도 이하이다. 소성 온도는 바람직하게는 250℃ 내지 600℃이다.
소성 분위기는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 산소 가스 및 공기와 같은 산소 포함 분위기를 포함한다. 소성 분위기에 질소 가스와 같은 불활성 가스를 사용함으로써, 결과로 나오는 금속 산화물 막(예컨대 산화물 반도체 막) 내 산소 함량이 감소하여, 그 결과, 저항이 낮은 금속 산화물 막(예컨대 산화물 반도체 막)을 얻을 수 있다.
소성 후 공기, 불활성 가스 분위기 또는 환원 가스 분위기에서 어닐링을 수행함으로써 금속 산화물 막(예컨대 산화물 반도체 막)의 전기 특성, 신뢰성 및 균일성을 더욱 개선시킬 수 있다.
소성 기간은 제한 없이 의도하는 목적에 따라 적절히 선택된다.
형성된 금속 산화물 막(예컨대 산화물 반도체 막)의 평균 두께는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 1 nm 내지 200 nm, 더욱 바람직하게는 2 nm 내지 100 nm이다.
금속 산화물 막의 용도는 제한 없이 의도하는 목적에 따라 적절히 선택된다. 금속 산화물 막의 체적 저항율이 10-2 Ωcm 미만일 경우, 예컨대 금속 산화물 막을 투명 도전막에 사용할 수 있다. 금속 산화물 막의 체적 저항율이 10-2 Ωcm 내지 109 Ωcm일 경우, 예컨대 금속 산화물 막을 전계 효과형 트랜지스터의 활성층에 사용할 수 있다. 금속 산화물 막의 체적 저항율이 109 Ωcm를 초과하는 경우, 예컨대 금속 산화물 막을 대전 방지 막에 사용할 수 있다.
(전계 효과형 트랜지스터)
본 발명의 전계 효과형 트랜지스터는 적어도 게이트 전극, 소스 전극, 드레인 전극, 활성층 및 게이트 절연층을 포함하고, 필요에 따라 다른 부재를 더 포함할 수 있다.
본 발명의 전계 효과형 트랜지스터는 예컨대 본 발명의 전계 효과형 트랜지스터의 제조 방법에 의해 제조할 수 있다.
<게이트 전극>
게이트 전극은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 게이트 전압을 인가하기 위한 전극이다.
게이트 전극의 재료는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 금속(예컨대 백금, 팔라듐, 금, 은, 구리, 아연, 알루미늄, 니켈, 크롬, 탄탈, 몰리브덴 및 티탄), 이의 합금 및 이들 금속의 혼합물을 포함한다. 이의 추가 예는 도전성 산화물(예컨대 산화인듐, 산화아연, 산화주석, 산화갈륨 및 산화니오븀), 이의 복합 화합물 및 이의 혼합물을 포함한다.
게이트 전극의 평균 두께는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 40 nm 내지 2 ㎛, 더욱 바람직하게는 70 nm 내지 1 ㎛이다.
<게이트 절연층>
게이트 절연층은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 게이트 전극과 활성층 사이에 형성된 절연층이다.
게이트 절연층의 재료는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 무기 절연 재료 및 유기 절연 재료를 포함한다.
무기 절연 재료의 예는 산화규소, 산화알루미늄, 산화탄탈, 산화티탄, 산화이트륨, 산화란탄, 산화하프늄, 산화지르코늄, 질화규소, 질화알루미늄 및 이의 혼합물을 포함한다.
유기 절연 재료의 예는 폴리이미드, 폴리아미드, 폴리아크릴레이트, 폴리비닐 알콜 및 노볼락 수지를 포함한다.
게이트 절연층의 평균 두께는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 50 nm 내지 3 ㎛, 더욱 바람직하게는 100 nm 내지 1 ㎛이다.
<소스 전극 및 드레인 전극>
소스 전극 및 드레인 전극은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 전류를 취출하기 위한 전극이다.
소스 전극 및 드레인 전극의 재료는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 게이트 전극의 설명에서 열거된 것들과 동일한 재료를 포함한다.
소스 전극 및 드레인 전극의 평균 두께는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 40 nm 내지 2 ㎛, 더욱 바람직하게는 70 nm 내지 1 ㎛이다.
<활성층>
활성층은 소스 전극과 드레인 전극 사이에 형성된 산화물 반도체로 이루어진 활성층이며, 본 발명의 금속 산화물 막 형성용 도포액을 도포하여 형성된 산화물 반도체이다.
활성층의 평균 두께는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이의 평균 두께는 바람직하게는 1 nm 내지 200 nm, 더욱 바람직하게는 5 nm 내지 100 nm이다.
전계 효과형 트랜지스터의 구조는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 바텀 게이트/바텀 컨택트형(도 1), 바텀 게이트/탑 컨택트형(도 2), 탑 게이트/바텀 컨택트형(도 3) 및 탑 게이트/탑 컨택트형(도 4)을 포함한다.
도 1 내지 4에서, 1은 기재이고, 2는 게이트 전극이며, 3은 게이트 절연층이고, 4는 소스 전극이며, 5는 드레인 전극이고, 6은 활성층임을 주지하라.
본 발명의 전계 효과형 트랜지스터는 액정 디스플레이, 유기 EL 디스플레이 또는 엘렉트로크로믹 디스플레이의 화소 구동 회로 및 논리 회로용 전계 효과형 트랜지스터로서 적절히 사용된다.
(전계 효과형 트랜지스터의 제조 방법)
본 발명의 전계 효과형 트랜지스터의 제조 방법(제1 제조 방법)은 하기를 포함한다: 기재 상에 게이트 전극을 형성하는 단계(게이트 전극 형성 단계); 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계(게이트 절연층 형성 단계); 상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계(소스 전극 및 드레인 전극 형성 단계); 및 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 게이트 절연층의 영역 상에, 산화물 반도체로 이루어진 활성층을 형성하는 단계(활성층 형성 단계).
또한, 본 발명의 전계 효과형 트랜지스터의 제조 방법(제2 제조 방법)은 하기를 포함한다: 기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계(소스 전극 및 드레인 전극 형성 단계); 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 기재의 영역 상에, 산화물 반도체로 이루어진 활성층을 형성하는 단계(활성층 형성 단계); 상기 활성층 상에 게이트 절연층을 형성하는 단계(게이트 절연층 형성 단계); 및 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계(게이트 전극 형성 단계).
<제1 제조 방법>
제1 제조 방법을 하기와 같이 설명한다.
-기재-
기재의 형상, 구조 및 크기는 제한 없이 의도하는 목적에 따라 적절히 선택된다.
기재는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 유리 기재 및 플라스틱 기재를 포함한다.
유기 기재의 재료는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 비알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기재의 재료는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 폴리카르보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)를 포함한다.
기재에 바람직하게는 산소 플라즈마, UV 오존 및 UV 방사선 세정과 같은 예비 처리를 실시함을 주지하라.
-게이트 전극 형성 단계-
게이트 전극 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 기재 상에 게이트 전극을 형성하는 단계를 포함한다. 이의 예는 (i) 스퍼터링 또는 딥 코팅을 통해 성막한 후 포토리소그래피를 통해 패턴화하는 것을 포함하는 단계, 및 (ii) 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄와 같은 인쇄 공정을 통해 소정 형상의 막을 직접 형성하는 것을 포함하는 단계를 포함한다.
-게이트 절연층 형성 단계-
게이트 절연층 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계를 포함한다. 이의 예는 (i) 스퍼터링 또는 딥 코팅을 통해 성막한 후 포토리소그래피를 통해 패턴화하는 것을 포함하는 단계, 및 (ii) 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄와 같은 인쇄 공정을 통해 소정 형상의 막을 직접 형성하는 것을 포함하는 단계를 포함한다.
-소스 전극 및 드레인 전극 형성 단계-
소스 전극 및 드레인 전극 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계를 포함한다. 이의 예는 (i) 스퍼터링 또는 딥 코팅을 통해 성막한 후 포토리소그래피를 통해 패턴화하는 것을 포함하는 단계, 및 (ii) 잉크젯 인쇄, 나노임프린팅 및 그라비아 인쇄와 같은 인쇄 공정을 통해 소정 형상의 막을 직접 형성하는 것을 포함하는 단계를 포함한다.
-활성층 형성 단계-
활성층 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 게이트 절연층의 영역 상에, 본 발명의 금속 산화물 막 형성용 도포액을 도포하여, 산화물 반도체로 이루어진 활성층을 형성하는 단계를 포함한다.
활성층 형성 단계에 있어서, 인듐 화합물의 인듐 원자수(A), 및 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속의 원자수의 합계(C)를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도, 캐리어 밀도로 이루어진 군에서 선택되는 1 이상을 제어하는 것이 바람직하다. 그렇게 함으로써, 소정 특성(예컨대 온/오프 비)의 전계 효과형 트랜지스터를 얻을 수 있다.
활성층 형성 단계에 있어서, 금속 산화물 막 형성용 도포액이 글리콜 에테르 및 디올을 포함하는 것, 및 금속 산화물 막 형성용 도포액 중 글리콜 에테르 및 디올의 배합비를 조정함으로써 금속 산화물 막 형성용 도포액의 점도를 제어하는 것이 바람직하다. 그렇게 함으로써, 우수한 도포성 및 우수한 채널 형성 상태를 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
금속 산화물 막 형성용 도포액을 도포하여 산화물 반도체를 형성하는 방법은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 방법 게이트 절연층이 형성된 기재에 금속 산화물 막 형성용 도포액을 도포하고, 건조 후 소성하는 방법을 포함한다.
도포 방법은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 스크린 인쇄, 롤 코팅, 딥 코팅, 스핀 코팅, 잉크젯 인쇄 및 나노임프린팅을 포함한다. 이들 중에서, 전계 효과형 트랜지스터의 제조에서, 설계 상의 규정된 채널 폭(즉, 활성층의 소정 형상)이 얻어질 수 있으므로, 도포액의 부착량을 제어할 수 있는 잉크젯 인쇄 및 나노임프린팅이 바람직하다.
건조는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 금속 산화물 막 형성용 도포액 중 휘발성 성분이 제거될 수 있는 조건 하에서 수행된다. 소성에 부정적인 영향을 미치지 않는 정도로 휘발성 성분이 제거되는 한, 건조 동안 휘발성 성분을 완전히 제거할 필요는 없음을 주지하라.
소성 온도는 제한 없이 의도하는 목적에 따라 적절히 선택되지만, 이는 바람직하게는 250℃ 내지 600℃이다.
제1 제조 방법에 있어서, 소스 전극 및 드레인 전극 형성 단계 및 활성층 형성 단계의 실시 순서는 제한되지 않는다. 소스 전극 및 드레인 전극 형성 단계 후에 활성층 형성 단계를 실시할 수도 있다. 활성층 형성 단계 후에 소스 전극 및 드레인 전극 형성 단계를 실시할 수도 있다.
제1 제조 방법에 있어서 소스 전극 및 드레인 전극 형성 단계 후에 활성층 형성 단계를 실시할 경우, 바텀 게이트/바텀 컨택트형 전계 효과형 트랜지스터가 제조될 수 있다.
제1 제조 방법에 있어서 활성층 형성 단계 후에 소스 전극 및 드레인 전극 형성 단계를 실시할 경우, 바텀 게이트/탑 컨택트형 전계 효과형 트랜지스터가 제조될 수 있다.
바텀 게이트/바텀 컨택트형 전계 효과형 트랜지스터의 제조 방법은 도 5A 내지 5D를 참고로 하여 설명한다.
우선, 스퍼터링에 의해 알루미나로 이루어진 도전막을 유리 기판과 같은 기재(1) 상에 형성시키고, 형성된 도전막을 에칭에 의해 패턴화하여 게이트 전극(2)을 형성시킨다(도 5A).
이어서, 게이트 전극(2)을 덮도록, 스퍼터링에 의해 SiO2로 이루어진 게이트 절연층(3)을 게이트 전극(2) 및 기재(1) 상에 형성시킨다(도 5B).
다음으로, ITO로 이루어진 도전막을 스퍼터링에 의해 게이트 절연층(3) 상에 형성시키고, 형성된 도전막을 에칭에 의해 패턴화하여 소스 전극(4) 및 드레인 전극(5)을 형성시킨다(도 5C).
이어서, 소스 전극(4)과 드레인 전극(5) 사이에 형성된 채널 영역을 덮도록, 잉크젯 인쇄에 의해 게이트 절연층(3)에 금속 산화물 막 형성용 도포액을 도포한 후, 열 처리를 수행하여 산화물 반도체로 이루어진 활성층(6)을 형성시킨다(도 5D).
상기 설명한 방식으로, 전계 효과형 트랜지스터가 제조된다.
<제2 제조 방법>
제2 제조 방법을 설명한다.
-기재-
기재는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 제1 제조 방법에서 기재로서 열거된 것들을 포함한다.
-소스 전극 및 드레인 전극 형성 단계-
소스 전극 및 드레인 전극 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계를 포함한다. 이의 예는 제1 제조 방법의 소스 전극 및 드레인 전극 형성 단계의 설명에서 열거된 단계를 포함한다.
-활성층 형성 단계-
활성층 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 기재의 영역 상에 본 발명의 금속 산화물 막 형성용 도포액을 도포하여, 산화물 반도체로 이루어진 활성층을 형성하는 단계를 포함한다.
금속 산화물 막 형성용 도포액을 도포하여 산화물 반도체를 형성하는 방법은 제한 없이 의도하는 목적에 따라 적절히 선택되며, 이의 예는 제1 제조 방법의 활성층 형성 단계의 설명에서 열거된 방법을 포함한다.
활성층 형성 단계에 있어서, 인듐 화합물의 인듐 원자수(A), 및 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속의 원자수의 합계(C)를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도, 캐리어 밀도로 이루어진 군에서 선택되는 1 이상을 제어하는 것이 바람직하다. 그렇게 함으로써, 소정 특성(예컨대 온/오프 비)의 전계 효과형 트랜지스터를 얻을 수 있다. 특히, 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물은 활성층 내부에서 효과적으로 캐리어를 생성시켜서, 공정 온도를 낮게 설정할 수 있다.
활성층 형성 단계에 있어서, 금속 산화물 막 형성용 도포액이 글리콜 에테르 및 디올을 포함하는 것, 및 금속 산화물 막 형성용 도포액 중 글리콜 에테르 및 디올의 배합비를 조정함으로써 금속 산화물 막 형성용 도포액의 점도를 제어하는 것이 바람직하다. 그렇게 함으로써, 우수한 도포성 및 우수한 채널 형성 상태를 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
-게이트 절연층 형성 단계-
게이트 절연층 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 활성층 상에 게이트 절연층을 형성하는 단계를 포함한다. 이의 예는 제1 제조 방법의 게이트 절연층 형성 단계의 설명에서 열거된 단계를 포함한다.
-게이트 전극 형성 단계-
게이트 전극 형성 단계는 제한 없이 의도하는 목적에 따라 적절히 선택되며, 단, 이는 게이트 절연층 상에 게이트 전극을 형성하는 단계를 포함한다. 이의 예는 제1 제조 방법의 게이트 전극 형성 단계의 설명에서 열거된 단계를 포함한다.
제2 제조 방법에서, 소스 전극 및 드레인 전극 형성 단계 및 활성층 형성 단계의 실시 순서는 제한되지 않는다. 소스 전극 및 드레인 전극 형성 단계 후에 활성층 형성 단계를 실시할 수도 있다. 활성층 형성 단계 후에 소스 전극 및 드레인 전극 형성 단계를 실시할 수도 있다.
제2 제조 방법에 있어서 소스 전극 및 드레인 전극 형성 단계 후에 활성층 형성 단계를 실시할 경우, 탑 게이트/바텀 컨택트형 전계 효과형 트랜지스터가 제조될 수 있다.
제2 제조 방법에 있어서 활성층 형성 단계 후에 소스 전극 및 드레인 전극 형성 단계를 실시할 경우, 탑 게이트/탑 컨택트형 전계 효과형 트랜지스터가 제조될 수 있다.
실시예
하기에 본 발명의 실시예를 설명하지만, 실시예는 어떠한 방식으로든 본 발명의 범위를 한정하는 것으로 해석되어서는 안 된다.
(실시예 1)
<금속 산화물 막 형성용 도포액의 제조>
비이커에, 3.55 g의 질산인듐(In(NO3)3·3H2O), 0.256 g의 질산마그네슘 (Mg(NO3)2·6H2O) 및 0.019 g의 염화주석(SnCl2)을 칭량하여 넣었다. 여기에, 20 mL의 1,2-프로판디올 및 20 mL의 에틸렌 글리콜 모노메틸 에테르를 첨가하고, 결과물을 실온에서 혼합하여 용해시켜 금속 산화물 막 형성용 도포액을 제조하였다.
얻어진 금속 산화물 막 형성용 도포액에 있어서의 [B/A](A는 인듐 원자수를 나타내고, B는 마그네슘 원자수, 칼슘 원자수, 스트론튬 원자수 및 바륨 원자수의 합을 나타냄), [C/A](A는 인듐 원자수를 나타내고, C는 D 금속 원자수의 합계를 나타냄) 및 글리콜 에테르의 양(질량%), 및 원료 대 1 L의 디올 및 글리콜 에테르의 비를 하기 표 2에 나타낸다.
<전계 효과형 트랜지스터의 제조>
-게이트 전극의 형성-
몰리브덴 막의 평균 두께가 약 100 nm가 되도록, DC 스퍼터링에 의해 유리 기판 상에 몰리브덴 막을 형성하였다. 그 다음, 그 위에 포토레지스트를 도포하고, 도포된 포토레지스트에 대해 전소성, 노광 장치에 의한 노광 및 현상을 실시하여 형성하고자 하는 게이트 전극의 패턴과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 인산, 질산 및 아세트산을 함유하는 에칭액을 사용하여 에칭을 수행하여 레지스트 패턴이 형성되지 않은 몰리브덴 막의 영역을 제거하였다. 그 다음, 나머지 레지스트 패턴을 제거하여 게이트 전극을 형성하였다.
-게이트 절연층의 형성-
SiO2 막의 평균 두께가 약 200 nm가 되도록, RF 스퍼터링에 의해 게이트 전극 및 유리 기판 상에 SiO2 막을 형성하였다. 그 다음, 그 위에 포토레지스트를 도포하고, 도포된 포토레지스트에 대해 전소성, 노광 장치에 의한 노광 및 현상을 실시하여 형성하고자 하는 게이트 절연층의 패턴과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 버퍼드 불산(buffered hydrofluoric acid)을 사용하는 에칭을 이용하여 에칭을 수행하여 레지스트 패턴이 형성되지 않은 SiO2 막의 영역을 제거하였다. 그 다음, 나머지 레지스트 패턴을 제거하여 게이트 절연층을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
ITO 막의 평균 두께가 약 100 nm가 되도록, DC 스퍼터링에 의해, 형성된 게이트 절연층 상에 투명 도전막인 ITO 막(In2O3·SnO2(5 질량%))을 형성하였다. 그 다음, ITO 막 위에 포토레지스트를 도포하고, 도포된 포토레지스트에 대해 전소성, 노광 장치에 의한 노광 및 현상을 실시하여 형성하고자 하는 소스 전극 및 드레인 전극의 패턴과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 옥살산계 에칭액을 사용하여 에칭을 수행하여 레지스트 패턴이 형성되지 않은 ITO 막의 영역을 제거하였다. 그 다음, 나머지 레지스트 패턴을 제거하여 각각 ITO 막으로 이루어진 소스 전극 및 드레인 전극을 형성하였다. 소스 전극의 폭으로 규정되는 채널 폭은 30 ㎛였고, 스스 전극과 드레인 전극 사이의 길이로 규정되는 채널 길이는 10 ㎛였다.
-활성층의 형성-
잉크젯 장치에 의해, 형성된 소스 전극과 드레인 전극 사이의 채널에 금속 산화물 막 형성용 도포액을 도포하였다.
도포된 도포액을 120℃로 가열된 핫 플레이트 기판 상에서 10 분 동안 건조시킨 후, 공기 중에서 300℃에서 1 시간에서 소성시켰다. 결과물에 대해 공기 중에서 300℃에서 1 시간 동안 어닐링 처리하여 활성층을 얻었다. 활성층의 채널부의 평균 두께는 약 10 nm였다.
기재한 방식으로, 전계 효과형 트랜지스터를 제조하였다.
<평가>
-채널 형성 상태(도포성)-
전계 효과형 트랜지스터의 형성에 있어서, 도포액을 잉크젯 장치에 의해 도포시의 금속 산화물 막 형성용 도포액의 퍼짐을 광학 현미경으로 관찰하고, 하기 평가 기준을 기준으로 채널 형성 상태를 평가하였다. 결과를 하기 표 3에 나타낸다.
A: 활성층이 소스 전극과 드레인 전극 사이에 퍼졌지만, 게이트 전극 위에는 도달하지 않았다(도 6 참조).
B: 활성층이 소스 전극과 드레인 전극 사이의 공간 이외로 퍼졌고, 게이트 전극 위에 도달하였다(도 7 참조).
-체적 저항율-
얻어진 전계 효과형 트랜지스터의 소스 전극과 드레인 전극 사이에 0 V ±20 V의 전압을 인가시의 전류를 반도체 파라미터 분석기(Semiconductor Parameter Analyzer 4156C, Agilent Technologies, Inc. 제조)에 의해, 2 단자법에 따라 측정하여, 활성층의 체적 저항율을 측정하였다. 결과를 표 3에 나타낸다.
-캐리어 이동도 및 온/오프 비-
소스 전극과 드레인 전극 사이의 전압 Vds를 20 V로 설정시, 얻어진 전계 효과형 트랜지스터의 게이트 전압 Vgs와, 소스 전극과 드레인 사이의 전류 Ids 사이의 관계를 반도체 파라미터 분석기(Semiconductor Parameter Analyzer 4156C, Agilent Technologies, Inc. 제조)에 의해 측정하였다. 결과를 도 8의 그래프에 도시한다. 도 8로부터, 우수한 트랜지스터 특성이 얻어졌음을 확인할 수 있었다. 도 8에서, "E"는 "10의 멱수"를 나타냄을 주지하라. 예컨대 "E-04"는 "0.0001"이다.
포화 영역에서의 캐리어 이동도를 산출하였다. 또한, 온/오프 비를 결정하였다. 온/오프 비에 있어서, 온 상태 값은 30 V에서의 Ids의 값임을 주지하라. 결과를 표 3에 나타낸다.
(실시예 2 내지 36 및 비교예 2 내지 5)
<금속 산화물 막 형성용 도포액의 제조>
도포액의 배합을 하기 표 1에 나타낸 대로 변경한 것 외에는, 실시예 1과 동일한 방식으로 실시예 2 내지 36 및 비교예 2 내지 5의 금속 산화물 막 형성용 도포액을 각각 제조하였다.
[B/A], [C/A], 얻어진 금속 산화물 막 형성용 도포액 중 글리콜 에테르의 양(질량%), 및 1 L의 디올 및 글리콜 에테르에 대한 원료의 비를 표 2에 나타낸다.
(비교예 1)
<금속 산화물 막 형성용 도포액의 제조>
JP-A 제2009-177149호에 개시된 용매 조성을 평가하기 위해, 3.55 g의 질산인듐 및 1.26 g의 질산마그네슘을 40 mL의 물 및 40 mL의 에탄올에 첨가하고, 결과물을 혼합하여 용해시켜 금속 산화물 막 형성용 도포액을 제조하였다.
<전계 효과형 트랜지스터의 제조 및 평가>
실시예 1과 동일한 방식으로 실시예 2 내지 36 및 비교예 2 내지 5의 금속 산화물 막 형성용 도포액 각각을 사용하여 전계 효과형 트랜지스터를 제조하고, 실시예 1과 동일한 방식으로 평가하였다. 결과를 표 3에 나타낸다.
비교예 1의 금속 산화물 막 형성용 도포액은 불량한 도포성을 가졌음을 주지하라. 따라서, 트랜지스터 특성을 평가할 수 있는 활성층을 형성할 수 없었다.
Figure pct00001
표 1에서. 질산인듐은 In(NO3)3·3H2O를 나타내고, 질산마그네슘은 Mg(NO3)2·6H2O를 나타내며, 염화스트론튬은 SrCl2·6H2O를 나타내고, 질산칼슘은 Ca(NO3)2·4H2O를 나타내며, 염화주석은 SnCl2를 나타내고, 염화게르마늄은 GeCl4를 나타내고, 옥시염화지르코늄은 ZnCl2O·8H2O를 나타내고, 옥시염화하프늄은 HfCl2O·8H2O를 나타내고, 염화안티몬은 SbCl3을 나타내고, 산화몰리브덴 아세틸아세토네이트는 산화몰리브덴(VI) 비스(아세틸아세토네이트)를 나타내며, 염화텅스텐은 WCl6을 나타낸다.
표 1에서, (*1)는 40 mL의 물 및 40 mL의 에탄올을 나타낸다.
표 1에서, 바륨 화합물은 바륨 비스테트라히드로푸르푸릴옥사이드(하기 구조식으로 표시됨)이다. 바륨 비스테트라히드로푸르푸릴옥사이드의 배합량은 Sigma-Aldrich Inc 제조의 바륨 비스테트라히드로푸르푸릴옥사이드 용액(40 질량%의 바륨 비스테트라히드로푸르푸릴옥사이드, 36 질량%의 에틸 알콜 및 24 질량%의 테트라히드로푸르푸릴 알콜을 함유하는 용액)의 배합량이다.
Figure pct00002
표 1에서, 티탄 화합물은 티탄 테트라히드로푸르푸릴 옥사이드(하기 구조식으로 표시됨)이다. 티탄 테트라히드로푸르푸릴 옥사이드의 배합량은 AZmax Co 제조의 티탄 테트라히드로푸르푸릴 옥사이드 용액(50 질량%의 티탄 테트라히드로푸르푸릴 옥사이드 및 50 질량%의 이소프로필 알콜 및 테트라히드로푸란을 함유하는 혼합 용매)의 양이다.
Figure pct00003
Figure pct00004
Figure pct00005
표 3에서, "-"는 측정 불가였음을 나타낸다.
본 발명에 따른 실시예 1 내지 36의 금속 산화물 막 형성용 도포액은 우수한 도포성을 가지므로, 이의 채널 형성 상태는 우수하였다. 또한, 활성층으로서 도포액 각각을 도포하여 얻어진 산화물 반도체를 사용하는 전계 효과형 트랜지스터는 약 300℃와 같은 저온 공정에서의 전계 효과형 트랜지스터의 활성층에 필요한 체적 저항율을 가졌으며, 높은 캐리어 이동도를 가졌고, 큰 온/오프 비를 가졌으며, 우수한 트랜지스터 특성을 나타냈다.
[B/A]가 식 (1)을 만족시키고 [C/A]가 식 (2)를 만족시키는 경우, 활성층의 체적 저항율은 전계 효과형 트랜지스터의 활성층에 요구되는 체적 저항율에 특히 적절하고, 결과로 나오는 전계 효과형 트랜지스터는 상당히 높은 캐리어 이동도 및 상당히 높은 온/오프 비를 가졌으며, 특히 우수한 트랜지스터 특성을 나타냈다.
비교예 1의 산화물 반도체 막 형성용 도포액을 불량한 도포성을 가져서, 이의 채널 형성 상태는 불충분하였고, 전계 효과형 트랜지스터의 평가를 수행할 수 없었다.
비교예 2 내지 5의 금속 산화물 막 형성용 도포액은 각각, 활성층을 500℃의 공정 온도에서 제조시, 우수한 트랜지스터 특성을 나타내는 금속 산화물 막 형성용 도포액이었다. 그러나, 저온 공정 온도에서 비교예 2 내지 5의 금속 산화물 막 형성용 도포액 각각을 사용하여 활성층을 형성한 경우, 체적 저항율, 캐리어 이동도 및 온/오프 비의 결과는 실시예 1 내지 36보다 불량하였다.
본 발명의 구체예는 예컨대 하기와 같다:
<1> 인듐 화합물;
마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물로 이루어진 군에서 선택되는 1 이상;
산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물로 이루어진 군에서 선택되는 1 이상; 및
유기 용매
를 포함하는 금속 산화물 막 형성용 도포액.
<2> 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물이 게르마늄 화합물, 주석 화합물, 티탄 화합물, 지르코늄 화합물 및 하프늄 화합물로 이루어진 군에서 선택되는 1 이상인 <1>에 따른 금속 산화물 막 형성용 도포액.
<3> 산화수의 양의 최대치가 V인 금속을 함유하는 화합물이 바나듐 화합물, 니오븀 화합물, 탄탈 화합물 및 안티몬 화합물로 이루어진 군에서 선택되는 1 이상인 <1> 또는 <2>에 따른 금속 산화물 막 형성용 도포액.
<4> 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물이 몰리브덴 화합물 또는 텅스텐 화합물 또는 둘다인 <1> 내지 <3> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액.
<5> 인듐 화합물의 인듐 원자수(A), 및 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B)가 하기 식 (1)을 만족시키는 <1> 내지 <4> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액:
0.04 ≤ [B/A] ≤ 0.5 식 (1).
<6> 인듐 화합물의 인듐 원자수(A), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속의 원자수의 합계(C)가 하기 식 (2)를 만족시키는 <1> 내지 <4> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액:
0.0001 ≤ [C/A] ≤ 0.1 식 (2).
<7> 인듐 화합물이 질산인듐, 황산인듐 및 염화인듐으로 이루어진 군에서 선택되는 1 이상인 <1> 내지 <6> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액.
<8> 마그네슘 화합물이 질산마그네슘, 황산마그네슘 및 염화마그네슘에서 선택되는 1 이상이고, 칼슘 화합물이 질산칼슘, 황산칼슘 및 염화칼슘으로 이루어진 군에서 선택되는 1 이상이고, 스트론튬 화합물이 질산스트론튬, 황산스트론튬 및 염화스트론튬로 이루어진 군에서 선택되는 1 이상이며, 바륨 화합물이 바륨 비스테트라히드로푸르푸릴옥사이드인 <1> 내지 <7> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액.
<9> 유기 용매가 글리콜 에테르 또는 디올 또는 둘다인 <1> 내지 <8> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액.
<10> <1> 내지 <9> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액을, 도포하려는 기재에 도포하는 단계; 및
건조 후 소성하는 단계
를 포함하는 방법에 의해 얻어지는 금속 산화물 막.
<11> 게이트 전압을 인가하기 위한 게이트 전극;
전류를 취출하기 위한 소스 전극 및 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이에 형성되며 산화물 반도체로 이루어진 활성층; 및
상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연층
을 포함하는 전계 효과형 트랜지스터로서,
상기 산화물 반도체가 <1> 내지 <9> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액을 도포하여 형성되는 산화물 반도체인 전계 효과형 트랜지스터.
<12> 기재 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계; 및
상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 게이트 절연층의 영역 상에, 산화물 반도체로 이루어진 활성층을 형성하는 단계
를 포함하는 전계 효과형 트랜지스터의 형성 방법으로서,
상기 활성층 형성 단계가 상기 게이트 절연층 상에 <1> 내지 <9> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액을 도포하여 상기 산화물 반도체로 이루어진 상기 활성층을 형성하는 단계인 형성 방법.
<13> 기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계;
상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 기재의 영역 상에, 산화물 반도체로 이루어진 활성층을 형성하는 단계;
상기 활성층 상에 게이트 절연층을 형성하는 단계; 및
상기 게이트 절연층 상에 게이트 전극을 형성하는 단계
를 포함하는 전계 효과형 트랜지스터의 제조 방법으로서,
상기 활성층 형성 단계가 상기 기재 상에 <1> 내지 <9> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액을 도포하여 상기 산화물 반도체로 이루어진 상기 활성층을 형성하는 단계인 제조 방법.
<14> 상기 활성층 형성 단계가, 금속 산화물 막 형성용 도포액 중의, 인듐 화합물의 인듐 원자수(A), 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속의 원자수의 합계(C)를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도 및 캐리어 밀도로 이루어진 군에서 선택되는 1 이상을 제어하는 것을 포함하는 <12> 또는 <13>에 따른 전계 효과형 트랜지스터의 제조 방법.
1 기재
2 게이트 전극
3 게이트 절연층
4 소스 전극
5 드레인 전극
6 활성층

Claims (14)

  1. 인듐 화합물;
    마그네슘 화합물, 칼슘 화합물, 스트론튬 화합물 및 바륨 화합물로 이루어진 군에서 선택되는 1 이상;
    산화수의 양의 최대치(maximum positive value)가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물로 이루어진 군에서 선택되는 1 이상; 및
    유기 용매
    를 포함하는 금속 산화물 막 형성용 도포액.
  2. 제1항에 있어서, 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물이 게르마늄 화합물, 주석 화합물, 티탄 화합물, 지르코늄 화합물 및 하프늄 화합물로 이루어진 군에서 선택되는 1 이상인 금속 산화물 막 형성용 도포액.
  3. 제1항 또는 제2항에 있어서, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물이 바나듐 화합물, 니오븀 화합물, 탄탈 화합물 및 안티몬 화합물로 이루어진 군에서 선택되는 1 이상인 금속 산화물 막 형성용 도포액.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물이 몰리브덴 화합물 또는 텅스텐 화합물 또는 둘다인 금속 산화물 막 형성용 도포액.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 인듐 화합물의 인듐 원자수(A), 및 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B)가 하기 식 (1)을 만족시키는 금속 산화물 막 형성용 도포액:
    0.04 ≤ [B/A] ≤ 0.5 식 (1).
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 인듐 화합물의 인듐 원자수(A), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속의 원자수의 합계(C)가 하기 식 (2)를 만족시키는 금속 산화물 막 형성용 도포액:
    0.0001 ≤ [C/A] ≤ 0.1 식 (2).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 인듐 화합물이 질산인듐, 황산인듐 및 염화인듐으로 이루어진 군에서 선택되는 1 이상인 금속 산화물 막 형성용 도포액.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 마그네슘 화합물이 질산마그네슘, 황산마그네슘 및 염화마그네슘으로 이루어진 군에서 선택되는 1 이상이고, 칼슘 화합물이 질산칼슘, 황산칼슘 및 염화칼슘으로 이루어진 군에서 선택되는 1 이상이고, 스트론튬 화합물이 질산스트론튬, 황산스트론튬 및 염화스트론튬로 이루어진 군에서 선택되는 1 이상이며, 바륨 화합물이 바륨 비스테트라히드로푸르푸릴옥사이드인 금속 산화물 막 형성용 도포액.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 유기 용매가 글리콜 에테르 또는 디올 또는 둘다인 금속 산화물 막 형성용 도포액.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 금속 산화물 막 형성용 도포액을, 도포하려는 기재에 도포하는 단계; 및
    건조 후 소성하는 단계
    를 포함하는 방법에 의해 얻어지는 금속 산화물 막.
  11. 게이트 전압을 인가하기 위한 게이트 전극;
    전류를 취출(extraction)하기 위한 소스 전극 및 드레인 전극;
    상기 소스 전극과 상기 드레인 전극 사이에 형성되며 산화물 반도체로 이루어진 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연층
    을 포함하는 전계 효과형 트랜지스터로서,
    상기 산화물 반도체가 제1항 내지 제9항 중 어느 한 항에 따른 금속 산화물 막 형성용 도포액을 도포하여 형성되는 산화물 반도체인 전계 효과형 트랜지스터.
  12. 기재 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계; 및
    상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 게이트 절연층의 영역 상에, 산화물 반도체로 이루어진 활성층을 형성하는 단계
    를 포함하는 전계 효과형 트랜지스터의 형성 방법으로서,
    상기 활성층 형성 단계가 상기 게이트 절연층 상에 제1항 내지 제9항 중 어느 한 항에 따른 금속 산화물 막 형성용 도포액을 도포하여 상기 산화물 반도체로 이루어진 상기 활성층을 형성하는 단계인 형성 방법.
  13. 기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 단계;
    상기 소스 전극과 상기 드레인 전극 사이의 채널 영역인 상기 기재의 영역 상에, 산화물 반도체로 이루어진 활성층을 형성하는 단계;
    상기 활성층 상에 게이트 절연층을 형성하는 단계; 및
    상기 게이트 절연층 상에 게이트 전극을 형성하는 단계
    를 포함하는 전계 효과형 트랜지스터의 제조 방법으로서,
    상기 활성층 형성 단계가 상기 기재 상에 제1항 내지 제9항 중 어느 한 항에 따른 금속 산화물 막 형성용 도포액을 도포하여 상기 산화물 반도체로 이루어진 상기 활성층을 형성하는 단계인 제조 방법.
  14. 제12항 또는 제13항에 있어서, 상기 활성층 형성 단계가, 금속 산화물 막 형성용 도포액 중의, 인듐 화합물의 인듐 원자수(A), 마그네슘 화합물의 마그네슘 원자수, 칼슘 화합물의 칼슘 원자수, 스트론튬 화합물의 스트론튬 원자수 및 바륨 화합물의 바륨 원자수의 합계(B), 및 산화수의 양의 최대치가 IV인 금속을 함유하는 화합물, 산화수의 양의 최대치가 V인 금속을 함유하는 화합물 및 산화수의 양의 최대치가 VI인 금속을 함유하는 화합물의 금속의 원자수의 합계(C)를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도 및 캐리어 밀도로 이루어진 군에서 선택되는 1 이상을 제어하는 것을 포함하는 전계 효과형 트랜지스터의 제조 방법.
KR1020157030733A 2013-03-29 2014-03-26 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 KR101835194B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013072954 2013-03-29
JPJP-P-2013-072954 2013-03-29
JP2014042911 2014-03-05
JPJP-P-2014-042911 2014-03-05
JP2014058359A JP6454974B2 (ja) 2013-03-29 2014-03-20 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JPJP-P-2014-058359 2014-03-20
PCT/JP2014/059695 WO2014157733A1 (en) 2013-03-29 2014-03-26 Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor

Publications (2)

Publication Number Publication Date
KR20150135480A true KR20150135480A (ko) 2015-12-02
KR101835194B1 KR101835194B1 (ko) 2018-04-13

Family

ID=51624688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030733A KR101835194B1 (ko) 2013-03-29 2014-03-26 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법

Country Status (9)

Country Link
US (1) US9748097B2 (ko)
EP (1) EP2962327B1 (ko)
JP (1) JP6454974B2 (ko)
KR (1) KR101835194B1 (ko)
CN (1) CN105190854B (ko)
BR (1) BR112015024759A2 (ko)
SG (1) SG11201507942PA (ko)
TW (1) TWI599622B (ko)
WO (1) WO2014157733A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130143A (ko) * 2017-03-21 2019-11-21 가부시키가이샤 리코 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP6332272B2 (ja) * 2013-08-07 2018-05-30 株式会社ニコン 金属酸化物膜の製造方法、及びトランジスタの製造方法
US10115828B2 (en) * 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
BR112018015422A2 (pt) 2016-02-01 2018-12-18 Ricoh Company, Ltd transistor de efeito de campo, método para fabricar o mesmo, elemento de exibição, dispositivo de exibição e sistema
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
SG11201807957SA (en) 2016-03-18 2018-10-30 Ricoh Co Ltd Method for manufacturing a field effect transistor
CN105914150A (zh) * 2016-04-29 2016-08-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
JP7305933B2 (ja) * 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2020088300A (ja) * 2018-11-30 2020-06-04 株式会社リコー 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
CN111370495B (zh) * 2018-12-26 2022-05-03 Tcl科技集团股份有限公司 薄膜晶体管有源层墨水及一种薄膜晶体管的制备方法
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN111088484A (zh) * 2019-11-14 2020-05-01 Tcl华星光电技术有限公司 金属氧化物薄膜的制备方法
CN112980234B (zh) * 2019-12-17 2022-12-23 山东海科创新研究院有限公司 一种碳酸二甲酯共沸类溶剂组合物及其制备方法、汽车低温烤漆配方、应用
CN111678332B (zh) * 2020-05-12 2022-03-22 首钢集团有限公司 一种降低烧嘴堵塞率的合金烘烤方法
CN115995480A (zh) * 2021-10-18 2023-04-21 长鑫存储技术有限公司 半导体器件及其制备方法与应用

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0698619A (ja) 1992-09-22 1994-04-12 Iseki & Co Ltd コンバインの穀稈刈取装置
JP3875282B2 (ja) * 1993-11-11 2007-01-31 三井金属鉱業株式会社 導電性薄板状硫酸バリウムフィラー及びその製造方法
JP3589428B2 (ja) * 1993-12-17 2004-11-17 日本曹達株式会社 高抵抗化酸化インジウム膜
US5668663A (en) * 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
JPH07320541A (ja) 1994-05-19 1995-12-08 Matsushita Electric Ind Co Ltd 透明導電膜形成用組成物および透明導電膜の製造方法
JPH1087344A (ja) * 1996-09-10 1998-04-07 Toru Yamamoto 分相化透明導電膜及びその製造方法
JP2000123658A (ja) * 1998-10-09 2000-04-28 Fuji Photo Film Co Ltd 透明導電膜の製造方法及び透明導電膜
JP4329289B2 (ja) * 2000-12-27 2009-09-09 三菱マテリアル株式会社 Ｓｂｔ強誘電体薄膜、その形成用組成物及び形成方法
JP4795634B2 (ja) * 2003-10-31 2011-10-19 出光興産株式会社 有機薄膜トランジスタ
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
WO2007058248A1 (ja) 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP4994068B2 (ja) * 2006-08-09 2012-08-08 出光興産株式会社 酸化物導電性材料及びその製造方法
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
WO2010074050A1 (ja) * 2008-12-25 2010-07-01 東海ゴム工業株式会社 透明積層フィルムおよびその製造方法
JP5640323B2 (ja) * 2009-04-22 2014-12-17 コニカミノルタ株式会社 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
EP2422372A1 (en) 2009-04-24 2012-02-29 Panasonic Corporation Oxide semiconductor
KR101061970B1 (ko) * 2009-05-25 2011-09-05 한국과학기술연구원 전도성 비금속 필름을 이용한 광전극 및 이를 포함하는 염료감응 태양전지
WO2011055856A1 (ja) * 2009-11-05 2011-05-12 住友金属鉱山株式会社 透明導電膜の製造方法及び透明導電膜、それを用いた素子、透明導電基板並びにそれを用いたデバイス
JPWO2011093506A1 (ja) * 2010-02-01 2013-06-06 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法
JP6064314B2 (ja) 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR101361054B1 (ko) * 2011-09-02 2014-02-12 연세대학교 산학협력단 산화물 박막 형성을 위한 조성물, 산화물 박막 제조방법 및 박막 트랜지스터 제조방법
JP5929132B2 (ja) 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6236778B2 (ja) 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130143A (ko) * 2017-03-21 2019-11-21 가부시키가이샤 리코 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
BR112015024759A2 (pt) 2017-07-18
EP2962327B1 (en) 2019-09-11
JP2015181141A (ja) 2015-10-15
WO2014157733A1 (en) 2014-10-02
EP2962327A4 (en) 2016-04-06
CN105190854B (zh) 2018-01-30
US20160042947A1 (en) 2016-02-11
US9748097B2 (en) 2017-08-29
SG11201507942PA (en) 2015-10-29
EP2962327A1 (en) 2016-01-06
JP6454974B2 (ja) 2019-01-23
TW201439227A (zh) 2014-10-16
KR101835194B1 (ko) 2018-04-13
TWI599622B (zh) 2017-09-21
CN105190854A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
KR101835194B1 (ko) 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6064314B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
EP3350839B1 (en) Coating liquid for forming n-type oxide semiconductor film, method for producing n-type oxide semiconductor film, and method for producing field-effect transistor
JP5578078B2 (ja) 機能性層の製造方法
JP2010103345A (ja) 機能性層の製造方法及び電子デバイス
TWI754097B (zh) 形成n型氧化物半導體薄膜用的塗佈液、製造n型氧化物半導體薄膜的方法及製造場效電晶體的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right