KR20150126597A - 연속 근사 레지스터（ｓａｒ） 아날로그­디지털 컨버터（ａｄｃ） 감쇠 커패시터 교정 방법 및 장치 - Google Patents

연속 근사 레지스터（ｓａｒ） 아날로그­디지털 컨버터（ａｄｃ） 감쇠 커패시터 교정 방법 및 장치 Download PDF

Info

Publication number
KR20150126597A
KR20150126597A KR1020157020783A KR20157020783A KR20150126597A KR 20150126597 A KR20150126597 A KR 20150126597A KR 1020157020783 A KR1020157020783 A KR 1020157020783A KR 20157020783 A KR20157020783 A KR 20157020783A KR 20150126597 A KR20150126597 A KR 20150126597A
Authority
KR
South Korea
Prior art keywords
capacitor
capacitors
sar
voltage reference
variable voltage
Prior art date
Application number
KR1020157020783A
Other languages
English (en)
Inventor
아제이 쿠마르
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20150126597A publication Critical patent/KR20150126597A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Power Engineering (AREA)

Abstract

고정 커패시터는 감쇠 커패시터의 상부 플레이트와 가변 전압 기준부 사이에 결합된다. 감쇠 커패시터의 에러는 가변 전압 기준부와 고정 보정 커패시터에 의해 교정될 수 있다. 가변 전압 기준부는 감쇠 커패시터의 전하를 변화시키고 이로 인해 그의 에러(들)를 보상한다. 교정 디지털-아날로그 컨버터는 가변 전압 기준부와 결합하여 또는 가변 전압 기준부 대신에 사용될 수 있고, 그리고 반복 SAR DAC 용량형 스위칭 프로세스 동안에 SAR 로직으로부터 서로 다른 전하 보상 값들을 얻기 위해 프로그램될 수 있다.

Description

연속 근사 레지스터（ＳＡＲ） 아날로그­디지털 컨버터（ＡＤＣ） 감쇠 커패시터 교정 방법 및 장치{SUCCESSIVE-APPROXIMATION-REGISTER (SAR) ANALOG-TO-DIGITAL CONVERTER (ADC) ATTENUATION CAPACITOR CALIBRATION METHOD AND APPARATUS}
관련 특허 출원
본 출원은, 2013년 3월 8일 출원된 공동 소유의 미국 가출원 번호 61/775,326 호의 우선이익을 주장하며, 상기 미국 가출원은 모든 목적들을 위해 본 출원에 참조로 통합된다.
기술 분야
본 개시는 연속 근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)들에 관한 것으로, 특히, SARDAC의 감쇠 커패시터의 교정에 관한 것이다.
연속 근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)들은 흔히, 중간 내지 높은 샘플 속도들을 갖는 중간 내지 높은 분해능 애플리케이션들을 위해 선택되는 아키텍처이다. SAR ADC들의 분해능들은 가장 일반적으로 8 내지 16 비트들의 범위이며, 그들은 소형 폼 팩터(small form factor)뿐만 아니라 낮은 전력 소비를 제공한다. 이 특징들의 결합으로 인해 이들 ADC는 휴대용/배터리 구동 기기, 펜 디지타이저(pen digitizer), 산업 제어, 및 데이터/신호 획득과 같은 매우 다양한 애플리케이션들에 이상적이 된다. 이름에서 알 수 있듯이, SAR ADC는 기본적으로 이진(binary) 검색 알고리즘을 구현한다. 따라서, 내부 회로망이 몇 메가헤르츠(MHz)로 동작할 수 있지만, ADC 샘플 속도는 연속 근사 알고리즘으로 인해 그 수의 몇 분의 일이다.
필요한 커패시턴스 값들의 범위를 감소시키기 위해서, SAR ADC 내에 있는 두 개의 용량형 DAC들 사이에 감쇠 커패시터(Ca)가 사용될 수 있다. 감쇠 커패시터(Ca)의 한쪽은 최상위 비트(msb)의 DAC(mDAC)에 결합되고, 감쇠 커패시터(Ca)의 다른 한쪽은 하위 비트 DAC(nDAC)에 결합된다. 감쇠 커패시터(Ca)의 절대값은 단위 커패시터의 하부 플레이트 기생 커패시턴스와 하위 비트 DAC 커패서터들의 상부 플레이트 기생 커패시턴스 사이의 DAC 비율로 단위 커패시터들의 값들에 의존한다. mDAC 단위 커패시터에 대하여 0.25%의 정확도보다 양호한 허용 오차로 제조된 감쇠 커패시터(Ca)의 커패시턴스를 갖는 것이 중요하다. 감쇠 커패시터(Ca)는 자신이 제조되는 집적 회로 실리콘 다이의 기생 커패시턴스에 의존하기 때문에, 이 근접 정확도는 종래 기술에서 두 가지 방법들로 달성되었는데, 이 방법들은: (1) 기생 커패시턴스 값을 보정한 다음 SAR DAC의 실리콘 다이를 다시 제조하기 위해 측정 데이터에 기초한 실리콘 반복(도 1), 및 (2) 버랙터(varactor)(전압 가변 커패시터)의 사용(도 2)이고, 버랙터는 프로세스 및 온도 변화들에 대한 그 자신의 가변 기생 커패시턴스를 도입한다.
도 1을 보면, mDAC과 nDAC 사이에 감쇠 커패시터(CA)를 구비한 전형적인 종래 기술의 분할 용량형 SAR DAC의 개략도가 도시되어 있다. 실리콘 반복 기반 프로세스의 종래 기술 방법 (1)을 이용하여 SAR DAC의 감쇠 커패시터(CA)를 미세 조정하는 것에 있어서 하나의 문제점이 존재한다. 어떠한 기생 커패시턴스도 존재하지 않는 CA의 값은:
Figure pct00001
이고, α는 mDAC과 nDAC의 단위 커패시터들 사이의 비율이다. 기생 커패시턴스가 존재하는 CA의 값은:
Figure pct00002
이고, λ는 기생 종속 계수이다. 예를 들면, SAR DAC의 5C-5C-2R 구현은 기생 상부 플레이트 라우팅 및 CA의 하부 플레이트를 가질 수 있으며, 여기서 CA는 대략 Cu의 107.204%인데, 왜냐하면 Cu=150 펨토패럿(fF)이고 CA=160.8fF이기 때문이다. CA의 1% 에러(1.6fF)는 약 0.3 DNL 또는 1 DNL의 약 3% 에러의 결과를 가져온다. 총 예상 라우팅 커패시터 = 60fF이다. CA는 기생 커패시턴스로부터 계산될 수 있지만, 처음에 필요한 정확한 커패시턴스를 얻는 것은 불가능하다.
도 2를 보면, mDAC과 nDAC 사이의 감쇠 커패시터(Ca) 및 전압 가변 커패시터 보상 회로를 구비한 전형적인 종래 기술의 분할 용량형 DAC의 개략도가 도시되어 있다. 고정 전압 기준부(VREF), 전압 가변 커패시터(버랙터)(212)를 제어하기 위한 보상 DAC(cDAC)(210)를 사용하는 종래 기술의 방법 (2)는 프로세스, 전압 및 온도(process, voltage and temperature; PVT) 조건들의 범위에 걸쳐서 큰 커패시턴스 변화를 갖는다. 감쇠 커패시터(Ca)의 기생 변화들을 보정하기 위해 버랙터가 추가되지만, 버랙터는 자체적으로 훨씬 더 큰 커패시턴스 변화를 부가하는데, 예를 들면, 버랙터는 nDAC의 상부 플레이트에 기생 커패시턴스를 부가한다. 버랙터(212)를 사용함으로써 PVT 조건들의 범위에 걸쳐서 성능 변화들 및 미분 비선형성(differential nonlinearity; DNL) 민감성(sensitivity)의 결과를 가져올 수 있다.
따라서, SAR DAC의 감쇠 커패시터를 보다 용이하게 교정하고, 이 교정이 프로세스, 전압 및 온도(PVT) 조건들의 넓은 범위에 걸쳐서 안정적으로 유지되는 방법이 필요하다.
실시예에 따르면, 연속-근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)를 교정하기 위한 장치는: 복수의 이진 가중된(binary weighted) 제 1 커패시터들을 포함하는 최상위 비트의 디지털-아날로그 컨버터(mDAC); 복수의 이진 가중된 제 2 커패시터들을 포함하는 하위 비트의 디지털-아날로그 컨버터(nDAC); 상기 mDAC과 상기 nDAC 사이에 결합된 감쇠 커패시터; 고정 커패시턴스 값을 가지며 상기 감쇠 커패시터에 결합될 수 있는 보정 커패시터; 및 상기 고정 값 커패시터에 결합할 수 있는 가변 전압 기준부를 포함할 수 있으며, 상기 가변 전압 기준부의 전압은 상기 감쇠 커패시터의 커패시턴스 값 에러를 보상하기 위해 상기 보정 커패시터의 전하를 변화시키도록 조정될 수 있다.
추가 실시예에 따르면, 상기 보정 커패시터의 제 1 플레이트는 상기 감쇠 커패시터에 결합할 수 있고, 상기 보정 커패시터의 제 2 플레이트는 상기 가변 전압 기준부에 결합할 수 있다. 추가 실시예에 따르면, 상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-절연체-금속(MIM) 커패시터들일 수 있다. 추가 실시예에 따르면, 상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-산화물-금속(MOM) 커패시터들일 수 있다. 추가 실시예에 따르면, 상기 가변 전압 기준부의 조정은 프로그램 가능하다. 추가 실시예에 따르면, 상기 프로그램 가능한 가변 전압 기준부는 연속 근사 레지스터(SAR)로부터 프로그램될 수 있다. 추가 실시예에 따르면, 상기 SAR은 상기 SAR ADC에 의한 아날로그-디지털 변환 동안에 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 것이 선택되는가를 제어한다. 추가 실시예에 따르면, 상기 프로그램 가능한 가변 전압 기준부는 상기 감쇠 커패시터의 복수의 서로 다른 커패시턴스 값 에러들을 보상하도록 상기 보정 커패시터의 복수의 서로 다른 전하들을 얻기 위해 상기 SAR로부터 프로그램될 수 있다. 추가 실시예에 따르면, 상기 보정 커패시터의 상기 복수의 서로 다른 전하들 중 어느 전하가 프로그램되는가는 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 커패시터들이 상기 SAR에 의해 선택되는가에 의존한다.
또 하나의 실시예에 따르면, 연속-근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)를 교정하기 위한 장치는: 복수의 이진 가중된 제 1 커패시터들을 포함하는 최상위 비트의 디지털-아날로그 컨버터(mDAC); 복수의 이진 가중된 제 2 커패시터들을 포함하는 하위 비트의 디지털-아날로그 컨버터(nDAC); 상기 mDAC과 상기 nDAC 사이에 결합된 감쇠 커패시터; 고정 커패시턴스 값을 가지며 상기 감쇠 커패시터에 결합할 수 있는 보정 커패시터; 및 상기 고정 값 커패시터에 결합된 교정 디지털-아날로그 컨버터(cDAC)를 포함할 수 있으며, 상기 cDAC으로부터의 전압은 상기 감쇠 커패시터의 커패시턴스 값 에러를 보상하기 위해 상기 보정 커패시터의 전하를 변화시키도록 프로그램될 수 있다.
추가 실시예에 따르면, 상기 보정 커패시터의 제 1 플레이트는 상기 감쇠 커패시터에 결합할 수 있고, 상기 보정 커패시터의 제 2 플레이트는 상기 cDAC에 결합할 수 있다. 추가 실시예에 따르면, 상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-절연체-금속(MIM) 커패시터들일 수 있다. 추가 실시예에 따르면, 상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-산화물-금속(MOM) 커패시터들일 수 있다. 추가 실시예에 따르면, 상기 cDAC은 연속 근사 레지스터(SAR)로부터 프로그램될 수 있다. 추가 실시예에 따르면, 상기 SAR은 상기 SAR ADC에 의한 아날로그-디지털 변환 동안에 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 것이 선택되는가를 제어한다. 추가 실시예에 따르면, 전압 기준부가 상기 cDAC에 결합될 수 있다. 추가 실시예에 따르면, 상기 전압 기준부는 프로그램 가능하다. 추가 실시예에 따르면, 상기 프로그램 가능한 가변 전압 기준부는 상기 SAR로부터 프로그램될 수 있다. 추가 실시예에 따르면, 상기 프로그램 가능한 가변 전압 기준부는 상기 보정 커패시터의 복수의 서로 다른 전하들을 얻기 위해 상기 SAR로부터 프로그램될 수 있다. 추가 실시예에 따르면, 상기 보정 커패시터의 상기 복수의 서로 다른 전하들 중 어느 전하가 프로그램되는가는 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 커패시터들이 상기 SAR에 의해 선택되는가에 의존한다.
다른 또 하나의 실시예에 따르면, 연속-근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)를 교정하기 위한 방법은: 복수의 이진 가중된 제 1 커패시터들을 포함하는 최상위 비트의 디지털-아날로그 컨버터(mDAC)를 제공하는 단계; 복수의 이진 가중된 제 2 커패시터들을 포함하는 하위 비트의 디지털-아날로그 컨버터(nDAC)를 제공하는 단계; 상기 mDAC과 상기 nDAC 사이에 결합되는 감쇠 커패시터를 제공하는 단계; 고정 커패시턴스 값을 가지며 상기 감쇠 커패시터에 결합할 수 있는 보정 커패시터를 제공하는 단계; 및 상기 감쇠 커패시터의 커패시턴스 값 에러를 보상하기 위해 상기 보정 커패시터의 전압을 변화시키는 단계를 포함할 수 있다.
상기 방법의 추가 실시예에 따르면, 상기 가변 전압은 가변 전압 기준부의 전압일 수 있다. 상기 방법의 추가 실시예에 따르면, 상기 가변 전압은 교정 디지털-아날로그 컨버터(cDAC)로부터의 전압일 수 있다.
본 개시는 첨부 도면들과 결합된 이하의 설명을 참조하면 보다 완전하게 이해될 수 있다.
도 1은 mDAC과 nDAC 사이에 감쇠 커패시터(Ca)를 구비한 전형적인 종래 기술의 분할 용량형 DAC의 개략도이다.
도 2는 mDAC과 nDAC 사이의 감쇠 커패시터(Ca) 및 전압 가변 커패시터 보상 회로를 구비한 전형적인 종래 기술의 분할 용량형 DAC의 개략도이다.
도 3은 본 개시의 특정 예시의 실시예에 따른, mDAC과 nDAC 사이의 감쇠 커패시터(Ca), 및 고정 커패시턴스와 가변 기준 전압부를 구비한 분할 용량형 DAC의 개략도이다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시의 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시의 실시예들에 대한 설명은 본 개시를 여기에서 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속 특허청구범위에 의하여 정의된 모든 변형들 및 균등물들을 포괄하는 것으로 이해되어야 한다.
다양한 실시예들에 따르면, 감쇠 커패시터(Ca)의 에러는 가변 전압 기준부 및 고정 값 보정 커패시터를 사용하여 교정될 수 있으며, 이에 따라 또 하나의 단위 요소를 nDAC에 추가한다. nDAC 요소들이 금속-절연체-금속(MIM) 커패시터이거나 금속-산화물-금속(MOM) 커패시터이라는 것이 장점이고, 여기서 이들 유형의 커패시터들은 고정 커패시턴스 값들을 갖고 기생 커패시턴스는 그들의 하부 플레이트들에 있다. 또 하나의 단위 요소를 nDAC에 추가하는 것 외에도, 또 하나의 교정 DAC(cDAC)가 nDAC에 부가된 단위 요소의 네거티브 측에 결합될 수 있다. cDAC은 nDAC과 동일한 개수의 요소들을 가질 수 있거나 더 적은 개수의 요소들을 가질 수 있다. nDAC의 DNL 에러는 처음 몇 MSB 요소들에서 눈에 띈다. 따라서, 2 내지 3 비트 깊은 교정 cDAC을 구비하면, 감쇠 커패시터(Ca)의 에러를 보정하는데 충분할 것이다. cDAC은 동일 제어 신호를 수신하고, nDAC과 유사한 방식으로 구조화된다. 그러므로, nDAC의 요소들이 전하를 nDAC의 상부 플레이트에 전송할 때, cDAC의 요소들은 동일한 작업을 수행할 것이다. 따라서, i번째 비트 요소에 대한 전하 전송은 다음과 같을 것이다:
nDACi * Vref + cDACi * Vref_var.
cDAC으로만 가는 기준 전압(Vref_var)을 교정함으로써, 감쇠 커패시터(Ca)의 에러 보정이 수행될 수 있다.
다양한 실시예들에 따르면, 보정 SAR 동작에 대해, 변화 "(nDACi * Vref + cDACi * Vref_var)의 합"은 mDAC의 최하위 비트(LSB) 전하 변화를 초래할 것이다. 따라서, 고정 커패시턴스 및 가변 기준 전압을 이용함으로써, SAR DAC의 교정은 더욱 강력할 것이고, PVT로 인한 아주 작은 변화를 가질 것이다.
이제 도면들을 보면, 특정한 예시적인 실시예들의 세부사항들이 개략적으로 도시되어 있다. 도면들에서 같은 요소들은 같은 숫자들로 나타내어지며, 유사한 요소들은 같은 숫자들에 다른 소문자 첨자를 붙여서 나타내어질 것이다.
도 3을 보면, 본 개시의 특정 예시의 실시예에 따른, mDAC과 nDAC 사이의 감쇠 커패시터(Ca), 및 고정 커패시턴스와 가변 전압 기준부를 구비한 분할 용량형 DAC의 개략도가 도시되어 있다. 고정 값 커패시터(320)는 감쇠 커패시터(Ca)(322)의 상부 플레이트와 가변 전압 기준부(316) 사이에 결합될 수 있다. 가변 전압 기준부(316)는 고정 값 커패시터(320)의 전하를 변화시킬 수 있고 이로 인해 감쇠 커패시터(Ca)(322)의 에러(들)를 보상할 수 있다. 교정 DAC(cDAC)(318)은 가변 전압 기준부(316)와 결합하여 또는 가변 전압 기준부(316) 대신에 사용될 수 있고, 그리고 반복 SAR DAC 용량형 스위칭 프로세스 동안에 SAR 로직(324)으로부터 서로 다른 전하 보상 값들을 얻기 위해 프로그램될 수 있다.
예를 들면, 본 개시의 특정 예시의 실시예에 따라, 가변 전압 기준부(316) 및/또는 교정 DAC(cDAC)(318)가 사용될 수 있다. 예를 들어, CA = 160.89fF일 때, 그것은 1fF에 이르기까지 정확해야 한다. 예를 들어 고정 MOM 커패시터 및 가변 기준 전압(VREFM) - 이들로 한정되는 것은 아님 - 을 사용함으로써, 4비트 cDAC은 nDAC [6:3]과 동일한 코드로부터 제어될 수 있고, 그리고 0.02퍼센트 스텝 사이즈를 이용할 때에는 (프로그램 가능한) ±0.3%까지의 에러가 보정될 수 있다.
Figure pct00003
본 개시의 실시예들은 본 개시의 예시적인 실시예들을 참조하여 도시되고 설명되고 정의되었지만, 이러한 참조는 본 개시의 한정을 의미하지 않고 이러한 한정이 추정되지도 않는다. 개시된 본 발명은 이 기술분야에 통상의 기술을 가지고 본 개시의 혜택을 갖는 사람들에게는 형태와 기능에 있어서 상당한 수정, 대체, 및 균등물들이 가능하다. 본 개시의 도시되고 설명된 실시예들은 단지 예로서, 본 개시의 범위를 한정하지 않는다.

Claims (23)

  1. 연속-근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)를 교정하기 위한 장치로서,
    복수의 이진 가중된(binary weighted) 제 1 커패시터들을 포함하는 최상위 비트의 디지털-아날로그 컨버터(mDAC);
    복수의 이진 가중된 제 2 커패시터들을 포함하는 하위 비트의 디지털-아날로그 컨버터(nDAC);
    상기 mDAC과 상기 nDAC 사이에 결합된 감쇠 커패시터;
    고정 커패시턴스 값을 가지며 상기 감쇠 커패시터에 결합하는 보정 커패시터; 및
    상기 고정 값 커패시터에 결합하는 가변 전압 기준부를 포함하고,
    상기 가변 전압 기준부의 전압은 상기 감쇠 커패시터의 커패시턴스 값 에러를 보상하기 위해 상기 보정 커패시터의 전하를 변화시키도록 조정되는, SAR ADC 교정 장치.
  2. 제 1 항에 있어서,
    상기 보정 커패시터의 제 1 플레이트는 상기 감쇠 커패시터에 결합하고, 상기 보정 커패시터의 제 2 플레이트는 상기 가변 전압 기준부에 결합하는, SAR ADC 교정 장치.
  3. 제 1 항에 있어서,
    상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-절연체-금속(MIM) 커패시터들인, SAR ADC 교정 장치.
  4. 제 1 항에 있어서,
    상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-산화물-금속(MOM) 커패시터들인, SAR ADC 교정 장치.
  5. 제 1 항에 있어서,
    상기 가변 전압 기준부의 조정은 프로그램 가능한, SAR ADC 교정 장치.
  6. 제 5 항에 있어서,
    상기 프로그램 가능한 가변 전압 기준부는 연속 근사 레지스터(SAR)로부터 프로그램되는, SAR ADC 교정 장치.
  7. 제 6 항에 있어서,
    상기 SAR은 상기 SAR ADC에 의한 아날로그-디지털 변환 동안에 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 것이 선택되는가를 제어하는, SAR ADC 교정 장치.
  8. 제 5 항에 있어서,
    상기 프로그램 가능한 가변 전압 기준부는 상기 감쇠 커패시터의 복수의 서로 다른 커패시턴스 값 에러들을 보상하도록 상기 보정 커패시터의 복수의 서로 다른 전하들을 얻기 위해 상기 SAR로부터 프로그램되는, SAR ADC 교정 장치.
  9. 제 8 항에 있어서,
    상기 보정 커패시터의 상기 복수의 서로 다른 전하들 중 어느 전하가 프로그램되는가는 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 커패시터들이 상기 SAR에 의해 선택되는가에 의존하는, SAR ADC 교정 장치.
  10. 연속-근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)를 교정하기 위한 장치로서,
    복수의 이진 가중된 제 1 커패시터들을 포함하는 최상위 비트의 디지털-아날로그 컨버터(mDAC);
    복수의 이진 가중된 제 2 커패시터들을 포함하는 하위 비트의 디지털-아날로그 컨버터(nDAC);
    상기 mDAC과 상기 nDAC 사이에 결합된 감쇠 커패시터;
    고정 커패시턴스 값을 가지며 상기 감쇠 커패시터에 결합하는 보정 커패시터; 및
    상기 고정 값 커패시터에 결합된 교정 디지털-아날로그 컨버터(cDAC)를 포함하고,
    상기 cDAC으로부터의 전압은 상기 감쇠 커패시터의 커패시턴스 값 에러를 보상하기 위해 상기 보정 커패시터의 전하를 변화시키도록 프로그램되는, SAR ADC 교정 장치.
  11. 제 10 항에 있어서,
    상기 보정 커패시터의 제 1 플레이트는 상기 감쇠 커패시터에 결합하고, 상기 보정 커패시터의 제 2 플레이트는 상기 cDAC에 결합하는, SAR ADC 교정 장치.
  12. 제 10 항에 있어서,
    상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-절연체-금속(MIM) 커패시터들인, SAR ADC 교정 장치.
  13. 제 10 항에 있어서,
    상기 보정 커패시터 및 상기 복수의 이진 가중된 제 2 커패시터들은 고정 값 금속-산화물-금속(MOM) 커패시터들인, SAR ADC 교정 장치.
  14. 제 10 항에 있어서,
    상기 cDAC은 연속 근사 레지스터(SAR)로부터 프로그램되는, SAR ADC 교정 장치.
  15. 제 14 항에 있어서,
    상기 SAR은 상기 SAR ADC에 의한 아날로그-디지털 변환 동안에 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 것이 선택되는가를 제어하는, SAR ADC 교정 장치.
  16. 제 14 항에 있어서,
    상기 cDAC에 결합하는 전압 기준부를 더 포함하는 SAR ADC 교정 장치.
  17. 제 16 항에 있어서,
    상기 전압 기준부는 프로그램 가능한, SAR ADC 교정 장치.
  18. 제 17 항에 있어서,
    상기 프로그램 가능한 가변 전압 기준부는 상기 SAR로부터 프로그램되는, SAR ADC 교정 장치.
  19. 제 18 항에 있어서,
    상기 프로그램 가능한 가변 전압 기준부는 상기 보정 커패시터의 복수의 서로 다른 전하들을 얻기 위해 상기 SAR로부터 프로그램되는, SAR ADC 교정 장치.
  20. 제 19 항에 있어서,
    상기 보정 커패시터의 상기 복수의 서로 다른 전하들 중 어느 전하가 프로그램되는가는 상기 복수의 이진 가중된 제 1 및 제 2 커패시터들 중 어느 커패시터들이 상기 SAR에 의해 선택되는가에 의존하는, SAR ADC 교정 장치.
  21. 연속-근사 레지스터(SAR) 아날로그-디지털 컨버터(ADC)를 교정하기 위한 방법으로서,
    복수의 이진 가중된 제 1 커패시터들을 포함하는 최상위 비트의 디지털-아날로그 컨버터(mDAC)를 제공하는 단계;
    복수의 이진 가중된 제 2 커패시터들을 포함하는 하위 비트의 디지털-아날로그 컨버터(nDAC)를 제공하는 단계;
    상기 mDAC과 상기 nDAC 사이에 결합되는 감쇠 커패시터를 제공하는 단계;
    고정 커패시턴스 값을 가지며 상기 감쇠 커패시터에 결합하는 보정 커패시터를 제공하는 단계; 및
    상기 감쇠 커패시터의 커패시턴스 값 에러를 보상하기 위해 상기 보정 커패시터의 전압을 변화시키는 단계를 포함하는, SAR ADC 교정 방법.
  22. 제 21 항에 있어서,
    상기 가변 전압은 가변 전압 기준부의 전압인, SAR ADC 교정 방법.
  23. 제 21 항에 있어서,
    상기 가변 전압은 교정 디지털-아날로그 컨버터(cDAC)로부터의 전압인, SAR ADC 교정 방법.
KR1020157020783A 2013-03-08 2014-03-06 연속 근사 레지스터（ｓａｒ） 아날로그­디지털 컨버터（ａｄｃ） 감쇠 커패시터 교정 방법 및 장치 KR20150126597A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361775326P 2013-03-08 2013-03-08
US61/775,326 2013-03-08
US14/197,951 2014-03-05
US14/197,951 US8981973B2 (en) 2013-03-08 2014-03-05 Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus
PCT/US2014/021008 WO2014138336A1 (en) 2013-03-08 2014-03-06 Successive-approximation-register (sar) analog-to-digital converter (adc) attenuation capacitor calibration method and apparatus

Publications (1)

Publication Number Publication Date
KR20150126597A true KR20150126597A (ko) 2015-11-12

Family

ID=51487193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020783A KR20150126597A (ko) 2013-03-08 2014-03-06 연속 근사 레지스터（ｓａｒ） 아날로그­디지털 컨버터（ａｄｃ） 감쇠 커패시터 교정 방법 및 장치

Country Status (6)

Country Link
US (1) US8981973B2 (ko)
EP (1) EP2965433B1 (ko)
KR (1) KR20150126597A (ko)
CN (1) CN104956593A (ko)
TW (1) TWI619352B (ko)
WO (1) WO2014138336A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726754B1 (ko) * 2016-03-08 2017-04-14 중앙대학교 산학협력단 연속 근사 레지스터 아날로그 디지털 컨버터
US9859910B1 (en) 2017-02-13 2018-01-02 SK Hynix Inc. Analog to digital converter and semiconductor apparatus using the same
KR102090205B1 (ko) * 2018-10-29 2020-03-17 서강대학교산학협력단 분리된 dac에 기반한 스위칭을 이용하는 아날로그 디지털 컨버터

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153372A1 (ja) * 2011-05-10 2012-11-15 パナソニック株式会社 逐次比較型ａｄ変換器
GB201403082D0 (en) * 2014-02-21 2014-04-09 Ibm Analog-digital converter
US10205462B2 (en) * 2014-12-17 2019-02-12 Analog Devices, Inc. SAR ADCs with dedicated reference capacitor for each bit capacitor
US9287891B1 (en) * 2015-01-20 2016-03-15 Mediatek Inc. Successive approximation register analog to digital converters
US9722624B2 (en) * 2015-04-20 2017-08-01 Samsung Electronics Co., Ltd Semiconductor device comprising successive approximation register analog to digital converter with variable sampling capacitor
TWI568192B (zh) * 2015-05-13 2017-01-21 矽創電子股份有限公司 類比至數位轉換裝置及相關的校正方法與校正模組
US9432044B1 (en) * 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
TWI591969B (zh) 2016-04-15 2017-07-11 瑞昱半導體股份有限公司 數位類比轉換器之校正電路及校正方法
CN107306135B (zh) * 2016-04-22 2020-03-10 瑞昱半导体股份有限公司 数字模拟转换器的校正电路及校正方法
US10236903B2 (en) * 2016-05-27 2019-03-19 Mediatek Inc. Charge compensation circuit and analog-to-digital converter with the same
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
CN107037387B (zh) * 2017-06-06 2023-09-29 中国电子技术标准化研究院 一种程控高压源
TWI638528B (zh) * 2017-08-29 2018-10-11 瑞昱半導體股份有限公司 資料轉換器及其阻抗匹配的控制方法
US10404264B2 (en) 2017-09-11 2019-09-03 Analog Devices, Inc. Method of performing analog-to-digital conversion
US10305452B2 (en) * 2017-09-28 2019-05-28 Microchip Technology Incorporated Five-level switched-capacitance DAC using bootstrapped switches
US10038453B1 (en) * 2017-10-25 2018-07-31 Texas Instruments Incorporated Capacitor calibration
US10581443B2 (en) * 2017-10-30 2020-03-03 Microchip Technology Incorporated Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
US10866269B2 (en) * 2017-11-16 2020-12-15 Microchip Technology Incorporated Fast frequency calculator
TWI665875B (zh) 2018-02-13 2019-07-11 新唐科技股份有限公司 數位背景式校正電路
US11070222B2 (en) * 2018-03-19 2021-07-20 Telefonaktiebolaget Lm Ericsson (Publ) Successive-approximation analog-to-digital converter
US10505559B1 (en) * 2018-11-27 2019-12-10 Ipgreat Incorporated Process, voltage and temperature optimized asynchronous SAR ADC
US10523228B1 (en) * 2018-12-18 2019-12-31 Ipgreat Incorporated Method of capacitive DAC calibration for SAR ADC
CN110266312B (zh) * 2019-05-30 2022-09-13 福建工程学院 一种应用于sar adc的dac开关方法
CN110323334B (zh) * 2019-07-09 2023-03-24 四川中微芯成科技有限公司 一种用寄生电容做adc电容的结构及方法
WO2021137686A1 (en) * 2019-12-31 2021-07-08 Mimos Berhad Interfacing circuit and analog to digital converter for battery monitoring applications and a method thereof
KR20220032682A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 아날로그 디지털 변환 방법
GB2605466A (en) * 2021-06-21 2022-10-05 Nordic Semiconductor Asa Error-feedback SAR-ADC
CN114928357A (zh) * 2022-05-07 2022-08-19 芯海科技（深圳）股份有限公司 模数转换器、集成电路、电子设备以及校正方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE109325T1 (de) * 1988-09-30 1994-08-15 Siemens Ag Selbstkalibrierender a/d- und d/a-wandler.
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter
DE102006015762B4 (de) * 2006-04-04 2013-05-08 Austriamicrosystems Ag Analog/Digital-Wandleranordnung und Verfahren
JP4977570B2 (ja) * 2007-10-03 2012-07-18 株式会社日立製作所 デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路
EP3958468B1 (en) 2008-02-28 2024-01-31 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
JP5447011B2 (ja) 2010-03-05 2014-03-19 富士通株式会社 Ａ／ｄ変換装置およびａ／ｄ変換方法
JP5427663B2 (ja) 2010-03-24 2014-02-26 スパンション エルエルシー Ａ／ｄ変換器
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US8587463B2 (en) * 2010-08-16 2013-11-19 The Regents Of The University Of California Signal statistics and compression-based analog-to-digital converters
US8963286B2 (en) * 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures
DE102011110115B4 (de) * 2011-08-15 2015-02-26 Texas Instruments Deutschland Gmbh Vorrichtung und Verfahren zum Messen der DNL eines SAR ADC

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726754B1 (ko) * 2016-03-08 2017-04-14 중앙대학교 산학협력단 연속 근사 레지스터 아날로그 디지털 컨버터
US9859910B1 (en) 2017-02-13 2018-01-02 SK Hynix Inc. Analog to digital converter and semiconductor apparatus using the same
KR102090205B1 (ko) * 2018-10-29 2020-03-17 서강대학교산학협력단 분리된 dac에 기반한 스위칭을 이용하는 아날로그 디지털 컨버터

Also Published As

Publication number Publication date
CN104956593A (zh) 2015-09-30
TW201448479A (zh) 2014-12-16
US20140253351A1 (en) 2014-09-11
EP2965433B1 (en) 2020-09-09
US8981973B2 (en) 2015-03-17
WO2014138336A1 (en) 2014-09-12
EP2965433A1 (en) 2016-01-13
TWI619352B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
KR20150126597A (ko) 연속 근사 레지스터（ｓａｒ） 아날로그­디지털 컨버터（ａｄｃ） 감쇠 커패시터 교정 방법 및 장치
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
CN111052612B (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US8866653B2 (en) Successive approximation analog to digital converter and method thereof
US20120075128A1 (en) Successive approximation a/d converter
CN112636757B (zh) 逐次逼近型模数转换器及其失调补偿方法
CN105959006A (zh) 逐次逼近型模数转换器校准电路
CN112383308A (zh) 一种基于lms算法逐次逼近式模拟数字转换器校准方法
US8766831B2 (en) Successive approximation A/D converter
CN114124094B (zh) 模数转换器及权重电容校准方法
US8446229B2 (en) System and method for reduced area tunable capacitors
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN115940949B (zh) 分裂电容结构逐次逼近模数转换器校准电路及方法
US8253612B2 (en) Self-calibrating R-2R ladder and method thereof
KR102075653B1 (ko) 정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터
US11476858B2 (en) Advanced successive approximation register analog-to-digital converter and corresponding method
CN118074714B (zh) 逐次逼近模数转换器的采样电容的非线性补偿电路及方法
CN114172513B (zh) 一种逐次逼近式模数转换器分段式校准方法
JP2011205191A (ja) アナログ・デジタル変換器
CN115733490A (zh) 自校准数模转换器
CN114389609A (zh) 一种补偿电路及补偿方法
CN117767946A (zh) 逐次逼近寄存器型模数转换器和电子设备
Zamprogno et al. A portable redundancy algorithm for capacitive/resistive SAR A/D converters
CN115149957A (zh) 一种数模转换电路、逐次逼近型模数转换电路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application